JP2003022930A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ

Info

Publication number
JP2003022930A
JP2003022930A JP2001208375A JP2001208375A JP2003022930A JP 2003022930 A JP2003022930 A JP 2003022930A JP 2001208375 A JP2001208375 A JP 2001208375A JP 2001208375 A JP2001208375 A JP 2001208375A JP 2003022930 A JP2003022930 A JP 2003022930A
Authority
JP
Japan
Prior art keywords
laminated
ceramic capacitor
internal
electrodes
internal electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001208375A
Other languages
English (en)
Inventor
Akira Kimura
晃 木村
Hiroshi Otsuka
浩 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2001208375A priority Critical patent/JP2003022930A/ja
Publication of JP2003022930A publication Critical patent/JP2003022930A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 クラックの発生を低減した積層セラミックコ
ンデンサを提供する。 【解決手段】 複数の内部電極12と誘電体層111とを
交互に積層して積層素体11の外表面に内部電極12に
接続された外部電極14を設けてなる積層セラミックコ
ンデンサ10において、内部電極12の積層領域内で、
積層方向の中央部112に位置する隣り合う2つの内部電
極12間の誘電体層111の厚さを他の部分の隣り合う2
つの内部電極12間の誘電体層111の厚さよりも大きく
設定することにより、積層方向の中央部112における誘
電体層の強度を高くする。これにより、積層素体内部に
圧電現象による内部応力が発生してもクラックの発生が
低減されるので、コンデンサの対向電極間の短絡を抑制
することができ、電子回路のショート不良の発生を低減
することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、積層セラミックコ
ンデンサに関し、特に内部応力によるクラックの発生を
低減した積層セラミックコンデンサに関するものであ
る。
【0002】
【従来の技術】図16乃至図18に従来例の積層セラミ
ックコンデンサを示す。図16は従来の積層セラミック
コンデンサを示す外観斜視図、図17は図16における
A−A線矢視方向断面図、図18は平断面図である。
【0003】図において、20は積層コンデンサで、誘
電体層21と内部電極22とを交互に積層してなる直方
体形状の素体23と、素体23の両端部において内部電
極を交互に並列に接続している一対の外部端子電極24
とから構成されている。
【0004】内部電極22は、1つおきに異なる側の外
部端子電極24に接続されている。
【0005】誘電体層21は矩形のシート上のセラミッ
ク焼結体からなり、セラミック焼結体は、例えばチタン
酸バリウム等を主成分とする誘電体磁器材料から形成さ
れている。内部電極22は金属ペーストを焼結させた金
属薄膜からなり、金属ペーストとしては、例えばPdや
Ag−Pdのような貴金属材料を主成分とするものが使
用されている。外部端子電極24も内部電極22と同様
の材料により形成され、表面には半田濡れ性をよくする
ために半田メッキが施されている。
【0006】
【発明が解決しようとする課題】しかしながら、積層セ
ラミックコンデンサ20は、誘電体材料として強誘電体
を用いているため、直流電圧を印加しながら交流電圧を
印加した場合や高電圧を印加した場合に圧電現象による
内部応力が発生する。この内部応力は、特に積層方向の
中央部に集中して生じるため、図19に示すように、積
層方向の中央部にクラック25を生じることがあった。
このようなクラック25が生じると、その隙間に水分が
進入して対向電極間が短絡して、電子回路のショート不
良が発生する。
【0007】また、積層セラミックコンデンサの製造時
において誘電体層となるセラミックグリーンシートと内
部電極となる導体ペーストを積層した積層素体を焼成す
るときに、セラミックグリーンシートよりも導体ペース
トの収縮率が大きいため、図20に示すように、内部電
極22が収縮してコーナー部に応力が集中し、内部電極
22のコーナー部にクラックが発生することがあった。
【0008】本発明の目的は上記の問題点に鑑み、クラ
ックの発生を低減した積層セラミックコンデンサを提供
することである。
【0009】
【課題を解決するための手段】本発明は上記の目的を達
成するために請求項1では、複数の内部電極と誘電体層
とが交互に積層されてなる積層素体を備え、該積層素体
の外表面に前記内部電極に接続された外部電極が設けら
れてなる積層セラミックコンデンサにおいて、前記内部
電極の積層領域内で、積層方向の中央部に位置する隣り
合う2つの内部電極間の誘電体層の厚さが他の部分の隣
り合う2つの内部電極間の誘電体層の厚さよりも大きく
設定されている積層セラミックコンデンサを提案する。
【0010】該積層セラミックコンデンサによれば、前
記内部電極の積層領域内において、前記内部電極の積層
領域内で、積層方向の中央部に位置する隣り合う2つの
内部電極間の誘電体層の厚さが他の部分の隣り合う2つ
の内部電極間の誘電体層の厚さよりも大きく設定されて
いるので、前記中央部における誘電体層の強度が高くな
るため、従来と同様の内部応力が発生してもクラックの
発生が低減される。
【0011】また、請求項2では、所定の幅と長さとを
有する複数の内部電極と誘電体層が交互に積層されてな
る積層素体を備え、該積層素体の外表面に前記内部電極
に接続された外部電極が設けられてなる積層セラミック
コンデンサにおいて、前記内部電極と内部電極に接触す
る誘電体層は、これらの接触面が波形をなすように形成
されている積層セラミックコンデンサを提案する。
【0012】該積層セラミックコンデンサによれば、前
記内部電極と誘電体層との接触面が波形をなしているの
で、積層素体内部に圧電現象による内部応力が発生した
ときに、これらの内部応力の方向が前記接触面の傾きに
応じた方向となって、内部応力が各方向に分散される。
このため、内部応力の作用点が積層素体内部の特定箇所
に集中することがない。
【0013】また、請求項3では、所定の幅と長さとを
有する複数の内部電極と誘電体層とが交互に積層されて
なる積層素体を備え、該積層素体の外表面に前記内部電
極に接続された外部電極が設けられてなる積層セラミッ
クコンデンサにおいて、前記内部電極の積層領域内で積
層方向の中央部を境にして、該中央部分の両側に存在す
る内部電極は、電極の幅方向の両縁部が前記中央部の側
に湾曲して前記中央部の側の面が凹面をなしている積層
セラミックコンデンサを提案する。
【0014】該積層セラミックコンデンサによれば、内
部電極の幅方向の両縁部が前記中央部の側に湾曲して中
央部の側の面が凹面をなしているので、積層素体内部に
圧電現象による内部応力が発生したときに、これらの内
部応力の方向が前記内部電極の面の傾きに応じた方向と
なって、内部応力が各方向に分散される。このため、内
部応力の作用点が積層素体内部の特定箇所に集中するこ
とがない。
【0015】また、請求項4では、複数の内部電極と誘
電体層とが交互に積層されていなる積層素体を備え、該
積層素体の外表面に前記内部電極に接続された外部電極
が設けられてなる積層セラミックコンデンサにおいて、
内部電極の積層方向の間隔が不均一に設定されている積
層セラミックコンデンサを提案する。
【0016】該積層セラミックコンデンサによれば、前
記内部電極の積層方向の間隔が不均一に設定されている
ので、積層素体内部に圧電現象による内部応力が発生し
たときに、これらの内部応力が分散されるため、内部応
力の作用点が積層素体内部の特定箇所に集中することが
ない。
【0017】また、請求項5では、請求項1乃至請求項
4の何れかに記載の積層セラミックコンデンサにおい
て、前記内部電極のコーナー部が円弧状に湾曲して形成
されている積層セラミックコンデンサを提案する。
【0018】該積層セラミックコンデンサによれば、製
造時において積層素体を焼成したときに、従来は前記内
部電極が収縮してコーナー部に応力が集中していたが、
前記内部電極のコーナー部が円弧状に湾曲して形成され
ているので、前記積層素体焼成時に発生する応力が内部
電極のコーナー部に集中することがない。
【0019】また、請求項6では、所定の幅と長さとを
有する複数の内部電極と誘電体層とが交互に積層されて
なる積層素体を備え、該積層素体の外表面に前記内部電
極に接続された外部電極が設けられてなる積層セラミッ
クコンデンサにおいて、前記内部電極のコーナー部が円
弧状に湾曲して形成されている積層セラミックコンデン
サを提案する。
【0020】該積層セラミックコンデンサによれば、製
造時において積層素体を焼成したときに、従来は前記内
部電極が収縮してコーナー部に応力が集中していたが、
前記内部電極のコーナー部が円弧状に湾曲して形成され
ているので、前記積層素体焼成時に発生する応力が内部
電極のコーナー部に集中することがない。
【0021】また、請求項7では、請求項5または請求
項6に記載の積層セラミックコンデンサにおいて、前記
積層素体は積層面内におけるコーナー部が円弧状に湾曲
して形成されており、前記内部電極のコーナー部の曲率
半径が前記積層素体のコーナー部の曲率半径の80%〜
120%の範囲内の値に設定されている積層セラミック
コンデンサを提案する。
【0022】該積層セラミックコンデンサによれば、積
層面内において前記積層素体のコーナー部と内部電極の
コーナー部が共に円弧状に湾曲して形成され、前記内部
電極のコーナー部の曲率半径が前記積層素体のコーナー
部の曲率半径の80%〜120%の範囲内の値に設定さ
れているので、製造時において積層素体を焼成したとき
に、前記誘電体層と前記内部電極のコーナー部の収縮方
向が素体の中心方向になり、素体全体としての収縮方向
が中心に向かう均一な収縮が得られる。これにより、積
層素体の焼成時における内部応力の発生が低減される。
【0023】
【発明の実施の形態】以下、図面に基づいて本発明の一
実施形態を説明する。
【0024】図1は本発明の第1実施形態における積層
セラミックコンデンサを示す外観斜視図、図2は図1に
おけるA−A線矢視方向断面図、図3はその平断面図、
図4はその積層素体の構成を示す分解斜視図である。図
において、10は積層セラミックコンデンサで、誘電体
層111(111a〜111d)と内部電極12とを交互に積層し
てなる積層素体11と、積層素体11の両端部において
内部電極12を交互に並列に接続している一対の外部電
極14とから構成されている。
【0025】誘電体層111は、矩形のシート状のセラミ
ック焼結体からなり、焼結体は例えばチタン酸バリウム
を主成分とするグリーンシートを1枚若しくは複数枚重
ねたものを焼成して形成した誘電体磁器材料からなる。
【0026】誘電体層111を介して隣り合う一対の内部
電極12のそれぞれは矩形をなしており、内部電極12
の長辺は外部電極14に対して略直角になっている。ま
た、各内部電極12の幅は各々等しく形成されている。
【0027】また、積層素体11は、少なくとも積層面
内におけるコーナー部が円弧状に湾曲して形成されてい
ると共に、内部電極12が形成されている領域すなわち
最上部の誘電体層111cと最下部の誘電体層111dを除く領
域において、積層方向の中央部分112における隣り合う
2つの内部電極12間の誘電体層111aの厚さが他の部分
の2つの内部電極12間の誘電体層111bの厚さよりも大
きく設定されている。本実施形態では同一厚さのセラミ
ックグリーンシートを2つの内部電極12間に複数枚連
続して積層することにより、積層方向の中央部分112に
おいて2つの内部電極12間の誘電体層111aを厚く形成
している。
【0028】一方、前述の内部電極12は導電性ペース
トの薄膜を焼結させた金属薄膜からなり、導電性ペース
トとしては、例えばニッケル粉末を主成分とするものが
使用されている。また、外部電極14も内部電極12と
同様の材料により形成され、表面には半田濡れ性をよく
するために半田メッキが施されている。
【0029】この積層セラミックコンデンサ10は次の
ようにして製造した。まず、誘電体の原料粉末に有機バ
インダーを15重量%添加し、さらにエタノールを50
重量%加え、これらをボールミルに入れて十分に混合
し、誘電体磁器原料のスラリーを作成した。
【0030】次に、このスラリーを真空脱泡器に入れて
脱泡した後、リバースロールコーターに入れ、ポリエス
テルフィルム上にこのスラリーからなる薄膜を形成し、
この薄膜をポリエステルフィルム上で100℃に加熱し
て乾燥させ、これを打ち抜いて、10cm角、厚さ約2
0μmのグリーンシートを得た。
【0031】一方、平均粒径が0.8μmのニッケル粉
末10gと、エチルセルロース0.9gをターピネオー
ル9.1gに溶解させたものとを攪拌器に入れ、10時
間攪拌することにより内部電極用の導電性ペーストを得
た。
【0032】この後、上述した内部電極のパターンを5
0個有する各スクリーンを用いて、上記グリーンシート
の片面にこの導電性ペーストからなる内部電極のパター
ンを各々印刷し、これを乾燥させた。
【0033】次に、上記内部電極パターンの印刷面を上
にしてグリーンシートを複数枚積層し、積層方向の中央
部分112において積層物の上面に印刷の施されていない
グリーンシートを複数枚積層した後、内部電極パターン
の印刷面を上にしてグリーンシートを複数枚積層し、さ
らにこの積層物の上下両面に印刷の施されていないグリ
ーンシートを積層した。
【0034】次いで、この積層物を約50℃の温度で厚
さ方向に約40トンの圧力を加えて圧着した。この後、
この積層物をカッターにより格子状に裁断し、約50個
の積層チップを得た。
【0035】次に、この積層チップのコーナー部の面取
りを行うと共に、積層チップを雰囲気焼成可能な炉に入
れ、大気中で600℃まで加熱して、有機バインダーを
焼成し、その後、炉の雰囲気を大気中雰囲気とし、積層
体チップの加熱温度を600℃から焼成温度の1280
℃(最高温度)を3時間保持した。この後、100℃/
hrの速度で600℃まで降温し、室温まで冷却して、
焼結体チップを得た。
【0036】次いで、内部電極12が露出する焼結体チ
ップの端面に銅とガラスフリットとビヒクルからなる導
電性ペーストを塗布して乾燥させ、これを大気中で80
0℃の温度で15分間焼き付け、その後、銅電極層を形
成し、さらにこの上にニッケルを電解メッキで被着さ
せ、この上に電気メッキ法でPb−Sn半田層を設け
て、一対の外部電極14を形成した。これによって積層
セラミックコンデンサ10が得られた。
【0037】前述の構成よりなる積層セラミックコンデ
ンサ10によれば、内部電極12の積層領域内におい
て、積層方向の中央部112に位置する隣り合う2つの内
部電極12間に存在する誘電体層111aの厚さが他の部分
の隣り合う2つの内部電極12間に存在する誘電体層11
1bの厚さよりも大きく設定されているので、中央部112
における誘電体層111の強度が高くなる。このため、積
層素体内部に圧電現象による内部応力が発生したとき
に、この内部応力によるクラックの発生を低減すること
ができる。これにより、異なる外部電極14に接続され
た内部電極12間の短絡を抑制することができ、電子回
路のショート不良の発生を低減することができる。
【0038】次に、本発明の第2実施形態を説明する。
【0039】図5は第2実施形態における積層セラミッ
クコンデンサ10Bの正面断面図、図6は第2実施形態
における積層セラミックコンデンサ10Bの側面断面
図、図7は第2実施形態における積層セラミックコンデ
ンサ10Bの誘電体層と内部電極を示す外観斜視図であ
る。図において、前述した第1実施形態と同一構成部分
は同一符号をもって表しその説明を省略する。また、第
2実施形態における積層セラミックコンデンサの外観斜
視図は、図1に示した第1実施形態と同じであり、第2
実施形態と第1実施形態との相違点は内部電極15及び
内部電極15間の誘電体層111の形状である。また、第
2実施形態においては、積層方向の中央部分112におけ
る隣り合う2つの内部電極12間の誘電体層111の厚さ
は、他の部分の2つの内部電極12間の誘電体層111の
厚さとほぼ同じに設定されている。
【0040】即ち、第2実施形態の積層セラミックコン
デンサ10Bでは、内部電極15とこの内部電極15に
接触する誘電体層111が、これらの接触面が幅方向及び
長さ方向の双方に滑らかな波形をなすように形成されて
いる。
【0041】このような内部電極15を備えた積層セラ
ミックコンデンサ10Bによれば、内部電極15と誘電
体層111との接触面が波形をなしているので、積層素体
11の内部に圧電現象による内部応力が発生したとき、
これらの内部応力の方向が上記接触面の傾きに応じた方
向となって、内部応力が各方向に分散されるため、内部
応力の作用点が積層素体11内部の特定箇所に集中する
ことがない。これにより、上記圧電現象によるクラック
の発生を低減することができるので、コンデンサの対向
電極間の短絡を抑制することができ、電子回路のショー
ト不良の発生を低減することができる。
【0042】上記の内部電極15を有する積層セラミッ
クコンデンサ10Bの製造方法と第1実施形態において
説明した製造方法との相違点は、内部電極パターンが形
成されたグリーンシートを積層する工程である。
【0043】このグリーンシートの積層工程において、
第2実施形態では図8乃至図10に示すように弾性を有
する多孔質の樹脂板32を介して内部導体パターンが形
成されたグリーンシート41の吸着及び圧着を行ってい
る。図において、30は圧着成型装置で、グリーンシー
ト41を吸引する成型吸着板31と、成型吸着板31の
吸着面に装着された多孔質樹脂板32と、成型台板33
とを備えている。
【0044】多孔質樹脂板32には、図9に示すよう
に、表面から裏面に貫通する微小な直径を有する孔32
aが多数形成されており、これらの孔32aを介して成
型吸着板31がグリーンシート41を吸引できるように
なっている。
【0045】さらに、多孔質樹脂板32を介して成型吸
着板31がグリーンシート41を吸着した状態で、グリ
ーンシート41が成型台板33上に移動され、順次圧着
されながら成型台板33上に積層物40として積み重ね
られる。このとき弾性を有する多孔質樹脂板32によっ
てグリーンシート41がプレスされるので、図10に示
すように、多孔質樹脂板32内に存在する孔32aが押
しつぶされる。これにより、内部電極15となる内部導
体パターン412に加わる圧力が部分的に異なった状態と
なり、上記のような滑らかに波打つような凹凸が形成さ
れる。積層物40において内部導体パターンが形成され
ているグリーンシート41同士が圧着されたときも、上
記の凹凸形状は保持されている。
【0046】このようにして前述した積層物40が形成
され、これ以降の工程は前述した第1実施形態と同じで
ある。
【0047】上記製造方法によれば、前述した積層セラ
ミックコンデンサ10Bを容易に製造することができ
る。
【0048】次に、本発明の第3実施形態を説明する。
【0049】図11は第3実施形態における積層セラミ
ックコンデンサ10Cの正面断面図である。図におい
て、前述した第1実施形態と同一構成部分は同一符号を
もって表しその説明を省略する。また、第3実施形態に
おける積層セラミックコンデンサ10Cの外観斜視図
は、図1に示した第1実施形態と同じであり、第3実施
形態と第1実施形態との相違点は内部電極16(16a
〜16c)及び内部電極16間の誘電体層111の形状で
ある。また、第3実施形態においては、積層方向の中央
部分112における隣り合う2つの内部電極12間の誘電
体層111の厚さは、他の部分の2つの内部電極12間の
誘電体層111の厚さとほぼ同じに設定されている。
【0050】即ち、第3実施形態では、内部電極16は
その幅方向の両縁部が積層方向中央部の側に湾曲して中
央部の側の面が凹面をなすように形成されている。図1
1においては、積層方向の中央に位置する内部電極16
aは湾曲しない平板状に形成され、図において内部電極
16aよりも上方の内部電極16bは上方に凸面をなす
ように形成され、図において内部電極16aよりも下方
の内部電極16cは下方に凸面をなすように形成されて
いる。
【0051】このような内部電極15を備えた積層セラ
ミックコンデンサ10Cによれば、内部電極16の幅方
向の両縁部が前記中央部の側に湾曲して中央部の側の面
が凹面をなしているので、積層素体11の内部に圧電現
象による内部応力が発生したときに、これらの内部応力
の方向が内部電極16b,16cの面の傾きに応じた方
向となって、内部応力が各方向に分散される。このた
め、内部応力の作用点が積層素体11内部の特定箇所に
集中することがない。これにより、上記圧電現象による
クラックの発生を低減することができるので、コンデン
サの対向電極間の短絡を抑制することができ、電子回路
のショート不良の発生を低減することができる。
【0052】上記の内部電極16を有する積層セラミッ
クコンデンサ10Cの製造方法と第1実施形態において
説明した製造方法との相違点は、内部電極パターンが形
成されたグリーンシートを積層して得られた積層物をプ
レス圧着する工程である。
【0053】この積層物をプレス圧着する工程におい
て、第3実施形態では図12に示すようにラバーシート
を用いている。即ち、図12において、51はプレス装
置の上板、52はプレス装置の下板で、これらの上板5
1と下板52は共に金属からなる。また、53は離型
紙、54は中仕切り板、54はラバーシートであり、こ
れらは上板51の側と下板52の側の双方に設けられ、
上板51と下板52の側から記述の順に配置され、2つ
のラバーシート54間に積層物40が配置される。
【0054】上記のように2つのラバーシート54間に
積層物40を挟んだ状態で積層物40をプレスすると、
弾力性のあるゴムからなるラバーシート54が積層物4
0に密着するので、積層物40における部分的な厚みの
違いをラバーシート54によって吸収した状態で積層物
40をプレス圧着することができ、このときラバーシー
ト54の弾性変形によって上記のように湾曲した内部電
極16を形成することができる。
【0055】即ち、積層物40の内部には、内部電極パ
ターンが積層形成されている部分と内部電極パターンが
形成されていない部分とが存在する。内部電極パターン
が積層形成されている部分は内部電極パターンが存在し
ない部分よりも厚みが大きいので、内部電極パターンが
積層形成されている部分によってラバーシート54が湾
曲して弾性変形した状態で積層物40がプレス圧着され
る。さらに、積層物40を挟むように2つのラバーシー
ト54を設けているので、積層物40の上下から同等の
押圧力が加わるので、積層物40内では積層方向の中央
においては湾曲変形を生じないが、中央よりも上側と下
側では内部電極16b,16cの湾曲方向が異なった状
態に形成される。
【0056】上記製造方法によれば、前述した積層セラ
ミックコンデンサ10Cを容易に製造することができ
る。
【0057】次に、本発明の第4実施形態を説明する。
【0058】図13は第4実施形態における積層セラミ
ックコンデンサ10Dの正面断面図である。図におい
て、前述した第1実施形態と同一構成部分は同一符号を
もって表しその説明を省略する。また、第4実施形態に
おける積層セラミックコンデンサ10Dの外観斜視図
は、図1に示した第1実施形態と同じであり、第4実施
形態と第1実施形態との相違点は内部電極12の配置で
ある。また、第4実施形態においては、積層方向の中央
部分112における隣り合う2つの内部電極12間の誘電
体層111の厚さは、他の部分の2つの内部電極12間の
誘電体層111の厚さとほぼ同じに設定されている。
【0059】即ち、第4実施形態では、内部電極12の
積層方向の間隔が不均一に設定されている。従来例の積
層セラミックコンデンサ20では、内部電極22の積層
方向の間隔は等間隔に設定されていたが、第4実施形態
では内部電極12の積層方向の間隔を等間隔にならない
ように設定した。
【0060】内部電極12の積層間隔を変えるには、製
造時において、厚みの異なるグリーンシートを用いた
り、或いは、同一厚みのグリーンシートを用いる場合は
内部導体パターンを形成していないグリーンシートを適
宜混入して積層する等の方法を用いることができる。
【0061】このように不均一な間隔で内部電極12が
積層された積層セラミックコンデンサ10Dでは、図1
4に示すように、積層素体11の内部に圧電現象による
内部応力が発生したときに、これらの内部応力が分散さ
れるため、内部応力の作用点が積層素体内部の特定箇所
に集中することがなく、クラックの発生を低減すること
ができる。これにより、コンデンサの対向電極間の短絡
を抑制することができ、電子回路のショート不良の発生
を低減することができる。
【0062】尚、第4実施形態の構成に対して前述した
第1実施形態の構成を付加すれば、クラックの発生抑制
効果をさらに高めることができる。
【0063】次に、本発明の第5実施形態を説明する。
【0064】図15は本発明の第5実施形態における積
層セラミックコンデンサ10Eの平断面図である。図に
おいて、前述した第1実施形態と同一構成部分は同一符
号をもって表しその説明を省略する。また、第5実施形
態における積層セラミックコンデンサの外観斜視図は、
図1に示した第1実施形態と同じであり、第5実施形態
と第1実施形態との相違点は、内部電極12の先端部分
のコーナー部が円弧状に湾曲して形成されている点であ
る。また、第5実施形態においては、積層方向の中央部
分112における隣り合う2つの内部電極12間の誘電体
層111の厚さは、他の部分の2つの内部電極12間の誘
電体層111の厚さとほぼ同じに設定されている。
【0065】第5実施形態の積層セラミックコンデンサ
10Eでは、図15に示すように、積層素体11は積層
面内におけるコーナー部113が所定の曲率半径をもって
円弧状に湾曲して形成されていると共に、内部電極12
の先端部分のコーナー部121も所定の曲率半径をもって
円弧状に湾曲して形成されている。さらに、内部電極1
2のコーナー部121の曲率半径が積層素体11のコーナ
ー部113の曲率半径の80%〜120%の範囲内の値に
設定されている。
【0066】上記構成の積層セラミックコンデンサ10
Eは、積層面内において積層素体11のコーナー部113
と内部電極12のコーナー部121が共に円弧状に湾曲し
て形成されているので、製造時において積層素体11を
焼成したときに発生する内部応力が内部電極12のコー
ナー部121に集中することがない。これにより、積層素
体11の焼成時における内部応力の発生を低減すること
ができるので、クラックの発生を低減することができ
る。
【0067】さらに、内部電極12のコーナー部121の
曲率半径が積層素体11のコーナー部113の曲率半径の
80%〜120%の範囲内の値に設定されているので、
誘電体層111と内部電極12のコーナー部121の収縮方向
が積層素体11の中心方向となり、積層素体11全体と
しての収縮方向が中心に向かう均一な収縮を得ることが
できる。このため、積層素体11の焼成時における内部
応力の発生をさらに低減することができ、クラックの発
生をさらに低減することができる。これにより、コンデ
ンサの対向電極間の短絡を抑制することができ、電子回
路のショート不良の発生を低減することができる。
【0068】尚、前述した第1乃至第5実施形態を組み
合わせた構成を有する積層セラミックコンデンサによっ
ても同様の効果を得ることができる。即ち、上記第1乃
至第5実施形態は、それぞれ前述した本願発明の独特な
効果を発揮するが、これらの実施形態の構成を組み合わ
せても同様の効果、或いは個々に発揮する効果以上の効
果を発揮できることは言うまでもないことである。
【0069】また、上記各実施形態における積層セラミ
ックコンデンサの外観形状や各部の材質などは一例であ
って、上記実施形態に限定されるものではない。
【0070】
【発明の効果】以上説明したように本発明の請求項1に
記載の積層セラミックコンデンサによれば、積層方向の
中央部における誘電体層の強度が高くなるので、積層素
体内部に圧電現象による内部応力が発生してもクラック
の発生が低減されるため、コンデンサの対向電極間の短
絡を抑制することができ、電子回路のショート不良の発
生を低減することができる。
【0071】また、請求項2に記載の積層セラミックコ
ンデンサによれば、内部電極と誘電体層との接触面が波
形をなしているので、圧電現象によって積層素体内部に
発生した内部応力の方向が誘電体層と内部電極との接触
面の傾きに応じた方向となって、内部応力が各方向に分
散されるため、内部応力の作用点が積層素体内部の特定
箇所に集中することがなく、クラックの発生を低減する
ことができる。これにより、コンデンサの対向電極間の
短絡を抑制することができ、電子回路のショート不良の
発生を低減することができる。
【0072】また、請求項3に記載の積層セラミックコ
ンデンサによれば、内部電極の幅方向の両縁部が積層方
向の中央部の側に湾曲して中央部の側の面が凹面をなし
ているので、圧電現象によって積層素体内部に発生した
内部応力の方向が誘電体層と内部電極との接触面の傾き
に応じた方向となって、内部応力が各方向に分散される
ため、内部応力の作用点が積層素体内部の特定箇所に集
中することがなく、クラックの発生を低減することがで
きる。これにより、コンデンサの対向電極間の短絡を抑
制することができ、電子回路のショート不良の発生を低
減することができる。
【0073】また、請求項4に記載の積層セラミックコ
ンデンサによれば、内部電極の積層方向の間隔が不均一
に設定されているので、積層素体内部に圧電現象による
内部応力が発生したときに、これらの内部応力が分散さ
れるため、内部応力の作用点が積層素体内部の特定箇所
に集中することがなく、クラックの発生を低減すること
ができる。これにより、コンデンサの対向電極間の短絡
を抑制することができ、電子回路のショート不良の発生
を低減することができる。
【0074】また、請求項5に記載の積層セラミックコ
ンデンサによれば、上記の効果に加えて、内部電極のコ
ーナー部が円弧状に湾曲して形成されているので、積層
素体の焼成時に発生する応力が内部電極のコーナー部に
集中することがないため、クラックの発生をさらに低減
することができる。
【0075】また、請求項6に記載の積層セラミックコ
ンデンサによれば、内部電極のコーナー部が円弧状に湾
曲して形成されているので、積層素体の焼成時に発生す
る応力が内部電極のコーナー部に集中することがないた
め、クラックの発生を低減することができる。これによ
り、コンデンサの対向電極間の短絡を抑制することがで
き、電子回路のショート不良の発生を低減することがで
きる。
【0076】また、請求項7に記載の積層セラミックコ
ンデンサによれば、上記の効果に加えて、製造時におけ
る誘電体層のコーナー部と内部電極のコーナー部の収縮
方向が素体の中心方向になり、素体全体としての収縮方
向が中心に向かう均一な収縮が得られるので、積層素体
の焼成時における内部応力の発生が低減され、クラック
の発生を低減することができる。これにより、コンデン
サの対向電極間の短絡を抑制することができ、電子回路
のショート不良の発生を低減することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態における積層セラミック
コンデンサを示す外観斜視図
【図2】図1におけるA−A線矢視方向断面図
【図3】本発明の第1実施形態における積層セラミック
コンデンサを示す平断面図
【図4】本発明の第1実施形態における積層セラミック
コンデンサの積層素体の構成を示す分解斜視図
【図5】本発明の第2実施形態における積層セラミック
コンデンサの正面断面図
【図6】本発明の第2実施形態における積層セラミック
コンデンサの側面断面図
【図7】本発明の第2実施形態における積層セラミック
コンデンサの誘電体層と内部電極を示す外観斜視図
【図8】本発明の第2実施形態における積層セラミック
コンデンサの製造方法を説明する図
【図9】本発明の第2実施形態における多孔質樹脂板を
示す平面図
【図10】本発明の第2実施形態における多孔質樹脂板
によるグリーンシートの吸引状態を説明する図
【図11】本発明の第3実施形態における積層セラミッ
クコンデンサの正面断面図
【図12】本発明の第3実施形態における積層セラミッ
クコンデンサの製造方法を説明する図
【図13】本発明の第4実施形態における積層セラミッ
クコンデンサの正面断面図
【図14】本発明の第4実施形態における積層セラミッ
クコンデンサの内部応力分散を説明する図
【図15】本発明の第5実施形態における積層セラミッ
クコンデンサの平断面図
【図16】従来例の積層セラミックコンデンサを示す外
観斜視図
【図17】従来例の積層セラミックコンデンサの正断面
【図18】従来例の積層セラミックコンデンサの平断面
【図19】従来例の積層セラミックコンデンサにおける
クラックの発生を説明する図
【図20】従来例の積層セラミックコンデンサにおける
内部応力の発生を説明する図
【符号の説明】
10,10B〜10E…積層セラミックコンデンサ、1
1…積層素体、111,111a〜111d…誘電体層、113…コー
ナー部、12,15,16(16a,16b,16c)
…内部電極、121…コーナー部、14…外部電極、30
…圧着成型装置、31…成型吸着板、32…多孔質樹脂
板、33…成型台板、40…積層物、41…グリーンシ
ート、411…グリーンシート、412…内部導体パターン、
51…プレス装置の上板、52…プレス装置の下板、5
3…離型紙、54…中仕切り板、54…ラバーシート。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E001 AB03 AC01 AD01 AD03 AF06 5E082 AB03 BC33 EE14 FG01 FG06 FG26 JJ03 PP10

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 複数の内部電極と誘電体層とが交互に積
    層されてなる積層素体を備え、該積層素体の外表面に前
    記内部電極に接続された外部電極が設けられてなる積層
    セラミックコンデンサにおいて、 前記内部電極の積層領域内で、積層方向の中央部に位置
    する隣り合う2つの内部電極間の誘電体層の厚さが他の
    部分の隣り合う2つの内部電極間の誘電体層の厚さより
    も大きく設定されていることを特徴とする積層セラミッ
    クコンデンサ。
  2. 【請求項2】 所定の幅と長さとを有する複数の内部電
    極と誘電体層が交互に積層されてなる積層素体を備え、
    該積層素体の外表面に前記内部電極に接続された外部電
    極が設けられてなる積層セラミックコンデンサにおい
    て、 前記内部電極と内部電極に接触する誘電体層は、これら
    の接触面が波形をなすように形成されていることを特徴
    とする積層セラミックコンデンサ。
  3. 【請求項3】 所定の幅と長さとを有する複数の内部電
    極と誘電体層とが交互に積層されてなる積層素体を備
    え、該積層素体の外表面に前記内部電極に接続された外
    部電極が設けられてなる積層セラミックコンデンサにお
    いて、 前記内部電極の積層領域内で積層方向の中央部を境にし
    て、該中央部分の両側に存在する内部電極は、電極の幅
    方向の両縁部が前記中央部の側に湾曲して前記中央部の
    側の面が凹面をなしていることを特徴とする積層セラミ
    ックコンデンサ。
  4. 【請求項4】 複数の内部電極と誘電体層とが交互に積
    層されていなる積層素体を備え、該積層素体の外表面に
    前記内部電極に接続された外部電極が設けられてなる積
    層セラミックコンデンサにおいて、 隣り合う2つの内部電極の間隔が不均一に設定されてい
    ることを特徴とする積層セラミックコンデンサ。
  5. 【請求項5】 前記内部電極のコーナー部が円弧状に湾
    曲して形成されていることを特徴とする請求項1乃至請
    求項4の何れかに記載の積層セラミックコンデンサ。
  6. 【請求項6】 所定の幅と長さとを有する複数の内部
    電極と誘電体層とが交互に積層されてなる積層素体を備
    え、該積層素体の外表面に前記内部電極に接続された外
    部電極が設けられてなる積層セラミックコンデンサにお
    いて、 前記内部電極のコーナー部が円弧状に湾曲して形成され
    ていることを特徴とする積層セラミックコンデンサ。
  7. 【請求項7】 前記積層素体は積層面内におけるコーナ
    ー部が円弧状に湾曲して形成されており、前記内部電極
    のコーナー部の曲率半径が前記積層素体のコーナー部の
    曲率半径の80%〜120%の範囲内の値に設定されて
    いることを特徴とする請求項5または請求項6に記載の
    積層セラミックコンデンサ。
JP2001208375A 2001-07-09 2001-07-09 積層セラミックコンデンサ Pending JP2003022930A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001208375A JP2003022930A (ja) 2001-07-09 2001-07-09 積層セラミックコンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001208375A JP2003022930A (ja) 2001-07-09 2001-07-09 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2003022930A true JP2003022930A (ja) 2003-01-24

Family

ID=19044211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001208375A Pending JP2003022930A (ja) 2001-07-09 2001-07-09 積層セラミックコンデンサ

Country Status (1)

Country Link
JP (1) JP2003022930A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093530A (ja) * 2004-09-27 2006-04-06 Matsushita Electric Ind Co Ltd 積層コンデンサ
US7075775B2 (en) 2004-05-27 2006-07-11 Kyocera Corporation Chip-type electronic component
US7298603B2 (en) 2005-07-26 2007-11-20 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of the same
US7495883B2 (en) 2005-07-26 2009-02-24 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and method for manufacturing the same
JP2009295828A (ja) * 2008-06-06 2009-12-17 Panasonic Corp 電子部品
JP2012253337A (ja) * 2011-05-31 2012-12-20 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2013093522A (ja) * 2011-10-27 2013-05-16 Kyocera Corp 電子部品
US8542477B2 (en) 2011-11-25 2013-09-24 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic part
JP2014053588A (ja) * 2012-08-09 2014-03-20 Murata Mfg Co Ltd コンデンサ部品及びコンデンサ部品実装構造体
WO2015005306A1 (ja) * 2013-07-10 2015-01-15 太陽誘電株式会社 積層セラミックコンデンサ
KR20170071192A (ko) * 2015-12-15 2017-06-23 삼성전기주식회사 커패시터 및 그 제조방법
KR101781574B1 (ko) * 2015-05-07 2017-09-27 주식회사 모다이노칩 적층형 소자 및 이를 구비하는 전자기기
KR20190001519A (ko) * 2017-06-26 2019-01-04 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP2019062023A (ja) * 2017-09-25 2019-04-18 Tdk株式会社 電子部品装置
CN112614697A (zh) * 2019-10-04 2021-04-06 株式会社村田制作所 层叠陶瓷电容器
US11437189B2 (en) 2020-02-13 2022-09-06 Tdk Corporation Electronic component having plurality of internal electrodes

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075775B2 (en) 2004-05-27 2006-07-11 Kyocera Corporation Chip-type electronic component
JP2006093530A (ja) * 2004-09-27 2006-04-06 Matsushita Electric Ind Co Ltd 積層コンデンサ
JP4622421B2 (ja) * 2004-09-27 2011-02-02 パナソニック株式会社 積層コンデンサ
US7298603B2 (en) 2005-07-26 2007-11-20 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of the same
US7495883B2 (en) 2005-07-26 2009-02-24 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and method for manufacturing the same
JP2009295828A (ja) * 2008-06-06 2009-12-17 Panasonic Corp 電子部品
JP2012253337A (ja) * 2011-05-31 2012-12-20 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2013093522A (ja) * 2011-10-27 2013-05-16 Kyocera Corp 電子部品
US8542477B2 (en) 2011-11-25 2013-09-24 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic part
JP2014053588A (ja) * 2012-08-09 2014-03-20 Murata Mfg Co Ltd コンデンサ部品及びコンデンサ部品実装構造体
US9867278B2 (en) 2012-08-09 2018-01-09 Murata Manufacturing Co., Ltd. Capacitor component and capacitor component mounting structure
WO2015005306A1 (ja) * 2013-07-10 2015-01-15 太陽誘電株式会社 積層セラミックコンデンサ
US10224147B2 (en) 2013-07-10 2019-03-05 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor
KR101781574B1 (ko) * 2015-05-07 2017-09-27 주식회사 모다이노칩 적층형 소자 및 이를 구비하는 전자기기
KR20170071192A (ko) * 2015-12-15 2017-06-23 삼성전기주식회사 커패시터 및 그 제조방법
KR102198537B1 (ko) * 2015-12-15 2021-01-06 삼성전기주식회사 커패시터 및 그 제조방법
KR20190001519A (ko) * 2017-06-26 2019-01-04 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP2019009290A (ja) * 2017-06-26 2019-01-17 太陽誘電株式会社 積層セラミックコンデンサ
KR102640568B1 (ko) * 2017-06-26 2024-02-27 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP2019062023A (ja) * 2017-09-25 2019-04-18 Tdk株式会社 電子部品装置
US11373807B2 (en) 2017-09-25 2022-06-28 Tdk Corporation Electronic component device
CN112614697A (zh) * 2019-10-04 2021-04-06 株式会社村田制作所 层叠陶瓷电容器
JP2021061302A (ja) * 2019-10-04 2021-04-15 株式会社村田製作所 積層セラミックコンデンサ
US11404214B2 (en) 2019-10-04 2022-08-02 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP7196810B2 (ja) 2019-10-04 2022-12-27 株式会社村田製作所 積層セラミックコンデンサ
US11437189B2 (en) 2020-02-13 2022-09-06 Tdk Corporation Electronic component having plurality of internal electrodes

Similar Documents

Publication Publication Date Title
US9326381B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
JP2003022930A (ja) 積層セラミックコンデンサ
TWI270092B (en) Stack capacitor and the manufacturing method thereof
KR20140085097A (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP2001185437A (ja) 積層セラミックコンデンサ
JPH09266130A (ja) 積層コンデンサ
JPH09260206A (ja) 積層コンデンサ
JP2020027927A (ja) 積層セラミックキャパシタ及びその製造方法
JP3306814B2 (ja) 積層セラミック電子部品の製造方法
JPH09266131A (ja) 積層電子部品
JPH09260201A (ja) 積層コンデンサ
JP3460620B2 (ja) セラミック積層電子部品の製造方法
JPH05166667A (ja) 積層セラミックコンデンサの製造方法
JPH09260196A (ja) 積層コンデンサ
JP3445448B2 (ja) 積層コンデンサ
JPH09129477A (ja) 積層コンデンサ
JPH09260193A (ja) 積層コンデンサ
JP2000269074A (ja) 積層セラミックコンデンサとその製造方法
JP2000277381A (ja) 多連型積層セラミックコンデンサ
JP3292436B2 (ja) 積層コンデンサ
JPH09260192A (ja) 積層コンデンサ
JPH09260200A (ja) 積層コンデンサ
JP4696410B2 (ja) 積層セラミック電子部品の製造方法
JPH08191034A (ja) 積層コンデンサ
JPH1097947A (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080415

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080729