JP3445448B2 - 積層コンデンサ - Google Patents

積層コンデンサ

Info

Publication number
JP3445448B2
JP3445448B2 JP25201996A JP25201996A JP3445448B2 JP 3445448 B2 JP3445448 B2 JP 3445448B2 JP 25201996 A JP25201996 A JP 25201996A JP 25201996 A JP25201996 A JP 25201996A JP 3445448 B2 JP3445448 B2 JP 3445448B2
Authority
JP
Japan
Prior art keywords
internal electrode
multilayer capacitor
internal
pieces
capacitor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25201996A
Other languages
English (en)
Other versions
JPH1097948A (ja
Inventor
洋一 水野
淳 増田
広一 茶園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP25201996A priority Critical patent/JP3445448B2/ja
Publication of JPH1097948A publication Critical patent/JPH1097948A/ja
Application granted granted Critical
Publication of JP3445448B2 publication Critical patent/JP3445448B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、積層コンデンサに
関し、特に静電容量の小さな高周波用の積層コンデンサ
に関するものである。
【0002】
【従来の技術】図2乃至図4に従来例の積層コンデンサ
を示す。図2は分解斜視図、図3は平面図、図4は図3
のA−A線矢視方向断面図である。
【0003】図において、10は積層コンデンサで、誘
電体層11と内部電極12とを交互に積層してなる素体
13と、素体13の両端部において内部電極を交互に並
列に接続している一対の外部電極14とから構成されて
いる。
【0004】内部電極12は、誘電体層11の中央領域
付近に設けられた内部電極片12aと、外部電極14に
沿って外部電極14に接続した状態で設けられた内部電
極引出部12bとから成り、内部電極片12aは内部電
極引出部12bを介して外部電極14に接続されてい
る。
【0005】誘電体層11は矩形のシート上のセラミッ
ク焼結体からなり、セラミック焼結体は、例えばチタン
酸バリウム等を主成分とする誘電体磁器材料から形成さ
れている。内部電極12は金属ペーストを焼結させた金
属薄膜からなり、金属ペーストとしては、例えばPdや
Ag−Pdのような貴金属材料を主成分とするものが使
用されている。外部電極14も内部電極12と同様の材
料により形成され、表面には半田濡れ性をよくするため
に半田メッキが施されている。
【0006】
【発明が解決しようとする課題】ところで、近年、移動
通信機器等に使用される通信用の周波数が高周波帯(G
Hz帯)へ移行してきており、これに伴って移動通信機
器等に使用される積層コンデンサも高周波帯への対応を
余儀なくされている。
【0007】積層コンデンサを高周波帯へ対応させるた
めには、高周波域において低容量、例えば10pF以下
の静電容量の積層コンデンサのQ値を高める必要があ
る。
【0008】このように高周波域において、低容量の積
層コンデンサのQ値を高めるためには、内部電極の電気
抵抗を小さくする必要がある。
【0009】内部電極の電気抵抗を小さくする方法とし
ては、内部電極の面積を広くしたり、内部電極の厚みを
厚くしたりする方法がある。
【0010】しかしながら、内部電極の面積を大きくす
ると静電容量が大きくなりすぎるので、内部電極間の距
離を広げたり、積層数を減らしたりしなければならず、
このため、内部電極間の電気抵抗が高まったり、Q値が
低下したりする。
【0011】また、内部電極を厚くすると、内部電極の
電気抵抗は下がるが、内部電極の局部的な累積によりそ
の部分は局部的に厚くなって内部歪が増大したり、Pd
等からなる内部電極の酸化膨張により、構造欠陥(デラ
ミネーション、クラック等)の発生率が大きくなってし
まう。
【0012】本発明の目的は上記の問題点に鑑み、高周
波域において低容量で高いQ値を有すると共に内部構造
欠陥のない積層コンデンサを提供することにある。
【0013】
【課題を解決するための手段】本発明は上記の目的を達
成するために請求項1では、第1内部電極層と第2内部
電極層とを誘電体層を挟んで交互に積層してなる素体
と、前記第1内部電極層に設けられた第1内部電極に接
続されている第1外部電極と前記第2内部電極層に設け
られた第2内部電極に接続されている第2外部電極とを
備えてなる積層コンデンサにおいて、前記第1内部電極
及び前記第2内部電極は、互いに対称な形状をなすと共
に、それぞれ2つ以上の内部電極片を有し、同一層内に
おいて隣り合う2つの内部電極片の間に、対向する非平
行な内部電極片の側辺によって形成されるスリットを有
し、前記第1内部電極と前記第2内部電極は、それぞれ
の内部電極片の一部の領域のみが重なり合うように配置
されている積層コンデンサを提案する。
【0014】該積層コンデンサによれば、前記スリット
幅が部分的に異なった値に設定され、第1内部電極と第
2内部電極のそれぞれが、内部電極片の一部の領域のみ
が重なり合うように配置されているため、積層時におけ
る内部電極層と誘電体層との応力が分散される。さら
に、内部電極片の局部的な累積による局部的に厚くなる
割合が、従来よりも低減され、内部歪の発生が抑制され
る。
【0015】また、請求項2では、請求項1に記載の積
層コンデンサにおいて、前記スリット幅の最小値は前記
内部電極片の厚さ以上であり、且つ前記スリット幅の最
小値Dmin と最大値Dmax の比(Dmin /Dmax )が
0.1以下となるように前記スリット幅が設定されてい
る積層コンデンサを提案する。
【0016】該積層コンデンサによれば、前記スリット
幅の最小値は前記内部電極片の厚さ以上であり、且つ前
記スリット幅の最小値Dmin と最大値Dmax の比(Dmi
n /Dmax )が0.1以下となるように前記スリット幅
が設定されているので、同層内の内部電極片間における
電磁界の影響が低減され、高いQ値が得られる。
【0017】また、請求項3では、請求項1に記載の積
層コンデンサにおいて、前記内部電極片の幅が部分的に
異なった値に設定されている積層コンデンサを提案す
る。
【0018】該積層コンデンサによれば、前記内部電極
片の幅を部分的に異なった値に設定することにより、内
部電極片のインダクタンス成分を任意に変えることがで
き、共振周波数を任意に設定可能となる。
【0019】また、請求項4では、請求項1に記載の積
層コンデンサにおいて、前記第1内部電極及び前記第2
内部電極のそれぞれは、2つの内部電極片を有し、前記
2つの内部電極片は線対称な形状をなしている積層コン
デンサを提案する。
【0020】また、請求項5では、請求項1に記載の積
層コンデンサにおいて、前記第1内部電極及び前記第2
内部電極のそれぞれは、異なる形状をなす2つの内部電
極片を有している積層コンデンサを提案する。
【0021】また、請求項6では、請求項1に記載の積
層コンデンサにおいて、前記第1内部電極及び前記第2
内部電極のそれぞれは、2つの内部電極片を有し、前記
2つの内部電極片の少なくとも一方が台形をなしている
積層コンデンサを提案する。
【0022】また、請求項7では、請求項1に記載の積
層コンデンサにおいて、前記第1内部電極及び前記第2
内部電極のそれぞれは、2つの平行四辺形をなす内部電
極片によって構成されている積層コンデンサを提案す
る。
【0023】
【発明の実施の形態】以下、図面に基づいて本発明の一
実施形態を説明する。図1は第1の一実施形態の積層コ
ンデンサを示す分解斜視図、図5はその平断面図であ
る。図において、20は積層コンデンサで、誘電体層2
1と内部電極22とを交互に積層してなる素体23と、
素体23の両端部において内部電極22を交互に並列に
接続している一対の外部電極24とから構成されてい
る。
【0024】誘電体層21は、例えば1550μm×8
25μmの矩形シート状のセラミック焼結体からなり、
焼結体は例えばチタン酸マグネシウムを主成分とするグ
リーンシートを焼成して形成した誘電体磁器材料からな
る。
【0025】誘電体層21を介して隣り合う一対の内部
電極22のそれぞれは、1つのスリット22aを介して
隣り合う2つの内部電極片22bを有している。各内部
電極片22bは略台形状になっており、それぞれの内部
電極片22bの底辺が外部電極24に接続されている。
【0026】また、2つの内部電極片22b間のスリッ
ト22aは二等辺三角形に近い台形をなし、スリット2
2aの幅は内部電極片22bの底辺位置において最小値
Dmin を有し、内部電極片22bの先端位置において最
大値Dmax を有している。
【0027】一方、誘電体層21を介して上下に隣り合
う一対の内部電極22において、一方の層の内部電極2
2の内部電極片22bの外側辺は、他方の層の内部電極
22の内部電極片22bの外側辺と対向している。
【0028】これらの内部電極22は導電性ペーストの
薄膜を焼結させた金属薄膜からなり、導電性ペーストと
しては、例えばAg−Pd粉末を主成分とするものが使
用されている。外部電極24も内部電極22と同様の材
料により形成され、表面には半田濡れ性をよくするため
に半田メッキが施されている。
【0029】ここで、層内におけるスリット22aの幅
の最小値Dmin と最大値Dmax の比Dmin /Dmax は
0.1に設定されている。
【0030】本実施形態では、スリット22aの幅の最
小値Dmin を50μm、最大値Dmax を500μmとし
た。
【0031】この積層コンデンサは次のようにして製造
した。まず、誘電体の原料粉末に有機バインダーを15
重量%添加し、さらに水を50重量%加え、これらをボ
ールミルに入れて十分に混合し、誘電体磁器原料のスラ
リーを作成した。
【0032】次に、このスラリーを真空脱泡器に入れて
脱泡した後、リバースロールコーターに入れ、ポリエス
テルフィルム上にこのスラリーからなる薄膜を形成し、
この薄膜をポリエステルフィルム上で100℃に加熱し
て乾燥させ、これを打ち抜いて、10cm角、厚さ約2
0μmのグリーンシートを得た。
【0033】一方、平均粒径が1.5μmのパラジウム
粉末10gと、エチルセルロース0.9gをブチルカル
ビトール3.1gに溶解させたものとを攪拌器に入れ、
10時間攪拌することにより内部電極用の導電性ペース
トを得た。
【0034】この後、上述した内部電極のパターンを5
0個有する各スクリーンを用いて、上記グリーンシート
の片面にこの導電性ペーストからなる内部電極のパター
ンを各々印刷し、これを乾燥させた。
【0035】次に、上記印刷面を上にしてグリーンシー
トを複数枚積層し、さらにこの積層物の上下両面に印刷
の施されていないグリーンシートを積層した。次いで、
この積層物を約50℃の温度で厚さ方向に約40トンの
圧力を加えて圧着させた。この後、この積層物を格子状
に裁断し、約50個の積層チップを得た。
【0036】次に、この積層チップを雰囲気焼成可能な
炉に入れ、大気中で600℃まで加熱して、有機バイン
ダーを焼成させ、その後、炉の雰囲気を大気中雰囲気と
し、積層体チップの加熱温度を600℃から焼成温度の
1150℃(最高温度)を3時間保持した。この後、1
00℃/hrの速度で600℃まで降温し、室温まで冷
却して、焼結体チップを得た。
【0037】次いで、内部電極が露出する焼結体チップ
の側面に銀とガラスフリットとビヒクルからなる導電性
ペーストを塗布して乾燥させ、これを大気中で800℃
の温度で15分間焼き付け、銀電極層を形成し、さらに
この上に銅を無電解メッキで被着させ、この上に電気メ
ッキ法でPb−Sn半田層を設けて、一対の外部電極を
形成した。これによって積層コンデンサが得られた。
【0038】前述の構成よりなる積層コンデンサによれ
ば、スリット22aの幅が徐々に異なった値に設定され
ているため、積層時における内部電極22と誘電体層2
1との応力が分散されると共に、内部電極片22bの局
部的な累積による局部的に厚くなる割合が、従来よりも
低減され、内部歪の発生が抑制されるので、内部電極片
22bと内部電極片22bを挟む上下の誘電体層21と
の間の密着性、及びこれら誘電体層21間の密着性が十
分に得られ、内部電極片22bの厚さを必要十分に厚く
形成でき、クラックやデラミネーション等の構造欠陥の
発生を防止できると共に、高周波域における高いQ値を
得ることができた。これにより、高周波域において良好
な特性を有する信頼性の高い積層コンデンサが得られ
た。
【0039】尚、本実施形態では、スリット22aの幅
の最小値Dmin と最大値Dmax の比Dmin /Dmax を
0.1に設定し、スリット22aの幅の最小値Dmin を
50μm、最大値Dmax を500μmとしたが、これに
限定されることはない。実験結果によれば、スリット2
2a幅の最小値Dmin と最大値Dmax の比Dmin /Dma
x は0.1以下が好ましく、またスリット22a幅の最
小値Dmin と最大値Dmax は50μm以上600μm以
下が好ましい。
【0040】次に、第2の実施形態を説明する。図6は
第2の実施形態の積層コンデンサを示す分解斜視図、図
7はその平断面図である。第2の実施形態と前述した第
1の実施形態との相違点は内部電極22の形状を変えた
点にある。
【0041】即ち、第2の実施形態では、誘電体層21
を介して上下に隣り合う一対の内部電極22のそれぞれ
は、1つのスリット22aを介して隣り合う2つの内部
電極片22bを有している。各内部電極片22bは略台
形状になっており、それぞれの内部電極片22bの上辺
が外部電極24に接続されている。
【0042】また、2つの内部電極片22b間のスリッ
ト22aは二等辺三角形に近い台形をなし、スリット2
2aの幅は内部電極片22bの底辺位置(先端位置)に
おいて最大値Dmax を有し、内部電極片22bの上辺位
置(基端部位置)において最小値Dmin を有している。
【0043】一方、誘電体層21を介して隣り合う一対
の内部電極22において、一方の層の内部電極22の内
部電極片22bの外側辺は、他方の層の内部電極22の
内部電極片22bの外側辺と対向している。
【0044】本実施形態においても第1の実施形態と同
様に製造し、スリット22aの幅の最小値Dmin と最大
値Dmax の比Dmin /Dmax を0.1に設定すると共
に、スリット22aの幅の最小値Dmin を50μm、最
大値Dmax を500μmとした。
【0045】前述の構成よりなる積層コンデンサにおい
ても、第1の実施形態と同様に、スリット22aの幅が
徐々に異なった値に設定されているため、積層時におけ
る内部電極22と誘電体層21との応力が分散されると
共に、内部電極片22bの局部的な累積による局部的に
厚くなる割合が、従来よりも低減され、内部歪の発生が
抑制されるので、内部電極片22bと内部電極片22b
を挟む上下の誘電体層21との間の密着性、及びこれら
誘電体層21間の密着性が十分に得られ、内部電極片2
2bの厚さを必要十分に厚く形成でき、クラックやデラ
ミネーション等の構造欠陥の発生を防止できると共に、
高周波域における高いQ値を得ることができた。これに
より、高周波域において良好な特性を有する信頼性の高
い積層コンデンサが得られた。
【0046】尚、前述した本実施形態は一例であり、こ
れに限定されることはない。例えば、図8及び図9に示
す第3の実施形態のような形状のスリット22a及び内
部電極片22bを形成しても、スリット22a幅の最小
値Dmin と最大値Dmax の比Dmin /Dmax を0.1以
下に設定すると共に、スリット22a幅の最小値Dmin
と最大値Dmax を50μm以上600μm以下に設定す
ることにより、前述と同様の効果を得ることができた。
【0047】この他、図10及び図11に示す第4の実
施形態、図12及び図13に示す第5の実施形態、図1
4及び図15に示す第6の実施形態、図16及び図17
に示す参考例、図18及び図19に示す第7の実施形
、さらには図20及び図21に示す第8の実施形態
ような形状のスリット22a及び内部電極片22bを形
成しても同様の効果を得ることができた。
【0048】ここで、第5及び第6の実施形態において
は、2つの内部電極片22bの一端が接続されているた
め、スリット22a幅の最小値Dmin は、内部電極片2
2bの基端部から距離Lm の位置における幅の値として
いる。
【0049】
【発明の効果】以上説明したように本発明の積層コンデ
ンサによれば、スリット幅が部分的に異なり、第1内部
電極と第2内部電極が、それぞれの内部電極片の一部の
領域のみが重なり合うように設定されているため、積層
時における内部電極層と誘電体層との応力が分散される
と共に、内部電極片の局部的な累積による局部的に厚く
なる割合が、従来よりも低減され、内部歪の発生が抑制
されるので、内部電極片と該内部電極片を挟む上下の誘
電体層間の密着性、及びこれら誘電体層間の密着性が十
分に得られ、内部電極片の厚さを必要十分に厚く形成で
き、クラックやデラミネーション等の構造欠陥の発生を
防止できると共に、高周波域における高いQ値を得るこ
とができる。これにより、高周波域において良好な特性
を有する信頼性の高い積層コンデンサが得られる。
【0050】また、スリット幅の最小値が内部電極片の
厚さ以上であり、且つスリット幅の最小値Dmin と最大
値Dmax の比(Dmin /Dmax )が0.1以下となるよ
うにスリット幅を設定することにより、さらに高いQ値
を得ることができると共に信頼性をさらに増大させるこ
とができる。
【0051】さらに、前記内部電極片の幅を部分的に異
なった値に設定することにより、内部電極片のインダク
タンス成分を任意に変えることができ、共振周波数を任
意に設定可能となる。
【図面の簡単な説明】
【図1】本発明の一実施形態における第1の実施例の積
層コンデンサを示す分解斜視図
【図2】従来例の積層コンデンサを示す分解斜視図
【図3】従来例の積層コンデンサを示す平断面図
【図4】図3のA−A線矢視方向断面図
【図5】本発明の一実施形態における第1の実施形態
積層コンデンサを示す平断面図
【図6】本発明の一実施形態における第2の実施形態
積層コンデンサを示す分解斜視図
【図7】本発明の一実施形態における第2の実施形態
積層コンデンサを示す平断面図
【図8】本発明の一実施形態における第3の実施形態
積層コンデンサを示す分解斜視図
【図9】本発明の一実施形態における第3の実施形態
積層コンデンサを示す平断面図
【図10】本発明の一実施形態における第4の実施形態
の積層コンデンサを示す分解斜視図
【図11】本発明の一実施形態における第4の実施形態
の積層コンデンサを示す平断面図
【図12】本発明の一実施形態における第5の実施形態
の積層コンデンサを示す分解斜視図
【図13】本発明の一実施形態における第5の実施形態
の積層コンデンサを示す平断面図
【図14】本発明の一実施形態における第6の実施形態
の積層コンデンサを示す分解斜視図
【図15】本発明の一実施形態における第6の実施形態
の積層コンデンサを示す平断面図
【図16】本発明の一実施形態に係る参考例の積層コン
デンサを示す分解斜視図
【図17】本発明の一実施形態に係る参考例の実施例の
積層コンデンサを示す平断面図
【図18】本発明の一実施形態における第7の実施形態
の積層コンデンサを示す分解斜視図
【図19】本発明の一実施形態における第7の実施形態
の積層コンデンサを示す平断面図
【図20】本発明の一実施形態における第8の実施形態
の積層コンデンサを示す分解斜視図
【図21】本発明の一実施形態における第8の実施形態
の積層コンデンサを示す平断面図
【符号の説明】
20…積層コンデンサ、21…誘電体層、22…内部電
極、22a…スリット、22b…内部電極片、23…素
体、24…外部電極。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 平2−47024(JP,U) 実開 平1−115227(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01G 4/00 - 4/40

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1内部電極層と第2内部電極層とを誘
    電体層を挟んで交互に積層してなる素体と、前記第1内
    部電極層に設けられた第1内部電極に接続されている第
    1外部電極と前記第2内部電極層に設けられた第2内部
    電極に接続されている第2外部電極とを備えてなる積層
    コンデンサにおいて、 前記第1内部電極及び前記第2内部電極は、互いに対称
    な形状をなすと共に、それぞれ2つ以上の内部電極片を
    有し、 同一層内において隣り合う2つの内部電極片の間に、対
    向する非平行な内部電極片の側辺によって形成されるス
    リットを有し、 前記第1内部電極と前記第2内部電極は、それぞれの内
    部電極片の一部の領域のみが重なり合うように配置され
    ていることを特徴とする積層コンデンサ。
  2. 【請求項2】 前記スリット幅の最小値は前記内部電極
    片の厚さ以上であり、且つ前記スリット幅の最小値Dmi
    n と最大値Dmax の比(Dmin /Dmax )が0.1以下
    となるように前記スリット幅が設定されていることを特
    徴とする請求項1に記載の積層コンデンサ。
  3. 【請求項3】 前記内部電極片の幅が部分的に異なった
    値に設定されていることを特徴とする請求項1に記載の
    積層コンデンサ。
  4. 【請求項4】 前記第1内部電極及び前記第2内部電極
    のそれぞれは、2つの内部電極片を有し、 前記2つの内部電極片は線対称な形状をなしていること
    を特徴とする請求項1に記載の積層コンデンサ。
  5. 【請求項5】 前記第1内部電極及び前記第2内部電極
    のそれぞれは、異なる形状をなす2つの内部電極片を有
    していることを特徴とする請求項1に記載の積層コンデ
    ンサ。
  6. 【請求項6】 前記第1内部電極及び前記第2内部電極
    のそれぞれは、2つの内部電極片を有し、 前記2つの内部電極片の少なくとも一方が台形をなして
    いることを特徴とする請求項1に記載の積層コンデン
    サ。
  7. 【請求項7】 前記第1内部電極及び前記第2内部電極
    のそれぞれは、2つの平行四辺形をなす内部電極片によ
    って構成されていることを特徴とする請求項1に記載
    積層コンデンサ。
JP25201996A 1996-09-24 1996-09-24 積層コンデンサ Expired - Fee Related JP3445448B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25201996A JP3445448B2 (ja) 1996-09-24 1996-09-24 積層コンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25201996A JP3445448B2 (ja) 1996-09-24 1996-09-24 積層コンデンサ

Publications (2)

Publication Number Publication Date
JPH1097948A JPH1097948A (ja) 1998-04-14
JP3445448B2 true JP3445448B2 (ja) 2003-09-08

Family

ID=17231461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25201996A Expired - Fee Related JP3445448B2 (ja) 1996-09-24 1996-09-24 積層コンデンサ

Country Status (1)

Country Link
JP (1) JP3445448B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4565869B2 (ja) * 2004-03-25 2010-10-20 三洋電機株式会社 電解コンデンサ
DE112006002088T5 (de) * 2005-08-19 2008-06-05 Murata Manufacturing Co., Ltd., Nagaokakyo Mehrschichtkeramikkondensator
JP2007220917A (ja) * 2006-02-16 2007-08-30 Tdk Corp 積層コンデンサ
JP5162272B2 (ja) * 2008-02-19 2013-03-13 太陽誘電株式会社 積層コンデンサ
KR101018112B1 (ko) 2008-12-24 2011-02-25 삼성전기주식회사 적층형 커패시터
JP5035319B2 (ja) * 2009-10-23 2012-09-26 Tdk株式会社 積層型コンデンサ
US9875848B2 (en) * 2015-12-21 2018-01-23 Qualcomm Incorporated MIM capacitor and method of making the same

Also Published As

Publication number Publication date
JPH1097948A (ja) 1998-04-14

Similar Documents

Publication Publication Date Title
KR101496814B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
JP2009021512A (ja) 積層コンデンサ
JP4428852B2 (ja) 積層型電子部品およびその製法
JPH09266130A (ja) 積層コンデンサ
JP4573956B2 (ja) 積層型電子部品およびその製法
US10115528B2 (en) Multilayer ceramic electronic component
JP3445448B2 (ja) 積層コンデンサ
JP2003022930A (ja) 積層セラミックコンデンサ
JP2003022929A (ja) 積層セラミックコンデンサ
JPH09260206A (ja) 積層コンデンサ
JPH09260201A (ja) 積層コンデンサ
JPH1167583A (ja) 積層型電子部品
JPH09129477A (ja) 積層コンデンサ
JP3292436B2 (ja) 積層コンデンサ
JPH09260196A (ja) 積層コンデンサ
JPH08191034A (ja) 積層コンデンサ
JPH09260193A (ja) 積層コンデンサ
JPH1097947A (ja) 積層コンデンサ
JPH1167586A (ja) チップ型ネットワーク電子部品
JPH09266131A (ja) 積層電子部品
JPH09260192A (ja) 積層コンデンサ
JPH09260198A (ja) 積層コンデンサ
JPH09260204A (ja) 積層コンデンサ
JPH09260194A (ja) 積層電子部品
JPH09260200A (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030204

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030610

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees