JPS60201608A - 積層セラミツクコンデンサ - Google Patents
積層セラミツクコンデンサInfo
- Publication number
- JPS60201608A JPS60201608A JP5996384A JP5996384A JPS60201608A JP S60201608 A JPS60201608 A JP S60201608A JP 5996384 A JP5996384 A JP 5996384A JP 5996384 A JP5996384 A JP 5996384A JP S60201608 A JPS60201608 A JP S60201608A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- multilayer ceramic
- present
- capacitor
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は積層士ラミックコンデンサ、とりわけ１００Ｍ
ＩＩＺ〜１０ｏＯＭＨ２程度の高周波域におい−て低等
価直列抵抗の必要な回路に適用しつる積層セラミックコ
ンデンサに関するものである。
ＩＩＺ〜１０ｏＯＭＨ２程度の高周波域におい−て低等
価直列抵抗の必要な回路に適用しつる積層セラミックコ
ンデンサに関するものである。
従来例の構成とその問題点
従来、セラミック誘電体をパラジウムや白金−パラジウ
ムよりなる導電体層と共に積層してなる積層セラミック
コンデンサはよく知られている。
ムよりなる導電体層と共に積層してなる積層セラミック
コンデンサはよく知られている。
この積層セラミックコンデンサは今日の電子回路の集積
化、小型化に呼応して素子単体の小型化を図った代表例
である。すなわち、２０μｒｒＬ〜１００μｍの薄いセ
ラミック誘電体層に電極を付与し、このようなコンデン
サを多数並列に接続したのと同じ効果が得られるように
、複数の導電体層が士ラミック誘電体層を挾んで交互に
対向するように配置して積層し、それぞれの導電体層は
この積層体の両端部に銀または銀−パラジウム合金など
を焼付けて設けた端子電極に接続する構成をなしている
。
化、小型化に呼応して素子単体の小型化を図った代表例
である。すなわち、２０μｒｒＬ〜１００μｍの薄いセ
ラミック誘電体層に電極を付与し、このようなコンデン
サを多数並列に接続したのと同じ効果が得られるように
、複数の導電体層が士ラミック誘電体層を挾んで交互に
対向するように配置して積層し、それぞれの導電体層は
この積層体の両端部に銀または銀−パラジウム合金など
を焼付けて設けた端子電極に接続する構成をなしている
。
このような積層セラミックコンデンサは近年あらゆる電
子機器分野においてその回路構成上必需品となり、ます
ます使用量が拡大しつつある。特に、電子チューナにお
いてはその小型化への動きが活発であり、それとともに
高周波域での高感度が要求されてきており、したがって
高周波回路に適合する積層セラミックコンデンサが是非
とも必要となっている。すなわち、Ｍｌｌｚ帯における
コンデンサの等個直列抵抗の小さいことが必要となって
いる。たとえば、１０００ｐＦのコンデンサで３００Ｍ
ＩＩｚにおける等個直列抵抗は０．３Ω以下の値が最低
限要求されており、従来の積層セラミックコンデンサで
はこの値を必ずしも満足することができなかった。一般
的には、導電体層とセラミック誘電体層とが積層され一
体化される場合、１３００〜１４ｏＯ℃の焼成工程が必
要であり、導電体層の厚みが厚すぎると焼成中にデラミ
ネーションといったセラミック誘電体層と導電体層の間
に剥離を生じ、静電容量が得られなくなるため、導電体
層厚みは通常６μｍ以下である。このだめ、導電体層の
抵抗分はこの厚みによって制限され、等個直列抵抗のほ
とんどを支配する導電体層の抵抗成分を低くすることは
従来の積層構造では困難であった。
子機器分野においてその回路構成上必需品となり、ます
ます使用量が拡大しつつある。特に、電子チューナにお
いてはその小型化への動きが活発であり、それとともに
高周波域での高感度が要求されてきており、したがって
高周波回路に適合する積層セラミックコンデンサが是非
とも必要となっている。すなわち、Ｍｌｌｚ帯における
コンデンサの等個直列抵抗の小さいことが必要となって
いる。たとえば、１０００ｐＦのコンデンサで３００Ｍ
ＩＩｚにおける等個直列抵抗は０．３Ω以下の値が最低
限要求されており、従来の積層セラミックコンデンサで
はこの値を必ずしも満足することができなかった。一般
的には、導電体層とセラミック誘電体層とが積層され一
体化される場合、１３００〜１４ｏＯ℃の焼成工程が必
要であり、導電体層の厚みが厚すぎると焼成中にデラミ
ネーションといったセラミック誘電体層と導電体層の間
に剥離を生じ、静電容量が得られなくなるため、導電体
層厚みは通常６μｍ以下である。このだめ、導電体層の
抵抗分はこの厚みによって制限され、等個直列抵抗のほ
とんどを支配する導電体層の抵抗成分を低くすることは
従来の積層構造では困難であった。
第１図に従来の積層上ラミックコンデンサを示しており
、図中１はセラミック誘電体層、２は導電体層、３は端
子電極である。
、図中１はセラミック誘電体層、２は導電体層、３は端
子電極である。
発明の目的
本発明は上記のような従来の積層セラミックコンデンサ
における等個直列抵抗が高いという欠点を大幅に改善し
、高周波化回路に適合しうる積層セラミックコンデンサ
を提供しようとするものである。
における等個直列抵抗が高いという欠点を大幅に改善し
、高周波化回路に適合しうる積層セラミックコンデンサ
を提供しようとするものである。
発明の構成
この目的を達成するために本発明の積層セラミックコン
デンサは、セラミ・ツク誘電体層を挾持スる形で導電体
層群が形成され、この導電体層群のうち必ず２枚の導電
体層が１対の対向電極となるように配置された構成をな
すものである。
デンサは、セラミ・ツク誘電体層を挾持スる形で導電体
層群が形成され、この導電体層群のうち必ず２枚の導電
体層が１対の対向電極となるように配置された構成をな
すものである。
実施例の説明
以下、本発明の積層セラしツクコンデンサについて、図
面に基づき詳細に説明する。
面に基づき詳細に説明する。
第２図は本発明の積層セラミックコンデンサの断面図で
あシ、従来例と同一箇所には同一番号を利しである。図
中、１はセラミ・ツク誘電体である。
あシ、従来例と同一箇所には同一番号を利しである。図
中、１はセラミ・ツク誘電体である。
このセラミック誘電体１は通常セラミ１．り誘電体用の
原料粉末をポリビニルアルコール系のノ（イングーを添
加し、混合して後、ドクターブレード法を用いたシート
成型によって３０・−１００μｍ程変の薄いシートを１
３００’Ｃ以−ヒの高温で焼成することにより得られる
ものである。２は導電体層であり、上記誘電体シート上
にたとえばパラジウムペーストを印刷し、上記焼成過程
でセラミ・ツク誘電体層１が形成されると同時に導電体
層２が得られる。３は端子電極で、銀−パラジウムペー
ストを塗着し、８００〜８５０℃で焼付けて得られるも
のである。この第２図から明らかなように、本発明の積
層セラミックコンデンサはその構成において導電体層２
が必ず２枚で１対の対向電極を形成しているのに前して
、従来の第１図の場合は１枚の導電体層２が一ヒ下２枚
の導電体層２と対向する形をなしている。したがって、
本発明及び従来の積層セラミックコンデンサは、等個直
列抵抗が単純に導電体層の抵抗のみが寄与すると仮定す
ると、第３図の等何回路で示すことができる。すなわち
、第３図ａは本発明の積層セラミックコンデンサ、同図
すは従来の積層セラミックコンデンサの等何回路を示す
。この図から明らかなように直列等価抵抗は等価的にコ
ンデンサが奇数個含まれる場合は従来に比較して本発明
の積層セラミックコンデンサは（ｎ＋１ ）／２ｎ 、
偶数の場合は（ｎ＋２）／２（ｎ＋１） の等個直列抵
抗となる。ここで、ｎは等価的にコンデンサが含まれる
数である。ただし、簡単のため各導電体層２の抵抗は全
て同一であるものとして計算した。また、等価的に構成
される各コンデンサの容量値は同一であるとして計算し
た。
原料粉末をポリビニルアルコール系のノ（イングーを添
加し、混合して後、ドクターブレード法を用いたシート
成型によって３０・−１００μｍ程変の薄いシートを１
３００’Ｃ以−ヒの高温で焼成することにより得られる
ものである。２は導電体層であり、上記誘電体シート上
にたとえばパラジウムペーストを印刷し、上記焼成過程
でセラミ・ツク誘電体層１が形成されると同時に導電体
層２が得られる。３は端子電極で、銀−パラジウムペー
ストを塗着し、８００〜８５０℃で焼付けて得られるも
のである。この第２図から明らかなように、本発明の積
層セラミックコンデンサはその構成において導電体層２
が必ず２枚で１対の対向電極を形成しているのに前して
、従来の第１図の場合は１枚の導電体層２が一ヒ下２枚
の導電体層２と対向する形をなしている。したがって、
本発明及び従来の積層セラミックコンデンサは、等個直
列抵抗が単純に導電体層の抵抗のみが寄与すると仮定す
ると、第３図の等何回路で示すことができる。すなわち
、第３図ａは本発明の積層セラミックコンデンサ、同図
すは従来の積層セラミックコンデンサの等何回路を示す
。この図から明らかなように直列等価抵抗は等価的にコ
ンデンサが奇数個含まれる場合は従来に比較して本発明
の積層セラミックコンデンサは（ｎ＋１ ）／２ｎ 、
偶数の場合は（ｎ＋２）／２（ｎ＋１） の等個直列抵
抗となる。ここで、ｎは等価的にコンデンサが含まれる
数である。ただし、簡単のため各導電体層２の抵抗は全
て同一であるものとして計算した。また、等価的に構成
される各コンデンサの容量値は同一であるとして計算し
た。
以上のように本発明の積層上ラミックコンデンサは従来
の積層セラミックコンデンサの等個直列抵抗よシ極めて
小さい等個直列抵抗を有することは明らかで、積層数の
多い場合には従来の約％の値を示すことが期待される。
の積層セラミックコンデンサの等個直列抵抗よシ極めて
小さい等個直列抵抗を有することは明らかで、積層数の
多い場合には従来の約％の値を示すことが期待される。
第４図は第１図、第２図の構成による積層セラミックコ
ンデンサを、セラミック誘電体、！：ＬテＪＩｓ規格Ｙ
Ｂ特性セラミック誘電体を使用し。
ンデンサを、セラミック誘電体、！：ＬテＪＩｓ規格Ｙ
Ｂ特性セラミック誘電体を使用し。
１に■Ｚで１０００ｐＦ±１ｏｏｐＦの静電容量となる
ように試作した試験結果を示す。この図から明らかなよ
うに、特に１００ＭＩＩＺ以上で本発明の積層セラミッ
クコンデンサの等価直列抵抗人は従来の等個直列抵抗Ｂ
に比較して極めて良好である。
ように試作した試験結果を示す。この図から明らかなよ
うに、特に１００ＭＩＩＺ以上で本発明の積層セラミッ
クコンデンサの等価直列抵抗人は従来の等個直列抵抗Ｂ
に比較して極めて良好である。
また、３００ＭＩＩＺにおいては０．２３０と市場の要
求値０．３Ω以下を十分に満足することが可能である。
求値０．３Ω以下を十分に満足することが可能である。
発明の効果
以上述べたように本発明の積層セラミックコンデンサは
、その等個直列抵抗が極めて良好で、特に１００ＭＩＩ
ｚ〜１ｏＯｏＭＩＩＺにオイテ従来の積層セラミックコ
ンデンサでは満足し得なかった電子チューナの高感度化
に優れた効果を発揮することができ、さらにはその他の
高周波回路に供することも可能であるなど、その産業的
価値は甚大である。
、その等個直列抵抗が極めて良好で、特に１００ＭＩＩ
ｚ〜１ｏＯｏＭＩＩＺにオイテ従来の積層セラミックコ
ンデンサでは満足し得なかった電子チューナの高感度化
に優れた効果を発揮することができ、さらにはその他の
高周波回路に供することも可能であるなど、その産業的
価値は甚大である。
第１図は従来の積層セラミックコンデンサの断面図、第
２図は本発明における積層セラミックコンデンサの一実
施例を示す断面図、第３図ａ、ｂは本発明品と従来品の
ｆＬ１２層セラミックコンデンサの等価回路を示す図、
第４図は本発明品と従来品の等個直列抵抗を比較して示
す図である。 １・・・・セラミック誘電体層、２・・・・・導電体層
、３・・・・・端子電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
２図は本発明における積層セラミックコンデンサの一実
施例を示す断面図、第３図ａ、ｂは本発明品と従来品の
ｆＬ１２層セラミックコンデンサの等価回路を示す図、
第４図は本発明品と従来品の等個直列抵抗を比較して示
す図である。 １・・・・セラミック誘電体層、２・・・・・導電体層
、３・・・・・端子電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- セラミック誘電体層を挾持する形で導電体層群が形成さ
れ、この導電体層群のうち必ず２枚の導電体層が一体の
対向電極となるように配置されてナル積層セラミ・ンク
コンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5996384A JPS60201608A (ja) | 1984-03-27 | 1984-03-27 | 積層セラミツクコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5996384A JPS60201608A (ja) | 1984-03-27 | 1984-03-27 | 積層セラミツクコンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60201608A true JPS60201608A (ja) | 1985-10-12 |
| JPH0523043B2 JPH0523043B2 (ja) | 1993-03-31 |
Family
ID=13128324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5996384A Granted JPS60201608A (ja) | 1984-03-27 | 1984-03-27 | 積層セラミツクコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201608A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7688567B2 (en) | 2005-08-05 | 2010-03-30 | Tdk Corporation | Method of manufacturing multilayer capacitor and multilayer capacitor |
| JP2011040581A (ja) * | 2009-08-11 | 2011-02-24 | Sony Corp | 静電容量素子及び共振回路 |
| CN102737841A (zh) * | 2011-04-13 | 2012-10-17 | 太阳诱电株式会社 | 叠层型电容器 |
| US11563236B2 (en) | 2019-11-21 | 2023-01-24 | Taiyo Yuden Co., Ltd. | All-solid battery and manufacturing method of the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5033454A (ja) * | 1973-08-01 | 1975-03-31 | ||
| JPS5098656A (ja) * | 1974-01-04 | 1975-08-05 | ||
| JPS5221663A (en) * | 1975-08-11 | 1977-02-18 | Matsushita Electric Ind Co Ltd | Method of manufacturing glassy capacitor |
| JPS52105056U (ja) * | 1976-02-06 | 1977-08-10 | ||
| JPS56141438U (ja) * | 1980-03-25 | 1981-10-26 |
-
1984
- 1984-03-27 JP JP5996384A patent/JPS60201608A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5033454A (ja) * | 1973-08-01 | 1975-03-31 | ||
| JPS5098656A (ja) * | 1974-01-04 | 1975-08-05 | ||
| JPS5221663A (en) * | 1975-08-11 | 1977-02-18 | Matsushita Electric Ind Co Ltd | Method of manufacturing glassy capacitor |
| JPS52105056U (ja) * | 1976-02-06 | 1977-08-10 | ||
| JPS56141438U (ja) * | 1980-03-25 | 1981-10-26 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7688567B2 (en) | 2005-08-05 | 2010-03-30 | Tdk Corporation | Method of manufacturing multilayer capacitor and multilayer capacitor |
| US7828033B2 (en) | 2005-08-05 | 2010-11-09 | Tdk Corporation | Method of manufacturing multilayer capacitor and multilayer capacitor |
| JP2011040581A (ja) * | 2009-08-11 | 2011-02-24 | Sony Corp | 静電容量素子及び共振回路 |
| CN102737841A (zh) * | 2011-04-13 | 2012-10-17 | 太阳诱电株式会社 | 叠层型电容器 |
| US20120262837A1 (en) * | 2011-04-13 | 2012-10-18 | Taiyo Yuden Co., Ltd. | Laminated capacitor |
| US8564930B2 (en) * | 2011-04-13 | 2013-10-22 | Taiyo Yuden Co., Ltd. | Laminated capacitor |
| US8810993B2 (en) | 2011-04-13 | 2014-08-19 | Taiyo Yuden Co., Ltd. | Laminated capacitor |
| CN105788857A (zh) * | 2011-04-13 | 2016-07-20 | 太阳诱电株式会社 | 叠层型电容器 |
| US11563236B2 (en) | 2019-11-21 | 2023-01-24 | Taiyo Yuden Co., Ltd. | All-solid battery and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0523043B2 (ja) | 1993-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2999988B2 (ja) | 集積キャパシタの作製方法 | |
| KR20010021003A (ko) | 표면 실장형 ｒｃ 디바이스 및 그 제조 방법 | |
| JPH07272975A (ja) | 複合コンデンサ | |
| JPH11204309A (ja) | 積層型バリスタ | |
| JP3306814B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPS60201608A (ja) | 積層セラミツクコンデンサ | |
| JP2000340448A (ja) | 積層セラミックコンデンサ | |
| JPH05335174A (ja) | 積層セラミック電子部品 | |
| JPH0430615A (ja) | ノイズ・フイルタ | |
| JP3246166B2 (ja) | 薄膜コンデンサ | |
| JPS60254608A (ja) | 積層セラミツクコンデンサ | |
| JPH07263278A (ja) | コンデンサ | |
| JPH07169651A (ja) | 積層チップフィルタ | |
| JPS6338856B2 (ja) | ||
| JPH1097954A (ja) | 積層チップ形のｃｒフィルタおよびｃｒフィルタアレイ | |
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JP3078375B2 (ja) | 積層セラミックコンデンサ | |
| JP2982561B2 (ja) | チップ貫通コンデンサ | |
| JP3437019B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JPH11312624A (ja) | 積層セラミックコンデンサ | |
| JPS6386414A (ja) | 積層形セラミツクコンデンサ | |
| JP2001319828A (ja) | コンデンサアレイ | |
| JPS62242325A (ja) | チツプコンデンサ−の製造方法 | |
| JPH06104152A (ja) | チップ型電子部品における端子電極の形成方法 | |
| JPS59208816A (ja) | 積層型セラミツクコンデンサの製造方法 |