JP5126374B2 - 可変容量素子及び、電子機器 - Google Patents

Description

本発明は、容量を変化させるための制御端子を有する可変容量素子において、制御電界が、信号電界を個別に制御する可変容量素子及び、それを用いた電子機器に関する。

従来、外部からバイアス信号を印加することによって、容量を変化させることで周波数や時間などを制御する可変容量素子が活用されており、例えば、ダイオード（バリキャップ）やＭＥＭＳなどで商品化されている。これらの可変容量素子は、可変容量を制御する制御用のバイアス信号を加える為の専用端子を持たない。すなわち、信号用の端子と、制御用の端子が共通とされた、２端子デバイスであった。したがって、実回路での使用においては、図１７に示すような回路構成がとることにより、４端子化する必要があった。

図１７に示す例は、従来の、可変容量素子１５０を４端子化して用いる場合の等価回路である。まず、図１７は、可変容量素子１５０と、バイアス除去用の容量素子１５１が、直列接続された例である。図１７に示す可変容量素子１５０の一方の電極は、バイアス除去用の容量素子１５１の一方の電極に接続されている。バイアス除去用の容量素子１５１の一方の電極と、可変容量素子１５０の一方の電極間の接続配線の途中には、制御電圧が、抵抗Ｒを介して印加されるように構成されている。

この等価回路においては、ＡＣ信号は、バイアス除去用の容量素子１５１及び、可変容量素子１５０を流れる。また、ＤＣバイアス電流は、抵抗Ｒを介して、可変容量素子１５０のみを流れる。図１７に示す例では、このように、ＡＣ信号を発信する信号電圧源と、ＤＣバイアス電流のための制御電圧源が別々に形成されている。
しかしながら、このような等価回路において、制御電圧源と、信号電圧源が別々に構成されているとしても、可変容量素子１５０において使用される端子は共通とされる。
このような等価回路においては、端子が４端子化されているものの、制御電圧源から流れるＤＣバイアス電流と、ＡＣ信号が干渉してしまう。

また、本願発明者らは、強誘電体を使った可変容量素子において、例えば、下記特許文献１に示す発明を提案してきた。特許文献１には、信頼性と生産性が向上された電極構造を有する可変容量素子について記載されている。図１８Ａ，Ｂを用いて、特許文献１に記載された可変容量素子について説明する。図１８Ａは、可変容量素子の概略斜視図であり、図１８Ｂは、その断面構成図である。

特許文献１における可変容量素子１００は、図１８Ａ，Ｂに示すように、例えば立方体からなる誘電体層１０４の４つの面に、それぞれ、端子が構成されている。その４つの端子のうち、２つの端子が、内部の信号電極に接続される信号端子１０３で、もう２つの端子が、内部の制御電極に接続される制御端子１０２である。この可変容量素子１００の内部構造は、図１８Ｂに示すように、複数の信号電極、及び制御電極が、強誘電体層１０４を介して積層された構成とされている。図１８Ｂに示す例では、一番下層の電極と、下から５番目の電極と、一番上層の電極が一方の制御電極１０２ａとされ、一方の制御端子１０２に接続されており、下層から３番目の電極と７番目の電極が他方の制御電極１０２ｂとされ、他方の制御端子１０２に接続されている。また、下から２番目の電極と、６番目の電極が一方の信号電極１０３ａとされ、一方の信号端子１０３に接続されており、下から、４番目の電極と、８番目の電極が他方の信号電極１０３ｂとされ、他方の信号端子１０３に接続されている。

この従来例においては、制御端子１０２と、信号端子１０３には別々に電圧印加できる共に、内部に信号電極１０３ａ，１０３ｂと、制御電極１０２ａ，１０２ｂを複数層積層させることにより、低コストで容量の増大が行えるというメリットがある。

このように誘電体層１０４を介して、制御電極１０２ａ，１０２ｂ、及び信号電極１０３ａ，１０３ｂが複数積層して形成される可変容量素子１００は、製造しやすく、低コストである。しかしながら、信号端子１０３間に形成される信号用容量と、制御端子１０２間に形成される制御用容量が、図１８ＢのＣ１〜Ｃ８で示すように、誘電体層１０４内で直結されてしまう。そして、このとき、信号電界と制御電界とは、同じ向きに発生している。
したがって、このような従来の可変容量素子１００においては、小さい制御電圧の印加で、容量値を変化させるために、誘電体層を薄く構成して電界感度を上げようとすると、絶縁特性が低下して、信号電圧に対する耐圧が小さくなってしまうという問題がある。

すなわち、信号電界と制御電界が平行とされ、誘電体層１０４内の、信号端子１０３間に形成される信号用容量と、制御端子１０２間に形成される制御用容量とが共通する場合には、制御電圧を小さく構成することと、信号電圧に対する耐圧を大きく構成することは、相反の関係にある。
そうすると、このような従来の可変容量素子１００では、小さい制御電圧で可変容量素子１００の容量値を制御し、大きな振幅の信号電圧を用いるという要望には、対応できない。

特開２００７−２８７９９６号公報

上述の点に鑑み、本発明は、信号電圧に対する耐圧とは無関係に、制御電圧に対する電界感度を設定できる構造を有する可変容量素子及び、電子機器を提供するものである。

上記課題を解決し、本発明の目的を達成するため、本発明の可変容量素子は、誘電体層を挟持して設けられた対の信号電極と、信号電極間で発生する信号電界と交差する方向に制御電界を発生させるように、誘電体層を挟持して設けられた対の制御電極とから構成する。そして、信号電極は、一対の制御電極に挟持される誘電体層内の制御電界が発生する方向に２層以上積層して設けられている。

本発明の可変容量素子では、信号電極間の信号用容量の容量値が、信号電界と交差する方向に発生する制御電界により変化される制御用容量の容量値の変化に伴い、変化される。そして、信号電界と、制御電界は、交差するようになされるので、信号端子における耐圧と、制御端子における耐圧を個別に設計することができる。

本発明の電子機器は、誘電体層を挟持して設けられた対の信号電極と、信号電極間で発生する信号電界と交差する方向に制御電界を発生させるように、誘電体層を挟持して設けられた対の制御電極とから構成される可変容量素子を有する。そして、可変容量素子では、信号電極は、一対の制御電極に挟持される誘電体層内の制御電界が発生する方向に２層以上積層して設けられている。

本発明の電子機器では、可変容量素子において、信号電極間の容量値が、制御電極間に制御電圧を印加することにより容量値が変化される。

本発明の可変容量素子によれば、容量を決定する３つの要素である、比誘電率、電極面積、電極間距離を、制御電極間でできる制御用容量と、信号電極間でできる信号用容量とで、個別に設定することができる。これにより、信号電極に対する耐圧と、制御電極に対する耐圧とを個別に設計することができる。

本発明の電子機器によれば、可変容量素子を、信号端子に対する耐圧とは無関係に、制御端子間の制御電界の感度を設定できるので、大きな信号電圧が用いられる電子機器においても、可変容量素子を小さな制御電圧で制御することが可能となる。

Ａ，Ｂ 本発明の第１の実施形態における可変容量素子の概略斜視図と、その断面構成図である。 Ａ，Ｂ 実験における試料の概略構成図と、その断面構成図である。 実験における測定値を示した図である。 Ａ，Ｂ 本発明の第２の実施形態における可変容量素子の概略斜視図と、その断面構成図である。 第２の実施形態における可変容量素子の製造段階の分解斜視図（その１）である。 第２の実施形態における可変容量素子の製造段階の分解斜視図（その２）である。 Ａ，Ｂ 本発明の第３の実施形態における可変容量素子の概略斜視図と、その断面構成図である。 Ａ，Ｂ 本発明の第３の実施形態の他の例における可変容量素子の概略斜視図と、その断面構成図である。 Ａ，Ｂ 本発明の第３の実施形態の他の例における可変容量素子の概略断面構成図である。 Ａ，Ｂ 本発明の第４の実施形態における可変容量素子の概略断面構成図及び、内部信号電極層の平面構成図である。 Ａ，Ｂ 第４の実施形態における可変容量素子の上側制御電極層及び下側制御電極層の平面構成図である。 第４の実施形態における可変容量素子の他の例における分解斜視図である。 第４の実施形態における可変容量素子の他の例における概略断面構成図である。 Ａ，Ｂ 第４の実施形態における可変容量素子の他の例における概略断面構成図である。 第４の実施形態における可変容量素子を用いて測定した測定結果である。 本発明の電子機器の一実施形態例を示す概略回路構成である。 従来例の可変容量素子を用いる場合の等価回路である。 Ａ，Ｂ 従来例の可変容量素子の概略斜視図及びその断面構成図である。

以下、図１〜図１６を参照して本発明の実施の形態を説明する。

［第１の実施形態］
図１に、本発明の第１の実施形態に係る可変容量素子の概略構成、及びその断面構成を示す。
本実施形態例の可変容量素子１は、例えば、直方体に形成された誘電体層４の４つの面に、４つの端子が形成された構成とされている。図１において、紙面左から右方向に水平な軸をｘ軸、紙面下から上方向に水平な軸をｙ軸、紙面手前から奥方向に延びる軸をｚ軸と設定する。

誘電体層４としては、例えば、イオン分極による強誘電体材料、電子分極による強誘電体材料を用いることができる。
イオン分極による強誘電体材料は、イオン結晶材料からなり、プラスのイオンとマイナスのイオンの原子が変位することで電気的に分極する強誘電体材料である。このイオン分極による強誘電体材料は、例えば原子Ａと原子ＢからなるＡＢＯ_３である化学式で表され、ペロブスカイト構造を有し、例えばＢａＴｉＯ_３（チタン酸バリウム）、ニオブ酸カリウム（ＫＮｂＯ_３）、チタン酸鉛（ＰｂＴｉＯ_３）等が挙げられる。本実施形態例におけるＰＺＴ（チタン酸ジルコン酸鉛）は、チタン酸鉛（ＰｂＴｉＯ_３）にジルコン酸鉛（ＰｂＺｒＯ_３）を混ぜ合わせた強誘電体材料である。

電子分極による強誘電体材料は、プラスの電荷に偏った部分と、マイナスの電荷に偏った部分に分かれて電気双極子モーメントが生じ、分極が生じているものである。最近では、Ｆｅ２＋の電荷面と、Ｆｅ３＋の電荷面の形成により、分極を形成して強誘電体的特性を示す希土類鉄酸化物が報告されている。この系は、希土類（ＲＥ）と鉄族（ＴＭ）にて、（ＲＥ）・（ＴＭ）_２・Ｏ_４なる分子式で表されるものが、高誘電率を持つことが報告されている。例えば、（ＲＥ）としては、Ｙ，Ｅｒ，Ｙｂ，Ｌｕ（特にＹと重希土類元素）が挙げられ、また、（ＴＭ）としては、Ｆｅ，Ｃｏ，Ｎｉ（特にＦｅ）が挙げられる。（ＲＥ）・（ＴＭ）_２・Ｏ_４としては、ＥｒＦｅ２Ｏ４，ＬｕＦｅ２Ｏ４，ＹＦｅ２Ｏ４が挙げられる。

本実施形態例では、直方体の誘電体層４において、ｙｚ面に位置した、対向する側面に、例えば平板状の制御端子２がそれぞれ構成されており、ｘｙ面に位置した、対向する側面に、同じく平板状の信号端子３がそれぞれ構成されている。そして、それらの信号端子３、及び制御端子２は、互いに接触しないように形成されている。

本実施形態例では、信号端子３が、信号電極を兼ね、制御端子２が制御電極を兼ねる例とする。
すなわち、このような構成の可変容量素子１においては、ｙｚ面に形成された面状の制御端子２は、制御電極とされ、この制御端子２間において、制御用容量が構成される。このときの、制御電界の向きは、矢印ａで示すように、ｘ方向となる。
また、ｘｙ面に形成された面状の信号端子３は、信号電極とされ、この信号端子３間においても、制御電極２とは直交する、信号用容量が構成される。このときの信号電界の向きは、矢印ｃで示すように、ｚ方向となる。すなわち、本実施形態例では、制御電界の向きと、信号電界の向きが直角に交差する構成とされている。

本実施形態例では、制御端子２間に、ＤＣ電圧である制御電圧を印加することにより、制御用容量の容量値が制御される。そうすると、制御用容量の容量値の変化に伴って、信号端子３間で構成される信号用容量の容量値も変化されるので、信号端子３間にＡＣ信号が入力された場合には、この可変容量素子１は、制御された信号用容量を有する容量素子としてはたらく。

本実施形態例においては、誘電体層４のｘｙ面に信号端子３、ｙｚ面に制御端子２を設けた構成としたが、信号端子３と制御端子２を逆の位置に構成する例としてもよいし、また、ｘｚ面に、信号端子３、又は制御端子２を構成する例としてもよい。すなわち、制御電界と、信号電界が、交差する関係にあればよい。本実施形態例においては、誘電体層４を直方体に形成して、制御電界と信号電界が直交する関係となる構成としたが、必ずしも直交する必要はなく、交差する関係であればよい。

このような、信号電界と制御電界とが交差するように構成された可変容量素子の特性について、図２Ａ，Ｂに示す試料を用いて実験したときの計測結果を、図３に示す。図２Ａは、本実験で用いられた試料５の概略斜視図であり、図２Ｂは、そのｚ軸方向に断面をとった場合の概略断面構成図である。

まず、図２Ａに示すように、実験で用いられた試料５は、ｘ軸方向の幅が約３０ｍｍ、ｙ軸方向、及びｚ軸方向の幅が０．５ｍｍに構成された誘電体層８において、対向するｘｚ面に制御端子７が構成され、対向するｘｙ面に信号端子６が構成された可変容量素子である。また、試料５の誘電体層８は、強誘電体材料である、ＰＺＴ（チタン酸ジルコン酸鉛）で構成されている。このとき、制御端子７、及び信号端子６は接触されないように形成されている。また、これらの制御端子７、及び信号端子６は、容量素子を構成するための制御電極、信号電極を兼ねる。信号端子６、制御端子７としては、ニッケルメッキが用いられている。

このように構成された試料５の、制御端子７間には、所望のＤＣ電圧９を印加して、誘電体層８に、矢印ａ方向に制御電界を発生させた。また、信号端子６間には、容量計１０を設置して、信号端子６間の容量値の変化率を測定した。なお、信号端子６間では、矢印ｃで示す方向に信号電界が発生する。

図３に示す計測結果は、横軸が、ＤＣ電圧９印加に伴う制御電界の電界強度で、縦軸が、信号端子６間で計測した容量値の変化率である。この容量値の変化率は、１ｎＦを基準として計測されたものである。また、図３における測定値ＡＶＥ(＋)は、正極性のＤＣ電圧を印加した場合であり、測定値ＡＶＥ（−）は、負極性のＤＣ電圧を印加した場合である。
図３からわかるように、制御端子７間に制御電界を発生させて試料５の容量値を変化させた場合でも、その交差する方向、すなわち、信号端子６間で計測する容量値も変化されていることがわかる。すなわち、制御電界と信号電界を交差させて可変容量素子を構成した場合でも、信号端子６間で構成される信号用容量の容量値を、制御端子７間で構成される制御用容量の容量値を変化させることで、制御することができることがわかる。

このような容量値の変化は、誘電体層の分極の状態が変化して誘電率が変化することにより起こる。すなわち、この場合には、制御電界の向きによって変化された分極が、信号端子６間の容量値の変化、すなわち、信号端子６間の誘電率の変化にも影響することが証明された。すなわち、図１Ａ，Ｂに示すような本実施形態例の可変容量素子１でも、制御端子２間に、制御電圧を印加することにより、信号端子３間の信号用容量値を変化させることができる。

ところで、異方性を有する誘電体材料は、その方向によって、それぞれ誘電率が異なる材料である。例えば、図１Ａ，Ｂに示す誘電体層４として、異方性を有する誘電体材料を用いれば、制御電界の発生によって変化された分極の影響を、より大きく、信号端子３間の容量値の変化に反映させることができる。この場合には、制御端子２間に、小さな制御電圧であるＤＣ電圧を印加することで、信号端子３間にできる信号用容量の容量値を大きく変化させることができ得る。

また、本実施形態によれば、制御端子と信号端子とが別に構成され、また、制御電界と信号電界が交差されるので、制御端子間に流れる信号が、信号端子に漏れない。このため、従来用いられていた、ＤＣ除去用のコンデンサが必要なくなる。

［第２の実施形態］
次に、図４Ａ，Ｂに、本発明の第２の実施形態における可変容量素子の概略構成、及びその断面構成を示す。図４Ａ，Ｂにおいて、紙面左から右方向に水平な軸をｘ軸、紙面下から上方向に水平な軸をｙ軸、紙面手前から奥方向に延びる軸をｚ軸と設定する。図４Ａ，Ｂにおいて、図１Ａ，Ｂに対応する部分には、同一符号を付し、重複説明を省略する。

本実施形態例においては、誘電体層４内部に、制御端子２に接続された複数の内部制御電極１３ａ，１３ｂを有する可変容量素子１２を示す。この内部制御電極１３ａ，１３ｂは、誘電体層４内のｘｚ面内に延在して平板状に形成され、ｙ軸方向に複数層、本実施形態例では６層、誘電体層４を介して積層されるものである。図４Ｂに示すように、本実施形態例の可変容量素子１２では、下から１番目と、３番目と、５番目に積層される内部制御電極１３ａが、一方の制御端子２ａに接続されており、下から２番目と、４番目と、６番目に積層される内部制御電極１３ｂが、他方の制御端子２ｂに接続されている。

このような可変容量素子１２は、図５に示すように、誘電体層４となる平板状のセラミックグリーンシート４ａ上に、内部制御電極１３ａ，１３ｂとなる金属ペーストを印刷した内部制御電極層１３を積層して形成される。セラミックグリーンシート４ａの幅ｄ１が制御端子２間距離で、幅ｄ２が、信号端子３間距離である。内部制御電極１３ａ，１３ｂのそれぞれの端部は、制御端子２の引き出し電極部となるので、セラミックグリーンシート４ａ上の、一方の端部に露出されるように、形成される。そして、露出された引き出し電極が、交互に、対向する位置にくるように、積層される。

また、積層される内部制御電極層１３の上下には、保護用のセラミックグリーンシートを積層して、例えば１３００℃程度の高温で焼結する。その後、図６に示すように、積層体の所望の側面に、信号端子３と、制御端子２を接続することにより、可変容量素子１２が完成される。このとき、制御端子２ａは、内部制御電極１３ａの端部の引き出し電極部に接するように形成され、制御端子２ｂは、内部制御電極１３ｂの端部の引き出し電極部に接するように形成される。

このような構成の可変容量素子１２では、制御端子２間に電圧を印加することにより、隣接する内部制御電極１３ａ，１３ｂ間に、それぞれ制御用容量が形成される。この制御用容量に発生する制御電界を形成する内部制御電極１３ａ，１３ｂが形成される平面は、、制御端子２が形成されているｙｚ平面とは垂直の関係にある。以下の説明において、そのような位置関係を有する容量を垂直コンデンサと定義する。

本実施形態例の可変容量素子１２では、内部制御電極１３ａ，１３ｂを構成することにより、制御電界の向きは、矢印ｂで示すように、ｙ方向とされる。そして、信号端子３は、ｘｙ平面上に形成されるので、信号電界の向きは、矢印ｃで示すように、ｚ方向とされ、制御電界と直行する方向に発生する。

本実施形態例では、内部制御電極１３ａ，１３ｂにより、垂直コンデンサである制御用容量を構成する例としたが、制御電界と、信号電界は、直交する関係を有するので、第１の実施形態と同様の効果を有する。

また、本実施形態例においては、内部制御電極１３ａ，１３ｂを構成することにより、容易に、電極間距離を小さくすることが可能であり、制御電界の電界強度を信号電界の電界強度よりも大きく構成することができる。このため、容量値を変化させるために必要な制御電圧を低くすることができる。また、この場合においても、信号端子３の構成や、信号端子３間の距離は、制御端子２に接続される内部制御電極１３ａ，１３ｂの構成には影響されない。したがって、制御端子２に接続される内部制御電極１３ａ，１３ｂの構成を変化させて、小さな制御電圧でも、容量値が変化するように、垂直コンデンサを構成した場合でも、信号端子３の耐圧を維持することができる。

本実施形態例では内部制御電極１３ａ，１３ｂを６層に形成する構成としたが、これに限定されず、所望の層数に形成することができる。また、例えば、図４〜図６で示した可変容量素子１２を基本ユニットとして、積層させることもできる。

ところで、本実施形態例の可変容量素子１２では、内部制御電極１３ａ，１３ｂの形状を変えることで、制御電界の有効領域を広くすることが可能となる。すなわち、内部制御電極１３ａ，１３ｂの面積を広くすることで、隣接する内部制御電極１３ａ，１３ｂ間で、互いに重なる面積が大きくなり、これにより、制御電界が発生する面積も大きくなる。しかしながら、その分、制御用容量が増加し、応答が悪くなるという問題がある。制御電界の必要な領域は、信号電界が発生する領域であるので、例えば、図４Ｂに示すように、それ以外の信号電界が発生しない領域１１であって、制御に関係しない関係しない領域１１の内部制御電極１３ａ，１３ｂを削ることで制御容量を小さくすることが可能となる。

［第３の実施形態］
次に、図７Ａ，Ｂに、本発明の第３の実施形態における可変容量素子の概略構成、及びその断面構成を示す。図７Ａ，Ｂにおいて、紙面左から右方向に水平な軸をｘ軸、紙面下から上方向に水平な軸をｙ軸、紙面手前から奥方向に延びる軸をｚ軸と設定する。また、図７Ａ，Ｂにおいて、図１Ａ，Ｂに対応する部分には、同一符号を付し、重複説明を省略する。

本実施形態例においては、誘電体層４内部に、制御端子２に接続された２つの内部制御電極１５，１６を有する可変容量素子１７を示す。この２つの内部制御電極１５，１６のうち、一方の内部制御電極１５は、一方の制御電極２ａに接続されており、また、他方の内部制御電極１６は、他方の制御電極２ｂに接続されている。そして、これらの内部制御電極１５，１６は、誘電体層４のｙ軸方向に対して、中心に位置するｘｚ面内の同一平面上に、平板状に延在して形成される。そして、２つの内部制御電極１５，１６は、ｘ軸方向に、幅ｗ１（以下、ギャップ長ｗ１）だけ離間されて設けられている。そして、信号端子３は、そのギャップ長ｗ１部分に重なる、誘電体層４のｘｙ平面上に形成される。

本実施形態例の可変容量素子１７では、信号電界は、矢印ｃで示すように、ｚ方向となり、制御電界は、矢印ａで示すように、ｘ方向となる。したがって、本実施形態例においても、信号電界と制御電界は、直交する関係を有し、第１の実施形態と同様の効果を有する。

また、本実施形態例では、２つの内部制御電極１５，１６間において制御用容量が構成され、ギャップ長ｗ１部分の誘電体層４が、制御端子２間に印加されるＤＣ電圧からなる制御電圧により可変される。
本実施形態例では、内部制御電極１５，１６が形成される面と、同一平面上に形成される容量を、水平コンデンサと定義する。また、本実施形態例において、信号端子３間の距離をギャップ長ｗ２とする。

本実施形態例においては、制御端子２に接続された内部制御電極１５，１６によって、水平コンデンサを構成することにより、水平コンデンサ内の誘電体層４に制御電界が印加され、水平コンデンサの容量値が変化する。本実施形態例では、水平コンデンサを構成する内部制御電極１５，１６間のギャップ長ｗ１を減少させることにより、容量値を変化させるのに必要な制御電圧を小さくすることができる。そして、この場合、信号端子３間のギャップ長ｗ２は、変化する必要がない。これにより、信号端子３間の耐圧をそのまま維持することができる。

すなわち、本実施形態例によれば、内部制御電極１５，１６を用いて水平コンデンサを構成することにより、内部制御電極１５，１６間のギャップ長ｗ１を自由に設定できるので、信号電圧に対する耐圧とは無関係に、制御電圧に対する電界感度を設定できる構造となる。

例えば、制御端子２に接続される内部制御電極１５，１６のギャップ長ｗ１を２μｍとしたとき、信号端子３間のギャップ長ｗ２は、２００〜３００μｍとすることができる。構造として、信号端子３間が２００〜３００μｍ、制御端子２間が２μｍとなるようなアスペクト比を有する可変容量素子を製造することは困難であるが、内部制御電極１５，１６を構成することにより、ギャップ長ｗ１とギャップ長ｗ２のアスペクト比を自由に設計することができる。また、ギャップ長は、耐圧に比例し、また、容量値の変化に必要な制御電圧の大きさも、ギャップ長に比例するので、本実施形態例の可変容量素子を用いれば、信号電圧に対する耐圧を維持しながらも、低い制御電圧で容量値を制御することができる可変容量素子を形成することができる。

具体的にいうと、本実施形態例では、設計により信号電圧に対して、制御電圧を１００〜３００分の１程度に低減することも可能となる。例えば、３０００Ｖの信号電圧が印加されるような装置に、この可変容量素子１７を用いた場合には、従来は、容量値制御に、信号電圧の４分の１〜６分の１の制御電圧が必要とされていた。しかしながら、本実施形態例を用いれば、３０００Ｖの信号電圧が印加されるような装置においても、１０Ｖ程度の制御電圧で、可変容量素子１７の制御が可能となる。

本実施形態例では、誘電対層４の対向するｘｙ平面上に信号端子３を構成する例としたが、図８Ａ，Ｂに示すように、信号端子３を、誘電体層４の対向するｘｚ平面上にそれぞれ構成する例としてもよい。図８Ａ，Ｂにおいて、図７Ａ，Ｂに対応する部分には、同一符号を付し、重複説明を省略する。

図８Ａ，Ｂに示す可変容量素子１４では、信号端子３間に発生する信号電界は、矢印ｂで示すように、ｙ軸方向となる。また、制御端子２間に発生する制御電界は、矢印ａで示すように、ｘ軸方向となる。
このように、制御端子２に接続される内部制御電極１５，１６が、水平コンデンサを構成する場合には、信号端子３をｘｚ平面上に構成しても、制御電界と、信号電界がそれぞれ直交する。また、信号端子３は、誘電体層４の、ギャップ長ｗ１に重ならないｘｚ平面上に構成されるものである。そして、この場合においても、図７Ａ，Ｂに示した可変容量素子１７と同様の効果を有する。

また、図９Ａ，Ｂには、信号端子３に接続される面内の内部制御電極の総数を２層に増やした可変容量素子の概略断面構成を示す。図９Ａにおいて、図７Ａ，Ｂと同一部分には、同一符号を付し、重複説明を省略する。また、図９Ｂにおいて、図８Ａ，Ｂと同一部分には、同一符号を付し、重複説明を省略する。

図９Ａは、図７Ａ，Ｂに示した可変容量素子１７の内部制御電極１５，１６を、２層に構成した例であり、また、図９Ｂは、図８Ａ，Ｂの可変容量素子１４の内部制御電極１５，１６を、２層に構成した例である。すなわち、これらの可変容量素子においては、１層目に形成された内部制御電極のうちの、一方の内部制御電極１８は、一方の制御電極２ａに接続されており、また、他方の内部制御電極１７は、他方の制御電極２ｂに接続されている。そして、１層目に形成された一方の内部制御電極１８直上に２層目の内部制御電極１９，２０のうちの一方の内部制御電極２０が形成され、直下の内部制御電極１８と同じ、一方の制御端子２ｂに接続されている。同様に、１層目に形成された他方の内部制御電極１７直上に、２層目の内部制御電極１９，２０のうちの他方の内部制御電極１９が形成され、直下の内部制御電極１７と同じ、他方の制御端子２ｂに接続されている。

そして、これらの１層目の内部制御電極１７，１８と、２層目の内部制御電極１９，２０は、それぞれ、ｘｚ面内の同一平面上に、平板状に延在して形成される。そして、一方の内部制御電極１７，１８は、他方の内部制御電極１９，２０と、ｘ軸方向に、幅ｗ１（以下、ギャップ長ｗ１）だけ離間されて設けられている。本実施形態例では、一方の内部制御電極１７，１８と、他方の内部制御電極１９，２０間において、それぞれ水平コンデンサが構成され、ギャップ長ｗ１を有する誘電体層４が、制御端子２間に印加される制御電圧により可変される。

このように、内部制御電極１７〜２０を積層させることで、内部制御電極１７〜２０で構成される水平コンデンサの数を増やすことができる。図９Ａ，Ｂに示す例においては、水平コンデンサを増やすことで、制御電界の有効領域、すなわち、制御用容量の可変量を拡大することができる。内部制御電極１７〜２０のギャップ長ｗ１を広げることでも制御電界の有効領域を面内方向に拡大することも可能であるが、電界強度が下がってしまうため、制御電圧そのものは大きくなってしまう。しかしながら、内部制御電極１７〜２０の層数を増やして、垂直方向の領域を拡大する限りは、電界強度を低下させずに、同じ電圧で制御することが可能である。

図９Ａ，Ｂに示す例では、積層される内部制御電極１７〜２０を、ｙ軸方向に２層とする構成としたが、これに限られるものではなく、さらに複数層積層させる例としてもよい。また、図７から図９に示す可変容量素子においても、第２の実施形態と同様、セラミックグリーンシート上に、所望の位置に金属ペーストを印刷形成し、積層して焼結することにより形成することができる。

［第４の実施形態］
次に、図１０Ａに、本発明の第４の実施形態に係る可変容量素子の概略断面構成を示す。図１０Ａにおいては、紙面左から右方向に水平な軸をｘ軸、紙面下から上方向に水平な軸をｙ軸、紙面手前から奥方向に延びる軸をｚ軸と設定する。

本実施形態例の可変容量素子３１は、誘電体層２８と、誘電体層２８内に、櫛形に形成された２つの内部信号電極２４，２５と、誘電体層２８の上下面に形成された上側制御端子２６、下側制御電極２３とから構成される。２つの内部信号電極の構成の概略平面構成を図１０Ｂに示す。

内部信号電極２４，２５は、図示されない信号端子に接続されるものであり、２つの内部信号電極２４，２５のうちの一方の内部信号電極２４は、一方の信号端子に接続されるための引き出し電極部２４ｂと、その引き出し電極部２４ｂから、面内方向に、複数本延在して形成される短冊状内部信号電極２４ａとから構成される。また、他方の内部信号電極２５は、他方の信号端子に接続されるための引き出し電極部２５ｂと、その引き出し電極部２５ｂから、面内方向に、複数本延在して形成される短冊状内部信号電極２５ａから構成される。そして、これらの２つの内部信号電極２４，２５の短冊状内部信号電極２４ａ，２５ａは、互い違いになるように、同一平面上に形成される。本実施形態例においては、内部信号電極２４，２５は、誘電体層２８内のｘｚ面内に形成されるものであり、また、信号端子は、誘電体層２８のｘｙ平面上に形成されるものである。

また、上側制御電極２６は、誘電体層２８の対向するｘｚ平面上に形成され、上側制御電極２６の一方の端部は、誘電体層２８のｙｚ平面上に形成される一方の制御端子２２に接続される。また、下側制御電極２３は、誘電体層２８の対向するｘｚ平面上に形成され、下側制御電極２３の一方の端部は、誘電体層２８のｙｚ平面上に形成される他方の制御端子２２ｂに接続される。
そして、本実施形態例においては、制御端子２２、信号端子は、互いに短絡しないように設けられるものである。

図１０Ａに示すように、本実施形態例の可変容量素子３１では、信号端子に接続される内部信号電極２４，２５間で、信号用容量Ｃ１である水平コンデンサが構成され、また、制御端子２２に接続される上側制御電極２６と下側制御電極２３間では、制御用容量Ｃ２である垂直コンデンサが構成される。このような可変容量素子３１においても、上側制御電極２６と下側制御電極２３間には、制御電界が発生し、内部信号電極２４，２５間には、制御電界に直交する信号電界が発生する。そして、制御端子２２に制御電圧を印加することにより、制御用容量Ｃ２の容量値が変化され、これにより、内部信号電極２４，２５間の信号用容量Ｃ２の容量値も変化される。

このように、信号端子に接続される櫛形の内部信号電極２４，２５が構成される可変容量素子３１において、信号電界と、制御電界とが直交するように構成することができる。そのため、第１の実施形態と同様の効果を得る。

また、本実施形態例では、内部信号電極２４，２５の構成や、上側制御電極２６、及び下側制御電極２３の構成を変え、信号用容量Ｃ１、及び制御用容量Ｃ２に関する、比誘電率、電極面積、電極間距離を個別に設計することができる。

ところで、信号電界と制御電界が直交するように構成するメリットの１つとして、信号端子と、制御端子２２が分離されることで、信号干渉がなくなるということがある。しかしながら、本実施形態例の可変容量素子３１では、図１０Ａに示すように、内部信号電極２４，２５と、上側制御電極２６、下側制御電極２３とが、全て、誘電体層２８のｘｚ面内に形成されるため、上側制御電極２６と下側制御電極２３との間で、不要な浮遊容量Ｃｘが形成されてしまう。このような浮遊容量Ｃｘは、信号端子と制御端子２２の分離を不完全なものとしてしまう。特に、櫛形の内部信号電極２４，２５と、上側制御電極２６及び下側制御電極２３との浮遊容量Ｃｘは、誘電体層２８の厚さを薄くしていくと顕著となるため、何らかの対策が必要となる。

図１１Ａ，Ｂに、前述した浮遊容量の発生を防止するための上側制御電極、及び下側制御電極の構成の一例を示す。図１１Ａは、浮遊容量が形成されないための上側制御電極２９の構成例であり、図１１Ｂは、浮遊容量が形成されないための下側制御電極３０の構成例である。図１２は、その上側制御電極２９、及び下側制御電極３０を用いた場合の可変容量素子の概略分解斜視図である。図１１，１２において、図１０に対応する部分には、同一符号を付し重複説明を省略する。

図１１Ａ，Ｂに示すように、上側制御電極２９、及び下側制御電極３０は、誘電体層２８内で、ｘｙ軸方向に、内部信号電極２４，２５と重なる部分の電極が、抜かれた構成とする。すなわち、内部信号電極２４，２５と重なる部分には、電極が形成されない。また、上側制御電極２９、及び下側制御電極３０は、誘電体層２８への印刷ずれと、上側制御電極層２９、下側制御電極層３０、内部信号電極層２４，２５を積層する場合の積層時の位置ずれを考慮したマージンを加算して、櫛形に抜かれる部分が決定される。

このような、内部信号電極２４，２５、上側制御電極２９、下側制御電極３０も、誘電体層２８となるセラミックグリーンシート上に、所望の形状に金属ペーストを印刷して形成される。そして、その内部信号電極２４，２５、上側制御電極２９、下側制御電極３０が形成された誘電体層２８を、図１２に示すように、積層して、焼結した後に、上側制御電極２９、下側制御電極３０、内部信号電極２４，２５のそれぞれの端部に形成された引き出し電極に、制御端子２２、信号端子３２がそれぞれ接続されるように、接続することにより完成する。

本実施形態例では、それぞれの電極の厚さは、約１μｍである。このため、上側制御電極２９、及び下側制御電極３０で、浮遊容量対策のための電極が形成されない抜きの部分があったとしても、上下に、２〜１０μｍ程度の誘電体層２８を積層、加圧して焼結することにより、隙間なく、セラミック化することができる。

図１３に、図１１Ａ，Ｂの上側制御電極２９、下側制御電極３０を用いて形成された可変容量素子の概略断面構成を示す。図１３に示すように、ｘｙ軸方向に、内部信号電極２４，２５と重なる部分には、上側制御電極２９及び下側制御電極３０が形成されない。これにより、信号端子（図１３では図示せず）に接続される内部信号電極２４，２５と、制御端子２２に接続される上側制御電極２９、及び下側制御電極３０間に浮遊容量が発生するのを防ぐことができる。

また、図１３に示した可変容量素子をさらに積層させる構成としてもよい。図１４Ａに、櫛形の内部信号電極２４，２５を、３層積層させた場合の可変容量素子の概略構成図を示す。図１４Ａにおいて、図１３に対応する部分には同一符号を付し重複説明を省略する。

このように、櫛形の内部信号電極２４，２５をｙ軸方向に複数層（図では３層）積層する例においては、内部信号電極２４，２５の上下に、上側制御電極２９及び、下側制御電極３０を形成する。この場合も、上側制御電極２９及び下側制御電極３０において、内部信号電極２４，２５と重なる部分には、電極が形成されない構成とされる。

また、櫛形の内部信号電極２４，２５を構成する例における、浮遊容量対策としては、上述した例の他、図１４Ｂに示すように、上側制御電極２６と、下側制御電極２３の間に、櫛形の内部信号電極２４，２５を２層ずつ形成する例としてもよい。このように、ｙ軸方向に、同電位の内部信号電極２４，２５が積層されることで、垂直の櫛形の内部信号電極間２４，２５間の浮遊容量を減らすことができる。

ところで、本実施形態例の櫛形の可変容量素子は、その構成上、面積あたりの容量を大きくできるため、小型化に有効である。図１０に示す内部信号電極２４，２５おいて、短冊状内部信号電極の長軸方向の長さをＷ、隣接する短冊状内部信号電極の距離をｄ１、近接する櫛形内部信号電極と引き出し電極との距離をｄ２、短冊状信号電極の線幅をｄ３、引き出し電極間の距離をＬ１、短冊状内部信号電極対の数をＮ、実効誘電率をε１、ｄ３÷ｄ１をη、とし、メタライズレシオＭ１(η)＝１．４３η＋０．２８５で近似した場合、容量値Ｃ_ＩＤＴ＝Ｗ×Ｎ×ε１×Ｍ１（η）が計算される。
図１５の測定値は、図１３に示す可変容量素子を、ｘ軸方向に２．５ｍｍ、ｚ軸方向に１．２５ｍｍとなるように設計した場合の容量値Ｃ_ＩＤＴの測定値であり、横軸Ｘを距離＝ｄ１−ｄ３、縦軸Ｙに線幅ｄ３を示し、紙面垂直方向の軸Ｚに、容量値Ｃ_ＩＤＴを示す。

容量は、距離や線幅により変わるので、線幅と距離を小さくすることで、容量を増やすことができる。数十μｍ程度のサイズであれば安価な塗布での電極作製が可能であり、数μｍ程度と、塗布が困難な大きさの場合には、スパッタ等により、電極を作製すればよい。また、これは、１層あたりの容量であり、積層することでも、容量をふやすことができる。

以上のように、第１〜第４の実施形態によれば、信号電界とは交差する制御電界により可変容量素子の制御用容量を変化させることができ、これにより、信号用容量も変化される。また、信号電極に対する耐圧と、制御電極に対する耐圧とを別個に設計することができる。さらに、信号電界の電界強度を、制御電界の電界強度よりも小さくなるように適宜構成することにより、信号電極における耐圧を維持した状態で、制御電極に対する制御電圧を小さくすることができる。これにより、小さな制御電圧で制御した可変容量素子に、大きな信号電圧を印加して使用することができる。

［電子機器の一実施形態］
本発明の可変容量素子は、図１６に示すような電子機器に適用することができる。図１６は、電子機器の一実施形態として、液晶テレビ等に用いられる冷陰極管（Cold Cathode Fluorescent Lamp：ＣＣＦＬ）バックライトのインバータ回路構成を示す。

図１６に示すインバータ回路は、例えば、ＣＣＦＬ４２と、ＣＣＦＬ４２に接続された昇圧トランス４０と、昇圧トランス４０を駆動する駆動回路４１とから構成される。また、ＣＣＦＬ４２と昇圧トランス４０との間には、可変容量素子４９からなるバラストコンデンサが構成されている。可変容量素子４９としては、例えば、上述した第１〜第４の実施形態における可変容量素子を用いることができる。そして、この可変容量素子４９の制御端子に接続される制御電圧電源４３が備えられている。

図１６に示す例においては、ＣＣＦＬ４２が１個のみの構成としたが、ＣＣＦＬ４２は２個並列に構成されてもよい。このＣＣＦＬ４２においては、昇圧トランス４０をつかって昇圧された高圧の交流電圧が、バラストコンデンサである可変容量素子４９を介して、ＣＣＦＬ４２に印加されている。通常昇圧トランス４０の出力は１５００Ｖ、５０ｋＨｚ程度となっている。またＣＣＦＬ４２に流れる電流は５〜１０ｍＡである。可変容量素子４９からなるバラストコンデンサは、ＣＣＦＬ４２を並列ドライブするときに、二つのＣＣＦＬ４２を分離するためのものであり、コンデンサの他にトランスを用いることもある。

ところで、ＣＣＦＬバックライトにおいて、バラストコンデンサを使うのは、コストを安くするためであるが、ＣＣＦＬの容量ばらつきや周辺金属間との浮遊容量などの違いにより、各ＣＣＦＬで電流がばらつき、輝度むらが生じるという欠点がある。

そこで、この例においては、バラストコンデンサを構成する可変容量素子４９により、容量値の調整が行われる。
可変容量素子４９の容量値を調整するために、可変容量素子４９の図示しない制御端子に接続されている、制御電圧電源４３からＤＣ電圧を印加する。そして、所望のＤＣ電圧が印加されることにより、可変容量素子４９の容量値が調整される。昇圧トランス４０の端子に高直流電圧が印加されると、トランスコイルに過大な電流が流れてしまう。しかし、この例においては、可変容量素子４９においては、制御端子にＤＣ電圧が印加される。このため、可変容量素子４９における容量値を調整するために、可変容量素子４９の制御端子に電圧を印加しても、可変容量素子４９の信号端子に接続されている昇圧トランス４０及びＣＣＦＬ４２には、直流電圧が加わることがない。このため、実装状態で、可変容量素子４９に電圧を印加し、容量値を調整することが可能となる。そして、このような可変容量素子４９が組み込まれたＣＣＦＬバックライトでは、ＣＣＦＬ４２の輝度が均一になるように、可変容量素子４９の容量値が調整される。

また、この可変容量素子４９として、上述した第１〜第４の実施形態における可変容量素子を適用することで、信号端子の耐圧を維持しながら、必要な制御電圧を低減することができる。このため、例えば、昇圧トランス４０の出力の１００〜３００分の１の制御電圧で、可変容量素子４９の容量値を調整することができる。

本例においては、可変容量素子が組み込まれる電子機器の例として、ＣＣＦＬバックライトを用いたが、その他、非接触ＩＣカード等に組み込むこともできる。このように、電子機器に本発明の可変容量素子を組み込むことにより、電子機器の他の回路に影響を及ぼすことなく、可変容量素子に制御電圧を印加することができ、所望の容量値を得ることができる。そして、可変容量素子において、所望の容量値を有するように可変容量素子を調整することにより、部品ばらつきなどによるチューニング周波数ずれを、出荷時に合わせ込むことができる。

１，１２，１７・・可変容量素子、２（２ａ，２ｂ）・・制御端子、３・・信号端子、４・・誘電体層、５・・試料、６・・信号端子、７・・制御端子、８・・誘電体層、９・・ＤＣ電圧、１０・・容量計

Claims (7)

1. 誘電体層を挟持して設けられた対の信号電極と、
   前記信号電極間で発生する信号電界と交差する方向に制御電界を発生させるように、前記誘電体層を挟持して設けられた対の制御電極とを備え、
   前記信号電極は、一対の制御電極に挟持される誘電体層に対して前記制御電界が発生する方向に２層以上積層して設けられている
   可変容量素子。
2. 前記制御電界が発生する方向に積層された信号電極同士は同電位とされている
   請求項１に記載の可変容量素子。
3. 前記信号電界と前記制御電界との電界強度が異なる請求項１又は２に記載の可変容量素子。
4. 前記信号電界の電界強度が、前記制御電界の電界強度よりも小さく構成される請求項３記載の可変容量素子。
5. 前記制御電極、及び／又は前記信号電極は、前記誘電体層内に、前記誘電体層を介して複数積層し、それぞれの信号電極間隔、信号電極面積、制御電極間隔、制御電極面積を個々に決定する請求項１〜４のいずれか一項に記載の可変容量素子。
6. 前記信号電極と、前記制御電極とは、前記誘電体層内において、互いに積層方向に重ならないように、所望の形状、又は位置に配置される請求項１〜５のいずれか一項に記載の可変容量素子。
7. 誘電体層を挟持して設けられた対の信号電極と、前記信号電極間で発生する信号電界と交差する方向に制御電界を発生させるように、前記誘電体層を挟持して設けられた対の制御電極とを備え、前記信号電極は、一対の制御電極に挟持される誘電体層に対して前記制御電界が発生する方向に２層以上積層して設けられている可変容量素子
   を有する電子機器。