JP2007115759A - 積層コンデンサ、複合コンデンサおよびコンデンサモジュール、ならびにコンデンサの配置方法 - Google Patents

積層コンデンサ、複合コンデンサおよびコンデンサモジュール、ならびにコンデンサの配置方法 Download PDF

Info

Publication number
JP2007115759A
JP2007115759A JP2005303123A JP2005303123A JP2007115759A JP 2007115759 A JP2007115759 A JP 2007115759A JP 2005303123 A JP2005303123 A JP 2005303123A JP 2005303123 A JP2005303123 A JP 2005303123A JP 2007115759 A JP2007115759 A JP 2007115759A
Authority
JP
Japan
Prior art keywords
capacitor
electrode
block
internal
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005303123A
Other languages
English (en)
Inventor
Tatsuya Fukunaga
達也 福永
Yoshikazu Fujishiro
義和 藤城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005303123A priority Critical patent/JP2007115759A/ja
Publication of JP2007115759A publication Critical patent/JP2007115759A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】端子電極部分におけるESLを大幅に低減することができる積層コンデンサ、複合コンデンサおよびコンデンサモジュール、ならびにコンデンサの配置方法を提供する。
【解決手段】隣接するコンデンサブロック1A,1B間で、互いに極性の異なる端子電極同士を絶縁状態を保って対向するように配置する。これにより、極性の異なる電極同士の対向面積を大きくする。また、仮想グランド面GNDに対する各端子電極の距離を短くする。これにより、隣接するコンデンサブロック1A,1B間で、正極側端子電極13,23に発生する磁界と負極側端子電極14,24に発生する磁界とが十分に打ち消し合い、端子電極部分におけるESLが低減する。
【選択図】図1

Description

本発明は、誘電体層を介して複数の内部電極を交互に積層して構成されたコンデンサに関し、特に、電源回路に接続されるデカップリングコンデンサなどに利用される積層コンデンサ、複合コンデンサおよびコンデンサモジュール、ならびにコンデンサの配置方法に関する。
従来より、内部電極を誘電体層を介して積層した積層コンデンサが知られている。図17および図18は、従来の一般的な積層コンデンサの一構成例を示している。この積層コンデンサは、略直方体形状のコンデンサ本体101と、コンデンサ本体101の長手方向にある第1の外部側面部分に形成された正極側端子電極(入力電極)102と、第1の外部側面に対向する第2の外部側面部分に形成された負極側端子電極(出力電極)103とを備えている。コンデンサ本体101の内部には、図18に示したように、例えばセラミック誘電体からなる誘電体層113を介して、内部正極電極111および内部負極電極112を1組とした複数組の内部電極が積層されている。内部正極電極111および内部負極電極112は、略長方形状で、積層方向に交互に対向するように積層されている。内部正極電極111の一端部は、コンデンサ本体101の第1の外部側面に表出し、正極側端子電極102に導通されている。内部負極電極112の一端部は、コンデンサ本体101の第2の外部側面に表出し、負極側端子電極103に導通されている。
ところで、通常、コンデンサは、容量成分の他に等価直列抵抗(ESR)や等価直列インダクタンス(ESL)を有しており、これにより共振回路が形成され、その共振周波数よりも高い帯域ではコンデンサとして機能しなくなる。共振周波数はESLの値が小さいほど高くなるので、コンデンサにおいては、ESLを低減することが望まれている。特に、半導体集積回路の電源回路に使用されるデカップリングコンデンサなどでは、高速動作に対応した低ESL化が要求されている。
特許文献1,2には、積層コンデンサにおいて低ESL化を図るための技術が開示されている。図19、図20、および図21を参照して、その低ESL化の図られた低ESLコンデンサについて説明する。この低ESLコンデンサは、略直方体形状のコンデンサ本体201と、コンデンサ本体201の短手方向に対向する第1および第2の外部側面に形成された正極側端子電極202および負極側端子電極203とを備えている。正極側端子電極202と負極側端子電極203は、各側面内で交互に配置されている。コンデンサ本体201の内部には、例えばセラミック誘電体からなる誘電体層213を介して、内部正極電極211および内部負極電極212を1組とした複数組の内部電極が積層されている。内部正極電極211および内部負極電極212は、上下方向に交互に対向するように積層されている。なお、図19では説明を簡略化するため1組の内部電極のみを図示しているが、複数組の内部電極が積層されていても良い。
内部正極電極211は、図20に示したように全体として略長方形状とされ、短手方向に対向する2辺に、正極側端子電極202に導通される凸形状の正極側引出電極221が複数形成されている。内部負極電極212も同様、図21に示したように全体として略長方形状とされ、短手方向に対向する2辺に、負極側端子電極203に導通される凸形状の負極側引出電極222が複数形成されている。正極側引出電極221と負極側引出電極222は、内部正極電極211と内部負極電極212とを対向配置した状態で上下方向から見たときに、水平面内で交互に配置されるような位置に形成されている。正極側引出電極221の端部がコンデンサ本体201の第1および第2の外部側面に表出し、正極側端子電極202に導通される。負極側引出電極222も同様に、端部がコンデンサ本体201の第1および第2の外部側面に表出し、負極側端子電極203に導通される。
このような構成とすることで、内部正極電極211では、図20に示したように正極側引出電極221の端部側から内側方向へと電流iが流れる。一方、内部負極電極212では逆に、図21に示したように内側から負極側引出電極の端部222側へと電流iが流れる。このように内部正極電極211と内部負極電極212とで、電流iの流れる向きが逆になる。これにより、内部正極電極211において電流iによって発生する磁界の向きと、内部負極電極212において電流iによって発生する磁界の向きとが逆方向となり、それらの磁界が互いに打ち消し合う。これによって、ESLの低減が図られる。
また特許文献3には、基板上に複数のコンデンサ素子を並設した固体電解コンデンサにおいて、低ESL化を図るための技術が開示されている。具体的には、基板に導通路(ビアホール)を形成し、各コンデンサ素子の陽極電極および陰極電極をその基板のビアホールを介して基板裏面側の配線パターンに導通させる。この際、一方のコンデンサ素子の陽極が接続されるビアホールと、他方のコンデンサ素子の陰極が接続されるビアホールとが隣り合うようにする。これにより、陽極が接続されたビアホールと陰極が接続されたビアホールとにおいて発生する磁界が相殺され、ビアホール部分でのESLを低減している。
特開2001−185441号公報 特開2003−168621号公報 特開2005−108872号公報
しかしながら、図19に示した低ESLコンデンサにおいて、ESLの発生は内部電極211,212のみで起きているわけではなく、実際には外部の端子電極202,203でも発生している。このため、内部電極211,212に対してのみESL対策を行ったのではESLの低減効果は不十分である。
図22(A),図22(B)および図23を参照して、端子電極202,203でのESLについて説明する。なお、図23は上面方向から見た端子電極202,203の配置を模式的に示したものである。図20および図21を参照して説明した内部電極211,212内での電流の流れる向きと同様に、正極側端子電極202と負極側端子電極203とでは、電流iの流れる向きが互いに逆向きになっており、互いに発生する磁界が打ち消し合っている(図22(B)参照)。ここで、図23に示したように端子電極202,203の部分に注目してみると、正極側端子電極202と負極側端子電極203との間に仮想的にグランド面GNDができている。言い換えると、端子電極202,203の近くにできるこの仮想的グランド面GNDによる効果で、ESLが小さくなるといえる。しかし、この構造では仮想的にできるグランド面GNDに対して端子電極202,203同士の対向面積が小さいために、端子電極部分のESLの低減効果が小さくなってしまっている。従って、この端子電極202,203同士の対向面積を大きくすることができれば、端子電極202,203の部分においてESLをより低減できると考えられる。
また特許文献3に記載の電解コンデンサは、基板のビアホール部分におけるESLを低減するものであり、コンデンサ素子の端子電極そのもののESLを低減するものではない。また、特許文献3に記載の電解コンデンサにおいて、ビアホール部分でのESLを効率的に低減するためには、隣り合うビアホール同士の対向面積を大きくすると共に、隣り合うビアホール同士の距離を小さくすることが好ましい。しかしながら、ビアホールの断面形状は、製造上、一般に円形またはそれに類似する形状(楕円等)に制約される。このため、対向面積を十分に確保できず、十分なESL低減効果が得られない。さらに、製造上、隣り合うビアホール同士を近づけるには限界があり、距離の点においても十分なESL低減効果が得られない。
本発明はかかる問題点に鑑みてなされたもので、その目的は、端子電極部分におけるESLを大幅に低減することができる積層コンデンサ、複合コンデンサおよびコンデンサモジュール、ならびにコンデンサの配置方法を提供することにある。
本発明による複合コンデンサは、2つ以上のコンデンサブロックが複合された複合コンデンサであって、各コンデンサブロックが、誘電体層、少なくとも1層の第1の内部電極、および誘電体層を介して第1の内部電極に対して交互に対向配置された少なくとも1層の第2の内部電極を有するコンデンサ本体と、コンデンサ本体の外部に設けられ、第1の内部電極に導通された少なくとも1つの入力電極と、コンデンサ本体の外部に設けられ、第2の内部電極に導通された少なくとも1つの出力電極とを備えているものである。そして、一方のコンデンサブロックの入力電極と他方のコンデンサブロックの出力電極とが互いに絶縁状態を保って対向するように配置されると共に、一方のコンデンサブロックの出力電極と他方のコンデンサブロックの入力電極とが互いに絶縁状態を保って対向するように配置されて各コンデンサブロック同士が一体化されているものである。
本発明によるコンデンサモジュールは、2つ以上のコンデンサブロックと各コンデンサブロックが実装される実装基板とを備えたコンデンサモジュールであって、各コンデンサブロックが、誘電体層、少なくとも1層の第1の内部電極、および誘電体層を介して第1の内部電極に対して交互に対向配置された少なくとも1層の第2の内部電極を有するコンデンサ本体と、コンデンサ本体の外部に設けられ、第1の内部電極に導通された少なくとも1つの入力電極と、コンデンサ本体の外部に設けられ、第2の内部電極に導通された少なくとも1つの出力電極とを備えているものである。そして、実装基板上において、一方のコンデンサブロックの入力電極と他方のコンデンサブロックの出力電極とが互いに絶縁状態を保って対向するように配置されると共に、一方のコンデンサブロックの出力電極と他方のコンデンサブロックの入力電極とが互いに絶縁状態を保って対向するように配置されているものである。
本発明によるコンデンサの配置方法は、2つ以上のコンデンサブロックを配置するコンデンサの配置方法であって、各コンデンサブロックが、誘電体層、少なくとも1層の第1の内部電極、および誘電体層を介して第1の内部電極に対して交互に対向配置された少なくとも1層の第2の内部電極を有するコンデンサ本体と、コンデンサ本体の外部に設けられ、第1の内部電極に導通された少なくとも1つの入力電極と、コンデンサ本体の外部に設けられ、第2の内部電極に導通された少なくとも1つの出力電極とを備えており、一方のコンデンサブロックの入力電極と他方のコンデンサブロックの出力電極とを互いに絶縁状態を保って対向するように配置すると共に、一方のコンデンサブロックの出力電極と他方のコンデンサブロックの入力電極とを互いに絶縁状態を保って対向するように配置するようにしたものである。
本発明による複合コンデンサおよびコンデンサモジュール、ならびにコンデンサの配置方法では、一方のコンデンサブロックの入力電極と他方のコンデンサブロックの出力電極とが互いに絶縁状態を保って対向するように配置されると共に、一方のコンデンサブロックの出力電極と他方のコンデンサブロックの入力電極とが互いに絶縁状態を保って対向するように配置されることで、隣接するコンデンサブロック間で、対向する入力電極と出力電極との間の仮想グランド面に対する対向面積が大きくなる。これにより、隣接するコンデンサブロック間において、それぞれの入力電極に発生する磁界とそれぞれの出力電極に発生する磁界とが、互いに十分に打ち消し合い、ESLが低減される。
本発明による積層コンデンサは、誘電体層、少なくとも1層の第1の内部電極、および誘電体層を介して第1の内部電極に対して交互に対向配置された少なくとも1層の第2の内部電極を有するコンデンサ本体と、コンデンサ本体の外部に設けられ、第1の内部電極に導通された少なくとも1つの入力電極と、コンデンサ本体の外部に設けられ、第2の内部電極に導通された少なくとも1つの出力電極とを備えているものである。そして、コンデンサ本体は多面体形状であり、入力電極および出力電極は、コンデンサ本体の少なくとも1つの側面から底面まで延在しており、その少なくとも1つの側面において、入力電極および出力電極の少なくとも一方の表面に絶縁層が設けられているものである。
本発明による積層コンデンサでは、コンデンサ本体の少なくとも1つの側面において、入力電極および出力電極の少なくとも一方の表面に絶縁層が設けられていることで、同様の構成の2つ以上のコンデンサブロックを実装する場合に、一方のコンデンサブロックの入力電極と他方のコンデンサブロックの出力電極とが互いに絶縁状態を保って対向するように配置させると共に、一方のコンデンサブロックの出力電極と他方のコンデンサブロックの入力電極とが互いに絶縁状態を保って対向するように配置させることが容易となる。これにより、隣接するコンデンサブロック間で、対向する入力電極と出力電極との間の仮想グランド面に対する対向面積が大きくなるように各コンデンサブロックを配置させることが容易となる。
本発明による複合コンデンサにおいて、各コンデンサブロックのコンデンサ本体が多面体形状であり、コンデンサ本体の1つの側面に入力電極と出力電極とが形成され、入力電極と出力電極とが形成された側面同士が、互いに絶縁状態を保って対向するように配置されて、2つのコンデンサブロック同士が一体化されいても良い。
もしくは、各コンデンサブロックのコンデンサ本体が多面体形状であり、コンデンサ本体の2つ以上の側面に入力電極と出力電極とが形成され、入力電極と出力電極とが形成された側面同士が、互いに絶縁状態を保って対向するように配置されて、3以上のコンデンサブロック同士が一体化されていても良い。
この場合においてさらに、各コンデンサブロックの入力電極および出力電極が、コンデンサ本体の少なくとも1つの側面から底面まで延在しており、各コンデンサブロックの少なくとも1つの側面において、対向する電極の少なくとも一方の表面に絶縁層が設けられていても良い。
さらに、各コンデンサブロックの入力電極および出力電極が、コンデンサ本体の少なくとも1つの側面から底面まで延在しており、コンデンサ本体の底面において、各コンデンサブロックの対向する電極間を跨るように絶縁層が設けられていても良い。
また、本発明によるコンデンサモジュールにおいて、各コンデンサブロックのコンデンサ本体が多面体形状であり、各コンデンサブロックの入力電極および出力電極は、コンデンサ本体の少なくとも1つの側面から底面まで延在しており、実装基板が、各コンデンサブロックの入力電極に導通される第1の配線層と、絶縁層を介して第1の配線層に対して上側に対向配置され各コンデンサブロックの出力電極に導通される第2の配線層とを有していても良い。そして、出力電極が、コンデンサ本体の底面に形成された電極部分において第2の配線層に直接導通され、入力電極が、コンデンサ本体の底面に形成された電極部分において、スルーホールを介して第1の配線層に間接的に導通されていても良い。
本発明の複合コンデンサおよびコンデンサモジュール、ならびにコンデンサの配置方法によれば、一方のコンデンサブロックの入力電極と他方のコンデンサブロックの出力電極とが互いに絶縁状態を保って対向するように配置すると共に、一方のコンデンサブロックの出力電極と他方のコンデンサブロックの入力電極とが互いに絶縁状態を保って対向するように配置するようにしたので、隣接するコンデンサブロック間で、対向する入力電極と出力電極との間の仮想グランド面に対する対向面積を大きくすることができ、これにより、端子電極部分(入力電極および出力電極)におけるESLを大幅に低減することができる。
本発明による積層コンデンサによれば、コンデンサ本体の少なくとも1つの側面において、入力電極および出力電極の少なくとも一方の表面に絶縁層を設けるようにしたので、同様の構成の2つ以上のコンデンサブロックを複合する場合に、一方のコンデンサブロックの入力電極と他方のコンデンサブロックの出力電極とを互いに絶縁状態を保って対向するように配置すると共に、一方のコンデンサブロックの出力電極と他方のコンデンサブロックの入力電極とを互いに絶縁状態を保って対向するように配置することが容易に行える。これにより、隣接するコンデンサブロック間で、対向する入力電極と出力電極との間の仮想グランド面に対する対向面積が大きくなるように各コンデンサブロックを配置させることができ、2つ以上のコンデンサブロックを複合する場合に、端子電極部分(入力電極および出力電極)におけるESLを大幅に低減することができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
[第1の実施の形態]
まず、本発明の第1の実施の形態に係る複合コンデンサについて説明する。図1は、本実施の形態に係る複合コンデンサ1の全体構成を示している。また図2は、この複合コンデンサ1の水平方向の断面構造を示している。この複合コンデンサ1は、例えばコンピュータのCPU(中央処理装置)に電力を供給する電源回路に接続されるデカップリングコンデンサとして好適に使用される。
この複合コンデンサ1は、積層コンデンサの構造を有する2つのコンデンサブロック1A,1Bが複合されたものである。一方のコンデンサブロック1Aは、第1および第2の内部電極11,12を有するコンデンサ本体10と、コンデンサ本体10の外部に設けられ、第1の内部電極11に導通された第1の端子電極13と、コンデンサ本体10の外部に設けられ、第2の内部電極12に導通された第2の端子電極14とを備えている。他方のコンデンサブロック1Bも構造的には同様であり、第1および第2の内部電極21,22を有するコンデンサ本体20と、コンデンサ本体20の外部に設けられ、第1の内部電極21に導通された第1の端子電極23と、コンデンサ本体20の外部に設けられ、第2の内部電極22に導通された第2の端子電極24とを備えている。なお、図1では、各電極の厚みを省略して図示を簡略化している。
ここで、一方のコンデンサブロック1Aにおいて、第1および第2の端子電極13,14のうち、いずれが正極側(入力側)または負極側(出力側)となるかは、配線基板の配線パターンや励振のさせ方で決まり、コンデンサ単体としては構造的に正極、負極の区別はない。また例えば交流駆動される場合には、第1および第2の端子電極13,14が交互に正極または負極となる。しかしながら以下では説明を簡単にするため、便宜上、第1の端子電極13を「正極側端子電極(入力電極)」、第2の端子電極14を「負極側端子電極(出力電極)」として説明する。また、正極側端子電極13に導通された第1の内部電極11を「内部正極電極」、負極側端子電極14に導通された第2の内部電極12を「内部負極電極」として説明する。他方のコンデンサブロック1Bも同様に、第1の端子電極23を「正極側端子電極」、第2の端子電極24を「負極側端子電極」、正極側端子電極23に導通された第1の内部電極21を「内部正極電極」、負極側端子電極24に導通された第2の内部電極22を「内部負極電極」として説明する。
一方のコンデンサブロック1Aのコンデンサ本体10は、全体として略直方体形状に形成され、その内部には、図3および図4に示したような内部正極電極11および内部負極電極12が、例えばセラミック誘電体からなる図示しない誘電体層を介して、少なくとも1層ずつ上下方向に交互に対向するように積層配置されている。なお、図1では内部正極電極11と内部負極電極12とが1層ずつ設けられた例を示しているが、内部電極の積層数はこれよりも多くても構わない。内部正極電極11は、図3に示したように全体として略長方形状とされ、正極側端子電極13に対応する辺側に、正極側端子電極13に導通される凸形状の正極側引出電極15が複数形成されている。正極側引出電極15は、正極側端子電極13の数に対応する数だけ設けられている。内部負極電極12も同様、図4に示したように全体として略長方形状とされ、負極側端子電極14に対応する辺側に、負極側端子電極14に導通される凸形状の負極側引出電極16が複数形成されている。負極側引出電極16は、負極側端子電極14の数に対応する数だけ設けられている。正極側引出電極15と負極側引出電極16は、内部正極電極11と内部負極電極12とを対向配置した状態で上下方向から見たときに、水平面内で交互に配置されるような位置に形成されている。
また、正極側引出電極15の端部と負極側引出電極16の端部は、正極側端子電極13と負極側端子電極14との配置に対応して、コンデンサ本体10の外部側面において、面内で交互に表出するように形成されている。正極側引出電極15の端部がコンデンサ本体10の外部側面に表出することで、正極側端子電極13に導通される。負極側引出電極16も同様に、端部がコンデンサ本体10の外部側面に表出することで、負極側端子電極14に導通される。他方のコンデンサブロック1Bのコンデンサ本体20についても同様の内部構造となっている。
一方のコンデンサブロック1Aにおける正極側端子電極13と負極側端子電極14は、コンデンサ本体10の1つの外部側面において交互に配置されている。正極側端子電極13と負極側端子電極14はまた、側面のほか、少なくとも実装面となる底面に形成されている。ここで、図1に示したように底面と共に上面にも正極側端子電極13と負極側端子電極14とを延在させ上下対称的な構造にすることで、実装時に上下の区別をする必要がなくなり、実装作業が容易となる。なお、図1では1つの側面に、正極側端子電極13と負極側端子電極14とが2つずつ設けられているが、側面に形成する端子電極の数は、特にこれに限定されるものではなく、これよりも多いまたは少ない構成でも良い。また、端子電極を形成する側面は、短手方向に対向する面に限らず、長手方向に対向する面にあっても良い。他方のコンデンサブロック1Bにおける正極側端子電極23と負極側端子電極24の構造についても同様である。
この複合コンデンサ1は、図2に示したように、一方のコンデンサブロック1Aの正極側端子電極13と他方のコンデンサブロック1Bの負極側端子電極24とが互いに絶縁状態を保って対向するように配置されている。また、一方のコンデンサブロック1Aの負極側端子電極14と他方のコンデンサブロック1Bの正極側端子電極23とが互いに絶縁状態を保って対向するように配置されている。このように、各端子電極が形成された側面同士が、互いに絶縁状態を保って対向するように配置されて、2つのコンデンサブロック1A,1B同士が一体化されている。コンデンサブロック1A,1Bは互いの端子電極がショートしないように、絶縁部材31を介して対向配置されている。絶縁部材31は、例えば絶縁性の接着材であり、その接着材によりコンデンサブロック1A,1Bが互いに一体化されている。なお、接着材のほか、薄い絶縁性の板が挟み込まれていても良い。また絶縁部材31としては、薄い酸化膜であっても良い。
図6は、この複合コンデンサ1を実装したコンデンサモジュールの一構成例を示している。このコンデンサモジュールは、複合コンデンサ1とこの複合コンデンサ1が実装された実装基板40とを備えている。実装基板40は、第1の配線層41と、第2の配線層42と、絶縁層43とを有している。第2の配線層42は、絶縁層43を介して第1の配線層41に対して上側に対向配置されている。第1の配線層41と第2の配線層42とには、同一時刻では互いに異なる極性の交流電圧または直流電圧が印加される。
第2の配線層42の上面には、正極側端子電極13,23と負極側端子電極14,24とが導通しないよう、非導通領域44が形成されている。非導通領域44を除く領域が全体的に導通領域となっている。非導通領域44は、少なくとも正極側端子電極13,23の底面部分に対応する領域に形成されている。負極側端子電極14,24は、その底面の電極部分が第2の配線層42の導通領域に接することで直接導通されている。一方、正極側端子電極13,23は、第2の配線層42における非導通領域44からスルーホール45を介して、その底面の電極部分が第1の配線層41に間接的に導通されている。
次に、この複合コンデンサ1の作用、効果を説明する。
まず、内部電極部分でのESL低減効果について説明する。一方のコンデンサブロック1Aのコンデンサ本体10において、内部正極電極11では、図3に示したように正極側引出電極15の端部側から内側方向へと電流iが流れる。一方、内部負極電極12では逆に、図4に示したように内側から負極側引出電極の端部16側へと電流iが流れる。このように内部正極電極11と内部負極電極12とで、電流iの流れる向きが逆になる。これにより、内部正極電極11において電流iによって発生する磁界の向きと、内部負極電極12において電流iによって発生する磁界の向きとが逆方向となり、それらの磁界が互いに打ち消し合う。これによって、コンデンサ本体10内における内部電極部分でのESLの低減が図られる。他方のコンデンサブロック1Bのコンデンサ本体20についても同様の構造により、内部電極部分でのESLの低減が図られる。
次に、この複合コンデンサ1の最大の特徴である端子電極部分でのESL低減効果について説明する。図5は、この複合コンデンサ1における水平方向の断面内における端子電極の配置を模式的に示している。端子電極部分において、より大きいESLの低減効果を得るためには、仮想グランド面GNDに対する各端子電極の距離を短くすると共に、各端子電極の対向面積を増やすことである。本実施の形態に係る複合コンデンサ1では、隣接するコンデンサブロック1A,1B間で、互いに極性の異なる端子電極同士を絶縁状態を保って対向するように配置していることで、極性の異なる電極同士の対向面積を大きくすることができる。また、対向する端子電極間の距離は、絶縁部材31の厚みで規定されるので、仮想グランド面GNDに対する各端子電極の距離を短くすることができる。これにより、隣接するコンデンサブロック1A,1B間で、正極側端子電極13,23に発生する磁界と負極側端子電極14,24に発生する磁界とが十分に打ち消し合い、端子電極部分におけるESLを大幅に低減することができる。
実際に、従来の低ESLコンデンサ(図19)と本実施の形態に係る複合コンデンサ1とにおけるESL値を調べたところ、従来の低ESLコンデンサでは約47pHであるのに対し、本実施の形態では約17pHという結果が得られ、ESL値を十分に低減することができた。なお、対向する端子電極間の距離は100μmとした。端子電極の数は全体として8端子とした。またコンデンサの容量は同じにして比較した。
<第1の実施の形態の第1の変形例>
図7は、上記第1の実施の形態に係る複合コンデンサ1の底面(実装面)の構造を示している。上記したように、この複合コンデンサ1では、対向する端子電極間の距離Wが短い方が、より大きいESLの低減効果が得られる。しかしながら、対向する端子電極間の距離Wが短くなってくると、基板に実装する際に極性の異なる電極同士がショートし易くなる。そこで、図8に示した第1の変形例のように、各コンデンサブロック1A,1Bの対向する電極間を跨るように、印刷法などにより絶縁層32を設けるようにしても良い。これにより、対向する端子電極間の距離Wを短くしてESLの低減効果を持たせつつ、実装面での対向する端子電極間のショートを防止することができる。なお、絶縁層32は底面のみでなく、上面にも同様に設けるようにしても良い。上下対称的な構造にすることで、実装時に上下の区別をする必要がなくなり、実装作業が容易となる。
<第1の実施の形態の第2の変形例>
上記第1の実施の形態では、図2に示したように、接着剤などの絶縁部材31を介してコンデンサブロック1A,1Bを一体化することで、互いに極性の異なる端子電極同士を絶縁状態を保って対向するように配置していたが、絶縁状態の保ち方はこれに限らない。例えば、図9に示したように、各コンデンサブロック1A,1Bの側面において、対向する電極の少なくとも一方の表面に絶縁層33を設けることで、端子電極同士の絶縁状態を保つようにしても良い。
図9の構成例では、一方のコンデンサブロック1Aの正極側端子電極13の側面部分の表面と、他方のコンデンサブロック1Bの正極側端子電極23の側面部分の表面とに絶縁層33を設けている。この構成の場合、実装前において必ずしもコンデンサブロック1A,1Bが一体化されている必要はなく、実装前の状態では完全に個別の積層コンデンサ部品として扱うこともできる。そして例えば、実装時に絶縁層33を介してコンデンサブロック1A,1Bの側面部分を密着させるような配置方法を採っても良い。なお、すべての端子電極の側面部分の表面に絶縁層33を設けても良い。すなわち、この変形例では、電極表面に絶縁層33が設けられていることで、コンデンサブロック1A,1Bがあらかじめ一体化されていなくとも、実装時に、隣接するコンデンサブロック1A,1B間で極性の異なる端子電極同士が互いに絶縁状態を保って対向するように配置させることが容易となる。これにより、隣接するコンデンサブロック1A,1B間で、対向する端子電極間の対向面積が大きくなるように各コンデンサブロック1A,1Bを配置させることが容易となる。
<第1の実施の形態の第3の変形例>
図10は第3の変形例を示している。上記第1の実施の形態では、図2に示したように対向する端子電極間全体を、接着剤などの絶縁部材31で埋めるような構成にしていたが、図10に示した第3の変形例では、対向する端子電極間を空気層としている。また、図10では、コンデンサブロック1A,1Bの側面の両端部分のみに絶縁部材31を設けて両者を一体化している。
<第1の実施の形態の第4の変形例>
図11は第4の変形例を示している。上記第1の実施の形態では、コンデンサブロック1A,1B間で、すべての端子電極について極性の異なる端子電極同士を対向配置させるようにしていたが、図11に示した第4の変形例のように、一部の端子電極のみを対向配置させるようにしても良い。なお、図11では、図2に示した構成と比べて、他方のコンデンサブロック1Bにおける正極側端子電極23と負極側端子電極24との配置が異なっているが、既に説明したように、どの端子電極が正極側(入力側)または負極側(出力側)となるかは配線基板の配線パターンや励振のさせ方で決まるので、各コンデンサブロック1A,1Bの単体の構造としては図11と図2は同じである。
[第2の実施の形態]
次に、本発明の第2の実施の形態に係る複合コンデンサについて説明する。なお、上記第1の実施の形態に係る複合コンデンサ1(図1)と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。上記第1の実施の形態に係る複合コンデンサ1では、2つのコンデンサブロック1A,1Bが複合された構造について説明したが、3以上のコンデンサブロックを複合することもできる。
図12は、本実施の形態に係る複合コンデンサ2の一構成例を示している。この複合コンデンサ2は、積層コンデンサの構造を有する3つのコンデンサブロック2A,2B,2Cが並列的に配置され、複合されたものである。各コンデンサブロック2A,2B,2Cはそれぞれ、略直方体形状のコンデンサ本体10A,20A,30Aと、コンデンサ本体10A,20A,30Aの外部に設けられた端子電極とを備えている。上記第1の実施の形態における一方のコンデンサブロック1Aでは、コンデンサ本体10の1つの外部側面に正極側端子電極13と負極側端子電極14とが設けられていたが、本実施の形態における第1のコンデンサブロック2Aでは、コンデンサ本体10Aの対向する2つの外部側面に正極側端子電極13と負極側端子電極14とが設けられている。なお、上記第1の実施の形態と同様、正極側端子電極13と負極側端子電極14は、側面のほか、少なくとも実装面となる底面に形成されている。第2および第3のコンデンサブロック2B,2Cについても同様に、対向する2つの外部側面に端子電極が設けられている。
また、本実施の形態では、コンデンサ本体10A内の内部電極の形状が、端子電極が設けられた位置に対応した形状となっている。すなわち、内部正極電極11Aは、図13に示したように全体として略長方形状とされ、正極側端子電極13に対応する2つの辺側に、正極側端子電極13に導通される凸形状の正極側引出電極15が複数形成されている。正極側引出電極15は、正極側端子電極13の数に対応する数だけ設けられている。内部負極電極12も同様、図14に示したように全体として略長方形状とされ、負極側端子電極14に対応する2つの辺側に、負極側端子電極14に導通される凸形状の負極側引出電極16が複数形成されている。負極側引出電極16は、負極側端子電極14の数に対応する数だけ設けられている。正極側引出電極15の端部と負極側引出電極16の端部は、正極側端子電極13と負極側端子電極14との配置に対応して、コンデンサ本体10Aの2つの外部側面において、面内で交互に表出するように形成されている。正極側引出電極15の端部がコンデンサ本体10Aの2つの外部側面に表出することで、正極側端子電極13に導通される。負極側引出電極16も同様に、端部がコンデンサ本体10Aの2つの外部側面に表出することで、負極側端子電極14に導通される。第2および第3のコンデンサブロック2B,2Cのコンデンサ本体20A,30Aについても同様の内部構造となっている。
この複合コンデンサ2は、上記第1の実施の形態に係る複合コンデンサ1と同様、隣接するコンデンサブロック間で、互いに極性の異なる端子電極同士が絶縁状態を保って対向するように各コンデンサブロックが配置されている。すなわち、第1のコンデンサブロック2Aの正極側端子電極13と第2のコンデンサブロック2Bの負極側端子電極24とが互いに絶縁状態を保って対向するように配置されている。また、第1のコンデンサブロック2Aの負極側端子電極14と第2のコンデンサブロック2Bの正極側端子電極23とが互いに絶縁状態を保って対向するように配置されている。第2のコンデンサブロック2Bと第3のコンデンサブロック2Cとについても同様である。このように、各端子電極が形成された側面同士が、互いに絶縁状態を保って対向するように配置されて、3つのコンデンサブロック2A,2B,2C同士が一体化されている。コンデンサブロック2A,2B,2Cは互いの端子電極がショートしないように、絶縁部材31を介して対向配置されている。
なお、3つに限らず、4つ以上のコンデンサブロックを並列配置して複合するようにしても良い。また、この複合コンデンサ2の実装構造は上記第1の実施の形態と同様である。
この複合コンデンサ2におけるESL低減の原理は、上記第1の実施の形態と同様である。本実施の形態によれば、ESLを低減しつつ、3以上のコンデンサブロックを複合することができる。
[第3の実施の形態]
次に、本発明の第3の実施の形態に係る複合コンデンサについて説明する。なお、上記第1の実施の形態に係る複合コンデンサ1(図1)と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
図15は、本実施の形態に係る複合コンデンサ3の一構成例を示している。この複合コンデンサ3は、積層コンデンサの構造を有する4つのコンデンサブロック3A,3B,3C,3Dが複合されたものである。各コンデンサブロック3A,3B,3C,3Dはそれぞれ、略直方体形状のコンデンサ本体と、コンデンサ本体の外部に設けられた端子電極とを備えている。上記第1の実施の形態における一方のコンデンサブロック1Aでは、コンデンサ本体10の1つの外部側面に正極側端子電極13と負極側端子電極14とが設けられていたが、本実施の形態における第1のコンデンサブロック3Aでは、コンデンサ本体10Bの水平方向の断面形状が略正方形状とされ、4つの外部側面にすべて正極側端子電極13と負極側端子電極14とが設けられている。なお、上記第1の実施の形態と同様、正極側端子電極13と負極側端子電極14は、側面のほか、少なくとも実装面となる底面に形成されている。その他のコンデンサブロック3B,3C,3Dについても同様に、4つの外部側面に端子電極が設けられている。
なお、図示は省略するが、各コンデンサブロック3A,3B,3C,3Dにおけるコンデンサ本体内の内部電極の形状は、端子電極が設けられた数および位置に対応した形状となっている。
この複合コンデンサ3は、上記第1の実施の形態に係る複合コンデンサ1と同様、隣接するコンデンサブロック間で、互いに極性の異なる端子電極同士が絶縁状態を保って対向するように各コンデンサブロックが配置されている。すなわち、第1のコンデンサブロック3Aの正極側端子電極13と第2のコンデンサブロック3Bの負極側端子電極24とが互いに絶縁状態を保って対向するように配置されている。また、第1のコンデンサブロック3Aの負極側端子電極14と第2のコンデンサブロック3Bの正極側端子電極23とが互いに絶縁状態を保って対向するように配置されている。その他のコンデンサブロック同士についても同様である。このように、各端子電極が形成された側面同士が、互いに絶縁状態を保って対向するように配置されて、4つのコンデンサブロック3A,3B,3C,3D同士が一体化されている。コンデンサブロック3A,3B,3C,3Dは互いの端子電極がショートしないように、絶縁部材31を介して対向配置されている。
なお、4つに限らず、2もしくは3、または5つ以上のコンデンサブロックを配置して複合するようにしても良い。また、この複合コンデンサ3の実装構造は上記第1の実施の形態と同様である。
この複合コンデンサ3におけるESL低減の原理は、上記第1の実施の形態と同様である。本実施の形態によれば、ESLを低減しつつ、3以上のコンデンサブロックを複合することができる。特に、水平方向の断面形状を略正方形状とし、その正方形の各辺に対応する部分に端子電極を設けて複合するようにしたので、複数のコンデンサブロックを効率的に配置することができる。
[第4の実施の形態]
次に、本発明の第4の実施の形態に係る複合コンデンサについて説明する。なお、上記第1の実施の形態に係る複合コンデンサ1(図1)と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。上記各実施の形態では、コンデンサ本体の水平方向の断面形状が四角形とされ、4つの側面を有するような構造について説明したが、これ以外の形状であっても構わない。
図16は、本実施の形態に係る複合コンデンサ4の一構成例を示している。この複合コンデンサ4は、積層コンデンサの構造を有する2つのコンデンサブロック4A,4Bが複合されたものである。各コンデンサブロック4A,4Bはそれぞれ、略三角柱形状のコンデンサ本体10C,20Cと、コンデンサ本体10C,20Cの外部に設けられた端子電極とを備えている。上記第1の実施の形態における一方のコンデンサブロック1Aでは、コンデンサ本体10の1つの外部側面に正極側端子電極13と負極側端子電極14とが設けられていたが、本実施の形態における一方のコンデンサブロック4Aでは、コンデンサ本体10Cの水平方向の断面形状が略三角形状とされ、その3つの外部側面にすべて正極側端子電極13と負極側端子電極14とが設けられている。なお、上記第1の実施の形態と同様、正極側端子電極13と負極側端子電極14は、側面のほか、少なくとも実装面となる底面に形成されている。他方のコンデンサブロック4Bについても同様に、コンデンサ本体20Cの水平方向の断面形状が略三角形状とされ、その3つの外部側面にすべて正極側端子電極23と負極側端子電極24とが設けられている。
なお、図示は省略するが、各コンデンサブロック4A,4Bにおけるコンデンサ本体内の内部電極の形状は、端子電極が設けられた数および位置に対応した形状となっている。
この複合コンデンサ4は、上記第1の実施の形態に係る複合コンデンサ1と同様、隣接するコンデンサブロック4A,4B間で、互いに極性の異なる端子電極同士が絶縁状態を保って対向するように各コンデンサブロック4A,4Bが配置されている。すなわち、一方のコンデンサブロック4Aの正極側端子電極13と他方のコンデンサブロック4Bの負極側端子電極24とが互いに絶縁状態を保って対向するように配置されている。また、一方のコンデンサブロック4Aの負極側端子電極14と他方のコンデンサブロック4Bの正極側端子電極23とが互いに絶縁状態を保って対向するように配置されている。このように、各端子電極が形成された側面同士が、互いに絶縁状態を保って対向するように配置されて、2つコンデンサブロック4A,4B同士が一体化されている。コンデンサブロック4A,4Bは互いの端子電極がショートしないように、絶縁部材31を介して対向配置されている。
なお、本実施の形態では、コンデンサ本体の水平方向の断面形状が略三角形状とされ、その3つの外部側面にすべて端子電極が設けられているので、同様の形状の3つ以上のコンデンサブロックを配置して複合することが可能である。また、この複合コンデンサ4の実装構造は上記第1の実施の形態と同様である。
この複合コンデンサ4におけるESL低減の原理は、上記第1の実施の形態と同様である。本実施の形態によれば、ESLを低減しつつ、2以上のコンデンサブロックを複合することができる。特に、水平方向の断面形状を略三角形状とし、その三角形の各辺に対応する部分に端子電極を設けて複合するようにしたので、複数のコンデンサブロックを効率的に配置することができる。また、断面形状を略三角形状としたことで、例えば同一面積で比べた場合、上記第3の実施の形態に係る複合コンデンサ3(図15)のような四角形状にして配置した場合と比べて、端子電極の数を増やすことができ、全体として端子電極間の対向面積を増やし、よりESLを低減することができる。
なお、本発明は、上記各実施の形態に限定されず種々の変形実施が可能である。例えば、上記第1の実施の形態に係る各変形例と上記第2ないし第4の実施の形態とを組み合わせた構造も可能である。さらに、コンデンサ本体の水平方向の断面形状は、四角形や三角形状である場合に限らず、5角以上の多角形状であっても良い。コンデンサ本体が全体として多面体形状であれば良い。
本発明の第1の実施の形態に係る複合コンデンサの全体構成を簡略化して示す外観図である。 本発明の第1の実施の形態に係る複合コンデンサの水平方向の断面構造を示す断面図である。 本発明の第1の実施の形態に係る複合コンデンサにおける内部正極電極の構造を示す平面図である。 本発明の第1の実施の形態に係る複合コンデンサにおける内部負極電極の構造を示す平面図である。 対向する電極間の仮想的なグランド面についての説明図である。 本発明の第1の実施の形態に係るコンデンサモジュールの構造を簡略化して示す外観図である。 本発明の第1の実施の形態に係る複合コンデンサの底面の電極構造を示す底面図である。 本発明の第1の実施の形態の第1の変形例に係る複合コンデンサの底面の電極構造を示す底面図である。 本発明の第1の実施の形態の第2の変形例に係る複合コンデンサの水平方向の断面構造を示す断面図である。 本発明の第1の実施の形態の第3の変形例に係る複合コンデンサの水平方向の断面構造を示す断面図である。 本発明の第1の実施の形態の第4の変形例に係る複合コンデンサの水平方向の断面構造を示す断面図である。 本発明の第2の実施の形態に係る複合コンデンサの全体構成を簡略化して示す平面図である。 本発明の第2の実施の形態に係る複合コンデンサにおける内部正極電極の構造を示す平面図である。 本発明の第2の実施の形態に係る複合コンデンサにおける内部負極電極の構造を示す平面図である。 本発明の第3の実施の形態に係る複合コンデンサの全体構成を簡略化して示す平面図である。 本発明の第4の実施の形態に係る複合コンデンサの全体構成を簡略化して示す平面図である。 従来の積層コンデンサの全体構成を示す外観図である。 従来の積層コンデンサの積層方向の断面図である。 従来の低ESLコンデンサの基本構成を示す外観図である。 従来の低ESLコンデンサにおける一方の内部電極の構成を示す平面図である。 従来の低ESLコンデンサにおける他方の内部電極の構成を示す平面図である。 従来の低ESLコンデンサの構成を示す図であり、(A)は上面方向から見た図、(B)は側面方向から見た図である。 従来の低ESLコンデンサにおける問題点を説明するための図である。
符号の説明
1,2,3,4…複合コンデンサ、1A,1B,2A,2B,2C,3A,3B,3C,3D,4A,4B…コンデンサブロック、10,20…コンデンサ本体、11,21…内部正極電極、12,22…内部負極電極、13,23…正極側端子電極、14,24…負極側端子電極、15…正極側引出電極、16…負極側引出電極、31…絶縁部材、32…絶縁層、40…実装基板、41…第1の配線層、42…第2の配線層。

Claims (9)

  1. 2つ以上のコンデンサブロックが複合された複合コンデンサであって、
    前記各コンデンサブロックは、
    誘電体層、少なくとも1層の第1の内部電極、および前記誘電体層を介して前記第1の内部電極に対して交互に対向配置された少なくとも1層の第2の内部電極を有するコンデンサ本体と、
    前記コンデンサ本体の外部に設けられ、前記第1の内部電極に導通された少なくとも1つの入力電極と、
    前記コンデンサ本体の外部に設けられ、前記第2の内部電極に導通された少なくとも1つの出力電極と
    を備え、
    一方のコンデンサブロックの入力電極と他方のコンデンサブロックの出力電極とが互いに絶縁状態を保って対向するように配置されると共に、前記一方のコンデンサブロックの出力電極と前記他方のコンデンサブロックの入力電極とが互いに絶縁状態を保って対向するように配置されて前記各コンデンサブロック同士が一体化されている
    ことを特徴とする複合コンデンサ。
  2. 前記各コンデンサブロックの前記コンデンサ本体は多面体形状であり、前記コンデンサ本体の1つの側面に前記入力電極と前記出力電極とが形成され、
    前記入力電極と前記出力電極とが形成された側面同士が、互いに絶縁状態を保って対向するように配置されて、2つのコンデンサブロック同士が一体化されている
    ことを特徴とする請求項1に記載の複合コンデンサ。
  3. 前記各コンデンサブロックの前記コンデンサ本体は多面体形状であり、前記コンデンサ本体の2つ以上の側面に前記入力電極と前記出力電極とが形成され、
    前記入力電極と前記出力電極とが形成された側面同士が、互いに絶縁状態を保って対向するように配置されて、3以上のコンデンサブロック同士が一体化されている
    ことを特徴とする請求項1に記載の複合コンデンサ。
  4. 前記各コンデンサブロックの前記入力電極および前記出力電極は、前記コンデンサ本体の少なくとも1つの側面から底面まで延在しており、
    前記各コンデンサブロックの少なくとも1つの側面において、対向する電極の少なくとも一方の表面に絶縁層が設けられている
    ことを特徴とする請求項2または3に記載の複合コンデンサ。
  5. 前記各コンデンサブロックの前記入力電極および前記出力電極は、前記コンデンサ本体の少なくとも1つの側面から底面まで延在しており、前記コンデンサ本体の底面において、前記各コンデンサブロックの対向する電極間を跨るように絶縁層が設けられている
    ことを特徴とする請求項2ないし4のいずれか1項に記載の複合コンデンサ。
  6. 2つ以上のコンデンサブロックと前記各コンデンサブロックが実装される実装基板とを備えたコンデンサモジュールであって、
    前記各コンデンサブロックは、
    誘電体層、少なくとも1層の第1の内部電極、および前記誘電体層を介して前記第1の内部電極に対して交互に対向配置された少なくとも1層の第2の内部電極を有するコンデンサ本体と、
    前記コンデンサ本体の外部に設けられ、前記第1の内部電極に導通された少なくとも1つの入力電極と、
    前記コンデンサ本体の外部に設けられ、前記第2の内部電極に導通された少なくとも1つの出力電極と
    を備え、
    前記実装基板上において、一方のコンデンサブロックの入力電極と他方のコンデンサブロックの出力電極とが互いに絶縁状態を保って対向するように配置されると共に、前記一方のコンデンサブロックの出力電極と前記他方のコンデンサブロックの入力電極とが互いに絶縁状態を保って対向するように配置されている
    ことを特徴とするコンデンサモジュール。
  7. 前記各コンデンサブロックの前記コンデンサ本体は多面体形状であり、
    前記各コンデンサブロックの前記入力電極および前記出力電極は、前記コンデンサ本体の少なくとも1つの側面から底面まで延在しており、
    前記実装基板は、前記各コンデンサブロックの前記入力電極に導通される第1の配線層と、絶縁層を介して前記第1の配線層に対して上側に対向配置され前記各コンデンサブロックの前記出力電極に導通される第2の配線層とを有し、
    前記出力電極は、前記コンデンサ本体の底面に形成された電極部分において前記第2の配線層に直接導通され、
    前記入力電極は、前記コンデンサ本体の底面に形成された電極部分において、スルーホールを介して前記第1の配線層に間接的に導通されている
    ことを特徴とする請求項6に記載のコンデンサモジュール。
  8. 2つ以上のコンデンサブロックを配置するコンデンサの配置方法であって、
    前記各コンデンサブロックが、
    誘電体層、少なくとも1層の第1の内部電極、および前記誘電体層を介して前記第1の内部電極に対して交互に対向配置された少なくとも1層の第2の内部電極を有するコンデンサ本体と、
    前記コンデンサ本体の外部に設けられ、前記第1の内部電極に導通された少なくとも1つの入力電極と、
    前記コンデンサ本体の外部に設けられ、前記第2の内部電極に導通された少なくとも1つの出力電極と
    を備えており、
    一方のコンデンサブロックの入力電極と他方のコンデンサブロックの出力電極とを互いに絶縁状態を保って対向するように配置すると共に、前記一方のコンデンサブロックの出力電極と前記他方のコンデンサブロックの入力電極とを互いに絶縁状態を保って対向するように配置する
    ことを特徴とするコンデンサの配置方法。
  9. 誘電体層、少なくとも1層の第1の内部電極、および前記誘電体層を介して前記第1の内部電極に対して交互に対向配置された少なくとも1層の第2の内部電極を有するコンデンサ本体と、
    前記コンデンサ本体の外部に設けられ、前記第1の内部電極に導通された少なくとも1つの入力電極と、
    前記コンデンサ本体の外部に設けられ、前記第2の内部電極に導通された少なくとも1つの出力電極と
    を備え、
    前記コンデンサ本体は多面体形状であり、
    前記入力電極および前記出力電極は、前記コンデンサ本体の少なくとも1つの側面から底面まで延在しており、その少なくとも1つの側面において、前記入力電極および前記出力電極の少なくとも一方の表面に絶縁層が設けられている
    ことを特徴とする積層コンデンサ。
JP2005303123A 2005-10-18 2005-10-18 積層コンデンサ、複合コンデンサおよびコンデンサモジュール、ならびにコンデンサの配置方法 Pending JP2007115759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005303123A JP2007115759A (ja) 2005-10-18 2005-10-18 積層コンデンサ、複合コンデンサおよびコンデンサモジュール、ならびにコンデンサの配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005303123A JP2007115759A (ja) 2005-10-18 2005-10-18 積層コンデンサ、複合コンデンサおよびコンデンサモジュール、ならびにコンデンサの配置方法

Publications (1)

Publication Number Publication Date
JP2007115759A true JP2007115759A (ja) 2007-05-10

Family

ID=38097702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005303123A Pending JP2007115759A (ja) 2005-10-18 2005-10-18 積層コンデンサ、複合コンデンサおよびコンデンサモジュール、ならびにコンデンサの配置方法

Country Status (1)

Country Link
JP (1) JP2007115759A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141217A (ja) * 2007-12-07 2009-06-25 Tdk Corp 貫通コンデンサの実装構造
KR100905879B1 (ko) 2007-09-28 2009-07-03 삼성전기주식회사 적층형 캐패시터
US20100033938A1 (en) * 2008-08-11 2010-02-11 Lenovo (Singapore) Pte.Ltd. Method and apparatus for reducing capacitor generated noise on a printed circuit board
ES2447216A1 (es) * 2012-09-11 2014-03-11 Javier Luis LÓPEZ SEGURA Dispositivo de almacenamiento de electricidad de alta velocidad de carga y descarga
WO2017033950A1 (ja) * 2015-08-26 2017-03-02 Tdk株式会社 電子回路基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002025856A (ja) * 2000-07-06 2002-01-25 Nec Corp 積層コンデンサ及び半導体装置並びに電子回路基板
JP2003168870A (ja) * 2001-11-30 2003-06-13 Ngk Spark Plug Co Ltd 配線基板
JP2004235556A (ja) * 2003-01-31 2004-08-19 Murata Mfg Co Ltd 積層コンデンサ、配線基板、デカップリング回路および高周波回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002025856A (ja) * 2000-07-06 2002-01-25 Nec Corp 積層コンデンサ及び半導体装置並びに電子回路基板
JP2003168870A (ja) * 2001-11-30 2003-06-13 Ngk Spark Plug Co Ltd 配線基板
JP2004235556A (ja) * 2003-01-31 2004-08-19 Murata Mfg Co Ltd 積層コンデンサ、配線基板、デカップリング回路および高周波回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905879B1 (ko) 2007-09-28 2009-07-03 삼성전기주식회사 적층형 캐패시터
JP2009141217A (ja) * 2007-12-07 2009-06-25 Tdk Corp 貫通コンデンサの実装構造
JP4492690B2 (ja) * 2007-12-07 2010-06-30 Tdk株式会社 貫通コンデンサの実装構造
US20100033938A1 (en) * 2008-08-11 2010-02-11 Lenovo (Singapore) Pte.Ltd. Method and apparatus for reducing capacitor generated noise on a printed circuit board
US8564966B2 (en) * 2008-08-11 2013-10-22 Lenovo (Singapore) Pte. Ltd. Apparatus for reducing capacitor generated noise on a printed circuit board
ES2447216A1 (es) * 2012-09-11 2014-03-11 Javier Luis LÓPEZ SEGURA Dispositivo de almacenamiento de electricidad de alta velocidad de carga y descarga
WO2017033950A1 (ja) * 2015-08-26 2017-03-02 Tdk株式会社 電子回路基板

Similar Documents

Publication Publication Date Title
US6661640B2 (en) Multilayer ceramic electronic device
US8149565B2 (en) Circuit board device and integrated circuit device
JP4378371B2 (ja) 積層コンデンサ
JP4437113B2 (ja) 積層型キャパシターアレイ及びその配線接続構造
US7292430B2 (en) Multi-layer chip capacitor
KR101068275B1 (ko) 적층콘덴서
JP4166235B2 (ja) 積層コンデンサ
US8304854B2 (en) Semiconductor integrated circuit chip, multilayer chip capacitor and semiconductor integrated circuit chip package
WO2010134335A1 (ja) 表面実装用のデバイスおよびコンデンサー素子
JP2009055067A (ja) 基板内蔵用積層型チップキャパシタ及びこれを具備する印刷回路基板。
KR20060043732A (ko) 적층콘덴서
JP2007242801A (ja) 積層コンデンサ及びその実装構造
JP4097268B2 (ja) 積層コンデンサ
JP2013239753A (ja) 積層型セラミックスキャパシタ
JP2008084894A (ja) 積層コンデンサ
JP2007115759A (ja) 積層コンデンサ、複合コンデンサおよびコンデンサモジュール、ならびにコンデンサの配置方法
JP5415827B2 (ja) 表面実装用のデバイス
JP4924698B2 (ja) 電子部品実装構造
JP2008130694A (ja) 電子部品モジュール
US20090097187A1 (en) Multi-layer ceramic capacitor with low self-inductance
US20060091443A1 (en) Composite capacitor
JP4635749B2 (ja) 積層コンデンサ
JP2010238826A (ja) キャパシタ内蔵配線基板
KR20090066609A (ko) 적층 세라믹 캐패시터
KR20120019419A (ko) 적층형 세라믹 캐패시터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100908