JP2003168870A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JP2003168870A JP2003168870A JP2001367657A JP2001367657A JP2003168870A JP 2003168870 A JP2003168870 A JP 2003168870A JP 2001367657 A JP2001367657 A JP 2001367657A JP 2001367657 A JP2001367657 A JP 2001367657A JP 2003168870 A JP2003168870 A JP 2003168870A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- chip
- chip capacitor
- back surface
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
Abstract
ンデンサの側面端子に生じるインダクタンスをも低減し
た配線基板を提供する。 【解決手段】 配線基板200は、凹部287内に多数
のチップコンデンサ133を搭載している。このコンデ
ンサ113は縦横格子状に配置され、コンデンサが充放
電する際に、隣り合うコンデンサ113の対向して隣り
合う側面端子115に流れる電流の向きが互いに逆向き
になるよう配置されている。このため、側面端子115
に生じるインダクタンスを互いに打ち消し合わせること
ができるので、インダクタンスを低減させることができ
る。
Description
を裏面側に搭載する配線基板に関し、特に、チップコン
デンサに発生するインダクタンスを低減した配線基板に
関する。
チップの動作が高速化されているが、それに伴い、電源
配線等にノイズが重畳されて、誤動作を引き起こすこと
がある。そこでノイズ除去のため、例えば図12に示す
ように、ICチップ1を搭載する配線基板2の主面2b
あるいは裏面2cに、別途、チップコンデンサ6を搭載
し、チップコンデンサ6の2つの電極とそれぞれ接続す
るコンデンサ接続配線4を配線基板2の内部に設ける。
これにより、コンデンサ接続配線4及びフリップチップ
パッド5を経由してチップコンデンサ6をICチップ1
に接続することが行われている。
デンサとしては、図12に拡大して示すチップコンデン
サ6のように、コンデンサ本体7の対向する2つの側面
7b,7cに形成した側面端子8b,8cにより、それ
ぞれの内部電極9b,9cを取り出すものが知られてい
る。また、近時では、図13(a)に示すコンデンサ1
0のように、コンデンサ本体11の4つの側面11b,
11c,11d,11eにそれぞれ側面端子12b〜1
2kを形成し、図13(b)に示すようにして、内部電
極13b,13cと接続させたものも提案されている。
なお、側面11c,11eには側面端子が形成されない
ものもある。
コンデンサ6または10を、図12に示すように、配線
基板2の主面2b及び裏面2cに搭載した場合には、コ
ンデンサの充放電に際し、側面端子8b,8c、または
11b〜11kにインダクタンスが発生してしまう。こ
れは、チップコンデンサの側面端子8b,8c、または
11b〜11kがそれぞれ側面7b,7cまたは11b
〜11e上を主面側から裏面側に向かって延びているた
め、コンデンサの充放電に際し、側面端子8b,8c、
または11b〜11kの図中上下方向に電流が流れるた
めである。本発明は、かかる問題点に鑑みてなされたも
のであって、ノイズを確実に除去でき、チップコンデン
サの側面端子に生じるインダクタンスを低減した配線基
板を提供することを目的とする。
手段は、主面と裏面とを有する配線基板であって、コア
基板と、上記コア基板の上記主面側に複数積層された樹
脂絶縁層と、を備え、上記コア基板の上記裏面側に裏面
絶縁層が無いか、上記主面側に複数積層された上記樹脂
絶縁層より少ない層数の上記裏面絶縁層を有し、一方の
電極が共通第1電位に、他方の電極が共通第2電位にそ
れぞれ接続される複数のチップコンデンサを上記裏面側
に露出して搭載してなり、上記チップコンデンサは、側
面上を上記主面側から上記裏面側に向かって延びる側面
端子を有するチップコンデンサであり、一の上記チップ
コンデンサの上記共通第1電位に接続される上記側面端
子と、他の上記チップコンデンサの上記共通第2電位に
接続される上記側面端子とが対向し隣り合って配置され
てなる配線基板である。
複数の樹脂絶縁層を積層する一方、裏面側には裏面絶縁
層が無いか、樹脂絶縁層より少ない裏面絶縁層を有する
配線基板である。このため、この配線基板は、裏面絶縁
層を無くし、あるいは少なくできた分、安価である。ま
た、ICチップ等を配線基板の主面側に搭載した場合、
両面積層配線基板と比較して、本発明の配線基板は、裏
面絶縁層を無くし、あるいは少なくできた分、主面側の
ICチップと裏面側のチップコンデンサとの距離が短く
なる。従って、本発明の配線基板は、両面積層配線基板
と比較して、短い経路で主面側のICチップと裏面側の
チップコンデンサとを接続することが可能になり、これ
らの経路で発生する抵抗やインダクタンスを低減するこ
とが可能になる。
ンデンサの側面端子は、側面上を主面側から裏面側に向
かって延びている。このため、コンデンサの充放電に際
し、電流がこの側面端子を主面側から裏面側、または裏
面側から主面側に向かって流れ、側面端子にインダクタ
ンスが発生する。これに対し、本発明では、隣り合うチ
ップコンデンサの隣り合う側面端子同士を違う電位(一
方を共通第1電位、他方を共通第2電位)にしたので、
対向する側面端子に流れる電流の向きが逆方向になる。
さらに、いずれのチップコンデンサも配線基板の裏面側
に搭載したため、搭載した全てのチップコンデンサにお
いて、それぞれの側面端子に発生するインダクタンスを
打ち消し合わせることができ、結局インダクタンスを低
減することができる。
板の裏面側に搭載できるものであればいずれのものでも
良いが、例えば、積層セラミックタイプや、電解コンデ
ンサタイプ、フィルムコンデンサタイプのものなどが挙
げられる。特に、積層セラミックタイプのチップコンデ
ンサは、周波数特性も良好である点、また、搭載させた
後の配線基板の製造工程内で熱が掛かるなどしても特性
が比較的安定で、配線基板の製造が容易になり歩留まり
が向上する点で好ましい。
ンサを搭載できるものであればいずれでも良いが、エポ
キシ樹脂、ポリイミド樹脂、BT樹脂、PPE樹脂など
の樹脂や、これらの樹脂とガラス繊維やポリエステル繊
維などの繊維との複合材料、三次元網目構造のフッ素樹
脂にエポキシ樹脂などを含浸させた樹脂複合材料を用い
たもの、さらに、アルミナ、ムライト、窒化アルミニウ
ム、ガラスセラミックなどのセラミック基板とこれらの
樹脂や複合材料とを組み合わせたものなどが挙げられ
る。
って、コア基板と、上記コア基板の上記主面側に複数積
層された樹脂絶縁層と、を備え、上記コア基板の上記裏
面側に裏面絶縁層が無いか、上記主面側に複数積層され
た上記樹脂絶縁層より少ない層数の上記裏面絶縁層を有
し、側面上を上記主面側から上記裏面側に向かって延び
る側面端子を有するチップコンデンサであって、一方の
電極が共通第1電位に、他方の電極が共通第2電位にそ
れぞれ接続される複数のチップコンデンサを上記裏面側
に露出して搭載してなり、一の上記チップコンデンサに
形成され、上記共通第1電位に接続される上記側面端子
と、上記一のチップコンデンサと隣り合って配置された
他の上記チップコンデンサに形成され、上記共通第2電
位に接続される上記側面端子とが対向して隣り合って配
置されてなる配線基板としても、同様にチップコンデン
サのインダクタンスを低減させることができる。
する配線基板であって、コア基板と、上記コア基板の上
記主面側に複数積層された樹脂絶縁層と、を備え、上記
コア基板の上記裏面側に裏面絶縁層が無いか、上記主面
側に複数積層された上記樹脂絶縁層より少ない層数の上
記裏面絶縁層を有し、一方の電極が共通第1電位に、他
方の電極が共通第2電位にそれぞれ接続される複数のチ
ップコンデンサを上記裏面側に露出して搭載してなり、
上記チップコンデンサは、平面状側面と、上記平面状側
面上を上記主面側から上記裏面側に向かって延びる複数
の側面端子と、を有し、上記側面端子は、上記平面状側
面に沿う上記主面と平行な方向に、上記共通第1電位に
接続される第1電位側面端子と上記共通第2電位に接続
される第2電位側面端子とが交互に配置されてなるチッ
プコンデンサであり、一の上記チップコンデンサの上記
平面状側面と他の上記チップコンデンサの上記平面状側
面とが対向して配置され、上記一のチップコンデンサと
上記他のチップコンデンサとの間で対向して隣り合う上
記側面端子は、それぞれ、一方が上記第1電位側面端子
であり、他方が上記第2電位側面端子である配線基板で
ある。
複数の樹脂絶縁層を積層する一方、裏面側には裏面絶縁
層が無いか、樹脂絶縁層より少ない裏面絶縁層を有する
配線基板である。このため、この配線基板は、裏面絶縁
層を無くし、あるいは少なくできた分、安価である。ま
た、ICチップ等を配線基板の主面側に搭載した場合、
両面積層配線基板と比較して、本発明の配線基板は、裏
面絶縁層を無くし、あるいは少なくできた分、主面側の
ICチップと裏面側のチップコンデンサとの距離が短く
なる。従って、本発明の配線基板は、両面積層配線基板
と比較して、短い経路で主面側のICチップと裏面側の
チップコンデンサとを接続することが可能になり、これ
らの経路で発生する抵抗やインダクタンスを低減するこ
とが可能になる。
ンデンサの複数の側面端子は、それぞれ平面状側面上を
主面側から裏面側に向かって延びている。このため、コ
ンデンサの充放電に際し、電流がこの側面端子を主面側
から裏面側、または裏面側から主面側に向かって流れ、
側面端子にインダクタンスが発生する。これに対し、本
発明では、隣り合うチップコンデンサの対向して隣り合
う側面端子同士を違う電位(一方を共通第1電位、他方
を共通第2電位)にしたので、対向する側面端子に流れ
る電流の向きが逆方向になるため、それらに発生するイ
ンダクタンスを低減できる。しかも、各チップコンデン
サについてみると、平板状側面に第1電位側面端子と第
2電位側面端子とが交互に配置されているので、対向す
る2つのチップコンデンサの側面端子は、いずれも一方
が上記第1電位側面端子であり、他方が上記第2電位側
面端子となる。従って、この平面上側面に形成され対向
する側面端子それぞれについてインダクタンスを低減さ
せることができるから、全体としてさらにインダクタン
スを低減させることができる。
デンサは、平面状側面が対向する2つのチップコンデン
サの側面端子の数が異なっていても、対向している側面
端子同士について上記のようになっていれば、インダク
タンス低減の効果を得ることができる。
ップコンデンサと前記他のチップコンデンサとの間で対
向して隣り合う側面端子同士の間隔を、チップコンデン
サ内で隣り合う上記側面端子同士の間隔よりも小さくし
てなる配線基板とすると良い。
の側面端子に着目して説明する。チップコンデンサ内で
この側面端子とこれに隣り合う側面端子との間隔(ピッ
チ)は、チップコンデンサが成形された時点で固定され
ており、変更することはできないので、両者間に生じる
相互インダクタンスは一定である。このため、単独のチ
ップコンデンサで考えた場合には、各側面端子のインダ
クタンスも一定である。しかし、一のチップコンデンサ
と他のチップコンデンサとを近接させると、着目してい
る側面端子と、これに対向して隣り合う側面端子との間
隔(ピッチ)は調整できる。従って、本発明のように、
対向して隣り合う側面端子同士の間隔を、チップコンデ
ンサ内で隣り合う側面端子同士の間隔よりも小さくすれ
ば、対向して隣り合う側面端子同士の結合が大きくな
り、相互インダクタンスが大きくなるから、各側面端子
についてインダクタンスをさらに効率よく低減させるこ
とができる。しかも、平面状側面の複数の側面端子同士
の関係にいずれも当てはまるので、全体として特にイン
ダクタンスを低減させることができる。
する配線基板であって、コア基板と、上記コア基板の上
記主面側に複数積層された樹脂絶縁層と、を備え、上記
コア基板の上記裏面側に裏面絶縁層が無いか、上記主面
側に複数積層された上記樹脂絶縁層より少ない層数の上
記裏面絶縁層を有し、一方の電極が共通第1電位に、他
方の電極が共通第2電位にそれぞれ接続される複数のチ
ップコンデンサを上記裏面側に露出して搭載してなり、
上記チップコンデンサは、略直方体状で、側面上を上記
主面側から上記裏面側に向かって延びる側面端子を有
し、上記側面端子は、4つの上記側面のうち、第1側面
とこれに対向する第3側面とに同数形成され、上記第1
側面に隣接し互いに対向する第2側面と第4側面とに
は、形成されないか、同数形成され、上記第1側面、第
2側面、第3側面及び第4側面の順に巡る周方向に、上
記共通第1電位に接続される第1電位側面端子と上記共
通第2電位に接続される第2電位側面端子とが交互に配
置されてなるチップコンデンサであり、上記各チップコ
ンデンサは、隣り合うチップコンデンサの上記第1側面
と第3側面とが、または第2側面と第4側面とが対向し
て隣り合う縦横格子状に配置され、隣り合うチップコン
デンサ間で対向して隣り合う上記側面端子は、それぞ
れ、一方が上記第1電位側面端子であり、他方が上記第
2電位側面端子である配線基板である。
複数の樹脂絶縁層を積層する一方、裏面側には裏面絶縁
層が無いか、樹脂絶縁層より少ない裏面絶縁層を有する
配線基板である。このため、この配線基板は、裏面絶縁
層を無くし、あるいは少なくできた分、安価である。ま
た、ICチップ等を配線基板の主面側に搭載した場合、
両面積層配線基板と比較して、本発明の配線基板は、裏
面絶縁層を無くし、あるいは少なくできた分、主面側の
ICチップと裏面側のチップコンデンサとの距離が短く
なる。従って、本発明の配線基板は、両面積層配線基板
と比較して、短い経路で主面側のICチップと裏面側の
チップコンデンサとを接続することが可能になり、これ
らの経路で発生する抵抗やインダクタンスを低減するこ
とが可能になる。
ンデンサの側面端子は、上述のように、側面上を主面側
から裏面側に向かって延びている。このため、コンデン
サの充放電に際し、電流がこの側面端子を主面側から裏
面側、または裏面側から主面側に向かって流れ、側面端
子にインダクタンスが発生する。これに対し、本発明で
は、隣り合うチップコンデンサの隣り合う側面端子同士
を違う電位(一方を共通第1電位、他方を共通第2電
位)にしたので、流れる電流の向きが逆方向になるか
ら、各側面端子に発生するインダクタンスを低減でき
る。しかも、各チップコンデンサを縦横格子状に並べて
いるので、各チップコンデンサの側面端子について、隣
り合うチップコンデンサとの間でインダクタンスを低減
できる。このため、複数のチップコンデンサ全体として
もインダクタンスの低減を図ることができ、その低減効
果がさらに大きくなる。
うチップコンデンサ間で対向して隣り合う側面端子同士
の間隔を、チップコンデンサ内で隣り合う上記側面端子
同士の間隔よりも小さくしてなる配線基板とすると良
い。
の側面端子に着目して説明する。チップコンデンサ内で
この側面端子とこれに隣り合う側面端子との間隔(ピッ
チ)は、チップコンデンサが成形された時点で固定され
ており、変更することはできないので、両者間に生じる
相互インダクタンスは一定である。このため、単独のチ
ップコンデンサで考えた場合には、各側面端子のインダ
クタンスも一定である。しかし、一のチップコンデンサ
と他のチップコンデンサとを近接させると、着目してい
る側面端子と、これに対向して隣り合う側面端子とのピ
ッチは調整できる。従って、本発明のように、対向して
隣り合う側面端子同士の間隔を、チップコンデンサ内で
隣り合う側面端子同士の間隔よりも小さくすれば、対向
して隣り合う側面端子同士の結合が大きくなり、相互イ
ンダクタンスが大きくなるから、これら間でインダクタ
ンスをさらに低減させることができる。しかも、縦横格
子状に配列したチップコンデンサのいずれの側面端子同
士にも当てはまるので、全体として特にインダクタンス
を低減させることができる。
あって、チップコンデンサ同士の間には、絶縁樹脂体を
介設してなる配線基板とすると良い。
同士の間に絶縁樹脂体を介設しているので、側面端子同
士がショートすることが無く、確実に絶縁することがで
きる。逆に、絶縁樹脂体を介設しているので、チップコ
ンデンサの間隔を小さくすることができ、小さな面積に
多くのチップコンデンサを並べて配置することができ
る。
あって、前記チップコンデンサは、誘電体層を介して第
1電極層と第2電極層とが交互に前記主面に平行に積層
されたチップ積層セラミックコンデンサである配線基板
とすると良い。
にチップ積層セラミックコンデンサを用いる。積層セラ
ミックコンデンサは周波数特性が良好であるので高周波
成分のノイズをキャンセルすることができる。また、チ
ップコンデンサを搭載させた配線基板を製作するに当た
って、耐熱性が高いので、製造工程内で掛かる温度にも
確実に耐え、特性変化が僅少に抑えられる。従って、信
頼性の高い配線基板とすることができる。
あって、前記側面端子は、前記チップコンデンサのうち
前記主面側を向いた上面の周縁部に上面部を有し、この
上面部から上記上面の周縁を越えて前記側面上を前記主
面側から前記裏面側に向かって延びる側面端子である配
線基板とすると良い。
を有するので、この上面部からビアや配線を通じて、共
通第1電位及び共通第2電位を主面側に容易に引き出す
ことができる。なお、上面部としては、チップコンデン
サの上面に平板状(パッド状)に形成しても良いが、主
面側に盛り上がったバンプ形状としても良い。
あって、前記コア基板は、前記裏面側に開口する凹部を
有し、前記チップコンデンサは、上記凹部の底面と上記
チップコンデンサの主面側の面とが対向して、上記凹部
内に搭載されてなる配線基板とすると良い。
に開口する凹部を形成し、チップコンデンサをこの凹部
内に搭載する。このため、ICチップ等を配線基板の主
面側に搭載した場合、本発明の配線基板は、凹部が形成
されていない配線基板と比較して、コア基板に凹部を形
成して肉厚を薄くした分、主面側のICチップとチップ
コンデンサとの距離が短くなる。従って、本発明の配線
基板は、凹部が形成されていない配線基板と比較して、
短い経路で主面側のICチップとチップコンデンサとを
接続することが可能になり、これらの経路で発生する抵
抗やインダクタンスを低減することが可能になる。
あって、前記樹脂絶縁層のうち、前記複数のチップコン
デンサを前記主面側に投影した領域内には、上記主面上
に搭載するICチップの複数の接続端子とそれぞれ接続
可能な複数のIC接続端子が形成されてなる配線基板と
すると良い。
ち、複数のチップコンデンサを主面側に投影した領域内
に、主面上に搭載するICチップの複数の接続端子とそ
れぞれ接続可能な複数のIC接続端子が形成されてい
る。つまり、チップコンデンサとICとが配線基板の積
層方向(上下方向)に略対向して搭載される。このた
め、チップコンデンサとICとの配線経路を短くするこ
とが可能になり、これらの経路で発生する抵抗、インダ
クタンスをさらに低減することが可能になる。
施形態を、図1〜図5を参照しつつ説明する。図1に示
す配線基板100は、コア基板110と、コア主面11
0b側に積層されたエポキシ樹脂からなる樹脂絶縁層1
22〜125、ベタ導体層126,127、及び配線層
128,129を有する。さらに、樹脂絶縁層122〜
125のうちいずれか、または複数の樹脂絶縁層を貫通
するビア導体131〜133が形成されている。さら
に、コア基板110のコア裏面110c側には、チップ
コンデンサ113が多数搭載されている。また、樹脂絶
縁層125上(配線基板100の主面100b)のう
ち、チップコンデンサ113を主面100b側に投影し
た領域E(図1の中央部)には、バンプ134(IC接
続端子)が多数形成され、破線で示すICチップCHの
下面CHAに多数形成された接続端子CHTとそれぞれ
フリップチップ接続可能とされている。
矩形板状で、厚さ約1.0mmのガラス−エポキシ樹脂
複合材料からなり、その主面110bと裏面110cと
の間には、これを貫通する多数のスルーホール用貫通孔
111Hが穿孔されている。スルーホール用貫通孔11
1H内には、公知のスルーホール導体112が形成さ
れ、その内側には充填樹脂112Rが充填されている
(図1右下の拡大図参照)。コア基板110のコア主面
110bには、スルーホール導体112と接続するベタ
導体層126が形成され、コア裏面110cには、スル
ーホール導体112と接続するパッド151及びソルダ
ーレジスト層141が形成されている。
端)は樹脂絶縁層124と125との間、あるいは樹脂
絶縁層123と124との間に形成された配線層12
8,129によって、それぞれ周縁側(図1中、右また
は左方向)にファンアウトし、樹脂絶縁層124〜12
2あるいは123〜122をそれぞれ貫通するビア導体
133、及びスルーホール導体112を通じてコア裏面
100cに形成されたパッド151に接続している。こ
れらは、例えば、信号用配線として使用される。バンプ
134のうち、残りは樹脂絶縁層125〜122あるい
は125〜123をそれぞれ貫通するビア導体132に
よって、コア基板110と樹脂絶縁層122との間、あ
るいは樹脂絶縁層122と123との間に形成された略
平板状のベタ導体層126,127に接続する。なお、
次述するように本実施形態では、第1ベタ導体層126
は+の電源電位(共通第1電位)に、第2ベタ導体層1
27は接地電位(共通第2電位)に接続される。
110を貫通するスルーホール導体112によって、チ
ップコンデンサ113の一方の側面端子115bに接続
し、第2ベタ導体層127は、樹脂絶縁層122を貫通
するビア導体131、及びコア基板110を貫通するス
ルーホール導体112によって、チップコンデンサ11
3の他方の側面端子115cに接続する。これによっ
て、ICチップCHを搭載したときは、コンデンサ11
3とICチップCHとが極めて近い距離で接続され、ま
た電源電位及び接地電位が供給される。
拡大して示すように、BaTiO3系の高誘電体セラミ
ックからなる積層セラミックコンデンサである。このう
ちコンデンサ本体114は、略直方形状(3.2×1.
6×0.8mm)であり、配線基板100の主面100
b側(図1の上方)を向きコンデンサ上面113uであ
る上面114u、下面110c側(図1の下方)を向き
コンデンサ下面113dである下面114d、及び4つ
の側面114S(114S1,114S2,114S
3,114S4)を有している(図4参照)。
方の電極層114cとが、セラミック高誘電体層114
eを介して交互に、上面114uに平行に(側面114
Sに垂直に)、従って、主面100bに平行に多数積層
されている。これらの電極層114b,114cはNi
からなる。各電極層114b,114cの一部が、図1
3(b)に示したコンデンサと同様に、それぞれ第1側
面114S1及び第3側面114S3に引き出されて、
Cuからなる側面端子115に接続している。具体的に
は一方の電極層114bが一方の側面端子115bに、
他方の電極層114cが他方の側面端子115cに接続
している。
上面114uに上面部115bu,115cuを、下面
114dに下面部115bd,115cdをそれぞれ有
している。従って、側面端子115b,115cは、こ
の上面部115bu,115cuから上面114uの周
縁を越えて、側面114Sを上面114uから下面11
4dに向かって延び、さらに、下面114dの周縁を越
えて下面部115bd,115cdに接続している。
は、第1側面114S1とこれに対向する第3側面11
4S3に、それぞれ4つの側面端子115が形成されて
おり、第2側面114S2及び第4側面114S4には
側面端子115は形成されていない。また、図4に示す
ように、1つのチップコンデンサ113について、第1
側面114S1から時計回りに第2側面114S2、第
3側面114S3、第4側面114S4の順に見ると、
側面端子115b,115cは交互に並んで配置されて
いる。つまり、後述するように、電極層114b,11
4cをのいずれか一方を+の電源電位(図4に「+」で
示す)に、他方を接地電位(図4に「G」で示す)にす
ると、「+」で示す電源電位に接続する側面端子115
bと、「G」で示す接地電位に接続する側面端子115
cとが交互に並ぶ構造とされている。
及び図5に示すように、隣り合うチップコンデンサ11
3の第1側面114S1と第3側面113S3同士、及
び第2側面114S2と第4側面114S4同士が対向
するように、主面100bから見て、縦横格子状に配置
されている。このため、電源電位と接地電位とを各チッ
プコンデンサ113への接続を考慮することにより、図
4に示すように、隣り合って対向する側面端子115同
士を、別の電位にする、つまり一方の側面端子115b
を電源電位に、他方の側面端子115cを接地電位にす
ることができる。
ついて充放電させると、前記したように、側面端子11
5に電流が流れる(図1及び図5参照)。この電流によ
って、側面114S1などを上下方向に延びる側面端子
115には、自己インダクタンスが発生する。なお、図
中の矢印は電流の方向を示す。1つのチップコンデンサ
113についてみると、隣の側面端子115との関係で
は、接続される電位が異なるので、充放電の際に流れる
電流の向きが逆になる。従って、両者の結合によって発
生する相互インダクタンスの分だけ、自己インダクタン
スを減少させることができる。
3同士についてみると、隣り合って対向する側面端子1
15同士の関係でも、接続される電位が異なるので、充
放電の際に流れる電流の向きが逆になる。従って、両者
の結合によって発生する相互インダクタンスの分だけ、
自己インダクタンスを減少させることができる。本実施
形態では、チップコンデンサ113を縦横格子状に配置
している。このため、対向する第1側面114S1と隣
のコンデンサの第3側面114S3の側面端子同士につ
いて、さらには、対向して隣り合う側面端子115のい
ずれについても、上記のようにインダクタンスを抑制す
ることができるので、全体としてさらにインダクタンス
を低下させることができる
に、チップコンデンサ113内で隣り合う側面端子11
5同士の間隔(ピッチ)P1=0.8mmよりも、隣り
合うチップコンデンサ113同士の隣り合って対向する
側面端子115同士の間隔(ピッチ)P2=0.4mm
の方が小さくされている。このため、隣り合って対向す
る側面端子115同士の結合が大きくなり、インダクタ
ンスをより小さくすることができる。
プコンデンサ113を多数搭載しているため、ノイズを
確実に除去できる上、複数のチップコンデンサ113を
並列に接続しているので、搭載するコンデンサ全体とし
てのインダクタンスも低減させることができる。しか
も、各チップコンデンサ113について見ると、隣り合
って対向する側面端子115同士の極性が異なり、流れ
る電流の向きが逆向きになる。このため、インダクタン
スをさらに減少させることができ、より一層、低インダ
クタンスでICチップCHとコンデンサ113とを接続
することができる。また、チップコンデンサ113の側
面端子115には、上面部115bu,115cuを形
成しているので、コア基板110のコア裏面110cに
形成したパッド152(152b,152c)と側面端
子115(115b,115c)との接続が容易にな
る。
の主面110b側に樹脂絶縁層122〜125を形成
し、裏面110cには裏面絶縁層を形成しない、片面積
層配線基板である。このため、配線基板100は、両面
積層配線基板と比較して裏面絶縁層を有しない分、安価
である。また、配線基板100は、両面積層配線基板と
比較して裏面絶縁層を有しない分、主面側のICチップ
と裏面側のチップコンデンサとの距離が短くなる。従っ
て、配線基板100は、両面積層配線基板と比較して、
短い経路で主面側のICチップと裏面側のチップコンデ
ンサとを接続することができ、これらの経路で発生する
抵抗やインダクタンスを低減することができる。
125のうち、チップコンデンサ113を主面100b
側に投影した領域Eに、主面100b上に搭載するIC
チップCHの複数の接続端子CHTとそれぞれ接続可能
な複数のバンプ134が形成されている(図1参照)。
つまり、チップコンデンサ113とICチップCHとが
配線基板100の積層方向(上下方向)に略対向して搭
載される。このため、チップコンデンサ113とICチ
ップCHとの配線経路をさらに短くすることができ、こ
れらの経路で発生する抵抗、インダクタンスをさらに低
減することができる。
造方法について図1〜図3を参照しつつ説明する。ま
ず、ガラス−エポキシ樹脂複合材料からなり、主面11
1b及び裏面111cに厚さ約16μmの銅箔を張り付
けた、31×31mmの矩形状で厚さ約1.0mmの両
面銅張りのコア基板本体111を用意する(図2を参
照)。そして、コア基板本体111の所定の位置に、ド
リルまたはレーザによって、その主面111bと裏面1
11cとの間を貫通する多数のスルーホール用貫通孔1
11Hを穿孔する。
uメッキ及びエッチングによって、スルーホール用貫通
孔111H内にスルーホール導体112を形成し、主面
111bの所定の位置にスルーホール導体112と接続
するように第1ベタ導体層126を形成し、裏面111
cの所定の位置にスルーホール導体112と接続するよ
うにパッド151,152を形成して、コア基板110
を形成する。なお、図2に拡大して示すように、スルー
ホール導体112としては、スルーホール用貫通孔11
1Hの内周に内周スルーホール導体112THを形成す
るほか、その中心部に充填樹脂112Rを充填形成し
た。
10c同士を、接着層135によって、その外周縁より
外側の不要部118(図2の左右下面)で貼りあわせ
て、一対のコア基板110とする(図3参照)。次い
で、一対のコア基板110のうち2つのコア主面110
bについて、以下の工程を同時に行い、図3に示すよう
に樹脂絶縁層等を積層する。まず、コア主面110b上
に樹脂絶縁層122を形成する。同様に、公知のビルド
アップ工法によって、各樹脂絶縁層123〜125を形
成すると共に、各層間には、第2ベタ導体層127、配
線層128,129を形成する。また、各樹脂絶縁層を
貫通するビア導体131,132,133を形成する。
さらに、各ビア導体132と接続するように、樹脂絶縁
層125上にバンプ134を形成する。
あわせて、同時に樹脂絶縁層等を積層するのは、2つの
コア基板110を貼りあわせることによって、樹脂絶縁
層等の積層時に基板が反るのを防止することができるか
らである。次に、コア基板110同士を貼りあわせてい
る接着層135を切り離して、一対のコア基板110に
樹脂絶縁層等を積層したものを分離する。その後、コア
基板110の裏面110cに所定パターンのソルダーレ
ジスト層141を形成する(図1参照)。その後、チッ
プコンデンサ113を裏面110c側に配置し、側面端
子115bの上面部115buと第1パッド152bと
を、側面端子115cの上面部115cuと第2パッド
152cとを、ハンダ153によって接続する。このよ
うにして、図1に示すような配線基板100を完成す
る。
は、2つのコア基板110を接着層135を介して貼り
あわせ、一対のコア基板110とした後、このような十
分な強度を持つ一対のコア基板110の主面110b上
に絶縁樹脂層及び配線層を積層している。従って、コア
基板110の片面にだけ樹脂絶縁層が積層されていて
も、従来のような補強材を取り付けることが不要とな
り、低コストで製造することが可能となる。
形態について、図6を参照しつつ説明する。本実施形態
の配線基板200は、実施形態1にかかる配線基板10
0と比較して、コンデンサ接続用のパッドとIC接続用
のバンプとを結ぶ配線については、ほぼ同様の構造を有
している。但し、実施形態1では、配線基板の裏面側に
突出するようにチップコンデンサを裏面に搭載した。こ
れに対し、本実施形態2では、コア基板に配線基板の裏
面側に開口する凹部を形成し、チップコンデンサを凹部
内に搭載する。従って、ここでは、実施形態1と異なる
部分を中心に説明し、同様な部分については、説明を省
略または簡略化する。
図6に示すように、配線基板本体201とチップコンデ
ンサ113とによって構成されている。配線基板本体2
01は、裏面201c側に開口する凹部287が形成さ
れたコア基板280と、コア主面280b上に積層され
た、実施形態1と同様の、樹脂絶縁層122〜125、
ベタ導体層226,127、及び配線層128,129
を有する。さらに、実施形態1と同様に、樹脂絶縁層1
22〜125のうちいずれか、または複数の樹脂絶縁層
を貫通するビア導体131〜133が形成されている。
また、チップコンデンサ113は、チップコンデンサの
上面113uが凹部287の底面287bに対向するよ
うに、凹部287内に配置されている。
比較的肉薄の第1コア部260と比較的肉厚の第2コア
部270とによって形成される。第1コア部260は、
31mm×31mmの矩形で厚さ約200μmのガラス
−エポキシ樹脂からなり、図7に示すように、その中央
付近には第1コア部260の厚さ方向に貫通する直径約
100μmの多数のスルーホール用貫通孔261Hが穿
孔されている。スルーホール用貫通孔261H内には、
公知のスルーホール導体262が形成され、その内側に
は充填樹脂262Rが充填されている。(図7の拡大図
参照) 第2コア部270(図6参照)は、31mm×31mm
の矩形で厚さ約800μmのガラス−エポキシ樹脂から
なり、その中央付近には凹部287が形成されている。
凹部287は平面視で縦・横約15mm×15mmの略
正方形である。
は、厚さ約60μmの接着層245を介して貼り合わさ
れることにより積層され、コア基板280を形成してい
る。コア基板280のうち凹部287の周囲(図6の左
右)には、図6に拡大して示すように、その厚さ方向に
貫通する直径約100μmの多数のスルーホール用貫通
孔281Hが穿孔されている。スルーホール用貫通孔2
81H内には、公知のスルーホール導体282が形成さ
れ、その内側には充填樹脂282Rが充填されている。
さらに、コア基板280のコア裏面280cには、スル
ーホール導体282と接続するパッド255とソルダー
レジスト層243が形成されている。また、凹部287
の底面287bには、実施形態1のコンデンサ接続用の
パッド152と同様のコンデンサ接続用のパッド252
とエポキシ系樹脂からなるソルダーレジスト層244と
が形成されている。コンデンサ接続用のパッド252は
スルーホール導体262と接続している。
成されているベタ導体層226は、実施形態1のベタ導
体層126と同様のパターンであり、スルーホール導体
282と接続している。また、実施形態1と同様に、樹
脂絶縁層125上(配線基板200の主面200b)の
うち、チップコンデンサ113を主面200b側に投影
した領域E(図6の中央部)には、バンプ134が多数
形成され、破線で示すICチップCHの下面CHAに多
数形成された接続端子CHTとそれぞれフリップチップ
接続可能とされている。
配線基板200によれば、実施形態1と同様に、バンプ
134のうち一部(図6の左右端)は、配線層128,
129によってそれぞれ周縁側(図6中、右または左方
向)にファンアウトし、ビア導体133、及びスルーホ
ール導体282を通じてパッド255に接続している。
これらは、例えば、信号用配線として使用される。さら
に、実施形態1と同様に、バンプ134のうち残りは、
ビア導体132によってベタ導体層226,127に接
続する。なお、実施形態1と同様に、第1ベタ導体層2
26は+の電源電位(共通第1電位)に、第2ベタ導体
層127は接地電位(共通第2電位)に接続される。
体層126はスルーホール導体262によって、チップ
コンデンサ113の一方の側面端子115bに接続し、
第2ベタ導体層127は、ビア導体131及びスルーホ
ール導体262によって、チップコンデンサ113の他
方の側面端子115cに接続する。これによって、IC
チップCHを搭載したときは、コンデンサ113とIC
チップCHとが極めて近い距離で接続され、また電源電
位及び接地電位が供給される。
プコンデンサ113は、実施形態1と同様に配置されて
いる。従って、隣り合ったチップコンデンサ113同士
についてみると、隣り合って対向する側面端子115同
士の関係で、接続される電位が異なるので、充放電の際
に流れる電流の向きが逆になる。従って、両者の結合に
よって発生する相互インダクタンスの分だけ、自己イン
ダクタンスを減少させることができる(図5及び図6参
照)。さらに、チップコンデンサ113は、縦横格子状
に配置されているため、対向して隣り合う側面端子11
5のいずれについても、上記のようにインダクタンスを
抑制することができるので、全体としてさらにインダク
タンスを低下させることができる。その上、図4に示す
ように、P1=0.8mm、P2=0.4mmとなって
いるため、隣り合って対向する側面端子115同士の結
合が大きくなり、インダクタンスをより小さくすること
ができる。
施形態1と同様に、コア基板280の主面280b側に
樹脂絶縁層122〜125を形成し、裏面280cには
裏面絶縁層を形成しない、片面積層配線基板である。こ
のため、配線基板200は、両面積層配線基板と比較し
て裏面絶縁層を有しない分、安価である。また、配線基
板200は、両面積層配線基板と比較して裏面絶縁層を
有しない分、主面側のICチップと裏面側のチップコン
デンサとの距離が短くなる。従って、配線基板200
は、両面積層配線基板と比較して、短い経路で主面側の
ICチップと裏面側のチップコンデンサとを接続するこ
とができ、これらの経路で発生する抵抗やインダクタン
スを低減することができる。
と同様に、樹脂絶縁層125のうち、チップコンデンサ
113を主面200b側に投影した領域Eに、主面20
0b上に搭載するICチップCHの複数の接続端子CH
Tとそれぞれ接続可能な複数のバンプ134が形成され
ている(図6参照)。つまり、チップコンデンサ113
とICチップCHとが配線基板200の積層方向(上下
方向)に略対向して搭載される。このため、チップコン
デンサ113とICチップCHとの配線経路をさらに短
くすることができ、これらの経路で発生する抵抗、イン
ダクタンスをさらに低減することができる。
コンデンサ113を、凹部287内に搭載している。従
って、主面200b上に搭載するICチップCHとチッ
プコンデンサ113とが、肉薄の第1コア部260を挟
んで搭載される。このため、凹部が形成されていない配
線基板と比較して、配線基板のICチップ接続用のバン
プとチップコンデンサの端子(上面部)との距離を短く
し、さらには、主面上に搭載するICチップとチップコ
ンデンサとの距離を短くすることができる。従って、凹
部が形成されていない配線基板と比較して、短い経路で
配線基板のICチップ接続用のバンプとチップコンデン
サの端子(上面部)とを接続することが可能になり、こ
れらの経路で発生する抵抗成分やインダクタンス成分を
さらに抑制できる。
造方法について、図6〜図10を参照して説明する。ま
ず、ガラス−エポキシ樹脂複合材料からなり、主面26
5b及び裏面265cに厚さ約16μmの銅箔を貼り付
けた、31mm×31mmの矩形で厚さ約200μmの
両面銅張の第1コア基板本体265を用意する(図7参
照)。そして、第1コア基板本体265の所定の位置
に、レーザまたはドリルによって、その主面265bと
裏面265cとの間を貫通する多数のスルーホール用貫
通孔261Hを穿孔する。
uメッキ及びエッチングによって、スルーホール用貫通
孔261H内にスルーホール導体262を形成し、主面
265に銅メッキ層268を形成し、裏面265cの所
定の位置に、スルーホール導体262と接続するパッド
252と、配線層267を形成する。次いで、裏面26
5cの所定の位置にエポキシ系樹脂からなるソルダーレ
ジスト層244をパッド252が露出するように形成し
て、第1コア部910を含む第1コア基板269を形成
する。なお、図7に拡大して示すように、スルーホール
導体262としては、スルーホール用貫通孔261Hの
内周に内周スルーホール導体262THを形成するほ
か、その中心部に充填樹脂262Rを充填形成した。
シ樹脂複合材料からなり、主面275b及び裏面275
cに厚さ約16μmの銅箔を貼り付けた、31mm×3
1mmの矩形で厚さ約800μmの両面銅張の第2コア
基板本体275を用意する。そして、第2コア基板本体
275の主面275b側を、エンドミルによって座ぐり
加工することにより、図8(a)に示すような平面視略
ロ字状の凹溝273を、第2コア基板本体275の中央
部に形成する。次いで、主面275b側の銅箔をエッチ
ングして、凹溝273の周囲に配線層277を形成す
る。このようにして、図8(b)に示すような第2コア
部270を含む第2コア基板279を形成する。
69の裏面269cと第2コア基板279の主面279
bとの間に、接着性のあるプリプレグからなる接着層2
45を配置して、加熱・押圧することによって、第1コ
ア基板269と第2コア基板279とを接着・積層す
る。なお、このとき、過剰な接着層245がある場合
は、凹溝273内に収容される。次いで、この周縁部分
の所定の位置にレーザまたはドリルによって穿孔し、こ
の厚さ方向に貫通する直径約100μmのスルーホール
用貫通孔281Hを形成する。
キ、及び電解銅メッキを施し、各スルーホール用貫通孔
281H内にスルーホール導体282、及び主面284
b上と裏面284c上に図示しない銅メッキ層が形成さ
れる。そして、主面284b上の銅メッキ層を実施形態
1と同様のパターンにエッチングして、主面284bの
所定の位置にスルーホール導体282と接続するように
第1ベタ導体層226を形成する。なお、図9に拡大し
て示すように、スルーホール導体282としては、スル
ーホール用貫通孔281Hの内周に内周スルーホール導
体282THを形成するほか、その中心部に充填樹脂2
82Rを充填形成した。このとき、スルーホール導体2
82は、配線層267,277と接続している。また、
裏面284c上の銅メッキ層をエッチングし、パッド2
55を形成する。以上のようにして、図9に示すような
コア基板本体284を形成する。
84c同士を、その外周縁より外側の不要部284d
(図9の左右下面)で貼りあわせて、図示しない一対の
コア基板本体284とする。次いで、一対のコア基板本
体284のうち2つの主面284bについて、以下の工
程を同時に行う。実施形態1と同様に、公知のビルドア
ップ配線基板の形成手法によって、各樹脂絶縁層122
〜125を形成すると共に、各層間には、第2ベタ導体
層127、配線層128,129を形成し、また各樹脂
絶縁層を貫通するビア導体131,132,133を形
成する。さらに、各ビア導体132と接続するように、
樹脂絶縁層125上にバンプ134を形成する。
貼りあわせて、同時に樹脂絶縁層等を積層するのは、2
つのコア基板本体284を貼りあわせることによって、
樹脂絶縁層等の積層時に基板が反るのを防止することが
できるからである。次に、コア基板本体284同士を貼
りあわせている不要部284dで切り離して、一対のコ
ア基板本体284に樹脂絶縁層等を積層したものを分離
する。その後、コア基板本体284の裏面284c上に
所定パターンのソルダーレジスト層243を形成する
(図10参照)。次に、コア基板本体284の裏面28
4c側から、図9に二点鎖線で示すように、凹溝273
の裏側にエンドミルによって凹溝(二点鎖線部分)を形
成し、第2コア基板279の中央部分を切り離して除去
し、凹部287を形成する。(このとき、コア基板本体
284がコア基板280となる。)こうして、図10に
示すような配線基板本体201が完成する。
1は、肉薄の第1コア基板269に接着層245を介し
て肉厚の第2コア基板279を積層し、コア基板本体2
84を形成した後、このような十分な強度を持つコア基
板本体284の主面284b上に絶縁樹脂層及び配線層
を積層している。従って、コア基板本体284の片面に
だけ樹脂絶縁層が積層されていても、従来のような補強
材を取り付けることが不要となり、低コストで製造する
ことが可能となる。
板本体201の凹部287内に配置し、側面端子115
bの上面部115buと第1パッド252bとを、側面
端子115cの上面部115cuと第2パッド252c
とを、ハンダ153によって接続する。このようにし
て、配線基板200を完成する。その後さらに、側面端
子115bの下面部115bd及び側面端子115cの
上面部115cdを露出するようにして凹部287内に
樹脂を充填し、コンデンサ113を埋め込んでも良い。
即して説明したが、本発明は上記実施形態に限定される
ものではなく、その要旨を逸脱しない範囲で、適宜変更
して適用できることはいうまでもない。例えば、上記実
施形態1,2においては、チップコンデンサの第1側面
と第3側面にそれぞれ同数の側面端子115等が形成さ
れたコンデンサを用いた。しかし、例えば、図11に示
すチップコンデンサ413のように、第1側面413S
1と第3側面413S3だけでなく、第2側面413S
2及び第4側面413S4にも側面端子415(415
b,415c)を同数(図では2ヶずつ)形成したもの
を用いても良い。この際、隣り合う側面端子415の電
位を、図11に示すように、共通第1電位(例えば、
「+」で示す電源電位)と共通第2電位(例えば「G]
で示す接地電位)とが交互に現れる配置とする。このよ
うにしたチップコンデンサ413を用いても、対向して
隣り合う側面端子415同士でインダクタンスを打ち消
し合うので、より低インダクタンスでチップコンデンサ
とICチップ等とを接続することができるようになる。
集して配置し、1つのチップコンデンサにおいて隣り合
う側面端子415同士の間隔P1,P3よりも、隣り合
うチップコンデンサ413同士の対向する側面端子41
5同士の間隔P2,P4を小さくすると、さらに低イン
ダクタンスにすることができる。また、上記実施形態で
は、いずれもチップコンデンサとして同一形状のものを
用い、これらを縦横格子状に配置した。しかし、隣り合
うコンデンサの側面端子同士が対向して隣り合ってお
り、それらの極性が異なるように接続されていれば良
い。少なくともこれらの側面端子同士の間ではインダク
タンスの低減を図ることができるからである。
ンサ113と主面100b等との間に、第1ベタ導体層
126,第2ベタ導体層127などを形成した。このよ
うにすると、一般に側面端子115等の間隔などに比し
て、間隔の狭くされているバンプ134との接続が容易
にできるメリットがある。しかし、各バンプ134のう
ち所定のバンプとチップコンデンサ113の側面端子1
15b,115cとを適切に接続できれば良く、樹脂絶
縁層123〜125の層間に形成した配線層や樹脂絶縁
層122等を貫通するビア導体によって、側面端子11
5と各々のバンプ134とを接続するようにしても良
い。また第1ベタ導体層126や第2ベタ導体層127
として平板状の導体層を形成したが、これらに代えて格
子状(メッシュ状)の導体層を用いることもできる。
の層間やコア基板110の主面110b上に縞状(スト
ライプ状)の導体層を設け、各縞状導体層が交互に共通
第1電位(電源電位)及び共通第2電位(接地電位)と
なるように、個々の縞状導体層と側面端子115b,1
15cを接続する。さらにこの縞状導体層と各バンプ1
34とを接続するという構造にしても良い。さらにま
た、上記実施形態では、コア基板の主面側に樹脂絶縁層
122〜125を形成したが、これよりも多数または少
数の樹脂絶縁層を、コア基板の主面側に積層した配線基
板としても良い。また、コア基板の裏面側には裏面絶縁
層を形成していないが、主面側の樹脂絶縁層より少ない
裏面絶縁層を形成しても良い。但し、ICチップとチッ
プコンデンサとの距離が近くなるという点で、裏面絶縁
層は少ないほうが良い。
ある。
110の断面図である。
を説明するための説明図である。
3の各側面端子の電位を示す説明図である。
3の様子及び側面端子を流れる電流の方向を示す斜視説
明図である。
ある。
基板269の断面図である。
基板279を示す図であり、(a)はその上面図、
(b)はそのA−A断面拡大図である。
本体284の断面図である。
板本体201の断面図である。
子の電位を示す説明図である。
した従来の配線基板を示す説明図である。
説明図であり、(a)はその斜視図、(b)はその構造
を示す。
Claims (10)
- 【請求項1】主面と裏面とを有する配線基板であって、 コア基板と、 上記コア基板の上記主面側に複数積層された樹脂絶縁層
と、を備え、 上記コア基板の上記裏面側に裏面絶縁層が無いか、上記
主面側に複数積層された上記樹脂絶縁層より少ない層数
の上記裏面絶縁層を有し、 一方の電極が共通第1電位に、他方の電極が共通第2電
位にそれぞれ接続される複数のチップコンデンサを上記
裏面側に露出して搭載してなり、 上記チップコンデンサは、 側面上を上記主面側から上記裏面側に向かって延びる側
面端子を有するチップコンデンサであり、 一の上記チップコンデンサの上記共通第1電位に接続さ
れる上記側面端子と、他の上記チップコンデンサの上記
共通第2電位に接続される上記側面端子とが対向し隣り
合って配置されてなる配線基板。 - 【請求項2】主面と裏面とを有する配線基板であって、 コア基板と、 上記コア基板の上記主面側に複数積層された樹脂絶縁層
と、を備え、 上記コア基板の上記裏面側に裏面絶縁層が無いか、上記
主面側に複数積層された上記樹脂絶縁層より少ない層数
の上記裏面絶縁層を有し、 一方の電極が共通第1電位に、他方の電極が共通第2電
位にそれぞれ接続される複数のチップコンデンサを上記
裏面側に露出して搭載してなり、 上記チップコンデンサは、 平面状側面と、 上記平面状側面上を上記主面側から上記裏面側に向かっ
て延びる複数の側面端子と、を有し、 上記側面端子は、上記平面状側面に沿う上記主面と平行
な方向に、上記共通第1電位に接続される第1電位側面
端子と上記共通第2電位に接続される第2電位側面端子
とが交互に配置されてなるチップコンデンサであり、 一の上記チップコンデンサの上記平面状側面と他の上記
チップコンデンサの上記平面状側面とが対向して配置さ
れ、 上記一のチップコンデンサと上記他のチップコンデンサ
との間で対向して隣り合う上記側面端子は、それぞれ、
一方が上記第1電位側面端子であり、他方が上記第2電
位側面端子である配線基板。 - 【請求項3】請求項2に記載の配線基板であって、 前記一のチップコンデンサと前記他のチップコンデンサ
との間で対向して隣り合う側面端子同士の間隔を、チッ
プコンデンサ内で隣り合う上記側面端子同士の間隔より
も小さくしてなる配線基板。 - 【請求項4】主面と裏面とを有する配線基板であって、 コア基板と、 上記コア基板の上記主面側に複数積層された樹脂絶縁層
と、を備え、 上記コア基板の上記裏面側に裏面絶縁層が無いか、上記
主面側に複数積層された上記樹脂絶縁層より少ない層数
の上記裏面絶縁層を有し、 一方の電極が共通第1電位に、他方の電極が共通第2電
位にそれぞれ接続される複数のチップコンデンサを上記
裏面側に露出して搭載してなり、 上記チップコンデンサは、 略直方体状で、 側面上を上記主面側から上記裏面側に向かって延びる側
面端子を有し、 上記側面端子は、4つの上記側面のうち、 第1側面とこれに対向する第3側面とに同数形成され、 上記第1側面に隣接し互いに対向する第2側面と第4側
面とには、形成されないか、同数形成され、 上記第1側面、第2側面、第3側面及び第4側面の順に
巡る周方向に、上記共通第1電位に接続される第1電位
側面端子と上記共通第2電位に接続される第2電位側面
端子とが交互に配置されてなるチップコンデンサであ
り、 上記各チップコンデンサは、隣り合うチップコンデンサ
の上記第1側面と第3側面とが、または第2側面と第4
側面とが対向して隣り合う縦横格子状に配置され、 隣り合うチップコンデンサ間で対向して隣り合う上記側
面端子は、それぞれ、一方が上記第1電位側面端子であ
り、他方が上記第2電位側面端子である配線基板。 - 【請求項5】請求項4に記載の配線基板であって、 前記隣り合うチップコンデンサ間で対向して隣り合う側
面端子同士の間隔を、チップコンデンサ内で隣り合う上
記側面端子同士の間隔よりも小さくしてなる配線基板。 - 【請求項6】請求項1〜請求項5のいずれか一項に記載
の配線基板であって、 チップコンデンサ同士の間には、絶縁樹脂体を介設して
なる配線基板。 - 【請求項7】請求項1〜請求項6のいずれか一項に記載
の配線基板であって、 前記チップコンデンサは、誘電体層を介して第1電極層
と第2電極層とが交互に前記主面に平行に積層されたチ
ップ積層セラミックコンデンサである配線基板。 - 【請求項8】請求項1〜請求項7のいずれか一項に記載
の配線基板であって、 前記側面端子は、前記チップコンデンサのうち前記主面
側を向いた上面の周縁部に上面部を有し、この上面部か
ら上記上面の周縁を越えて前記側面上を前記主面側から
前記裏面側に向かって延びる側面端子である配線基板。 - 【請求項9】請求項1〜請求項8のいずれか一項に記載
の配線基板であって、 前記コア基板は、前記裏面側に開口する凹部を有し、 前記チップコンデンサは、上記凹部の底面と上記チップ
コンデンサの主面側の面とが対向して、上記凹部内に搭
載されてなる配線基板。 - 【請求項10】請求項1〜請求項9のいずれか一項に記
載の配線基板であって、 前記樹脂絶縁層のうち、前記複数のチップコンデンサを
前記主面側に投影した領域内には、上記主面上に搭載す
るICチップの複数の接続端子とそれぞれ接続可能な複
数のIC接続端子が形成されてなる配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001367657A JP3859225B2 (ja) | 2001-11-30 | 2001-11-30 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001367657A JP3859225B2 (ja) | 2001-11-30 | 2001-11-30 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003168870A true JP2003168870A (ja) | 2003-06-13 |
JP3859225B2 JP3859225B2 (ja) | 2006-12-20 |
Family
ID=19177372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001367657A Expired - Fee Related JP3859225B2 (ja) | 2001-11-30 | 2001-11-30 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3859225B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007115759A (ja) * | 2005-10-18 | 2007-05-10 | Tdk Corp | 積層コンデンサ、複合コンデンサおよびコンデンサモジュール、ならびにコンデンサの配置方法 |
JP2009141217A (ja) * | 2007-12-07 | 2009-06-25 | Tdk Corp | 貫通コンデンサの実装構造 |
JP2012109502A (ja) * | 2010-11-19 | 2012-06-07 | Toshiba Corp | 高周波回路 |
WO2014017228A1 (ja) * | 2012-07-26 | 2014-01-30 | 株式会社村田製作所 | モジュール |
-
2001
- 2001-11-30 JP JP2001367657A patent/JP3859225B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007115759A (ja) * | 2005-10-18 | 2007-05-10 | Tdk Corp | 積層コンデンサ、複合コンデンサおよびコンデンサモジュール、ならびにコンデンサの配置方法 |
JP2009141217A (ja) * | 2007-12-07 | 2009-06-25 | Tdk Corp | 貫通コンデンサの実装構造 |
JP4492690B2 (ja) * | 2007-12-07 | 2010-06-30 | Tdk株式会社 | 貫通コンデンサの実装構造 |
JP2012109502A (ja) * | 2010-11-19 | 2012-06-07 | Toshiba Corp | 高周波回路 |
WO2014017228A1 (ja) * | 2012-07-26 | 2014-01-30 | 株式会社村田製作所 | モジュール |
US9293446B2 (en) | 2012-07-26 | 2016-03-22 | Murata Manufacturing Co., Ltd. | Low profile semiconductor module with metal film support |
Also Published As
Publication number | Publication date |
---|---|
JP3859225B2 (ja) | 2006-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9363891B2 (en) | Printed wiring board and method for manufacturing the same | |
US6577490B2 (en) | Wiring board | |
US6921977B2 (en) | Semiconductor package, method of production of same, and semiconductor device | |
US6914322B2 (en) | Semiconductor device package and method of production and semiconductor device of same | |
KR101384082B1 (ko) | 캐패시터 내장 배선기판 및 부품 내장 배선기판 | |
KR100517009B1 (ko) | 다층배선기판및이의제조방법 | |
JP2004179232A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
US20130215586A1 (en) | Wiring substrate | |
JP2001028482A (ja) | 多層配線基板およびその製造方法 | |
JP2003229672A (ja) | 配線基板 | |
JP3854498B2 (ja) | 配線基板 | |
JP2011138811A (ja) | 電子部品内蔵モジュール | |
JP2003229510A (ja) | 配線基板 | |
JP2003168870A (ja) | 配線基板 | |
US11658142B2 (en) | Connection arrangement, component carrier and method of forming a component carrier structure | |
JP2001339008A (ja) | 配線基板 | |
JP4299087B2 (ja) | プリント配線板 | |
JP2002204077A (ja) | 配線基板、配線基板本体、及びチップコンデンサ | |
JP2001339009A (ja) | 配線基板 | |
JP2004228521A (ja) | 配線基板およびその製造方法 | |
US20020166697A1 (en) | Circuit board construction | |
JP2002204046A (ja) | 配線基板 | |
JPH06326475A (ja) | 突起状接点部付き多層回路基板とその接続方法 | |
JPH10233573A (ja) | プリント配線板及び部品実装方法 | |
JP2003008235A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060918 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |