JP2009141217A - 貫通コンデンサの実装構造 - Google Patents

Abstract

【課題】ＥＳＬを低下させることが可能な、基板に対する貫通コンデンサの実装構造を提供する。
【解決手段】基板１０には、電源側導体層１３に接続される電源側ビアホール１７と、接地側導体層１４に接続される接地側ビアホール１８とが行方向及び列方向において交互に並んでいる。貫通コンデンサＣ１，Ｃ２は、直方体状をした素体２と、一対の端面２ａ，２ｂに形成された端子電極３，４と、一対の端面２ｃ，２ｄに形成された接地電極５，６とを有している。貫通コンデンサＣ１は基板１０の実装面側から見たときに、第ｉ１行目にあって１つの接地側ビアホール１８を挟んで並ぶ電源側ビアホール１７ａ，１７ｂの間に配置され、貫通コンデンサＣ２は基板１０の実装面側から見たときに、第ｉ１行目と隣り合う第ｉ２行目にあって１つの接地側ビアホール１８を挟んで並ぶ電源側ビアホール１７ｃ，１７ｄの間に配置されている。
【選択図】図２

Description

本発明は、基板に対して貫通コンデンサを実装してなる貫通コンデンサの実装構造に関する。

従来、この種の実装構造として、例えば特許文献１記載のものが知られている。特許文献１記載の実装構造では、積層基板は電源側のグリッド端子とグランド電極側のグリッド端子とを有しており、電源側のグリッド端子とグランド電極側のグリッド端子とは行方向及び列方向に交互に並んでいる。貫通コンデンサは一つのグランド電極側のグリッド端子の上に配されており、貫通コンデンサの各端子電極は、この一つのグリッド端子の周辺にある電源側のグリッド端子に半田付けされている。
特開２００７−１２９０４６号公報

特許文献１記載の実装構造では２種類のグリッド端子を交互に並べた積層基板を用いることによりＥＳＬを低く抑えているが、これ以外にも、ＥＳＬを低下可能な実装構造が望まれている。

そこで、ＥＳＬを低下させることが可能な、基板に対する貫通コンデンサの実装構造を提供することを課題とする。

本発明は、基板の実装面に第１及び第２の貫通コンデンサを実装してなる貫通コンデンサの実装構造であって、基板は、互いに絶縁された第１及び第２の導体部を内部に有する絶縁基板であり、実装面から第１の導体部まで伸びる複数の第１のビアホールと、実装面から第２の導体部まで伸びる複数の第２のビアホールと、実装面に形成され第１のビアホールに接続された第１のランド電極と、実装面に形成され第１のランド電極と絶縁された状態で第２のビアホールに接続された第２のランド電極とを備え、第１及び第２のビアホールは実装面側から見ると、行列状に配置されると共に行方向及び列方向において交互に並び、第１及び第２の貫通コンデンサは、長手方向を有する素体と、長手方向に対向する素体の２つの第１の端面に配された２つの第１の端子電極と、長手方向と直交する前素体の第２の端面に配された第２の端子電極とをそれぞれ備え、第１の貫通コンデンサは実装面側から見ると、所定の行又は列に含まれる２つの第１のビアホールの間に配置され、第１の貫通コンデンサが備える一方の第１の端子電極は当該２つの第１のビアホールの一方側に位置して第１のランド電極に接続され、第１の貫通コンデンサが備える他方の第１の端子電極は当該２つの第１のビアホールの他方側に位置して第１のランド電極に接続され、第１の貫通コンデンサが備える第２の端子電極は第２のランド電極に接続され、第２の貫通コンデンサは実装面側から見ると、所定の行又は列に対して平行な行又は列に含まれる２つの第１のビアホールの間に、第２の貫通コンデンサの一部領域が第１の貫通コンデンサの一部領域と対向するように配置され、第２の貫通コンデンサが備える一方の第１の端子電極は当該２つの第１のビアホールの一方側に位置して第１のランド電極に接続され、第２の貫通コンデンサが備える他方の第１の端子電極は当該２つの第１のビアホールの他方側に位置して第１のランド電極に接続され、第２の貫通コンデンサが備える第２の端子電極は第２のランド電極に接続されることを特徴とする。

本発明に係る実装構造によれば、積層基板には、第１の導体層につながる第１のビアホールと第２の導体層につながる第２のビアホールとが行方向及び列方向において交互に配列されている。そのため、隣り合うビアホールに互いに逆向きの電流を流すことができるので、積層基板のＥＳＬを低く抑えることができる。

第１の貫通コンデンサは所定の行又は列に含まれる２つの第１のビアホールの間に配置され、第２の貫通コンデンサは所定の行又は列と平行な行又は列に含まれる２つの第１のビアホールの間に配置される。しかも、第１の貫通コンデンサと第２の貫通コンデンサとは一部領域が互いに対向するように配置される。したがって、第１の貫通コンデンサと第２の貫通コンデンサとは実装面側から見ると、一部領域が対向しつつ略平行に並んだ状態となっている。第１の貫通コンデンサでは、第１の端子電極は第１のランド電極に接続され、第２の端子電極は第２のランド電極に接続される。第２の貫通コンデンサもまた、第１の端子電極は第１のランド電極に接続され、第２の端子電極は第２のランド電極に接続される。したがって、第１及び第２の貫通コンデンサでは共に、例えば第１の端子電極から第２の端子電極に向かって電流が流れることとなる。共に第１の端子電極から第２の端子電極に向かって電流が流れるうえに、一部領域が対向しつつ略平行に並んだ状態の第１及び第２の貫通コンデンサでは、かかる一部領域に流れる電流の向きが互いに逆となるので、電流に起因して発生する磁界が一部相殺される。その結果、貫通コンデンサのＥＳＬを低下させることができる。

このように本発明に係る実装構造では、基板だけでなく貫通コンデンサの実装位置に工夫を施すことによって、低ＥＳＬを実現可能としている。

好ましくは、第１の貫通コンデンサの素体のうち一方の第１の端面と第２の端子電極の形成部分との間の領域が、第２の貫通コンデンサの素体のうち一方の第１の端面と第２の端子電極の形成部分との間の領域に対向し、第１の貫通コンデンサの素体のうち他方の第１の端面と第２の端子電極の形成部分との間の領域が、第２の貫通コンデンサの素体のうち他方の第１の端面と第２の端子電極の形成部分との間の領域に対向しない。

この場合、第１及び第２の貫通コンデンサにおいて、電流が互いに逆向きに流れる領域同士が対向することとなる。したがって、電流に起因して発生する磁界をより効果的に相殺できるので、貫通コンデンサによるＥＳＬをいっそう低下させることができる。

好ましくは、間に第２の貫通コンデンサが配置される２つの第１のビアホールを含む行又は列は、所定の行又は列と隣り合う。

この場合、第１の貫通コンデンサと第２の貫通コンデンサとの距離がより近くなるため、電流に起因して発生する磁界をより確実に相殺することができる。したがって、貫通コンデンサのＥＳＬをより確実に低下させることができる。

本発明は、基板の実装面に第１及び第２の貫通コンデンサを実装してなる貫通コンデンサの実装構造であって、第１及び第２の貫通コンデンサは略平行且つ一部領域が互いに対向するように配置され、第１の貫通コンデンサの一部領域と第２の貫通コンデンサの一部領域とでは、電流が逆向きに流れることを特徴とする。

本発明によれば、略平行に並ぶ第１及び第２の貫通コンデンサは一部領域が互いに対向しており、当該一部領域に流れる電流の向きは第１の貫通コンデンサと第２の貫通コンデンサとで逆となる。よって第１及び第２の貫通コンデンサでは、電流に起因して発生する磁界が一部相殺される。その結果、第１及び第２の貫通コンデンサのＥＳＬを低下させることができ、ＥＳＬの低い実装構造を実現できる。

本発明によれば、ＥＳＬを低下させることが可能な、基板に対する貫通コンデンサの実装構造を提供することができる。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

図１（ａ）は貫通コンデンサの斜視図であり、図１（ｂ）は貫通コンデンサの上面図である。図２は第１の実施形態に係る貫通コンデンサの実装構造を示す上面図である。図３は図２のＩＩＩ−ＩＩＩ線での断面図である。なお図２では、図面を見易くするために、貫通コンデンサと基板との半田付け部分について記載を省略している。

貫通コンデンサ（第１の貫通コンデンサ）Ｃ１及び貫通コンデンサ（第２の貫通コンデンサ）Ｃ２は３端子貫通コンデンサと呼ばれるものであって、図１（ａ）に示されるように、直方体状をした素体２と、２つの端子電極（第１の端子電極）３，４と、２つの接地電極（第２の端子電極）５，６とを備えてそれぞれ構成されている。

２つの端子電極３，４は、素体２における長手方向に対向する一対の端面（第１の端面）２ａ，２ｂを覆うようにそれぞれ形成されている。端子電極（一方の第１の端子電極）３は端面２ａに形成され、端子電極（他方の第１の端子電極）４は端面２ｂに形成されている。端子電極３，４は多層化されており、素体２に接する内側の層には、例えばＣｕ、Ｎｉ、Ａｇ−Ｐｄなどが用いられ、外側の層には、例えばＮｉ−Ｓｎなどのめっきが施されている。

２つの接地電極５，６は、素体２において、端面２ａ，２ｂと直交する一対の端面（第２の端面）２ｃ，２ｄの略中央部分にそれぞれ形成され、互いに対向している。接地電極５は端面２ｃ側に形成され、接地電極６は端面２ｄ側に形成されている。接地電極５，６は、端子電極３，４と同様の材料によって多層化されている。また、接地電極５，６は、素体２の表面において、端子電極３，４とは電気的に絶縁されている。

図１（ｂ）に矢印で示されるように、貫通コンデンサＣ１，Ｃ２では、端子電極３，４から接地電極５，６に向かって電流が流れる。

基板１０は絶縁基板であって、図３に示されるように、第１の絶縁体層１１と、第２の絶縁体層１２と、電源側導体層（第１の導体部）１３と、接地側導体層（第２の導体部）１４とが積層されている。これらの層は、貫通コンデンサＣ１，Ｃ２が実装される実装面から、第１の絶縁体層１１、接地側導体層１４、第２の絶縁体層１２、電源側導体層１３の順で積層されている。

基板１０は、電源側ビアホール（第１のビアホール）１７と接地側ビアホール（第２のビアホール）１８とを備えている。電源側ビアホール１７は、実装面から第１及び第２の絶縁体層１１，１２を貫通して電源側導体層１３まで伸びている。接地側ビアホール１８は、実装面から第１の絶縁体層１１を貫通して接地側導体層１４まで伸びている。

図２に示されるように、基板１０を実装面側から見ると、電源側ビアホール１７及び接地側ビアホール１８は行列状に形成されている。電源側ビアホール１７及び接地側ビアホール１８は、行方向および列方向のいずれにおいても交互に並んでいる。電源側ビアホール１７とこれに隣り合う接地側ビアホール１８との間の距離は、貫通コンデンサＣ１，Ｃ２の長手方向の長さの略半分である。したがって、一つの接地側ビアホール１８を挟んで並ぶ電源側ビアホール１７，１７間の距離は、貫通コンデンサＣ１，Ｃ２の長手方向の長さと略同一となる。

基板１０は、電源側ランド電極（第１のランド電極）１５及び接地側ランド電極（第２のランド電極）１６を更に備えている。電源側ランド電極１５及び接地側ランド電極１６は、基板１０の実装面に位置している。

より具体的には、電源側ランド電極１５は、電源側ビアホール１７の開口を囲むように第１の絶縁体層１１の主面上に形成されている。電源側ランド電極１５は島状に複数存在し、一つの電源側ランド電極１５は一つの電源側ビアホール１７と対応している。各電源側ランド電極１５は、対応する電源側ビアホール１７を介して電源側導体層１３に接続される。

接地側ランド電極１６は、接地側ビアホール１８の開口を囲むように第１の絶縁体層１１の主面上に形成されている。より具体的には、接地側ランド電極１６は第１の絶縁体層１１の主面にのうち、電源側ランド電極１５の形成領域を除いた部分を覆っている。島状の電源側ランド電極１５と接地側ランド電極１６との間には間隙が設けられ、この間隙から第１の絶縁体層１１が露出している。これにより、電源側ランド電極１５と接地側ランド電極１６とは絶縁された状態となっている。接地側ランド電極１６は、複数の接地側ビアホール１８を介して接地側導体層１４に接続される。

電源側ランド電極１５及び接地側ランド電極１６が形成された基板１０の実装面に、先述した貫通コンデンサＣ１，Ｃ２が搭載される。貫通コンデンサＣ１は実装面側から見ると、所定の行に含まれる２つの電源側ビアホール１７の間に配置されている。より具体的には、貫通コンデンサＣ１は実装面側から見ると、第ｉ１行目に属し１つの接地側ビアホール１８を挟んで並ぶ電源側ビアホール１７ａ，１７ｂの間に配置されている。貫通コンデンサＣ１の端子電極３は電源側ビアホール１７ｂ側に位置しており、電源側ビアホール１７ｂに対応した電源側ランド電極１５に半田付けされる。貫通コンデンサＣ１の端子電極４は電源側ビアホール１７ａ側に位置しており、電源側ビアホール１７ａに対応した電源側ランド電極１５に半田付けされる。貫通コンデンサＣ１の接地電極５，６は、直下にある接地側ランド電極１６に半田付けされる。これにより、貫通コンデンサＣ１の端子電極３は電源側ランド電極１５と電源側ビアホール１７ｂとを介して電源側導体層１３に電気的に接続され、貫通コンデンサＣ１の端子電極４は電源側ランド電極１５と電源側ビアホール１７ａとを介して電源側導体層１３に電気的に接続され、貫通コンデンサＣ１の接地電極５，６は接地側ランド電極１６といずれかの接地側ビアホール１８とを介して接地側導体層１４に電気的に接続されることとなる。なお図示されていないが、貫通コンデンサＣ１の下には１つの接地側ビアホール１８が位置している。

貫通コンデンサＣ２は実装面側から見ると、第ｉ１行と隣り合う第ｉ２行に含まれる２つの電源側ビアホール１７の間に配置されている。より具体的には、貫通コンデンサＣ１は実装面側から見ると、第ｉ２行目に属し１つの接地側ビアホール１８を挟んで並ぶ電源側ビアホール１７ｃ，１７ｄの間に配置されている。電源側ビアホール１７ｃは、電源側ビアホール１７ａ，１７ｂと斜め方向に隣り合うものであって、電源側ビアホール１７ａ，１７ｂの間に位置する接地側ビアホール１８と同じ列に属している。電源側ビアホール１７ｄは、電源側ビアホール１７ｂと斜め方向に隣り合っている。貫通コンデンサＣ２の端子電極３は電源側ビアホール１７ｄ側に位置しており、電源側ビアホール１７ｄに対応した電源側ランド電極１５に半田付けされる。貫通コンデンサＣ２の端子電極４は電源側ビアホール１７ｃ側に位置しており、電源側ビアホール１７ｃに対応した電源側ランド電極１５に半田付けされる。貫通コンデンサＣ２の接地電極５，６は、直下にある接地側ランド電極１６に半田付けされる。これにより、貫通コンデンサＣ２の端子電極３は電源側ランド電極１５と電源側ビアホール１７ｄとを介して電源側導体層１３に電気的に接続され、貫通コンデンサＣ２の端子電極４は電源側ランド電極１５と電源側ビアホール１７ｃとを介して電源側導体層１３に電気的に接続され、貫通コンデンサＣ２の接地電極５，６は電源側ランド電極１５といずれかの接地側ビアホール１８とを介して接地側導体層１４に電気的に接続されることとなる。なお図示されていないが、貫通コンデンサＣ１の下には１つの接地側ビアホール１８が位置している。

上述のように実装された貫通コンデンサＣ１，Ｃ２は、一部領域が互いに対向することになる。より具体的には、貫通コンデンサＣ１の素体２のうち端子電極３と接地電極５，６との間にある領域と、貫通コンデンサＣ２の素体２のうち端子電極４と接地電極５，６との間にある領域とが対向する。一方で、貫通コンデンサＣ１の素体２のうち端子電極４と接地電極５，６との間にある領域と、貫通コンデンサＣ２の素体２のうち端子電極３と接地電極５，６との間にある領域とは対向しない。すなわち、貫通コンデンサＣ１，Ｃ２は、貫通コンデンサＣ１の端子電極３と接地電極５，６との間にある領域と、貫通コンデンサＣ２の端子電極４と接地電極５，６との間にある領域とが互いに対向しつつ略平行となるように配置されている。

このような構成を有する本実施形態の実装構造によれば、貫通コンデンサＣ１，Ｃ２が実装される基板１０には、電源側導体層１３につながる電源側ビアホール１７と接地側導体層１４につながる接地側ビアホール１８とが行方向及び列方向において交互に配列されている。互いに逆向きに電流が流れる電源側ビアホール１７と接地側ビアホール１８とが隣り合うこととなるので、基板１０のＥＳＬを低く抑えることができる。

貫通コンデンサＣ１，Ｃ２は、略平行かつ、貫通コンデンサＣ１の端子電極３と接地電極５，６との間にある領域と、貫通コンデンサＣ２の端子電極４と接地電極５，６との間にある領域とが互いに対向するように配置されている。貫通コンデンサＣ１，Ｃ２では、端子電極３から接地電極５，６に向かって電流が流れる。貫通コンデンサＣ１の端子電極３は電源側ビアホール１７ｂ側に位置するため、貫通コンデンサＣ１における端子電極３と接地電極５，６との間の領域では、電源側ビアホール１７ｂから電源側ビアホール１７ａに向かう方向に電流が流れる。貫通コンデンサＣ２の端子電極４は電源側ビアホール１７ｃ側に位置するため、貫通コンデンサＣ２における端子電極４と接地電極５，６との間の領域では、電源側ビアホール１７ｃから電源側ビアホール１７ｄに向かう方向に電流が流れる。したがって、貫通コンデンサＣ１，Ｃ２では、貫通コンデンサＣ１の端子電極３と接地電極５，６との間にある領域と、貫通コンデンサＣ２の端子電極４と接地電極５，６との間にある領域とにおいて、電流が互いに逆向きに流れることとなる。これによって、電流に起因して発生する磁界が一部相殺されるため、貫通コンデンサＣ１，Ｃ２のＥＳＬが低くなる。

したがって本実施形態に係る実装構造によれば、基板１０だけでなく貫通コンデンサＣ１，Ｃ２のＥＳＬをも低くできるので、実装構造の更なる低ＥＳＬ化を実現することが可能となる。

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨が逸脱しない範囲で様々な変更が可能である。

例えば、上記実施形態では、貫通コンデンサＣ１は第ｉ１行目にあって１つの接地側ビアホール１８を挟んで並ぶ電源側ビアホール１７ａ，１７ｂの間に配置され、貫通コンデンサＣ２は第ｉ１行と隣り合う第ｉ２行目にあって１つの接地側ビアホール１８を挟んで並ぶ電源側ビアホール１７ｃ，１７ｄの間に配置されるとした。これを、貫通コンデンサＣ１は第ｋ１列目にあって１つの接地側ビアホール１８を挟んで並ぶ電源側ビアホール１７，１７の間に配置され、貫通コンデンサＣ２は第ｋ１列と隣り合う第ｋ２列目にあって１つの接地側ビアホール１８を挟んで並ぶ電源側ビアホール１７，１７の間に配置されるとしてもよい。すなわち、行方向ではなく、列方向に並ぶ電源側ビアホール１７，１７の間に貫通コンデンサＣ１，Ｃ２を配するとしてもよい。

また、電源側ビアホール１７ａ，１７ｂが属する行と、電源側ビアホール１７ｃ，１７ｄが属する行とは隣り合うとしたが、隣り合っていなくてもよい。ただし、隣り合うとしたほうが、貫通コンデンサＣ１と貫通コンデンサＣ２との距離がより近くなるため、電流に起因して発生する磁界をより確実に相殺することができ、貫通コンデンサによるＥＳＬをより確実に低下させることが可能となる。

また、貫通コンデンサＣ１，Ｃ２は、貫通コンデンサＣ１の端子電極３と接地電極５，６との間にある領域と、貫通コンデンサＣ２の端子電極４と接地電極５，６との間にある領域とが互いに対向するように配置されているとしたが、これに限られない。例えば、貫通コンデンサＣ１，Ｃ２は、より狭い領域（例えば貫通コンデンサＣ１の端子電極３付近の領域と貫通コンデンサＣ２の端子電極４付近の領域のみ）が互いに対向するように配置されているとしても、より広い領域（例えば貫通コンデンサＣ１の端子電極４付近を除く領域と貫通コンデンサＣ２の端子電極３付近を除く領域）が互いに対向するように配置されているとしてもよい。これらの場合にも、貫通コンデンサＣ１，Ｃ２では、少なくとも一部において電流が互いに逆向きに流れることとなり、電流に起因して発生する磁界が一部相殺されてＥＳＬが低くなる。ただし、電流に起因して発生する磁界をより効果的に相殺するという観点からすれば、本実施形態のように、貫通コンデンサＣ１の端子電極３と接地電極５，６との間にある領域と、貫通コンデンサＣ２の端子電極４と接地電極５，６との間にある領域が互いに対向しているとすることが好ましい。

第１の実施形態に係る貫通コンデンサの斜視図である。 第１の実施形態に係る貫通コンデンサの上面図である。 図２のＩＩＩ−ＩＩＩ線での断面図である。

符号の説明

２…素体、２ａ，２ｂ…端面（第１の端面）、２ｃ，２ｄ…端面（第２の端面）、３，４…端子電極（第１の端子電極）、５，６…接地電極（第２の端子電極）、１０…基板、１１，１２…絶縁体層、１３…電源側導体層（第１の導体部）、１４…接地側導体層（第２の導体部）、１５…電源側ランド電極（第１のランド電極）、１６…接地側ランド電極（第２のランド電極）、１７，１７ａ，１７ｂ，１７ｃ，１７ｄ…電源側ビアホール（第１のビアホール）、１８…接地側ビアホール（第２のビアホール）、Ｃ１…貫通コンデンサ（第１の貫通コンデンサ）、Ｃ２…貫通コンデンサ（第２の貫通コンデンサ）。

Claims (4)

1. 基板の実装面に第１及び第２の貫通コンデンサを実装してなる貫通コンデンサの実装構造であって、
   前記基板は、互いに絶縁された第１及び第２の導体部を内部に有する絶縁基板であり、前記実装面から前記第１の導体部まで伸びる複数の第１のビアホールと、前記実装面から前記第２の導体部まで伸びる複数の第２のビアホールと、前記実装面に形成され前記第１のビアホールに接続された第１のランド電極と、前記実装面に形成され前記第１のランド電極と絶縁された状態で前記第２のビアホールに接続された第２のランド電極とを備え、前記第１及び第２のビアホールは前記実装面側から見ると、行列状に配置されると共に行方向及び列方向において交互に並び、
   前記第１及び第２の貫通コンデンサは、長手方向を有する素体と、前記長手方向に対向する前記素体の２つの第１の端面に配された２つの第１の端子電極と、前記長手方向と直交する前素体の第２の端面に配された第２の端子電極とをそれぞれ備え、
   前記第１の貫通コンデンサは前記実装面側から見ると、所定の行又は列に含まれる２つの前記第１のビアホールの間に配置され、前記第１の貫通コンデンサが備える一方の前記第１の端子電極は当該２つの第１のビアホールの一方側に位置して前記第１のランド電極に接続され、前記第１の貫通コンデンサが備える他方の前記第１の端子電極は当該２つの第１のビアホールの他方側に位置して前記第１のランド電極に接続され、前記第１の貫通コンデンサが備える前記第２の端子電極は前記第２のランド電極に接続され、
   前記第２の貫通コンデンサは前記実装面側から見ると、前記所定の行又は列に対して平行な行又は列に含まれる２つの前記第１のビアホールの間に、前記第２の貫通コンデンサの一部領域が前記第１の貫通コンデンサの一部領域と対向するように配置され、前記第２の貫通コンデンサが備える一方の前記第１の端子電極は当該２つの第１のビアホールの一方側に位置して前記第１のランド電極に接続され、前記第２の貫通コンデンサが備える他方の前記第１の端子電極は当該２つの第１のビアホールの他方側に位置して前記第１のランド電極に接続され、前記第２の貫通コンデンサが備える前記第２の端子電極は前記第２のランド電極に接続されることを特徴とする貫通コンデンサの実装構造。
2. 前記第１の貫通コンデンサの前記素体のうち一方の前記第１の端面と前記第２の端子電極の形成部分との間の領域が、前記第２の貫通コンデンサの前記素体のうち一方の前記第１の端面と前記第２の端子電極の形成部分との間の領域に対向し、
   前記第１の貫通コンデンサの前記素体のうち他方の前記第１の端面と前記第２の端子電極の形成部分との間の領域が、前記第２の貫通コンデンサの前記素体のうち他方の前記第１の端面と前記第２の端子電極の形成部分との間の領域に対向しないことを特徴とする請求項１記載の貫通コンデンサの実装構造。
3. 間に前記第２の貫通コンデンサが配置される２つの前記第１のビアホールを含む行又は列は、前記所定の行又は列と隣り合うことを特徴とする請求項１又は２記載の貫通コンデンサの実装構造。
4. 基板の実装面に第１及び第２の貫通コンデンサを実装してなる貫通コンデンサの実装構造であって、
   前記第１及び第２の貫通コンデンサは略平行且つ一部領域が互いに対向するように配置され、前記第１の貫通コンデンサの前記一部領域と前記第２の貫通コンデンサの前記一部領域とでは、電流が逆向きに流れることを特徴とする貫通コンデンサの実装構造。

Images