JP6814807B2 - 横方向フラックスコンデンサを備える集積回路 - Google Patents

横方向フラックスコンデンサを備える集積回路 Download PDF

Info

Publication number
JP6814807B2
JP6814807B2 JP2018530647A JP2018530647A JP6814807B2 JP 6814807 B2 JP6814807 B2 JP 6814807B2 JP 2018530647 A JP2018530647 A JP 2018530647A JP 2018530647 A JP2018530647 A JP 2018530647A JP 6814807 B2 JP6814807 B2 JP 6814807B2
Authority
JP
Japan
Prior art keywords
integrated circuit
capacitive
metal line
fingers
lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018530647A
Other languages
English (en)
Other versions
JP2018530928A (ja
JP2018530928A5 (ja
Inventor
リー ジーチ
リー ジーチ
Original Assignee
日本テキサス・インスツルメンツ合同会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ合同会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ合同会社
Publication of JP2018530928A publication Critical patent/JP2018530928A/ja
Publication of JP2018530928A5 publication Critical patent/JP2018530928A5/ja
Application granted granted Critical
Publication of JP6814807B2 publication Critical patent/JP6814807B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Description

横方向フラックスコンデンサは、集積回路ダイの頂部表面上に形成され得る受動回路デバイスである。このような横方向フラックスコンデンサは、所望のコンデンサ機能を提供するため、ダイ内の回路要素に接続される。上に形成される横方向フラックスコンデンサを有し得る集積回路ダイの一つのタイプは、線形バイポーラCMOS(「LBC」)ダイである。
一実施例において、横方向フラックスコンデンサアッセンブリが、細長い容量性部分を含む。細長い容量性部分は、離間された容量性フィンガーの第1のセットを備える下部金属層と、離間された容量性フィンガーの第1のセットのうちの対応する容量性フィンガーの直上方向に置かれる、離間された容量性フィンガーの第2のセットを備える上部金属層とを有する。また、横方向フラックスコンデンサアッセンブリは、細長い容量性部分の互いに反対の横方向側部に配置される、第1及び第2の細長いダミー金属ライン部分を含む。第1の細長いダミー金属ライン部分は、電源の第1の極に電気的に接続される。容量性フィンガーの第1のセット及び第2の細長いダミー金属ライン部分は、電源の第2の極及び容量性フィンガーの第2のセットに電気的に接続される。
別の実施例において、横方向フラックスコンデンサアッセンブリが第1の金属層を含み、第1の金属層は、少なくとも、平行の容量性フィンガーの第1及び第2のセット、及び第1及び第2のダミー金属ライン部分、及び第1及び第2のハンド部分を有する。横方向フラックスコンデンサアッセンブリは第2の金属層を含み、第2の金属層は、少なくとも、平行の容量性フィンガーの第1及び第2のセット、及び第1及び第2のダミー金属ライン部分、及び第1及び第2のハンド部分を有する。第1の金属層における平行の容量性フィンガーの第1及び第2のセットは、第2の金属層における平行の容量性フィンガーの第1及び第2のセットと鏡像関係で配置される。鏡像関係で配置される容量性フィンガーのセットは、反対の極性を有する。第1の金属層における第1及び第2のダミー金属ライン部分は、第2の金属層における第1及び第2のダミー金属ライン部分と鏡像関係で配置される。各金属層における第1及び第2のハンド部分は、それに取り付けられる容量性フィンガーを、関連するダミー金属ライン部分に電気的に接続する。第1及び第2の金属層における第1のハンド部分及び第1及び第2の金属層における第2のハンド部分は、部分的に重なる。
別の実施例において、横方向フラックスコンデンサアッセンブリが第1の金属層を含み、第1の金属層は、第1及び第2の横方向側部及び第1及び第2の容量性フィンガーを備える容量性部分と、容量性部分の第1の横方向側部に近接して配置される第1のダミー金属ライン部分と、容量性部分の第2の横方向側部に近接して配置される第2のダミー金属ライン部分とを有する。容量性フィンガーの第1のセットが、第1のダミー金属ライン部分に電気的に接続され、容量性フィンガーの第2のセットが、第2のダミー金属ライン部分に電気的に接続される。
横方向フラックスコンデンサをつくる方法が、第1の金属層における第1の複数の容量性フィンガーを、第1の金属層の第1のダミー金属ライン部分に電気的に接続することを含む。
集積回路ダイの従来の横方向フラックスコンデンサ構造の頂部平面図である。
図1の横方向フラックスコンデンサ構造の第1の金属層(M1)の頂部平面図である。
図1の横方向フラックスコンデンサ構造の第2の金属層(M2)の頂部平面図である。
図1の切断面AAでの横方向断面立面図である。
図1の切断面BBでの長手方向断面立面図である。
図1の切断面CCでの長手方向断面立面図である。
集積回路ダイの新たな横方向フラックスコンデンサ構造の例示の実施例の頂部平面図である。
図7の横方向フラックスコンデンサ構造の頂部金属層(M2)の頂部平面図である。
図7の横方向フラックスコンデンサ構造の底部金属層(M1)の頂部平面図である。
図7の横方向フラックスコンデンサ構造の切断面DDでの横方向断面立面図である。
図7の横方向フラックスコンデンサ構造の切断面EEでの横方向断面立面図である。
図7の横方向フラックスコンデンサ構造の切断面FFでの横方向断面立面図である。
横方向フラックスコンデンサをつくる方法のブロック図である。
図1は、半導体(例えば、シリコン)ダイ11の一部上に形成される、従来の横方向フラックスコンデンサ構造10の頂部平面図である。図2及び図3は、図1のフラックスコンデンサ構造10の、それぞれ、底部及び頂部金属層(M1)及び(M2)の頂部平面図であり、図4〜図6はそれらの断面図である。横方向フラックスコンデンサ構造10は、第1又は下部(M1)金属層12(図2)と、M1層12の上に置かれる、第2又は頂部(M2)金属層14(図3)と、M1層12及びM2層14の間に置かれる絶縁性(I1)層16(図4〜図6)とを含む。金属層12(M1)及び金属層14(M2)の各々は、それらの中に形成される金属パターンのため、金属層と称されることに留意されたい。また、各「金属層」は、層の金属パターンの一部ではない、層内の空間を覆う絶縁/誘電体部分を含む。
図1に図示するように、ダイ11は、頂部半導体表面20を有し、頂部半導体表面20上に、横方向に中央の互いに指間されるコンデンサ領域22、コンデンサ領域22の第1の横方向側部の第1のダミー金属ライン領域24、及びコンデンサ領域22の第2の横方向側部の第2のダミー金属ライン領域26が位置する。これらの種々の横方向領域22、24、26は、説明のため、金属層12(M1)、金属層14(M2)の各々を介して垂直に突出するように解釈されるべきであることを理解されたい。
互いに指間されるコンデンサ領域22(図1)は、フィンガーエリア32を含み、容量性フィンガー(後述)の全てがフィンガーエリア32に位置する。フィンガーオーバーラップ又はコアエリア34が、フィンガーエリア32内に位置し、これは、頂部(M2)層14(図3)におけるフィンガーが、下部(M1)層12(図2)におけるフィンガーと重なるエリアである。このコアエリア34は、この構成の有効静電容量エリアである。底部層12及び頂部層14におけるフィンガーは、エリア34内以外では重ならない。
また、互いに指間されるコンデンサ領域22は、コンデンサ領域22の一方の長手方向端部に位置する第1の接続タブエリア36、及びコンデンサ領域22の他方の長手方向端部に位置する第2の接続タブエリア38を含む。例示の実施例において接続タブエリア36、38の各々は、タブエリア36、38を介して垂直に延在する2つの充填されたビア40を有し、これらは、底部M1層12(図2)における接続タブ36、38を、M2層14(図3)における、それぞれ、上にある接続タブ136、138に接続する。また、底部接続タブ36、38の各々は、図1において点線で示されるように6つの充填されたビア42を有し、充填されたビア42は、それらを、底部(ゼロ)絶縁体層(10)を介して底部(ゼロ)金属層(M0)(図4)に接続する。底部金属層(M0)及び底部絶縁体層(10)は、図4以外では、図示しない。電源(図示せず)が、スタックされる接続タブスタック36、136、38、138の各セットに電気的に接続され、これは、上部及び下部の重なるフィンガーの各ペア間に延在する横方向フラックスライン(図示せず)を有する磁場を生成する電源であり、これらについては、以下で更に説明する。
上述のように、図1に示すダミー金属ライン領域24、26は、横方向に中央の互いに指間されるコンデンサ領域22の両側部に位置する、横方向フラックスコンデンサ構造10の横方向領域である。ダミー金属ライン領域24は矩形エリア92を含み、ダミー金属ライン領域26は矩形エリア94を含む。図1に示す第1及び第2の矩形エリア92、94は、図2に示すM1層における矩形金属エリア92A、94Aを含み、これらは、例えば、パターニング及びエッチング、又は当業界で既知のその他の手段により形成され得る。金属層92A、94Aは、例えば銅であり得る。金属層92A、94Aは、各々、第1の平面XXにおいて終端する第1の端子端部、及び第2の平面YYにおいて終端する第2の端子端部を有する。同様に、図2に示す金属下部(M1)層12において、図1の矩形エリア92及び94の投影は、矩形金属層92A、94Aを含み、これらは、図3の上部金属層(M2)における、それぞれ、矩形金属層192A及び194Aの直下方向に位置する。図1〜図4に示すように、ダミー金属ライン領域24における金属構造が、ダミー金属ライン領域26における金属構造をミラーリングするように、複数のビア40が、矩形金属層92A及び192A間、及び94A及び194A間にも延在する。ダミー金属ライン領域24、26は、互いに指間されるコンデンサ領域22において金属層に電気的に接続されない。当業界で知られているように、このようなミラーリングされるダミー金属ライン領域の目的は、例えば、図2における54及び74、及び図3における182及び162などの、外側容量性フィンガーに正確な線形形状を提供するためである。当業界で知られているように、ダミー金属層が容量性フィンガーと同時に形成されない限り、外側フィンガーは所望の形状とはならないことがある。また、コンデンサの各側部のダミー金属層の同一構成により、互いに指間されるコンデンサ領域22における磁束のラインが歪まないようになる。
図4によって最もよく示されるように、底部又はゼロ金属層M0が、半導体ダイ11の頂部表面20上に形成される。底部金属層M0上に、底部絶縁体層I0が形成される。第1の(又は下部)金属層M1は、底部絶縁体層I0上に形成される。第2又は上部絶縁体層I2は、M1金属層の上に形成される。第2の金属層M2は、第1の絶縁体層I1上に形成される。ダミー金属ライン領域24、26において、ビア42が、下部金属層M1を底部金属層M0と電気的に接続する。
図2は、図1の横方向フラックスコンデンサ構造10のM1(第1又は下部)金属層12の頂部平面図である。M1金属層12は、ゼロ絶縁体層I0の頂部表面48の上に形成される。
図2で図示するように、第1のコンデンサパターン50が、上記で簡単に述べたタブ36を含む。タブ36は、タブ36を介して延在する2つのビア40を有し、ビア40は、タブ36を、図3に示すM2層14における、上にあるタブ136に接続する。図2に更に示されるように、基端部56及び末端部58を有する第1のフィンガー54が、タブ36から長手方向に内方に、即ちタブ38に向かって、延在する。また、基端部64及び末端部66を有する第2のフィンガー62が、タブ36からフィンガー54に平行に延在する。両方のフィンガー54、62の末端部58、66は、ダミー金属ライン矩形層92A、94Aの各々の端子端部も通過する平面XXで、第2のタブ38から同じ所定の距離で終端する。
図2で更に示されるように、第2のコンデンサパターン70がタブ38を含む。タブ38は、タブ38を介して延在する2つのビア40を有し、ビア40は、タブ38を、図3に示すM2層14における、上にあるタブ138に接続する。基端部76及び末端部78を有する第1のフィンガー74が、タブ38から長手方向に内方に、即ちタブ36に向かって、延在する。また、基端部84及び末端部86を有する第2のフィンガー82が、タブ38からフィンガー74に平行に延在する。フィンガー74、82両方の末端部78、86は、ダミー金属ライン矩形層92A、94Aの各々の端子端部も通過する平面YYでで、第1のタブ36から同じ所定の距離で終端する。
図3で図示するように、M2層14は、各タブから延在するフィンガーが横方向にオフセットされることを除き、図2を参照して上述したM1層12のものに類似する構造を有する。下部及び上部タブ36及び136は、電源(図示せず)の一方の極に接続され、下部及び上部タブ38及び138は、電源の他方の極に接続される。フィンガー154及び162がタブ136から突出し、フィンガー174、182がタブ138から突出する。フィンガー182及び174の中央部が、フィンガー54及び72の中央部の上に位置し、及びフィンガー54及び72の中央部に重なる。フィンガー154及び162の中央部が、フィンガー82及び74の中央部に重なる。対応するフィンガーの中央部が重なる領域は、平面XX及びYY間の領域である。平面XX及びYY間のこの重複領域は、図1〜図6のフラックスコンデンサ構造の主要な有効コンデンサ領域である。
図1〜図6に示す横方向フラックスコンデンサ構造の実施例は、図7〜図14に示す横方向フラックスコンデンサ構造と同じフットプリントを有する。しかしながら、図7〜図14の横方向フラックスコンデンサ構造の新規な構成のため、図7〜図14では、上部コンデンサ部分が下部コンデンサ部分に重なる総エリアが一層大きく、そのため、より大量のエネルギーをストアすることが可能である。
図7は、頂部表面312を有する半導体ダイ311上に提供される、新たな横方向フラックスコンデンサアッセンブリ310の例示の実施例の頂部平面図である。コンデンサアッセンブリ310は、説明のため、中央の互いに指間されるコンデンサ領域315と、コンデンサ領域315の一方の横方向側部の第1のダミー金属ライン領域317と、コンデンサ領域315の他方の横方向側部の第2のダミー金属ライン領域319とに横方向に分割され得る。互いに指間されるコンデンサ領域315の幅及び長さは、従来技術の横方向フラックスコンデンサアッセンブリ10のものとほぼ同じサイズであり得る。また、ダミー金属ライン領域332及び336の幅は、図1の横方向フラックスコンデンサアッセンブリ10のダミー領域のものと同じであり得る。
図7のコンデンサアッセンブリ310は、中央の互いに指間されるコンデンサ領域315において、その有効コンデンサエリアを定義するコンデンサコアエリア322を有する。このコンデンサコアエリア322において、両方の容量性フィンガーと、そこからフィンガーが延在する、関連する「ハンド」部分とが、上下に垂直に整合された関係で配置される。対応する有効静電容量エリア、又はコンデンサアッセンブリ310のものと同じ全長及び幅を有する図1の従来技術の横方向フラックスコンデンサアッセンブリ10のコアエリア34の相対的なサイズは、324の破線で示される。反対の極性構造におけるその比較的大きい重なりのため、新たなコンデンサアッセンブリ310のコアエリア322は、図1の従来技術設計のコアエリア34より高い、単位面積当たりの静電容量を有する。
コンデンサアッセンブリ310は、更に図8〜図10を参照して記載され得る。図8はM2層の上面図であり、図9はM1層の上面図である。(図1〜図6を参照して記載されるM1及びM2層と同様、各「金属層」が、金属パターンにより占められていない層における空間を充填する誘電性材料の周囲パターンを備える金属パターンを含むことを理解されたい。)図10〜図12は、図7の、それぞれ、断面DD、EE、及びFFでの断面立面図である。図8に最もよく示されるように、頂部金属層M2は、細長い矩形形状を有する第1のダミー金属ライン部分332を有する。また、頂部金属層M2は第2のダミー金属ライン部分336を有し、これは、サイズ及び形状において第1のダミー金属ライン部分332と同一であり得る。第2のダミー金属ライン部分336は、第1のダミー金属ライン部分332と横方向に整合されて配置され、即ち、2つのダミー金属ライン部分は、長手方向に同一の広がりを有する。
図8で更に示されるように、互いに指間されるコンデンサ部分326が、第1及び第2のダミー金属ライン部分332、336間に置かれる。2つのダミー金属ライン部分332、336、及びコンデンサ310のコンデンサ部分326の全幅及び全長は、図1の従来技術のコンデンサ10の、2つのダミー金属ライン部分、コンデンサ部分、及びタブ部分を含む矩形領域の全長及び幅と同じである。互いに指間されるコンデンサ部分326は、第1のセクション328及び第2のセクション330を含む。第1のセクション328は、横方向に延在する第1のハンド部分334を含み、これは、その一つの横方向端部において、第2のダミー金属ライン部分336の第1の長手方向端部と接続される。第1のハンド部分334の第2の横方向端部が、ギャップ333により、第1のダミー金属ライン部分332の第1の長手方向端部から分離される。平行のフィンガー321、323が、第1のハンド部分334から長手方向に突出する。
図8を引き続き参照すると、互いに指間されるコンデンサ部分326の第2のセクション330は、第2の横方向に延在するハンド部分338を有し、ハンド部分338は、一つの横方向端部において第1のダミー金属ライン部分332の第2の長手方向端部と接続される。第2のハンド部分338の反対の横方向端部は、ギャップ335により、第2のダミー金属ライン部分332の第2の長手方向端部から分離される。平行のフィンガー325、327が、第2のハンド部分338から長手方向に突出する。フィンガー325、327は、フィンガー321、323とインターレースされるか又は「互いに指間」される。
ダミー金属ライン部分332、336の各々は、それらをM1層における対応するダミー金属ライン部分と接続する、複数の充填されたビア340を含む。
図8及び図9で図示するように、第1の金属層M1(図9)は、ダミー金属ライン部分とハンド部分との間のギャップの位置を除くと、第2の金属層M2(図8)と同一であり得る。第1の金属層は、第1及び第2の長手方向に延在するダミー金属ライン部分432、436を含み、これらは、同じサイズ及び形状を有し、M2層におけるダミー金属ライン部分332、336の直下方向に置かれる。
M2層の第1のハンド部分438は、M1層の第1のハンド部分が、第1のダミー金属ライン部分432の第1の端部に接続され、ギャップ433により第2のダミー金属ライン部分436から分離されることを除いて、M1層の第1のハンド部分の上に置かれる。同様に、M1層における第2のハンド部分434は、一つの横方向端部において第2のダミー金属ライン部分436に接続され、ギャップ435により第1のダミー金属ライン部分432から分離される。そのため、第1及び第2の層M1及びM2は、ギャップ333、335、433、435の位置を除くと、同一である。ビア340は、第1及び第2の層M1、M2間に延在し、ダミー金属ライン部分の各々のM1及びM2金属層を電気的に接続する。
横方向フラックスコンデンサアッセンブリ310の種々の金属層及び絶縁体層の配置を、更に図10〜図12の断面図に図示する。
M2及びM1層の、相互接続された第1のダミー金属ライン部分332、432は、電源の第1の極(例えば、カソード)337に接続される。M2及びM1層の第2のダミー金属ライン部分336、436はビア340により同様に接続され、これらのダミー金属ライン部分336、436は、電源の第2の極(例えば、アノード)337に電気的に接続される。図8によって最もよく示されるように、M2層において、第1の横方向に延在するハンド部分338は、第1のダミー金属ライン部分332に一体的に取り付けられる。M2層における第1のダミー金属ライン部分332は、ビア340により、図9に示す第1のM1層におけるダミー金属ライン部分432に電気的に接続される。そのため、第1のダミー金属ライン部分332、432は、電気的に接続され、同じ極性(負)を有する。M2層のハンド部分338及び関連するフィンガー325及び327は、M1層のハンド部分438及び関連するフィンガー426、428に接続され、全てが第1の(負)極性を有する。同様にM2及びM1層のハンド部分334及び434、及びそれらの関連するフィンガー321、323及び425、427は、接続され、全てが第2の(正)極性を有する。
そのため、金属層M2の全てのフィンガーが、それらが重なる金属層M1のフィンガーとは反対の極性を有する。例えば、フィンガー321は、第2のダミー金属ライン領域336及び436と同じ極性を有する。フィンガー321はフィンガー426に重なり、フィンガー426は、それが第1のダミー金属ライン部分332、432に電気的に接続されるため、反対の極性を有する。このフィンガーの重なりの長さは、各フィンガーの全長、即ち、その端部から関連するハンド部分との接続の地点まで、であることに留意されたい。
フィンガーの重なりに加えて、M1層ハンド部分438に重なるM2層ハンド部分334の部分も反対の極性であり、そのため、アッセンブリの総静電容量が増大される。同じことがハンド部分338及び434についてもいえる。従って、重なるフィンガーの全長の重なりによって提供される静電容量に加えて、部分的に重なるハンド部分338、434及び334、438が、静電容量を提供する。
このように、図7〜図12のコンデンサ構造は、従来技術のタブ構造をなくすことによって、従来技術のものに比べて簡略化されている。図7〜図12の実施例において、フィンガーを電源に電気的に接続する機能は、ダミー金属ライン領域及びハンド部分によって成される。従来技術において、ダミー金属ライン領域は電気的接続機能を行なわない。この新たな構造は、各フィンガーの重なりの長さを増大させることにより、及び部分的に重なるハンド部分に関連付する静電容量の付加により、任意の所与のフットプリント内で提供される静電容量を最適化する。
図13は、横方向フラックスコンデンサをつくる方法の一つの実施例を図示する。この方法は、501において図示するように、第1の金属層における第1の複数の容量性フィンガーを、第1の金属層の第1のダミー金属ライン部分に電気的に接続することを含む。
別の実施例において、この方法は更に、一つの金属層における第1の複数の容量性フィンガーと互いに指間される第2の複数の容量性フィンガーを、第1の金属層の第2のダミー金属ライン部分に接続することを含む。
更に別の実施例において、横方向フラックスコンデンサをつくる方法が、第2の金属層における第1の複数の容量性フィンガーを、第2の金属層の第1のダミー金属ライン部分に接続し、第2の金属層における第1の複数の容量性フィンガーと互いに指間される第2の複数の容量性フィンガーを、第2の金属層の第2のダミー金属ライン部分に接続すること、及び、第1の金属層の第1のダミー金属ライン部分を、第2の金属層の第1のダミー金属ライン部分に電気的に接続し、第1の金属層の第2のダミー金属ライン部分を、第2の金属層の第2のダミー金属ライン部分に電気的に接続することを含む。
更に別の実施例において、横方向フラックスコンデンサをつくる方法が、第1のダミー金属ライン部分の一つを電源の一方の極に電気的に接続し、第2のダミー金属ライン部分の一つを電源の他方の極に電気的に接続することを含む。
更に更に別の実施例において、横方向フラックスコンデンサをつくる方法が、第1の金属層における平行の容量性フィンガーの一つのセットの全長を、第2の金属層における平行の容量性フィンガーの同一セットの全長と重ねることを含む。
横方向フラックスコンデンサアッセンブリを含む集積回路、及び横方向フラックスコンデンサアッセンブリを含む集積回路をつくる方法の幾つかの実施例が、本明細書において詳細に記載されてきた。本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、他の実施例が可能である。

Claims (20)

  1. 集積回路であって、
    横方向フラックスコンデンサであって、
    第1の離間された容量性フィンガーのセットを備える下部金属層と、前記第1の離間された容量性フィンガーのセットの対応する容量性フィンガーの直上に配置される第2の離間された容量性フィンガーのセットを備える上部金属層とを有する細長い容量性部分と、
    前記細長い容量性部分の互いに反対の横方向側部に配置される第1及び第2の細長いダミー金属ライン部分であって、前記第1の細長いダミー金属ライン部分が電源の第1の極と前記第1の離間された容量性フィンガーのセットとに電気的に接続され、前記第2の細長いダミー金属ライン部分が前記電源の第2の極と前記第2の離間された容量性フィンガーのセットとに電気的に接続される、前記第1及び第2の細長いダミー金属ライン部分と、
    を含む、前記横方向フラックスコンデンサを含む、集積回路。
  2. 請求項1に記載の集積回路であって、
    前記横方向フラックスコンデンサが、
    前記第1の離間された容量性フィンガーのセットを前記第1の細長いダミー金属ライン部分に接続する前記下部金属層に位置する第1の横方向延在ハンド部分と、
    前記第2の離間された容量性フィンガーのセットを前記第2の細長いダミー金属ライン部分に接続する前記上部金属層に位置する第2の横方向延在ハンド部分と、
    を更に含む、集積回路。
  3. 請求項2に記載の集積回路であって、
    前記横方向フラックスコンデンサが、
    第3の離間された容量性フィンガーのセットを前記第2の細長いダミー金属ライン部分に接続する前記下部金属層に位置する第3の横方向延在ハンド部分と、
    第4の離間された容量性フィンガーのセットを前記第1の細長いダミー金属ライン部分に接続する前記上部金属層に位置する第4の横方向延在ハンド部分と、
    を更に含み、
    前記第3の離間された容量性フィンガーのセットが前記第4の離間された容量性フィンガーのセットの対応する容量性フィンガーの上に位置する、集積回路。
  4. 請求項3に記載の集積回路であって、
    前記第1及び第3の離間される容量性フィンガーのセットが互いに指間される、集積回路。
  5. 請求項4に記載の集積回路であって、
    前記第1及び第2の横方向延在ハンド部分が部分的に重なる関係で配置され、前記第3及び第4の横方向延在ハンド部分が部分的に重なる関係で配置される、集積回路。
  6. 請求項5に記載の集積回路であって、
    前記第1及び第2の細長いダミー金属ライン部分と前記細長い容量性部分とが、実質的に長手方向に同一の広がりを有し、横方向に整合される第1の端部と横方向に整合される第2の端部とを有し、
    前記第1の横方向延在ハンド部分が前記第1の細長いダミー金属ライン部分の前記第1の端部に接続され、前記第3の横方向延在ハンド部分が前記第2の細長いダミー金属ライン部分の前記第2の端部に接続される、集積回路。
  7. 請求項6に記載の集積回路であって、
    前記第2の横方向延在ハンド部分が前記第2の細長いダミー金属ライン部分の前記第1の端部に接続され、前記第4の横方向延在ハンド部分が前記第1の細長いダミー金属ライン部分の前記第2の端部に接続される、集積回路。
  8. 請求項7に記載の集積回路であって、
    前記第2及び第4の離間された容量性フィンガーのセットが互いに指間される、集積回路。
  9. 請求項1に記載の集積回路であって、
    前記第1及び第2の細長いダミー金属ライン部分と前記細長い容量性部分とが、実質的に長手方向に同一の広がりを有する、集積回路。
  10. 請求項1に記載の集積回路であって、
    前記第1及び第2の細長いダミー金属ライン部分が、各々、前記上部金属層の一部である上部部分と、前記下部金属層の一部である下部部分とを含む、集積回路。
  11. 請求項10に記載の集積回路であって、
    前記第1の細長いダミー金属ライン部分の前記上部部分と前記下部部分とが、ビアにより電気的に接続される、集積回路。
  12. 請求項1に記載の集積回路であって、
    前記第1及び第2の容量性フィンガーのセットが、絶縁層の対応する部分により分離される、集積回路。
  13. 横方向フラックスコンデンサを含む集積回路であって、
    前記横方向フラックスコンデンサが、
    容量性領域内の第1の容量性フィンガーのセットと、
    前記容量性領域内の第2の容量性フィンガーのセットであって、前記第1の容量性フィンガーのセットの上に位置して前記第1の容量性フィンガーのセットに対応する、前記第2の容量性フィンガーのセットと、
    前記容量性領域の第1の横方向側部に沿った第1の金属ラインであって、前記第1の容量性フィンガーのセットに伝導的に結合される、前記第1の金属ラインと、
    前記容量性領域の前記第1の横方向側部に対向する前記容量性領域の第2の横方向側部に沿った第2の金属ラインであって、第2の容量性フィンガーのセットに伝導的に結合される、前記第2の金属ラインと、
    前記容量性領域の前記第2の横方向側部に沿った第3の金属ラインであって、前記第2及び第3の金属ラインの間のビア接続によって前記第2の金属ラインに伝導的に結合される、前記第3の金属ラインと、
    を含む、集積回路。
  14. 請求項13に記載の集積回路であって、
    前記第1の金属ラインが電源の第1の極に結合されるように構成され、前記第2の金属ラインが前記電源の第2の極に結合されるように構成される、集積回路。
  15. 請求項13に記載の集積回路であって、
    前記第1の容量性フィンガーのセットが縦方向に延在して前記第1の金属ラインに並行であり、前記第2の容量性フィンガーのセットが縦方向に延在して前記第2の金属ラインに並行である、集積回路。
  16. 請求項13に記載の集積回路であって、
    前記横方向フラックスコンデンサが、
    前記第1の金属ラインの第1の縦方向端部から延在して前記第1の容量性フィンガーのセットの第1の縦方向端部に接続する第1の横方向ハンド部分と、
    前記第2の金属ラインの第2の縦方向端部から延在して前記第2の容量性フィンガーのセットの第2の縦方向端部に接続する第2の横方向ハンド部分であって、前記第1の横方向ハンド部分に部分的に重なって絶縁されている、前記第2の横方向ハンド部分と、
    を更に含む、集積回路。
  17. 請求項13に記載の集積回路であって、
    前記横方向フラックスコンデンサが、
    前記第の容量性フィンガーのセットと共面であって前記第の容量性フィンガーのセットと指間され、前記第3の金属ラインに容量的に結合される第3の容量性フィンガーのセットと、
    前記第2の容量性フィンガーのセットと共面であって前記第2の容量性フィンガーのセットと指間され、前記第3の容量性フィンガーのセットの上に配置されて前記第3の容量性フィンガーのセットに対応する、第4の容量性フィンガーのセットと、
    前記容量性領域の前記第1の横方向側部に沿った第4の金属ラインであって、前記第4の容量性フィンガーのセットに伝導的に結合される、前記第4の金属ラインと、
    を更に含む、集積回路。
  18. 請求項17に記載の集積回路であって、
    前記第3の容量性フィンガーのセットが縦方向に延在して前記第3の金属ラインに並行であり、前記第4の容量性フィンガーのセットが縦方向に延在して前記第4の金属ラインに並行である、集積回路。
  19. 請求項17に記載の集積回路であって、
    前記横方向フラックスコンデンサが、
    前記第3の金属ラインの第1の縦方向端部から延在して前記第3の容量性フィンガーのセットの第1の縦方向端部に接続する第1の横方向ハンド部分と、
    前記第4の金属ラインの第2の縦方向端部から延在して前記第4の容量性フィンガーのセットの第2の縦方向端部に接続する第2の横方向ハンド部分であって、前記第1の横方向ハンド部分に部分的に重なって絶縁されている、前記第2の横方向ハンド部分と、
    を更に含む、集積回路。
  20. 請求項17に記載の集積回路であって、
    前記第4の金属ラインが、前記第1の金属ラインに重なり、前記第1及び第4の金属ラインの間に位置するビア接続によって前記第1の金属ラインに接続される、集積回路。
JP2018530647A 2015-08-28 2016-08-29 横方向フラックスコンデンサを備える集積回路 Active JP6814807B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/839,684 US9520461B1 (en) 2015-08-28 2015-08-28 Integrated circuit with lateral flux capacitor
US14/839,684 2015-08-28
PCT/US2016/049287 WO2017040410A1 (en) 2015-08-28 2016-08-29 Integrated circuit with lateral flux capacitor

Publications (3)

Publication Number Publication Date
JP2018530928A JP2018530928A (ja) 2018-10-18
JP2018530928A5 JP2018530928A5 (ja) 2019-09-12
JP6814807B2 true JP6814807B2 (ja) 2021-01-20

Family

ID=57484114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018530647A Active JP6814807B2 (ja) 2015-08-28 2016-08-29 横方向フラックスコンデンサを備える集積回路

Country Status (5)

Country Link
US (2) US9520461B1 (ja)
EP (1) EP3341968B1 (ja)
JP (1) JP6814807B2 (ja)
CN (1) CN107924916B (ja)
WO (1) WO2017040410A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770539B2 (en) * 2018-09-25 2020-09-08 Nxp B.V. Fingered capacitor with low-K and ultra-low-K dielectric layers

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208725A (en) 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
US6084285A (en) * 1997-10-20 2000-07-04 The Board Of Trustees Of The Leland Stanford Junior University Lateral flux capacitor having fractal-shaped perimeters
US6114756A (en) * 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes
US6385033B1 (en) * 2000-09-29 2002-05-07 Intel Corporation Fingered capacitor in an integrated circuit
US6451667B1 (en) * 2000-12-21 2002-09-17 Infineon Technologies Ag Self-aligned double-sided vertical MIMcap
US6728942B2 (en) * 2001-06-12 2004-04-27 Conexant Systems, Inc. Method and system for predictive MOSFET layout generation with reduced design cycle
JP3851898B2 (ja) * 2003-09-26 2006-11-29 株式会社東芝 容量素子を含む電子回路装置
US7135366B2 (en) * 2003-12-17 2006-11-14 Rotella Francis M Method for fabricating a lateral metal-insulator-metal capacitor
JP4525965B2 (ja) * 2004-01-06 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
JP4343085B2 (ja) * 2004-10-26 2009-10-14 Necエレクトロニクス株式会社 半導体装置
US7471500B1 (en) * 2005-06-23 2008-12-30 Altera Corporation Multi-segment parallel wire capacitor
CN1953181B (zh) * 2005-10-21 2010-10-13 松下电器产业株式会社 模拟数字转换器
US8169014B2 (en) * 2006-01-09 2012-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitive structure for an integrated circuit
US20080128857A1 (en) * 2006-12-05 2008-06-05 Integrated Device Technology, Inc. Multi-Finger Capacitor
JP2008235498A (ja) * 2007-03-20 2008-10-02 Renesas Technology Corp 半導体装置
JP5103232B2 (ja) * 2008-03-18 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2010118563A (ja) * 2008-11-14 2010-05-27 Renesas Technology Corp 半導体装置
US8378450B2 (en) * 2009-08-27 2013-02-19 International Business Machines Corporation Interdigitated vertical parallel capacitor
US8594604B2 (en) * 2009-12-18 2013-11-26 Nxp, B.V. Fringe capacitor circuit
JP5732742B2 (ja) * 2010-04-16 2015-06-10 富士通セミコンダクター株式会社 半導体集積回路装置およびその製造方法
CN102709699A (zh) * 2011-07-06 2012-10-03 中国科学院合肥物质科学研究院 一种基于左右手复合传输线的漏波天线
US9287209B2 (en) * 2011-11-04 2016-03-15 Broadcom Corporation Metal finger capacitor for high-K metal gate processes
US9177909B2 (en) * 2013-08-14 2015-11-03 United Microelectronics Corp. Semiconductor capacitor

Also Published As

Publication number Publication date
CN107924916B (zh) 2022-06-28
EP3341968A4 (en) 2018-08-22
EP3341968A1 (en) 2018-07-04
US9520461B1 (en) 2016-12-13
JP2018530928A (ja) 2018-10-18
WO2017040410A1 (en) 2017-03-09
EP3341968B1 (en) 2020-12-02
CN107924916A (zh) 2018-04-17
US9991332B2 (en) 2018-06-05
US20170062553A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
CN101009157B (zh) 积层电容器
JP6293419B2 (ja) 電子部品及び電子部品製造方法
JP4462194B2 (ja) 積層型貫通コンデンサアレイ
TW200949875A (en) Multilayer capacitor and mounted structure thereof
JP4475338B2 (ja) 積層コンデンサ
JP4293561B2 (ja) 積層型貫通コンデンサアレイの実装構造
US9998084B2 (en) Noise filter
JP6814807B2 (ja) 横方向フラックスコンデンサを備える集積回路
JP2011108785A (ja) 積層コンデンサ
JP2014146754A (ja) 積層貫通コンデンサ
JP5090909B2 (ja) 圧電トランス
JP6201477B2 (ja) 積層コンデンサ
JP6064362B2 (ja) 積層コンデンサ
US10014214B2 (en) Electronic device including moat power metallization in trench
JP6128924B2 (ja) 高周波ノイズ対策用電源回路
TWI580057B (zh) 半導體電容
JP2016152300A (ja) コンデンサモジュール
JP2015026784A (ja) 積層コンデンサ
JP7003495B2 (ja) 積層コンデンサ
JP7003496B2 (ja) 電子部品装置
JP6264858B2 (ja) 電子部品
JP5857871B2 (ja) 積層コンデンサ
JP2020061430A (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201221

R150 Certificate of patent or registration of utility model

Ref document number: 6814807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250