CN101009157B - 积层电容器 - Google Patents
积层电容器 Download PDFInfo
- Publication number
- CN101009157B CN101009157B CN2007100073197A CN200710007319A CN101009157B CN 101009157 B CN101009157 B CN 101009157B CN 2007100073197 A CN2007100073197 A CN 2007100073197A CN 200710007319 A CN200710007319 A CN 200710007319A CN 101009157 B CN101009157 B CN 101009157B
- Authority
- CN
- China
- Prior art keywords
- conductor
- external
- laminate
- external conductor
- conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
Abstract
一种积层电容器,包括其中层积了多个介电层的积层体和形成在积层体上的第一至第四外部导体。积层体包括第一至第四内部导体。第一和第二内部导体具有彼此相对的各自区域,其间有至少一个介电层。第一和第二内部导体分别连接到第三和第二外部导体。第三内部导体连接到第一和第三外部导体,且第四内部导体连接到第二和第四外部导体。两个外部导体和其余的两个外部导体分别形成在积层体的第一和第二侧面上,这两个侧面彼此相对并且平行于第一和第二内部导体的相对方向。
Description
技术领域
本发明涉及一种积层电容器。
背景技术
通常所说的这种类型的积层电容器是包括积层体和多个形成在该积层体上的外部导体的电容器,其中该积层体由多个层积的介电层形成并包括多个内部导体。
用于安装在数字电子器件中的中央处理单元(CPU)的电源已经增加了其负载电流同时降低了其电压。因此,为了适应负载电流的剧烈变化,很难将电源电压的波动抑制在可容许的水平之下,为此,将积层电容器(即,去耦电容器)与电源相连接。在负载电流瞬间波动时,积层电容器向CPU提供电流,从而抑制了电源电压的波动。
近年来,由于CPU进一步提高了其工作频率,所以负载电流变得更快且更大,由此,要求用于去耦电容器中的积层电容器增加其容量和等效串联电阻(ESR),确保在所有频率的恒定负载传输阻抗(constantload line impedance),而不会对电容器的ESL产生负面影响。因此,一种其外部导体具有包括内电阻层的多层结构以增加等效串联电阻的积层电容器已经在考虑中。
发明内容
本发明的一个目的是提供一种积层电容器,其易于安装同时增加了其等效串联电阻。
本发明人对能够以高可控方式增加其等效串联电阻的积层电容器进行了刻苦的研究。结果,本发明人发现下述新事实:即使积层体具有相同数目的内部导体,当所有内部导体都连接到不与基板等的焊盘图案(land pattern)相连接的外部导体上时,等效串联电阻也可以制造得更大。
然而,当将这种积层电容器安装到基板等上时,安装方向是很关键的。也就是说,由于这种积层电容器通过将内部导体连接到不与基板等的焊盘图案相连接的外部导体上来增加其等效串联电阻,所以当安装为与内部导体相连接的外部导体被连接到焊盘图案时,对于这种积层电容器来说变得难以显示出期望的等效串联电阻量级。因此,这种积层电容器的问题可能在于,在安装方向变化时不能增加等效串联电阻。
因此,本发明人对能够同时满足增加等效串联电阻和抑制等效串联电阻对安装方向的依赖的需求的积层电容器进行了刻苦的研究。结果,本发明人发现了下述新的事实:当具有不同极性的内部导体中仅具有一种极性的内部导体连接到与基板等中的焊盘图案连接的外部导体、同时具有其它极性的内部导体连接到没有连接到焊盘图案的外部导体时,能够增加等效串联电阻,同时抑制等效串联电阻对安装方向的依赖。
考虑到这种研究结果,一方面,本发明提供一种积层电容器,其包括其中层积了多个介电层的积层体和形成在积层体上的第一至第四外部导体;其中积层体包括第一至第四内部导体;其中第一和第二内部导体具有彼此相对的各自区域,其间有至少一个介电层;其中第一至第四外部导体中的两个外部导体形成在平行于第一和第二内部导体彼此相对的方向的积层体的第一侧面上,而其余的两个外部导体形成在与第一侧面相对的第二侧面上;其中形成在第一侧面上的两个外部导体和形成在第二侧面上的其余的两个外部导体位于在第一和第二侧面彼此相对的方向上彼此相对的各自区域处;其中第一内部导体连接到第三外部导体;其中第二内部导体连接到第二外部导体;其中第三内部导体连接到第一和第三外部导体;并且其中第四内部导体连接到第二和第四外部导体。
在该积层电容器中,当第一和第二外部导体或第三和第四外部导体组成一组连接到焊盘图案(land pattern)的外部导体时,有两个内部导体连接到与焊盘图案相连接的外部导体中的一个上,而仅有一个内部导体连接到另一个上。因此,在两种情况下都能制造更大的等效串联电阻。即使在不同的安装方向上将上述积层电容器安装到基板等上时,第一和第二外部导体或第三和第四外部导体可以连接到焊盘图案上作为一组,从而可以增加等效串联电阻而与安装方向无关。由此,上述积层电容器可以增加等效串联电阻而与安装方向无关,从而其安装变得更容易。
优选,第三和第四内部导体具有彼此相对的各自区域,其间有至少一个介电层;第一和第四外部导体形成在第一侧面上;第二和第三外部导体形成在第二侧面上;而且第二、第一、第四和第三外部导体在积层体中第一和第二侧面的相对方向上位于与第一、第二、第三和第四外部导体相对的各位置处。
或者,优选第三和第四内部导体具有通过位于中间的至少一个介电层彼此相对的各自区域;第一和第三外部导体形成在第一侧面上;第二和第四外部导体形成在第二侧面上;而且第二、第一、第四和第三外部导体在积层体中第一和第二侧面的相对方向上位于与第一、第二、第三和第四外部导体相对的各位置处。
或者,优选第三和第四内部导体设置在第一和第二内部导体的相对方向上的相同位置上,同时在第一和第二侧面的相对方向上具有彼此相邻的各自区域;第一和第三外部导体形成在第一侧面上;第二和第四外部导体形成在第二侧面上;并且第二、第一、第四和第三外部导体位于在积层体中第一和第二侧面的相对方向上相对于第一、第二、第三和第四外部导体的各自位置处。
在这些情况下,由流过第三内部导体的电流所导致的磁场和由流过第四内部导体的电流所导致的磁场彼此抵消。因此,在这些情况下,积层电容器降低了其等效串联电感。
优选,第三和第四内部导体设置在第一和第二内部导体的相对方向上彼此不同的各自区域处;第一和第三外部导体形成在第一侧面上;第二和第四外部导体形成在第二侧面上;并且第四、第三、第二和第一外部导体位于在积层体中第一和第二侧面的相对方向上相对于第一、第二、第三和第四外部导体的各自位置处。
或者,优选第三和第四内部导体设置在第一和第二内部导体的相对方向上的相同位置处;第一和第三外部导体形成在第一侧面上;第二和第四外部导体形成在第二侧面上;并且第四、第三、第二和第一外部导体位于在积层体中第一和第二侧面的相对方向上相对于第一、第二、第三和第四外部导体的各自位置处。
在这些情况下,由流过第一内部导体的电流所导致的磁场和由流过第二内部导体的电流所导致的磁场彼此抵消。因此,在这些情况下,积层电容器降低了其等效串联电感。当多个第一和第二内部导体被层积时,降低等效串联电感的效果变得更显著。
另一方面,本发明提供一种积层电容器,其包括其中层积了多个介电层的积层体和形成在积层体上的第一至第四外部导体;其中积层体包括第一至第四内部导体;其中第一和第二内部导体具有矩形形状的各自区域,其间有至少一个介电层;其中第一外部导体形成在平行于第一和第二内部导体矩形形状的方向的积层体的侧面上;其中第二外部导体形成在与形成有第一外部导体的侧面相对的积层体的侧面上,其位置是在形成有第二外部导体的侧面和形成有第一外部导体的侧面矩形形状的方向上与第一外部导体相对的位置处;其中第三外部导体形成在平行于第一和第二内部导体矩形形状的方向的积层体的侧面上;其中第四外部导体形成在与形成有第三外部导体的侧面相对的积层体的侧面上,其位置是在形成有第四外部导体的侧面和形成有第三外部导体的侧面矩形形状的方向上与第三外部导体相对的位置处;其中第一内部导体连接到第三外部导体;其中第二内部导体连接到第二外部导体;其中第三内部导体连接到第一和第三外部导体;并且其中第四内部导体连接到第二和第四外部导体。
在该积层电容器中,当第一和第二外部导体或第三和第四外部导体组成一组连接到焊盘图案的外部导体时,有两个内部导体连接到与焊盘图案相连接的外部导体中的一个上,而仅有一个内部导体连接到另一个上。因此,在两种情况下都能制造更大的等效串联电阻。即使在不同的安装方向上将上述积层电容器安装到基板等上时,第一和第二外部导体或第三和第四外部导体可以连接到焊盘图案作为一组,从而可以增加等效串联电阻而与安装方向无关。由此,上述积层电容器可以增加等效串联电阻而与安装方向无关,从而其安装变得更容易。
优选,第三和第四内部导体具有彼此相对的各自区域,其间有至少一个介电层;形成有第一外部导体的侧面和形成有第四侧面的侧面相同;并且形成有第二外部导体的侧面和形成有第三外部导体的侧面相同。
或者,优选第三和第四内部导体具有彼此相对的各自区域,其间有至少一个介电层;形成有第一外部导体的侧面和形成有第三外部导体的侧面相同;并且形成有第二外部导体的侧面和形成有第四外部导体的侧面相同。
或者,优选形成有第一外部导体的侧面和形成有第三外部导体的侧面相同;形成有第二外部导体的侧面和形成有第四外部导体的侧面相同;并且第三和第四内部导体设置在第一和第二内部导体的相对方向上的相同位置上,同时在形成有第一和第三外部导体的侧面和形成有第二和第四外部导体的侧面的相对方向上具有彼此邻近的各自区域。
在这些情况下,由流过第三内部导体的电流所导致的磁场和由流过第四内部导体的电流所导致的磁场彼此抵消。因此,在这些情况下,积层电容器降低了其等效串联电感。
本发明可以提供一种积层电容器,其容易安装同时增加了其等效串联电阻。
从下文给出的详细描述和仅借助示例给出的附图将会更全面地理解本发明,并且因此不认为是限制本发明。
从下文给出的详细描述,本发明的用途的进一步范围将是显而易见的。然而,应当理解,仅借助示例给出详细的描述和具体实例,同时表示本发明的优选实施方式,因为从该详细的描述在本发明的精神和范围内的各种改变和修改对于本领域技术人员来说将是显而易见的。
附图说明
图1是根据第一实施方式的积层电容器的透视图;
图2是根据第一实施方式的积层电容器中包括的积层体的分解透视图;
图3是用于说明将根据第一实施方式的积层电容器安装到基板上的状态的图;
图4是用于说明在与图3不同的安装方向上将根据第一实施方式的积层电容器安装到基板上的状态的图;
图5是图4所示的根据第一实施方式的积层电容器中包括的积层体的分解透视图;
图6是用于说明在与图3不同的安装方向上将根据第一实施方式的积层电容器安装到基板上的状态的图;
图7是图6所示的根据第一实施方式的积层电容器中包括的积层体的分解透视图;
图8是用于说明在与图3不同的安装方向上将根据第一实施方式的积层电容器安装到基板上的状态的图;
图9是图8所示的根据第一实施方式的积层电容器中包括的积层体的分解透视图;
图10是根据第二实施方式的积层电容器的透视图;
图11是根据第二实施方式的积层电容器中包括的积层体的分解透视图;
图12是根据第三实施方式的积层电容器的透视图;
图13是根据第三实施方式的积层电容器中包括的积层体的分解透视图;
图14是根据第四实施方式的积层电容器的透视图;
图15是根据第四实施方式的积层电容器中包括的积层体的分解透视图;
图16是根据第五实施方式的积层电容器的透视图;
图17是根据第五实施方式的积层电容器中包括的积层体的分解透视图;
图18是根据第六实施方式的积层电容器的透视图;
图19是根据第六实施方式的积层电容器中包括的积层体的分解透视图;
图20是根据第七实施方式的积层电容器的透视图;并且
图21是根据第七实施方式的积层电容器中包括的积层体的分解透视图。
图22是根据第一实施方式的修改的积层电容器中包括的积层体的分解透视图。
具体实施方式
在下文中,将参考附图详细地说明本发明的优选实施方式。在说明中,彼此相同的组成部分或彼此具有相同功能的组成部分将用彼此相同的数字来表示,而不再重复其重复说明。说明中所使用的词语“左”和“右”与每个图中的横向方向一致。
第一实施方式
参考图1和2,将说明根据第一实施方式的积层电容器C1的结构。图1是根据第一实施方式的积层电容器的透视图。图2是根据第一实施方式的积层电容器中包括的积层体的分解透视图。
如图1所示,根据第一实施方式的积层电容器C1包括具有基本为长方体形式的积层体L1和四个形成在积层体L1侧面上的外部导体。这四个外部导体是第一外部导体1、第二外部导体2、第三外部导体3和第四外部导体4。这四个外部导体形成为使其在积层体L1的表面上彼此电绝缘。
第一外部导体1和第四外部导体4两个均位于平行于积层体L1的内相对方向(将在下文中说明)的侧面中的第一侧面L1a上,即,第一侧面L1a是沿着与积层体L1的内相对方向垂直的侧面L1c、L1d的纵向方向延伸的侧面。第一外部导体1和第四外部导体4形成为使得第一外部导体1和第四外部导体4从图1的左侧向右侧依次排列。
第二外部导体2和第三外部导体3均位于平行于积层体L1的内相对方向(将在下文中说明)的侧面中的第二侧面L1b上,即,第二侧面L1b是沿着与积层体L1的内相对方向垂直的侧面L1c、L1d的纵向方向延伸同时与第一侧面L1a相对的侧面。第二外部导体2和第三外部导体3形成为使得第二外部导体2和第三外部导体3从图1的左侧向右侧依次排列。
由此,四个外部导体(第一至第四外部导体1至4)中的两个外部导体(第一外部导体1和第四外部导体4)设置在积层体L1的第一侧面L1a上,而其余的两个外部导体(第二外部导体2和第三外部导体3)设置在与第一侧面L1a相对的第二侧面L1b上。
形成在积层体L1的第一侧面L1a上的两个外部导体(第一和第二外部导体1、2)和形成在第二侧面L1b上的其余的两个外部导体(第三和第四外部导体3、4)位于在第一侧面L1a和第二侧面L1b彼此相对的方向上彼此相对的各自位置。也就是说,第一外部导体1位于在积层体L1中第一侧面L1a和第二侧面L1b的相对方向上与第二外部导体2相对的位置处。另一方面,第二外部导体2位于在积层体L1中第一侧面L1a和第二侧面L1b的相对方向上与第一外部导体1相对的位置处。
第三外部导体3位于在积层体L1中第一侧面L1a和第二侧面L1b的相对方向上与第四外部导体4相对的位置处。另一方面,第四外部导体4位于在积层体L1中第一侧面L1a和第二侧面L1b的相对方向上与第三外部导体3相对的位置处。
如图2所示,通过层积多个(在本实施方式中为9个)介电层11至19而形成积层体L1。在积层体L1中,包括多个(在本实施方式中为各3个)第一和第二内部导体31至33、41至43,它们具有彼此相对各自区域,其间包括各自的一个介电层14至18。在实际的积层电容器C1中,介电层11至19整合成其间没有可辨别的界限的程度。此外,在积层体L1中层积第三内部导体51和第四内部导体61。
第一内部导体31至33包括其相应的第一主要部分31A至33A和引导部分(lead portion)31B至33B。每个第一主要部分31A至33A都具有基本矩形的形状。多个第一主要部分31A至33A在积层体L1中从平行于各第一内部导体31至33和各第二内部导体41至43彼此相对的方向(在下文中简称为“内相对方向”)的侧面以预定距离分开的各位置上。
引导部分31B至33B形成为使得其从其所对应的第一主要部分31A至33A接到(take out)积层体L1的第二侧面L1b。引导部分31B与第一主要部分31A整体地形成,并从那里延伸以到达积层体L1的第二侧面L1b。引导部分32B与第一主要部分32A整体地形成,并从那里延伸以到达积层体L1的第二侧面L1b。引导部分33B与第一主要部分33A整体地形成,并从那里延伸以到达积层体L1的第二侧面L1b。
第一内部导体31的第一主要部分31A通过引导部分31B连接到第三外部导体3。第一内部导体32的第一主要部分32A通过引导部分32B连接到第三外部导体3。第一内部导体33的第一主要部分33A通过引导部分33B连接到第三外部导体3。因此,多个第一内部导体31至33通过第三外部导体3彼此电连接。
第二内部导体41至43包括其相应的第二主要部分41A至43A和引导部分41B至43B。各第二主要部分41A至43A都具有基本矩形的形状。多个第二主要部分41A至43A形成在积层体L1中从平行于内相对方向的侧面以预定距离分开的各位置上。
引导部分41B至43B形成为使得其从其所对应的第二主要部分41A至43A接到积层体L1的第二侧面L1b。引导部分41B与第二主要部分41A整体地形成,并从那里延伸以到达积层体L1的第二侧面L1b。引导部分42B与第二主要部分42A整体地形成,并从那里延伸以到达积层体L1的第二侧面L1b。引导部分43B与第二主要部分43A整体地形成,并从那里延伸以到达积层体L1的第二侧面L1b。
第二内部导体41的第二主要部分41A通过引导部分41B连接到第二外部导体2。第二内部导体42的第二主要部分42A通过引导部分42B连接到第二外部导体2。第二内部导体43的第二主要部分43A通过引导部分43B连接到第二外部导体2。因此,多个第二内部导体41至43通过第二外部导体2彼此电连接。
第一和第二内部导体31至33、41至43具有彼此相对的各自区域,其间各自有一个介电层14至18(第一主要部分31A到33A,第二主要部分41A至43A)。因此,积层电容器具有如下结构:第一和第二内部导体31至33、41至43中的每一个都能够形成电容组件。
第三内部导体51和第四内部导体61具有彼此相对的各自区域,其间有介电层12。也就是说,第三内部导体51设置为夹在介电层11和12之间。第四内部导体61设置为夹在介电层12和13之间。第三内部导体51和第四内部导体61彼此电绝缘。
在积层体L1中层积第三和第四内部导体51、61,以使得积层体L1在内相对方向上包括至少一组(在本实施方式中有三组)第一和第二内部导体,该第一和第二内部导体彼此相邻排列并且其间有介电层。具体地说,在积层体L1中层积第三和第四内部导体51、61,以使得积层体L1包括第一内部导体31和第二内部导体41,其中第一内部导体31和第二内部导体41彼此相邻排列并且其间有介电层14。积层体L1需要包括至少一组第三和第四内部导体51、61。
优选,积层体1包括一组以上第三和第四内部导体,以便减小积层电容器C1的等效串联电阻。在那种情况下,更优选各组第三和第四内部导体51、61中的几乎一半设置为顶内部导体,而其余的设置为底内部导体,以便使积层电容器C1能够保持其等效串联电阻而与安装方向无关,由此使得更容易安装。图22显示了积层体1包括两组第三和第四内部导体51、52、61、62的情况,一组(即,第三和第四内部导体51、61)设置为顶内部导体,而其余的(即,第三和第四内部导体52、62)设置为底内部导体。图2的第三和第四内部导体33、43在图22中被第三和第四内部导体52、62所代替。
第三内部导体51包括具有矩形形状的第一导体部分51A、从第一导体部分51A延伸以接到积层体L1的第一侧面L1a的第二导体部分51B、以及从第一导体部分51A延伸以接到积层体L1的第二侧面L1b的第三导体部分51C。设置第一导体部分51A,以便使其纵向方向平行于积层体L1的第一和第二侧面L1a、L1b。
第三内部导体51的第二导体部分51B连接到第一外部导体1。第三内部导体51的第三导体部分51C连接到第三外部导体3。因此,第三内部导体51电连接到第一外部导体1和第三外部导体3。
第四内部导体61包括具有矩形形状的第一导体部分61A、从第一导体部分61A延伸以接到积层体L1的第二侧面L1b的第二导体部分61B和从第一导体部分61A延伸以接到积层体L1的第一侧面L1a的第三导体部分61C。第一导体部分61A设置为使其纵向方向平行于积层体L1的第一和第二侧面L1a、L1b。
第四内部导体61的第二导体部分61B连接到第二外部导体2。第四内部导体61的第三导体部分61C连接到第四外部导体4。因此,第四内部导体61电连接到第二外部导体2和第四外部导体4。
第三内部导体51的第一导体部分51A和第四内部导体61的第一导体部分61A在积层体L1的内相对方向上彼此相对,其间有介电层12。也就是说,第三内部导体51和第四内部导体61在积层体L1的内相对方向上具有彼此相对的各自区域,其间有介电层12。
将通过实施例的方式显示将积层电容器C1安装到基板S上的情况。图3是用来说明将积层电容器C1安装到基板上的情形的图。图3显示了第一外部导体1和第二外部导体2分别连接到形成在基板S上的阳极焊盘图案A1和阴极焊盘图案B1的情形。图3还显示了在基板S上阳极焊盘图案A1和阴极焊盘图案B1分别连接到引线A2和B2的情形。
在这种情况下,第一内部导体31至33不与直接连接到焊盘图案的外部导体(在这种情况下为第一外部导体1)相连接。另一方面,第二内部导体41至43与直接连接到焊盘图案的外部导体(在这种情况下为第二外部导体2)相连接。因此,只有第二内部导体41至43与直接连接到焊盘图案的外部导体(在这种情况下为第二外部导体2)相连接,其中第二内部导体41至43是具有各自彼此不同的极性的第一和第二内部导体组之一。
如图4所示,现在将研究将积层电容器C1从图3所示的情形旋转180°并安装到基板S上的情形。图4显示了积层电容器C1的第三外部导体3和第四外部导体4分别连接到形成在基板S上的阳极焊盘图案A1和阴极焊盘图案B1的情形。
图5是如图4所示安装的情形下的积层电容器C1中包括的积层体L1的分解透视图。图5所示的积层体的横向和纵向方向与图4中所示的积层电容器C1的横向和纵向方向一致。当积层电容器C1旋转180°后安装为使得第三和第四外部导体3、4分别连接到焊盘图案A1、B1时,如从图4和5可以理解的,与图3的情形不同,连接到第二内部导体41至43的引导部分41B至43B的第二外部导体2变为不与焊盘图案相连接的外部导体。另一方面,与图3的情形不同,连接到第一内部导体31至33的引导部分31B至33B的第三外部导体3变为与焊盘图案相连接的外部导体。
因此,当如图4所示安装积层电容器C1时,第二内部导体41至43不与直接连接到焊盘图案的外部导体(在这种情况下为第四外部导体4)相连接。另一方面,第一内部导体31至33与直接连接到焊盘图案的外部导体(在这种情况下为第三外部导体3)相连接。因此,只有第一内部导体31至33与直接连接到焊盘图案的外部导体(在这种情况下为第三外部导体3)相连接,第一内部导体31至33是具有各自彼此不同极性的第一和第二内部导体组之一。
如图6所示,现在将说明将积层电容器C1从图3所示的情形垂直反转并安装到基板S上的情形。图6显示了积层电容器C1的第二外部导体2和第一外部导体1分别连接到形成在基板S上的阳极焊盘图案A1和阴极焊盘图案B1的情形。
图7是如图6所示安装情形下的积层电容器C1中包括的积层体L1的分解透视图。图7所示的积层体的横向和纵向方向与图6中所示的积层电容器C1的横向和纵向方向一致。当积层电容器C1垂直反转并安装为颠倒第一和第二外部导体1、2所连接的各焊盘图案A1、B1时,如从图6和7可以理解的,如同图3的情形,连接到第一内部导体31至33的引导部分31B至33B的第三外部导体3变为连接到非焊盘图案(no land pattern)的外部导体。另一方面,如同图3的情形,连接到第二内部导体41至43的引导部分41B至43B的第二外部导体2变为连接到焊盘图案的外部导体。
因此,当如图6所示安装积层电容器C1时,第一内部导体31至33不与直接连接到焊盘图案的外部导体(在这种情况下为第一外部导体1)相连接。另一方面,第二内部导体41至43与直接连接到焊盘图案的外部导体(在这种情况下为第二外部导体2)相连接。因此,只有第二内部导体41至43与直接连接到焊盘图案的外部导体(在这种情况下为第二外部导体2)相连接,第二内部导体41至43是具有各自彼此不同极性的第一和第二内部导体组之一。
如图8所示,现在将说明将积层电容器C1从图3所示的情形在基板S上旋转180°后垂直反转并安装到基板S上的情形。图8显示了积层电容器C1的第三外部导体3和第四外部导体4分别连接到形成在基板S上的阴极焊盘图案B1和阳极焊盘图案A1的情形。
图9是如图8所示安装的情形下的积层电容器C1中包括的积层体L1的分解透视图。图9所示的积层体的横向和纵向方向与图8中所示的积层电容器C1的横向和纵向方向一致。当积层电容器C1旋转180°后垂直反转并安装以便使第三和第四外部导体3、4分别连接到焊盘图案B1、A1,如从图8和9可以理解的,与图3的情形不同,连接到第二内部导体41至43的引导部分41B至43B的第二外部导体2变为连接到非焊盘图案的外部导体。另一方面,与图3的情形不同,连接到第一内部导体31至33的引导部分31B至33B的第三外部导体3变为连接到焊盘图案的外部导体。
因此,当如图8所示安装积层电容器C1时,第二内部导体41至43不与直接连接到焊盘图案的外部导体(在这种情况下为第四外部导体4)相连接。另一方面,第一内部导体31至33与直接连接到焊盘图案的外部导体(在这种情况下为第三外部导体3)相连接。因此,只有第一内部导体31至33与直接连接到焊盘图案的外部导体(在这种情况下为第三外部导体3)相连接,第一内部导体31至33是具有各自彼此不同极性的第一和第二内部导体组之一。
在积层电容器C1中,第一内部导体31至33直接连接到第三外部导体3。因此,第一内部导体31至33通过第三外部导体3和第三内部导体51电连接至第一外部导体1。第二内部导体41至43直接连接到第二外部导体2。因此,第二内部导体41至43通过第二外部导体2和第四内部导体61电连接至第四外部导体4。因此,与所有第一和第二内部导体直接连接到与焊盘图案连接的外部导体的常规积层电容器相比,当积层电容器C1安装为使第一和第二外部导体1、2或第三和第四外部导体3、4连接到基板等的焊盘图案时,积层电容器C1可以获得更大的等效串联电阻。
尤其是,积层电容器C1可以将连接到非焊盘图案的外部导体的数目设置为2,因此,与连接到非焊盘图案的外部导体的数目为3以上的电容器相比,其可以进一步增加等效串联电阻。
由于通过第三内部导体51或第四内部导体61调节等效串联电阻,所以通过使用大量层积的能够形成电容组件的第一和第二内部导体31至33、41至43,积层电容器C1可以增加其容量同时增大等效串联电阻。
在能够形成积层电容器C1的电容组件的第一和第二内部导体31至33、41至43中,当如图3或6所示安装积层电容器C1时,第二内部导体41至43连接到与焊盘图案连接的外部导体(在这种情况为第二外部导体2)。另一方面,当如图4或8所示安装积层电容器C1时,第一内部导体31至33连接到与焊盘图案连接的外部导体(在这种情况为第三外部导体3)。也就是说,例如即使积层电容器C1旋转180°或垂直反转以改变其安装方向,在能够形成积层电容器C1的电容组件的第一和第二内部导体31至33、41至43中只有一种与直接连接到焊盘图案的外部导体相连接。因此,积层电容器C1能够增加其等效串联电阻而与安装方向无关,因此能够容易地安装。
通过仅将两个外部导体(例如,第一和第二外部导体1、2)连接到基板等上的焊盘图案,积层电容器C1能有效地增加等效串联电阻。因此,形成在安装基板等上的焊盘图案的结构,与具有三个以上外部导体连接到基板等上的焊盘图案的情况中的结构相比变得更简单。因此,可以简化安装基板上的基板电路布线。
第一外部导体1和第四外部导体4都形成在积层体L1的第一侧面L1a上。第二外部导体2和第三外部导体3都形成在积层体L1的与第一侧面L1a相对的第二侧面L1b上。由此,在积层电容器C1中,所有的第一至第四外部导体1至4都形成在积层体L1中彼此相对的两个侧面L1a和L1b上。因此,与外部导体形成在积层体的三个或更多个侧面(例如,四个侧面)上的情况相比,积层电容器C1可以减少形成外部导体需要的步骤。因此,可以更容易地制造积层电容器C1。
在积层电容器中,第一外部导体1和第三外部导体3分别形成在积层体L1的第一侧面L1a和第二侧面L1b上。另一方面,第二外部导体2和第四外部导体4分别形成在积层体L1的第二侧面L1b和第一侧面L1a上。在积层体L1中的内相对方向上,第三内部导体51的第一导体部分51A和第四内部导体61的第一导体部分61A彼此相对,其间有介电层12。从而,在积层电容器C1中,由流过第三内部导体51的电流所产生的磁场和由流过第四内部导体61的电流所产生的磁场彼此抵消。结果,积层电容器C1能够减小其等效串联电感。
在积层体L1的内相对方向上,第三和第四内部导体51、61具有彼此相对的各自区域51A和61A,其间有介电层12。第三和第四内部导体51、61具有各自彼此不同的极性,并由此能够有助于形成电容组件。因此,积层电容器C1能够进一步增加其容量。
第二实施方式
参考图10和11,将说明根据第二实施方式的积层电容器的结构。根据第二实施方式的积层电容器和根据第一实施方式的积层电容器C1在积层体中外部导体设置方面有所不同。图10是根据第二实施方式的积层电容器的透视图。图11是根据第二实施方式的积层电容器中包括的积层体的分解透视图。
如图10所示,根据第二实施方式的积层电容器C2包括一个具有基本为长方体形状的积层体L2和四个形成在积层体L2侧面上的外部导体。这四个外部导体是第一外部导体1、第二外部导体2、第三外部导体3和第四外部导体4。这四个外部导体形成为使其在积层体L2的表面上彼此电绝缘。
第一外部导体1和第三外部导体3二者均设置在与积层体L2的内相对方向(将在下文中解释)平行的侧面中的第一侧面L2a上,即,第一侧面L2a是沿着垂直于积层体L2内相对方向的侧面L2c、L2d的纵向方向延伸的侧面。第一外部导体1和第三外部导体3形成为使得第一外部导体1和第三外部导体3从图10的左侧向右侧依次排列。
第二外部导体2和第四外部导体4二者均设置在与积层体L2的内相对方向(将在下文中解释)平行的侧面中的第二侧面L2b上,即,第二侧面L2b是沿着垂直于内相对方向的侧面L2c、L2d的纵向方向延伸同时与第一侧面L2a相对的侧面。第二外部导体2和第四外部导体4形成为使得第二外部导体2和第四外部导体4从图10的左侧向右侧依次排列。
由此,四个外部导体(第一至第四外部导体1至4)中的两个外部导体(第一外部导体1和第三外部导体3)设置在积层体L2的第一侧面L2a上,而其余的两个外部导体(第二外部导体2和第四外部导体4)设置在与第一侧面L2a相对的第二侧面L2b上。
在沿着第一侧面L2a和第二侧面L2b彼此相对的方向上,形成在积层体L2的第一侧面L2a上的两个外部导体(第一和第三外部导体1、3)和形成第二侧面L2b上的其余两个外部导体(第二和第四外部导体2、4)位于彼此相对的各自位置上。也就是说,在积层体L2中第一侧面L2a和第二侧面L2b的相对方向上,第二外部导体2位于与第一外部导体1相对的位置上。在积层体L2中第一侧面L2a和第二侧面L2b的相对方向上,第四外部导体4位于与第三外部导体3相对的位置上。
如图11所示,通过层积多个(在本实施方式中为9个)介电层11至19来形成积层体L2。在积层体L2中,包括多个(在本实施方式中每个为3)第一和第二内部导体31至33、41至43,它们具有彼此相对的各自区域,其间各自有一个介电层14至18。
第一内部导体31至33包括其相应的第一主要部分31A至33A和引导部分31B至33B。各第一主要部分31A至33A具有基本矩形的形状。多个第一主要部分31A至33A形成在积层体L2中从平行于各第一内部导体31至33和各第二内部导体41至43彼此相对的方向(在下文中简称为“内相对方向”)的侧面以预定的距离分开的各位置上。
引导部分31B至33B形成为将其从其所对应的第一主要部分31A至33A接到积层体L2的第一侧面L2a。引导部分31B与第一主要部分31A整体地形成,并从那里延伸以到达积层体L2的第一侧面L2a。引导部分32B与第一主要部分32A整体地形成,并从那里延伸以到达积层体L2的第一侧面L2a。引导部分33B与第一主要部分33A整体地形成,并从那里延伸以到达积层体L2的第一侧面L2a。
第一内部导体31、32、33的第一主要部分31A、32A、33A分别通过引导部分31B、32B、33B连接到第三外部导体3。因此,多个第一内部导体31至33通过第三外部导体3彼此电连接。
第二内部导体41至43包括其相应的第二主要部分41A至43A和引导部分41B至43B。各第二主要部分41A至43A具有基本矩形的形状。多个第二主要部分41A至43A形成在积层体L2中从平行于内相对方向的侧面以预定的距离分开的各位置上。
引导部分41B至43B形成为将其从其所对应的第二主要部分41A至43A接到积层体L2的第二侧面L2b。引导部分41B与第二主要部分41A整体地形成,并从那里延伸以到达积层体L2的第二侧面L2b。引导部分42B与第二主要部分42A整体地形成,并从那里延伸以到达积层体L2的第二侧面L2b。引导部分43B与第二主要部分43A整体地形成,并从那里延伸以到达积层体L2的第二侧面L2b。
第二内部导体41、42、43的第二主要部分41A、42A、43A分别通过引导部分41B、42B、43B连接到第二外部导体2。因此,多个第二内部导体41至43通过第二外部导体2彼此电连接。
在积层体L2中的内相对方向上,第三内部导体51和第四内部导体61层积为彼此邻近,其间有介电层12。第三内部导体51和第四内部导体61具有彼此相对的各自区域,其间有介电层12。第三内部导体51和第四内部导体61彼此电绝缘。
第三内部导体51包括具有矩形形状的第一导体部分51A、从第一导体部分51A延伸以接到积层体L2的第一侧面L2a的第二导体部分51B和从第一导体部分51A延伸以接到积层体L2的第一侧面L2a的第三导体部分51C。第一导体部分51A设置为其纵向方向平行于积层体L2的第一和第二侧面L2a、L2b。
第三内部导体51的第二导体部分51B连接到第一外部导体1。第三内部导体51的第三导体部分51C连接到第三外部导体3。因此,第三内部导体51电连接到第一外部导体1和第三外部导体3。
第四内部导体61包括具有矩形形状的第一导体部分61A、从第一导体部分61A延伸以接到积层体L2的第二侧面L2b的第二导体部分61B和从第一导体部分61A延伸以接到积层体L2的第二侧面L2b的第三导体部分61C。第一导体部分61A设置为使其纵向方向平行于积层体L2的第一和第二侧面L2a、L2b。
第四内部导体61的第二导体部分61B连接到第二外部导体2。第四内部导体61的第三导体部分61C连接到第四外部导体4。因此,第四内部导体61电连接到第二外部导体2和第四外部导体4。
第三内部导体51的第一导体部分51A和第四内部导体61的第一导体部分61A在积层体L2中的内相对方向上彼此相对,其间有介电层12。也就是说,第三内部导体51和第四内部导体61在积层体L2中的内相对方向上具有彼此相对的各自区域,其间有介电层12。
在积层电容器C2中,第一内部导体31至33通过第三外部导体3和第三内部导体51电连接至第一外部导体1。第二内部导体41至43通过第二外部导体2和第四内部导体61电连接至第四外部导体4。因此,当第一和第二外部导体1、2一组或第三和第四外部导体3、4一组连接到基板等的焊盘图案时,与所有的第一和第二内部导体均连接到与焊盘图案连接的外部导体的常规积层电容器相比,积层电容器C2可以获得更大的等效串联电阻。
尤其是,积层电容器C2可以将连接到非焊盘图案的外部导体的数目设置为2,因此,与连接到非焊盘图案的外部导体的数目为3以上的电容器相比,其可以进一步增加等效串联电阻。
由于通过第三内部导体51或第四内部导体61调节等效串联电阻,所以通过使用大量层积的能够形成电容组件的第一和第二内部导体31至33、41至43,积层电容器C2可以增加其容量同时增加等效串联电阻。
无论积层电容器C2安装到基板等上的方向如何,在能够形成电容组件的第一和第二内部导体31至33、41至43中,只有一种内部导体连接到与基板等的焊盘图案相连接的外部导体上。因此,积层电容器C2能够增加其等效串联电阻而与安装方向无关,由此能够更容易安装。
通过将两个外部导体连接到焊盘图案,积层电容器C2能够获得期望的结果(增加等效串联电阻等)。因此,对于积层电容器C2来说,将两个外部导体连接到基板足够了,从而可以简化安装基板上的电路布线。
积层电容器C2中的所有外部导体(第一至第四外部导体1至4)都形成在积层体L2彼此相对的第一和第二侧面L2a和L2b上。因此,与外部导体形成在积层体的三个或更多个侧面(例如,四个侧面)上的情况相比,可以减少形成外部导体需要的步骤。因此,可以容易地制造积层电容器C2。
在积层电容器中,第一外部导体1和第三外部导体3都形成在积层体L2的第一侧面L2a上。另一方面,第二外部导体2和第四外部导体4都形成在积层体L2的第二侧面L2b上。在积层体L2中的内相对方向上,第三内部导体51的第一导体部分51A和第四内部导体61的第一导体部分61A彼此相对,其间有介电层12。从而,在积层电容器C2中,由流过第三内部导体51的电流所产生的磁场和由流过第四内部导体61的电流所产生的磁场彼此抵消。结果,积层电容器C2能够减小其等效串联电感。
在积层体L2中的内相对方向上,第三和第四内部导体51、61具有彼此相对的各自区域,其间有介电层12。因此,积层电容器C2能够进一步增加其容量。
第三实施方式
参考图12和13,将说明根据第三实施方式的积层电容器的结构。根据第三实施方式的积层电容器和根据第一实施方式的积层电容器C1在积层体中外部导体设置方面有所不同。图12是根据第三实施方式的积层电容器的透视图。图13是根据第三实施方式的积层电容器中包括的积层体的分解透视图。
如图12所示,根据第三实施方式的积层电容器C3包括一个具有基本为长方体形状的积层体L3和四个形成在积层体L3侧面上的外部导体。这四个外部导体是第一外部导体1、第二外部导体2、第三外部导体3和第四外部导体4。这四个外部导体形成为使其在积层体L3的表面上彼此电绝缘。
第一外部导体1和第三外部导体3二者均设置在与积层体L3的内相对方向(将在下文中解释)平行的侧面中的第一侧面L3a上,即,第一侧面L3a是沿着垂直于积层体L3内相对方向的侧面L3c、L3d的纵向方向延伸的侧面。第一外部导体1和第三外部导体3形成为使得第三外部导体3和第一外部导体1从图12的左侧向右侧依次排列。
第二外部导体2和第四外部导体4二者均设置在与积层体L3的内相对方向(将在下文中解释)平行的侧面中的第二侧面L3b上,即,第二侧面L3b是沿着垂直于内相对方向的侧面L3c、L3d的纵向方向延伸同时与第一侧面L3a相对的侧面。第二外部导体2和第四外部导体4形成为使得第二外部导体2和第四外部导体4从图12的左侧向右侧依次排列。
由此,四个外部导体(第一至第四外部导体1至4)中的两个外部导体(第一外部导体1和第三外部导体3)设置在积层体L3的第一侧面L3a上,而其余的两个外部导体(第二外部导体2和第四外部导体4)设置在与第一侧面L3a相对的第二侧面L3b上。
在沿着第一侧面L3a和第二侧面L3b彼此相对的方向上,形成在积层体L3的第一侧面L3a上的两个外部导体(第一和第三外部导体1、3)和形成第二侧面L3b上的其余两个外部导体(第二和第四外部导体2、4)位于彼此相对的各自位置上。也就是说,在积层体L3中第一侧面L3a和第二侧面L3b的相对方向上,第四外部导体4位于与第一外部导体1相对的位置上。在积层体L3中第一侧面L3a和第二侧面L3b的相对方向上,第三外部导体3位于与第二外部导体2相对的位置上。
如图13所示,通过层积多个(在本实施方式中为9个)介电层11至19来形成积层体L3。在积层体L3中,包括多个(在本实施方式中每个为3)第一和第二内部导体31至33、41至43,它们具有彼此相对的各自区域,其间有介电层12。
第一内部导体31至33包括其相应的第一主要部分31A至33A和引导部分31B至33B。各第一主要部分31A至33A具有基本矩形的形状。多个第一主要部分31A至33A形成在积层体L3中从平行于各第一内部导体31至33和各第二内部导体41至43彼此相对的方向(在下文中简称为“内相对方向”)的侧面以预定的距离分开的各位置上。
形成引导部分31B至33B,以将其从其所对应的第一主要部分31A至33A接到积层体L3的第一侧面L3a。引导部分31B与第一主要部分31A整体地形成,并从那里延伸以到达积层体L3的第一侧面L3a。引导部分32B与第一主要部分32A整体地形成,并从那里延伸以到达积层体L3的第一侧面L3a。引导部分33B与第一主要部分33A整体地形成,并从那里延伸以到达积层体L3的第一侧面L3a。
第一内部导体31、32、33的第一主要部分31A、32A、33A分别通过引导部分31B、32B、33B连接到第三外部导体3。因此,多个第一内部导体31至33通过第三外部导体3彼此电连接。
第二内部导体41至43包括其相应的第二主要部分41A至43A和引导部分41B至43B。各第二主要部分41A至43A具有基本矩形的形状。多个第二主要部分41A至43A形成在积层体L3中从平行于内相对方向的侧面以预定的距离分开的各位置上。
形成引导部分41B至43B,以将其从其所对应的第二主要部分41A至43A接到积层体L3的第二侧面L3b。引导部分41B与第二主要部分41A整体地形成,并从那里延伸以到达积层体L3的第二侧面L3b。引导部分42B与第二主要部分42A整体地形成,并从那里延伸以到达积层体L3的第二侧面L3b。引导部分43B与第二主要部分43A整体地形成,并从那里延伸以到达积层体L3的第二侧面L3b。
第二内部导体41、42、43的第二主要部分41A、42A、43A分别通过引导部分41B、42B、43B连接到第二外部导体2。因此,多个第二内部导体41至43通过第二外部导体2彼此电连接。
在积层体L3中的内相对方向上,第三内部导体51和第四内部导体61层积为彼此邻近,其间有介电层12。第三内部导体51和第四内部导体61具有彼此相对的各自区域,其间有介电层12。第三内部导体51和第四内部导体61彼此电绝缘。
第三内部导体51包括具有矩形形状的第一导体部分51A、从第一导体部分51A延伸以接到积层体L3的第一侧面L3a的第二导体部分51B和从第一导体部分51A延伸以接到积层体L3的第一侧面L3a的第三导体部分51C。第一导体部分51A设置为使其纵向方向平行于积层体L3的第一和第二侧面L3a、L3b。
第三内部导体51的第二导体部分51B连接到第一外部导体1。第三内部导体51的第三导体部分51C连接到第三外部导体3。因此,第三内部导体51电连接到第一外部导体1和第三外部导体3。
第四内部导体61包括具有矩形形状的第一导体部分61A、从第一导体部分61A延伸以接到积层体L3的第二侧面L3b的第二导体部分61B和从第一导体部分61A延伸以接到积层体L3的第二侧面L3b的第三导体部分61C。第一导体部分61A设置为使其纵向方向平行于积层体L3的第一和第二侧面L3a、L3b。
第四内部导体61的第二导体部分61B连接到第二外部导体2。第四内部导体61的第三导体部分61C连接到第四外部导体4。因此,第四内部导体61电连接到第二外部导体2和第四外部导体4。
第三内部导体51的第一导体部分51A和第四内部导体61的第一导体部分61A在积层体L3中的内相对方向上彼此相对,其间有介电层12。也就是说,第三内部导体51和第四内部导体61在积层体L3中的内相对方向上具有彼此相对的各自区域,其间有介电层12。
在积层电容器C3中,第一内部导体31至33通过第三外部导体3和第三内部导体51电连接至第一外部导体1。第二内部导体41至43通过第二外部导体2和第四内部导体61电连接至第四外部导体4。因此,当第一和第二外部导体1、2一组或第三和第四外部导体3、4一组连接到基板等的焊盘图案时,与所有的第一和第二内部导体均连接到与焊盘图案连接的外部导体的常规积层电容器相比,积层电容器C3可以获得更大的等效串联电阻。
尤其是,积层电容器C3可以将连接到非焊盘图案的外部导体的数目设置为2,因此,与连接到非焊盘图案的外部导体的数目为3以上的电容器相比,其可以进一步增加等效串联电阻。
由于通过第三内部导体51或第四内部导体61调节等效串联电阻,所以通过使用大量层积的能够形成电容组件的第一和第二内部导体31至33、41至43,积层电容器C3可以增加其容量同时增加等效串联电阻。
无论积层电容器C3安装到基板等上的方向如何,在能够形成电容组件的第一和第二内部导体31至33、41至43中,只有一种内部导体连接到与基板等的焊盘图案连接的外部导体上。因此,积层电容器C3能够增加其等效串联电阻而与安装方向无关,并且由此能够更容易地安装。
通过将两个外部导体连接到焊盘图案,积层电容器C3能够获得期望的结果(增加等效串联电阻等)。因此,对于积层电容器C3来说,将两个外部导体连接到基板足够了,从而可以简化安装基板上的电路布线。
积层电容器C3中的所有外部导体(第一至第四外部导体1至4)都形成在积层体L3彼此相对的第一和第二侧面L3a和L3b上。因此,与外部导体形成在积层体的三个或更多个侧面(例如,四个侧面)上的情况相比,可以减少形成外部导体需要的步骤。因此,可以更容易地制造积层电容器C3。
在积层电容器中,第一外部导体1和第三外部导体3都形成在积层体L3的第一侧面L3a上。另一方面,第二外部导体2和第四外部导体4都分别形成在积层体L3的第二侧面L3b上。第一内部导体31至33和第二内部导体41至43分别交替层积,其间有介电层。从而,在积层电容器C3中,由流过第一内部导体31至33的电流所产生的磁场和由流过第二内部导体41至43的电流所产生的磁场彼此抵消。结果,积层电容器C3能够减小其等效串联电感。尤其是当层积大量的第一和第二内部导体时,显著地显示出减小等效串联电感的效果。
在积层体L3中的内相对方向上,第三和第四内部导体51、61具有彼此相对的各自区域,其间有介电层12,并由此能够有助于形成电容组件。因此,积层电容器C3能够进一步增加其容量。
第四实施方式
参考图14和15,将说明根据第四实施方式的积层电容器的结构。根据第四实施方式的积层电容器和根据第一实施方式的积层电容器C1在积层体中外部导体设置方面有所不同。图14是根据第四实施方式的积层电容器的透视图。图15是根据第四实施方式的积层电容器中包括的积层体的分解透视图。
如图14所示,根据第四实施方式的积层电容器C4包括一个具有基本为长方体形状的积层体L4和四个形成在积层体L4侧面上的外部导体。这四个外部导体是第一外部导体1、第二外部导体2、第三外部导体3和第四外部导体4。在积层体L4的表面上形成这四个外部导体,使其彼此电绝缘。
第一外部导体1和第四外部导体4二者均设置在与积层体L4的内相对方向(将在下文中解释)平行的侧面中的第一侧面L4a上,即,第一侧面L4a是沿着与积层体L4内相对方向垂直的侧面L4c、L4d的纵向方向延伸的侧面。第一外部导体1和第四外部导体4形成为使得第四外部导体4和第一外部导体1从图14的左侧向右侧依次排列。
第二外部导体2和第三外部导体3二者均设置在与积层体L4的内相对方向(将在下文中解释)平行的侧面中的第二侧面L4b上,即,第二侧面L4b是沿着与内相对方向垂直的侧面L4c、L4d的纵向方向延伸同时与第一侧面L4a相对的侧面。第二外部导体2和第三外部导体3形成为使得第二外部导体2和第三外部导体3从图14的左侧向右侧依次排列。
由此,四个外部导体(第一至第四外部导体1至4)中的两个外部导体(第一外部导体1和第四外部导体4)设置在积层体L4的第一侧面L4a上,而其余的两个外部导体(第二外部导体2和第三外部导体3)设置在与第一侧面L4a相对的第二侧面L4b上。
在沿着第一侧面L4a和第二侧面L4b彼此相对的方向上,形成在积层体L4的第一侧面L4a上的两个外部导体(第一和第四外部导体1、4)和形成第二侧面L4b上的其余两个外部导体(第二和第三外部导体2、3)位于彼此相对的各自位置上。也就是说,在积层体L4中第一侧面L4a和第二侧面L4b的相对方向上,第三外部导体3位于与第一外部导体1相对的位置上。在积层体L4中第一侧面L4a和第二侧面L4b的相对方向上,第四外部导体4位于与第二外部导体2相对的位置上。
如图15所示,通过层积多个(在本实施方式中为9个)介电层11至19形成积层体L4。在积层体L4中,包括多个(在本实施方式中每个为3)第一和第二内部导体31至33、41至43,它们具有彼此相对的各自区域,其间各自有一个介电层14至18。
第一内部导体31至33包括其相应的第一主要部分31A至33A和引导部分31B至33B。每个第一主要部分31A至33A具有基本矩形的形状。多个第一主要部分31A至33A形成在积层体L4中从平行于各第一内部导体31至33和各第二内部导体41至43彼此相对的方向(在下文中简称为“内相对方向”)的侧面以预定的距离分开的各位置上。
引导部分31B至33B形成为将其从其所对应的第一主要部分31A至33A接到积层体L4的第一侧面L4a。引导部分31B与第一主要部分31A整体地形成,并从那里延伸以到达积层体L4的第二侧面L4b。引导部分32B与第一主要部分32A整体地形成,并从那里延伸以到达积层体L4的第二侧面L4b。引导部分33B与第一主要部分33A整体地形成,并从那里延伸以到达积层体L4的第二侧面L4b。
第一内部导体31、32、33的第一主要部分31A、32A、33A分别通过引导部分31B、32B、33B连接到第三外部导体3。因此,多个第一内部导体31至33通过第三外部导体3彼此电连接。
第二内部导体41至43包括其相应的第二主要部分41A至43A和引导部分41B至43B。每个第二主要部分41A至43A具有基本矩形的形状。多个第二主要部分41A至43A形成在积层体L4中从平行于内相对方向的侧面以预定的距离分开的各位置上。
引导部分41B至43B形成为将其从其所对应的第二主要部分41A至43A接到积层体L4的第二侧面L4b。引导部分41B与第二主要部分41A整体地形成,并从那里延伸以到达积层体L4的第二侧面L4b。引导部分42B与第二主要部分42A整体地形成,并从那里延伸以到达积层体L4的第二侧面L4b。引导部分43B与第二主要部分43A整体地形成,并从那里延伸以到达积层体L4的第二侧面L4b。
第二内部导体41、42、43的第二主要部分41A、42A、43A分别通过引导部分41B、42B、43B连接到第二外部导体2。因此,多个第二内部导体41至43通过第二外部导体2彼此电连接。
在积层体L4中的内相对方向上,第三内部导体51和第四内部导体61彼此邻近地层积,其间有介电层12。即,第三内部导体51和第四内部导体61具有彼此相对的各自区域,其间有介电层12。第三内部导体51和第四内部导体61彼此电绝缘。
第三内部导体51包括具有矩形形状的第一导体部分51A、从第一导体部分51A延伸以接到积层体L4的第一侧面L4a的第二导体部分51B和从第一导体部分51A延伸以接到积层体L4的第二侧面L4b的第三导体部分51C。第一导体部分51A设置为使其纵向方向平行于积层体L4的第一和第二侧面L4a、L4b。
第三内部导体51的第二导体部分51B连接到第一外部导体1。第三内部导体51的第三导体部分51C连接到第三外部导体3。因此,第三内部导体51电连接到第一外部导体1和第三外部导体3。
第四内部导体61包括具有矩形形状的第一导体部分61A、从第一导体部分61A延伸以接到积层体L4的第二侧面L4b的第二导体部分61B和从第一导体部分61A延伸以接到积层体L4的第二侧面L4b的第三导体部分61C。第一导体部分61A设置为使其纵向方向平行于积层体L4的第一和第二侧面L4a、L4b。
第四内部导体61的第二导体部分61B连接到第二外部导体2。第四内部导体61的第三导体部分61C连接到第四外部导体4。因此,第四内部导体61电连接到第二外部导体2和第四外部导体4。
第三内部导体51的第一导体部分51A和第四内部导体61的第一导体部分61A在积层体L4中的内相对方向上彼此相对,其间有介电层12。也就是说,第三内部导体51和第四内部导体61在积层体L4中的内相对方向上具有彼此相对的各自区域,其间有介电层12。
在积层电容器C4中,第一内部导体31至33通过第三外部导体3和第三内部导体51电连接至第一外部导体1。第二内部导体41至43通过第二外部导体2和第四内部导体61电连接至第四外部导体4。因此,当第一和第二外部导体1、2一组或第三和第四外部导体3、4一组连接到基板等的焊盘图案时,积层电容器C4可以获得比所有第一和第二内部导体连接到与焊盘图案连接的外部导体的常规积层电容器更大的等效串联电阻。
尤其是,积层电容器C4可以将连接到非焊盘图案的外部导体的数目设置为2,并由此与连接到非焊盘图案的外部导体的数目为3以上的电容器相比可以进一步增加等效串联电阻。
由于通过第三内部导体51或第四内部导体61调节等效串联电阻,所以通过使用大量层积的能够形成电容组件的第一和第二内部导体31至33、41至43,积层电容器C4可以增加其容量同时增加等效串联电阻。
无论积层电容器C4安装到基板等上的方向如何,在能够形成电容组件的第一和第二内部导体31至33、41至43中,只有一种内部导体连接到与基板等的焊盘图案连接的外部导体上。因此,积层电容器C4能够增加其等效串联电阻而与安装方向无关,并且由此能够更容易地安装。
通过将两个外部导体连接到焊盘图案,积层电容器C4能够获得期望的结果(增加等效串联电阻等)。因此,对于积层电容器C4来说将两个外部导体连接到基板足够了,从而可以简化安装基板上的电路布线。
积层电容器C4中的所有外部导体(第一至第四外部导体1至4)都形成在积层体L4彼此相对的第一和第二侧面L4a和L4b上。因此,与外部导体形成在积层体的三个或更多个侧面(例如,四个侧面)上的情况相比,可以减少形成外部导体需要的步骤。因此,可以容易地制造积层电容器C4。
在积层体L4中的内相对方向上,第三和第四内部导体51、61具有彼此相对的各自区域,其间有介电层12,因此能够有助于形成电容组件。因此,积层电容器C4能够进一步增加其容量。
第五实施方式
参考图16和17,将说明根据第五实施方式的积层电容器的结构。根据第五实施方式的积层电容器和根据第一实施方式的积层电容器C1在积层体中内部导体设置方面有所不同。图16是根据第五实施方式的积层电容器的透视图。图17是根据第五实施方式的积层电容器中包括的积层体的分解透视图。
如图16所示,根据第五实施方式的积层电容器C5包括一个具有基本为长方体形状的积层体L5和四个形成在积层体L5侧面上的外部导体。这四个外部导体是第一外部导体1、第二外部导体2、第三外部导体3和第四外部导体4。在积层体L5的表面上形成这四个外部导体,使其彼此电绝缘。
第一外部导体1和第三外部导体3二者均设置在与积层体L5的内相对方向(将在下文中解释)平行的侧面中的第一侧面L5a上,即,第一侧面L5a是沿着与积层体L5的内相对方向垂直的侧面L5c、L5d的纵向方向延伸的侧面。第一外部导体1和第三外部导体3形成为使得第一外部导体1和第三外部导体3从图16的左侧向右侧依次排列。
第二外部导体2和第四外部导体4二者均设置在与积层体L5的内相对方向(将在下文中解释)平行的侧面中的第二侧面L5b上,即,第二侧面L5b是沿着与积层体L5的内相对方向垂直的侧面L5c、L5d的纵向方向延伸同时与第一侧面L5a相对的侧面。第二外部导体2和第四外部导体4形成为使得第二外部导体2和第四外部导体4从图16的左侧向右侧依次排列。
由此,四个外部导体(第一至第四外部导体1至4)中的两个外部导体(第一外部导体1和第三外部导体3)设置在积层体L5的第一侧面L5a上,而其余的两个外部导体(第二外部导体2和第四外部导体4)设置在与第一侧面L5a相对的第二侧面L5b上。
在沿着第一侧面L5a和第二侧面L5b彼此相对的方向上,形成在积层体L5的第一侧面L5a上的两个外部导体(第一和第三外部导体1、3)和形成第二侧面L5b上的其余两个外部导体(第二和第四外部导体2、4)位于彼此相对的各自位置上。也就是说,在积层体L5中第一侧面L5a和第二侧面L5b的相对方向上,第二外部导体2位于与第一外部导体1相对的位置上。在积层体L5中第一侧面L5a和第二侧面L5b的相对方向上,第四外部导体4位于与第三外部导体3相对的位置上。
如图17所示,通过层积多个(在本实施方式中为8个)介电层11至18形成积层体L5。在积层体L5中,包括多个(在本实施方式中每个为3)第一和第二内部导体31至33、41至43,它们具有彼此相对的各自区域,其间各自有一个介电层13至17。
第一内部导体31至33包括其相应的第一主要部分31A至33A和引导部分31B至33B。每个第一主要部分31A至33A具有基本矩形的形状。多个第一主要部分31A至33A形成在积层体L5中从平行于各第一内部导体31至33和各第二内部导体41至43彼此相对的方向(在下文中简称为“内相对方向”)的侧面以预定的距离分开的各位置上。
引导部分31B至33B形成为将其从其所对应的第一主要部分31A至33A接到积层体L5的第一侧面L5a。引导部分31B与第一主要部分31A整体地形成,并从那里延伸以到达积层体L5的第一侧面L5a。引导部分32B与第一主要部分32A整体地形成,并从那里延伸以到达积层体L5的第一侧面L5a。引导部分33B与第一主要部分33A整体地形成,并从那里延伸以到达积层体L5的第一侧面L5a。
第一内部导体31、32、33的第一主要部分31A、32A、33A分别通过引导部分31B、32B、33B连接到第三外部导体3。因此,多个第一内部导体31至33通过第三外部导体3彼此电连接。
第二内部导体41至43包括其相应的第二主要部分41A至43A和引导部分41B至43B。每个第二主要部分41A至43A具有基本矩形的形状。多个第二主要部分41A至43A形成在积层体L5中从平行于内相对方向的侧面以预定的距离分开的各位置上。
引导部分41B至43B形成为将其从其所对应的第二主要部分41A至43A接到积层体L5的第二侧面L5b。引导部分41B与第二主要部分41A整体地形成,并从那里延伸以到达积层体L5的第二侧面L5b。引导部分42B与第二主要部分42A整体地形成,并从那里延伸以到达积层体L5的第二侧面L5b。引导部分43B与第二主要部分43A整体地形成,并从那里延伸以到达积层体L5的第二侧面L5b。
第二内部导体41、42、43的第二主要部分41A、42A、43A分别通过引导部分41B、42B、43B连接到第二外部导体2。因此,多个第二内部导体41至43通过第二外部导体2彼此电连接。
在第一内部导体31和第二内部导体41彼此相对的方向,即,在内相对方向上,第三内部导体51和第四内部导体61设置在相同的位置。也就是说,第三内部导体51和第四内部导体61层积为位于积层体L5中的多个介电层11至18中的相同的两个介电层11、13之间。第三内部导体51和第四内部导体61彼此电绝缘。
第三内部导体51包括具有矩形形状的第一导体部分51A、从第一导体部分51A延伸以接到积层体L5的第一侧面L5a的第二导体部分51B和从第一导体部分51A延伸以接到积层体L5的第一侧面L5a的第三导体部分51C。第一导体部分51A设置为使其纵向方向平行于积层体L5的第一和第二侧面L5a、L5b。
第三内部导体51的第二导体部分51B连接到第一外部导体1。第三内部导体51的第三导体部分51C连接到第三外部导体3。因此,第三内部导体51电连接到第一外部导体1和第三外部导体3。
第四内部导体61包括具有矩形形状的第一导体部分61A、从第一导体部分61A延伸以接到积层体L5的第二侧面L5b的第二导体部分61B和从第一导体部分61A延伸以接到积层体L5的第二侧面L5b的第三导体部分61C。第一导体部分61A设置为使其纵向方向平行于积层体L5的第一和第二侧面L5a、L5b。
第四内部导体61的第二导体部分61B连接到第二外部导体2。第四内部导体61的第三导体部分61C连接到第四外部导体4。因此,第四内部导体61电连接到第二外部导体2和第四外部导体4。
第三内部导体51的第一导体部分51A和第四内部导体61的第一导体部分61A在积层体L5中第一侧面5a和第二侧面5b的相对方向上彼此相邻。也就是说,第三内部导体51和第四内部导体61具有在积层体L5中第一侧面5a和第二侧面5b的相对方向彼此相邻的各自区域。
在积层电容器C5中,第一内部导体31至33通过第三外部导体3和第三内部导体51电连接至第一外部导体1。第二内部导体41至43通过第二外部导体2和第四内部导体61电连接至第四外部导体4。因此,当第一和第二外部导体1、2一组或第三和第四外部导体3、4一组连接到基板等的焊盘图案时,与所有的第一和第二内部导体均连接到与焊盘图案连接的外部导体的常规积层电容器相比,积层电容器C5可以获得更大的等效串联电阻。
尤其是,积层电容器C5可以将连接到非焊盘图案的外部导体的数目设置为2,因此,与连接到非焊盘图案的外部导体的数目为3以上的电容器相比,其可以进一步增加等效串联电阻。
由于通过第三内部导体51或第四内部导体61调节等效串联电阻,所以通过使用大量层积的能够形成电容组件的第一和第二内部导体31至33、41至43,积层电容器C5可以增加其容量同时增加等效串联电阻。
无论积层电容器C5安装到基板等上的方向如何,在能够形成电容组件的第一和第二内部导体31至33、41至43中,只有一种内部导体连接到与基板等的焊盘图案连接的外部导体上。因此,积层电容器C5能够增加其等效串联电阻而与安装方向无关,并且由此能够更容易地安装。
通过将两个外部导体连接到焊盘图案,积层电容器C5能够获得期望的结果(增加等效串联电阻等)。因此,对于积层电容器C5来说,将两个外部导体连接到基板足够了,从而可以简化安装基板上的电路布线。
积层电容器C5中的所有外部导体(第一至第四外部导体1至4)都形成在积层体L5彼此相对的第一和第二侧面L5a和L5b上。因此,与外部导体形成在积层体的三个或更多个侧面(例如,四个侧面)上的情况相比,可以减少形成外部导体需要的步骤。因此,可以容易地制造积层电容器C5。
在积层电容器中,第一外部导体1和第三外部导体3都形成在积层体L5的第一侧面L5a上。另一方面,第二外部导体2和第四外部导体4都形成在积层体L5的第二侧面L5b上。第三内部导体51的第一导体部分51A和第四内部导体61的第一导体部分61A在积层体L5中第一侧面L5a和第二侧面L5b的相对方向上彼此相邻。从而,在积层电容器C5中,由流过第三内部导体51的电流产生的磁场和由流过第四内部导体61的电流产生的磁场彼此抵消。结果,积层电容器C5能够减小其等效串联电感。
第六实施方式
参考图18和19,将说明根据第六实施方式的积层电容器的结构。根据第六实施方式的积层电容器和根据第五实施方式的积层电容器C5在积层体中外部导体设置方面有所不同。图18是根据第六实施方式的积层电容器的透视图。图19是包括于根据第六实施方式的积层电容器中的积层体的分解透视图。
如图18所示,根据第六实施方式的积层电容器C6包括一个具有基本为长方体形状的积层体L6和四个形成在积层体L6侧面上的外部导体。这四个外部导体是第一外部导体1、第二外部导体2、第三外部导体3和第四外部导体4。在积层体L6的表面上形成这四个外部导体,使其彼此电绝缘。
第一外部导体1和第三外部导体3二者均设置在与积层体L6的内相对方向(将在下文中解释)平行的侧面中的第一侧面L6a上,即,第一侧面L6a是沿着与积层体L6的内相对方向垂直的侧面L6c、L6d的纵向方向延伸的侧面。第一外部导体1和第三外部导体3形成为使得第三外部导体3和第一外部导体1从图18的左侧向右侧依次排列。
第二外部导体2和第四外部导体4二者均设置在与积层体L6的内相对方向(将在下文中解释)平行的侧面中的第二侧面L6b上,即,第二侧面L6b是沿着与内相对方向垂直的侧面L6c、L6d的纵向方向延伸同时与第一侧面L6a相对的侧面。第二外部导体2和第四外部导体4形成为使得第二外部导体2和第四外部导体4从图18的左侧向右侧依次排列。
由此,四个外部导体(第一至第四外部导体1至4)中的两个外部导体(第一外部导体1和第三外部导体3)设置在积层体L6的第一侧面L6a上,而其余的两个外部导体(第二外部导体2和第四外部导体4)设置在与第一侧面L6a相对的第二侧面L6b上。
在沿着第一侧面L6a和第二侧面L6b彼此相对的方向上,形成在积层体L6的第一侧面L6a上的两个外部导体(第一和第三外部导体1、3)和形成第二侧面L6b上的其余两个外部导体(第二和第四外部导体2、4)位于彼此相对的各自位置上。也就是说,在积层体L6中第一侧面L6a和第二侧面L6b的相对方向上,第四外部导体4位于与第一外部导体1相对的位置上。在积层体L6中第一侧面L6a和第二侧面L6b的相对方向上,第三外部导体3位于与第二外部导体2相对的位置上。
如图19所示,通过层积多个(在本实施方式中为8个)介电层11至18形成积层体L6。在积层体L6中,包括多个(在本实施方式中每个为3)第一和第二内部导体31至33、41至43,它们具有彼此相对的各自位置,其间各自有一个介电层13至17。
第一内部导体31至33包括其相应的第一主要部分31A至33A和引导部分31B至33B。每个第一主要部分31A至33A具有基本矩形的形状。多个第一主要部分31A至33A形成在积层体L6中从平行于各第一内部导体31至33和各第二内部导体41至43彼此相对的方向(在下文中简称为“内相对方向”)的侧面以预定的距离分开的各位置上。
引导部分31B至33B形成为将其从其所对应的第一主要部分31A至33A接到积层体L6的第一侧面L6a。引导部分31B与第一主要部分31A整体地形成,并从那里延伸以到达积层体L6的第一侧面L6a。引导部分32B与第一主要部分32A整体地形成,并从那里延伸以到达积层体L6的第一侧面L6a。引导部分33B与第一主要部分33A整体地形成,并从那里延伸以到达积层体L6的第一侧面L6a。
第一内部导体31、32、33的第一主要部分31A、32A、33A分别通过引导部分31B、32B、33B连接到第三外部导体3。因此,多个第一内部导体31至33通过第三外部导体3彼此电连接。
第二内部导体41至43包括其相应的第二主要部分41A至43A和引导部分41B至43B。每个第二主要部分41A至43A具有基本矩形的形状。多个第二主要部分41A至43A形成在积层体L6中从平行于内相对方向的侧面以预定的距离分开的各位置上。
引导部分41B至43B形成为将其从其所对应的第二主要部分41A至43A接到积层体L6的第二侧面L6b。引导部分41B与第二主要部分41A整体地形成,并从那里延伸以到达积层体L6的第二侧面L6b。引导部分42B与第二主要部分42A整体地形成,并从那里延伸以到达积层体L6的第二侧面L6b。引导部分43B与第二主要部分43A整体地形成,并从那里延伸以到达积层体L6的第二侧面L6b。
第二内部导体41、42、43的第二主要部分41A、42A、43A分别通过引导部分41B、42B、43B连接到第二外部导体2。因此,多个第二内部导体41至43通过第二外部导体2彼此电连接。
在第一内部导体31和第二内部导体41彼此相对的方向,即,在内相对方向上,第三内部导体51和第四内部导体61设置在相同的位置。也就是说,第三内部导体51和第四内部导体61层积为位于多个介电层11至18中相同的两个介电层11、12之间。第三内部导体51和第四内部导体61彼此电绝缘。
第三内部导体51包括具有矩形形状的第一导体部分51A、从第一导体部分51A延伸以接到积层体L6的第一侧面L6a的第二导体部分51B和从第一导体部分51A延伸以接到积层体L6的第一侧面L6a的第三导体部分51C。设置第一导体部分51A,以便其纵向方向平行于积层体L6的第一和第二侧面L6a、L6b。
第三内部导体51的第二导体部分51B连接到第一外部导体1。第三内部导体51的第三导体部分51C连接到第三外部导体3。因此,第三内部导体51电连接到第一外部导体1和第三外部导体3。
第四内部导体61包括具有矩形形状的第一导体部分61A、从第一导体部分61A延伸以接到积层体L6的第二侧面L6b的第二导体部分61B和从第一导体部分61A延伸以接到积层体L6的第二侧面L6b的第三导体部分61C。第一导体部分61A设置为其纵向方向平行于积层体L6的第一和第二侧面L6a、L6b。
第四内部导体61的第二导体部分61B连接到第二外部导体2。第四内部导体61的第三导体部分61C连接到第四外部导体4。因此,第四内部导体61电连接到第二外部导体2和第四外部导体4。
第三内部导体51的第一导体部分51A和第四内部导体61的第一导体部分61A在积层体L6中第一侧面6a和第二侧面6b的相对方向彼此相邻。也就是说,第三内部导体51和第四内部导体61具有在积层体L6中第一侧面6a和第二侧面6b的相对方向上彼此相邻的各自区域。
在积层电容器C6中,第一内部导体31至33通过第三外部导体3和第三内部导体51电连接至第一外部导体1。第二内部导体41至43通过第二外部导体2和第四内部导体61电连接至第四外部导体4。因此,当第一和第二外部导体1、2一组或第三和第四外部导体3、4一组连接到基板等的焊盘图案时,与所有的第一和第二内部导体均连接到与焊盘图案连接的外部导体的常规积层电容器相比,积层电容器C6可以获得更大的等效串联电阻。
尤其是,积层电容器C6可以将连接到非焊盘图案的外部导体的数目设置为2,因此,与连接到非焊盘图案的外部导体的数目为3以上的电容器相比,其可以进一步增加等效串联电阻。
由于通过第三内部导体51或第四内部导体61调节等效串联电阻,所以通过使用大量层积的能够形成电容组件的第一和第二内部导体31至33、41至43,积层电容器C6可以增加其容量同时增加等效串联电阻。
无论积层电容器C6安装到基板等上的方向如何,在能够形成电容组件的第一和第二内部导体31至33、41至43中,只有一种内部导体连接到与基板等的焊盘图案连接的外部导体上。因此,积层电容器C6能够增加其等效串联电阻而与安装方向无关,并且由此能够更容易地安装。
通过将两个外部导体连接到焊盘图案,积层电容器C6能够获得期望的结果(增加等效串联电阻等)。因此,对于积层电容器C6来说,将两个外部导体连接到基板足够了,从而可以简化安装基板上的电路布线。
积层电容器C6中的所有外部导体(第一至第四外部导体1至4)都形成在积层体L6彼此相对的第一和第二侧面L6a和L6b上。因此,与外部导体形成在积层体的三个或更多个侧面(例如,四个侧面)上的情况相比,可以减少形成外部导体需要的步骤。因此,可以更容易地制造积层电容器C6。
在积层电容器中,第一外部导体1和第三外部导体3形成在积层体L6的第一侧面L6a上。另一方面,第二外部导体2和第四外部导体4形成在积层体L6的第二侧面L6b上。第一内部导体31至33和第二内部导体41至43分别交替层积,其间有介电层。从而,在积层电容器C6中,由流过第一内部导体31至33的电流产生的磁场和由流过第二内部导体41至43的电流产生的磁场彼此抵消。结果,积层电容器C6能够减小其等效串联电感。尤其是当层积大量的第一和第二内部导体时,显著地显示出减小等效串联电感的效果。
第七实施方式
参考图20和21,将说明根据第七实施方式的积层电容器的结构。根据第七实施方式的积层电容器和根据第五实施方式的积层电容器C5在积层体中外部导体设置方面有所不同。图20是根据第七实施方式的积层电容器的透视图。图21是根据第七实施方式的积层电容器中包括的积层体的分解透视图。
如图20所示,根据第七实施方式的积层电容器C7包括一个具有基本长方体形状的积层体L7和四个形成在积层体L7侧面上的外部导体。这四个外部导体是第一外部导体1、第二外部导体2、第三外部导体3和第四外部导体4。在积层体L7的表面上形成这四个外部导体,使其彼此电绝缘。
第一外部导体1和第四外部导体4二者均设置在与积层体L7的内相对方向(将在下文中解释)平行的侧面中的第一侧面L7a上,即,第一侧面L7a是沿着与积层体L7的内相对方向垂直的侧面L7c、L7d的纵向方向延伸的侧面。第一外部导体1和第四外部导体4形成为使得第四外部导体4和第一外部导体1从图20的左侧向右侧依次排列。
第二外部导体2和第三外部导体3二者均设置在与积层体L7的内相对方向(将在下文中解释)平行的侧面中的第二侧面L7b上,即,第二侧面L7b是沿着与积层体L7的内相对方向垂直的侧面L7c、L7d的纵向方向延伸同时与第一侧面L7a相对的侧面。第二外部导体2和第三外部导体3形成为使得第二外部导体2和第三外部导体3从图20的左侧向右侧依次排列。
由此,四个外部导体(第一至第四外部导体1至4)中的两个外部导体(第一外部导体1和第四外部导体4)设置在积层体L7的第一侧面L7a上,而其余的两个外部导体(第二外部导体2和第三外部导体3)设置在与第一侧面L7a相对的第二侧面L7b上。
在沿着第一侧面L7a和第二侧面L7b彼此相对的方向上,形成在积层体L7的第一侧面L7a上的两个外部导体(第一和第二外部导体1、4)和形成第二侧面L7b上的其余两个外部导体(第二和第三外部导体2、3)位于彼此相对的各自位置上。也就是说,在积层体L7中第一侧面L7a和第二侧面L7b的相对方向上,第三外部导体3位于与第一外部导体1相对的位置上。在积层体L7中第一侧面L7a和第二侧面L7b的相对方向上,第四外部导体4位于与第二外部导体2相对的位置上。
如图21所示,通过层积多个(在本实施方式中为8个)介电层11至18形成积层体L7。在积层体L7中,包括多个(在本实施方式中每个为3)第一和第二内部导体31至33、41至43,它们具有彼此相对的各自区域,其间各自有一个介电层13至17。
第一内部导体31至33包括其相应的第一主要部分31A至33A和引导部分31B至33B。每个第一主要部分31A至33A具有基本矩形的形状。多个第一主要部分31A至33A形成在积层体L7中从平行于各第一内部导体31至33和各第二内部导体41至43彼此相对的方向(在下文中简称为“内相对方向”)的侧面以预定的距离分开的各位置上。
引导部分31B至33B形成为将其从其所对应的第一主要部分31A至33A接到积层体L7的第二侧面L7b。引导部分31B与第一主要部分31A整体地形成,并从那里延伸以到达积层体L7的第二侧面L7b。引导部分32B与第一主要部分32A整体地形成,并从那里延伸以到达积层体L7的第二侧面L7b。引导部分33B与第一主要部分33A整体地形成,并从那里延伸以到达积层体L7的第二侧面L7b。
第一内部导体31、32、33的第一主要部分31A、32A、33A分别通过引导部分31B、32B、33B连接到第三外部导体3。因此,多个第一内部导体31至33通过第三外部导体3彼此电连接。
第二内部导体41至43包括其相应的第二主要部分41A至43A和引导部分41B至43B。每个第二主要部分41A至43A具有基本矩形的形状。多个第二主要部分41A至43A形成在积层体L7中从平行于内相对方向的侧面以预定的距离分开的各位置上。
引导部分41B至43B形成为将其从其所对应的第二主要部分41A至43A接到积层体L7的第二侧面L7b。引导部分41B与第二主要部分41A整体地形成,并从那里延伸以到达积层体L7的第二侧面L7b。引导部分42B与第二主要部分42A整体地形成,并从那里延伸以到达积层体L7的第二侧面L7b。引导部分43B与第二主要部分43A整体地形成,并从那里延伸以到达积层体L7的第二侧面L7b。
第二内部导体41、42、43的第二主要部分41A、42A、43A分别通过引导部分41B、42B、43B连接到第二外部导体2。因此,多个第二内部导体41至43通过第二外部导体2彼此电连接。
在第一内部导体31和第二内部导体41彼此相对的方向,即,在内相对方向上,第三内部导体51和第四内部导体61设置在相同的位置。也就是说,第三内部导体51和第四内部导体61层积为位于积层体L7中的多个介电层11至18中相同的两个介电层11、12之间。第三内部导体51和第四内部导体61彼此电绝缘。
第三内部导体51包括具有矩形形状的第一导体部分51A、从第一导体部分51A延伸以接到积层体L7的第一侧面L7a的第二导体部分51B和从第一导体部分51A延伸以接到积层体L7的第二侧面L7b的第三导体部分51C。设置第一导体部分51A,以便矩形的相对两个边平行于积层体L7的第一和第二侧面L7a、L7b。
第三内部导体51的第二导体部分51B连接到第一外部导体1。第三内部导体51的第三导体部分51C连接到第三外部导体3。因此,第三内部导体51电连接到第一外部导体1和第三外部导体3。
第四内部导体61包括具有矩形形状的第一导体部分61A、从第一导体部分61A延伸以接到积层体L7的第二侧面L7b的第二导体部分61B、和从第一导体部分61A延伸以接到积层体L7的第一侧面L7a的第三导体部分61C。第一导体部分61A设置为使得矩形的相对两个边平行于积层体L7的第一和第二侧面L7a、L7b。
第四内部导体61的第二导体部分61B连接到第二外部导体2。第四内部导体61的第三导体部分61C连接到第四外部导体4。因此,第四内部导体61电连接到第二外部导体2和第四外部导体4。
第三内部导体51的第一导体部分51A和第四内部导体61的第一导体部分61A在积层体L7的第一侧面7a和第二侧面7b的纵向方向上彼此相邻。也就是说,第三内部导体51和第四内部导体61具有在积层体L7的第一侧面7a和第二侧面7b的纵向方向彼此相邻的各自区域。
在积层电容器C7中,第一内部导体31至33通过第三外部导体3和第三内部导体51电连接至第一外部导体1。第二内部导体41至43通过第二外部导体2和第四内部导体61电连接至第四外部导体4。因此,当第一和第二外部导体1、2一组或第三和第四外部导体3、4一组连接到基板等的焊盘图案时,与所有的第一和第二内部导体均连接到与焊盘图案连接的外部导体的常规积层电容器相比,积层电容器C7可以获得更大的等效串联电阻。
尤其是,积层电容器C7可以将连接到非焊盘图案的外部导体的数目设置为2,因此,与连接到非焊盘图案的外部导体的数目为3以上的电容器相比,其可以进一步增加等效串联电阻。
由于通过第三内部导体51或第四内部导体61调节等效串联电阻,所以通过使用大量层积的能够形成电容组件的第一和第二内部导体31至33、41至43,积层电容器C7可以增加其容量同时增加等效串联电阻。
无论积层电容器C7安装到基板等上的方向如何,在能够形成电容组件的第一和第二内部导体31至33、41至43中,只有一种内部导体连接到与基板等的焊盘图案连接的外部导体上。因此,积层电容器C7能够增加其等效串联电阻而与安装方向无关,并且由此能够更容易地安装。
通过将两个外部导体连接到焊盘图案,积层电容器C7能够获得期望的结果(增加等效串联电阻等)。因此,对于积层电容器C7来说,将两个外部导体连接到基板足够了,从而可以简化安装基板上的电路布线。
积层电容器C7中的所有外部导体(第一至第四外部导体1至4)都形成在积层体L7中彼此相对的第一和第二侧面L7a和L7b上。因此,与外部导体形成在积层体的三个或更多个侧面(例如,四个侧面)上的情况相比,可以减少形成外部导体需要的步骤。因此,可以更容易地制造积层电容器C7。
虽然在前文中详细地说明了本发明的优选实施方式,但是本发明并不限于上述实施方式。例如,层积的介电层11至19的数目和层积的第一和第二内部导体31至33、41至43的数目不限于上述实施方式中的情形。因此,例如,可以在积层体中进一步层积介电层。积层体可以进一步包括第一和第二内部导体。
第一内部导体31至33不限于具有上述实施方式中描述的形式的第一内部导体,只要其电连接到第三外部导体3。第二内部导体41至43不限于具有上述实施方式中描述的形式的第二内部导体,只要其电连接到第二外部导体2。第一内部导体31至33和第二内部导体41至43可以彼此相对,其间有至少一个介电层。如果存在至少一对彼此相对并且其间有介电层的第一内部导体31至33和第二内部导体41至43就足够了。
第三内部导体51的数目和层积方向的位置并不限于上述实施方式中的那种情形。第四内部导体61的数目和层积方向的位置并不限于上述实施方式中的那种情形。
第三内部导体51不限于具有上述实施方式中描述的形式的第三内部导体,只要其电连接到第一外部导体1和第三外部导体3。第四内部导体61不限于具有上述实施方式中描述的形式的第四内部导体,只要其电连接到第二外部导体2和第四外部导体4。对于第三内部导体51和第四内部导体61来说在积层体的层积方向上具有彼此相对的各自区域不是必需的。
外部导体的位置不限于上述实施方式中描述的那样,只要它们在第一和第二侧面上二对二形成,同时形成在第一侧面上的两个外部导体和形成在第二侧面上的其余的两个外部导体在第一和第二侧面的相对方向上位于彼此相对的各自位置。或者,如果第一和第二外部导体分别设置在彼此相对的积层体的两个侧面上,同时第三和第四外部导体分别设置在彼此相对的积层体的两个侧面上,就足够了。在这种情况下,第一至第四外部导体可以设置在彼此完全不同的各侧面上。
从由此描述的本发明,很明显可以用许多方式变化。这种变化不认为偏离了本发明的精神和范围,并且计划将对于本领域的技术人员显而易见的所有这种修改包含在所附权利要求的范围内。
Claims (10)
1.一种积层电容器,其包括其中层积了多个介电层的积层体和形成在所述积层体上的第一至第四外部导体;
其中所述积层体包括第一至第四内部导体;
其中所述第一和第二内部导体具有彼此相对的各自区域,其间有至少一个介电层;
其中所述第一至第四外部导体中的两个外部导体形成在平行于所述第一和第二内部导体彼此相对的方向的所述积层体的第一侧面上,而其余的两个外部导体形成在与所述第一侧面相对的第二侧面上;
其中形成在所述第一侧面上的两个外部导体和形成在所述第二侧面上的其余两个外部导体,沿所述第一和第二侧面彼此相对的方向位于彼此相对的各自位置处;
其中所述第一内部导体连接到所述第三外部导体;
其中所述第二内部导体连接到所述第二外部导体;
其中所述第三内部导体连接到所述第一和第三外部导体;并且
其中所述第四内部导体连接到所述第二和第四外部导体;
其中第一和第二外部导体或第三和第四外部导体组成一组连接到焊盘图案的外部导体。
2.根据权利要求1所述的积层电容器,其中所述第三和第四内部导体具有彼此相对的各自区域,其间有至少一个介电层;
其中所述第一和第四外部导体形成在所述第一侧面上;
其中所述第二和第三外部导体形成在所述第二侧面上;并且
其中在所示积层体中,所述第二、第一、第四和第三外部导体位于所示第一和第二侧面的相对方向上相对于第一、第二、第三和第四外部导体的各自位置处。
3.根据权利要求1所述的积层电容器,其中所述第三和第四内部导体具有彼此相对的各自区域,其间有至少一个介电层;
其中所述第一和第三外部导体形成在所述第一侧面上;
其中所述第二和第四外部导体形成在所述第二侧面上;并且
其中在所述积层体中,所述第二、第一、第四和第三外部导体位于所述第一和第二侧面的相对方向上相对于第一、第二、第三和第四外部导体的各自位置处。
4.根据权利要求1所述的积层电容器,其中所述第三和第四内部导体设置在所述第一和第二内部导体的相对方向上的相同位置处,同时在所述第一和第二侧面的相对方向上具有彼此相邻的各自区域;
其中所述第一和第三外部导体形成在所述第一侧面上;
其中所述第二和第四外部导体形成在所述第二侧面上;并且
其中在所述积层体中,所述第二、第一、第四和第三外部导体位于所述第一和第二侧面的相对方向上相对于第一、第二、第三和第四外部导体的各自位置处。
5.根据权利要求1所述的积层电容器,其中所述第三和第四内部导体设置在所述第一和第二内部导体的相对方向上彼此不同的各自区域处;
其中所述第一和第三外部导体形成在所述第一侧面上;
其中所述第二和第四外部导体形成在所述第二侧面上;并且
其中在所述积层体中,所述第四、第三、第二和第一外部导体位于所述第一和第二侧面的相对方向上相对于第一、第二、第三和第四外部导体的各自位置处。
6.根据权利要求1所述的积层电容器,其中所述第三和第四内部导体设置在所述第一和第二内部导体的相对方向上的相同位置处;
其中所述第一和第三外部导体形成在所述第一侧面上;
其中所述第二和第四外部导体形成在所述第二侧面上;并且
其中在所述积层体中,所述第四、第三、第二和第一外部导体位于所述第一和第二侧面的相对方向上相对于第一、第二、第三和第四外部导体的各自位置处。
7.一种积层电容器,其包括其中层积了多个介电层的积层体和形成在所述积层体上的第一至第四外部导体;
其中所述积层体包括第一至第四内部导体;
其中所述第一和第二内部导体具有彼此相对的各自区域,其间有至少一个介电层;
其中所述第一外部导体形成在平行于所述第一和第二内部导体彼此相对的方向的所述积层体的侧面上;
其中所述第二外部导体形成在与所述形成有第一外部导体的侧面相对的所述积层体的侧面上,其位置是在所述形成有第二外部导体的侧面和所述形成有第一外部导体的侧面彼此相对的方向上相对于所述第一外部导体的位置处;
其中所述第三外部导体形成在平行于所述第一和第二内部导体彼此相对的方向的所述积层体的侧面上;
其中所述第四外部导体形成在与所述形成有第三外部导体的侧面相对的所述积层体的侧面上,其位置是在所述形成有第四外部导体的侧面和所述形成有第三外部导体的侧面彼此相对的方向上相对于所述第三外部导体的位置处;
其中所述第一内部导体连接到所述第三外部导体;
其中所述第二内部导体连接到所述第二外部导体;
其中所述第三内部导体连接到所述第一和第三外部导体;并且
其中所述第四内部导体连接到所述第二和第四外部导体;
其中第一和第二外部导体或第三和第四外部导体组成一组连接到焊盘图案的外部导体。
8.根据权利要求7所述的积层电容器,其中所述第三和第四内部导体具有彼此相对的各自区域,其间有至少一个介电层;
其中所述形成有第一外部导体的侧面和所述形成有第四外部导体的侧面相同;并且
其中所述形成有第二外部导体的侧面和所述形成有第三外部导体的侧面相同。
9.根据权利要求7所述的积层电容器,其中所述第三和第四内部导体具有彼此相对的各自区域,其间有至少一个介电层;
其中所述形成有第一外部导体的侧面和所述形成有第三外部导体的侧面相同;并且
其中所述形成有第二外部导体的侧面和所述形成有第四外部导体的侧面相同。
10.根据权利要求7所述的积层电容器,其中所述形成有第一外部导体的侧面和所述形成有第三外部导体的侧面相同;
其中所述形成有第二外部导体的侧面和所述形成有第四外部导体的侧面相同;并且
其中所述第三和第四内部导体设置在所述第一和第二内部导体的相对方向上的相同位置上,同时在所述形成有第一和第三外部导体的侧面和所述形成有第二和第四外部导体的侧面的相对方向上具有彼此邻近的各自区域。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/339,775 US7145429B1 (en) | 2006-01-26 | 2006-01-26 | Multilayer capacitor |
US11/339,775 | 2006-01-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101009157A CN101009157A (zh) | 2007-08-01 |
CN101009157B true CN101009157B (zh) | 2010-06-02 |
Family
ID=37480639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100073197A Active CN101009157B (zh) | 2006-01-26 | 2007-01-26 | 积层电容器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7145429B1 (zh) |
JP (1) | JP4400622B2 (zh) |
KR (1) | KR100867566B1 (zh) |
CN (1) | CN101009157B (zh) |
TW (1) | TWI328821B (zh) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7697262B2 (en) * | 2005-10-31 | 2010-04-13 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
US7414857B2 (en) | 2005-10-31 | 2008-08-19 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
JP4462194B2 (ja) * | 2006-01-17 | 2010-05-12 | Tdk株式会社 | 積層型貫通コンデンサアレイ |
JP4400583B2 (ja) * | 2006-03-01 | 2010-01-20 | Tdk株式会社 | 積層コンデンサ及びその製造方法 |
JP5268276B2 (ja) * | 2006-05-22 | 2013-08-21 | 株式会社村田製作所 | 積層セラミックコンデンサおよびその実装構造 |
US20080165468A1 (en) * | 2007-01-05 | 2008-07-10 | Avx Corporation | Very low profile multilayer components |
JP4424355B2 (ja) * | 2007-01-23 | 2010-03-03 | Tdk株式会社 | 積層コンデンサ |
US8238116B2 (en) | 2007-04-13 | 2012-08-07 | Avx Corporation | Land grid feedthrough low ESL technology |
US8310804B2 (en) * | 2007-05-22 | 2012-11-13 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor |
JP4475298B2 (ja) * | 2007-07-09 | 2010-06-09 | Tdk株式会社 | 積層コンデンサ |
KR100905879B1 (ko) * | 2007-09-28 | 2009-07-03 | 삼성전기주식회사 | 적층형 캐패시터 |
JP4539713B2 (ja) | 2007-12-11 | 2010-09-08 | Tdk株式会社 | 積層コンデンサアレイ |
US8120891B2 (en) * | 2007-12-17 | 2012-02-21 | Murata Manufacturing Co., Ltd. | Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance |
JP4539715B2 (ja) * | 2007-12-20 | 2010-09-08 | Tdk株式会社 | 積層コンデンサアレイ |
JP4428446B2 (ja) | 2007-12-28 | 2010-03-10 | Tdk株式会社 | 積層コンデンサ |
JP4502007B2 (ja) * | 2007-12-28 | 2010-07-14 | Tdk株式会社 | 貫通型積層コンデンサアレイ |
JP4502006B2 (ja) * | 2007-12-28 | 2010-07-14 | Tdk株式会社 | 貫通型積層コンデンサアレイ |
JP4475338B2 (ja) * | 2008-02-14 | 2010-06-09 | Tdk株式会社 | 積層コンデンサ |
KR100925628B1 (ko) | 2008-03-07 | 2009-11-06 | 삼성전기주식회사 | 적층형 칩 커패시터 |
US8446705B2 (en) * | 2008-08-18 | 2013-05-21 | Avx Corporation | Ultra broadband capacitor |
JP2010080615A (ja) * | 2008-09-25 | 2010-04-08 | Tdk Corp | 積層コンデンサ、積層コンデンサの実装構造及び積層コンデンサの製造方法 |
JP4957709B2 (ja) * | 2008-11-26 | 2012-06-20 | 株式会社村田製作所 | 積層コンデンサ |
US20100188799A1 (en) * | 2009-01-28 | 2010-07-29 | Avx Corporation | Controlled esr low inductance capacitor |
KR101141328B1 (ko) * | 2009-03-17 | 2012-05-03 | 삼성전기주식회사 | 적층형 칩 캐패시터, 적층형 칩 캐패시터 어셈블리 및 그 제조방법 |
JP4952779B2 (ja) * | 2009-12-25 | 2012-06-13 | Tdk株式会社 | 積層コンデンサアレイ |
JP5636687B2 (ja) * | 2010-02-19 | 2014-12-10 | Tdk株式会社 | 積層コンデンサ |
JP5343997B2 (ja) * | 2011-04-22 | 2013-11-13 | Tdk株式会社 | 積層コンデンサの実装構造 |
KR101514532B1 (ko) * | 2013-07-22 | 2015-04-22 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
WO2017033949A1 (ja) * | 2015-08-26 | 2017-03-02 | Tdk株式会社 | 電子デバイス |
US10930438B2 (en) * | 2017-07-24 | 2021-02-23 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor with reduced thickness |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1427429A (zh) * | 2001-12-03 | 2003-07-02 | Tdk株式会社 | 叠层电容器 |
CN1591719A (zh) * | 2003-08-29 | 2005-03-09 | Tdk株式会社 | 叠层电容器 |
CN1595567A (zh) * | 2003-09-03 | 2005-03-16 | 太阳微系统公司 | 电容器板上有导电材料空缺图形的电容器及其制造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1297543B1 (en) * | 2000-07-06 | 2005-10-19 | Phycomp Holding B.V. | Ceramic multilayer capacitor array |
US7054136B2 (en) | 2002-06-06 | 2006-05-30 | Avx Corporation | Controlled ESR low inductance multilayer ceramic capacitor |
JP4059181B2 (ja) * | 2003-09-29 | 2008-03-12 | 株式会社村田製作所 | 多端子型積層セラミック電子部品の製造方法 |
JP2005259982A (ja) * | 2004-03-11 | 2005-09-22 | Tdk Corp | 積層セラミックコンデンサ |
JP4086812B2 (ja) * | 2004-05-31 | 2008-05-14 | Tdk株式会社 | 積層コンデンサ |
US7046500B2 (en) * | 2004-07-20 | 2006-05-16 | Samsung Electro-Mechanics Co., Ltd. | Laminated ceramic capacitor |
JP2006066443A (ja) * | 2004-08-24 | 2006-03-09 | Kyocera Corp | 表面実装型多連コンデンサ |
-
2006
- 2006-01-26 US US11/339,775 patent/US7145429B1/en active Active
-
2007
- 2007-01-23 JP JP2007012758A patent/JP4400622B2/ja active Active
- 2007-01-26 TW TW096103050A patent/TWI328821B/zh active
- 2007-01-26 CN CN2007100073197A patent/CN101009157B/zh active Active
- 2007-01-26 KR KR1020070008391A patent/KR100867566B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1427429A (zh) * | 2001-12-03 | 2003-07-02 | Tdk株式会社 | 叠层电容器 |
CN1591719A (zh) * | 2003-08-29 | 2005-03-09 | Tdk株式会社 | 叠层电容器 |
CN1595567A (zh) * | 2003-09-03 | 2005-03-16 | 太阳微系统公司 | 电容器板上有导电材料空缺图形的电容器及其制造方法 |
Non-Patent Citations (1)
Title |
---|
JP特开2000-114096A 2000.04.21 |
Also Published As
Publication number | Publication date |
---|---|
JP2007201467A (ja) | 2007-08-09 |
KR100867566B1 (ko) | 2008-11-10 |
KR20070078397A (ko) | 2007-07-31 |
TWI328821B (en) | 2010-08-11 |
CN101009157A (zh) | 2007-08-01 |
US7145429B1 (en) | 2006-12-05 |
TW200746198A (en) | 2007-12-16 |
JP4400622B2 (ja) | 2010-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101009157B (zh) | 积层电容器 | |
JP4299258B2 (ja) | 積層コンデンサ | |
CN100533614C (zh) | 叠层电容器 | |
US7164184B2 (en) | Multilayer capacitor | |
KR101052437B1 (ko) | 적층 콘덴서 및 적층 콘덴서의 실장 구조 | |
KR101018254B1 (ko) | 적층형 칩 캐패시터 | |
KR101128274B1 (ko) | 적층형 콘덴서 | |
JP4911036B2 (ja) | 積層コンデンサおよびその実装構造 | |
JP2014036214A (ja) | 積層コンデンサ | |
JP4146858B2 (ja) | 積層コンデンサ | |
JP2007235170A (ja) | 積層コンデンサおよびその実装構造 | |
JP5870674B2 (ja) | 積層コンデンサアレイ | |
KR20090067044A (ko) | 적층 콘덴서 어레이 | |
CN206471231U (zh) | 具有多个端电极的积层电容器 | |
JP2006203167A (ja) | 積層コンデンサおよびその実装構造 | |
JP2006203258A (ja) | 積層コンデンサおよびその実装構造 | |
KR101027308B1 (ko) | 적층 콘덴서 어레이 | |
US20060091443A1 (en) | Composite capacitor | |
JP3511569B2 (ja) | 積層コンデンサ | |
JP6814807B2 (ja) | 横方向フラックスコンデンサを備える集積回路 | |
JP4635749B2 (ja) | 積層コンデンサ | |
CN111354532B (zh) | 磁场效率高的电感器及其方法 | |
JP6662234B2 (ja) | 積層コンデンサ | |
JP2013235975A (ja) | 積層コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |