JP3511569B2 - 積層コンデンサ - Google Patents
積層コンデンサInfo
- Publication number
- JP3511569B2 JP3511569B2 JP05117598A JP5117598A JP3511569B2 JP 3511569 B2 JP3511569 B2 JP 3511569B2 JP 05117598 A JP05117598 A JP 05117598A JP 5117598 A JP5117598 A JP 5117598A JP 3511569 B2 JP3511569 B2 JP 3511569B2
- Authority
- JP
- Japan
- Prior art keywords
- internal electrodes
- multilayer capacitor
- electric circuits
- dielectric
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
関する。本発明に係る積層コンデンサは、主に、スイッ
チング電源の平滑コンデンサや高周波電子回路の電源デ
カップリング用コンデンサに用いられる。
で、容易に大電力が得られるスイッチング電源が主に使
われている。従来、スイッチング電源では、平滑コンデ
ンサとして、電解コンデンサが主に用いられていたが、
最近、積層コンデンサが多用されるようになってきた。
積層セラミックコンデンサは、小型で、大容量のものが
得られ、誘電体損失も少ないという利点を有することに
よる。
グ用コンデンサとしても、電解コンデンサに代わって、
積層コンデンサが多用されるようになってきた。
ッチング周波数の高周波化及び電子回路におけるクロッ
ク周波数の高周波化等により、従来は、それほど問題と
されなかったインダクタンスが問題とされるようになっ
てきた。例えば、高周波の使用周波数領域において、イ
ンダクタンスと容量とによる自己共振が生じ、それによ
って位相が反転してしまうことがある。このような自己
共振現象が生じると、積層コンデンサを用いている回路
が異常発振し、安定な回路動作を確保することができな
くなる。
避するためには、インダクタンス分を小さくして、共振
周波数を、使用周波数の、例えば、数倍以上と、大きく
すればよい。このような観点から、積層コンデンサのイ
ンダクタンスを低減させることを狙った先行技術文献と
しては、特公平4−70764公報を挙げることができ
る。しかし、この先行技術文献に記載された技術では、
異なる電位にある内部電極を、誘電体基体の同一端面に
引き出し、同一端面上に形成された外部電極に接続する
構造であるため、小型化が進むにつれて、異なる電位に
ある2つの外部電極の間に充分な絶縁間隔が確保できな
くなる。また、回路基板へ実装したときに、外部電極間
が半田等によって短絡されてしまうこともある。
ダクタンスを低減し、自己共振周波数を、使用周波数よ
りも著しく高くできるようにした積層コンデンサを提供
することである。
ても、充分に対応できるインダクタンス低減構造を有す
る積層コンデンサを提供することである。
ために、本発明に係る積層コンデンサは、誘電体基体
と、複数の内部電極と含む。前記内部電極は、前記誘電
体基体の内部に埋設され、前記誘電体基体による誘電体
層を間に挟んで積層され、2つの電気回路を有するコン
デンサ素子を構成する。
前記内部電極を、前記誘電体基体の内部において、前記
積層の方向と直交する長さ方向に順次に直列に接続して
構成されている。前記電気回路の一方に属する内部電極
と、前記電気回路の他方に属する内部電極とは、前記誘
電体層を間に挟んで互いに隣り合っている。
ンサにおいて、複数備えられる内部電極は、誘電体基体
の内部に埋設され、誘電体基体による誘電体層を間に挟
んで積層され、2つの電気回路を有するコンデンサ素子
を構成する。2つの電気回路のうち、電気回路の一方に
属する内部電極と、電気回路の他方に属する内部電極と
は、誘電体層を間に挟んで互いに隣り合っている。従っ
て、2つの電気回路の間には、誘電体層の層数、層厚、
誘電率及び内部電極の対向面積に比例した大きな静電容
量が取得される。
数の内部電極を、積層の方向と直交する長さ方向に順次
に直列に接続して構成されており、電気回路の一方に属
する内部電極と、電気回路の他方に属する内部電極と
は、互いに隣り合っている。この構造によれば、隣接す
る1組の内部電極は電気極性が逆になり、流れる電流が
反対方向となる。従って、インダクタンスを低減し、自
己共振周波数を、使用周波数の、例えば、数倍程度の高
周波数に設定し、使用周波数帯域において、自己共振を
生じることのない積層コンデンサを得ることができる。
部において、接続されているから、内部電極と、接続導
体との間において、誘電体基体による充分な電気絶縁を
確保できる。しかも、端子電極は、長さ方向において相
対する両端面に付与されており、電気回路のそれぞれは
長さ方向において相対する両端面に導出され端子電極に
接続されているから、誘電体基体の外部においても、充
分な電気絶縁を確保することができる。
できるインダクタンス低減構造を有する積層コンデンサ
を得ることができる。
電気回路の他方も、複数の内部電極を含み、複数の内部
電極を、長さ方向に順次に直列に接続して構成する。か
かる構成によれば、誘電体層の層数を増大させ、取得容
量を増大させることができる。
る内部電極と、電気回路の他方に属する内部電極とは、
互いに隣り合う構造になり、隣接する1組の内部電極は
電気極性が逆になり、流れる電流が反対方向となるか
ら、隣接する1組の内部電極において、内部電極のそれ
ぞれに発生するインダクタンスが互いに打ち消し合う。
従って、インダクタンスを低減し、自己共振周波数を、
使用周波数の、例えば、数倍以上の高周波数に設定し、
使用周波数帯域において、自己共振を生じることのない
積層コンデンサを得ることができる。
は、誘電体セラミックでなる。そのほか、有機系誘電体
を用いることもできる。
電気回路のそれぞれにおいて、内部電極をジグザグに接
続する構造を採用できる。別の態様として、電気回路の
それぞれにおいて、内部電極をうず巻き状に接続しても
よい。
極を直列に接続する手段としては、誘電体層を貫通する
スルーホール導体によって、内部電極を接続して行く構
造が有効である。
気回路のそれぞれは、一端部を長さ方向において相対す
る両端面に導出し、両端面に付与された端子電極に接続
する。この構造によれば、平面実装タイプの積層コンデ
ンサが得られる。
コンデンサは、複数のコンデンサ素子を含んでいてもよ
い。この場合、コンデンサ素子のそれぞれは積層され、
電気的に互いに並列に接続される。この構造によれば、
コンデンサ素子それぞれの内部電極構造を簡素化すると
共に、コンデサ素子数に対応した静電容量を取得でき
る。
は、添付図を参照し、更に具体的に説明する。添付図面
は単に例を示すに過ぎない。
サの分解斜視図、図2は図1に示した積層コンデンサの
断面図である。図示するように、本発明に係る積層コン
デンサは、誘電体基体1と、複数の内部電極301〜3
04と含む。誘電体基体1は、一般には、誘電体セラミ
ックでなる。そのほか、有機系誘電体を用いることもで
きる。
の内部に埋設され、誘電体基体1による誘電体層401
〜403を間に挟んで積層され、2つの電気回路A、B
を有するコンデンサ素子を構成している。電気回路A
は、内部電極301、303を、積層方向Zと直交する
長さ方向Xに順次に直列に接続して構成されている。電
気回路Bも、内部電極302、304を、積層方向Zと
直交する長さ方向Xに順次に直列に接続して構成されて
いる。内部電極301〜304は幅方向Yの両端が誘電
体基体1によって閉じられている。
3と、電気回路Bに属する内部電極302、304と
は、誘電体層401、402、403を間に挟んで互い
に隣り合っている。
部電極303は、誘電体層401、402を貫通するス
ルーホール導体51によって接続されている。電気回路
Bに属する内部電極302、304は、誘電体層40
2、403を貫通するスルーホール導体52によって接
続されている。スルーホール導体52は、長さ方向Xで
見て、スルーホール導体51とは反対側において、内部
電極302、304を接続している。これにより、内部
電極301、303をジグザグに接続した電気回路A及
び内部電極302、304をジグザグに接続した電気回
路Bが得られる。内部電極301〜304は、一端部を
誘電体基体1の外部に導き、外部で接続してもよい。実
施例において、スルーホール導体51、52は、3本設
けられているが、その数は任意である。
ンサにおいて、複数備えられる内部電極301〜304
は、誘電体基体1の内部に埋設され、誘電体基体1によ
る誘電体層401〜403を間に挟んで積層され、2つ
の電気回路A、Bを有するコンデンサ素子を構成する。
2つの電気回路A、Bのうち、電気回路Aに属する内部
電極301、303と、電気回路Bに属する内部電極3
02、304とは、誘電体層401〜403を間に挟ん
で互いに隣り合っている。従って、2つの電気回路A、
Bの間には、誘電体層401〜403の層数、その誘電
率、内部電極301〜304の対向面積に比例した大き
な静電容量が取得される。
1〜304を、積層の方向と直交する長さ方向Xに順次
に直列に接続して構成されており、電気回路Aに属する
内部電極301、303と、電気回路Bに属する内部電
極302、304とは、誘電体層401〜403を間に
挟んで互いに隣り合っている。この構造によれば、たと
えば、隣接する1組の内部電極301と内部電極302
は電気極性が逆になり、流れる電流i11とi12も電
流方向が、内部電極301では方向a、内部電極302
では方向bのように反対方向となるから、隣接する1組
の内部電極301、302において、内部電極301、
302のそれぞれに発生するインダクタンスが互いに打
ち消し合う。内部電極303と、内部電極304との間
においても同様のインダクタンス打ち消し作用が生じ
る。従って、インダクタンスを低減し、自己共振周波数
を、使用周波数の、例えば、数倍以上の高周波数に設定
し、使用周波数帯域において、自己共振を生じることの
ない積層コンデンサを得ることができる。
基体1の内部において、スルーホール導体51、52に
よって接続されているから、内部電極301〜304
と、スルーホール導体51、52との間において、誘電
体基体1による充分な電気絶縁を確保できる。しかも、
端子電極21、22は、長さ方向Xにおいて相対する両
端面に付与されており、電気回路A、Bは、一端部を長
さ方向Xにおいて相対する両端面に導出し、両端面に付
与された端子電極21、22に接続してある。具体的に
は、最上層に位置する内部電極301の一端を端子電極
21に導通させ、最下層に位置する内部電極304の一
端を端子電極22に導通させてある。この構造によれ
ば、誘電体基体1の外部において、異なる電位にある端
子電極21ー22間に充分な電気絶縁を確保することが
できる。このため、小型化に対しても、充分に対応でき
るインダクタンス低減構造を有する積層コンデンサを得
ることができる。
効果を説明する。図1及び図2に示した内部電極構造を
持つ本発明に係る積層コンデンサと、4つの内部電極を
交互に接続した従来の積層コンデンサとを用意し、その
特性を比較評価した。積層コンデンサとしてのディメン
ション及び形状は、両者共、縦3.2mm×横1.6mmの
直方体である。誘電体層の厚さ、内部電極形状、層数
は、両者共同じである。
明に係る積層コンデンサでは33.1nFで、従来品で
は35.7nFでほぼ同じであった。
来の積層コンデンサでは1270PHであったのに対
し、本発明に係る積層コンデンサでは340PHとな
り、インダクタンスを、従来の約1/4に低減できた。
実施例を示す断面図である。図1及び図2に図示された
構成部分と同一の構成部分については、同一の参照符号
を付し、説明は省略する。この実施例では、図1及び図
2の実施例との比較において、内部電極数を増大させ、
より大きな静電容量を取得するようになっている。内部
電極301〜308は、2つのジグザグの電気回路A、
Bを構成するように接続されている。
3、305、307は、スルーホール導体51、52、
53により、順次に直列(ジグザグ)に接続されてい
る。電気回路Bに属する内部電極304、306には、
スルーホール導体52、53と交差する部分に、ギャッ
プが設けられており、これによって、スルーホール導体
52、53と内部電極304、306との短絡を回避す
る。
3、305、307は、電気回路Bに属する内部電極3
02、304、306、308と、誘電体層401〜4
07を間に挟んで互いに隣り合っており、スルーホール
導体54、55、56により、順次に直列(ジグザグ)
に接続してある。
を構成する内部電極(301と302)、(303と3
04)、(305と306)、(307と308)は、
電気極性がそれぞれ逆になり、電流(i11とi1
2)、(i13とi14)、(i15とi16)、(i
17とi18)が、それぞれの組で、a方向とb方向の
反対方向に流れる。このため、隣接する各組の内部電極
(301と302)、(303と304)、(305と
306)、(307と308)において、内部電極のそ
れぞれに発生するインダクタンスを互いに打ち消し合
う。従って、インダクタンスを低減し、自己共振周波数
を、使用周波数の、例えば、数倍程度の高周波数に設定
し、使用周波数帯域において、自己共振を生じることの
ない積層コンデンサを得ることができる。
実施例を示す図である。図1〜図3に図示された構成部
分と同一の構成部分については、同一の参照符号を付
し、説明は省略する。この実施例では、電気回路A、B
のそれぞれにおいて、内部電極301〜308をうず巻
き状に接続してある。より具体的には、電気回路Aに属
する内部電極301、307、303、305を、スル
ーホール導体51、52、53により、順次にうず巻き
状に接続し、電気回路Bに属する内部電極308、30
2、306、304を、スルーホール導体54、55、
56により、順次にうず巻き状に接続する。
7、303、305と、電気回路Bに属する内部電極3
08、302、306、304とは、誘電体層401〜
407を間に挟んで互いに隣り合っている。
01と302)、(303と304)、(305と30
6)、(307と308)とは電気極性がそれぞれ逆に
なり、電流(i11とi12)、(i13とi14)、
(i15とi16)、(i17とi18)がa方向とb
方向の反対方向に流れる。このため、隣接する内部電極
の組(301と302)、(303と304)、(30
5と306)、(307と308)において、内部電極
のそれぞれに発生するインダクタンスを互いに打ち消し
合う。従って、インダクタンスを低減し、自己共振周波
数を、使用周波数の、例えば、数倍程度の高周波数に設
定し、使用周波数帯域において、自己共振を生じること
のない積層コンデンサを得ることができる。ここに、一
方に属する内部電極は端子21に接続され、他方に属す
る内部電極は端子22に接続される。
実施例を示す図である。図において、図1に図示された
構成部分と同一の構成部分については、同一の参照符号
を付し、説明は省略する。この実施例では、複数のコン
デンサ素子C1、C2を含んでいる。コンデンサ素子C
1、C2のそれぞれは、図1に図示された電極構造を有
する。従って、図1の実施例を参照して説明した作用効
果を奏する。実施例では、2個のコンデンサ素子C1、
C2を例示するのみであるが、その数は任意である。
ぞれは積層され、電気的に互いに並列に接続される。従
って、コンデサ素子数に対応した静電容量を取得でき
る。図示は省略するが、コンデンサ素子C1、C2の構
造は、図2〜図4に図示された何れでもよい。
のような効果を得ることができる。 (a)インダクタンスを低減し、自己共振周波数を、使
用周波数よりも著しく高くできるようにした積層コンデ
ンサを提供することができる。 (b)小型化に対しても、充分に対応できるインダクタ
ンス低減構造を有する積層コンデンサを提供することが
できる。
る。
す断面図である。
す断面図である。
を示す断面図である。
Claims (6)
- 【請求項1】 誘電体基体と、複数の内部電極と、複数
の端子電極とを含む積層コンデンサであって、 前記内部電極は、前記誘電体基体の内部に層状に埋設さ
れ、前記誘電体基体による誘電体層を間に挟んで積層さ
れ、2つの電気回路を有するコンデンサ素子を構成して
おり、 前記電気回路の少なくとも一方は、複数の前記内部電極
を含み、複数の前記内部電極は、前記誘電体基体の内部
において前記積層の方向に設けられたスルーホール導体
により、順次に直列に接続されており、 前記電気回路の一方に属する内部電極と、前記電気回路
の他方に属する内部電極とは、前記誘電体層を間に挟ん
で互いに隣り合っており、 前記端子電極は、前記長さ方向において相対する前記両
端面に付与されており、 前記電気回路の一方は、一端が前記端子電極の一方に接
続され、他端が前記誘電体基体の内部で開放されてお
り、 前記電気回路の他方は、一端が前記端子電極の他方に接
続され、他端が前記誘電体基体の内部で開放されてい
る。 - 【請求項2】 請求項1に記載された積層コンデンサで
あって、 前記誘電体基体は、誘電体セラミックでなる。 - 【請求項3】 請求項1または2の何れかに記載された
積層コンデンサであって、 前記電気回路の他方は、複数の前記内部電極を含み、複
数の前記内部電極は、前記誘電体基体の内部において前
記積層の方向に設けられたスルーホール導体により、順
次に直列に接続されている。 - 【請求項4】 請求項3に記載された積層コンデンサで
あって、 前記電気回路のそれぞれは、前記内部電極をジグザグに
接続して構成されている。 - 【請求項5】 請求項3に記載された積層コンデンサで
あって、 前記電気回路のそれぞれは、前記内部電極をうず巻き状
に接続して構成されている。 - 【請求項6】 請求項1乃至5の何れかに記載された積
層コンデンサであって、 前記コンデンサ素子は複数であり、前記コンデンサ素子
のそれぞれは積層され、電気的に互いに並列に接続され
ている。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05117598A JP3511569B2 (ja) | 1998-03-03 | 1998-03-03 | 積層コンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05117598A JP3511569B2 (ja) | 1998-03-03 | 1998-03-03 | 積層コンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11251180A JPH11251180A (ja) | 1999-09-17 |
JP3511569B2 true JP3511569B2 (ja) | 2004-03-29 |
Family
ID=12879509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05117598A Expired - Fee Related JP3511569B2 (ja) | 1998-03-03 | 1998-03-03 | 積層コンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3511569B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6570477B2 (en) * | 2000-05-09 | 2003-05-27 | Innochips Technology | Low inductance multilayer chip and method for fabricating same |
DE112004002962A5 (de) | 2004-06-25 | 2007-07-12 | Technische Universität Braunschweig Carolo-Wilhelmina | Mehrschichtkondensator und integriertes Schaltungsmodul |
JP4167231B2 (ja) | 2005-01-13 | 2008-10-15 | Tdk株式会社 | 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 |
JP5394291B2 (ja) * | 2010-03-11 | 2014-01-22 | 日本電信電話株式会社 | スタック型抵抗素子およびその製造方法 |
JP6365101B2 (ja) * | 2014-08-12 | 2018-08-01 | セイコーエプソン株式会社 | 液体吐出装置およびヘッドユニット |
JP7156320B2 (ja) * | 2020-02-07 | 2022-10-19 | 株式会社村田製作所 | 積層セラミックコンデンサ |
-
1998
- 1998-03-03 JP JP05117598A patent/JP3511569B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11251180A (ja) | 1999-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100364967B1 (ko) | 적층 커패시터, 배선 기판, 및 고주파 회로 | |
US6914767B2 (en) | Multilayer capacitor | |
US6661640B2 (en) | Multilayer ceramic electronic device | |
US7292429B2 (en) | Low inductance capacitor | |
US6266229B1 (en) | Multilayer capacitor | |
KR100702642B1 (ko) | 적층 커패시터 | |
US6215647B1 (en) | Multilayer capacitor | |
US6795294B2 (en) | Laminated capacitor, printed circuit board, decoupling circuit, and high-frequency circuit | |
JP4299258B2 (ja) | 積層コンデンサ | |
US6292350B1 (en) | Multilayer capacitor | |
US20070279836A1 (en) | Monolithic capacitor and mounting structure thereof | |
US6266228B1 (en) | Multilayer capacitor | |
JP2001148324A (ja) | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 | |
JP2001185442A (ja) | 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板 | |
JP2001148325A (ja) | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 | |
JP2000208361A (ja) | 積層コンデンサ | |
US20080225463A1 (en) | Layered capacitor and mounting structure | |
KR101339693B1 (ko) | 관통형 적층 콘덴서 | |
KR101051620B1 (ko) | 적층 콘덴서 | |
JP2001185449A (ja) | 積層セラミックコンデンサ | |
KR20090067044A (ko) | 적층 콘덴서 어레이 | |
JPH07249541A (ja) | 複合セラミックコンデンサ | |
JP3511569B2 (ja) | 積層コンデンサ | |
JP2001015384A (ja) | 積層セラミックコンデンサ | |
KR20050071980A (ko) | 인덕턴스 감소 구조를 갖는 적층 세라믹 커패시터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |