JP7156320B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP7156320B2
JP7156320B2 JP2020019406A JP2020019406A JP7156320B2 JP 7156320 B2 JP7156320 B2 JP 7156320B2 JP 2020019406 A JP2020019406 A JP 2020019406A JP 2020019406 A JP2020019406 A JP 2020019406A JP 7156320 B2 JP7156320 B2 JP 7156320B2
Authority
JP
Japan
Prior art keywords
electrode
connection
laminated ceramic
internal electrodes
ceramic structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020019406A
Other languages
English (en)
Other versions
JP2021125619A (ja
Inventor
尚大 平尾
文雄 成瀬
知洋 景山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020019406A priority Critical patent/JP7156320B2/ja
Priority to US17/158,073 priority patent/US11315737B2/en
Publication of JP2021125619A publication Critical patent/JP2021125619A/ja
Application granted granted Critical
Publication of JP7156320B2 publication Critical patent/JP7156320B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサに関する。
従来、誘電体層と内部電極とが交互に複数積層されたセラミック積層体と、セラミック積層体の表面に設けられた外部電極とを備えた積層セラミックコンデンサが知られている。そのような積層セラミックコンデンサが基板に実装されている場合、積層セラミックコンデンサに交流電圧が印加されたときに生じる歪によって基板が振動し、「鳴き」と呼ばれる音を生じさせる場合がある。
特許文献１には、上述した鳴きを抑制するために、チップ内に２以上のコンデンサ部が長さ方向に間隔をおいて設けられ、チップの長さ方向両端部と高さ方向両端部に各コンデンサ部を囲むようにして誘電体材料のみで構成された部分が存在するとともに、各コンデンサ部の間に誘電体材料のみで構成された部分が存在する構造の積層セラミックコンデンサが記載されている。
特開２００４－１９３３５２号公報
しかしながら、特許文献１に記載の積層セラミックコンデンサは、同じ構造のコンデンサ部を複数、長さ方向に設けた構造であるため、鳴きを抑制する効果がそれほど高くなく、改善の余地がある。
本発明は、上記課題を解決するものであり、電圧が印加されたときの鳴きを抑制することができる積層セラミックコンデンサを提供することを目的とする。
本発明の積層セラミックコンデンサは、
積層された複数の誘電体層と複数の内部電極とを含み、前記誘電体層と前記内部電極の積層方向に相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向に相対する第１の端面および第２の端面とを有する積層体と、
前記内部電極と電気的に接続され、前記積層体の表面に設けられた外部電極と、
を備え、
前記積層体は、
積層された複数の第１の誘電体層と複数の第１の内部電極および複数の第２の内部電極とを含む第１の積層セラミック構造体と、
積層された複数の第２の誘電体層と複数の第３の内部電極および複数の第４の内部電極とを含む第２の積層セラミック構造体と、
前記積層方向において前記第１の積層セラミック構造体と前記第２の積層セラミック構造体との間に位置し、前記内部電極を含まない中間体と、
複数の前記第１の内部電極を電気的に接続する第１の接続電極と、
複数の前記第２の内部電極を電気的に接続する第２の接続電極と、
複数の前記第３の内部電極を電気的に接続する第３の接続電極と、
複数の前記第４の内部電極を電気的に接続する第４の接続電極と、
前記第１の接続電極と、前記第３の接続電極および前記第４の接続電極のうちの一方の接続電極とを電気的に接続する第１の接続配線と、
前記第２の接続電極と、前記第３の接続電極および前記第４の接続電極のうちの他方の接続電極とを電気的に接続する第２の接続配線と、
を備え、
前記第１の積層セラミック構造体および前記第２の積層セラミック構造体のうちの一方の積層セラミック構造体は、前記第１の接続配線および前記第２の接続配線を介さずに前記外部電極と前記内部電極とが接続されているが、他方の積層セラミック構造体は、前記第１の接続配線および前記第２の接続配線を介して、前記外部電極と前記内部電極とが電気的に接続されており、
前記第１の接続電極から前記第１の接続配線を介して前記一方の接続電極へと至る電流経路と、前記第２の接続電極から前記第２の接続配線を介して前記他方の接続電極へと至る電流経路とは、長さが異なることを特徴とする。
本発明の別の態様における積層セラミックコンデンサは、
積層された複数の誘電体層と複数の内部電極とを含み、前記誘電体層と前記内部電極の積層方向に相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向に相対する第１の端面および第２の端面とを有する積層体と、
前記内部電極と電気的に接続され、前記積層体の表面に設けられた外部電極と、
を備え、
前記積層体は、
積層された複数の誘電体層と複数の第１の内部電極および複数の第２の内部電極とを含む第１の積層セラミック構造体と、
積層された複数の誘電体層と複数の第３の内部電極および複数の第４の内部電極とを含む第２の積層セラミック構造体と、
前記積層方向において前記第１の積層セラミック構造体と前記第２の積層セラミック構造体との間に位置し、前記内部電極を含まない中間体と、
前記第１の積層セラミック構造体の前記長さ方向における中央の位置より前記第１の端面側に位置し、複数の前記第１の内部電極を電気的に接続する第１の接続電極と、
前記第１の積層セラミック構造体の前記長さ方向における中央の位置より前記第２の端面側に位置し、複数の前記第２の内部電極を電気的に接続する第２の接続電極と、
前記第２の積層セラミック構造体の前記長さ方向における中央の位置より前記第２の端面側に位置し、複数の前記第３の内部電極を電気的に接続する第３の接続電極と、
前記第２の積層セラミック構造体の前記長さ方向における中央の位置より前記第１の端面側に位置し、複数の前記第４の内部電極を電気的に接続する第４の接続電極と、
前記第１の接続電極と前記第３の接続電極とを電気的に接続する第１の接続配線と、
前記第２の接続電極と前記第４の接続電極とを電気的に接続する第２の接続配線と、
を備え、
前記第１の積層セラミック構造体および前記第２の積層セラミック構造体のうちの一方の積層セラミック構造体は、前記第１の接続配線および前記第２の接続配線を介さずに前記外部電極と前記内部電極とが接続されているが、他方の積層セラミック構造体は、前記第１の接続配線および前記第２の接続配線を介して、前記外部電極と前記内部電極とが電気的に接続されており、
前記第１の接続電極から前記第１の積層セラミック構造体の前記長さ方向における中央の位置までの距離と、前記第３の接続電極から前記第２の積層セラミック構造体の前記長さ方向における中央の位置までの距離は等しく、
前記第２の接続電極から前記第１の積層セラミック構造体の前記長さ方向における中央の位置までの距離と、前記第４の接続電極から前記第２の積層セラミック構造体の前記長さ方向における中央の位置までの距離は等しいことを特徴とする。
本発明の一態様における積層セラミックコンデンサによれば、第１の接続電極から第１の接続配線を介して一方の接続電極へと至る電流経路と、第２の接続電極から第２の接続配線を介して他方の接続電極へと至る電流経路とは、長さが異なる。したがって、外部電極に電圧が印加されたときに、第１の積層セラミック構造体と第２の積層セラミック構造体の伸縮するタイミングをずらして、積層セラミックコンデンサの全体に生じる変形を抑制し、「鳴き」を抑制することができる。
また、本発明の別の態様における積層セラミックコンデンサによれば、第１の接続電極は第１の積層セラミック構造体の第１の端面側に位置し、第２の接続電極は第１の積層セラミック構造体の第２の端面側に位置し、第３の接続電極は第２の積層セラミック構造体の第２の端面側に位置し、第４の接続電極は第２の積層セラミック構造体の第１の端面側に位置しており、第１の接続電極から第１の積層セラミック構造体の長さ方向における中央の位置までの距離と、第３の接続電極から第２の積層セラミック構造体の長さ方向における中央の位置までの距離は等しく、第２の接続電極から第１の積層セラミック構造体の長さ方向における中央の位置までの距離と、第４の接続電極から第２の積層セラミック構造体の長さ方向における中央の位置までの距離は等しい。すなわち、第２の積層セラミック構造体は、第１の積層セラミック構造体を積層方向の中心線に対して反転させ、さらに、長さ方向の中心線に対して反転させたような位置関係にあるので、外部電極に電圧が印加されたときに、第２の積層セラミック構造体は、第１の積層セラミック構造体の変形を打ち消す方向に変形する。これにより、積層セラミックコンデンサの全体に生じる変形を効果的に抑制することができ、「鳴き」を効果的に抑制することができる。
第１の実施形態における積層セラミックコンデンサの模式的な斜視図である。 図１に示す積層セラミックコンデンサのＩＩ－ＩＩ線に沿った模式的な断面図である。 図１に示す積層セラミックコンデンサのＩＩＩ－ＩＩＩ線に沿った模式的な断面図である。 外部電極への電圧印加時に、第１の接続電極から第１の接続配線を介して第３の内部電極へと至る電流経路と、第２の接続電極から第２の接続配線を介して第４の内部電極へと至る電流経路とを示す図である。 第２の実施形態における積層セラミックコンデンサの模式的な断面図であって、図２に示す断面図に対応する図である。 第３の実施形態における積層セラミックコンデンサの模式的な断面図であって、図２に示す断面図に対応する図である。 第３の実施形態の変形例における積層セラミックコンデンサの模式的な断面図であって、図２に示す断面図に対応する図である。 第４の実施形態における積層セラミックコンデンサの模式的な断面図であって、図２に示す断面図に対応する図である。 第４の実施形態の変形例における積層セラミックコンデンサの模式的な断面図であって、図２に示す断面図に対応する図である。 第５の実施形態における積層セラミックコンデンサの模式的な断面図であって、図２に示す断面図に対応する図である。 第５の実施形態における積層セラミックコンデンサの第２の接続配線の平行配線部を積層方向から見たときの平面図である。 第５の実施形態の第１の変形例における積層セラミックコンデンサの模式的な断面図であって、図２に示す断面図に対応する図である。 第５の実施形態の第２の変形例における積層セラミックコンデンサの模式的な断面図であって、図２に示す断面図に対応する図である。
以下に本発明の実施形態を示して、本発明の特徴を具体的に説明する。
＜第１の実施形態＞
図１は、第１の実施形態における積層セラミックコンデンサ１０の模式的な斜視図である。図２は、図１に示す積層セラミックコンデンサ１０のＩＩ－ＩＩ線に沿った模式的な断面図である。図３は、図１に示す積層セラミックコンデンサ１０のＩＩＩ－ＩＩＩ線に沿った模式的な断面図である。
図１～図３に示すように、積層セラミックコンデンサ１０は、全体として直方体形状を有する電子部品であり、積層体１１と、一対の外部電極１２ａ、１２ｂとを有している。一対の外部電極１２ａ、１２ｂは、図１に示すように、対向するように配置されている。
ここでは、一対の外部電極１２ａ、１２ｂが対向する方向を積層セラミックコンデンサ１０の長さ方向Ｌと定義し、後述する第１の積層セラミック構造体２１、中間体２３、および、第２の積層セラミック構造体２２が積層されている方向を積層方向Ｔと定義し、長さ方向Ｌおよび積層方向Ｔのいずれの方向にも直交する方向を幅方向Ｗと定義する。長さ方向Ｌ、積層方向Ｔ、および、幅方向Ｗのうちの任意の２つの方向は、互いに直交する方向である。
積層体１１は、長さ方向Ｌに相対する第１の端面１５ａおよび第２の端面１５ｂと、積層方向Ｔに相対する第１の主面１６ａおよび第２の主面１６ｂと、幅方向Ｗに相対する第１の側面１７ａおよび第２の側面１７ｂとを有する。
積層体１１は、角部および稜線部が丸みを帯びていることが好ましい。ここで、角部は、積層体１１の３面が交わる部分であり、稜線部は、積層体１１の２面が交わる部分である。
図２および図３に示すように、積層体１１は、第１の積層セラミック構造体２１と、第２の積層セラミック構造体２２と、中間体２３と、第１の接続電極２４と、第２の接続電極２５と、第３の接続電極２６と、第４の接続電極２７と、第１の接続配線２８と、第２の接続配線２９とを含む。
第１の積層セラミック構造体２１は、積層された複数の第１の誘電体層３１と複数の第１の内部電極３２および複数の第２の内部電極３３とを含む。より詳細には、第１の積層セラミック構造体２１は、第１の内部電極３２と第２の内部電極３３とが積層方向Ｔにおいて、第１の誘電体層３１を介して交互に複数積層された構造を有し、コンデンサとして機能する。
第１の誘電体層３１は、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＳｒＺｒＯ3、または、ＣａＺｒＯ3などを主成分とするセラミック材料からなる。これらの主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分が添加されていてもよい。
第１の内部電極３２は、積層体１１の第１の端面１５ａ、第２の端面１５ｂ、第１の側面１７ａ、および、第２の側面１７ｂのいずれの面にも引き出されていない。また、第２の内部電極３３も、積層体１１の第１の端面１５ａ、第２の端面１５ｂ、第１の側面１７ａ、および、第２の側面１７ｂのいずれの面にも引き出されていない。
第１の内部電極３２および第２の内部電極３３は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｆｅ、Ｔｉ、Ｃｒ、ＳｎまたはＡｕなどの金属、またはそれらの金属を含む合金などを含有している。第１の内部電極３２および第２の内部電極３３は、共材として、第１の誘電体層３１に含まれる誘電体セラミックと同じセラミック材料を含んでいてもよい。その場合、第１の内部電極３２および第２の内部電極３３に含まれる共材の割合は、例えば、２０ｖｏｌ％以下である。
なお、全ての内部電極３２、３３の材質が同じである必要はなく、異なっていてもよい。また、１つの内部電極３２、３３において、部位によって材質が異なっていてもよい。
第２の積層セラミック構造体２２は、積層された複数の第２の誘電体層３４と複数の第３の内部電極３５および複数の第４の内部電極３６とを含む。より詳細には、第２の積層セラミック構造体２２は、第３の内部電極３５と第４の内部電極３６とが積層方向Ｔにおいて、第２の誘電体層３４を介して交互に複数積層された構造を有し、コンデンサとして機能する。
第２の誘電体層３４を構成するセラミック材料は、第１の誘電体層３１を構成するセラミック材料と同じでもよいし、異なっていてもよい。本実施形態では、第２の誘電体層３４を構成するセラミック材料は、第１の誘電体層３１を構成するセラミック材料と同じである。
第３の内部電極３５および第４の内部電極３６を構成する材料は、第１の内部電極３２および第２の内部電極３３を構成する材料と同じでもよいし、異なっていてもよい。本実施形態では、第３の内部電極３５および第４の内部電極３６を構成する材料は、第１の内部電極３２および第２の内部電極３３を構成する材料と同じである。
中間体２３は、積層方向Ｔにおいて、第１の積層セラミック構造体２１と第２の積層セラミック構造体２２との間に位置し、内部電極を含まない。本実施形態では、第１の積層セラミック構造体２１は、積層体１１の第１の主面１６ａ側に位置し、第２の積層セラミック構造体２２は、積層体１１の第２の主面１６ｂ側に位置し、中間体２３は、第１の積層セラミック構造体２１と第２の積層セラミック構造体２２とに挟まれている。
中間体２３は、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＳｒＺｒＯ3、または、ＣａＺｒＯ3などを主成分とするセラミック材料からなる。これらの主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分が添加されていてもよい。
中間体２３を構成するセラミック材料は、第１の誘電体層３１および第２の誘電体層３４を構成するセラミック材料と同じでもよいし、異なっていてもよい。本実施形態では、中間体２３を構成するセラミック材料は、第１の誘電体層３１および第２の誘電体層３４を構成するセラミック材料と同じである。
積層方向Ｔにおける中間体２３の厚みは、第１の誘電体層３１および第２の誘電体層３４の厚みよりも厚いことが好ましい。中間体２３の厚みが第１の誘電体層３１および第２の誘電体層３４の厚みよりも厚いことにより、積層セラミックコンデンサ１０の剛性が高くなるので、第１の外部電極１２ａと第２の外部電極１２ｂとの間に電圧が印加されたときに、積層セラミックコンデンサ１０の変形を抑制することができ、積層セラミックコンデンサ１０の変形に起因する「鳴き」を抑制することが可能となる。
ここで、第１の積層セラミック構造体２１の第１の内部電極３２および第２の内部電極３３のうち、中間体２３と最も近い位置の内部電極と、第２の積層セラミック構造体２２の第３の内部電極３５および第４の内部電極３６のうち、中間体２３と最も近い位置の内部電極の２つの内部電極の極性が異なる場合、第１の外部電極１２ａと第２の外部電極１２ｂとの間に電圧が印加されたときに、上記２つの内部電極間に電圧差が生じる。その場合、中間体２３を上記２つの内部電極で挟んだ構造体がコンデンサとして機能しないように、中間体２３の厚みを厚くする必要がある。
一方、上記２つの内部電極の極性が同じ場合には、上記２つの内部電極間に電位差が生じず、中間体２３を上記２つの内部電極で挟んだ構造体がコンデンサとして機能することはないので、中間体２３の厚みを薄くすることが可能となる。本実施形態における積層セラミックコンデンサ１０では、上記２つの内部電極の極性が同じであるため、中間体２３の厚みを薄くすることができ、それにより、積層セラミックコンデンサ１０の積層方向Ｔにおけるサイズを小さくすることができる。
第１の接続電極２４は、第１の積層セラミック構造体２１の複数の第１の内部電極３２を電気的に接続する。本実施形態において、第１の接続電極２４は、第１の積層セラミック構造体２１の内部に設けられたビア電極であり、図２に示すように、積層体１１の第１の端面１５ａ側に設けられている。
第２の接続電極２５は、第１の積層セラミック構造体２１の複数の第２の内部電極３３を電気的に接続する。本実施形態において、第２の接続電極２５は、第１の積層セラミック構造体２１の内部に設けられたビア電極であり、図２に示すように、積層体１１の第２の端面１５ｂ側に設けられている。
第３の接続電極２６は、第２の積層セラミック構造体２２の複数の第３の内部電極３５を電気的に接続する。本実施形態において、第３の接続電極２６は、第２の積層セラミック構造体２２の内部に設けられたビア電極であり、図２に示すように、積層体１１の第１の端面１５ａ側に設けられている。
第４の接続電極２７は、第２の積層セラミック構造体２２の複数の第４の内部電極３６を電気的に接続する。本実施形態において、第４の接続電極２７は、第２の積層セラミック構造体２２の内部に設けられたビア電極であり、図２に示すように、積層体１１の第２の端面１５ｂ側に設けられている。
第１の接続配線２８は、第１の接続電極２４と、第３の接続電極２６および第４の接続電極２７のうちの一方の接続電極とを電気的に接続する。本実施形態において、第１の接続配線２８は、第１の接続電極２４と第３の接続電極２６とを電気的に接続する。具体的には、図２に示すように、第１の接続配線２８は、第１の接続電極２４および第３の接続電極２６と長さ方向Ｌの同じ位置において、第１の接続電極２４と第３の接続電極２６とを接続している。
第２の接続配線２９は、第２の接続電極２５と、第３の接続電極２６および第４の接続電極２７のうちの他方の接続電極とを電気的に接続する。本実施形態において、第２の接続配線２９は、第２の接続電極２５と第４の接続電極２７とを電気的に接続する。具体的には、第２の接続配線２９は、図２に示すように、積層体１１の長さ方向Ｌの中央の位置と第１の端面１５ａとの間に設けられたビアであり、第２の接続電極２５と電気的に接続されている複数の第２の内部電極３３のうち、中間体２３に最も近い第２の内部電極３３と、第４の接続電極２７と電気的に接続されている複数の第４の内部電極３６のうち、中間体２３に最も近い第４の内部電極３６とを接続している。
第１の外部電極１２ａは、積層体１１の第１の端面１５ａに形成されている。本実施形態では、第１の外部電極１２ａは、積層体１１の第１の端面１５ａの全体に形成されているとともに、第１の端面１５ａから、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および、第２の側面１７ｂに回り込むように形成されている。
第２の外部電極１２ｂは、積層体１１の第２の端面１５ｂに形成されている。本実施形態では、第２の外部電極１２ｂは、積層体１１の第２の端面１５ｂの全体に形成されているとともに、第２の端面１５ｂから、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および、第２の側面１７ｂに回り込むように形成されている。
ただし、第１の外部電極１２ａおよび第２の外部電極１２ｂの形成位置が上述した位置に限定されることはない。例えば、第１の外部電極１２ａおよび第２の外部電極１２ｂは、積層体１１の第１の主面１６ａにのみ形成されていてもよい。また、第１の外部電極１２ａは、積層体１１の第１の端面１５ａの全体に形成されているとともに、第１の端面１５ａから第１の主面１６ａおよび第２の主面１６ｂに回り込むように形成されており、第２の外部電極１２ｂは、積層体１１の第２の端面１５ｂから第１の主面１６ａおよび第２の主面１６ｂに回り込むように形成されていてもよい。
第１の外部電極１２ａおよび第２の外部電極１２ｂは、例えば、下地電極層と、下地電極層上に配置されためっき層とを備える。
下地電極層は、以下に説明するような、焼付け電極層、樹脂電極層、および、薄膜電極層などの層のうち、少なくとも１つの層を含む。
焼付け電極層は、ガラスと金属とを含む層であり、１層であってもよいし、複数層であってもよい。焼付け電極層は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ｔｉ、Ｃｒ、および、Ａｕなどの金属、またはそれらの金属を含む合金などを含む。
焼付け電極層は、ガラスおよび金属を含む導電ペーストを積層体に塗布して焼き付けることによって形成される。
樹脂電極層は、例えば、導電性粒子と熱硬化性樹脂とを含む層として形成することができる。樹脂電極層を形成する場合には、焼付け電極層を形成せずに、セラミック素体上に直接形成するようにしてもよい。樹脂電極層は、１層であってもよいし、複数層であってもよい。
薄膜電極層は、例えば、金属粒子が堆積した１μｍ以下の層であり、スパッタ法または蒸着法などの既知の薄膜形成法により形成することができる。
下地電極層上に配置されるめっき層は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、およびＡｕなどの金属、またはＡｇとＰｄの合金などのうちの少なくとも１つを含む。めっき層は、１層であってもよいし、複数層であってもよい。ただし、めっき層は、Ｎｉめっき層とＳｎめっき層の２層構造とすることが好ましい。Ｎｉめっき層は、下地電極層が積層セラミックコンデンサ１０を実装する際のはんだによって侵食されるのを防止する機能を果たす。また、Ｓｎめっき層は、積層セラミックコンデンサ１０を実装する際のはんだの濡れ性を向上させる機能を果たす。
なお、第１の外部電極１２ａおよび第２の外部電極１２ｂは、上述した下地電極層を備えず、積層体１１上に直接配置されるめっき層により構成されていてもよい。
サイズの一例として、積層セラミックコンデンサ１０の長さ方向Ｌ、幅方向Ｗ、積層方向Ｔの寸法はそれぞれ、１．０ｍｍ、０．５ｍｍ、０．５ｍｍ、第１の誘電体層３１および第２の誘電体層３４の厚みはそれぞれ１μｍ、第１の内部電極３２、第２の内部電極３３、第３の内部電極３５、および、第４の内部電極３６の厚みはそれぞれ１μｍ、第１の外部電極１２ａおよび第２の外部電極１２ｂの厚みは５０μｍ、第１の接続電極２４、第２の接続電極２５、第３の接続電極２６、第４の接続電極２７、第１の接続配線２８、および、第２の接続配線２９のビア径（直径）は、５０μｍである。
第１の積層セラミック構造体２１および第２の積層セラミック構造体２２のうちの一方の積層セラミック構造体は、第１の接続配線２８および第２の接続配線２９を介さずに外部電極と内部電極とが直接接続されているが、他方の積層セラミック構造体は、第１の接続配線２８および第２の接続配線２９を介して、外部電極と内部電極とが電気的に接続されている。
上記構成を実現するため、本実施形態では、第１の接続電極２４は、積層体１１の第１の主面１６ａ側において、第１の外部電極１２ａと接続されており、第２の接続電極２５は、積層体１１の第１の主面１６ａ側において、第２の外部電極１２ｂと接続されている。すなわち、第１の積層セラミック構造体２１の第１の内部電極３２は、第１の接続電極２４によって第１の外部電極１２ａと直接接続されており、第２の内部電極３３は、第２の接続電極２５によって第２の外部電極１２ｂと直接接続されている。
第２の積層セラミック構造体２２の第３の内部電極３５は、第３の接続電極２６、第１の接続配線２８、および、第１の接続電極２４を介して、第１の外部電極１２ａと電気的に接続されている。また、第２の積層セラミック構造体２２の第４の内部電極３６は、第４の接続電極２７、第２の接続配線２９、および、第２の接続電極２５を介して、第２の外部電極１２ｂと電気的に接続されている。
ただし、第１の接続電極２４が第１の外部電極１２ａと接続されておらず、複数の第１の内部電極３２のうちの少なくとも１つが積層体１１の第１の端面１５ａに引き出されて第１の外部電極１２ａと直接接続されていてもよい。同様に、第２の接続電極２５が第２の外部電極１２ｂと接続されておらず、複数の第２の内部電極３３のうちの少なくとも１つが積層体１１の第２の端面１５ｂに引き出されて第２の外部電極１２ｂと直接接続されていてもよい。
すなわち、「第１の接続配線および第２の接続配線を介さずに外部電極と内部電極とが接続されている」とは、内部電極が外部電極の位置まで引き出されて直接接続されている構成と、内部電極が他の部材（本実施形態では、第１の接続電極２４または第２の接続電極２５）によって外部電極と直接接続されている構成が少なくとも含まれる。
本実施形態における積層セラミックコンデンサ１０では、図４に示すように、第１の接続電極２４から第１の接続配線２８を介して第３の接続電極２６へと至る電流経路Ｌ１と、第２の接続電極２５から第２の接続配線２９を介して第４の接続電極２７へと至る電流経路Ｌ２とは、長さが異なる。すなわち、第１の端面１５ａ側に設けられている第１の接続電極２４から、第１の端面１５ａ側に設けられている第１の接続配線２８を介して、第１の端面１５ａ側に設けられている第３の接続電極２６へと至る電流経路Ｌ１は、第２の端面１５ｂ側に設けられている第２の接続電極２５から、積層体１１の長さ方向Ｌの中央の位置と第１の端面１５ａとの間に設けられている第２の接続配線２９を介して、第２の端面１５ｂ側に設けられている第４の接続電極２７へと至る電流経路Ｌ２よりも短い。
このように、第１の接続電極２４から第１の接続配線２８を介して第３の接続電極２６へと至る電流経路Ｌ１と、第２の接続電極２５から第２の接続配線２９を介して第４の接続電極２７へと至る電流経路Ｌ２とは、長さが異なるため、第１の外部電極１２ａと第２の外部電極１２ｂとの間に電圧が印加されたときに、第１の積層セラミック構造体２１が伸縮するタイミングと、第２の積層セラミック構造体２２が伸縮するタイミングをずらすことができる。これにより、積層セラミックコンデンサ１０の全体に生じる変形を抑制することができるので、積層セラミックコンデンサ１０の変形に起因する「鳴き」を抑制することができる。
また、チップ内に２以上のコンデンサ部が長さ方向に間隔をおいて設けられている従来の積層セラミックコンデンサでは、長さ方向の寸法が大きくなることによって実装面積が増大するが、本実施形態における積層セラミックコンデンサ１０では、第１の積層セラミック構造体２１と第２の積層セラミック構造体２２とが積層方向Ｔに配置された構造であるため、実装面積が増大することはない。
＜第２の実施形態＞
図５は、第２の実施形態における積層セラミックコンデンサ１０Ａの模式的な断面図であって、図２に示す断面図に対応する図である。
第１の実施形態における積層セラミックコンデンサ１０では、第２の接続配線２９は、図２に示すように、積層体１１の長さ方向Ｌの中央の位置と第１の端面１５ａとの間に設けられている。これに対して、第２の実施形態における積層セラミックコンデンサ１０Ａでは、第２の接続配線２９は、図５に示すように、積層体１１の長さ方向Ｌの略中央の位置に設けられている。第２の接続配線２９が設けられている位置以外の構成については、第１の実施形態における積層セラミックコンデンサ１０と同じである。
なお、積層体１１の長さ方向Ｌの略中央の位置とは、例えば、積層体１１の長さ方向Ｌの中央の位置を基準として、積層体１１の長さ方向Ｌの寸法の５％の距離の範囲内の位置である。
第２の実施形態における積層セラミックコンデンサ１０Ａでも、第１の接続電極２４から第１の接続配線２８を介して第３の接続電極２６へと至る電流経路と、第２の接続電極２５から第２の接続配線２９を介して第４の接続電極２７へと至る電流経路とは、長さが異なる。すなわち、第１の端面１５ａ側に設けられている第１の接続電極２４から、第１の端面１５ａ側に設けられている第１の接続配線２８を介して、第１の端面１５ａ側に設けられている第３の接続電極２６へと至る電流経路は、第２の端面１５ｂ側に設けられている第２の接続電極２５から、積層体１１の長さ方向Ｌの略中央の位置に設けられている第２の接続配線２９を介して、第２の端面１５ｂ側に設けられている第４の接続電極２７へと至る電流経路よりも短い。
したがって、第１の実施形態における積層セラミックコンデンサ１０と同様に、第２の実施形態における積層セラミックコンデンサ１０Ａでも、第１の外部電極１２ａと第２の外部電極１２ｂとの間に電圧が印加されたときに、第１の積層セラミック構造体２１が伸縮するタイミングと、第２の積層セラミック構造体２２が伸縮するタイミングをずらすことができ、積層セラミックコンデンサ１０の全体に生じる変形を抑制することができる。
ここで、従来の積層セラミックコンデンサにおいて、一対の外部電極の間に電圧が印加されたときに、伸縮によって最も大きく変形するのは、長さ方向における中央部である。本実施形態における積層セラミックコンデンサ１０Ａでは、第２の接続配線２９が積層体１１の長さ方向Ｌにおける略中央の位置に設けられているので、第１の外部電極１２ａと第２の外部電極１２ｂとの間に電圧が印加されたときに、積層セラミックコンデンサ１０Ａの全体に生じる伸縮をより効果的に抑制することができる。これにより、積層セラミックコンデンサ１０Ａの変形に起因する「鳴き」をより効果的に抑制することができる。
なお、第２の接続配線２９ではなく、第１の接続配線２８が積層体１１の長さ方向Ｌの略中央の位置に設けられていてもよい。すなわち、第１の接続配線２８および第２の接続配線２９のうちの少なくとも一方が積層体１１の長さ方向Ｌの略中央の位置に設けられていればよい。
＜第３の実施形態＞
図６は、第３の実施形態における積層セラミックコンデンサ１０Ｂの模式的な断面図であって、図２に示す断面図に対応する図である。
第１の実施形態における積層セラミックコンデンサ１０および第２の実施形態における積層セラミックコンデンサ１０Ａでは、第１の接続電極２４および第２の接続電極２５は、第１の積層セラミック構造体２１の内部に設けられたビア電極である。
これに対して、第３の実施形態における積層セラミックコンデンサ１０Ｂでは、第１の外部電極１２ａが第１の接続電極２４としても機能し、第２の外部電極１２ｂが第２の接続電極２５としても機能するように構成されている。
図６に示すように、第１の積層セラミック構造体２１の全ての第１の内部電極３２は、第１の端面１５ａに引き出されており、第１の外部電極１２ａと接続されている。すなわち、第１の積層セラミック構造体２１の全ての第１の内部電極３２は、第１の接続電極２４としても機能する第１の外部電極１２ａを介して、互いに電気的に接続されている。
また、第１の積層セラミック構造体２１の全ての第２の内部電極３３は、第２の端面１５ｂに引き出されており、第２の外部電極１２ｂと接続されている。すなわち、第１の積層セラミック構造体２１の全ての第２の内部電極３３は、第２の接続電極２５としても機能する第２の外部電極１２ｂを介して、互いに電気的に接続されている。
第３の実施形態における積層セラミックコンデンサ１０Ｂも、第１の実施形態における積層セラミックコンデンサ１０および第２の実施形態における積層セラミックコンデンサ１０Ａと同様に、第１の外部電極１２ａと第２の外部電極１２ｂとの間に電圧が印加されたときに、第１の積層セラミック構造体２１が伸縮するタイミングと、第２の積層セラミック構造体２２が伸縮するタイミングをずらすことができ、積層セラミックコンデンサ１０Ｂの全体に生じる変形を抑制することができる。これにより、積層セラミックコンデンサ１０Ｂの変形に起因する「鳴き」を効果的に抑制することができる。
また、第１の外部電極１２ａが第１の接続電極２４としても機能し、第２の外部電極１２ｂが第２の接続電極２５としても機能するので、第１の実施形態における積層セラミックコンデンサ１０および第２の実施形態における積層セラミックコンデンサ１０Ａのように、第１の接続電極２４および第２の接続電極２５としてビア電極を形成する必要がない。したがって、製造工程を簡素化することができ、積層セラミックコンデンサ１０Ｂの製造コストを低減することができる。
（第３の実施形態の変形例）
図７は、第３の実施形態の変形例における積層セラミックコンデンサ１０Ｃの模式的な断面図であって、図２に示す断面図に対応する図である。
図７に示す積層セラミックコンデンサ１０Ｃも、図６に示す積層セラミックコンデンサ１０Ｂと同様に、第１の外部電極１２ａが第１の接続電極２４としても機能し、第２の外部電極１２ｂが第２の接続電極２５としても機能するように構成されている。また、第２の実施形態における積層セラミックコンデンサ１０Ａと同様に、第２の接続配線２９は、積層体１１の長さ方向Ｌの略中央の位置に設けられている。なお、第２の接続配線２９ではなく、第１の接続配線２８が積層体１１の長さ方向Ｌの略中央の位置に設けられていてもよい。
この積層セラミックコンデンサ１０Ｃによれば、第２の実施形態における積層セラミックコンデンサ１０Ａおよび第３の実施形態における積層セラミックコンデンサ１０Ｂが奏する効果と同様の効果を奏する。
＜第４の実施形態＞
図８は、第４の実施形態における積層セラミックコンデンサ１０Ｄの模式的な断面図であって、図２に示す断面図に対応する図である。
第１の接続電極２４は、第１の積層セラミック構造体２１の長さ方向Ｌにおける中央の位置より第１の端面１５ａ側に位置し、複数の第１の内部電極３２を電気的に接続する。本実施形態では、第１の接続電極２４は、複数の第１の内部電極３２の、第１の端面１５ａ側の端部を接続するように設けられている。
第２の接続電極２５は、第１の積層セラミック構造体２１の長さ方向Ｌにおける中央の位置より第２の端面１５ｂ側に位置し、複数の第２の内部電極３３を電気的に接続する。本実施形態では、第２の接続電極２５は、複数の第２の内部電極３３の、第２の端面１５ｂ側の端部を接続するように設けられている。
第３の接続電極２６は、第２の積層セラミック構造体２２の長さ方向Ｌにおける中央の位置より第２の端面１５ｂ側に位置し、複数の第３の内部電極３５を電気的に接続する。本実施形態では、第３の接続電極２６は、複数の第３の内部電極３５の、第２の端面１５ｂ側の端部を接続するように設けられている。
第４の接続電極２７は、第２の積層セラミック構造体２２の長さ方向Ｌにおける中央の位置より第１の端面１５ａ側に位置し、複数の第４の内部電極３６を電気的に接続する。本実施形態では、第４の接続電極２７は、複数の第４の内部電極３６の、第１の端面１５ａ側の端部を接続するように設けられている。
第１の積層セラミック構造体２１および第２の積層セラミック構造体２２のうちの一方の積層セラミック構造体は、第１の接続配線２８および第２の接続配線２９を介さずに外部電極と内部電極とが接続されているが、他方の積層セラミック構造体は、第１の接続配線２８および第２の接続配線２９を介して、外部電極と内部電極とが電気的に接続されている。上記構成を実現するため、本実施形態では、第１の接続電極２４は、積層体１１の第１の主面１６ａ側において、第１の外部電極１２ａと接続されており、第２の接続電極２５は、積層体１１の第１の主面１６ａ側において、第２の外部電極１２ｂと接続されている。すなわち、第１の積層セラミック構造体２１の第１の内部電極３２は、第１の接続電極２４によって第１の外部電極１２ａと直接接続されており、第２の内部電極３３は、第２の接続電極２５によって第２の外部電極１２ｂと直接接続されている。
第２の積層セラミック構造体２２の第３の内部電極３５は、第３の接続電極２６、第１の接続配線２８、および、第１の接続電極２４を介して、第１の外部電極１２ａと電気的に接続されている。また、第２の積層セラミック構造体２２の第４の内部電極３６は、第４の接続電極２７、第２の接続配線２９、および、第２の接続電極２５を介して、第２の外部電極１２ｂと電気的に接続されている。
第１の接続配線２８は、第１の接続電極２４と第３の接続電極２６とを電気的に接続する。本実施形態では、第１の接続配線２８は、第１の接続電極２４と電気的に接続されている複数の第１の内部電極３２のうち、中間体２３と最も近い位置の第１の内部電極３２と接続され、かつ、第３の接続電極２６と電気的に接続されている複数の第３の内部電極３５のうち、中間体２３と最も近い位置の第３の内部電極３５と接続されることによって、第１の接続電極２４と第３の接続電極２６とを電気的に接続する。
第２の接続配線２９は、第２の接続電極２５と第４の接続電極２７とを電気的に接続する。本実施形態では、第２の接続配線２９は、第２の接続電極２５と電気的に接続されている複数の第２の内部電極３３のうち、中間体２３と最も近い位置の第２の内部電極３３と接続され、かつ、第４の接続電極２７と電気的に接続されている複数の第４の内部電極３６のうち、中間体２３と最も近い位置の第４の内部電極３６と接続されている。
本実施形態における積層セラミックコンデンサ１０Ｄでは、第１の接続電極２４から第１の積層セラミック構造体２１の長さ方向Ｌにおける中央の位置までの距離Ｌ１１と、第３の接続電極２６から第２の積層セラミック構造体２２の長さ方向Ｌにおける中央の位置までの距離Ｌ１２は等しい。また、第２の接続電極２５から第１の積層セラミック構造体２１の長さ方向Ｌにおける中央の位置までの距離Ｌ１３と、第４の接続電極２７から第２の積層セラミック構造体２２の長さ方向Ｌにおける中央の位置までの距離Ｌ１４は等しい。
すなわち、本実施形態における積層セラミックコンデンサ１０Ｄにおいて、第２の積層セラミック構造体２２は、第１の積層セラミック構造体２１を積層方向Ｔの中心線に対して反転させ、さらに、長さ方向Ｌの中心線に対して反転させたような位置関係にある。したがって、第１の外部電極１２ａと第２の外部電極１２ｂとの間に電圧が印加されたときに、第２の積層セラミック構造体２２は、第１の積層セラミック構造体２１の変形を打ち消す方向に変形するので、積層セラミックコンデンサ１０Ｄの全体に生じる変形を効果的に抑制することができる。これにより、積層セラミックコンデンサ１０Ｄの変形に起因する「鳴き」を効果的に抑制することができる。
（第４の実施形態の変形例）
図９は、第４の実施形態の変形例における積層セラミックコンデンサ１０Ｅの模式的な断面図であって、図２に示す断面図に対応する図である。
図９に示す積層セラミックコンデンサ１０Ｅは、図８に示す積層セラミックコンデンサ１０Ｄの構成のうち、第１の接続配線２８および第２の接続配線２９が積層体１１の長さ方向Ｌの略中央の位置に設けられている。したがって、図９に示す積層セラミックコンデンサ１０Ｅによれば、第４の実施形態における積層セラミックコンデンサ１０Ｄおよび第２の実施形態における積層セラミックコンデンサ１０Ａが奏する効果と同様の効果を奏する。
＜第５の実施形態＞
第１の実施形態における積層セラミックコンデンサ１０では、第１の接続電極２４から第１の接続配線２８を介して第３の接続電極２６へと至る電流経路と、第２の接続電極２５から第２の接続配線２９を介して第４の接続電極２７へと至る電流経路との長さが異なることによって、第１の外部電極１２ａと第２の外部電極１２ｂとの間に電圧が印加されたときに、第１の積層セラミック構造体２１が伸縮するタイミングと、第２の積層セラミック構造体２２が伸縮するタイミングをずらして、積層セラミックコンデンサ１０の全体に生じる変形を抑制するように構成されている。
第５の実施形態における積層セラミックコンデンサ１０Ｆでは、第１の積層セラミック構造体２１が伸縮するタイミングと、第２の積層セラミック構造体２２が伸縮するタイミングをずらすために、第１の接続配線２８および第２の接続配線２９のうちの一方の接続配線は、内部電極と直交する方向に伸びる直交配線部と、内部電極と平行な方向に伸びる平行配線部とを有する。
図１０は、第５の実施形態における積層セラミックコンデンサ１０Ｆの模式的な断面図であって、図２に示す断面図に対応する図である。また、図１１は、後述する第２の接続配線２９の平行配線部２９２を積層方向Ｔから見たときの平面図である。
本実施形態では、第１の接続配線２８および第２の接続配線２９のうち、第２の接続配線２９が内部電極３２、３３、３５、３６と直交する方向に伸びる直交配線部２９１と、内部電極３２、３３、３５、３６と平行な方向に伸びる平行配線部２９２とを有する。直交配線部２９１は、第２の内部電極３３と平行配線部２９２とを電気的に接続する部分と、平行配線部２９２と第４の内部電極３６とを電気的に接続する部分とを有する。直交配線部２９１は、例えばビアである。
なお、第５の実施形態における積層セラミックコンデンサ１０Ｆにおいて、第２の接続配線２９以外の構成については、図２に示す第１の実施形態における積層セラミックコンデンサ１０の構成と同じである。また、第２の接続配線２９ではなく、第１の接続配線２８が直交配線部と平行配線部とを有する構成としてもよい。
本実施形態では、平行配線部２９２は、図１１に示すように、コイル状の形状を有する。平行配線部２９２の一端は、直交配線部２９１のうち、第２の内部電極３３と平行配線部２９２とを電気的に接続する部分と接続され、他端は、平行配線部２９２と第４の内部電極３６とを電気的に接続する部分と接続されている。平行配線部２９２の他端と一端は、幅方向Ｗにおいて異なる位置にあるため、図１０では、直交配線部２９１のうち、平行配線部２９２と第４の内部電極３６とを電気的に接続する部分が示されていない。
なお、第２の接続配線２９の配線長を長くすることができるのであれば、平行配線部２９２の形状がコイル状の形状に限定されることはなく、任意の形状とすることができる。
第５の実施形態における積層セラミックコンデンサ１０Ｆによれば、第１の接続配線２８および第２の接続配線２９のうちの一方の接続配線は、内部電極と直交する方向に伸びる直交配線部だけでなく、内部電極と平行な方向に伸びる平行配線部も有するので、第１の接続配線２８の配線長と第２の接続配線２９の配線長との差を大きくすることができる。したがって、第１の外部電極１２ａと第２の外部電極１２ｂとの間に電圧が印加されたときに、第１の積層セラミック構造体２１が伸縮するタイミングと、第２の積層セラミック構造体２２が伸縮するタイミングを効果的にずらすことができ、積層セラミックコンデンサ１０Ｆの全体に生じる変形を効果的に抑制することができる。これにより、積層セラミックコンデンサ１０Ｆの変形に起因する「鳴き」を効果的に抑制することができる。
（第５の実施形態の第１の変形例）
図１２は、第５の実施形態の第１の変形例における積層セラミックコンデンサ１０Ｇの模式的な断面図であって、図２に示す断面図に対応する図である。
図１２に示す積層セラミックコンデンサ１０Ｇは、図１０に示す積層セラミックコンデンサ１０Ｆの構成のうち、第２の接続配線２９が積層体１１の長さ方向Ｌの略中央の位置に設けられている。したがって、図１２に示す積層セラミックコンデンサ１０Ｇによれば、第５の実施形態における積層セラミックコンデンサ１０Ｆおよび第２の実施形態における積層セラミックコンデンサ１０Ａが奏する効果と同様の効果を奏する。
（第５の実施形態の第２の変形例）
図１３は、第５の実施形態の第２の変形例における積層セラミックコンデンサ１０Ｈの模式的な断面図であって、図２に示す断面図に対応する図である。
図１３に示す積層セラミックコンデンサ１０Ｈは、図１０に示す積層セラミックコンデンサ１０Ｆの構成のうち、第１の外部電極１２ａが第１の接続電極２４としても機能し、第２の外部電極１２ｂが第２の接続電極２５としても機能するように構成されている。したがって、図１３に示す積層セラミックコンデンサ１０Ｈによれば、第５の実施形態における積層セラミックコンデンサ１０Ｆおよび第３の実施形態における積層セラミックコンデンサ１０Ｂが奏する効果と同様の効果を奏する。
＜積層セラミックコンデンサの製造方法＞
上述した各実施形態およびその変形例における積層セラミックコンデンサのうち、第１の実施形態における積層セラミックコンデンサ１０の製造方法の一例を以下で説明する。
初めに、セラミックグリーンシート、内部電極用導電性ペースト、および、外部電極用導電性ペーストをそれぞれ用意する。セラミックグリーンシートは、公知のものを用いることが可能であり、例えば、セラミック粉体と樹脂成分と溶媒とを含むセラミックスラリーを基材の上に塗工して乾燥させることにより、得ることができる。
セラミックスラリーには、例えば、ＣａＴｉ、ＺｒＯ３、ＳｒＺｒＯ３、ＢａＴｉＯ３、ＢａＴｉ、または、ＣａＯ３などが含まれる。セラミックスラリーには、分散剤やバインダとなる樹脂成分がさらに含まれていてもよい。セラミックスラリー中の固形分濃度は、例えば、１０ｖｏｌ％以上２７ｖｏｌ％以下であり、固形成分のうちのセラミック粒子の体積濃度（ＰＶＣ：Pigment Volume Concentration）は、例えば、６５％以上９５％以下である。
続いて、セラミックグリーンシート上に、内部電極用導電性ペーストを塗工することによって、内部電極パターンを形成する。内部電極用導電性ペーストの塗工は、例えば、スクリーン印刷、凹版印刷、凸版印刷、インクジェット印刷など、任意の印刷方法により行うことができる。凹版印刷や凸版印刷をオフセット印刷により行ってもよい。また、同一または異なる印刷方法による複数回の印刷によって、内部電極パターンを形成してもよい。
内部電極用導電性ペーストは、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｆｅ、Ｔｉ、Ｃｒ、ＳｎまたはＡｕなどの金属またはその前駆体からなる粒子と溶媒とを含む。内部電極用導電性ペーストには、さらに分散剤やバインダとなる樹脂成分が含まれていてもよい。
内部電極用導電性ペーストの粘度は、例えば、５ｍＰａ・ｓ以上５０Ｐａ・ｓ以下である。内部電極用導電性ペースト中の固形分濃度は、例えば、９ｖｏｌ％以上２０．５ｖｏｌ％以下であり、固形成分のうちの金属粒子の体積濃度（ＰＶＣ）は、例えば、７０％以上９５％以下である。また、金属粒子の粒径は、例えば、１０ｎｍ以上５００ｎｍ以下である。
続いて、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内部電極パターンが形成されたセラミックグリーンシートを順次積層し、その上に、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層して、焼成後に第１の積層セラミック構造体２１となる積層体を作製する。また、同様の方法により、焼成後に第２の積層セラミック構造体２２となる積層体を作製する。さらに、内部電極パターンが形成されていないセラミックグリーンシートを積層することにより、焼成後に中間体２３となる積層体を作製する。これらの積層体を作製する際、第１の接続電極２４、第２の接続電極２５、第３の接続電極２６、第４の接続電極２７、第１の接続配線２８、および、第２の接続配線２９を構成するためのビアホールを形成し、ビアホールを導電性ペーストで充填する。導電性ペーストは、例えば、内部電極用導電性ペーストと同じ導電性ペーストを用いることができる。
続いて、焼成後に第１の積層セラミック構造体２１となる積層体、焼成後に中間体２３となる積層体、焼成後に第２の積層セラミック構造体２２となる積層体の順に積層した後、積層方向にプレスすることにより、マザー積層体を作製する。プレス時の温度は、例えば、２５℃以上２００℃以下であり、圧力は、例えば、１Ｍｐａ以上２００ＭＰａ以下である。
続いて、マザー積層体を、押切り、ダイシング、レーザなどの切断方法により、所定のサイズにカットし、積層チップを得る。
続いて、積層チップの両端面と、両主面の一部および両側面の一部とに、外部電極用導電性ペーストを塗布する。外部電極用導電性ペーストは、金属またはその前駆体からなる粒子と溶媒とを含む。外部電極用導電性ペーストには、さらに分散剤やバインダとなる樹脂成分が含まれていてもよい。外部電極用導電性ペースト中の固形分濃度は、例えば、９ｖｏｌ％以上２０．５ｖｏｌ％以下であり、固形成分のうちの金属粒子の体積濃度（ＰＶＣ）は、例えば、７０％以上９５％以下である。
続いて、積層チップを焼成する。焼成温度は、用いられるセラミック材料や導電性ペーストの材料にもよるが、例えば９００℃以上１３００℃以下である。これにより、積層体および外部電極の金属層が形成される。
なお、積層チップの焼成後に外部電極用導電性ペーストを塗工して、焼成するようにしてもよい。
この後、必要に応じて、金属層の表面にめっき層を形成する。めっき層の形成は、例えば、最初にＮｉめっき層を形成した後、Ｓｎめっき層を形成する。
以上の工程により、積層セラミックコンデンサ１０を製造することができる。
本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。例えば、上述した各実施形態およびその変形例における特徴的な構成は、適宜組み合わせることができる。
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ、１０Ｇ、１０Ｈ 積層セラミックコンデンサ
１１ 積層体
１２ａ 第１の外部電極
１２ｂ 第２の外部電極
２１ 第１の積層セラミック構造体
２２ 第２の積層セラミック構造体
２３ 中間体
２４ 第１の接続電極
２５ 第２の接続電極
２６ 第３の接続電極
２７ 第４の接続電極
２８ 第１の接続配線
２９ 第２の接続配線
３１ 第１の誘電体層
３２ 第１の内部電極
３３ 第２の内部電極
３４ 第２の誘電体層
３５ 第３の内部電極
３６ 第４の内部電極
２９１ 直交配線部
２９２ 平行配線部

Claims (6)

  1. 積層された複数の誘電体層と複数の内部電極とを含み、前記誘電体層と前記内部電極の積層方向に相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向に相対する第１の端面および第２の端面とを有する積層体と、
    前記内部電極と電気的に接続され、前記積層体の表面に設けられた外部電極と、
    を備え、
    前記積層体は、
    積層された複数の第１の誘電体層と複数の第１の内部電極および複数の第２の内部電極とを含む第１の積層セラミック構造体と、
    積層された複数の第２の誘電体層と複数の第３の内部電極および複数の第４の内部電極とを含む第２の積層セラミック構造体と、
    前記積層方向において前記第１の積層セラミック構造体と前記第２の積層セラミック構造体との間に位置し、前記内部電極を含まない中間体と、
    複数の前記第１の内部電極を電気的に接続する第１の接続電極と、
    複数の前記第２の内部電極を電気的に接続する第２の接続電極と、
    複数の前記第３の内部電極を電気的に接続する第３の接続電極と、
    複数の前記第４の内部電極を電気的に接続する第４の接続電極と、
    前記第１の接続電極と、前記第３の接続電極および前記第４の接続電極のうちの一方の接続電極とを電気的に接続する第１の接続配線と、
    前記第２の接続電極と、前記第３の接続電極および前記第４の接続電極のうちの他方の接続電極とを電気的に接続する第２の接続配線と、
    を備え、
    前記第１の積層セラミック構造体および前記第２の積層セラミック構造体のうちの一方の積層セラミック構造体は、前記第１の接続配線および前記第２の接続配線を介さずに前記外部電極と前記内部電極とが接続されているが、他方の積層セラミック構造体は、前記第１の接続配線および前記第２の接続配線を介して、前記外部電極と前記内部電極とが電気的に接続されており、
    前記第１の接続電極から前記第１の接続配線を介して前記一方の接続電極へと至る電流経路と、前記第２の接続電極から前記第２の接続配線を介して前記他方の接続電極へと至る電流経路とは、長さが異なることを特徴とする積層セラミックコンデンサ。
  2. 前記第１の接続配線および前記第２の接続配線のうちの一方の接続配線は、前記内部電極と直交する方向に伸びる直交配線部と、前記内部電極と平行な方向に伸びる平行配線部とを有することを特徴とする請求項１に記載の積層セラミックコンデンサ。
  3. 積層された複数の誘電体層と複数の内部電極とを含み、前記誘電体層と前記内部電極の積層方向に相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向に相対する第１の端面および第２の端面とを有する積層体と、
    前記内部電極と電気的に接続され、前記積層体の表面に設けられた外部電極と、
    を備え、
    前記積層体は、
    積層された複数の第１の誘電体層と複数の第１の内部電極および複数の第２の内部電極とを含む第１の積層セラミック構造体と、
    積層された複数の第２の誘電体層と複数の第３の内部電極および複数の第４の内部電極とを含む第２の積層セラミック構造体と、
    前記積層方向において前記第１の積層セラミック構造体と前記第２の積層セラミック構造体との間に位置し、前記内部電極を含まない中間体と、
    前記第１の積層セラミック構造体の前記長さ方向における中央の位置より前記第１の端面側に位置し、複数の前記第１の内部電極を電気的に接続する第１の接続電極と、
    前記第１の積層セラミック構造体の前記長さ方向における中央の位置より前記第２の端面側に位置し、複数の前記第２の内部電極を電気的に接続する第２の接続電極と、
    前記第２の積層セラミック構造体の前記長さ方向における中央の位置より前記第２の端面側に位置し、複数の前記第３の内部電極を電気的に接続する第３の接続電極と、
    前記第２の積層セラミック構造体の前記長さ方向における中央の位置より前記第１の端面側に位置し、複数の前記第４の内部電極を電気的に接続する第４の接続電極と、
    前記第１の接続電極と前記第３の接続電極とを電気的に接続する第１の接続配線と、
    前記第２の接続電極と前記第４の接続電極とを電気的に接続する第２の接続配線と、
    を備え、
    前記第１の積層セラミック構造体および前記第２の積層セラミック構造体のうちの一方の積層セラミック構造体は、前記第１の接続配線および前記第２の接続配線を介さずに前記外部電極と前記内部電極とが接続されているが、他方の積層セラミック構造体は、前記第１の接続配線および前記第２の接続配線を介して、前記外部電極と前記内部電極とが電気的に接続されており、
    前記第１の接続電極から前記第１の積層セラミック構造体の前記長さ方向における中央の位置までの距離と、前記第３の接続電極から前記第２の積層セラミック構造体の前記長さ方向における中央の位置までの距離は等しく、
    前記第２の接続電極から前記第１の積層セラミック構造体の前記長さ方向における中央の位置までの距離と、前記第４の接続電極から前記第２の積層セラミック構造体の前記長さ方向における中央の位置までの距離は等しいことを特徴とする積層セラミックコンデンサ。
  4. 前記第１の接続配線および前記第２の接続配線のうちの少なくとも一方は、前記積層体の前記長さ方向における略中央の位置に設けられていることを特徴とする請求項１～３のいずれかに記載の積層セラミックコンデンサ。
  5. 前記外部電極には、前記積層体の表面のうち、前記第１の端面側に設けられた第１の外部電極と、前記第２の端面側に設けられた第２の外部電極とが含まれ、
    前記第１の外部電極は前記第１の接続電極として機能し、前記第２の外部電極は、前記第２の接続電極として機能するように構成されていることを特徴とする請求項１～４のいずれかに記載の積層セラミックコンデンサ。
  6. 前記第１の内部電極および前記第２の内部電極のうち、前記中間体と最も近い位置の内部電極と、前記第３の内部電極および前記第４の内部電極のうち、前記中間体と最も近い位置の内部電極とは、極性が同じであることを特徴とする請求項１～５のいずれかに記載の積層セラミックコンデンサ。
JP2020019406A 2020-02-07 2020-02-07 積層セラミックコンデンサ Active JP7156320B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020019406A JP7156320B2 (ja) 2020-02-07 2020-02-07 積層セラミックコンデンサ
US17/158,073 US11315737B2 (en) 2020-02-07 2021-01-26 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020019406A JP7156320B2 (ja) 2020-02-07 2020-02-07 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2021125619A JP2021125619A (ja) 2021-08-30
JP7156320B2 true JP7156320B2 (ja) 2022-10-19

Family

ID=77177858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020019406A Active JP7156320B2 (ja) 2020-02-07 2020-02-07 積層セラミックコンデンサ

Country Status (2)

Country Link
US (1) US11315737B2 (ja)
JP (1) JP7156320B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015384A (ja) 1999-06-30 2001-01-19 Tokin Corp 積層セラミックコンデンサ
JP2003060463A (ja) 2001-08-09 2003-02-28 Murata Mfg Co Ltd 積層型ｌｃ複合部品およびその製造方法
JP2017098527A (ja) 2015-11-16 2017-06-01 太陽誘電株式会社 積層薄膜キャパシタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3511569B2 (ja) * 1998-03-03 2004-03-29 Ｔｄｋ株式会社 積層コンデンサ
JP2004193352A (ja) 2002-12-11 2004-07-08 Taiyo Yuden Co Ltd 積層コンデンサ及び積層コンデンサ実装体
KR100992286B1 (ko) * 2008-10-10 2010-11-05 삼성전기주식회사 적층형 칩 커패시터
GB2502971B (en) * 2012-06-11 2017-10-04 Knowles (Uk) Ltd A capacitive structure
KR101994717B1 (ko) * 2013-07-15 2019-07-01 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101499719B1 (ko) * 2013-08-09 2015-03-06 삼성전기주식회사 복합 전자부품 및 그 실장 기판
KR102004770B1 (ko) * 2013-10-31 2019-07-29 삼성전기주식회사 복합 전자부품 및 그 실장 기판
US10410794B2 (en) * 2016-07-11 2019-09-10 Kemet Electronics Corporation Multilayer ceramic structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015384A (ja) 1999-06-30 2001-01-19 Tokin Corp 積層セラミックコンデンサ
JP2003060463A (ja) 2001-08-09 2003-02-28 Murata Mfg Co Ltd 積層型ｌｃ複合部品およびその製造方法
JP2017098527A (ja) 2015-11-16 2017-06-01 太陽誘電株式会社 積層薄膜キャパシタ

Also Published As

Publication number Publication date
US20210249193A1 (en) 2021-08-12
US11315737B2 (en) 2022-04-26
JP2021125619A (ja) 2021-08-30

Similar Documents

Publication Publication Date Title
JP7234951B2 (ja) 積層セラミックコンデンサ
WO2011071146A1 (ja) 積層型セラミックコンデンサ
JP2020057738A (ja) 電子部品、回路基板、および電子部品の回路基板への実装方法
JP2017098524A (ja) 積層セラミック電子部品及びその製造方法
JP2008091400A (ja) 積層セラミックコンデンサ及びその製造方法
US11476046B2 (en) Multilayer ceramic capacitor
JP2014022713A (ja) 積層セラミック電子部品及びその製造方法
JP2020061524A (ja) セラミック電子部品、セラミック電子部品の製造方法およびセラミック電子部品実装回路基板
JP7103573B2 (ja) キャパシタ及びその製造方法
JP2020080376A (ja) 積層セラミックコンデンサ、及び、積層セラミックコンデンサの製造方法
KR20190116140A (ko) 적층 세라믹 커패시터
US20220375685A1 (en) Multilayer ceramic capacitor
KR101859098B1 (ko) 적층 세라믹 전자부품
JP2016201567A (ja) 積層コンデンサ及びその製造方法
JP2024069636A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP6309208B2 (ja) 積層セラミック電子部品及びこの製造方法
JP2022073617A (ja) 積層セラミックコンデンサ
JP7156320B2 (ja) 積層セラミックコンデンサ
JP2005340664A (ja) コンデンサ
JP2018117139A (ja) 積層コンデンサ及びその製造方法
KR20170065444A (ko) 적층 세라믹 전자부품
WO2024116558A1 (ja) 積層セラミック電子部品
CN216749609U (zh) 层叠陶瓷电容器
WO2024116557A1 (ja) 積層セラミック電子部品
CN216773069U (zh) 层叠陶瓷电容器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220919

R150 Certificate of patent or registration of utility model

Ref document number: 7156320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150