JP2020080376A - 積層セラミックコンデンサ、及び、積層セラミックコンデンサの製造方法 - Google Patents

積層セラミックコンデンサ、及び、積層セラミックコンデンサの製造方法 Download PDF

Info

Publication number
JP2020080376A
JP2020080376A JP2018213009A JP2018213009A JP2020080376A JP 2020080376 A JP2020080376 A JP 2020080376A JP 2018213009 A JP2018213009 A JP 2018213009A JP 2018213009 A JP2018213009 A JP 2018213009A JP 2020080376 A JP2020080376 A JP 2020080376A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode
cutting
exposed
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018213009A
Other languages
English (en)
Other versions
JP7156914B2 (ja
Inventor
健一 東郷
Kenichi Togo
健一 東郷
晋介 内田
Shinsuke Uchida
晋介 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018213009A priority Critical patent/JP7156914B2/ja
Priority to KR1020190137289A priority patent/KR102412702B1/ko
Priority to US16/679,410 priority patent/US11342118B2/en
Priority to CN201911109498.4A priority patent/CN111180208A/zh
Publication of JP2020080376A publication Critical patent/JP2020080376A/ja
Application granted granted Critical
Publication of JP7156914B2 publication Critical patent/JP7156914B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】端面側の外部電極を薄くすることで高容量化でき、かつ、端面側の外部電極を薄くしても積層体内への水分の浸入を抑制することができる積層セラミックコンデンサを提供すること。【解決手段】本発明の積層セラミックコンデンサは、交互に積層された複数の誘電体層及び複数の内部電極を含む積層体と、上記積層体の表面に設けられた第1の外部電極及び第2の外部電極と、を備える。上記第1の外部電極は、上記積層体の第1の端面に設けられ、かつ、上記積層体の上記第1の端面から延伸して第1の側面の一部及び第2の側面の一部を覆うように設けられている。上記複数の内部電極は、第1の内部電極と第2の内部電極とを含む。上記第1の内部電極は、上記積層体の上記第1の側面及び上記第2の側面に露出して上記第1の外部電極と接続されており、かつ、上記積層体の上記第1の端面には露出していない。【選択図】図4

Description

本発明は、積層セラミックコンデンサ、及び、積層セラミックコンデンサの製造方法に関する。
積層セラミックコンデンサは、通常、交互に積層された複数の誘電体層及び複数の内部電極を含む積層体と、上記積層体の表面に設けられた外部電極とを備える。
従来の積層セラミックコンデンサの一例として、特許文献1には、セラミック本体と、上記セラミック本体の第1の一対の面の一方に形成された第1外部電極、及び、上記第1の一対の面の他方に形成された第2外部電極と、上記セラミック本体の第2の一対の面の一方に形成された第3外部電極、及び、上記第2の一対の面の他方に形成された第4外部電極と、上記セラミック本体の内部に形成され、上記第1外部電極及び上記第2外部電極に接続された第1内部電極と、上記第1内部電極とセラミック層を介して配置され、上記第3外部電極及び上記第4外部電極に接続された第2内部電極と、を含む電子部品が開示されている。
特開2013−201417号公報
図17(a)は、従来の積層セラミックコンデンサを構成する第1の内部電極の一例を模式的に示す平面図であり、図17(b)は、従来の積層セラミックコンデンサを構成する第2の内部電極の一例を模式的に示す平面図であり、図17(c)は、図17(a)に示す第1の内部電極と図17(b)に示す第2の内部電極とが積層された積層セラミックコンデンサを積層方向から見た透視図である。
図17(a)に示すように、第1の内部電極116は、積層体の第1の端面12c及び第2の端面12dに露出している。一方、第1の内部電極116は、積層体の第1の側面12e及び第2の側面12fには露出していない。
図17(b)に示すように、第2の内部電極118は、積層体の第1の側面12e及び第2の側面12fに露出している。一方、第2の内部電極118は、積層体の第1の端面12c及び第2の端面12dには露出していない。
第1の内部電極116及び第2の内部電極118が積層される積層セラミックコンデンサでは、図17(c)に示すように、第1の内部電極116は、第1の端面12cにおいて第1の端面外部電極20と接続されており、第2の端面12dにおいて第2の端面外部電極22と接続されている。第2の内部電極118は、第1の側面12eにおいて第1の側面外部電極24と接続されており、第2の側面12fにおいて第2の側面外部電極26と接続されている。
近年、電子部品の小型化及び高機能化に伴い、積層セラミックコンデンサにも小型化及び高容量化が求められている。積層セラミックコンデンサの小型化及び高容量化を実現するための方法として、端面側の外部電極を薄くすることが考えられる。しかしながら、外部電極には、積層体内への水分の浸入を防止する機能が求められているため、従来の積層セラミックコンデンサの構造では、一定以上の外部電極の厚みを確保する必要がある。
本発明は上記の問題を解決するためになされたものであり、端面側の外部電極を薄くすることで高容量化でき、かつ、端面側の外部電極を薄くしても積層体内への水分の浸入を抑制することができる積層セラミックコンデンサを提供することを目的とする。本発明はまた、上記積層セラミックコンデンサの製造方法を提供することを目的とする。
本発明の積層セラミックコンデンサは、交互に積層された複数の誘電体層及び複数の内部電極を含み、積層方向に相対する第1の主面及び第2の主面と、上記積層方向に直交する長さ方向に相対する第1の端面及び第2の端面と、上記積層方向及び上記長さ方向に直交する幅方向に相対する第1の側面及び第2の側面とを有する積層体と、上記積層体の表面に設けられた第1の外部電極及び第2の外部電極と、を備える。上記第1の外部電極は、上記積層体の上記第1の端面に設けられ、かつ、上記積層体の上記第1の端面から延伸して上記第1の側面の一部及び上記第2の側面の一部を覆うように設けられている。上記複数の内部電極は、上記第1の外部電極と接続された第1の内部電極と、上記第1の内部電極と上記積層方向において対向し、上記第2の外部電極と接続された第2の内部電極とを含む。上記第1の内部電極は、上記積層体の上記第1の側面及び上記第2の側面に露出して上記第1の外部電極と接続されており、かつ、上記積層体の上記第1の端面には露出していない。
本発明の積層セラミックコンデンサの製造方法は、積層された複数のセラミックグリーンシートと、上記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、積層シートを作製する工程と、積層方向に直交する幅方向に沿って上記積層シートを切断することによって、上記幅方向に沿う切断によって現れた第1の切断端面及び第2の切断端面のうち、上記第1の切断端面に第1の内部電極を露出させる工程と、上記積層方向及び上記幅方向に直交する長さ方向に沿って上記積層シートを切断することによって、上記長さ方向に沿う切断によって現れた第1の切断側面及び第2の切断側面にそれぞれ上記第1の内部電極を露出させる工程と、を備える。上記幅方向に沿って上記積層シートを切断する工程、及び、上記長さ方向に沿って上記積層シートを切断する工程により、上記第2の切断端面、上記第1の切断側面及び上記第2の切断側面のうち、いずれかの切断面に第2の内部電極を露出させる。本発明の積層セラミックコンデンサの製造方法は、さらに、上記第1の切断端面に第1の絶縁層を形成する工程と、上記第1の切断側面における上記第1の内部電極の露出部、上記第1の絶縁層の表面、及び、上記第2の切断側面における上記第1の内部電極の露出部に跨るように第1の外部電極を形成する工程と、上記第2の内部電極の露出部に第2の外部電極を形成する工程と、を備える。
本発明によれば、端面側の外部電極を薄くすることで高容量化でき、かつ、端面側の外部電極を薄くしても積層体内への水分の浸入を抑制することができる積層セラミックコンデンサを提供することができる。
図1は、本発明の第1実施形態に係る積層セラミックコンデンサの一例を模式的に示す斜視図である。 図2は、図1に示す積層セラミックコンデンサのII−II線断面図である。 図3は、図1に示す積層セラミックコンデンサのIII−III線断面図である。 図4(a)は、本発明の第1実施形態に係る積層セラミックコンデンサを構成する第1の内部電極の一例を模式的に示す平面図であり、図4(b)は、本発明の第1実施形態に係る積層セラミックコンデンサを構成する第2の内部電極の一例を模式的に示す平面図であり、図4(c)は、図4(a)に示す第1の内部電極と図4(b)に示す第2の内部電極とが積層された積層セラミックコンデンサを積層方向から見た透視図である。 図5(a)、図5(b)及び図5(c)は、Lギャップ及びWギャップの測定方法を説明するための模式図である。 図6(a)は、本発明の第2実施形態に係る積層セラミックコンデンサを構成する第1Aの内部電極の一例を模式的に示す平面図であり、図6(b)は、本発明の第2実施形態に係る積層セラミックコンデンサを構成する第1Bの内部電極の一例を模式的に示す平面図であり、図6(c)は、本発明の第2実施形態に係る積層セラミックコンデンサを構成する第2の内部電極の一例を模式的に示す平面図であり、図6(d)は、図6(a)に示す第1Aの内部電極と図6(b)に示す第1Bの内部電極と図6(c)に示す第2の内部電極とが積層された積層セラミックコンデンサを積層方向から見た透視図である。 図7(a)は、本発明の第3実施形態に係る積層セラミックコンデンサを構成する第1Aの内部電極の一例を模式的に示す平面図であり、図7(b)は、本発明の第3実施形態に係る積層セラミックコンデンサを構成する第1Bの内部電極の一例を模式的に示す平面図であり、図7(c)は、本発明の第3実施形態に係る積層セラミックコンデンサを構成する第1Cの内部電極の一例を模式的に示す平面図であり、図7(d)は、本発明の第3実施形態に係る積層セラミックコンデンサを構成する第1Dの内部電極の一例を模式的に示す平面図であり、図7(e)は、本発明の第3実施形態に係る積層セラミックコンデンサを構成する第2Aの内部電極の一例を模式的に示す平面図であり、図7(f)は、本発明の第3実施形態に係る積層セラミックコンデンサを構成する第2Bの内部電極の一例を模式的に示す平面図であり、図7(g)は、図7(a)に示す第1Aの内部電極と図7(b)に示す第1Bの内部電極と図7(c)に示す第1Cの内部電極と図7(d)に示す第1Dの内部電極と図7(e)に示す第2Aの内部電極と図7(f)に示す第2Bの内部電極とが積層された積層セラミックコンデンサを積層方向から見た透視図である。 図8(a)は、本発明の第4実施形態に係る積層セラミックコンデンサを構成する第1の内部電極の一例を模式的に示す平面図であり、図8(b)は、本発明の第4実施形態に係る積層セラミックコンデンサを構成する第2の内部電極の一例を模式的に示す平面図であり、図8(c)は、図8(a)に示す第1の内部電極と図8(b)に示す第2の内部電極とが積層された積層セラミックコンデンサを積層方向から見た透視図である。 図9(a)は、本発明の第5実施形態に係る積層セラミックコンデンサを構成する第1Aの内部電極の一例を模式的に示す平面図であり、図9(b)は、本発明の第5実施形態に係る積層セラミックコンデンサを構成する第1Bの内部電極の一例を模式的に示す平面図であり、図9(c)は、本発明の第5実施形態に係る積層セラミックコンデンサを構成する第2Aの内部電極の一例を模式的に示す平面図であり、図9(d)は、本発明の第5実施形態に係る積層セラミックコンデンサを構成する第2Bの内部電極の一例を模式的に示す平面図であり、図9(e)は、図9(a)に示す第1Aの内部電極と図9(b)に示す第1Bの内部電極と図9(c)に示す第2Aの内部電極と図9(d)に示す第2Bの内部電極とが積層された積層セラミックコンデンサを積層方向から見た透視図である。 図10(a)は、本発明の第6実施形態に係る積層セラミックコンデンサを構成する第1の内部電極の一例を模式的に示す平面図であり、図10(b)は、本発明の第6実施形態に係る積層セラミックコンデンサを構成する第2の内部電極の一例を模式的に示す平面図であり、図10(c)は、図10(a)に示す第1の内部電極と図10(b)に示す第2の内部電極とが積層された積層セラミックコンデンサを積層方向から見た透視図である。 図11は、内部電極パターンが形成されたセラミックグリーンシートの一例を模式的に示す平面図である。 図12は、内部電極パターンが形成されたセラミックグリーンシートを積層する方法を説明するための平面図である。 図13は、積層シートを切断する方法を説明するための平面図である。 図14は、グリーンチップの一例を模式的に示す斜視図である。 図15(a)及び図15(b)は、切断端面に絶縁層を形成する工程を説明するための模式図である。 図16(a)は、実施例1の積層セラミックコンデンサを積層方向から見た透視図であり、図16(b)は、比較例1及び比較例2の積層セラミックコンデンサを積層方向から見た透視図である。 図17(a)は、従来の積層セラミックコンデンサを構成する第1の内部電極の一例を模式的に示す平面図であり、図17(b)は、従来の積層セラミックコンデンサを構成する第2の内部電極の一例を模式的に示す平面図であり、図17(c)は、図17(a)に示す第1の内部電極と図17(b)に示す第2の内部電極とが積層された積層セラミックコンデンサを積層方向から見た透視図である。
以下、本発明の積層セラミックコンデンサ、及び、積層セラミックコンデンサの製造方法について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する個々の望ましい構成を2つ以上組み合わせたものもまた本発明である。
以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第2実施形態以降では、第1実施形態と共通の事項についての記述は省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態毎には逐次言及しない。
[積層セラミックコンデンサ]
(第1実施形態)
本発明の第1実施形態に係る積層セラミックコンデンサは、3端子型の積層セラミックコンデンサであり、積層体の表面に第1の外部電極、第2の外部電極、第3の外部電極及び第4の外部電極を備える。
図1は、本発明の第1実施形態に係る積層セラミックコンデンサの一例を模式的に示す斜視図である。図2は、図1に示す積層セラミックコンデンサのII−II線断面図である。図3は、図1に示す積層セラミックコンデンサのIII−III線断面図である。
本明細書においては、積層セラミックコンデンサ及び積層体の積層方向、長さ方向、幅方向を、図1において、それぞれT、L、Wで定める方向とする。ここで、積層方向(T方向)と長さ方向(L方向)と幅方向(W方向)とは互いに直交する。積層方向(T方向)は、複数の誘電体層14と複数の内部電極16及び18とが積み上げられていく方向である。
図1、図2及び図3に積層セラミックコンデンサ10は、3端子型の積層セラミックコンデンサである。図1、図2及び図3に示すように、積層セラミックコンデンサ10は、例えば直方体状又は略直方体状の積層体12を含む。
積層体12は、交互に積層された複数の誘電体層14と複数の内部電極16及び18とを含む。
積層体12は、積層方向(T方向)に相対する第1の主面12a及び第2の主面12bと、積層方向(T方向)に直交する長さ方向(L方向)に相対する第1の端面12c及び第2の端面12dと、積層方向(T方向)及び長さ方向(L方向)に直交する幅方向(W方向)に相対する第1の側面12e及び第2の側面12fとを有する。
本明細書においては、第1の端面12c及び第2の端面12dに直交し、かつ、積層方向(T方向)と平行な積層セラミックコンデンサ10又は積層体12の断面をLT断面という。また、第1の側面12e及び第2の側面12fに直交し、かつ、積層方向(T方向)と平行な積層セラミックコンデンサ10又は積層体12の断面をWT断面という。また、第1の端面12c、第2の端面12d、第1の側面12e及び第2の側面12fに直交し、かつ、積層方向(T方向)に直交する積層セラミックコンデンサ10又は積層体12の断面をLW断面という。したがって、図2は、積層セラミックコンデンサ10のLT断面であり、図3は、積層セラミックコンデンサ10のWT断面である。
積層体12は、角部及び稜線部に丸みが付けられていることが好ましい。角部は、積層体の3面が交わる部分であり、稜線部は、積層体の2面が交わる部分である。
図1に示す積層セラミックコンデンサ10では、積層体12の長さ方向(L方向)の寸法は、幅方向(W方向)の寸法より長い。しかし、積層体12の長さ方向の寸法は、幅方向の寸法より短くてもよいし、幅方向の寸法と同じであってもよい。
誘電体層14は、誘電体材料により形成される。誘電体材料としては、例えば、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウムカルシウム又はジルコン酸カルシウムなどの主成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層セラミックコンデンサ10の特性に応じて、例えば、Mg化合物、Mn化合物、Si化合物、Al化合物、V化合物、Ni化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
内部電極に挟まれた誘電体層14の平均厚みは、0.1μm以上2μm以下であることが好ましく、0.1μm以上1μm以下であることがより好ましい。
図2に示すように、誘電体層14は、外層部14aと内層部14bとを含む。外層部14aは、積層体12の第1の主面12a側に位置し、第1の主面12aと第1の主面12aに最も近い内部電極(図2では内部電極18)との間に位置する誘電体層14、及び、積層体12の第2の主面12b側に位置し、第2の主面12bと第2の主面12bに最も近い内部電極(図2では内部電極16)との間に位置する誘電体層14である。そして、両外層部14aに挟まれた領域が内層部14bである。
外層部14aの厚みは、片側1μm以上50μm以下であることが好ましく、片側1μm以上30μm以下であることがより好ましい。
積層体12の第1の端面12cには、第1の外部電極の一例である第1の端面外部電極20が配置される。第1の端面外部電極20は、積層体12の第1の端面12cから延伸して第1の主面12aの一部、第2の主面12bの一部、第1の側面12eの一部及び第2の側面12fの一部を覆うように配置される。なお、第1の端面外部電極20は、積層体12の第1の主面12a及び第2の主面12bに配置されていなくてもよい。また、第1の端面外部電極20は、積層体12の第1の端面12cの全体を覆うように配置されていることが好ましい。
積層体12の第2の端面12dには、第3の外部電極の一例である第2の端面外部電極22が配置される。第2の端面外部電極22は、積層体12の第2の端面12dから延伸して第1の主面12aの一部、第2の主面12bの一部、第1の側面12eの一部及び第2の側面12fの一部を覆うように配置される。なお、第2の端面外部電極22は、積層体12の第1の主面12a及び第2の主面12bに配置されていなくてもよい。また、第2の端面外部電極22は、積層体12の第2の端面12dの全体を覆うように配置されていることが好ましい。
積層体12の第1の側面12eには、第2の外部電極の一例である第1の側面外部電極24が配置される。第1の側面外部電極24は、第1の側面12eから延伸して第1の主面12aの一部及び第2の主面12bの一部を覆うように配置される。なお、第1の側面外部電極24は、第1の側面12eのみに配置されていてもよい。
積層体12の第2の側面12fには、第4の外部電極の一例である第2の側面外部電極26が配置される。第2の側面外部電極26は、第2の側面12fから延伸して第1の主面12aの一部及び第2の主面12bの一部を覆うように配置される。なお、第2の側面外部電極26は、第2の側面12fのみに配置されていてもよい。
また、第1の側面外部電極24が、第1の側面12eから第1の主面12aを覆うようにして第2の側面外部電極26まで延伸し、さらに、第1の側面外部電極24が、第1の側面12eから第2の主面12bを覆うようにして第2の側面外部電極26まで延伸することで、第1の側面外部電極24と第2の側面外部電極26とが繋がった結果、積層体12を巻き回すように配置されてもよい。
図2に示すように、第1の端面外部電極20は、積層体12側から順に、積層体12の表面に配置される下地電極層28と、下地電極層28を覆うように配置されるめっき層30とを有する。同様に、第2の端面外部電極22は、積層体12側から順に、積層体12の表面に配置される下地電極層32と、下地電極層32を覆うように配置されるめっき層34とを有する。
図3に示すように、第1の側面外部電極24は、積層体12側から順に、積層体12の表面に配置される下地電極層36と、下地電極層36を覆うように配置されるめっき層38とを有する。同様に、第2の側面外部電極26は、積層体12側から順に、積層体12の表面に配置される下地電極層40と、下地電極層40を覆うように配置されるめっき層42とを有する。
下地電極層は、焼付け電極層、樹脂電極層及び薄膜電極層等から選択される少なくとも1つから成る。
焼付け電極層は、金属及びガラスを含む。焼付け電極層の金属としては、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金及びAu等から選択される少なくとも1つを用いることができる。焼付け電極層のガラスとしては、例えば、B、Si、Ba、Mg、Al又はLi等を含むガラスを用いることができる。
焼付け電極層は、複数層であってもよい。
焼付け電極層は、金属及びガラスを含む導電性ペーストを、積層体に塗布して焼き付けたものである。焼付け電極層は、積層体と同時焼成してもよく、積層体を焼成した後に焼き付けてもよい。積層体と同時焼成して焼付け電極層を形成する場合、焼付け電極層は、金属及びセラミックを含むことが好ましい。セラミックは共材であることがより好ましい。
端面外部電極の下地電極層が焼付け電極層である場合、焼付け電極層の長さ方向(L方向)の厚みは、最も厚い部分で0.5μm以上50μm以下であることが好ましい。
端面外部電極の下地電極層が焼付け電極層である場合、積層体の側面に回り込んでいる焼付け電極層の幅方向(W方向)の厚みは、最も厚い部分で0.5μm以上10μm以下であることが好ましい。
側面外部電極の下地電極層が焼付け電極層である場合、焼付け電極層の幅方向(W方向)の厚みは、最も厚い部分で0.5μm以上50μm以下であることが好ましい。
薄膜電極層は、めっきやスパッタ、蒸着等の薄膜形成法により形成される、原子が堆積された原子層である。
めっき層の材料としては、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金、Au、Sn等から選択される少なくとも1つが用いられる。
めっき層は、複数層により形成されていてもよい。めっき層は、好ましくは、Niめっき層とSnめっき層との2層構造である。Niめっき層は、下地電極層が積層セラミックコンデンサを実装する際のはんだによって侵食されることを防止することができる。Snめっき層は、積層セラミックコンデンサを実装する際のはんだの濡れ性を向上させ、積層セラミックコンデンサの実装を容易にすることができる。
Niめっき層の平均厚みは、1μm以上10μm以下であることが好ましい。Snめっき層の平均厚みは、1μm以上10μm以下であることが好ましい。
図2及び図3に示すように、積層体12は、複数の第1の内部電極16及び複数の第2の内部電極18を含む。第1の内部電極16及び第2の内部電極18は、積層体12の積層方向(T方向)に沿って等間隔に交互に配置されるように埋設されている。
図4(a)は、本発明の第1実施形態に係る積層セラミックコンデンサを構成する第1の内部電極の一例を模式的に示す平面図であり、図4(b)は、本発明の第1実施形態に係る積層セラミックコンデンサを構成する第2の内部電極の一例を模式的に示す平面図であり、図4(c)は、図4(a)に示す第1の内部電極と図4(b)に示す第2の内部電極とが積層された積層セラミックコンデンサを積層方向から見た透視図である。
図4(a)に示すように、第1の内部電極16は、第2の内部電極18と対向する第1の対向電極部16a、第1の対向電極部16aから積層体12の第1の側面12eに引き出される第1の引出電極部16b、第1の対向電極部16aから積層体12の第2の側面12fに引き出される第2の引出電極部16c、第1の対向電極部16aから積層体12の第1の側面12eに引き出される第3の引出電極部16d、及び、第1の対向電極部16aから積層体12の第2の側面12fに引き出される第4の引出電極部16eを備える。
図4(c)に示すように、第1の引出電極部16bは、積層体12の第1の側面12eに露出して第1の端面外部電極20と接続されており、第2の引出電極部16cは、積層体12の第2の側面12fに露出して第1の端面外部電極20と接続されており、第3の引出電極部16dは、積層体12の第1の側面12eに露出して第2の端面外部電極22と接続されており、第4の引出電極部16eは、積層体12の第2の側面12fに露出して第2の端面外部電極22と接続されている。
このように、第1の内部電極16は、積層体12の第1の側面12e及び第2の側面12fに露出して第1の端面外部電極20と接続されており、かつ、積層体12の第1の端面12cには露出していない。また、第1の内部電極16は、積層体12の第1の側面12e及び第2の側面12fに露出して第2の端面外部電極22と接続されており、かつ、積層体12の第2の端面12dには露出していない。
従来の積層セラミックコンデンサと異なり、第1の内部電極16を積層体12の第1の端面12cには露出させず、積層体12の第1の側面12e及び第2の側面12fに露出させることで、第1の端面12c側からの水分の浸入を考慮する必要性が低くなる。したがって、第1の端面外部電極20を薄くすることができるため、高容量化が可能となる。さらに、第1の内部電極16を積層体12の第2の端面12dには露出させず、積層体12の第1の側面12e及び第2の側面12fに露出させることで、第2の端面外部電極22も薄くすることができるため、更なる高容量化が可能となる。
図4(b)に示すように、第2の内部電極18は、略十字形状であり、第1の内部電極16と対向する第2の対向電極部18a、第2の対向電極部18aから積層体12の第1の側面12eに引き出される第5の引出電極部18b、及び、第2の対向電極部18aから積層体12の第2の側面12fに引き出される第6の引出電極部18cを備える。
図4(c)に示すように、第5の引出電極部18bは、積層体12の第1の側面12eに露出して第1の側面外部電極24と接続されており、第6の引出電極部18cは、積層体12の第2の側面12fに露出して第2の側面外部電極26と接続されている。
このように、第2の内部電極18は、積層体12の第1の端面12c及び第2の端面12dには露出せず、積層体12の第1の側面12eに露出して第1の側面外部電極24と接続されており、かつ、積層体12の第2の側面12fに露出して第2の側面外部電極26と接続されている。
第1の内部電極16と第2の内部電極18とが、誘電体セラミック材料からなる誘電体層14を介して対向することにより静電容量が形成される。これにより、積層セラミックコンデンサ10は、コンデンサとして機能する。
これらの内部電極は、適宜の導電性材料により構成することができる。内部電極は、例えば、Ni、Cu、Ag、Pd、Auなどの金属や、これらの金属の1種を含む例えばAg−Pd合金などの合金を含有している。内部電極は、さらに誘電体層14に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。
内部電極の合計の積層枚数は、10枚以上2000枚以下であることが好ましい。
内部電極の平均厚みは、0.1μm以上2μm以下であることが好ましい。
図4(c)に示すように、第2の内部電極18の第1の端面12c側の端部は、積層方向(T方向)から透視したときに、第1の内部電極16の第1の端面12c側の端部と重なる位置に配置されていることが好ましい。
この場合、第2の内部電極18の面積を大きくすることができるため、高い容量を得ることができる。
同様に、第2の内部電極18の第2の端面12d側の端部は、積層方向(T方向)から透視したときに、第1の内部電極16の第2の端面12d側の端部と重なる位置に配置されていることが好ましい。
このように、第1の内部電極16と第2の内部電極18の長さ方向(L方向)の長さは、等しいことが好ましい。
図3、図4(a)及び図4(b)に示すように、積層体12は、第1の対向電極部16a及び第2の対向電極部18aの幅方向(W方向)の一端と第1の側面12eとの間、並びに、第1の対向電極部16a及び第2の対向電極部18aの幅方向(W方向)の他端と第2の側面12fとの間に形成される積層体12の側部(以下、「Wギャップ」ともいう。)14cを含む。さらに、図2、図4(a)及び図4(b)に示すように、積層体12は、第1の対向電極部16a及び第2の対向電極部18aの長さ方向(L方向)の一端と第1の端面12cとの間、並びに、第1の対向電極部16a及び第2の対向電極部18aの長さ方向(L方向)の他端と第2の端面12dとの間に形成される積層体12の端部(以下、「Lギャップ」ともいう。)14dを含む。
Wギャップ14cの幅方向(W方向)の平均長さは、20μm以上100μm以下であることが好ましく、30μm以上70μm以下であることがより好ましく、40μm以上50μm以下であることがさらに好ましい。
Lギャップ14dの長さ方向(L方向)の平均長さは、5μm以上50μm以下であることが好ましく、10μm以上30μm以下であることがより好ましく、15μm以上20μm以下であることがさらに好ましい。
図5(a)、図5(b)及び図5(c)は、Lギャップ及びWギャップの測定方法を説明するための模式図である。
<Lギャップの測定方法>
図5(a)に示す積層体12の幅方向(W方向)1/2の位置の断面Bにおいて、図5(b)に示すように、第1の内部電極16及び第2の内部電極18が積層されている領域を上部U、中部M及び下部Dに分ける。上部Uで1箇所、中部Mで1箇所、下部Dで1箇所、Lギャップ14dの長さを測定する。Lギャップ14dは左右にあるので、計6箇所測定する。これを5つの積層体12に対して実施し、計30箇所の平均値を求める。
<Wギャップの測定方法>
図5(a)に示す積層体12の長さ方向(L方向)の第1の引出電極部16bと第5の引出電極部18bの長さ方向(L方向)中央部の位置の断面C1と、積層体12の長さ方向(L方向)の第3の引出電極部16dと第5の引出電極部18bの長さ方向(L方向)中央部の位置の断面C2において、図5(c)に示すように、第1の内部電極16及び第2の内部電極18が積層されている領域を上部U、中部M及び下部Dに分ける。上部Uで1箇所、中部Mで1箇所、下部Dで1箇所、Wギャップ14cの長さを測定する。Wギャップ14cは左右にあるので、計12箇所測定する。これを3つの積層体12に対して実施し、計36箇所の平均値を求める。
(第2実施形態)
本発明の第2実施形態に係る積層セラミックコンデンサは、第1の内部電極が第1Aの内部電極及び第1Bの内部電極を含む。
図6(a)は、本発明の第2実施形態に係る積層セラミックコンデンサを構成する第1Aの内部電極の一例を模式的に示す平面図であり、図6(b)は、本発明の第2実施形態に係る積層セラミックコンデンサを構成する第1Bの内部電極の一例を模式的に示す平面図であり、図6(c)は、本発明の第2実施形態に係る積層セラミックコンデンサを構成する第2の内部電極の一例を模式的に示す平面図であり、図6(d)は、図6(a)に示す第1Aの内部電極と図6(b)に示す第1Bの内部電極と図6(c)に示す第2の内部電極とが積層された積層セラミックコンデンサを積層方向から見た透視図である。
図6(a)及び図6(d)に示すように、第1Aの内部電極16Aは、積層体12の第1の側面12eに露出して第1の端面外部電極20と接続されており、かつ、積層体12の第1の端面12cには露出していない。また、第1Aの内部電極16Aは、積層体12の第2の側面12fに露出して第2の端面外部電極22と接続されており、かつ、積層体12の第2の端面12dには露出していない。
図6(b)及び図6(d)に示すように、第1Bの内部電極16Bは、積層体12の第2の側面12fに露出して第1の端面外部電極20と接続されており、かつ、積層体12の第1の端面12cには露出していない。また、第1Bの内部電極16Bは、積層体12の第1の側面12eに露出して第2の端面外部電極22と接続されており、かつ、積層体12の第2の端面12dには露出していない。
図6(c)及び図6(d)に示すように、第2の内部電極18は、積層体12の第1の端面12c及び第2の端面12dには露出せず、積層体12の第1の側面12eに露出して第1の側面外部電極24と接続されており、かつ、積層体12の第2の側面12fに露出して第2の側面外部電極26と接続されている。
第1Aの内部電極16A及び第1Bの内部電極16Bのいずれかと第2の内部電極18とが、誘電体層14を介して対向することにより静電容量が形成される。
(第3実施形態)
本発明の第2実施形態に係る積層セラミックコンデンサは、第1の内部電極が第1Aの内部電極、第1Bの内部電極、第1Cの内部電極及び第1Dの内部電極を含み、第2の内部電極が第2Aの内部電極及び第2Bの内部電極を含む。
図7(a)は、本発明の第3実施形態に係る積層セラミックコンデンサを構成する第1Aの内部電極の一例を模式的に示す平面図であり、図7(b)は、本発明の第3実施形態に係る積層セラミックコンデンサを構成する第1Bの内部電極の一例を模式的に示す平面図であり、図7(c)は、本発明の第3実施形態に係る積層セラミックコンデンサを構成する第1Cの内部電極の一例を模式的に示す平面図であり、図7(d)は、本発明の第3実施形態に係る積層セラミックコンデンサを構成する第1Dの内部電極の一例を模式的に示す平面図であり、図7(e)は、本発明の第3実施形態に係る積層セラミックコンデンサを構成する第2Aの内部電極の一例を模式的に示す平面図であり、図7(f)は、本発明の第3実施形態に係る積層セラミックコンデンサを構成する第2Bの内部電極の一例を模式的に示す平面図であり、図7(g)は、図7(a)に示す第1Aの内部電極と図7(b)に示す第1Bの内部電極と図7(c)に示す第1Cの内部電極と図7(d)に示す第1Dの内部電極と図7(e)に示す第2Aの内部電極と図7(f)に示す第2Bの内部電極とが積層された積層セラミックコンデンサを積層方向から見た透視図である。
図7(a)及び図7(g)に示すように、第1Aの内部電極16A´は、積層体12の第1の側面12eに露出して第1の端面外部電極20と接続されており、かつ、積層体12の第1の端面12cには露出していない。
図7(b)及び図7(g)に示すように、第1Bの内部電極16B´は、積層体12の第2の側面12fに露出して第1の端面外部電極20と接続されており、かつ、積層体12の第1の端面12cには露出していない。
図7(c)及び図7(g)に示すように、第1Cの内部電極16C´は、積層体12の第1の側面12eに露出して第2の端面外部電極22と接続されており、かつ、積層体12の第2の端面12dには露出していない。
図7(d)及び図7(g)に示すように、第1Dの内部電極16D´は、積層体12の第2の側面12fに露出して第2の端面外部電極22と接続されており、かつ、積層体12の第2の端面12dには露出していない。
図7(e)及び図7(g)に示すように、第2Aの内部電極18Aは、積層体12の第2の側面12f、第1の端面12c及び第2の端面12dには露出せず、積層体12の第1の側面12eに露出して第1の側面外部電極24と接続されている。
図7(f)及び図7(g)に示すように、第2Bの内部電極18Bは、積層体12の第1の側面12e、第1の端面12c及び第2の端面12dには露出せず、積層体12の第2の側面12fに露出して第2の側面外部電極26と接続されている。
第1Aの内部電極16A´、第1Bの内部電極16B´、第1Cの内部電極16C´及び第1Dの内部電極16D´のいずれかと第2Aの内部電極18A及び第2Bの内部電極18Bのいずれかとが、誘電体層14を介して対向することにより静電容量が形成される。
(第4実施形態)
本発明の第4実施形態に係る積層セラミックコンデンサは、2端子型の積層セラミックコンデンサであり、積層体の表面に第1の外部電極及び第2の外部電極を備える。
図8(a)は、本発明の第4実施形態に係る積層セラミックコンデンサを構成する第1の内部電極の一例を模式的に示す平面図であり、図8(b)は、本発明の第4実施形態に係る積層セラミックコンデンサを構成する第2の内部電極の一例を模式的に示す平面図であり、図8(c)は、図8(a)に示す第1の内部電極と図8(b)に示す第2の内部電極とが積層された積層セラミックコンデンサを積層方向から見た透視図である。
図8(c)に示すように、積層体12の第1の端面12cには、第1の外部電極の一例である第1の端面外部電極20が配置される。第1の端面外部電極20は、積層体12の第1の端面12cから延伸して第1の側面12eの一部及び第2の側面12fの一部を覆うように配置される。なお、第1の端面外部電極20は、積層体12の第1の主面12a及び第2の主面12bに配置されてもよい。また、第1の端面外部電極20は、積層体12の第1の端面12cの全体を覆うように配置されていることが好ましい。
図8(c)に示すように、積層体12の第2の端面12dには、第2の外部電極の一例である第2の端面外部電極22が配置される。第2の端面外部電極22は、積層体12の第2の端面12dから延伸して第1の側面12eの一部及び第2の側面12fの一部を覆うように配置される。なお、第2の端面外部電極22は、積層体12の第1の主面12a及び第2の主面12bに配置されてもよい。また、第2の端面外部電極22は、積層体12の第2の端面12dの全体を覆うように配置されていることが好ましい。
図8(a)及び図8(c)に示すように、第1の内部電極17は、積層体12の第1の側面12e及び第2の側面12fに露出して第1の端面外部電極20と接続されており、かつ、積層体12の第1の端面12cには露出していない。
図8(b)及び図8(c)に示すように、第2の内部電極19は、積層体12の第1の側面12e及び第2の側面12fに露出して第2の端面外部電極22と接続されており、かつ、積層体12の第2の端面12dには露出していない。
第1の内部電極17と第2の内部電極19とが、誘電体層14を介して対向することにより静電容量が形成される。
(第5実施形態)
本発明の第5実施形態に係る積層セラミックコンデンサは、第4実施形態と同様、積層体の表面に第1の外部電極及び第2の外部電極を備える。第5実施形態では、第1の内部電極が第1Aの内部電極及び第1Bの内部電極を含み、第2の内部電極が第2Aの内部電極及び第2Bの内部電極を含む。
図9(a)は、本発明の第5実施形態に係る積層セラミックコンデンサを構成する第1Aの内部電極の一例を模式的に示す平面図であり、図9(b)は、本発明の第5実施形態に係る積層セラミックコンデンサを構成する第1Bの内部電極の一例を模式的に示す平面図であり、図9(c)は、本発明の第5実施形態に係る積層セラミックコンデンサを構成する第2Aの内部電極の一例を模式的に示す平面図であり、図9(d)は、本発明の第5実施形態に係る積層セラミックコンデンサを構成する第2Bの内部電極の一例を模式的に示す平面図であり、図9(e)は、図9(a)に示す第1Aの内部電極と図9(b)に示す第1Bの内部電極と図9(c)に示す第2Aの内部電極と図9(d)に示す第2Bの内部電極とが積層された積層セラミックコンデンサを積層方向から見た透視図である。
図9(a)及び図9(e)に示すように、第1Aの内部電極17Aは、積層体12の第1の側面12eに露出して第1の端面外部電極20と接続されており、かつ、積層体12の第1の端面12cには露出していない。
図9(b)及び図9(e)に示すように、第1Bの内部電極17Bは、積層体12の第2の側面12fに露出して第1の端面外部電極20と接続されており、かつ、積層体12の第1の端面12cには露出していない。
図9(c)及び図9(e)に示すように、第2Aの内部電極19Aは、積層体12の第1の側面12eに露出して第2の端面外部電極22と接続されており、かつ、積層体12の第2の端面12dには露出していない。
図9(d)及び図9(e)に示すように、第2Bの内部電極19Bは、積層体12の第2の側面12fに露出して第2の端面外部電極22と接続されており、かつ、積層体12の第2の端面12dには露出していない。
第1Aの内部電極17A及び第1Bの内部電極17Bのいずれかと第2Aの内部電極19A及び第2Bの内部電極19Bのいずれかとが、誘電体層14を介して対向することにより静電容量が形成される。
(第6実施形態)
本発明の第6実施形態に係る積層セラミックコンデンサは、多端子型の積層セラミックコンデンサであり、積層体の表面に第1の外部電極、第2の外部電極、第3の外部電極、第4の外部電極、第5の外部電極及び第6の外部電極を備える。
図10(a)は、本発明の第6実施形態に係る積層セラミックコンデンサを構成する第1の内部電極の一例を模式的に示す平面図であり、図10(b)は、本発明の第6実施形態に係る積層セラミックコンデンサを構成する第2の内部電極の一例を模式的に示す平面図であり、図10(c)は、図10(a)に示す第1の内部電極と図10(b)に示す第2の内部電極とが積層された積層セラミックコンデンサを積層方向から見た透視図である。
図10(c)に示すように、積層体12の第1の端面12cには、第1の外部電極の一例である第1の端面外部電極20が配置される。第1の端面外部電極20は、積層体12の第1の端面12cから延伸して第1の側面12eの一部及び第2の側面12fの一部を覆うように配置される。なお、第1の端面外部電極20は、積層体12の第1の主面12a及び第2の主面12bに配置されてもよい。また、第1の端面外部電極20は、積層体12の第1の端面12cの全体を覆うように配置されていることが好ましい。
図10(c)に示すように、積層体12の第2の端面12dには、第2の外部電極の一例である第2の端面外部電極22が配置される。第2の端面外部電極22は、積層体12の第2の端面12dから延伸して第1の側面12eの一部及び第2の側面12fの一部を覆うように配置される。なお、第2の端面外部電極22は、積層体12の第1の主面12a及び第2の主面12bに配置されてもよい。また、第2の端面外部電極22は、積層体12の第2の端面12dの全体を覆うように配置されていることが好ましい。
図10(c)に示すように、積層体12の第1の側面12eには、第3の外部電極の一例である第1の側面外部電極24、及び、第5の外部電極の一例である第3の側面外部電極27が配置される。第1の側面外部電極24及び第3の側面外部電極27は、それぞれ第1の側面12eから延伸して第1の主面12aの一部及び第2の主面12bの一部を覆うように配置されてもよい。
図10(c)に示すように、積層体12の第2の側面12fには、第4の外部電極の一例である第2の側面外部電極26、及び、第6の外部電極の一例である第4の側面外部電極29が配置される。第2の側面外部電極26及び第4の側面外部電極29は、それぞれ第2の側面12fから延伸して第1の主面12aの一部及び第2の主面12bの一部を覆うように配置されてもよい。
また、第1の側面外部電極24が、第1の側面12eから第1の主面12aを覆うようにして第2の側面外部電極26まで延伸し、さらに、第1の側面外部電極24が、第1の側面12eから第2の主面12bを覆うようにして第2の側面外部電極26まで延伸することで、第1の側面外部電極24と第2の側面外部電極26とが繋がった結果、積層体12を巻き回すように配置されてもよい。
同様に、第3の側面外部電極27が、第1の側面12eから第1の主面12aを覆うようにして第4の側面外部電極29まで延伸し、さらに、第3の側面外部電極27が、第1の側面12eから第2の主面12bを覆うようにして第4の側面外部電極29まで延伸することで、第3の側面外部電極27と第4の側面外部電極29とが繋がった結果、積層体12を巻き回すように配置されてもよい。
図10(a)及び図10(c)に示すように、第1の内部電極17´は、積層体12の第1の側面12e及び第2の側面12fに露出して第1の端面外部電極20と接続されており、かつ、積層体12の第1の端面12cには露出していない。また、第1の内部電極17´は、積層体12の第2の端面12dには露出せず、積層体12の第1の側面12eに露出して第1の側面外部電極24と接続されており、かつ、積層体12の第2の側面12fに露出して第2の側面外部電極26と接続されている。
図10(b)及び図10(c)に示すように、第2の内部電極19´は、積層体12の第1の側面12e及び第2の側面12fに露出して第2の端面外部電極22と接続されており、かつ、積層体12の第2の端面12dには露出していない。また、第2の内部電極19´は、積層体12の第1の端面12cには露出せず、積層体12の第1の側面12eに露出して第3の側面外部電極27と接続されており、かつ、積層体12の第2の側面12fに露出して第4の側面外部電極29と接続されている。
第1の内部電極17´と第2の内部電極19´とが、誘電体層14を介して対向することにより静電容量が形成される。
(その他の実施形態)
本発明の積層セラミックコンデンサは、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。
例えば、第1の内部電極が第1Aの内部電極及び第1Bの内部電極を含む場合、第1Aの内部電極は、積層方向において第1Bの内部電極と異なる位置に配置されていてもよいし、積層方向において第1Bの内部電極と同じ位置に配置されていてもよい。
第1Aの内部電極が積層方向において第1Bの内部電極と同じ位置に配置されている場合、例えば、図4(a)に示す第1の内部電極16が幅方向(W方向)1/2の位置で分割された第1Aの内部電極及び第1Bの内部電極等が挙げられる。
本発明は、上述した3端子型の積層セラミックコンデンサ、2端子型の積層セラミックコンデンサ及び多端子型の積層セラミックコンデンサ以外の積層セラミックコンデンサにも適用することができる。また、本発明の積層セラミックコンデンサは、ビア電極を備える積層セラミックコンデンサ、底面電極を備える積層セラミックコンデンサ等であってもよい。
[積層セラミックコンデンサの製造方法]
以下、本発明の積層セラミックコンデンサの製造方法の一実施形態として、図1に示す積層セラミックコンデンサ10を量産する場合の一例について説明する。
まず、誘電体層14となるべきセラミックグリーンシートを準備する。セラミックグリーンシートには、上述した誘電体材料を含むセラミック原料の他、バインダ及び溶剤等が含まれる。セラミックグリーンシートは、例えば、キャリアフィルム上で、ダイコータ、グラビアコータ、マイクログラビアコータ等を用いて成形される。
セラミックグリーンシート上に、例えば、所定のパターンで導電性ペーストを印刷することにより、セラミックグリーンシート上に内部電極パターンを形成する。導電性ペーストは、例えば、スクリーン印刷法、インクジェット法、グラビア印刷法等を用いてセラミックグリーンシート上に塗布される。
図11は、内部電極パターンが形成されたセラミックグリーンシートの一例を模式的に示す平面図である。
図11に示すように、誘電体層14となるべきセラミックグリーンシート110上に、所定のパターンで導電性ペーストが印刷されることによって、第1の内部電極16及び第2の内部電極18となるべき内部電極パターン120が形成される。
内部電極パターン120では、第1の内部電極16となるべき第1の内部電極領域121と第2の内部電極18となるべき第2の内部電極領域122とが長さ方向(L方向)で連結されたものが、幅方向(W方向)に沿って連なっている。
その後、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内部電極パターンが形成されたセラミックグリーンシートをずらしながら所定枚数積層し、その上に、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層する積層工程を行う。
図12は、内部電極パターンが形成されたセラミックグリーンシートを積層する方法を説明するための平面図である。
図12に示すように、セラミックグリーンシート110に形成された第1の内部電極領域121と第2の内部電極領域122とが積層方向(T方向)において対向するように、セラミックグリーンシート110を長さ方向(L方向)にずらしながら積層される。
積層工程の結果、積層された複数のセラミックグリーンシートと、セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、積層シートが得られる。得られた積層シートは、必要に応じて、静水圧プレス等の手段により積層方向にプレスされる。
得られた積層シートを互いに直交する幅方向及び長さ方向に沿って切断することによって、複数のグリーンチップが得られる。
図13は、積層シートを切断する方法を説明するための平面図である。
図13に示すように、積層シート130を、積層方向(T方向)に直交する幅方向(W方向)の切断線L1に沿って切断するとともに、積層方向(T方向)及び幅方向(W方向)に直交する長さ方向(L方向)の切断線L2に沿って切断する。これにより、内部電極パターン120の第1の内部電極領域121と第2の内部電極領域122が分割される。
積層シートの切断は、例えば、ダイシング、押切り、レーザーカット等の方法により行うことができる。
図14は、グリーンチップの一例を模式的に示す斜視図である。
図14に示すグリーンチップ140は、未焼成の状態にある複数の誘電体層114と複数の内部電極116及び118とをもって構成された積層構造を有している。グリーンチップ140の第1の切断端面112c及び第2の切断端面112dは、幅方向(W方向)の切断線L1に沿う切断によって現れた面であり、第1の切断側面112e及び第2の切断側面112fは長さ方向(L方向)の切断線L2の切断によって現れた面である。第1の切断端面112cには、第1の内部電極116及び第2の内部電極118が露出している。図示されていないが、第2の切断端面112dにも、第1の内部電極116及び第2の内部電極118が露出している。また、第2の切断側面112fには、同層の第1の内部電極116が2箇所で露出し、さらに、第2の内部電極118が露出している。図示されていないが、第1の切断側面112eにも、同層の第1の内部電極116が2箇所で露出し、さらに、第2の内部電極118が露出している。
続いて、第1の切断端面に第1の絶縁層を形成し、第2の切断端面に第2の絶縁層を形成する。
図15(a)及び図15(b)は、切断端面に絶縁層を形成する工程を説明するための模式図である。
図15(a)に示すように、例えば、グリーンチップ140の第1の切断端面112c及び第2の切断端面112dに絶縁シート141を貼り付けることによって、絶縁層を形成することができる。これにより、図15(b)に示すように、第1の内部電極116及び第2の内部電極118が、第1の切断側面112e及び第2の切断側面112fにのみ露出する未焼成の積層体150が得られる。
第1の絶縁層等の絶縁層は、絶縁シートを貼り付けることにより形成することが好ましい。この場合、厚みの均一性の高い絶縁層を形成することができる。なお、絶縁シートを貼り付ける前に、切断端面に接着剤を塗布しておいてもよい。この接着剤は、後の焼成工程において焼失することで除去される。
また、第1の絶縁層等の絶縁層は、絶縁ペーストを塗布し、乾燥させることにより形成してもよい。
絶縁シート又は絶縁ペーストには、積層シートを作製するためのセラミックグリーンシートと同じセラミック原料が主成分として含有されていることが好ましい。
なお、未焼成の積層体に、バレル研磨等を適宜施し、角部や稜線部に丸みを付けておくことが好ましい。
次に、未焼成の積層体150を焼成することにより、図1、図2及び図3に示した積層体12が得られる。
焼成温度は、用いたセラミック材料や導電性材料に応じて適宜設定することができ、例えば、900℃以上1300℃以下程度である。セラミックグリーンシートと内部電極用の導電性ペーストとは、同時に焼成される。
その後、積層体12の第1の端面12cに導電性ペーストが塗布・焼き付けられて、第1の端面外部電極20の下地電極層28が形成され、第2の端面12dに導電性ペーストが塗布・焼き付けられて、第2の端面外部電極22の下地電極層32が形成される。また、積層体12の第1の側面12eに導電性ペーストが塗布・焼き付けられて、第1の側面外部電極24の下地電極層36が形成され、第2の側面12fに導電性ペーストが塗布・焼き付けられて、第2の側面外部電極26の下地電極層40が形成される。焼き付け温度は、700℃以上900℃以下であることが好ましい。
次に、第1の端面外部電極20の下地電極層28の表面にめっき層30が形成され、第2の端面外部電極22の下地電極層32の表面にめっき層34が形成される。また、第1の側面外部電極24の下地電極層36の表面にめっき層38が形成され、第2の側面外部電極26の下地電極層40の表面にめっき層42が形成される。
以上のようにして、図1に示す積層セラミックコンデンサ10が製造される。
上述した実施形態では、積層シート130を切断線L1及びL2に沿って切断して複数のグリーンチップを得てから、グリーンチップの両端面に絶縁層を形成したが、積層シートを切断する順序、及び、絶縁層を形成する順序は特に限定されない。
例えば、積層シート130を切断線L1のみに沿って切断することによって、切断端面に第1の内部電極及び第2の内部電極が露出した、複数の棒状のグリーンブロック体を得てから、グリーンブロック体の両端面に絶縁層を形成した後、切断線L2に沿って切断して複数の未焼成の積層体を得て、その後、未焼成の積層体を焼成してもよい。焼成後は、上述の実施形態と同様に外部電極を形成することによって、図1に示す積層セラミックコンデンサ10を製造することができる。
また、図1に示す積層セラミックコンデンサ10以外の積層セラミックコンデンサを製造する場合には、積層シートを切断することにより露出させる第1の内部電極及び第2の内部電極の位置や数、外部電極を形成する位置や数を適宜変更することによって製造することができる。
以下、本発明の積層セラミックコンデンサをより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。
以下の構成を有する実施例1、比較例1及び比較例2の積層セラミックコンデンサを作製した。
図16(a)は、実施例1の積層セラミックコンデンサを積層方向から見た透視図であり、図16(b)は、比較例1及び比較例2の積層セラミックコンデンサを積層方向から見た透視図である。
・端面外部電極折返し部の寸法(図16(a)中、eで示す長さ):200μm
・側面外部電極の幅(図16(a)中、eで示す長さ):300μm
・外観寸法(L×W×T)
実施例1及び比較例1:1.13mm×0.63mm×0.63mm
比較例2:1.12mm×0.63mm×0.63mm
・積層体寸法(L×W×T)
実施例1:1.07mm×0.56mm×0.60mm
比較例1及び比較例2:1.06mm×0.56mm×0.60mm
・誘電体層の主成分:チタン酸バリウム
・誘電体層の平均厚み:0.59μm
・内部電極の主成分:Ni
・内部電極の平均厚み:0.5μm
・内部電極の積層枚数:533枚
・側面への引出電極部の幅:110μm
・Wギャップ:40μm
・焼成条件:トップ温度1200℃で還元雰囲気焼成
・外部電極:下地電極層(焼付け層)とめっき層とを含む構造
・下地電極層:Cu焼付け電極(800℃焼付け)
・めっき層:Niめっき後にSnめっきの2層構造
(外部電極の形成方法)
積層体の第1の側面3箇所、第2の側面3箇所に外部電極ペーストをローラー塗布した後、乾燥させる。
その後、外部電極ペーストを用いて積層体の一方の端面に1回目のディップ塗布を行う。このとき、第1の側面及び第2の側面上と同時に、第1の主面及び第2の主面上の外部電極折返し部も形成される。なお、1回目のディップ塗布では、外部電極ペーストの乾燥は行わない。
外部電極の厚み調整用に2回目のディップ塗布を行い、外部電極ペーストを乾燥させる。このとき、1回目で塗布された端面上の外部電極ペーストがかき取られ、厚みが調整される。
積層体の他方の端面に対しても同様に、1回目及び2回目のディップ塗布を行う。
外部電極ペーストを焼付けた後、めっき層を形成する。
また、以下の方法により外部電極を形成してもよい。
第1及び第2の側面外部電極を形成するため、積層体の第1の側面1箇所、第2の側面1箇所に外部電極ペーストをローラー塗布した後、乾燥させる。
その後、外部電極ペーストを用いて積層体の一方の端面に1回目のディップ塗布を行う。このとき、第1及び第2の主面、第1及び第2の側面上の外部電極折返し部も同時に形成される。なお、1回目のディップ塗布では、外部電極ペーストの乾燥は行わない。
外部電極の厚み調整用に2回目のディップ塗布を行い、外部電極ペーストを乾燥させる。このとき、1回目で塗布された端面上の外部電極ペーストがかき取られ、厚みが調整される。
積層体の他方の端面に対しても同様に、1回目及び2回目のディップ塗布を行う。
外部電極ペーストを焼付けた後、めっき層を形成する。
実施例1の構造では、2つの引出電極部が1つの端面外部電極にまとめられているため、実装基板上の配線パターンを単純化することができる。また、実施例1では、外観形状を従来構造品である比較例1とほぼ同じにすることができる。そのため、従来構造品にて用いられていた実装基板上の配線パターンをほとんど変更することなく使用することができる。
表1に、Cu焼付け電極の長さ方向(L方向)の厚み、及び、積層体のLギャップを示す。
実施例1では、上述した製造方法にしたがって、絶縁シートである誘電体シートを貼り付けて端面部を形成することにより、Lギャップを狭くした。実施例1及び比較例2では、端面外部電極のCu焼付け電極の長さ方向の厚みを比較例1より薄くした。
Figure 2020080376
各構造につき、サンプル20個に対する静電容量の平均値、及び、サンプル5個に対する等価直列インダクタンス(ESL)の平均値を測定した。実施例1及び比較例1の結果を表2に示す。
Figure 2020080376
実施例1では、Cu焼付け電極の長さ方向の厚み、及び、積層体のLギャップを比較例1よりも小さくすることによって、有効面積を大きくすることができ、高い静電容量を得ることができた。
また、第1の内部電極(スルー電極)と第2の内部電極(グランド電極)の距離が近接することによって、ループインダクタンスが低減したと推定されるが、実施例1では比較例1よりも低いESLを得ることができた。
各構造につき、サンプル72個を用いて耐湿負荷試験を実施した。
耐湿負荷試験は、温度85℃、湿度85%、印加電圧4Vの条件で行い、1000時間経過後の絶縁抵抗IR(Ω)を測定した。LogIR≦6となるものを故障と判定した。
電圧の引加は、第1の内部電極(スルー電極)を正極とした場合(正印加)と第2の内部電極(グランド電極)を正極とした場合(逆印加)の2方向で36個ずつ、計72個の試験を実施した。故障の発生数を表3に示す。
Figure 2020080376
実施例1では、第1及び第2の引出電極部を側面に露出させることで、端面外部電極を薄くしても水分の浸入が抑制されるため、故障の発生はなく、比較例1と同等以上の耐湿負荷信頼性を確保していると推定される。
一方、比較例2では、端面外部電極が薄くなったことで、第1の内部電極(スルー電極)に到達する水分量が増加し、耐湿負荷信頼性が劣化したと推定される。
10 積層セラミックコンデンサ
12 積層体
12a 第1の主面
12b 第2の主面
12c 第1の端面
12d 第2の端面
12e 第1の側面
12f 第2の側面
14 誘電体層
14a 外層部
14b 内層部
14c 側部(Wギャップ)
14d 端部(Lギャップ)
16,17,17´,116 第1の内部電極
16A,16A´,17A 第1Aの内部電極
16B,16B´,17B 第1Bの内部電極
16C´ 第1Cの内部電極
16D´ 第1Dの内部電極
16a 第1の対向電極部
16b 第1の引出電極部
16c 第2の引出電極部
16d 第3の引出電極部
16e 第4の引出電極部
18,19,19´,118 第2の内部電極
18A,19A 第2Aの内部電極
18B,19B 第2Bの内部電極
18a 第2の対向電極部
18b 第5の引出電極部
18c 第6の引出電極部
20 第1の端面外部電極
22 第2の端面外部電極
24 第1の側面外部電極
26 第2の側面外部電極
27 第3の側面外部電極
29 第4の側面外部電極
28,32,36,40 下地電極層
30,34,38,42 めっき層
110 セラミックグリーンシート
112c 第1の切断端面
112d 第2の切断端面
112e 第1の切断側面
112f 第2の切断側面
114 未焼成の誘電体層
116 未焼成の第1の内部電極
118 未焼成の第2の内部電極
120 内部電極パターン
121 第1の内部電極領域
122 第2の内部電極領域
130 積層シート
140 グリーンチップ
141 絶縁シート
150 未焼成の積層体
L1,L2 切断線

Claims (14)

  1. 交互に積層された複数の誘電体層及び複数の内部電極を含み、積層方向に相対する第1の主面及び第2の主面と、前記積層方向に直交する長さ方向に相対する第1の端面及び第2の端面と、前記積層方向及び前記長さ方向に直交する幅方向に相対する第1の側面及び第2の側面とを有する積層体と、
    前記積層体の表面に設けられた第1の外部電極及び第2の外部電極と、を備える積層セラミックコンデンサであって、
    前記第1の外部電極は、前記積層体の前記第1の端面に設けられ、かつ、前記積層体の前記第1の端面から延伸して前記第1の側面の一部及び前記第2の側面の一部を覆うように設けられ、
    前記複数の内部電極は、前記第1の外部電極と接続された第1の内部電極と、前記第1の内部電極と前記積層方向において対向し、前記第2の外部電極と接続された第2の内部電極とを含み、
    前記第1の内部電極は、前記積層体の前記第1の側面及び前記第2の側面に露出して前記第1の外部電極と接続されており、かつ、前記積層体の前記第1の端面には露出していない、積層セラミックコンデンサ。
  2. 前記第2の内部電極の前記第1の端面側の端部は、前記積層方向から透視したときに、前記第1の内部電極の前記第1の端面側の端部と重なる位置に配置されている、請求項1に記載の積層セラミックコンデンサ。
  3. 前記第2の内部電極の前記第2の端面側の端部は、前記積層方向から透視したときに、前記第1の内部電極の前記第2の端面側の端部と重なる位置に配置されている、請求項1又は2に記載の積層セラミックコンデンサ。
  4. 前記第1の外部電極は、前記積層体の前記第1の端面の全体を覆うように設けられている、請求項1〜3のいずれか1項に記載の積層セラミックコンデンサ。
  5. 前記積層体の表面に設けられた第3の外部電極及び第4の外部電極をさらに備え、
    前記第3の外部電極は、前記積層体の前記第2の端面に設けられ、かつ、前記積層体の前記第2の端面から延伸して前記第1の側面の一部及び前記第2の側面の一部を覆うように設けられ、
    前記第1の内部電極は、前記積層体の前記第1の側面及び前記第2の側面に露出して前記第3の外部電極と接続されており、かつ、前記積層体の前記第2の端面には露出しておらず、
    前記第2の内部電極は、前記積層体の前記第1の側面に露出して前記第2の外部電極と接続されており、かつ、前記積層体の前記第2の側面に露出して前記第4の外部電極と接続されている、請求項1〜4のいずれか1項に記載の積層セラミックコンデンサ。
  6. 前記第1の内部電極は、第1Aの内部電極及び第1Bの内部電極を含み、
    前記第1Aの内部電極は、前記積層体の前記第1の側面に露出して前記第1の外部電極と接続されており、かつ、前記積層体の前記第1の端面には露出しておらず、
    前記第1Bの内部電極は、前記積層体の前記第2の側面に露出して前記第1の外部電極と接続されており、かつ、前記積層体の前記第1の端面には露出していない、請求項1〜5のいずれか1項に記載の積層セラミックコンデンサ。
  7. 前記第1Aの内部電極は、前記積層方向において前記第1Bの内部電極と異なる位置に配置されている、請求項6に記載の積層セラミックコンデンサ。
  8. 積層された複数のセラミックグリーンシートと、前記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、積層シートを作製する工程と、
    積層方向に直交する幅方向に沿って前記積層シートを切断することによって、前記幅方向に沿う切断によって現れた第1の切断端面及び第2の切断端面のうち、前記第1の切断端面に第1の内部電極を露出させる工程と、
    前記積層方向及び前記幅方向に直交する長さ方向に沿って前記積層シートを切断することによって、前記長さ方向に沿う切断によって現れた第1の切断側面及び第2の切断側面にそれぞれ前記第1の内部電極を露出させる工程と、を備え、
    前記幅方向に沿って前記積層シートを切断する工程、及び、前記長さ方向に沿って前記積層シートを切断する工程により、前記第2の切断端面、前記第1の切断側面及び前記第2の切断側面のうち、いずれかの切断面に第2の内部電極を露出させ、
    さらに、
    前記第1の切断端面に第1の絶縁層を形成する工程と、
    前記第1の切断側面における前記第1の内部電極の露出部、前記第1の絶縁層の表面、及び、前記第2の切断側面における前記第1の内部電極の露出部に跨るように第1の外部電極を形成する工程と、
    前記第2の内部電極の露出部に第2の外部電極を形成する工程と、を備える積層セラミックコンデンサの製造方法。
  9. 前記幅方向に沿って前記積層シートを切断する工程では、前記第1の切断端面に前記第2の内部電極も露出させる、請求項8に記載の積層セラミックコンデンサの製造方法。
  10. 前記幅方向に沿って前記積層シートを切断する工程では、前記第1の切断端面に前記第1の内部電極を露出させ、前記第2の切断端面に前記第1の内部電極を露出させ、
    前記長さ方向に沿って前記積層シートを切断する工程では、前記第1の切断側面に前記第1の内部電極を2箇所で露出させ、前記第2の切断側面に前記第1の内部電極を2箇所で露出させ、
    前記幅方向に沿って前記積層シートを切断する工程、及び、前記長さ方向に沿って前記積層シートを切断する工程により、前記第2の切断端面、前記第1の切断側面及び前記第2の切断側面のうち、異なる2箇所の切断面に前記第2の内部電極を露出させ、
    さらに、
    前記第2の切断端面に第2の絶縁層を形成する工程と、
    前記第1の外部電極が形成されない前記第1の切断側面における前記第1の内部電極の露出部、前記第2の絶縁層の表面、及び、前記第1の外部電極が形成されない前記第2の切断側面における前記第1の内部電極の露出部に跨るように第3の外部電極を形成する工程と、
    前記第2の外部電極が形成されない前記第2の内部電極の露出部に第4の外部電極を形成する工程と、を備える、請求項8又は9に記載の積層セラミックコンデンサの製造方法。
  11. 前記幅方向に沿って前記積層シートを切断する工程では、前記第2の切断端面に前記第1の内部電極及び前記第2の内部電極を露出させる、請求項8〜10のいずれか1項に記載の積層セラミックコンデンサの製造方法。
  12. 前記第1の絶縁層及び/又は前記第2の絶縁層は、絶縁シートを貼り付けることにより形成される、請求項8〜11のいずれか1項に記載の積層セラミックコンデンサの製造方法。
  13. 前記第1の内部電極は、第1Aの内部電極及び第1Bの内部電極を含み、
    前記幅方向に沿って前記積層シートを切断する工程では、前記第1の切断端面に前記第1Aの内部電極及び前記第1Bの内部電極を露出させ、
    前記長さ方向に沿って前記積層シートを切断する工程では、前記第1の切断側面に前記第1Aの内部電極を露出させ、前記第2の切断側面に前記第1Bの内部電極を露出させ、
    前記第1の外部電極を形成する工程では、前記第1の切断側面における前記第1Aの内部電極の露出部、前記第1の絶縁層の表面、及び、前記第2の切断側面における前記第1Bの内部電極の露出部に跨るように前記第1の外部電極を形成する、請求項8〜12のいずれか1項に記載の積層セラミックコンデンサの製造方法。
  14. 前記第1Aの内部電極は、前記積層方向において前記第1Bの内部電極と異なる位置に配置される、請求項13に記載の積層セラミックコンデンサの製造方法。
JP2018213009A 2018-11-13 2018-11-13 積層セラミックコンデンサ、及び、積層セラミックコンデンサの製造方法 Active JP7156914B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018213009A JP7156914B2 (ja) 2018-11-13 2018-11-13 積層セラミックコンデンサ、及び、積層セラミックコンデンサの製造方法
KR1020190137289A KR102412702B1 (ko) 2018-11-13 2019-10-31 적층 세라믹 콘덴서, 및 적층 세라믹 콘덴서의 제조 방법
US16/679,410 US11342118B2 (en) 2018-11-13 2019-11-11 Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor
CN201911109498.4A CN111180208A (zh) 2018-11-13 2019-11-12 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018213009A JP7156914B2 (ja) 2018-11-13 2018-11-13 積層セラミックコンデンサ、及び、積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
JP2020080376A true JP2020080376A (ja) 2020-05-28
JP7156914B2 JP7156914B2 (ja) 2022-10-19

Family

ID=70550316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018213009A Active JP7156914B2 (ja) 2018-11-13 2018-11-13 積層セラミックコンデンサ、及び、積層セラミックコンデンサの製造方法

Country Status (4)

Country Link
US (1) US11342118B2 (ja)
JP (1) JP7156914B2 (ja)
KR (1) KR102412702B1 (ja)
CN (1) CN111180208A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021220856A1 (ja) 2020-04-30 2021-11-04 株式会社Nttドコモ 端末、無線通信方法及び基地局

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020096074A (ja) * 2018-12-12 2020-06-18 太陽誘電株式会社 セラミック電子部品及び配線基板
KR20190116126A (ko) * 2019-07-05 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR102671970B1 (ko) * 2019-08-16 2024-06-05 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2022114628A (ja) * 2021-01-27 2022-08-08 Tdk株式会社 積層コンデンサ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090086406A1 (en) * 2007-09-28 2009-04-02 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
JP2013055321A (ja) * 2011-09-02 2013-03-21 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2014036214A (ja) * 2012-08-10 2014-02-24 Tdk Corp 積層コンデンサ
JP2017028240A (ja) * 2015-07-27 2017-02-02 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
WO2018159838A1 (ja) * 2017-03-03 2018-09-07 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100708A (ja) * 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd 3端子型積層コンデンサ実装回路基板および3端子型積層コンデンサ
JP2007317786A (ja) * 2006-05-24 2007-12-06 Tdk Corp 積層コンデンサ
KR100925603B1 (ko) 2007-09-28 2009-11-06 삼성전기주식회사 적층형 캐패시터
KR100925628B1 (ko) * 2008-03-07 2009-11-06 삼성전기주식회사 적층형 칩 커패시터
JP5217677B2 (ja) * 2008-06-20 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR101761937B1 (ko) 2012-03-23 2017-07-26 삼성전기주식회사 전자 부품 및 그 제조 방법
KR101761938B1 (ko) * 2012-04-26 2017-07-26 삼성전기주식회사 적층 세라믹 전자 부품
US9653212B2 (en) * 2013-08-13 2017-05-16 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting thereof
KR102076152B1 (ko) * 2013-08-14 2020-02-11 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR102097324B1 (ko) * 2014-08-14 2020-04-06 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP2016127262A (ja) * 2014-12-26 2016-07-11 太陽誘電株式会社 貫通型積層セラミックコンデンサ
US10074482B2 (en) * 2015-07-27 2018-09-11 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component having side face external electrode and method of producing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090086406A1 (en) * 2007-09-28 2009-04-02 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
JP2013055321A (ja) * 2011-09-02 2013-03-21 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ
JP2014036214A (ja) * 2012-08-10 2014-02-24 Tdk Corp 積層コンデンサ
JP2017028240A (ja) * 2015-07-27 2017-02-02 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
WO2018159838A1 (ja) * 2017-03-03 2018-09-07 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021220856A1 (ja) 2020-04-30 2021-11-04 株式会社Nttドコモ 端末、無線通信方法及び基地局

Also Published As

Publication number Publication date
JP7156914B2 (ja) 2022-10-19
KR102412702B1 (ko) 2022-06-24
US11342118B2 (en) 2022-05-24
CN111180208A (zh) 2020-05-19
US20200152386A1 (en) 2020-05-14
KR20200055653A (ko) 2020-05-21

Similar Documents

Publication Publication Date Title
JP6512139B2 (ja) 電子部品の実装構造及びその電子部品の製造方法
JP7156914B2 (ja) 積層セラミックコンデンサ、及び、積層セラミックコンデンサの製造方法
US11367574B2 (en) Multilayer ceramic capacitor
JP7226896B2 (ja) 積層セラミックキャパシタ及びその製造方法
US20100202098A1 (en) Ceramic electronic part
US11011308B2 (en) Multilayer ceramic electronic component
JP7275951B2 (ja) 積層セラミックコンデンサ
US10957487B2 (en) Multilayer ceramic capacitor
KR20190011219A (ko) 적층 세라믹 콘덴서
JP7533833B2 (ja) 積層セラミック電子部品
JP6373247B2 (ja) 積層セラミック電子部品及びその製造方法
JP7415801B2 (ja) 積層セラミックコンデンサ
JP2024069636A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
KR20190058239A (ko) 적층 세라믹 커패시터 및 그 제조방법
JP2019106443A (ja) 積層セラミックコンデンサおよびその製造方法
JP7359595B2 (ja) 積層セラミックコンデンサ、回路基板及び積層セラミックコンデンサの製造方法
JP7180569B2 (ja) 積層セラミック電子部品
US11404211B2 (en) Mounting structure of multilayer ceramic capacitor
JP7215410B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2023019368A (ja) 積層セラミックコンデンサ
JP7567757B2 (ja) 積層セラミックコンデンサ
WO2023238552A1 (ja) 積層セラミックコンデンサ
WO2024062684A1 (ja) 積層セラミックコンデンサ
CN216015095U (zh) 层叠陶瓷电容器
WO2024180937A1 (ja) 積層セラミック電子部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211115

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20211115

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20211122

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211124

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20220121

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20220125

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220726

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220830

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20221004

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221006

R150 Certificate of patent or registration of utility model

Ref document number: 7156914

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150