JP2023135456A - 積層セラミックコンデンサ - Google Patents

Abstract

【課題】機械的強度が向上し、厚みが薄くなっても内部にクラックが発生することを抑制できるＬＷ逆転タイプの積層セラミックコンデンサを提供することができる。【解決手段】積層セラミックコンデンサ１であって、積層体１０が、幅方向の寸法ｗ＞長さ方向の寸法ｌ＞高さ方向の寸法ｔの寸法関係にあり、内部電極層３０の第１の引き出し部３１Ｂおよび第２の引き出し部３２Ｂにおける、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にそれぞれ露出する部分である側面露出部３３の長さ方向Ｌの寸法ｅ１が、積層体１０の長さ方向Ｌの寸法に対して１０％以上４４％以下であり、外部電極４０の長さ方向Ｌの長さｅ２が、積層体１０の長さ方向Ｌの寸法に対して１７％以上４８％以下である。【選択図】図８

Description

本発明は、積層セラミックコンデンサに関する。

従来、複数の誘電体層および複数の内部電極層が交互に積層された多層構造の積層体に外部電極が設けられた積層セラミックコンデンサが知られている。一般的な積層セラミックコンデンサは、幅方向Ｗの寸法よりも長さ方向Ｌの寸法が長い略直方体形状の積層体を有し、この積層体の長さ方向Ｌの両端部のそれぞれに、外部電極が設けられている。一方、ＥＳＬを低減するために、積層体の長さ方向Ｌの寸法と幅方向Ｗの寸法の大小関係を逆転させた、所謂ＬＷ逆転タイプの積層セラミックコンデンサも知られている（特許文献１および特許文献２を参照）。

さらに近年では、基板の実装密度が高密度化するにつれて、積層セラミックコンデンサの実装面積が減少している。そこで、ＰｏＰ(Package on Package)の実装形態が採用され、基板の下端部にＬＳＣ(Land side Capacitor)タイプで実装される積層セラミックコンデンサの需要が増大している。このようなＬＳＣタイプで実装される積層セラミックコンデンサとしては、低背化された高さ方向の厚みの薄い積層セラミックコンデンサが求められる。

特開２０２０－５７７５３号公報 特開２０２０－６１５２４号公報

しかしながら、例えば１５０μｍ以下といったように厚みが薄くなるにつれて、積層セラミックコンデンサは強度が低下し、外力が加わった際に内部にクラックが生じる場合がある。

そこで本発明は、機械的強度を向上させることができ、これによって厚みが薄くなっても内部にクラックが発生することを抑制できるＬＷ逆転タイプの積層セラミックコンデンサを提供することを目的とする。

本発明の積層セラミックコンデンサは、高さ方向に交互に積層された複数の誘電体層および複数の内部電極層を含むとともに、前記高さ方向に相対する第１の主面および第２の主面と、前記高さ方向に直交する長さ方向に相対する第１の端面および第２の端面と、前記高さ方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面と、を有する積層体と、前記積層体の長さ方向両端部のそれぞれに、互いに離間して配置された一対の外部電極と、を備え、前記内部電極層は、前記第１の端面に引き出される第１の内部電極層と、前記第２の端面に引き出される第２の内部電極層と、を含み、前記外部電極は、前記第１の内部電極層に接続され、前記第１の端面上、および、前記第１の主面上の一部および前記第２の主面上の一部のうちの少なくとも一方、に配置される第１の外部電極と、前記第２の内部電極層に接続され、前記第２の端面上、および、前記第１の主面上の一部および前記第２の主面上の一部のうちの少なくとも一方、に配置される第２の外部電極と、を有する、積層セラミックコンデンサであって、前記積層体の前記第１の端面と前記第２の端面とを結ぶ前記長さ方向の長さをｌ、前記第１の側面と前記第２の側面とを結ぶ前記幅方向の長さをｗ、前記第１の主面と前記第２の主面とを結ぶ前記高さ方向の長さをｔとしたとき、ｗ＞ｌ＞ｔの寸法関係にあり、前記第１の内部電極層は、前記積層体の内部に位置し、前記第２の内部電極層と対向する第１の対向電極部と、前記第１の対向電極部よりも幅方向寸法が大きく、前記第１の端面、前記第１の側面の一部、および前記第２の側面の一部、に露出するように配置される第１の引き出し部と、を有し、前記第２の内部電極層は、前記積層体の内部に位置し、前記第１の内部電極層と対向する第２の対向電極部と、前記第２の対向電極部よりも幅方向寸法が大きく、前記第２の端面、前記第１の側面の一部、および前記第２の側面の一部、に露出するように配置される第２の引き出し部と、を有し、前記第１の引き出し部および前記第２の引き出し部における、前記第１の側面の一部および前記第２の側面の一部にそれぞれ露出する部分である側面露出部の前記長さ方向の寸法をｅ１としたとき、当該ｅ１は、前記積層体の前記長さ方向の寸法に対して１０％以上４４％以下であり、前記第１の主面上の一部および前記第２の主面上の一部のうちの少なくとも一方に配置される前記第１の外部電極における、前記第２の端面側の先端から前記第１の端面側の端部までの長さ方向の長さ、および、前記第１の主面上の一部および前記第２の主面上の一部のうちの少なくとも一方に配置される前記第２の外部電極における、前記第１の端面側の先端から前記第２の端面側の端部までの長さ方向の長さをｅ２としたとき、当該ｅ２は、前記積層体の前記長さ方向の寸法に対して１７％以上４８％以下である。

本発明によれば、機械的強度を向上させることができ、これによって厚みが薄くなっても内部にクラックが発生することを抑制できるＬＷ逆転タイプの積層セラミックコンデンサを提供することができる。

実施形態に係る積層セラミックコンデンサの外観斜視図である。 図１のII方向矢視図である。 図３は、図２のIII方向矢視図である。 図２のIV方向矢視図である。 図３のV－V断面図である。 図５のVI－VI断面図である。 図５のVIIA－VIIA断面図である。 図５のVIIB－VIIB断面図である。 図３のVIII－VIII断面図である。 図５のIXAで示す部分の拡大図である。 図５のIXBで示す部分の拡大図である。 上記実施形態に係る積層セラミックコンデンサの外部電極の層構成の変形例を示す断面図であり、図９Ａに対応する図である。 上記実施形態に係る積層セラミックコンデンサの外部電極の層構成の変形例を示す断面図であり、図９Ｂに対応する図である。 上記実施形態に係る積層セラミックコンデンサの製造工程における途中状態を示す図である。 上記実施形態の積層セラミックコンデンサの製造工程における途中状態を示す図である。 上記実施形態の積層セラミックコンデンサの製造工程における途中状態を示す図である。 上記実施形態に係る積層セラミックコンデンサにおいて外部電極の形状が異なる第１変形例が適用された積層セラミックコンデンサを示す外観斜視図であり、図１に対応する図である。 図１４のXV－XV断面図である。 図１５のXVIで示す部分の拡大図である。 上記実施形態に係る積層セラミックコンデンサにおいて外部電極の形状が異なる第２変形例が適用された積層セラミックコンデンサを示す外観斜視図であり、図１に対応する図である。 上記実施形態に係る積層セラミックコンデンサにおいて外部電極の形状が異なる第２変形例が適用された積層セラミックコンデンサを示す外観斜視図であり、図１に対応する図である。 実施例で行った機械強度試験の方法を説明する図である。

以下、図面を参照しながら実施形態に係る積層セラミックコンデンサ１について説明する。図１は、実施形態に係る積層セラミックコンデンサ１の外観斜視図である。図２は、図１のII方向矢視図である。図３は、図２のIII方向矢視図である。図４は、図２のIV方向矢視図である。図５は、図３のV－V断面図である。図６は、図５のVI－VI断面図である。図７Ａは、図５のVIIA－VIIA断面図である。図７Ｂは、図５のVIIB－VIIB断面図である。図８は、図３のVIII－VIII断面図である。図９Ａは、図５のIXAで示す部分の拡大図である。図９Ｂは、図５のIXBで示す部分の拡大図である。

図１に示すように、実施形態に係る積層セラミックコンデンサ１は、略直方体形状を有している。積層セラミックコンデンサ１は、略直方体形状を有する積層体１０と、積層体１０の両端部のそれぞれに互いに離間して配置された一対の外部電極４０と、を備えている。

図１において、矢印Ｔは、積層セラミックコンデンサ１および積層体１０の高さ方向を示している。この高さ方向Ｔは、積層セラミックコンデンサ１および積層体１０の厚み方向でもある。図１において、矢印Ｌは、積層セラミックコンデンサ１および積層体１０の、高さ方向Ｔに直交する長さ方向を示している。図１において、矢印Ｗは、積層セラミックコンデンサ１および積層体１０の、高さ方向Ｔおよび長さ方向Ｌに直交する幅方向を示している。一対の外部電極４０は、積層体１０の長さ方向Ｌの一端部および他端部にそれぞれ配置されている。

図１～図８には、ＸＹＺ直交座標系が示されている。積層セラミックコンデンサ１および積層体１０の長さ方向Ｌは、Ｙ方向と対応している。積層セラミックコンデンサ１および積層体１０の幅方向Ｗは、Ｘ方向と対応している。積層セラミックコンデンサ１および積層体１０の高さ方向Ｔは、Ｚ方向と対応している。ここで、図５に示す断面はＬＴ断面とも称される。図６に示す断面はＷＴ断面とも称される。図７Ａおよび図７Ｂに示す断面はＬＷ断面とも称される。なお、後述する図１４、図１５、図１７および図１８にも、同様にＸＹＺ直交座標系が示されている。

（積層体）
図１～図６に示すように、積層体１０は、高さ方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、高さ方向Ｔに直交する長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、高さ方向Ｔおよび長さ方向Ｌに直交する幅方向Ｗに相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、を含む。

積層体１０の第１の主面ＴＳ１と第２の主面ＴＳ２とを結ぶ長さが、積層体１０の高さ方向Ｔの寸法である。以下においてはこの積層体１０の高さ方向Ｔの寸法を、ｔまたは寸法ｔという場合がある。積層体１０の第１の端面ＬＳ１と第２の端面ＬＳ２とを結ぶ長さが、積層体１０の長さ方向Ｌの寸法である。以下においてはこの積層体１０の長さ方向Ｌの寸法を、ｌまたは寸法ｌという場合がある。積層体１０の第１の側面ＷＳ１と第２の側面ＷＳ２とを結ぶ長さが、積層体１０の幅方向Ｗの寸法である。以下においてはこの積層体１０の幅方向Ｗの寸法を、ｗまたは寸法ｗという場合がある。

積層体１０は、その角部および稜線部に丸みがつけられていることが好ましい。角部は、積層体１０の３面が交わる部分であり、稜線部は、積層体１０の２面が交わる部分である。なお、積層体１０を構成する表面の一部または全部に、凹凸などが形成されていてもよい。

図５および図６に示すように、積層体１０は、内層部１１と、高さ方向Ｔにおいて内層部１１を挟み込むように配置された第１の主面側外層部１２および第２の主面側外層部１３と、を有する。

内層部１１は、高さ方向Ｔに交互に積層される複数の誘電体層２０および複数の内部電極層３０を含む。高さ方向Ｔは、すなわち複数の誘電体層２０および複数の内部電極層３０の積層方向であり、かつ、積層セラミックコンデンサ１および積層体１０の厚み方向である。

内層部１１は、高さ方向Ｔにおいて、最も第１の主面ＴＳ１側に位置する内部電極層３０から最も第２の主面ＴＳ２側に位置する内部電極層３０までを含む。内層部１１では、複数の内部電極層３０が誘電体層２０を介して対向して配置されている。内層部１１は、静電容量を発生させ実質的にコンデンサとして機能する部分である。なお、内層部１１は、有効層部ともいう。

複数の誘電体層２０は、誘電体材料により構成される。誘電体材料は、例えば、セラミック材料である。誘電体材料は、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、またはＣａＺｒＯ_３などの成分を含む誘電体セラミックであってもよい。これらの成分が主成分である場合、所望とする積層体の特性に応じて、例えば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの、主成分よりも含有量が少ない副成分が添加されていてもよい。

誘電体層２０の寸法ｔである厚みは、０．４μｍ以上２μｍ以下であることが好ましい。積層される誘電体層２０の枚数は、１０枚以上２００枚以下であることが好ましい。なお、この誘電体層２０の枚数は、内層部１１の誘電体層の枚数と第１の主面側外層部１２および第２の主面側外層部１３の誘電体層の枚数との総数である。

複数の内部電極層３０は、複数の第１の内部電極層３１と、複数の第２の内部電極層３２と、を含む。第１の内部電極層３１と第２の内部電極層３２とが、その間に誘電体層２０を挟んで高さ方向Ｔに交互に配置されている。第１の内部電極層３１は、第１の端面ＬＳ１に引き出されている。第２の内部電極層３２は、第２の端面ＬＳ２に引き出されている。なお、以下においては、第１の内部電極層３１と第２の内部電極層３２とを区別して説明する必要のない場合には、第１の内部電極層３１と第２の内部電極層３２とをまとめて内部電極層３０という場合がある。

図７Ａに示すように、第１の内部電極層３１は、第１の対向電極部３１Ａと、第１の引き出し部３１Ｂと、を有する。第１の対向電極部３１Ａは、誘電体層２０を間に挟んで第２の内部電極層３２に対向する領域であり、積層体１０の内部に位置する。第１の引き出し部３１Ｂは、第１の対向電極部３１Ａから第１の端面ＬＳ１、第１の側面ＷＳ１の一部、および第２の側面ＷＳ２の一部に引き出されている部分である。第１の引き出し部３１Ｂは、第１の対向電極部３１Ａに接続され、第１の端面ＬＳ１、第１の側面ＷＳ１の一部、および第２の側面ＷＳ２の一部に露出している。

図７Ｂに示すように、第２の内部電極層３２は、第２の対向電極部３２Ａと、第２の引き出し部３２Ｂと、を有する。第２の対向電極部３２Ａは、誘電体層２０を間に挟んで第１の内部電極層３１に対向する領域であり、積層体１０の内部に位置する。第２の引き出し部３２Ｂは、第２の対向電極部３２Ａから第２の端面ＬＳ２、第１の側面ＷＳ１の一部、および第２の側面ＷＳ２の一部に引き出されている部分である。第２の引き出し部３２Ｂは、第２の対向電極部３２Ａに接続され、第２の端面ＬＳ２、第１の側面ＷＳ１の一部、および第２の側面ＷＳ２の一部に露出している。

図８は、図３に示す積層セラミックコンデンサ１のXIII－XIII線に沿った断面図であり、積層体１０の第１の側面ＷＳ１を示している。なお、図７Ａおよび図７Ｂにおいても、図８の断面図の位置を示すXIII－XIII線を示している。図８に示すように、積層体１０の第１の側面ＷＳ１には、第１の内部電極層３１の第１の引き出し部３１Ｂと、第２の内部電極層３２の第２の引き出し部３２Ｂと、が露出している。

また、図示は省略するが、第１の側面ＷＳ１側と同様に、第２の側面ＷＳ２側にも、第１の内部電極層３１の第１の引き出し部３１Ｂと、第２の内部電極層３２の第２の引き出し部３２Ｂと、が露出している。

これにより、第１の内部電極層３１の第１の引き出し部３１Ｂと、第２の内部電極層３２の第２の引き出し部３２Ｂとの距離を短くすることができるため、電流が流れる経路を短くすることが可能となる。よって、ＥＳＬを減少させることができる。

以下においては、第１の引き出し部３１Ｂおよび第２の引き出し部３２Ｂの第１の側面ＷＳ１の一部に露出する部分、および、第１の引き出し部３１Ｂおよび第２の引き出し部３２Ｂの第２の側面ＷＳ２の一部に露出する部分を、まとめて内部電極層３０の側面露出部３３という場合がある。そして、この側面露出部３３の長さ方向Ｌの寸法を、ｅ１または寸法ｅ１という場合がある。

本実施形態では、第１の対向電極部３１Ａと第２の対向電極部３２Ａとが誘電体層２０を介して互いに対向することにより容量が形成され、コンデンサの特性が発現する。

第１の対向電極部３１Ａおよび第２の対向電極部３２Ａの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。

第１の引出き出し部３１Ｂおよび第２の引き出し部３２Ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。

なお、第１の引き出し部３１Ｂの幅方向Ｗの寸法は、第１の対向電極部３１Ａの幅方向の寸法よりも大きい。第２の引き出し部３２Ｂの幅方向Ｗの寸法は、第２の対向電極部３２Ａの幅方向の寸法よりも大きい。これにより、積層セラミックコンデンサ１の強度を向上させることができるだけでなく、内部電極層３０と外部電極４０間のコンタクト面積が増えることで電流経路が広くなるため、積層セラミックコンデンサ１のＥＳＬを減少させることができる。

第１の内部電極層３１の第１の引き出し部３１Ｂ、および第２の内部電極層３２の第２の引き出し部３２Ｂのそれぞれの側面露出部３３の長さ方向の寸法ｅ１は、積層体１０の長さ方向Ｌの寸法ｌに対して、１０％以上４４％以下であることが好ましい。

上記寸法ｅ１が、積層体１０の長さ方向Ｌの寸法ｌに対して１０％以上４４％以下であることにより、ＬＷ逆転タイプの積層セラミックコンデンサ１であっても、積層体１０内における内部電極層３０の面積を向上させることができる。このため、誘電体層２０の部分よりも強度が高い内部電極層３０の面積割合を大きくすることができる。その結果、積層セラミックコンデンサ１の強度を向上させることができ、内部にクラックが発生することを抑制できる。具体的には、積層セラミックコンデンサ１の製造時において、内部電極層３０のパターンを焼結して内部電極層３０を形成する際に、内部電極層３０の総量が増加することで圧縮応力を向上させることができる。その結果、外部から加わる応力に対して耐性が強くなり、積層セラミックコンデンサ１の強度を向上させることができる。

上記寸法ｅ１が、積層体１０の長さ方向Ｌの寸法に対して１０％よりも小さい場合には、積層体１０内における内部電極層３０の面積を十分に増大させることができず、機械的強度を確保し難い。このため、外部から応力が加わった際に、積層セラミックコンデンサ１の内部にクラックが生じる場合がある。また、寸法ｅ１が、積層体１０の長さ方向Ｌの寸法に対して４４％よりも大きくなった場合には、第１の外部電極４０Ａと第２の外部電極４０Ｂとの間の長さ方向Ｌの距離が近くなるため、マイグレーションが発生し、耐湿性が低下する可能性がある。

複数の第１の引き出し部３１Ｂにおける側面露出部３３のそれぞれの長さ方向Ｌの寸法ｅ１は、具体的には、３０μｍ以上２３０μｍ以下であることが好ましい。複数の第２の引き出し部３２Ｂにおける側面露出部３３のそれぞれの長さ方向Ｌの寸法ｅ１は、具体的には、３０μｍ以上２３０μｍ以下であることが好ましい。

なお、上記寸法ｅ１は、例えば次の方法で測定することができる。積層体１０を、高さ方向Ｔの真ん中の位置、すなわちｔ／２の位置まで第１の主面ＴＳ１側をＬＷ断面と平行となるように研磨する。そして、マイクロスコープを用いて、研磨により露出したＬＷ断面における、第１の引き出し部３１Ｂの第１の側面ＷＳ１側の側面露出部３３および第２の側面ＷＳ２側の側面露出部３３と、第２の引き出し部３２Ｂの第１の側面ＷＳ１側の側面露出部３３および第２の側面ＷＳ２側の側面露出部３３と、をそれぞれ測定する。そしてそれら４つの測定値の平均値を、測定した積層セラミックコンデンサ１における側面露出部３３の長さ方向Ｌの寸法ｅ１とする。

積層体１０は、対向電極部１１Ｅを有する。対向電極部１１Ｅは、図５～図７Ｂに示すように、第１の内部電極層３１の第１の対向電極部３１Ａと、第２の内部電極層３２の第２の対向電極部３２Ａとが対向する部分である。対向電極部１１Ｅは、内層部１１の一部として構成されている。なお、対向電極部１１Ｅは、コンデンサ有効部ともいう。

第１の内部電極層３１および第２の内部電極層３２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成される。合金を用いる場合、第１の内部電極層３１および第２の内部電極層３２は、例えばＡｇ－Ｐｄ合金等により構成されてもよい。

第１の内部電極層３１および第２の内部電極層３２のそれぞれの厚みは、例えば、０．２μｍ以上２．０μｍ以下であることが好ましい。第１の内部電極層３１および第２の内部電極層３２の枚数は、合わせて１５枚以上２００枚以下であることが好ましい。

図５および図６に示すように、第１の主面側外層部１２は、第１の主面ＴＳ１側に位置している。第１の主面側外層部１２は、第１の主面ＴＳ１と、内層部１１の第１の主面ＴＳ１側の最表面である第１の最表面１１Ｈ上および第１の最表面１１Ｈの延長面１１ｈ上との間に位置する。第２の主面側外層部１３は、第２の主面ＴＳ２側に位置している。第２の主面側外層部１３は、第１の主面ＴＳ１と、内層部１１の第２の主面ＴＳ２側の最表面である第２の最表面１１Ｆ上および第２の最表面１１Ｆの延長面１１ｆ上との間に位置する。第１の主面側外層部１２および第２の主面側外層部１３は、いずれも複数の誘電体層２０の集合体である。第１の主面側外層部１２および第２の主面側外層部１３で用いられる誘電体層２０は、いずれも内層部１１で用いられる誘電体層２０と同じものであってもよい。

第１の主面側外層部１２および第２の主面側外層部１３のうちのいずれか、あるいは双方の厚み、すなわち高さ方向Ｔの寸法は、内層部１１の厚みの１５％以上３５％以下であることが好ましい。これにより、静電容量の確保と積層セラミックコンデンサ１の強度向上の両立を図ることができる。

なお、内層部１１、第１の主面側外層部１２および第２の主面側外層部１３の厚みは、例えば次の方法で測定できる。積層セラミックコンデンサ１の幅方向Ｗの長さが１／２となるまで、第１の側面を研磨して幅方向Ｗの中央のＬＴ断面を露出させる。そして、マイクロスコープを用いて、そのＬＴ断面における内層部１１、第１の主面側外層部１２および第２の主面側外層部１３の厚みをそれぞれ測定する。

積層体１０は、端面側外層部を有する。端面側外層部は、図５、図７Ａおよび図７Ｂに示すように、第１の端面ＬＳ１側に位置する第１の端面側外層部ＬＧ１と、第２の端面ＬＳ２側に位置する第２の端面側外層部ＬＧ２と、を有する。第１の端面側外層部ＬＧ１は、対向電極部１１Ｅと第１の端面ＬＳ１との間に位置する誘電体層２０および第１の引き出し部３１Ｂを含む部分である。すなわち、第１の端面側外層部ＬＧ１は、複数枚の誘電体層２０の第１の端面ＬＳ１側の部分と複数枚の第１の引き出し部３１Ｂの集合体である。第２の端面側外層部ＬＧ２は、対向電極部１１Ｅと第２の端面ＬＳ２との間に位置する誘電体層２０および第２の引き出し部３２Ｂを含む部分である。すなわち、第２の端面側外層部ＬＧ２は、複数枚の誘電体層２０の第２の端面ＬＳ２側の部分と複数枚の第２の引き出し部３２Ｂの集合体である。なお、第１の端面側外層部ＬＧ１および第２の端面側外層部ＬＧ２は、Ｌギャップまたはエンドギャップともいう。

積層体１０は、側面側外層部を有する。側面側外層部は、図６、図７Ａおよび図７Ｂに示すように、第１の側面ＷＳ１側に位置する第１の側面側外層部ＷＧ１と、第２の側面ＷＳ２側に位置する第２の側面側外層部ＷＧ２と、を有する。第１の側面側外層部ＷＧ１は、対向電極部１１Ｅと第１の側面ＷＳ１との間に位置する誘電体層２０を含む部分である。すなわち、第１の側面側外層部ＷＧ１は、複数枚の誘電体層２０の第１の側面ＷＳ１側の部分の集合体である。第２の側面側外層部ＷＧ２は、対向電極部１１Ｅと第２の側面ＷＳ２との間に位置する誘電体層２０を含む部分である。すなわち、第２の側面側外層部ＷＧ２は、複数枚の誘電体層２０の第２の側面ＷＳ２側の部分の集合体である。なお、第１の側面側外層部ＷＧ１および第２の側面側外層部ＷＧ２は、Ｗギャップまたはサイドギャップともいう。

図４～図７Ｂに示すように、積層体１０の第１の端面ＬＳ１と第２の端面ＬＳ２とを結ぶ長さ方向Ｌの長さをｌ、第１の側面ＷＳ１および第２の側面ＷＳ２を結ぶ幅方向Ｗの長さをｗ、第１の主面ＴＳ１および第２の主面ＴＳ２を結ぶ高さ方向Ｔの長さをｔとしたとき、これらの寸法関係は、ｗ＞ｌ＞ｔとなっている。すなわち、積層体１０の長さｌは幅ｗよりも小さい。これにより、第１の内部電極層３１と第２の内部電極層３２との間の電流経路が短くなるだけでなく、第１の内部電極層３１の第１の引き出し部３１Ｂと第２の内部電極層３２の第２の引き出し部３２Ｂの面積を大きくすることができる。このため、積層セラミックコンデンサ１のＥＳＬを減少させることができる。

具体的には、積層体１０の第１の端面ＬＳ１と第２の端面ＬＳ２とを結ぶ長さ方向Ｌの長さｌは、０．３０ｍｍ以上０．６０ｍｍ以下であることが好ましい。また、積層体１０の第１の側面ＷＳ１と第２の側面ＷＳ２とを結ぶ幅方向Ｗの長さｗは、０．６０ｍｍ以上１．０ｍｍ以下であることが好ましい。

また、積層体１０の第１の主面ＴＳ１と第２の主面ＴＳ２とを結ぶ高さ方向Ｔの長さｔは、１５０μｍ以下であることが好ましい。これにより、高密度実装が可能となる。また、積層体１０の第１の主面ＴＳ１と第２の主面ＴＳ２とを結ぶ高さ方向Ｔの長さｔは、１００μｍ以下であることが好ましい。これにより、より高密度実装が可能となる。

なお、積層体１０のｌ、ｗ、ｔの各寸法は、例えば以下の方法により測定することができる。

まず、積層体１０の寸法ｗを測定する。具体的には、積層体１０の長さ方向Ｌにおける真ん中の位置、すなわち積層体１０のｌ／２の位置において、積層体１０の寸法ｗをマイクロスコープにより測定する。

次に、積層体１０の寸法ｌおよび寸法ｔを測定する。まず、寸法ｗを測定した積層体１０と同一の積層体１０を、積層体１０の幅方向Ｗにおける真ん中の位置、すなわち積層体１０のｗ／２の位置まで、ＬＴ断面と平行となるように研磨する。そして、研磨により露出したＬＴ断面を、マイクロスコープにより観察する。積層体１０の寸法ｌは、ＬＴ断面における、積層体１０の高さ方向Ｔにおける真ん中の位置、すなわち積層体１０のｔ／２の位置において、マイクロスコープにより測定する。積層体１０の寸法ｔは、ＬＴ断面における、積層体１０の長さ方向Ｌにおける真ん中の位置、すなわち積層体１０のｌ／２の位置において、マイクロスコープにより測定する。

（外部電極）
外部電極４０は、図５に示すように、積層体１０の第１の端面ＬＳ１側に配置された第１の外部電極４０Ａと、積層体１０の第２の端面ＬＳ２上側に配置された第２の外部電極４０Ｂと、を有する。第１の外部電極４０Ａは、第１の端面ＬＳ１に露出する複数の第１の内部電極層３１のそれぞれの第１の引き出し部３１Ｂに接触している。これにより、第１の外部電極４０Ａは複数の第１の内部電極層３１に電気的に接続している。第２の外部電極４０Ｂは、第２の端面ＬＳ２に露出する複数の第２の内部電極層３２のそれぞれの第２の引き出し部３２Ｂに接触している。これにより、第２の外部電極４０Ｂは複数の第２の内部電極層３２に電気的に接続している。

第１の外部電極４０Ａは、第１の端面ＬＳ１上、および、第１の主面ＴＳ１上の一部および第２の主面ＴＳ２上の一部のうちの少なくとも一方、に配置される。図５、図７Ａおよび図７Ｂに示すように、本実施形態の第１の外部電極４０Ａは、第１の端面ＬＳ１上、第１の主面ＴＳ１上の一部、第１の側面ＷＳ１上の一部および第２の側面ＷＳ２上の一部に配置されており、第２の主面ＴＳ２上には配置されていない。なお、以下においては、第１の外部電極４０Ａと第２の外部電極４０Ｂとを区別して説明する必要のない場合には、第１の外部電極４０Ａと第２の外部電極４０Ｂとをまとめて外部電極４０という場合がある。

本実施形態の第１の外部電極４０Ａは、第１の端面ＬＳ１上に位置する第１面部４０Ａ１と、第１の主面ＴＳ１上の一部に位置する第２面部４０Ａ２と、第１の側面ＷＳ１上の一部に位置する第３面部４０Ａ３と、第２の側面ＷＳ２上の一部に位置する第４面部４０Ａ４と、を有する。

第１面部４０Ａ１は、第１の端面ＬＳ１の全体を覆っており、第１の内部電極層３１の第１の引き出し部３１Ｂに接続される部分である。第２面部４０Ａ２は、実装基板のランドに接続される部分である。

第３面部４０Ａ３は、第１の側面ＷＳ１に露出する第１の内部電極層３１の、第１の引き出し部３１Ｂの側面露出部３３に接続される部分である。第５面部４０Ａ５は、第２の側面ＷＳ２に露出する第１の内部電極層３１の、第１の引き出し部３１Ｂの側面露出部３３に接続される部分である。

第１の外部電極４０Ａの第３面部４０Ａ３および第４面部４０Ａ４の長さ方向Ｌの寸法ｅ２は、積層体１０の長さ方向Ｌの寸法ｌに対して１７％以上４８％以下であることが好ましい。図２および図３に示すように、寸法ｅ２は、第１の外部電極４０Ａにおける、第２の端面ＬＳ２側の先端４１Ａから第１の端面ＬＳ１側の端部４２Ａまでの長さである。

第２の外部電極４０Ｂは、第２の端面ＬＳ２上、および、第１の主面ＴＳ１上の一部および第２の主面ＴＳ２上の一部のうちの少なくとも一方、に配置される。図５、図７Ａおよび図７Ｂに示すように、本実施形態の第２の外部電極４０Ｂは、第２の端面ＬＳ２上、第１の主面ＴＳ１上の一部、第１の側面ＷＳ１上の一部および第２の側面ＷＳ２上の一部に配置されており、第２の主面ＴＳ２上には配置されていない。

本実施形態の第２の外部電極４０Ｂは、第２の端面ＬＳ２上に位置する第６面部４０Ｂ１と、第１の主面ＴＳ１上の一部に位置する第７面部４０Ｂ２と、第１の側面ＷＳ１上の一部に位置する第８面部４０Ｂ３と、第２の側面ＷＳ２上の一部に位置する第９面部４０Ｂ４と、を有する。

第６面部４０Ｂ１は、第２の端面ＬＳ２の全体を覆っており、第２の内部電極層３２の第２の引き出し部３２Ｂに接続される部分である。第７面部４０Ｂ２は、実装基板のランドに接続される部分である。

第８面部４０Ｂ３は、第１の側面ＷＳ１に露出する第２の内部電極層３２の、第２の引き出し部３２Ｂに接続される部分である。第１０面部４０Ｂ５は、第２の側面ＷＳ２に露出する第２の内部電極層３２の、第２の引き出し部３２Ｂに接続される部分である。

第２の外部電極４０Ｂの第８面部４０Ｂ３および第９面部４０Ｂ４の長さ方向Ｌの寸法ｅ２は、積層体１０の長さ方向Ｌの寸法ｌに対して１７％以上４８％以下であることが好ましい。寸法ｅ２は、第２の外部電極４０Ｂにおける、第１の端面ＬＳ１側の先端４１Ｂから第２の端面ＬＳ２側の端部４２Ｂまでの長さである。

第１の外部電極４０Ａおよび第２の外部電極４０Ｂのそれぞれの寸法ｅ２が、積層体１０の長さ方向Ｌの寸法ｌに対して１７％以上４８％以下であることにより、本実施形態の効果である、機械的強度の向上によるクラック発生の抑制という効果を、外部電極４０の機能を損なうことなく適切に得ることが可能となる。

第１の外部電極４０Ａおよび第２の外部電極４０Ｂのそれぞれの寸法ｅ２が、積層体１０の長さ方向Ｌの寸法ｌに対して１７％よりも小さい場合には、実装基板との接合面積が十分に確保することができなくなるため、セルフアライメント効果が低下し、積層セラミックコンデンサ１の実装不良に繋がる場合がある。

また、第１の外部電極４０Ａ第２の外部電極４０Ｂのそれぞれの寸法ｅ２が、積層体１０の長さ方向Ｌの寸法ｌに対して４８％よりも大きい場合には、実装基板への実装時において、積層セラミックコンデンサ１が回転してしまい、２つの実装ランドに対して第１の外部電極４０Ａもしくは第２の外部電極４０Ｂが跨るように実装されてしまい、ショート不良が発生する場合がある。さらに、第１の外部電極４０Ａと第２の外部電極４０Ｂとの間の長さ方向Ｌの距離が近くなるため、マイグレーションが発生し、耐湿性が低下する可能性がある。

なお、上述のセルフアライメント効果とは、はんだ付けに際して溶融したはんだにその表面積が小さくなるような力、すなわち表面張力が作用することにより、溶融したはんだによって支持された実装の対象となる電子素子が移動することで、その位置決めが行われる効果のことである。このセルフアライメント効果が得られることにより、実装時の位置ずれが抑制される。

第１の外部電極４０Ａおよび第２の外部電極４０Ｂのそれぞれの寸法ｅ２は、具体的には、５０μm以上２５０μm以下であることが好ましい。

第１の外部電極４０Ａおよび第２の外部電極４０Ｂのそれぞれの寸法ｅ２の測定方法は、外観からメジャーを使用して測定することができる。具体的には、第１の外部電極４０Ａの幅方向Ｗの真ん中のｅ２寸法と、第２の外部電極４０Ｂの幅方向Ｗの真ん中のｅ２寸法とをメジャーで測定し、その平均値をe２とする。

図９Ａに示すように、第１の外部電極４０Ａは、下地電極層としての第１の下地電極層５０Ａと、第１の下地電極層５０Ａ上に配置された第１のめっき層６０Ａと、を有する。第１の下地電極層５０Ａは、積層体１０の表面に配置される。第１のめっき層６０Ａは、第１の下地電極層５０Ａを覆うように配置される。

図９Ｂに示すように、第２の外部電極４０Ｂは、下地電極層としての第２の下地電極層５０Ｂと、第２の下地電極層５０Ｂ上に配置された第２のめっき層６０Ｂと、を有する。第２の下地電極層５０Ｂは、積層体１０の表面に配置される。第２のめっき層６０Ｂは、第２の下地電極層５０Ｂを覆うように配置される。

第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層、薄膜層等から選ばれる少なくとも１つを含む。

第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、本実施形態においては、薄膜層である。薄膜層は、金属粒子が堆積された層である。

第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂを薄膜層で形成する場合は、スパッタリング法または蒸着法等の薄膜形成法により形成されていることが好ましい。ここではスパッタリング法で形成されたスパッタ電極について説明する。

本実施形態の第１の下地電極層５０Ａは、スパッタ電極により形成された第１の薄膜層５１Ａにより構成されている。第２の下地電極層５０Ｂは、スパッタ電極により形成された第２の薄膜層５１Ｂにより構成されている。スパッタ電極で第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂを形成する場合は、積層体１０の第１の主面ＴＳ１に直接スパッタ電極を形成することが好ましい。

図５および図９Ａに示すように、スパッタ電極で形成される第１の薄膜層５１Ａは、第１の主面ＴＳ１上の第１の端面ＬＳ１側の一部に配置されている。具体的には、第１の薄膜層５１Ａは、第１の主面ＴＳ１上における、図４に示される第１の外部電極４０Ａに覆われている部分に配置されていることが好ましい。

さらに、第１の薄膜層５１Ａは、第１の主面ＴＳ１上の一部と、第１の主面ＴＳ１上の一部から連続して第１の端面ＬＳ１の一部に若干周り込むように配置されていることが好ましい。

例えば、後述の製造工程の説明に用いられる図１１に示されるように、積層体１０の稜線部に丸み等の面取り部Ｃが形成されている場合、第１の薄膜層５１Ａは、第１の主面ＴＳ１の第１の端面ＬＳ１側の一部と、その部分に連続する第１の端面ＬＳ１側の面取り部Ｃに配置されていることが好ましい。これであれば、スパッタリング法等による薄膜層の形成が容易である。

以上の方法により、めっき層を形成する際に、第１の端面ＬＳ１上の一部に配置される第１の薄膜層５１Ａと、第１の端面ＬＳ１上に露出している内部電極層３０との距離をコントロールすることができる。よって、第１の端面ＬＳ１上の一部に配置される第１の薄膜層５１Ａと、第１の端面ＬＳ１上に露出している内部電極層３０との間の積層体１０の表面上においても、めっき層を堆積させることが容易となる。

図５および図９Ｂに示すように、スパッタ電極で形成される第２の薄膜層５１Ｂは、第１の主面ＴＳ１上の第２の端面ＬＳ２側の一部に配置されている。具体的には、第２の薄膜層５１Ｂは、第１の主面ＴＳ１上における、図４に示される第２の外部電極４０Ｂに覆われている部分に配置されていることが好ましい。

さらに、第２の薄膜層５１Ｂは、第１の主面ＴＳ１上の一部と、第１の主面ＴＳ１上の一部から連続して第２の端面ＬＳ２の一部に若干周り込むように配置されていることが好ましい。

例えば、後述の製造工程の説明に用いられる図１１に示されるように、積層体１０の稜線部に丸み等の面取り部Ｃが形成されている場合、第２の薄膜層５１Ｂは、第１の主面ＴＳ１の第２の端面ＬＳ２側の一部と、その部分に連続する第２の端面ＬＳ２側の面取り部Ｃに配置されていることが好ましい。これであれば、スパッタリング法等による薄膜層の形成が容易である。

以上の方法により、めっき層を形成する際に、第２の端面ＬＳ２上の一部に配置される第２の薄膜層５１Ｂと、第２の端面ＬＳ２上に露出している内部電極層３０との距離をコントロールすることができる。よって、第２の端面ＬＳ２上の一部に配置される第２の薄膜層５１Ｂと、第２の端面ＬＳ２上に露出している内部電極層３０との間の積層体１０の表面上においても、めっき層を堆積させることが容易となる。

スパッタ電極により形成される第１の薄膜層５１Ａおよび第２の薄膜層５１Ｂは、例えば、Ｍｇ、Ａｌ、Ｔｉ、Ｗ、Ｃｒ、Ｃｕ、Ｎｉ、Ａｇ、Ｃｏ、ＭｏおよびＶからなる群より選ばれる少なくとも１種の金属を含むことが好ましい。これにより、積層体１０に対する外部電極４０の固着力を高めることができる。薄膜層は、単層であってもよいし、複数層によって形成されていてもよい。例えば、Ｎｉ－Ｃｒ合金の層と、Ｎｉ－Ｃｕ合金の層の２層構造によって形成されていてもよい。

スパッタ電極により形成される第１の薄膜層５１Ａおよび第２の薄膜層５１Ｂの厚み、すなわち第１の主面ＴＳ１と第２の主面ＴＳ２とを結ぶ高さ方向Ｔの厚みは、５０ｎｍ以上４００ｎｍ以下であることが好ましく、５０ｎｍ以上１３０ｎｍ以下であることがさらに好ましい。

積層体１０の第１の主面ＴＳ１に直接スパッタ電極を形成して、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂを配置する場合は、第１の端面ＬＳ１上および第２の端面ＬＳ２上には焼き付け層の下地電極層を形成するか、下地電極層を形成せずに後述するめっき層を直接形成することが好ましい。本実施形態においては、第１の端面ＬＳ１上および第２の端面ＬＳ２上には下地電極層を形成せずに後述するめっき層を直接形成している。

なお、後述する変形例のように、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層であってもよい。焼き付け層は、金属成分と、ガラス成分もしくはセラミック成分のどちらか一方を含んでいるか、その両方を含んでいることが好ましい。金属成分は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。ガラス成分は、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。セラミック成分は、誘電体層２０と同種のセラミック材料を用いてもよいし、異なる種類のセラミック材料を用いてもよい。セラミック成分は、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、（Ｂａ，Ｃａ）ＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３等から選ばれる少なくとも１つを含む。

焼き付け層は、例えば、ガラスおよび金属を含む導電性ペーストを積層体１０に塗布して焼き付けたものである。焼き付け層は、内部電極層および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層および誘電体層を有する積層チップを焼成して積層体１０を得た後に積層体１０に導電性ペーストを塗布して焼き付けたものでもよい。なお、内部電極層および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼き付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。この場合、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。焼き付け層は、複数層であってもよい。

なお、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂを設けずに、積層体１０上に後述の第１のめっき層６０Ａおよび第２のめっき層６０Ｂが直接配置される構成であってもよい。

第１のめっき層６０Ａは、第１の下地電極層５０Ａを覆うように配置されている。

第２のめっき層６０Ｂは、第２の下地電極層５０Ｂを覆うように配置されている。

第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含んでいてもよい。第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、それぞれ複数層により形成されていてもよい。

下地電極層が薄膜層で形成されている場合には、めっき層は、下層めっき層としてのＣｕめっき層と、中層めっき層としてのＮｉめっき層と、上層めっき層としてのＳｎめっき層の３層構造で形成されていることが好ましい。すなわち、第１のめっき層６０Ａは、第１のＣｕめっき層６１Ａと、第１のＮｉめっき層６２Ａと、第１のＳｎめっき層６３Ａと、を有することが好ましい。第２のめっき層６０Ｂは、第２のＣｕめっき層６１Ｂと、第２のＮｉめっき層６２Ｂと、第２のＳｎめっき層６３Ｂと、を有することが好ましい。ただし、第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、３層構造に限らず、その他の層構成であってもよい。第１のＣｕめっき層６１Ａおよび第２のＣｕめっき層６１Ｂは、本開示における内側めっき層の一例である。第１のＮｉめっき層６２Ａ、第１のＳｎめっき層６３Ａ、第２のＮｉめっき層６２Ｂおよび第２のＳｎめっき層６３Ｂは、本開示における外側めっき層の一例である。

第１のＣｕめっき層６１Ａは、積層体１０の第１の端面ＬＳ１と、積層体１０の第１の主面ＴＳ１に配置された第１の下地電極層５０Ａとしての第１の薄膜層５１Ａと、を覆うように配置される。本実施形態においては、第１のＣｕめっき層６１Ａはさらに、積層体１０の第１の側面ＷＳ１および第２の側面ＷＳ２における、内部電極層３０が露出している側面露出部３３を覆うように配置される。このとき、第１の薄膜層５１Ａと、積層体１０の第１の端面ＬＳ１に露出している内部電極層３０との間の隙間や、積層体１０の表面に露出している複数の内部電極層３０どうしの隙間は狭く形成されているため、これらの隙間の領域にもめっき層が堆積する。

第１のＮｉめっき層６２Ａは、第１のＣｕめっき層６１Ａを覆うように配置される。第１のＳｎめっき層６３Ａは、第１のＮｉめっき層６２Ａを覆うように配置される。本実施形態においては、第１のめっき層６０Ａは、第１の内部電極層３１と直接電気的に接続されている。

第２のＣｕめっき層６１Ｂは、積層体１０の第２の端面ＬＳ２と、積層体１０の第１の主面ＴＳ１に配置された第２の下地電極層５０Ｂとしての第２の薄膜層５１Ｂと、を覆うように配置される。本実施形態においては、第２のＣｕめっき層６１Ｂはさらに、積層体１０の第１の側面ＷＳ１および第２の側面ＷＳ２における、内部電極層３０が露出している側面露出部３３を覆うように配置される。このとき、第２の薄膜層５１Ｂと、積層体１０の第２の端面ＬＳ２に露出している内部電極層３０との間の隙間や、積層体１０の表面に露出している複数の内部電極層３０どうしの隙間は狭く形成されているため、これらの隙間の領域にもめっき層が堆積する。

第２のＮｉめっき層６２Ｂは、第２のＣｕめっき層６１Ｂを覆うように配置される。第２のＳｎめっき層６３Ｂは、第２のＮｉめっき層６２Ｂを覆うように配置される。本実施形態においては、第２のめっき層６０Ｂは、第２の内部電極層３２と直接電気的に接続されている。

下地電極層を覆うようにＣｕめっき層およびＮｉめっき層からなるめっき層を設けることにより、積層セラミックコンデンサ１を実装する際のはんだによって下地電極層が侵食されることが抑制される。また、Ｎｉめっき層の表面に、さらに、Ｓｎめっき層を設けることにより、積層セラミックコンデンサ１を実装する際のはんだの濡れ性を向上させることができる。これにより、積層セラミックコンデンサ１を容易に実装することができる。

めっき層一層あたりの厚みは、２μｍ以上１５μｍ以下であることが好ましい。すなわち、第１のＣｕめっき層６１Ａ、第１のＮｉめっき層６２Ａ、第１のＳｎめっき層６３Ａ、第２のＣｕめっき層６１Ｂ、第２のＮｉめっき層６２Ｂ、および第２のＳｎめっき層６３Ｂのそれぞれの平均厚みは、２μｍ以上１５μｍ以下であることが好ましい。より具体的には、第１のＣｕめっき層６１Ａおよび第２のＣｕめっき層６１Ｂのそれぞれの平均厚みは、５μｍ以上８μｍ以下であることがより好ましい。また、第１のＮｉめっき層６２Ａ、第１のＳｎめっき層６３Ａ、第２のＮｉめっき層６２Ｂ、および第２のＳｎめっき層６３Ｂそれぞれの平均厚みは、２μｍ以上４μｍ以下であることがより好ましい。

積層体１０と一対の外部電極４０を含む積層セラミックコンデンサ１の全体寸法としては、高さ方向Ｔの寸法は０．０６ｍｍ以上０．１５ｍｍ以下であることが好ましく、長さ方向Ｌの寸法は０．３０ｍｍ以上０．６０ｍｍ以下であることが好ましく、幅方向Ｗの寸法は０．６０ｍｍ以上１．０ｍｍ以下であることが好ましい。本実施形態の積層セラミックコンデンサ１の長さ方向の寸法Ｌは、積層セラミックコンデンサ１の幅方向の寸法Ｗよりも小さい。すなわち実施形態に係る積層セラミックコンデンサ１は、ＬＷ逆転タイプの積層セラミックコンデンサである。

（外部電極の層構成の変形例）
次に、本実施形態の積層セラミックコンデンサ１の外部電極４０の層構成の変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付すとともに、詳細な説明を省略する。図１０Ａおよび図１０Ｂは、本実施形態の積層セラミックコンデンサ１の外部電極４０の層構成の変形例を示す断面図であり、それぞれ図９Ａおよび図９Ｂに対応する図である。本変形例においては、外部電極４０の構成が、上記実施形態とは異なる。

第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１のめっき層６０Ａを有する。本変形例の第１の下地電極層５０Ａは、第１の焼き付け層５２Ａにより構成される。本変形例の第１のめっき層６０Ａは、第１のＮｉめっき層６２Ａと、第１のＳｎめっき層６３Ａを有する。

第２の外部電極４０Ｂは、第２の下地電極層５０Ｂと、第２のめっき層６０Ｂを有する。本変形例の第２の下地電極層５０Ｂは、第２の焼き付け層５２Ｂにより構成される。本変形例の第２のめっき層６０Ｂは、第２のＮｉめっき層６２Ｂと、第２のＳｎめっき層６３Ｂを有する。

本変形例においては、第１の下地電極層５０Ａは、例えば、上述の第１の外部電極４０Ａと同様に、第１の端面ＬＳ１上に位置する第１面部と、第１の主面ＴＳ１上の一部に位置する第２面部と、第１の側面ＷＳ１上の一部に位置する第３面部と、第２の側面ＷＳ２上の一部に位置する第４面部と、を有する。なお、本変形例においては、第１の下地電極層５０Ａは、第１の内部電極層３１に接続されている。

第１のＮｉめっき層６２Ａは、第１の下地電極層５０Ａを覆うように配置される。第１のＳｎめっき層６３Ａは、第１のＮｉめっき層６２Ａを覆うように配置される。

本変形例においては、第２の下地電極層５０Ｂは、例えば、上述の第２の外部電極４０Ｂと同様に、第２の端面ＬＳ２上に位置する第６面部と、第１の主面ＴＳ１上の一部に位置する第７面部と、第１の側面ＷＳ１上の一部に位置する第８面部と、第２の側面ＷＳ２上の一部に位置する第９面部と、を有する。なお、本変形例においては、第２の下地電極層５０Ｂは、第２の内部電極層３２に接続されている。

第２のＮｉめっき層６２Ｂは、第２の下地電極層５０Ｂを覆うように配置される。第２のＳｎめっき層６３Ｂは、第２のＮｉめっき層６２Ｂを覆うように配置される。

第１の下地電極層５０Ａを構成する第１の焼き付け層５２Ａおよび第２の下地電極層５０Ｂを構成する第２の焼き付け層５２Ｂは、例えば、ガラスおよび金属を含む導電性ペーストを積層体に塗布して焼き付けたものであってもよい。なお、焼成前の積層チップと、積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼き付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。このとき、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。

下地電極層が焼き付け層で形成されている場合には、第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造であることが好ましい。この場合、積層セラミックコンデンサ１を実装する際のはんだによって下地電極層が侵食されることが、Ｎｉめっき層により抑制される。また、Ｓｎめっき層により、積層セラミックコンデンサ１を実装する際のはんだの濡れ性を向上させることができる。これにより、積層セラミックコンデンサ１を容易に実装することができる。

なお、第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、２層構造に限らず、上記実施形態と同様、Ｃｕめっきを含む３層構造で形成されていてもよいし、その他の層構成であってもよい。Ｃｕめっき層を形成した場合には、めっき液やその他の水分の浸入を抑制する効果が得られる。

めっき層一層あたりの厚みは、２μｍ以上１５μｍ以下であることが好ましい。すなわち、第１のＮｉめっき層６２Ａ、第１のＳｎめっき層６３Ａ、第２のＮｉめっき層６２Ｂ、および第２のＳｎめっき層６３Ｂのそれぞれの平均厚みは、２μｍ以上１５μｍ以下であることが好ましい。より具体的には、第１のＮｉめっき層６２Ａ、第１のＳｎめっき層６３Ａ、第２のＮｉめっき層６２Ｂ、および第２のＳｎめっき層６３Ｂのそれぞれの平均厚みは、２μｍ以上４μｍ以下であることがより好ましい。

（製造方法）
次に、本実施形態の積層セラミックコンデンサ１の製造方法について説明する。

誘電体層２０用の誘電体シートと、内部電極層３０用の導電性ペーストを準備する。誘電体層２０用の誘電体シートおよび内部電極層３０用の導電性ペーストは、いずれもバインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってもよい。導電性材料からなるペーストは、例えば、金属粉末に有機バインダおよび有機溶剤が加えられたものである。

誘電体シート上に、内部電極層３０用の導電性ペーストを、例えば、スクリーン印刷やグラビア印刷などにより、本実施形態の内部電極層３０の形状になるようにパターン設計された印刷版を用いて印刷する。これにより、第１の内部電極層３１のパターンが形成された誘電体シートと、第２の内部電極層３２のパターンが形成された誘電体シートが準備される。

内部電極層３０のパターンが印刷されていない誘電体シートを所定枚数積層することにより、第１の主面ＴＳ１側の第１の主面側外層部１２となる部分を形成する。その上に、第１の内部電極層３１のパターンが印刷された誘電体シートおよび第２の内部電極層３２のパターンが印刷された誘電体シートを順次交互に積層して、内層部１１となる部分を形成する。この内層部１１となる部分の上に、内部電極層３０のパターンが印刷されていない誘電体シートを所定枚数積層して、第２の主面ＴＳ２側の第２の主面側外層部１３となる部分を形成する。これにより、積層シートを得る。

次いで、積層シートを、静水圧プレスなどの手段によって積層方向にプレスすることにより、積層ブロックを作製する。

次いで、積層ブロックを所定のサイズにカットして個片化することにより、複数の積層チップを得る。この後、バレル研磨などにより積層チップを研磨して、角部および稜線部に丸みをつけてもよい。

次いで、積層チップを焼成して積層体１０を得る。このときの焼成温度は、誘電体層２０や内部電極層３０の材料にもよるが、例えば９００℃以上１４００℃以下であることが好ましい。

本実施形態においては、下地電極層を、薄膜層により形成する。下地電極層を薄膜層で形成する場合は、マスキングなどを行うことにより、積層体１０の外部電極を形成したい部分に薄膜層が形成される。薄膜層は、スパッタリング法または蒸着法等の薄膜形成法により形成することができる。本実施形態においては、スパッタリング法により、薄膜層としてのスパッタ電極を形成する。

図１１～図１３は、本実施形態の積層セラミックコンデンサの製造工程における途中状態を示す図であり、積層体１０に薄膜層が配置された後であって、めっき層が配置される前の状態を示している。図１１は、積層体１０に薄膜層としての第１の薄膜層５１Ａおよび第２の薄膜層５１Ｂが配置された状態を示す図であって、図５のＬＴ断面に対応する図である。図１２は、積層体１０に薄膜層としての第１の薄膜層５１Ａが配置された状態を示す図であって、図６のＷＴ断面に対応する図である。図１３は、積層体１０に第１の薄膜層５１Ａおよび第２の薄膜層５１Ｂが配置された状態を示す図であって、図８に対応する、積層体１０の第１の側面ＷＳ１の表面を示す図である。

スパッタ電極で形成される第１の薄膜層５１Ａは、第１の主面ＴＳ１上の第１の端面ＬＳ１側の一部に配置される。スパッタ電極で形成される第２の薄膜層５１Ｂは、第１の主面ＴＳ１上の第２の端面ＬＳ２側の一部に配置される。

本実施形態においては、スパッタ電極で形成される薄膜層を、第１の主面ＴＳ１上の一部に配置するとともに、第１の主面ＴＳ１上の一部から連続して第１の端面ＬＳ１の一部および第２の端面ＬＳ２の一部に若干周りむように配置する。これにより、第１の端面ＬＳ１上の一部および第２の端面ＬＳ２上の一部に回り込んで配置される薄膜層と、第１の端面ＬＳ１上および第２の端面ＬＳ２上に露出している内部電極層３０との距離をコントロールすることが可能となる。よって、第１の端面ＬＳ１上の一部および第２の端面ＬＳ２上の一部に回り込んで配置される薄膜層と、第１の端面ＬＳ１上および第２の端面ＬＳ２上に露出している内部電極層３０との間の積層体１０の表面上においても、めっき層を堆積させることが可能となる。

その後、薄膜層からなる下地電極層および積層体の表面上に、めっき層を形成する。本実施形態においては、めっき層として、Ｃｕめっき層と、Ｎｉめっき層と、Ｓｎめっき層の３層のめっき層を形成する。

めっき層を形成するにあたっては、電解めっき法で形成する。めっき工法としては、バレルめっきを用いることが好ましい。

また、めっき層は、積層体１０の第１の側面ＷＳ１および第２の側面ＷＳ２における、内部電極層３０が露出している側面露出部３３を覆うように配置する。めっき層は、積層体１０の第１の側面ＷＳ１および第２の側面ＷＳ２における、内部電極層３０が露出している側面露出部３３を覆うように配置される。このとき、薄膜層と、積層体１０の表面に露出している内部電極層３０との間の隙間や、積層体１０の表面に露出している複数の内部電極層３０どうしの隙間を狭く形成することにより、これらの隙間の領域にもめっき層が堆積する。

なお、めっき層の形成のコントロールが難しい場合には、積層体１０の表面を露出させる箇所をマスキングしてめっき層を形成してもよい。これにより、所望の形状のめっき層を形成しやすくなる。

なお、下地電極層を焼き付け層で形成する場合は、積層体１０の第１の端面ＬＳ１側において、積層体１０の第１の端面ＬＳ１上に位置する第１面部と、第１の主面ＴＳ１上の一部に位置する第２面部と、第１の側面ＷＳ１上の一部に位置する第３面部と、第２の側面ＷＳ２上の一部に位置する第４面部とに、第１の下地電極層となる導電性ペーストを塗布する。また、積層体１０の第２の端面ＬＳ２側において、積層体１０の第２の端面ＬＳ２上に位置する第６面部と、第１の主面ＴＳ１上の一部に位置する第７面部と、第１の側面ＷＳ１上の一部に位置する第８面部と、第２の側面ＷＳ２上の一部に位置する第９面部とに、第２の下地電極層となる導電性ペーストを塗布する。

なお、下地電極層を形成したくない部分には、あらかじめマスキングなどを行う。マスキングを行った後、ガラス成分と金属とを含む導電性ペーストを、例えばディッピングやスクリーン印刷などの方法により、積層体１０に塗布する。その後、焼き付け処理して下地電極層を形成する。このときの焼き付け処理の温度は、例えば７００℃以上９００℃以下であることが好ましい。

なお、焼成前の積層チップと、積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼き付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。このとき、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。この場合は、焼成前の積層チップに対して、導電性ペーストを塗布し、積層チップと積層チップに塗布した導電性ペーストを同時に焼き付けて、焼き付け層が形成された積層体１０を形成する。

その後、焼き付け層からなる下地電極層および積層体１０の表面上に、めっき層を形成する。下地電極層を焼き付け層で形成する場合は、めっき層として、例えば、Ｎｉめっき層と、Ｓｎめっき層の２層のめっき層を形成する。めっき層を形成するにあたっては、電解めっき法で形成する。めっき工法としては、バレルめっきを用いることが好ましい。

なお、めっき層の形成のコントロールが難しい場合には、積層体１０の表面を露出させる箇所をマスキングして、めっき層を形成してもよい。これにより、所望の形状のめっき層を形成しやすくなる。

このような製造工程により、積層セラミックコンデンサ１が製造される。

（外部電極の形状の変形例）
外部電極４０の構成は、上記実施形態の構成に限らない。以下、本実施形態の積層セラミックコンデンサ１の外部電極４０の形状が異なる第１変形例、第２変形例および第３変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については同じ符号を付すとともに、詳細な説明を省略する。

図１４は、第１変形例に係る外部電極４０が適用された積層セラミックコンデンサ１を示す斜視図であり、図１に対応する図である。図１５は、図１４のXV－XV断面図、すなわちＬＴ断面図であり、図５に対応する図である。

第１変形例の第１の外部電極４０Ａは、上記実施形態では無かった積層体１０の第２の主面ＴＳ２上の一部に配置される部分として、第５面部４０Ａ５をさらに有する。すなわち、第１変形例の第１の外部電極４０Ａは、第１の端面ＬＳ１上に位置する第１面部４０Ａ１と、第１の主面ＴＳ１上の一部に位置する第２面部４０Ａ２と、第１の側面ＷＳ１上の一部に位置する第３面部４０Ａ３と、第２の側面ＷＳ２上の一部に位置する第４面部４０Ａ４と、第２の主面ＴＳ２上の一部に位置する第５面部４０Ａ５と、を有する。第１の外部電極４０Ａにおいては、第２面部４０Ａ２および第５面部４０Ａ５のいずれか一方が、実装基板のランドに接続される。

第１変形例の第２の外部電極４０Ｂは、上記実施形態では無かった積層体１０の第２の主面ＴＳ２上の一部に配置される部分として、第１０面部４０Ｂ５をさらに有する。すなわち、第１変形例の第２の外部電極４０Ｂは、第２の端面ＬＳ２上に位置する第６面部４０Ｂ１と、第１の主面ＴＳ１上の一部に位置する第７面部４０Ｂ２と、第１の側面ＷＳ１上の一部に位置する第８面部４０Ｂ３と、第２の側面ＷＳ２上の一部に位置する第９面部４０Ｂ４と、第２の主面ＴＳ２上の一部に位置する第１０面部４０Ｂ５と、を有する。第２の外部電極４０Ｂにおいては、第７面部４０Ｂ２および第１０面部４０Ｂ５のいずれか一方が、実装基板のランドに接続される。

第１変形例に係る外部電極４０は、上記実施形態と同様に、下地電極層と、下地電極層上に配置されるめっき層と、を有し、下地電極層は、焼き付け層、薄膜層等から選ばれる少なくとも１つを含むものであってよい。

図１６は、図１５のXVIで示す部分の拡大図であり、図９Ａに対応する図である。すなわち図１６は第１変形例に係る第１の外部電極４０Ａを含むＬＴ断面を示している。なお、第１変形例に係る第２の外部電極４０Ｂも、第１変形例に係る第１の外部電極４０Ａと同じ構成であるため、第１の外部電極４０Ａを説明することによって第２の外部電極４０Ｂの説明を省略する。

図１６に示すように、第１変形例に係る第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１の下地電極層５０Ａ上に配置された第１のめっき層６０Ａと、を有する。第１の下地電極層５０Ａは、積層体１０の表面に配置される。第１のめっき層６０Ａは、第１の下地電極層５０Ａを覆うように配置される。

第１変形例に係る第１の下地電極層５０Ａは、スパッタ電極により形成された第１の薄膜層５１Ａにより構成されている。スパッタ電極で形成される第１の薄膜層５１Ａは、第１の主面ＴＳ１上の第１の端面ＬＳ１側の一部、および第２の主面ＴＳ２上の第１の端面ＬＳ１側の一部に配置されている。第１の薄膜層５１Ａは、第１の主面ＴＳ１上の一部と、第１の主面ＴＳ１上の一部から連続して第１の端面ＬＳ１の一部に若干周り込むように配置されていることが好ましい。第１の薄膜層５１Ａは、第２の主面ＴＳ２上の一部と、第２の主面ＴＳ２上の一部から連続して第１の端面ＬＳ１の一部に若干周りむように配置されていることが好ましい。

第１のめっき層６０Ａは、第１の下地電極層５０Ａを覆うように配置されている。第１のめっき層６０Ａは、第１のＣｕめっき層６１Ａと、第１のＮｉめっき層６２Ａと、第１のＳｎめっき層６３Ａと、を有することが好ましい。ただし、第１のめっき層６０Ａは、３層構造に限らず、その他の層構成であってもよい。

第１のＣｕめっき層６１Ａは、積層体１０の第１の端面ＬＳ１と、積層体１０の第１の主面ＴＳ１および第２の主面ＴＳ２に配置された第１の下地電極層５０Ａとしての第１の薄膜層５１Ａと、を覆うように配置される。この場合、第１のＣｕめっき層６１Ａはさらに、積層体１０の第１の側面ＷＳ１および第２の側面ＷＳ２における、内部電極層３０が露出する側面露出部３３を覆うように配置される。

第１のＮｉめっき層６２Ａは、第１のＣｕめっき層６１Ａを覆うように配置される。第１のＳｎめっき層６３Ａは、第１のＮｉめっき層６２Ａを覆うように配置される。第１のめっき層６０Ａは、第１の内部電極層３１と直接電気的に接続されている。

第１変形例の第１の外部電極４０Ａは、図１０Ａに示したように、第１の下地電極層５０Ａが第１の焼き付け層５２Ａにより構成され、第１のめっき層６０Ａが第１のＮｉめっき層６２Ａおよび第１のＳｎめっき層６３Ａを有する２層構造であってもよい。

次に、図１７を参照して外部電極４０の第２変形例を説明する。図１７は、第２変形例の外部電極４０が適用された積層セラミックコンデンサ１の斜視図であり、図１に対応している。

第２変形例に係る外部電極４０は、図１に示した上記実施形態の外部電極４０を変形させたもので、積層体１０の、第１の側面ＷＳ１上および第２の側面ＷＳ２上にそれぞれ配置される部分の、第２の主面ＴＳ２側および長さ方向Ｌの内側（第２の外部電極４０Ｂ側）が切り欠かれた形状を有する。すなわち、図１７に示すように、第１の外部電極４０Ａの第２面部４０Ａ２には、第２の主面ＴＳ２側および長さ方向Ｌの内側の部分を切り欠いた切り欠き部４５が形成されている。また、第２の外部電極４０Ｂの第８面部４０Ｂ３には、第２の主面ＴＳ２側および長さ方向Ｌの内側の部分を切り欠いた切り欠き部４５が形成されている。図１７には図示されないが、第１の外部電極４０Ａの第４面部４０Ａ４および第２の外部電極４０Ｂの第９面部４０Ｂ４のそれぞれにも、同様の切り欠き部４５が形成されている。

第２変形例に係る外部電極４０は、上記実施形態と同様の層構成、すなわち、下地層が薄膜層または焼き付け層を有し、その下地層の上に２層または３層のめっき層が形成された層構成が適用されてよい。

次に、図１８を参照して外部電極４０の第３変形例を説明する。図１８は、第３変形例の外部電極４０が適用された積層セラミックコンデンサ１の斜視図であり、図１に対応している。

第２変形例に係る外部電極４０は、図１４に示した上記第１変形例の外部電極４０を変形させたもので、積層体１０の、第１の側面ＷＳ１上および第２の側面ＷＳ２上にそれぞれ配置される部分に、凹部が形成されている。

すなわち、図１８に示すように、第１の外部電極４０Ａの第３面部４０Ａ３には、その高さ方向Ｔの真ん中に、幅方向Ｗの内側から外側に凹む凹部４６が形成されている。凹部４６は、幅方向Ｗの内側すなわち第２の端面ＬＳ２側に開口している。また、第２の外部電極４０Ｂの第８面部４０Ｂ３には、その高さ方向Ｔの真ん中に、幅方向Ｗの内側から外側に凹む凹部４６が形成されている。凹部４６は、幅方向Ｗの内側すなわち第１の端面ＬＳ１側に開口している。図１８には図示されないが、第１の外部電極４０Ａの第４面部４０Ａ４および第２の外部電極４０Ｂの第９面部４０Ｂ４のそれぞれにも、同様の凹部４６が形成されている。第３面部４０Ａ３、第４面部４０Ａ４、第８面部４０Ｂ３および第９面部４０Ｂ４は、凹部４６が形成される本開示における側面被覆部の一例である。

第３変形例に係る外部電極４０は、上記実施形態と同様の層構成、すなわち、下地層が薄膜層または焼き付け層を有し、その下地層の上に２層または３層のめっき層が形成された層構成が適用されてよい。

以上説明した実施形態に係る積層セラミックコンデンサ１によれば、以下の効果を奏する。

実施形態に係る積層セラミックコンデンサ１は、高さ方向Ｔに交互に積層された複数の誘電体層２０および複数の内部電極層３０を含むとともに、高さ方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、高さ方向Ｔに直交する長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、高さ方向Ｔおよび長さ方向Ｌに直交する幅方向Ｗに相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、を有する積層体１０と、積層体１０の長さ方向Ｌの両端部のそれぞれに、互いに離間して配置された一対の外部電極４０と、を備え、内部電極層３０は、第１の端面ＬＳ１に引き出される第１の内部電極層３１と、第２の端面ＬＳ２に引き出される第２の内部電極層３２と、を含み、外部電極４０は、第１の内部電極層３１に接続され、第１の端面ＬＳ１上、および、第１の主面ＴＳ１上の一部および第２の主面ＴＳ２上の一部のうちの少なくとも一方、に配置される第１の外部電極４０Ａと、第２の内部電極層３２に接続され、第２の端面ＬＳ２上、および、第１の主面ＴＳ１上の一部および第２の主面ＴＳ２上の一部のうちの少なくとも一方、に配置される第２の外部電極４０Ｂと、を有する、積層セラミックコンデンサ１であって、積層体１０の第１の端面ＬＳ１と第２の端面ＬＳ２とを結ぶ長さ方向Ｌの長さをｌ、第１の側面ＷＳ１と第２の側面ＷＳ２とを結ぶ幅方向Ｗの長さをｗ、第１の主面ＴＳ１と第２の主面ＴＳ２とを結ぶ高さ方向Ｔの長さをｔとしたとき、ｗ＞ｌ＞ｔの寸法関係にあり、第１の内部電極層３１は、積層体１０の内部に位置し、第２の内部電極層３２と対向する第１の対向電極部３１Ａと、第１の対向電極部３１Ａよりも幅方向寸法Ｗが大きく、第１の端面ＬＳ１、第１の側面ＷＳ１の一部、および第２の側面ＷＳ２の一部、に露出するように配置される第１の引き出し部３１Ｂと、を有し、第２の内部電極層３２は、積層体１０の内部に位置し、第１の内部電極層３１と対向する第２の対向電極部３２Ａと、第２の対向電極部３２Ａよりも幅方向寸法Ｗが大きく、第２の端面ＬＳ２、第１の側面ＷＳ１の一部、および第２の側面ＷＳ２の一部、に露出するように配置される第２の引き出し部３２Ｂと、を有し、第１の引き出し部３１Ｂおよび第２の引き出し部３２Ｂにおける、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にそれぞれ露出する部分である側面露出部３３の長さ方向Ｌの寸法をｅ１としたとき、当該ｅ１は、積層体１０の長さ方向Ｌの寸法に対して１０％以上４４％以下であり、第１の主面ＴＳ１上の一部および第２の主面ＴＳ２上の一部のうちの少なくとも一方に配置される第１の外部電極４０Ａにおける、第２の端面ＬＳ２側の先端４１Ａから第１の端面ＬＳ１側の端部４２Ａまでの長さ方向Ｌの長さ、および、第１の主面ＴＳ１上の一部および第２の主面ＴＳ２上の一部のうちの少なくとも一方に配置される第２の外部電極４０Ｂにおける、第１の端面ＬＳ１側の先端４１Ｂから第２の端面ＬＳ２側の端部４２Ｂまでの長さ方向Ｌの長さをｅ２としたとき、当該ｅ２は、積層体１０の長さ方向Ｌの寸法に対して１７％以上４８％以下である。

これにより、ＬＷ逆転タイプの積層セラミックコンデンサ１において、高さ方向Ｔの長さｔである厚みが薄くなっても機械的強度を向上させることができ、内部にクラックが発生することを抑制できる。

実施形態に係る積層セラミックコンデンサ１においては、第１の主面ＴＳ１と第２の主面ＴＳ２とを結ぶ高さ方向Ｔの長さｔは、１５０μｍ以下である形態を含む。

これにより、高さ方向Ｔの長さｔが１５０μｍ以下と薄い積層セラミックコンデンサ１であっても、機械的強度が向上しているため、クラックが発生し難い。

実施形態に係る積層セラミックコンデンサ１においては、第１の主面ＴＳ１と第２の主面ＴＳ２とを結ぶ高さ方向Ｔの長さｔは、１００μｍ以下である形態を含む。

これにより、高さ方向Ｔの長さｔが１００μｍ以下と薄い積層セラミックコンデンサ１であっても、機械的強度が向上しているため、クラックが発生し難い。

実施形態に係る積層セラミックコンデンサ１においては、第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１の下地電極層５０Ａ上であって、かつ、第１の端面ＬＳ１上に配置される内側めっき層と、第１のＣｕめっき層６１Ａ上に配置される外側めっき層としての第１のＮｉめっき層６２Ａおよび第１のＳｎめっき層６３Ａを有し、第２の外部電極４０Ｂは、第２の下地電極層５０Ｂと、第２の下地電極層５０Ｂ上であって、かつ、第２の端面ＬＳ２上に配置される内側めっき層と、第２のＣｕめっき層６１Ｂ層上に配置される外側めっき層としての第２のＮｉめっき層６２Ｂおよび第２のＳｎめっき層６３Ｂと、を有し、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂのそれぞれは、Ｍｇ、Ａｌ、Ｔｉ、Ｗ、Ｃｒ、Ｃｕ、Ｎｉ、Ａｇ、Ｃｏ、ＭｏおよびＶを含む金属群の中から選ばれる少なくとも１種の金属を含む第１の薄膜層５１Ａおよび第２の薄膜層５１Ｂであり、内側めっき層は、第１のＣｕめっき層６１Ａおよび第２のＣｕめっき層６１Ｂを含むことが好ましい。

これにより、内側めっき層の第１のＣｕめっき層６１Ａおよび第２のＣｕめっき層６１Ｂによって、積層セラミックコンデンサ１を実装する際のはんだにより第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂが侵食されることが抑制される。また、スパッタリング法または蒸着法等の薄膜形成法により第１の薄膜層５１Ａおよび第２の薄膜層５１Ｂを形成できるため、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂを容易に形成することができる。

実施形態に係る積層セラミックコンデンサ１においては、第１の外部電極４０Ａの外側めっき層は、第１のＮｉめっき層６２Ａと、第１のＮｉめっき層６２Ａ上に配置される第１のＳｎめっき層６３Ａと、を含み、第２の外部電極４０Ｂの外側めっき層は、第２のＮｉめっき層６２Ｂと、第２のＮｉめっき層６２Ｂ上に配置される第２のＳｎめっき層６３Ｂと、を含むことが好ましい。

これにより、積層セラミックコンデンサ１を実装する際のはんだの濡れ性を向上させることができ、積層セラミックコンデンサ１を容易に実装することができる。

以下に、本発明の実施例を説明する。図１～図９Ｂに示した上記実施形態の積層セラミックコンデンサ１と同様の構成を有し、上記寸法ｅ１および上記寸法ｅ２を変化させた積層セラミックコンデンサを、表１に示す試験例１～１３として、それぞれ必要数を作製した。作製した積層セラミックコンデンサはいずれもＬＷ逆転タイプであって、コンデンササイズが「１００５」（Ｗ×Ｌが１．０ｍｍ×０．５ｍｍ）と、コンデンササイズが「０６０３」（Ｗ×Ｌが０．６ｍｍ×０．３ｍｍ）の２種類の積層セラミックコンデンサを作製した。表１には、試験例１～１３の、寸法ｅ１および寸法ｅ２、積層体の長さ方向Ｌに対する寸法ｅ１の比率、積層体の長さ方向Ｌに対する寸法ｅ２の比率、をそれぞれ示している。なお、以下においては、積層体の長さ方向Ｌに対する寸法ｅ１の比率を単に「寸法ｅ１の比率」、積層体の長さ方向Ｌに対する寸法ｅ２の比率を単に「寸法ｅ２の比率」という場合がある。

なお、今回製造した１００５サイズの積層セラミックコンデンサと、０６０３サイズの積層セラミックコンデンサの具体的な寸法および電気的特性を、表２に示す。

試験例１、試験例２および試験例８は、いずれも、寸法ｅ１の比率および寸法ｅ２の比率の双方とも本発明の範囲を下回る比較例である。試験例７、試験例１２および試験例１３は、いずれも、寸法ｅ１の比率および寸法ｅ２の比率の双方とも本発明の範囲を上回る比較例である。試験例３～試験例６および試験例９～試験例１１は、本発明の寸法ｅ１の比率および寸法ｅ２の比率が双方とも本発明の範囲内にある実施例である。

試験例１～１３の積層セラミックコンデンサについて、下記の機械強度試験と耐湿負荷試験を行った。

（機械強度試験）
図１９に示すように、積層セラミックコンデンサ１を、１．６ｍｍの厚みを有する実装用の基板１００の一方の面に、はんだペーストを用いて実装した。次いで、基板１００を一対のころ１０１上に支持し、積層セラミックコンデンサ１が実装されていない他方の面から曲率半径１ｍｍの押し棒１０２によって１．０ｍｍ／ｓの速さで荷重を加えて基板１００を曲げ、積層セラミックコンデンサ１に機械的ストレスを与えた。このとき、基板１００に生じる曲げ量は３ｍｍとし、５±１秒間にわたり基板１００を曲げた。

次に、基板１００から取り外した積層セラミックコンデンサ１に対して断面研磨を行い、内部にクラックが発生しているか否かを観察した。試験数は、各試験例につき１０個ずつとし、次に示す４つの断面の少なくともいずれか１つでのクラックの有無を観察し、クラックがあったものをカウントした。

・第１の側面ＷＳ１または第２の側面ＷＳ２から、幅方向Ｗの長さが減じるように積層セラミックコンデンサ１を研磨した際の、内部電極層３０が露出した直後のＬＴ断面。
・第１の側面ＷＳ１または第２の側面ＷＳ２から、幅方向Ｗの長さが減じるように積層セラミックコンデンサ１を研磨し、幅方向長さＷが１／２に到達した際のＬＴ断面。
・第１の主面ＴＳ１または第２の主面ＴＳ２から、高さ方向Ｔの長さが減じるように積層セラミックコンデンサ１を研磨した際の、内部電極層３０が露出した直後のＬＷ断面。
・第１の主面ＴＳ１または第２の主面ＴＳ２から、高さ方向Ｔの長さが減じるように積層セラミックコンデンサ１を研磨し、高さ方向長さＴが１／２に到達した際のＬＷ断面。

（耐湿負荷試験）
耐湿負荷試験は、高湿度環境において電圧負荷を加えた場合に、電気特性に規定以上の変化があるか否かを調べるもので、次のような方法を採用した。相対湿度８５％、温度８５℃の試験槽の中に、規定の治具に取り付けた積層セラミックコンデンサを治具ごと収容し、その積層セラミックコンデンサに、定格電圧６．３Ｖを印加した状態を、１０００時間経過させた。試験数は、各試験例につき２０個ずつとした。試験を経た積層セラミックコンデンサの絶縁抵抗値を測定し、その絶縁抵抗値が１．０×１０^＾６［Ω］以下のものを、耐湿性が劣化したものとしてカウントした。

以上の機械強度試験および耐湿負荷試験の結果を、表１に併記する。

表１によれば、寸法ｅ１の比率が小さいと、クラックが発生する可能性が高くなることが判る。これは、積層セラミックコンデンサ内での内部電極層の面積割合が減少して機械的強度が低減することに起因すると推察される。一方、寸法ｅ２の比率が大きくなると、耐湿性が劣化する可能性が高くなることが判る。これは、第１の外部電極と第２の外部電極との間の長さ方向Ｌの距離が近くなるため、マイグレーションが発生することにより耐湿性が低下すると考えられる。

表１によれば、１００５サイズの試験例１～７のうち、内部電極層の寸法ｅ１の比率および寸法ｅ２の比率の双方とも本発明範囲を下回る試験例１は、クラックが発生したものがあった。また、１００５サイズの試験例１～７のうち、内部電極層の寸法ｅ１の比率および寸法ｅ２の比率の双方とも本発明範囲を上回る試験例７は、耐湿性が劣化したものがあった。なお、比較例である試験例２は、クラック発生および耐湿性劣化が生じなかった。一方、０６０３サイズの試験例８～１３のうち、内部電極層の寸法ｅ１の比率および寸法ｅ２の比率の双方とも本発明範囲を下回る比較例の試験例８は、クラックが発生したものがあった。また、１００５サイズの試験例８～１３のうち、内部電極層の寸法ｅ１の比率および寸法ｅ２の比率の双方とも本発明範囲を上回る比較例の試験例１３は、耐湿性が劣化したものがあった。なお、比較例の試験例１２は、クラック発生および耐湿性劣化が生じなかった。

比較例の試験例２は、クラック発生および耐湿性劣化が生じなかったが、この試験例２の寸法ｅ１の比率および寸法ｅ２の比率に近似する値を有する比較例の試験例８においては、クラックが発生したものがある。したがってコンデンササイズによっては、試験例２および試験例８のような寸法ｅ１の比率および寸法ｅ２の比率を有する積層セラミックコンデンサは、少なくともクラックが発生する可能性があるといえる。また、比較例の試験例１２は、クラック発生および耐湿性劣化が生じなかったが、この試験例１２の寸法ｅ１の比率および寸法ｅ２の比率に近似する値を有する試験例７では、耐湿性が劣化したものがある。したがってコンデンササイズによっては、試験例７および試験例１２の寸法ｅ１の比率および寸法ｅ２の比率を有する積層セラミックコンデンサは、少なくとも耐湿性が劣化する可能性があるといえる。

以上のように、試験例１～試験例１３を総合的に鑑みた場合、ＬＷ逆転タイプの積層セラミックコンデンサにおいては、寸法ｅ１の比率は１０％以上４４％以下が好ましく、寸法ｅ２の比率は１７％以上４８％以下であることが好ましい。

１ 積層セラミックコンデンサ
１０ 積層体
１１ 内層部
１１Ｈ 内層部の第１の最表面
１１ｈ 第１の最表面の延長面
１１Ｆ 内層部の第２の最表面
１１ｆ 第２の最表面の延長面
１２ 第１の主面側外層部
１３ 第２の主面側外層部
２０ 誘電体層
３０ 内部電極層
３１ 第１の内部電極層
３１Ａ 第１の対向電極部
３１Ｂ 第１の引き出し部
３２ 第２の内部電極層
３２Ａ 第２の対向電極部
３２Ｂ 第２の引き出し部
３３ 側面露出部
４０ 外部電極
４０Ａ 第１の外部電極
４０Ｂ 第２の外部電極
４０Ａ３ 第３面部（側面被覆部）
４０Ａ４ 第４面部（側面被覆部）
４０Ｂ３ 第８面部（側面被覆部）
４０Ｂ４ 第９面部（側面被覆部）
４１Ａ 第１の外部電極の第２の端面側の先端
４１Ｂ 第２の外部電極の第１の端面側の先端
４２Ａ 第１の外部電極の第１の端面側の端部
４２Ｂ 第２の外部電極の第２の端面側の端部
４６ 凹部
５０Ａ 第１の下地電極層（下地電極層）
５１Ａ 第１の薄膜層（薄膜層）
５０Ｂ 第２の下地電極層（下地電極層）
５１Ｂ 第２の薄膜層（薄膜層）
６１Ａ 第１のＣｕめっき層６１Ａ（内側めっき層）
６１Ｂ 第２のＣｕめっき層６１Ｂ（内側めっき層）
６２Ａ 第１のＮｉめっき層（外側めっき層）
６２Ｂ 第２のＮｉめっき層（外側めっき層）
６３Ｂ 第２のＳｎめっき層（外側めっき層）
６３Ａ 第１のＳｎめっき層（外側めっき層）
Ｌ 長さ方向
Ｗ 幅方向
Ｔ 高さ方向
ｌ 積層体の長さ方向の長さ
ｗ 積層体の幅方向の長さ
ｔ 積層体の高さ方向の長さ
ＬＳ１ 第１の端面
ＬＳ２ 第２の端面
ＷＳ１ 第１の側面
ＷＳ２ 第２の側面
ＴＳ１ 第１の主面
ＴＳ２ 第２の主面

Claims (6)

1. 高さ方向に交互に積層された複数の誘電体層および複数の内部電極層を含むとともに、前記高さ方向に相対する第１の主面および第２の主面と、前記高さ方向に直交する長さ方向に相対する第１の端面および第２の端面と、前記高さ方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面と、を有する積層体と、
   前記積層体の長さ方向両端部のそれぞれに、互いに離間して配置された一対の外部電極と、を備え、
   前記内部電極層は、
   前記第１の端面に引き出される第１の内部電極層と、
   前記第２の端面に引き出される第２の内部電極層と、を含み、
   前記外部電極は、
   前記第１の内部電極層に接続され、前記第１の端面上、および、前記第１の主面上の一部および前記第２の主面上の一部のうちの少なくとも一方、に配置される第１の外部電極と、
   前記第２の内部電極層に接続され、前記第２の端面上、および、前記第１の主面上の一部および前記第２の主面上の一部のうちの少なくとも一方、に配置される第２の外部電極と、を有する、積層セラミックコンデンサであって、
   前記積層体の前記第１の端面と前記第２の端面とを結ぶ前記長さ方向の長さをｌ、前記第１の側面と前記第２の側面とを結ぶ前記幅方向の長さをｗ、前記第１の主面と前記第２の主面とを結ぶ前記高さ方向の長さをｔとしたとき、ｗ＞ｌ＞ｔの寸法関係にあり、
   前記第１の内部電極層は、前記積層体の内部に位置し、前記第２の内部電極層と対向する第１の対向電極部と、前記第１の対向電極部よりも幅方向寸法が大きく、前記第１の端面、前記第１の側面の一部、および前記第２の側面の一部、に露出するように配置される第１の引き出し部と、を有し、
   前記第２の内部電極層は、前記積層体の内部に位置し、前記第１の内部電極層と対向する第２の対向電極部と、前記第２の対向電極部よりも幅方向寸法が大きく、前記第２の端面、前記第１の側面の一部、および前記第２の側面の一部、に露出するように配置される第２の引き出し部と、を有し、
   前記第１の引き出し部および前記第２の引き出し部における、前記第１の側面の一部および前記第２の側面の一部にそれぞれ露出する部分である側面露出部の前記長さ方向の寸法をｅ１としたとき、当該ｅ１は、前記積層体の前記長さ方向の寸法に対して１０％以上４４％以下であり、
   前記第１の主面上の一部および前記第２の主面上の一部のうちの少なくとも一方に配置される前記第１の外部電極における、前記第２の端面側の先端から前記第１の端面側の端部までの長さ方向の長さ、および、前記第１の主面上の一部および前記第２の主面上の一部のうちの少なくとも一方に配置される前記第２の外部電極における、前記第１の端面側の先端から前記第２の端面側の端部までの長さ方向の長さをｅ２としたとき、当該ｅ２は、前記積層体の前記長さ方向の寸法に対して１７％以上４８％以下である、積層セラミックコンデンサ。
2. 前記第１の主面と前記第２の主面とを結ぶ前記高さ方向の長さは、１５０μｍ以下である、請求項１に記載の積層セラミックコンデンサ。
3. 前記第１の主面と前記第２の主面とを結ぶ前記高さ方向の長さは、１００μｍ以下である、請求項１に記載の積層セラミックコンデンサ。
4. 前記外部電極は、下地電極層と、当該下地電極層上であって、かつ、前記第１の端面上および前記第２の端面上のそれぞれに配置される内側めっき層と、当該めっき層上に配置される外側めっき層と、を有し、
   前記下地電極層は、Ｍｇ、Ａｌ、Ｔｉ、Ｗ、Ｃｒ、Ｃｕ、Ｎｉ、Ａｇ、Ｃｏ、ＭｏおよびＶを含む金属群の中から選ばれる少なくとも１種の金属を含む薄膜層であり、
   前記内側めっき層は、Ｃｕめっき層を含む、請求項１～３のいずれか１項に記載の積層セラミックコンデンサ。
5. 前記外側めっき層は、Ｎｉめっき層と、前記Ｎｉめっき層上に配置されるＳｎめっき層を含む、請求項４に記載の積層セラミックコンデンサ。
6. 前記第１の外部電極および前記第２の外部電極のそれぞれは、前記積層体の前記第１の側面および前記第２の側面のうちの少なくとも一方の側面を覆う側面被覆部を有し、
   前記側面被覆部における前記高さ方向の中央部には、前記長さ方向の内側から外側に向かって凹む凹部が形成されている、請求項１～５のいずれか１項に記載の積層セラミックコンデンサ。

Images