WO2024116557A1 - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
WO2024116557A1
WO2024116557A1 PCT/JP2023/034070 JP2023034070W WO2024116557A1 WO 2024116557 A1 WO2024116557 A1 WO 2024116557A1 JP 2023034070 W JP2023034070 W JP 2023034070W WO 2024116557 A1 WO2024116557 A1 WO 2024116557A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode layer
internal electrode
end surface
layers
Prior art date
Application number
PCT/JP2023/034070
Other languages
English (en)
French (fr)
Inventor
辰徳 安田
和樹 黒川
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2024116557A1 publication Critical patent/WO2024116557A1/ja

Links

Images

Definitions

  • the present invention relates to multilayer ceramic electronic components, in particular multilayer ceramic capacitors.
  • Multilayer ceramic capacitors are known as conventional multilayer ceramic electronic components.
  • multilayer ceramic capacitors have a structure including a laminate, which is a fired body in which dielectric layers and internal electrode layers made of ceramic are alternately laminated, and external electrodes provided on both end faces of the laminate, and have a desired capacitance according to the number of laminates and the thickness of the dielectric layers.
  • Japanese Patent Application Laid-Open No. 2003-233699 and other publications disclose providing a step absorption layer to eliminate steps caused by internal electrode layers.
  • step absorption layers are placed on the same plane as each internal electrode layer as described in Patent Document 1, the step absorption layers will also be placed on parts that are only curved to an extent that does not affect structural defects. This creates the possibility of new structural defects occurring and the problem of increased costs for the step absorption layers. Therefore, the present invention aims to suppress structural defects by reducing costs and placing appropriate amounts of step absorption layers in appropriate locations.
  • the multilayer ceramic electronic component of the present invention includes a plurality of laminated ceramic layers, and has a first main surface and a second main surface that face each other in a height direction, a first side surface and a second side surface that face each other in a width direction perpendicular to the height direction, a first end surface and a second end surface that face each other in a length direction perpendicular to the height direction and the width direction, a first internal electrode layer that is laminated alternately with the plurality of ceramic layers and exposed to the first end surface, a second internal electrode layer that is laminated alternately with the plurality of ceramic layers and exposed to the second end surface, and an internal electrode layer that is arranged on the same plane as the second internal electrode layer.
  • the laminate includes a first step layer disposed on the same plane as the first internal electrode layer and exposed to the first end surface, a second step layer disposed on the same plane as the first internal electrode layer and exposed to the second end surface, a first external electrode provided on the first end surface, and a second external electrode provided on the second end surface, and the thickness of the first step layer in the height direction of the laminate is thicker at the first step layer located closer to the first main surface, and the thickness of the second step layer in the height direction of the laminate is thicker at the second step layer located closer to the first main surface.
  • the multilayer ceramic electronic component of the present invention includes a plurality of laminated ceramic layers, and has a first main surface and a second main surface that face each other in a height direction, a first side surface and a second side surface that face each other in a width direction perpendicular to the height direction, a first end surface and a second end surface that face each other in a length direction perpendicular to the height direction and the width direction, end surface-exposed electrode layers that are internal electrode layers that are laminated alternately with the plurality of ceramic layers and exposed to the first end surface and the second end surface, side surface-exposed electrode layers that are internal electrode layers that are laminated alternately with the plurality of ceramic layers and exposed to the first side surface and the second side surface, and a surface-exposed electrode layer that is flush with the end surface-exposed electrode layers.
  • the laminate includes a side step layer disposed on the first main surface and exposed to the first side and the second side, an end step layer disposed on the same plane as the side exposed electrode layer and exposed to the first end surface and the second end surface, a first external electrode provided on the first end surface and the second end surface, and a second external electrode provided on the first side surface and the second side surface, and the side step layer has a thickness in the height direction of the laminate that is thicker at the side step layer located closer to the first main surface, and the end step layer has a thickness in the height direction of the laminate that is thicker at the end step layer located closer to the first main surface.
  • the present invention provides a multilayer ceramic electronic component that makes it easier to make the surface of the laminate flatter.
  • FIG. 1 is a perspective view of a multilayer ceramic electronic component according to a first embodiment of the present invention
  • 2 is a cross-sectional view taken along line II in FIG. 1.
  • 2 is a cross-sectional view taken along line II-II of FIG. 1.
  • 1 is an LT cross-sectional view of a laminate according to a first embodiment.
  • FIG. FIG. 11 is an LT cross-sectional view of a laminate according to a second embodiment.
  • FIG. 11 is an LT cross-sectional view of a multilayer ceramic electronic component according to a second preferred embodiment of the present invention.
  • FIG. 11 is a perspective view of a multilayer ceramic electronic component according to a third preferred embodiment of the present invention.
  • 8 is a cross-sectional view taken along line III-III in FIG. 7.
  • 8 is a cross-sectional view taken along line IV-IV in FIG. 8 is a cross-sectional view taken along line VV in FIG. 7, showing the planar structure of an end surface exposed electrode layer. 8 is a cross-sectional view taken along line VV in FIG. 7, showing the planar structure of the side surface exposed electrode layer.
  • the multilayer ceramic electronic component 1 is a multilayer ceramic capacitor.
  • FIG. 1 is a perspective view showing the multilayer ceramic electronic component 1 of the present embodiment.
  • the multilayer ceramic electronic component 1 includes a laminate 2 and external electrodes 20.
  • the L direction is the length direction of the multilayer ceramic electronic component 1.
  • the W direction is the width direction of the multilayer ceramic electronic component 1.
  • the T direction is the height direction of the multilayer ceramic electronic component 1.
  • the cross section shown in FIG. 2 is called an LT cross section, and the cross section shown in FIG. 3 is called a WT cross section.
  • the length direction L, the width direction W, and the height direction T do not necessarily have to be perpendicular to each other.
  • the length direction L, the width direction W, and the height direction T may intersect each other.
  • the laminate 2 has a substantially rectangular parallelepiped shape.
  • the laminate 2 has two main surfaces 61, two end surfaces 62, and two side surfaces 63.
  • the main surface 61 is a surface facing the height direction T.
  • the end surface 62 is a surface facing the length direction L.
  • the side surface 63 is a surface facing the width direction W.
  • One of the two main surfaces 61 is a first main surface 61a, and the other is a second main surface 61b.
  • One of the two end surfaces 62 is a first end surface 62a, and the other is a second end surface 62b.
  • One of the two side surfaces 63 is a first side surface 63a, and the other is a second side surface 63b.
  • the first main surface 61a and the first side surface 63a are shown in FIG. 1.
  • the ridges and corners of the laminate 2 are preferably rounded.
  • a ridge is a portion where two surfaces of the laminate 2 intersect.
  • a corner is a portion where three surfaces of the laminate 2 intersect.
  • the size of the laminate 2 is not particularly limited.
  • the laminate 2 includes a plurality of ceramic layers 4 and a plurality of internal electrode layers 10. The structure of the laminate 2 will be described below with reference to a cross-sectional view of the laminate 2.
  • Fig. 2 is a cross-sectional view of the multilayer ceramic electronic component 1 shown in Fig. 1 taken along line II.
  • Fig. 2 shows an LT cross-section of the multilayer ceramic electronic component 1.
  • the laminate 2 includes a plurality of ceramic layers 4 and a plurality of internal electrode layers 10. The plurality of ceramic layers 4 and the plurality of internal electrode layers 10 are stacked on top of each other in the height direction T.
  • the laminate 2 is divided into an inner layer portion 53 and two outer layer portions 54 in the height direction T.
  • the outer layer portion 54 includes a first outer layer portion 54a and a second outer layer portion 54b.
  • the first outer layer portion 54a and the second outer layer portion 54b are located at positions sandwiching the inner layer portion 53 in the height direction T.
  • the inner layer portion 53 In the inner layer portion 53, some of the ceramic layers 4 and the internal electrode layers 10 are arranged. In the inner layer portion 53, the internal electrode layers 10 face each other via the ceramic layers 4. Therefore, a capacitance is formed in the inner layer portion 53. Therefore, the inner layer portion 53 is the portion of the laminate 2 that essentially functions as a capacitor.
  • the first outer layer portion 54a is a portion of the outer layer portion 54 located on the side of the first main surface 61a of the laminate 2.
  • the second outer layer portion 54b is a portion of the outer layer portion 54 located on the side of the second main surface 61b of the laminate 2.
  • the first outer layer portion 54a is a portion between the internal electrode layer 10 closest to the first main surface 61a among the multiple internal electrode layers 10 and the first main surface 61a.
  • the second outer layer portion 54b is a portion between the internal electrode layer 10 closest to the second main surface 61b among the multiple internal electrode layers 10 and the second main surface 61b.
  • No internal electrode layer 10 is arranged in the first outer layer portion 54a and the second outer layer portion 54b.
  • the first outer layer 54a and the second outer layer 54b function as protective layers for the inner layer 53.
  • the ceramic layers 4 can be classified into ceramic layers 4 arranged in the inner layer portion 53 and ceramic layers 4 arranged in the outer layer portion 54.
  • the ceramic layers 4 arranged in the inner layer portion 53 are referred to as inner ceramic layers 4a.
  • the ceramic layers 4 arranged in the outer layer portion 54 are referred to as outer ceramic layers 4b.
  • the number of ceramic layers 4 stacked in the laminate 2 may be, for example, 5 to 2000.
  • the material of the ceramic layer 4 may be, for example, a dielectric ceramic composed of a main component such as BaTiO3 , CaTiO3 , SrTiO3 , or CaZrO3 .
  • a material in which a subcomponent such as a Mn compound, an Fe compound, a Cr compound, a Co compound, or a Ni compound is added to these main components may also be used.
  • the laminated ceramic electronic component 1 functions as a ceramic piezoelectric element.
  • piezoelectric ceramic materials include PZT (lead zirconate titanate) ceramic materials.
  • the laminated ceramic electronic component 1 functions as a thermistor element.
  • semiconductor ceramic materials include spinel ceramic materials.
  • the multilayer ceramic electronic component 1 When magnetic ceramic is used in the laminate, the multilayer ceramic electronic component 1 functions as an inductor element. When the multilayer ceramic electronic component 1 functions as an inductor element, the internal electrode layer becomes a coil-shaped conductor.
  • a specific example of a magnetic ceramic material is a ferrite ceramic material.
  • the ceramic layer 4 may have a thickness of, for example, 10 ⁇ m or less.
  • the internal electrode layers 10 can be classified into a first internal electrode layer 10a and a second internal electrode layer 10b.
  • the first internal electrode layer 10a is an internal electrode layer 10 connected to a first external electrode 20a.
  • the second internal electrode layer 10b is an internal electrode layer 10 connected to a second external electrode 20b.
  • the first internal electrode layer 10a extends from a first end face 62a toward a second end face 62b.
  • the second internal electrode layer 10b extends from the second end face 62b toward the first end face 62a.
  • the first internal electrode layer 10 a and the second internal electrode layer 10 b each have an opposing portion 11 and an extension portion 12 .
  • the facing portion 11 is a portion of the internal electrode layer 10 where the first internal electrode layer 10a and the second internal electrode layer 10b face each other in the height direction T.
  • the extension portion 12 is a portion of the internal electrode layer 10 that extends from the facing portion 11 to the first end face 62a or the second end face 62b of the laminate 2.
  • the opposing portion 11 of the first internal electrode layer 10a is referred to as the first opposing portion 11a.
  • the extension portion 12 of the first internal electrode layer 10a is referred to as the first extension portion 12a.
  • the first extension portion 12a is a portion that extends from the first opposing portion 11a to the first end surface 62a of the laminate 2.
  • the opposing portion 11 of the second internal electrode layer 10b is referred to as the second opposing portion 11b.
  • the extension portion 12 of the second internal electrode layer 10b is referred to as the second extension portion 12b.
  • the second extension portion 12b is a portion that extends from the second opposing portion 11b to the second end surface 62b of the laminate 2.
  • the number of the internal electrode layers 10 may be, for example, from 10 to 2000.
  • the number of the internal electrode layers 10 includes the number of the first internal electrode layers 10a and the number of the second internal electrode layers 10b.
  • the thickness of the internal electrode layer 10 can be, for example, 0.1 ⁇ m to 5.0 ⁇ m, preferably 0.2 ⁇ m to 2.0 ⁇ m. When the thickness of the internal electrode layer 10 is 0.5 ⁇ m or more, a plating film is likely to grow when the metal layer of the external electrode 20 is formed by plating.
  • the material of the internal electrode layer 10 can be, for example, a metal such as Ni, Cu, Ag, Pd, or Au, an alloy of Ni and Cu, an alloy of Ag and Pd, etc.
  • the material of the internal electrode layer 10 may contain dielectric particles having the same composition as the ceramic contained in the ceramic layer 4.
  • the division of the laminate 2 in the longitudinal direction L will be described.
  • the laminate 2 can be divided into an electrode opposing portion 50 and an L gap 51 in the longitudinal direction L.
  • the electrode opposing portion 50 in the division in the longitudinal direction L is referred to as an L opposing portion 50a.
  • the L gap 51 includes a first L gap 51a and a second L gap 51b.
  • the L-opposing portion 50a corresponds to the portion where the first internal electrode layer 10a and the second internal electrode layer 10b oppose each other in the height direction T. A capacitance is formed in the L-opposing portion 50a.
  • the L gap 51 is a portion in the length direction L of the laminate 2 where the first internal electrode layer 10a and the second internal electrode layer 10b do not face each other in the height direction T.
  • the first L gap 51a is between the L opposing portion 50a and the first end face 62a.
  • the second L gap 51b is between the L opposing portion 50a and the second end face 62b.
  • the first internal electrode layer 10a is arranged in the height direction T, but the second internal electrode layer 10b is not arranged.
  • the second internal electrode layer 10b is arranged in the height direction T, but the first internal electrode layer 10a is not arranged.
  • the first L gap 51a functions as an extension to the first end surface 62a of the first opposing portion 11a.
  • the second L gap 51b functions as an extension to the second end surface 62b of the second opposing portion 11b.
  • the length of the L gap 51 in the longitudinal direction L can be, for example, 10% or more and 30% or less of the length of the laminate 2 in the longitudinal direction L.
  • the external electrodes 20 include a first external electrode 20a and a second external electrode 20b.
  • the first external electrode 20a is an external electrode 20 disposed on the first end surface 62a of the laminate 2.
  • the first external electrode 20a is electrically connected to the first internal electrode layer 10a.
  • the second external electrode 20b is an external electrode 20 disposed on the second end surface 62b of the laminate 2.
  • the second external electrode 20b is electrically connected to the second internal electrode layer 10b.
  • the external electrode 20 extends from one end face 62 to parts of the two main faces 61 and to parts of the two side faces 63 .
  • the layer structure of the external electrode 20 will be described with reference to Fig. 2.
  • the external electrode 20 includes an undercoat layer 21 and a plating layer 23.
  • the plating layer 23 includes an inner plating layer 23a and a surface plating layer 23b. These layers are arranged in the following order from the end surface 62 of the laminate 2: undercoat layer 21, inner plating layer 23a, surface plating layer 23b.
  • the underlayer 21 is disposed on an end face 62 of the laminate 2 and covers the end face 62.
  • the underlayer 21 extends from the end face 62 to a part of the main face 61 and a part of the side face 63.
  • the underlayer 21 is configured as a baking layer.
  • the baking layer contains a glass component and a metal.
  • the glass component contains at least one selected from B, Si, Ba, Mg, Al, Li, etc.
  • the metal contains at least one selected from Cu, Ni, Ag, Pd, Ag-Pd alloy, Au, etc.
  • the baking layer may be a multi-layered layer.
  • the plating layer 23 includes the inner plating layer 23a and the surface plating layer 23b.
  • the plating layers are, from the bottom, a Ni plating layer and a Sn plating layer. That is, the inner plating layer 23a is a Ni plating layer, and the surface plating layer 23b is a Sn plating layer.
  • the plating layer 23 is a three-layer structure, it is preferable that the plating layers are, from the bottom, a Sn plating layer, a Ni plating layer, and a Sn plating layer.
  • the Ni plating layer can prevent the underlayer 21 from being eroded by solder when mounting the multilayer ceramic electronic component 1.
  • the Sn plating layer can improve the wettability of the solder when mounting the multilayer ceramic electronic component 1, making mounting easier. Therefore, by making the surface plating layer 23b a Sn plating layer, the wettability of the solder to the external electrode 20 can be improved.
  • the thickness of each plating layer is preferably 3 ⁇ m or more and 9 ⁇ m or less.
  • Fig. 3 is a cross-sectional view of the laminated ceramic electronic component 1 shown in Fig. 1 taken along line II-II.
  • the laminate 2 is divided in the width direction W into an electrode opposing portion 50 and a W gap 52.
  • the electrode opposing portion 50 in the section in the width direction W is referred to as a W opposing portion 50b.
  • the W gap 52 includes a first W gap 52a and a second W gap 52b.
  • the W opposing portion 50b is a portion where the internal electrode layers 10 oppose each other in the height direction T.
  • the W gap 52 is a portion in the width direction W where neither the first internal electrode layer 10a nor the second internal electrode layer 10b is disposed in the height direction T.
  • the first W gap 52a is between the W opposing portion 50b and the first side surface 63a in the width direction W of the laminate 2.
  • the second W gap 52b is between the W opposing portion 50b and the second side surface 63b.
  • the first W gap 52a and the second W gap 52b are arranged to sandwich the W opposing portion 50b.
  • the first W gap 52a and the second W gap 52b function as protective layers for the internal electrode layer 10.
  • the length of the width direction W of the W gap 52 can be, for example, 20% to 30% of the length of the width direction W of the laminate 2. In addition, the length of the width direction W of the W gap 52 can be, for example, 5 ⁇ m to 50 ⁇ m.
  • the size of the multilayer ceramic electronic component 1 is not particularly limited.
  • the size of the multilayer ceramic electronic component 1 can be, for example, as follows.
  • the dimension in the length direction L of the multilayer ceramic electronic component 1 including the laminate 2 and the external electrodes 20 is defined as the L dimension.
  • the L dimension is preferably 0.25 mm or more and 1.0 mm or less.
  • the dimension in the height direction T of the multilayer ceramic electronic component 1 including the laminate 2 and the external electrodes 20 is defined as the T dimension.
  • the T dimension is preferably 0.125 mm or more and 0.5 mm or less.
  • the dimension in the width direction W of the multilayer ceramic electronic component 1 including the laminate 2 and the external electrodes 20 is defined as the W dimension.
  • the W dimension is preferably 0.125 mm or more and 0.5 mm or less.
  • the multilayer ceramic electronic component 1 of this embodiment is provided with a step layer 5 . It is preferable that the difference in length in the height direction T of the laminate 2 be small between the electrode opposing portion 50 and the L gap 51. However, in the inner layer portion 53, the length in the height direction T tends to differ between the electrode opposing portion 50 and the L gap 51.
  • the ceramic layers 4 and the internal electrode layers 10 are laminated in the electrode opposing portion 50. In contrast, only the ceramic layers 4 are laminated in the L gap 51. No internal electrode layers 10 are laminated in the L gap 51. Therefore, the length in the height direction T tends to differ between the electrode opposing portion 50 and the L gap 51.
  • an additional ceramic layer 4 is placed in the L gap 51.
  • This additional ceramic layer 4 is referred to as the step layer 5. It is preferable that the step layer 5 has the same components as the ceramic layer 4. However, the components of the ceramic layer 4 are not limited to this.
  • Fig. 4 is an LT cross-sectional view of the laminate 2 provided in the multilayer ceramic electronic component 1 of this embodiment.
  • Fig. 4 shows a cross-section of the laminate 2 at a position corresponding to line II in Fig. 1.
  • the step layer 5 is arranged between the tip E of the internal electrode layer 10 in the longitudinal direction L and an end face 62.
  • the step layer 5 includes a first step layer 5a and a second step layer 5b.
  • the first step layer 5a is a step layer 5 arranged on the same plane as the second internal electrode layer 10b.
  • the tip E on the first end face 62a side in the longitudinal direction L of the second internal electrode layer 10b is defined as a tip E1.
  • the first step layer 5a is arranged between the tip E1 and the first end face 62a in the longitudinal direction L.
  • the first step layer 5a is exposed from the first end face 62a.
  • the second step layer 5b is a step layer 5 arranged on the same plane as the first internal electrode layer 10a.
  • the tip E on the second end face 62b side in the longitudinal direction L of the first internal electrode layer 10a is defined as a tip E2.
  • the second step layer 5b is arranged between the tip E2 and the second end face 62b in the longitudinal direction L.
  • the second step layer 5b is exposed from the second end face 62b.
  • FIG. 4 shows two layers each of the first step layers 5a and the second step layers 5b. This is because FIG. 4 is a schematic diagram for explanation purposes. Therefore, FIG. 4 does not mean that the number of layers in a laminated ceramic capacitor is limited to the number of layers shown in FIG. 4.
  • the length of the step layer 5 in the height direction T is defined as the thickness of the step layer 5 .
  • the thickness of the first step layer 5a located closer to the first main surface 61a is thicker than the thickness of the first step layer 5a located closer to the second main surface 61b.
  • the second step layer 5b is thicker than the second step layer 5b located closer to the second main surface 61b.
  • the second step layer 5b located closer to the first main surface 61a has a greater thickness than the second step layer 5b located closer to the second main surface 61b.
  • the thickness of the step layer 5 is shown as H.
  • Two first step layers 5a and two second step layers 5b are shown in Figure 4.
  • the thickness of the first step layer 5a closer to the first main surface 61a is shown as H2
  • the thickness of the first step layer 5a closer to the second main surface 61b is shown as H4.
  • Thickness H2 is thicker than thickness H4.
  • the thickness of the second step layer 5b closer to the first main surface 61a is H1
  • the thickness of the second step layer 5b closer to the second main surface 61b is H3.
  • Thickness H1 is thicker than thickness H3.
  • the thickness in the height direction T of the ceramic layers 4 between the internal electrode layers 10 connected to the same external electrode 20 increases toward the first main surface 61a.
  • curvature of each layer due to the presence or absence of the internal electrode layer 10 is more likely to occur at the end of the lamination than at the beginning of the lamination. In other words, the influence of steps due to the presence or absence of the internal electrode layer 10 is greater at the end of the lamination.
  • the start of the lamination corresponds to the second main surface 61b side.
  • the end of the lamination corresponds to the first main surface 61a side.
  • a thicker step layer 5 is provided toward the end of lamination. This allows the multilayer ceramic electronic component 1 to reduce the degree of curvature of the laminate 2.
  • the step layer 5 can be formed partially on a part of the stack 2 in the height direction T. This makes it possible to more effectively prevent steps from occurring in the stack 2.
  • the thickness of the internal electrode layer 10 is shown as H in Fig. 4.
  • the thickness H of the step layer 5 is 20% to 120% of the thickness K of the internal electrode layer 10.
  • the thickness of the first step layer 5a is 20% to 120% of the thickness of the second internal electrode layer 10b.
  • the thickness of the second step layer 5b is 20% to 120% of the thickness of the first internal electrode layer 10a.
  • the thicknesses of the two first step layers 5a are thickness H2 and thickness H4.
  • the thickness of the second internal electrode layer 10b is also indicated as K2 in Fig. 4.
  • the thicknesses H2 and H4 are 20% or more and 120% or less of the thickness K2.
  • the thicknesses of the two second step layers 5b shown in Fig. 4 are thickness H1 and thickness H3.
  • the thickness of the first internal electrode layer 10a is indicated as K1 in Fig. 4.
  • the thicknesses H1 and H3 are 20% or more and 120% or less of the thickness K1.
  • the step layer 5 is exposed from the end face 62. Specifically, the first step layer 5a is exposed at the first end face 62a, and the second step layer 5b is exposed at the second end face 62b.
  • the end of the step layer 5 opposite to the end exposed from the end face 62 in the longitudinal direction L is in contact with the internal electrode layer 10 in the same layer as the step layer 5 at a tip E of the internal electrode layer 10.
  • the tip E of the internal electrode layer 10 means the end of the internal electrode layer 10 opposite to the end exposed from the end face 62 in the longitudinal direction L.
  • the tip E of the second internal electrode layer 10b on the first end face 62a side is referred to as tip E1.
  • the first step layer 5a contacts the second internal electrode layer 10b at the tip E1 of the second internal electrode layer 10b.
  • the tip E of the first internal electrode layer 10a on the second end face 62b side is referred to as tip E2.
  • the second step layer 5b contacts the first internal electrode layer 10a at the tip E2 of the first internal electrode layer 10a.
  • the L-direction end portion 47 means a region extending from the L-direction end portion of the internal electrode layer 10 toward the end face 62 to which the internal electrode layer 10 is connected, the region being 0 ⁇ m or more and 60 ⁇ m or less. That is, D1 shown in FIG. 4 is 0 ⁇ m or more and 60 ⁇ m or less.
  • the thickness of the ceramic layer 4 and step layer 5 between the first internal electrode layer 10a and the first internal electrode layer 10a on the adjacent first main surface 61a side is defined as D2.
  • the thickness of the ceramic layer 4 and step layer 5 between the first internal electrode layer 10a and the first internal electrode layer 10a on the adjacent second main surface 61b side is defined as D3.
  • D2 is larger than D3.
  • D2 becomes larger as it approaches the first main surface side.
  • the coverage of the internal electrode layer 10 will be described.
  • the coverage at the L-direction end 47 of the internal electrode layer 10 is lower than the coverage at the opposing portion 11 of the internal electrode layer 10.
  • the coverage at the L-direction end 47 of the first internal electrode layer 10a is lower than the coverage at the first opposing portion 11a of the first internal electrode layer 10a.
  • the coverage at the L-direction end 47 of the second internal electrode layer 10b is lower than the coverage at the second opposing portion 11b of the second internal electrode layer 10b.
  • the concentration of at least one additive selected from Ni, V and Sn is lower at a position of the internal electrode layer 10 closer to the second main surface 61b.
  • Fig. 5 is an LT cross-sectional view of a laminate 2 in the second embodiment.
  • Fig. 5 is a view corresponding to Fig. 4 in the first embodiment.
  • Fig. 6 is an LT cross-sectional view of a portion of the multilayer ceramic electronic component 1 of the second embodiment.
  • the following description will focus on the differences from the first embodiment.
  • the length of the step layer 5 in the height direction T differs depending on the internal electrode layer 10.
  • the length of the step layer 5 in the length direction L differs depending on the internal electrode layer 10.
  • the distance in the length direction L between the step layer 5 and the internal electrode layer 10 will be described. Of the two ends of the step layer 5 in the length direction L, the end that is not exposed to the end face 62 is defined as the inner end Q of the step layer 5.
  • the distance in the length direction L between the tip E of the internal electrode layer 10 and the inner end Q of the step layer 5 arranged in the same layer as the internal electrode layer 10 is defined as J. This distance J is the distance in the length direction L between the step layer 5 and the internal electrode layer 10.
  • the distance J in the longitudinal direction L between the step layer 5 and the internal electrode layer 10 becomes greater when the internal electrode layer 10 is located closer to the first main surface 61a.
  • the distance J in the longitudinal direction L between the first step layer 5a and the second internal electrode layer 10b is greater when the first step layer 5a located closer to the first main surface 61a is located and the second internal electrode layer 10b.
  • the distance J in the longitudinal direction L between the second step layer 5b and the first internal electrode layer 10a is greater when the second step layer 5b is located closer to the first main surface 61a than the first internal electrode layer 10a.
  • FIG. 5 shows two first step layers 5a and two second step layers 5b.
  • the distance J in the longitudinal direction L between the first step layer 5a and the second internal electrode layer 10b is set to a distance J2 for the first step layer 5a closer to the first main surface 61a, and a distance J4 for the first step layer 5a closer to the second main surface 61b.
  • the distance J2 is greater than the distance J4.
  • the distance J in the longitudinal direction L between the second step layer 5b and the first internal electrode layer 10a is set to distance J1 for the second step layer 5b closer to the first main surface 61a, and distance J3 for the second step layer 5b closer to the second main surface 61b.
  • Distance J1 is greater than distance J3.
  • the length of the step layer 5 becomes shorter as it approaches the first main surface 61a.
  • curvature of each layer due to the presence or absence of the internal electrode layer 10 is more likely to occur at the end of the lamination than at the beginning of the lamination. In other words, the influence of steps due to the presence or absence of the internal electrode layer 10 is greater at the end of the lamination.
  • the bending of each layer begins toward the end face side.
  • the length of the step layer 5 from the end face 62 becomes shorter towards the end of lamination. This allows the multilayer ceramic electronic component 1 to reduce the degree of curvature of the laminate 2 .
  • overlapping of the internal electrode layers 10 and the step layers 5 in the height direction T can be suppressed, thereby improving the reliability of the multilayer ceramic electronic component 1 .
  • the ratio of the length of the step layer 5 to the length of the L gap 51 in the longitudinal direction L will be described.
  • the length of the step layer 5 in the longitudinal direction L is indicated by S.
  • the length of the L gap 51 in the longitudinal direction L is indicated by D5.
  • the length S of the step layer 5 is 20% or more of the length D5 of the L gap 51.
  • the length S in the longitudinal direction L of the first step layer 5a is 20% or more of the distance in the longitudinal direction L between the tip E1 of the second internal electrode layer 10b and the first end face 62a, i.e., the length D5 in the longitudinal direction L of the first L gap 51a.
  • the length S in the longitudinal direction L of the second step layer 5b is 20% or more of the distance in the longitudinal direction L between the tip E2 of the first internal electrode layer 10a and the second end face 62b, i.e., the length D5 in the longitudinal direction L of the second L gap 51b.
  • FIG. 5 shows two first step layers 5a and two second step layers 5b.
  • the length S in the longitudinal direction L of the two first step layers 5a is set to be length S2 for the first step layer 5a closer to the first main surface 61a, and length S4 for the first step layer 5a closer to the second main surface 61b. Both lengths S2 and S4 are 20% or more of the length D5 in the longitudinal direction L of the first L gap 51a.
  • the length S in the longitudinal direction L is set to S1 for the second step layer 5b closer to the first main surface 61a, and to S3 for the second step layer 5b closer to the second main surface 61b. Both lengths S1 and S3 are 20% or more of the length D5 in the longitudinal direction L of the second L gap 51b.
  • Fig. 6 is an LT cross-sectional view of a portion of the multilayer ceramic electronic component 1 according to the second preferred embodiment.
  • Fig. 6 shows a first L gap 51a of the multilayer ceramic electronic component 1 and the like.
  • the internal electrode layer 10 in the second embodiment has a bent portion 40.
  • the bent portion 40 refers to a portion of the extension portion 12 of the internal electrode layer 10 where the internal electrode layer 10 is bent in the direction of the second main surface 61b.
  • FIG. 6 shows the bent portions 40 of the first internal electrode layer 10a. Five bent portions 40 are shown in FIG. 6. The five bent portions 40 are numbered 41 to 45 in order from the first main surface 61a to the second main surface 61b.
  • the start point of bending of the bent portion 40 is defined as point F, and the end point of bending is defined as point G.
  • the start point of bending is a point where the internal electrode layer 10a starts to bend in the direction of the second main surface 61b in the extension portion 12.
  • the start points of bending, or points F, of each bent portion 40 are shown as points F1 to F5.
  • End point of bending The end points of the bends are points where the bent portions 40 of the internal electrode layers 10 contact the end faces 62. In the configuration shown in Fig. 6, the end points of the bends are points where the first internal electrode layers 10a contact the first end faces 62a. In Fig. 6, points G, which are end points of the bends, for each of the bent portions 40 are shown as points G1 to G5.
  • the length M of the bent portion 40 is the distance in the longitudinal direction L between the start point G of the bend and the end point G of the bend. 6, the length M of each bent portion 40 is shown as length M1 to length M5.
  • the length M of the bent portion 40 becomes shorter as the internal electrode layer 10 is located closer to the second main surface 61b. That is, the length M becomes shorter in the order from length M1 to length M5.
  • the height N of the bent portion 40 is the distance in the height direction T between the start point G of the bend and the end point G of the bend. 6, the height N of each bent portion 40 is shown as a length N5 from a height N1.
  • the height N of the bent portion 40 is lower as the internal electrode layer 10 is located closer to the second main surface 61b. That is, the height N is lower in the order from height N1 to height N5.
  • a laminated ceramic electronic component 1 according to a third embodiment of the present invention will be described with reference to Figures 7 to 11.
  • differences from the first and second embodiments will be mainly described.
  • the case where the multilayer ceramic electronic component 1 is a two-terminal multilayer ceramic capacitor has been described.
  • the multilayer ceramic electronic component 1 is not limited to a two-terminal multilayer ceramic capacitor.
  • the multilayer ceramic electronic component 1 can also be a multi-terminal multilayer ceramic capacitor with three or more terminals.
  • the case where the multilayer ceramic electronic component 1 is a three-terminal multilayer ceramic capacitor will be described.
  • FIG. Fig. 7 is a perspective view showing the multilayer ceramic electronic component 1 of this embodiment.
  • the multilayer ceramic electronic component 1 of the third embodiment has external electrodes 20 formed on two side surfaces 63 in addition to two end surfaces 62.
  • the external electrodes 20 formed on the side surfaces 63 are referred to as side surface external electrodes 30.
  • the side surface external electrodes 30 include a first side surface external electrode 30a and a second side surface external electrode 30b.
  • the first side surface external electrode 30a is formed on the first side surface 63a.
  • the second side surface external electrode 30b is formed on the second side surface 63b.
  • the internal electrode layers 10 and the external electrodes 20 can be connected to each other on two side faces 63 in addition to the two end faces 62 .
  • Fig. 8 is a cross section taken along line III-III in Fig. 7. 8, a plurality of end-surface exposed electrode layers 10c and a plurality of side-surface exposed electrode layers 10d are laminated with an inner ceramic layer 4a interposed therebetween in the laminate 2.
  • the end-surface exposed electrode layer 10c is connected to the first external electrode 20a at a first end surface 62a.
  • the end-surface exposed electrode layer 10c is connected to the second external electrode 20b at a second end surface 62b.
  • the side surface exposed electrode layer 10 d is not connected to the external electrode 20 at any of the end faces 62 .
  • the end surface exposed electrode layer 10c functions as a through electrode
  • the side surface exposed electrode layer 10d functions as a ground electrode.
  • Fig. 9 is a cross section taken along line IV-IV in Fig. 7.
  • the side surface exposed electrode layer 10d is connected to the first side surface external electrode 30a at the first side surface 63a, and is connected to the second side surface external electrode 30b at the second side surface 63b.
  • the end surface exposed electrode layer 10 c is not connected to the external electrode 20 at any of the side surfaces 63 .
  • planar structure of internal electrode layer The planar structure of the end surface exposed electrode layer 10c and the side surface exposed electrode layer 10d will be described with reference to Fig. 10 and Fig. 11.
  • the planar structure refers to the structure of the internal electrode layer 10 when viewed from the height direction T of the multilayer ceramic electronic component 1.
  • End surface exposed electrode layer The end surface exposed electrode layer 10c will be described with reference to Fig. 10.
  • Fig. 10 is a cross-sectional view taken along line VV in Fig. 7.
  • Fig. 10 shows the planar structure of the end surface exposed electrode layer 10c.
  • a first end face extension 12c is provided on a portion of the end face exposed electrode layer 10c that is exposed on the first end face 62a, and a second end face extension 12d is provided on a portion of the end face exposed electrode layer 10c that is exposed on the second end face 62b.
  • the facing portion 11 of the end surface exposed electrode layer 10c is connected to the first end surface 62a via the first end surface extension portion 12c, and the facing portion 11 of the end surface exposed electrode layer 10c is connected to the second end surface 62b via the second end surface extension portion 12d.
  • the end surface exposed electrode layer 10c is illustrated as being rectangular, but the width in the width direction W of the opposing portion 11 and the end surface vertical portion, i.e., the first end surface extension portion 12c and the second end surface extension portion 12d, may be the same.
  • Fig. 11 is a cross-sectional view taken along line VV in Fig. 7.
  • Fig. 11 shows the planar structure of the side surface exposed electrode layer 10d.
  • a first side extension 12e is provided on a portion of the side surface exposed electrode layer 10d exposed to the first side surface 63a.
  • a second side extension 12f is provided on a portion of the side surface exposed electrode layer 10d exposed to the second side surface 63b.
  • the facing portion 11 of the side surface exposed electrode layer 10d is connected to the first side surface 63a via the first side extension 12e.
  • the facing portion 11 of the side surface exposed electrode layer 10d is connected to the second side surface 63b via the second side extension 12f.
  • a region corresponding to a region where the first side surface extension 12e is provided in the side surface exposed electrode layer 10d is defined as a third W gap 52c.
  • a region corresponding to a region where the second side surface extension 12f is provided in the side surface exposed electrode layer 10d is defined as a fourth W gap 52d.
  • the region of the side surface exposed electrode layer 10d corresponding to the region where the first end surface extension 12c is provided on the end surface exposed electrode layer 10c is defined as a third L gap 51c.
  • the region of the side surface exposed electrode layer 10d corresponding to the region where the second end surface extension 12d is provided on the end surface exposed electrode layer 10c is defined as a fourth L gap 51d.
  • the extension region 55 in which the first side extension portion 12e is provided is referred to as the first L extension region 55c.
  • the extension region 55 in which the second side extension portion 12f is provided is referred to as the second L extension region 55d.
  • the extension region 55 in which the first end face extension portion 12c is provided is referred to as the first W extension region 55a.
  • the extension region 55 in which the second end face extension portion 12d is provided is referred to as the second W extension region 55b.
  • Step layer 5 Even when the multilayer ceramic electronic component 1 is a three-terminal multilayer ceramic capacitor, the step layer 5 is disposed in the same manner as in the case of a two-terminal multilayer ceramic capacitor. By appropriately arranging the step layer 5, it is possible to suppress unevenness in the thickness of the laminate 2 in the height direction T caused by the first end face extension 12c, the second end face extension 12d, the first side face extension 12e, and the second side face extension 12f.
  • the step layer 5 includes an end surface step layer 5c and a side surface step layer 5d.
  • the end surface step layer 5c can be used to eliminate the step caused by the first end surface extension portion 12c and the second end surface extension portion 12d of the end surface exposed electrode layer 10c.
  • the side surface exposed electrode layer 10d does not have electrodes at the positions corresponding to the first end surface extension 12c and the second end surface extension 12d. Therefore, in the same layer as the side surface exposed electrode layer 10d, an end surface step layer 5c is disposed at the positions corresponding to the first end surface extension 12c and the second end surface extension 12d. This makes it possible to suppress unevenness in the height direction T of the laminate 2.
  • the end surface step layer 5c In the same layer as the side surface exposed electrode layer 10d, there are two regions where it is preferable to dispose the end surface step layer 5c.
  • One is the portion where the third L gap 51c and the first W extension region 55a overlap in Fig. 11.
  • the end surface step layer 5c disposed in this portion reduces unevenness in height caused by the side surface exposed electrode layer 10d not having the first end surface extension portion 12c.
  • the other is a portion where the fourth L gap 51d and the second W extension region 55b overlap in Fig. 11.
  • the end surface step layer 5c disposed in this portion reduces unevenness in height caused by the side surface exposed electrode layer 10d not having the second end surface extension portion 12d.
  • the side surface step layer 5d can be used to eliminate a step caused by the first side surface extension portion 12e and the second side surface extension portion 12f of the side surface exposed electrode layer 10d.
  • the end surface exposed electrode layer 10c does not have an electrode at a position corresponding to the first side surface extension portion 12e and at a position corresponding to the second side surface extension portion 12f. Therefore, in the same layer as the end surface exposed electrode layer 10c, a side surface step layer 5d is disposed at a position corresponding to the first side surface extension 12e and a position corresponding to the second side surface extension 12f. This makes it possible to suppress unevenness in the height direction T of the laminate 2.
  • the side surface step layer 5d In the same layer as the end surface exposed electrode layer 10c, there are two regions where it is preferable to dispose the side surface step layer 5d.
  • One is the portion where the third W gap 52c and the first L extension region 55c overlap in Fig. 10.
  • the side surface step layer 5d disposed in this portion reduces unevenness in height caused by the end surface exposed electrode layer 10c not having the first side surface extension portion 12e.
  • the other is a portion where the fourth W gap 52d and the second L extension region 55d overlap in Fig. 10.
  • the side surface step layer 5d disposed in this portion reduces unevenness in height caused by the end surface exposed electrode layer 10c not having the second side surface extension portion 12f.
  • the end surface step layer 5c and the side surface step layer 5d can be disposed in the same manner as the first step layer 5a and the second step layer 5b described in the first and second embodiments.
  • the shape of the step layer 5 has been described by taking the vicinity of the end face 62 as an example.
  • the shape of the step layer 5 described based on the end face 62 applies not only to the end face step layer 5c of the third embodiment, but also to the side face step layer 5d.
  • the distance between the electrode layer 10 and the step layer 5 can be the distance in the length direction L between the adjacent side extensions 12e, 12f and the side step layer 5d. Furthermore, the distance between the electrode layer 10 and the step layer 5 can be the distance in the width direction W between the adjacent opposing portion 11 with the side exposed electrode layer 10d and the side step layer 5d.
  • the end surface step layer 5c can be provided on the same layer as the end surface exposed electrode layer 10c.
  • the distance between the electrode layer 10 and the step layer 5 can be the distance in the length direction L between the adjacent opposing portions 11 of the end surface exposed electrode layer 10c and the end surface step layer 5c.
  • the distance between the electrode layer 10 and the step layer 5 can be the distance in the width direction W between the adjacent end surface extensions 12c, 12d and the end surface step layer 5c.
  • the thickness of the step layer 5 in the height direction T has been mainly described.
  • the length of the step layer 5 in the length direction T has been mainly described.
  • the thickness of the step layer 5 in the height direction T may be the same as in the first embodiment, and the length of the step layer 5 in the length direction T may be the same as in the second embodiment.
  • the step layer 5 of the first or second embodiment may be applied to at least one of the end surface exposed electrode layer 10c and the side surface exposed electrode layer 10d.
  • the step layer 5 of the first embodiment may be applied to one of the end surface exposed electrode layer 10c and the side surface exposed electrode layer 10d
  • the step layer 5 of the second embodiment may be applied to the remaining other.
  • the step layer 5 combining the first and second embodiments may be applied to at least one of the end surface exposed electrode layer 10c and the side surface exposed electrode layer 10d. In this manner, the above-described embodiments can be combined in various ways.
  • the electrode paste and the step paste are applied to the ceramic green sheet in a desired pattern.
  • the application of each paste to the ceramic green sheet can be performed by, for example, a method such as screen printing or gravure printing.
  • the electrode paste and the step paste are printed in a predetermined pattern on the ceramic green sheet by any printing method. In this way, a ceramic green sheet for the inner layer portion 53 on which the paste is printed is obtained.
  • the thickness of the step layer can be controlled by reducing the amount of step paste applied.
  • a predetermined number of ceramic green sheets on which the pattern of the internal electrode layer 10 is not printed are laminated. This creates a portion corresponding to the outer layer portion 54.
  • ceramic green sheets for the inner layer portion 53 coated with paste are laminated in sequence. This creates a portion corresponding to the inner layer portion 53.
  • a predetermined number of ceramic green sheets for the other outer layer portion 54 are laminated. This creates a laminated sheet. The laminated sheet is pressed in the height direction by means of a hydrostatic press or the like to create a laminated block.
  • the laminated block is cut to a predetermined size to cut out laminated chips. At this time, corners and edges of the laminated chips may be rounded by barrel polishing or the like.
  • the laminated chip is fired to produce the laminate 2.
  • the firing temperature depends on the materials of the ceramic layers 4 and the internal electrode layers 10, but is preferably 900° C. or higher and 1400° C. or lower.
  • the external electrodes 20 are formed.
  • (Base layer) A conductive paste that will become the underlayer 21 is applied to the two end faces 62 of the laminate 2 to form the underlayer 21 .
  • a conductive paste containing a glass component and a metal is applied by a method such as dipping.
  • a baking process is performed to form the underlayer 21.
  • the baking temperature is preferably 500° C. or higher and 900° C. or lower.
  • the baking time is preferably 30 minutes or higher and 2 hours or lower.
  • the baking atmosphere is preferably a reducing atmosphere containing, for example, H 2 O or H 2 .
  • a plating layer 23 is formed on the surface of the base layer 21.
  • a Ni plating layer is formed on the baked layer. This Ni plating layer becomes the inner plating layer 23a.
  • a Sn plating layer is formed on the Ni plating layer. This Sn plating layer becomes the surface plating layer 23b.
  • the Ni plating layer and the Sn plating layer are formed in sequence, for example, by barrel plating. In this manner, the multilayer ceramic electronic component 1 is obtained.
  • external electrodes 20 are formed on the two side faces 63 in addition to the two end faces 62 of the laminate 2.
  • the length and thickness of the ceramic layers 4 and the internal electrode layers 10 can be measured, for example, by observing the cross section of the laminate 2 exposed by polishing with a scanning electron microscope. Each value can be an average value of the measured values at a plurality of points corresponding to the portion to be measured.
  • the length of each part of the laminate 2 can be measured with a micrometer or an optical microscope.
  • the step layer becomes thicker as it approaches the first main surface. At this time, the distance between the first internal electrode layer and the first internal electrode layer closest to the first main surface becomes thicker as it approaches the first main surface.
  • the coverage can be measured, for example, as follows.
  • the internal electrode layer 10 includes hollow portions where no metal is present.
  • the ratio of the metal to the internal electrode layer 10 is defined as the coverage.
  • the coverage is defined as metal/(metal+(cavity or ceramic material)). That is, the entire internal electrode layer 10 is the sum of (i) the metal, (ii) the part that is not filled with ceramic material and exists as a cavity, and (iii) the part in which the cavity is filled with ceramic material.
  • the ratio of (i) the metal to the entire internal electrode layer 10 is defined as the coverage.
  • coverage can be performed in the following manner. First, the laminate 2 is polished to expose the cross section at the location where coverage is to be measured. The exposed surface is then observed with an optical microscope or the like to determine the area of the metal within a specified range. The coverage is calculated based on the determined area. Note that the coverage can also be calculated by averaging values determined at multiple locations.
  • a ceramic substrate includes a plurality of ceramic layers stacked together, a first main surface and a second main surface facing each other in a height direction; a first side surface and a second side surface facing each other in a width direction perpendicular to the height direction; a first end surface and a second end surface facing each other in a length direction perpendicular to the height direction and the width direction; a first internal electrode layer that is laminated alternately with the plurality of ceramic layers and is exposed on the first end surface; a second internal electrode layer that is laminated alternately with the plurality of ceramic layers and exposed on the second end surface; a first step layer disposed on the same plane as the second internal electrode layer and exposed at the first end surface; a laminate including a second step layer disposed on the same plane as the first internal electrode layer and exposed at the second end surface; a first external electrode provided on the first end surface; a second external electrode provided on the second end surface, a thickness of the first step layer in a height direction of the stack of the first step layers being greater
  • a thickness of the first step layer is 20% or more and 120% or less of a thickness of the second internal electrode layer, a thickness of the second step layer is 20% or more and 120% or less of a thickness of the first internal electrode layer;
  • the first internal electrode layer and the second step layer are in contact with each other, the second internal electrode layer and the first step layer are in contact with each other;
  • ⁇ 4> When a region of 0 ⁇ m or more and 60 ⁇ m or less from a tip end in a longitudinal direction of the first internal electrode layer toward the first end face and a region of 0 ⁇ m or more and 60 ⁇ m or less from a tip end in a longitudinal direction of the second internal electrode layer toward the second end face are defined as L direction ends, the coverage of the L-direction end portion is lower than the coverage of the opposing portion of the first internal electrode layer, the coverage of the L-direction end portion is lower than the coverage of the opposing portion of the second internal electrode layer; ⁇ 4> The multilayer ceramic electronic component according to any one of ⁇ 1> to ⁇ 3>.
  • the concentration of at least one additive selected from Ni, V, and Sn is:
  • the internal electrode layer located closer to the second main surface is lower.
  • a ceramic substrate includes a plurality of ceramic layers stacked together, a first main surface and a second main surface facing each other in a height direction; a first side surface and a second side surface facing each other in a width direction perpendicular to the height direction; a first end surface and a second end surface facing each other in a length direction perpendicular to the height direction and the width direction; an end surface exposed electrode layer which is an internal electrode layer alternately laminated with the plurality of ceramic layers and exposed to the first end surface and the second end surface; a side surface exposed electrode layer which is an internal electrode layer alternately stacked with the plurality of ceramic layers and exposed to the first side surface and the second side surface; a side surface step layer disposed on the same plane as the end surface exposed electrode layer and exposed to the first side surface and the second side surface; a laminate including an end surface step layer disposed on the same plane as the side surface exposed electrode layer and exposed to the first end surface and the second end surface; a first external electrode provided on the first end surface and the second end surface

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

積層体（２）の表面をより平坦にすることが容易な積層セラミック電子部品（１）を提供する。積層セラミック電子部品（１）は、複数のセラミック層（４）と交互に積層され、第１の端面（６２ａ）に露出された第１の内部電極層（１０ａ）と、複数のセラミック層（４）と交互に積層され、第２の端面（６２ｂ）に露出された第２の内部電極層（１０ｂ）と、第２の内部電極層（１０ｂ）と同一面上に配置され、第１の端面（６２ａ）に露出された第１の段差層（５ａ）と、第１の内部電極層（１０ａ）と同一面上に配置され、第２の端面（６２ｂ）に露出された第２の段差層（５ｂ）と、を含む積層体（２）を備え、第１の段差層（５ａ）の積層体（２）の高さ方向（Ｔ）の厚みは、第１の主面（６１ａ）に近い位置に位置する第１の段差層（５ａ）がより厚くなり、第２の段差層（５ｂ）の積層体（２）の高さ方向（Ｔ）の厚みは、第１の主面（６１ａ）に近い位置に位置する第２の段差層（５ｂ）がより厚い。

Description

積層セラミック電子部品
　本発明は、積層セラミック電子部品、特には積層セラミックコンデンサに関する。
　従来積層セラミック電子部品として積層セラミックコンデンサが知られている。一般に積層セラミックコンデンサは、セラミックからなる誘電体層と内部電極層とが交互に複数積層された焼成体である積層体と、積層体の両端面に設けられた外部電極とを備えた構造を有し、積層枚数や誘電体層の厚みに応じた所望の容量を備える。
　特許文献１などには、内部電極層による段差を解消するために段差吸収層を設けることが記載されている。
特開２００６－２８６８６０号公報
　しかしながら、実際には第１の主面または第２の主面に向かって湾曲をしていることが多く、また、その湾曲度合いは湾曲している方向の面に遠い方がより強くなる傾向があった。そのため特許文献１に記載のように各内部電極層の同一平面上に段差吸収層を配置すると、構造欠陥に影響しない程度にしか湾曲してない部分に対しても段差吸収層を配置することになる。そのため、新たな構造欠陥が発生する可能性や、段差吸収層分のコストが高くなってしまう問題があった。そこで、本発明は、コストを抑え、適切な場所に適切な量の段差吸収層を配置することで、構造欠陥を抑制することを目的とする。
　本発明の積層セラミック電子部品は、積層された複数のセラミック層を含み、高さ方向に相対する第１の主面及び第２の主面と、前記高さ方向に直交する幅方向に相対する第１の側面及び第２の側面と、前記高さ方向及び前記幅方向に直交する長さ方向に相対する第１の端面及び第２の端面と、前記複数のセラミック層と交互に積層され、前記第１の端面に露出された第１の内部電極層と、前記複数のセラミック層と交互に積層され、前記第２の端面に露出された第２の内部電極層と、前記第２の内部電極層と同一面上に配置され、前記第１の端面に露出された第１の段差層と、前記第１の内部電極層と同一面上に配置され、前記第２の端面に露出された第２の段差層と、を含む積層体と、前記第１の端面に設けられた第１の外部電極と、前記第２の端面に設けられた第２の外部電極と、を備え、前記第１の段差層の前記積層体の高さ方向の厚みは、前記第１の主面に近い位置に位置する前記第１の段差層がより厚くなり、前記第２の段差層の前記積層体の高さ方向の厚みは、前記第１の主面に近い位置に位置する前記第２の段差層がより厚くなる。
　また、本発明の積層セラミック電子部品は、積層された複数のセラミック層を含み、高さ方向に相対する第１の主面及び第２の主面と、前記高さ方向に直交する幅方向に相対する第１の側面及び第２の側面と、前記高さ方向及び前記幅方向に直交する長さ方向に相対する第１の端面及び第２の端面と、前記複数のセラミック層と交互に積層され、前記第１の端面及び前記第２の端面に露出された内部電極層である端面露出電極層と、前記複数のセラミック層と交互に積層され、前記第１の側面及び前記第２の側面に露出された内部電極層である側面露出電極層と、前記端面露出電極層と同一面上に配置され、前記第１の側面及び前記第２の側面に露出された側面段差層と、前記側面露出電極層と同一面上に配置され、前記第１の端面及び前記第２の端面に露出された端面段差層と、を含む積層体と、前記第１の端面及び前記第２の端面に設けられた第１の外部電極と、前記第１の側面及び前記第２の側面に設けられた第２の外部電極と、備え、前記側面段差層の前記積層体の高さ方向の厚みは、前記第１の主面に近い位置に位置する前記側面段差層がより厚くなり、前記端面段差層の前記積層体の高さ方向の厚みは、前記第１の主面に近い位置に位置する前記端面段差層がより厚くなる。
　本発明によれば、積層体の表面をより平坦にすることが容易な積層セラミック電子部品を提供することができる。
本発明の第１の実施形態の積層セラミック電子部品の斜視図である。 図１のＩ－Ｉ線断面図である。 図１のＩＩ－ＩＩ線断面図である。 第１の実施形態における積層体のＬＴ断面図である。 第２の実施形態における積層体のＬＴ断面図である。 第２の実施形態の積層セラミック電子部品のＬＴ断面図である。 第３の実施形態の積層セラミック電子部品の斜視図である。 図７のＩＩＩ－ＩＩＩ線断面図である。 図７のＩＶ－ＩＶ線断面図である。 図７のＶ－Ｖ線断面図であり、端面露出電極層の平面構造を示す図である。 図７のＶ－Ｖ線断面図であり、側面露出電極層の平面構造を示す図である。
　以下、添付の図面を参照して本発明の積層セラミック電子部品１の実施形態の一例について説明する。以下の説明では、積層セラミック電子部品１が積層セラミックコンデンサである場合を例にして説明する。
（第１の実施形態）
　第１の実施形態の積層セラミック電子部品１について説明する。
（積層セラミック電子部品の外形）
　図１に基づいて、積層セラミック電子部品１の外観の概要を説明する。図１は、本実施形態の積層セラミック電子部品１を示す斜視図である。積層セラミック電子部品１は、積層体２及び外部電極２０を備える。
（方向の定義）
　図面には、適宜、Ｌ方向、Ｗ方向及びＴ方向が示されている。Ｌ方向は、積層セラミック電子部品１の長さ方向である。Ｗ方向は、積層セラミック電子部品１の幅方向である。Ｔ方向は、積層セラミック電子部品１の高さ方向である。これにより、図２に示す断面はＬＴ断面といわれ、図３に示す断面はＷＴ断面といわれる。長さ方向Ｌ、幅方向Ｗ及び高さ方向Ｔは、必ずしも互いに直交する関係でなくてもよい。長さ方向Ｌ、幅方向Ｗ及び高さ方向Ｔは、互いに交差する関係であってもよい。
（積層体の外形）
　積層体２は、略直方体型の形状を有する。積層体２は、２つの主面６１、２つの端面６２及び２つの側面６３を有する。主面６１は、高さ方向Ｔに対向する面である。端面６２は、長さ方向Ｌに対向する面である。側面６３は、幅方向Ｗに対向する面である。２つの主面６１のうちの一方を第１の主面６１ａとし、他方を第２の主面６１ｂとする。２つの端面６２のうちの一方を第１の端面６２ａとし、他方を第２の端面６２ｂとする。２つの側面６３のうち一方を第１の側面６３ａとし、他方を第２の側面６３ｂとする。図１には第１の主面６１ａ及び第１の側面６３ａが示されている。
　積層体２の稜線及び角部には、丸みがつけられていることが好ましい。稜線とは、積層体２の２面が交わる部分である。角部とは、積層体２の３面が交る部分である。なお、積層体２の大きさは特には限定されない。
（積層体の構造）
　積層体２は、複数のセラミック層４及び複数の内部電極層１０を含む。以下、積層体２の断面図を参照しながら、積層体２の構造を説明する。
（積層体の内部構造（ＬＴ断面））
　図２に基づいて、積層体２の内部構造について説明する。図２は、図１に示す積層セラミック電子部品１のＩ－Ｉ線断面図である。図２は、積層セラミック電子部品１のＬＴ断面を示す。積層体２は、複数のセラミック層４及び複数の内部電極層１０を含む。複数のセラミック層４及び複数の内部電極層１０は、互いに高さ方向Ｔに積層されている。
（内層部と外層部）
　積層体２は、高さ方向Ｔにおいて、内層部５３及び２つの外層部５４に区分される。外層部５４は、第１の外層部５４ａ及び第２の外層部５４ｂを含む。第１の外層部５４ａ及び第２の外層部５４ｂは、内層部５３を高さ方向Ｔにおいて挟む位置に位置している。
　内層部５３には、複数のセラミック層４の一部及び複数の内部電極層１０が配置されている。内層部５３では、複数の内部電極層１０がセラミック層４を介して対向している。そのため、内層部５３には、静電容量が形成される。そのため、内層部５３は、積層体２のなかで実質的にコンデンサとして機能する部分である。
　第１の外層部５４ａは、外層部５４のうちで、積層体２の第１の主面６１ａの側に位置する部分である。第２の外層部５４ｂは、外層部５４のうちで、積層体２の第２の主面６１ｂの側に位置する部分である。具体的には、第１の外層部５４ａは、複数の内部電極層１０のうち第１の主面６１ａに最も近い内部電極層１０と第１の主面６１ａとの間の部分である。第２の外層部５４ｂは、複数の内部電極層１０のうち第２の主面６１ｂに最も近い内部電極層１０と第２の主面６１ｂとの間の部分である。第１の外層部５４ａ及び第２の外層部５４ｂには、内部電極層１０は配置されていない。第１の外層部５４ａ及び第２の外層部５４ｂには、複数のセラミック層４のうち、内層部５３のためのセラミック層４を除く残りのセラミック層４が配置されている。第１の外層部５４ａ及び第２の外層部５４ｂは、内層部５３の保護層として機能する。
（セラミック層）
　セラミック層４は、内層部５３に配置されたセラミック層４と、外層部５４に配置されたセラミック層４とに分類することができる。内層部５３に配置されたセラミック層４を、内層セラミック層４ａとする。外層部５４に配置されたセラミック層４を、外層セラミック層４ｂとする。
（セラミック層の層数）
　積層体２に積層されるセラミック層４は、例えば、５層以上２０００層以下とすることができる。
（セラミック層の材料）
　セラミック層４の材料としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。
　積層体２に圧電体セラミックを用いた場合には、積層セラミック電子部品１は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
　積層体２に半導体セラミックを用いた場合には、積層セラミック電子部品１は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
　積層体に磁性体セラミックを用いた場合、積層セラミック電子部品１は、インダクタ素子として機能する。また、積層セラミック電子部品１がインダクタ素子として機能する場合には、内部電極層は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。
（セラミック層の厚み）
　セラミック層４の厚みは、例えば、１０μｍ以下とすることができる。
（内部電極層）
　内部電極層１０は、第１の内部電極層１０ａ及び第２の内部電極層１０ｂに分類することができる。第１の内部電極層１０ａは、第１の外部電極２０ａに接続された内部電極層１０である。第２の内部電極層１０ｂは、第２の外部電極２０ｂに接続された内部電極層１０である。第１の内部電極層１０ａは、第１の端面６２ａから、第２の端面６２ｂに向かって延在する。第２の内部電極層１０ｂは、第２の端面６２ｂから、第１の端面６２ａに向かって延在する。
（対向部と延長部）
　第１の内部電極層１０ａ及び第２の内部電極層１０ｂは、それぞれ、対向部１１及び延長部１２を有する。
　対向部１１は、内部電極層１０において、第１の内部電極層１０ａと第２の内部電極層１０ｂとが高さ方向Ｔにおいて対向する部分である。延長部１２は、内部電極層１０において、対向部１１から、積層体２の第１の端面６２ａ又は第２の端面６２ｂまで延長された部分である。
　第１の内部電極層１０ａの対向部１１を第１の対向部１１ａとする。第１の内部電極層１０ａの延長部１２を第１の延長部１２ａとする。第１の延長部１２ａは、第１の対向部１１ａから、積層体２の第１の端面６２ａまで延長された部分である。
　同様に、第２の内部電極層１０ｂの対向部１１を第２の対向部１１ｂとする。第２の内部電極層１０ｂの延長部１２を第２の延長部１２ｂとする。第２の延長部１２ｂは、第２の対向部１１ｂから、積層体２の第２の端面６２ｂまで延長された部分である。
（内部電極層の層数）
　内部電極層１０は、例えば、１０層以上２０００層以下とすることができる。この内部電極層１０の層数は、第１の内部電極層１０ａの層数及び第２の内部電極層１０ｂの層数を含む層数である。
（内部電極層の厚み）
　内部電極層１０の厚みは、例えば、０．１μｍ以上５．０μｍ以下、好ましくは、０．２ｕｍ以上２．０ｕｍ以下とすることができる。内部電極層１０の厚みが０．５μｍ以上である場合には、外部電極２０の金属層をめっきにより形成する際に、めっき膜が成長しやすくなる。
（内部電極層の材料）
　内部電極層１０の材料は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、及びＡｕなどの金属や、ＮｉとＣｕとの合金やＡｇとＰｄとの合金などとすることができる。内部電極層１０の材料は、それに加えて、セラミック層４に含まれるセラミックと同一組成系の誘電体粒子を含んでいてもよい。
（電極対向部）
　積層体２の長さ方向Ｌの区分について説明する。積層体２は、長さ方向Ｌにおいて、電極対向部５０及びＬギャップ５１に区分することができる。長さ方向Ｌの区分における電極対向部５０を、Ｌ対向部５０ａとする。また、Ｌギャップ５１は、第１のＬギャップ５１ａ及び第２のＬギャップ５１ｂを含む。
　Ｌ対向部５０ａは、第１の内部電極層１０ａと第２の内部電極層１０ｂとが高さ方向Ｔにおいて対向する部分に対応する。Ｌ対向部５０ａには容量が形成される。
（Ｌギャップ）
　Ｌギャップ５１は、積層体２の長さ方向Ｌにおいて、第１の内部電極層１０ａと第２の内部電極層１０ｂとが高さ方向Ｔに対向しない部分である。Ｌギャップ５１のうち、第１のＬギャップ５１ａは、Ｌ対向部５０ａと第１の端面６２ａとの間である。第２のＬギャップ５１ｂは、Ｌ対向部５０ａと第２の端面６２ｂとの間である。
　第１のＬギャップ５１ａでは、高さ方向Ｔにおいて、第１の内部電極層１０ａは配置されているが、第２の内部電極層１０ｂは配置されていない。第２のＬギャップ５１ｂでは、高さ方向Ｔにおいて、第２の内部電極層１０ｂは配置されているが、第１の内部電極層１０ａは配置されていない。
　第１のＬギャップ５１ａは、第１の対向部１１ａの第１の端面６２ａへの引出部として機能する。第２のＬギャップ５１ｂは、第２の対向部１１ｂの第２の端面６２ｂへの引出部として機能する。
　Ｌギャップ５１の長さ方向Ｌの長さは、例えば、積層体２の長さ方向Ｌの長さの１０％０以上３０％以下とすることができる。
（外部電極）
　外部電極２０は、第１の外部電極２０ａ及び第２の外部電極２０ｂを含む。
（第１の外部電極）
　第１の外部電極２０ａは、積層体２の第１の端面６２ａに配置された外部電極２０である。第１の外部電極２０ａは、第１の内部電極層１０ａと電気的に接続されている。
（第２の外部電極）
　第２の外部電極２０ｂは、積層体２の第２の端面６２ｂに配置された外部電極２０である。第２の外部電極２０ｂは、第２の内部電極層１０ｂと電気的に接続されている。
（各面の外部電極）
　外部電極２０は、一方の端面６２から、２つの主面６１の一部まで及び２つの側面６３の一部まで延在する。
（外部電極の層構成）
　外部電極２０の層構成を、図２に基づいてについて説明する。外部電極２０は、下地層２１及びめっき層２３を含む。めっき層２３は、内めっき層２３ａ及び表めっき層２３ｂを含む。これらの層は、積層体２の端面６２から、下地層２１、内めっき層２３ａ、表めっき層２３ｂの順に配置されている。
（下地層）
　下地層２１は、積層体２の端面６２の上に配置されており、端面６２を覆う。下地層２１は、端面６２から、主面６１の一部、及び側面６３の一部にまで延在している。
（焼き付け層）
　下地層２１は、焼き付け層として構成されている。焼き付け層は、ガラス成分及び金属を含む。ガラス成分としては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉなどから選ばれる少なくとも１つを含む。金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕなどから選ばれる少なくとも１つを含む。焼き付け層は、複数層であってもよい。
（めっき層）
　下地層２１の上のめっき層２３について説明する。前述のように、本実施形態では、めっき層２３は、内めっき層２３ａ及び表めっき層２３ｂを含む。めっき層２３を二層にする場合には、下層から、Ｎｉめっき層及びＳｎめっき層の順とすることが好ましい。すなわち、内めっき層２３ａがＮｉめっき層になり、表めっき層２３ｂがＳｎめっき層になる。三層にする場合には、下層からＳｎめっき層、Ｎｉめっき層、Ｓｎめっき層の順とすることが好ましい。
　Ｎｉめっき層は、下地層２１が積層セラミック電子部品１を実装する際のはんだによって侵食されることを防止することができる。Ｓｎめっき層は、積層セラミック電子部品１を実装する際のはんだの濡れ性を向上させ、実装を容易にすることができる。そのため、表めっき層２３ｂをＳｎめっき層とすることで、外部電極２０に対するはんだの濡れ性を向上させることができる。めっき層一層あたりの厚みは、３μｍ以上９μｍ以下であることが好ましい。
（積層体の内部構造（ＷＴ断面））
　図３に基づいて、積層体２の内部構造を説明する。図３は、図１に示す積層セラミック電子部品１のＩＩ－ＩＩ線断面図である。積層体２は、幅方向Ｗにおいて、電極対向部５０及びＷギャップ５２に区分される。幅方向Ｗの区分における電極対向部５０を、Ｗ対向部５０ｂとする。また、Ｗギャップ５２は、第１のＷギャップ５２ａ及び第２のＷギャップ５２ｂを含む。
　Ｗ対向部５０ｂは、内部電極層１０が高さ方向Ｔにおいて対向する部分である。Ｗギャップ５２は、幅方向Ｗにおいて、前記第１の内部電極層１０ａ及び前記第２の内部電極層１０ｂのいずれもが高さ方向Ｔに配置されていない部分である。
　Ｗギャップ５２のうち、第１のＷギャップ５２ａは、積層体２の幅方向Ｗおける、Ｗ対向部５０ｂと第１の側面６３ａとの間である。第２のＷギャップ５２ｂは、Ｗ対向部５０ｂと第２の側面６３ｂとの間である。
　第１のＷギャップ５２ａ及び第２のＷギャップ５２ｂは、Ｗ対向部５０ｂを挟み込むように配置されている。第１のＷギャップ５２ａ及び第２のＷギャップ５２ｂは、内部電極層１０の保護層として機能する。
　Ｗギャップ５２の幅方向Ｗの長さは、例えば、積層体２の幅方向Ｗの長さの２０％以上３０％以下とすることができる。また、Ｗギャップ５２の幅方向Ｗの長さは、例えば、５μｍ以上５０μｍ以下とすることができる。
（積層セラミック電子部品の大きさ）
　積層セラミック電子部品１の大きさ特には限定されない。積層セラミック電子部品１の大きさは、例えば下記のようにすることができる。積層体２及び外部電極２０を含む積層セラミック電子部品１の長さ方向Ｌの寸法をＬ寸法とする。Ｌ寸法は、０．２５ｍｍ以上１．０ｍｍ以下であることが好ましい。積層体２及び外部電極２０を含む積層セラミック電子部品１の高さ方向Ｔの寸法をＴ寸法とする。Ｔ寸法は、０．１２５ｍｍ以上０．５ｍｍ以下であることが好ましい。積層体２及び外部電極２０を含む積層セラミック電子部品１の幅方向Ｗの寸法をＷ寸法とする。Ｗ寸法は、０．１２５ｍｍ以上０．５ｍｍ以下であることが好ましい。
（段差層）
　本実施形態の積層セラミック電子部品１には、段差層５が設けられている。
　積層体２の高さ方向Ｔの長さは、電極対向部５０とＬギャップ５１とにおいて差が小さいことが好ましい。しかし、内層部５３では、電極対向部５０とＬギャップ５１とで、高さ方向Ｔの長さが相違しやすくなる。電極対向部５０にはセラミック層４及び内部電極層１０が積層される。これに対して、Ｌギャップ５１にはセラミック層４のみが積層される。Ｌギャップ５１には、内部電極層１０は積層されない。そのため、電極対向部５０とＬギャップ５１とで、高さ方向Ｔの長さが相違しやすくなる。
　そこで、電極対向部５０とＬギャップ５１との高さ方向Ｔの長さの差を小さくするために、Ｌギャップ５１に追加のセラミック層４を配置する。この追加のセラミック層４を段差層５とする。段差層５は、セラミック層４と同様の成分を有することが好ましい。ただし、セラミック層４の成分は、これに限定されるものではない。
（段差層の配置）
　本実施形態の積層セラミック電子部品１における、段差層５の配置について、図４に基づいて説明する。図４は、本実施形態の積層セラミック電子部品１に備えられる積層体２のＬＴ断面図である。図４は、図１のＩ－Ｉ線に相当する位置での積層体２の断面を示す。段差層５は、内部電極層１０の長さ方向Ｌにおける先端Ｅと、端面６２との間に配置されている。段差層５は、第１の段差層５ａ及び第２の段差層５ｂを含む。
（第１の段差層）
　第１の段差層５ａは、第２の内部電極層１０ｂと同一面上に配置された段差層５である。第２の内部電極層１０ｂの長さ方向Ｌにおける第１の端面６２ａ側の先端Ｅを、先端Ｅ１とする。第１の段差層５ａは、長さ方向Ｌにおいて、先端Ｅ１と、第１の端面６２ａとの間に配置されている。そして、第１の段差層５ａは、第１の端面６２ａから露出している。
（第２の段差層）
　第２の段差層５ｂは、第１の内部電極層１０ａと同一面上に配置された段差層５である。第１の内部電極層１０ａの長さ方向Ｌにおける第２の端面６２ｂ側の先端Ｅを、先端Ｅ２とする。第２の段差層５ｂは、長さ方向Ｌにおいて、先端Ｅ２と、第２の端面６２ｂとの間に配置されている。そして、第２の段差層５ｂは、第２の端面６２ｂから露出している。
　前述のように積層体２には、複数の内部電極層１０が積層されている。そして、第１の段差層５ａ及び第２の段差層５ｂは、内部電極層１０ごとに配置することが可能である。そのため、１つの積層体２には、第１の段差層５ａ及び第２の段差層５ｂが複数配置されている。なお、図４には、第１の段差層５ａ及び第２の段差層５ｂがそれぞれ２層ずつ描いている。図４は、説明のための模擬的な図だからである。そのため、図４は、積層セラミックコンデンサの層数が、図４に描かれた層数に限定されることを意味しない。
（段差層の厚み）
　段差層５の高さ方向Ｔの長さを段差層５の厚みとする。
（厚みの変化）
　複数の第１の段差層５ａにおいて、第１の段差層５ａの厚みは、第１の主面６１ａにより近い位置に位置する第１の段差層５ａの方が、第２の主面６１ｂにより近い位置に位置する第１の段差層５ａよりも厚くなっている。
　第２の段差層５ｂについても同様である。複数の第２の段差層５ｂにおいて、第２の段差層５ｂの厚みは、第１の主面６１ａにより近い位置に位置する第２の段差層５ｂの方が、第２の主面６１ｂにより近い位置に位置する第２の段差層５ｂよりも厚くなっている。
　図４に段差層５の厚みをＨとして示す。図４には、第１の段差層５ａ及び第２の段差層５ｂがそれぞれ２つ示されている。２つの第１の段差層５ａについて、第１の主面６１ａに近い方の第１の段差層５ａの厚みをＨ２とし、第２の主面６１ｂに近い方の第１の段差層５ａの厚みをＨ４とるす。厚みＨ２は、厚みＨ４よりも厚くなっている。
　第２の段差層５ｂについても同様である。２つの第２の段差層５ｂについて、第１の主面６１ａに近い方の第２の段差層５ｂの厚みをＨ１とし、第２の主面６１ｂに近い方の第２の段差層５ｂの厚みをＨ３とるす。厚みＨ１は、厚みＨ３よりも厚くなっている。
　以上のように、本実施形態の積層セラミック電子部品１では、同じ外部電極２０に接続された内部電極層１０の間のセラミック層４の高さ方向Ｔの厚みが、第１の主面６１ａに近づくにつれて厚くなっている。
　積層体２を作製する際、積層の始めよりも積層の終わりの方が、内部電極層１０の有無による各層の湾曲が生じやすい。言い換えると、積層の終わりの方が、内部電極層１０の有無による段差の影響が大きくなる。ここで、積層の始めは、第２の主面６１ｂの側に対応する。また、積層の終わりは、第１の主面６１ａの側に対応する。
　本実施形態の積層セラミック電子部品１では、積層終わりの方に、より厚い段差層５を設けている。これにより、積層セラミック電子部品１は、積層体２の湾曲度を低下させることができる。
　また、積層始めには段差層５を形成しないこともできる。すなわち、積層体２の高さ方向Ｔにおいて、その一部に、部分的に段差層５を形成することもできる。これにより、より効果的に積層体２に段差が生じることを抑制することができる。
（内部電極層との対比）
　次に、段差層５の厚みＨと、内部電極層１０の厚みとの関係について説明する。図４に内部電極層１０の厚みをＨとして示す。本実施形態では、段差層５の厚みＨは、内部電極層１０の厚みＫの２０％以上１２０％以下である。詳しくは、第１の段差層５ａの厚みは、第２の内部電極層１０ｂの厚みの２０％以上１２０％以下である。同様に、第２の段差層５ｂの厚みは、第１の内部電極層１０ａの厚みの２０％以上１２０％以下である。
　図４に示す例では、２つの第１の段差層５ａの厚みは、厚みＨ２及び厚みＨ４である。また、図４に第２の内部電極層１０ｂの厚みをＫ２で示す。厚みＨ２及び厚みＨ４は、厚みＫ２の２０％以上１２０％以下となっている。
　第２の段差層５ｂについても同様である。図４に示す２つの第２の段差層５ｂの厚みは、厚みＨ１及び厚みＨ３である。また、図４に第１の内部電極層１０ａの厚みをＫ１で示す。厚みＨ１及び厚みＨ３は、厚みＫ１の２０％以上１２０％以下となっている。
（長さ方向の配置）
　これまで、段差層５の高さ方向Ｔの構成を説明した。次に、段差層５の長さ方向Ｌの配置について説明する。
（端面側）
　段差層５は、端面６２から露出している。具体的には、第１の段差層５ａは、第１の端面６２ａに露出している。また、第２の段差層５ｂは、第２の端面６２ｂに露出している。
（内部電極側）
　段差層５の、長さ方向Ｌにおける、端面６２から露出する端とは反対側の端は、当該段差層５と同じ層の内部電極層１０と、内部電極層１０の先端Ｅにおいて接している。内部電極層１０の先端Ｅとは、内部電極層１０の、長さ方向Ｌにおける、端面６２から露出する端とは反対側の端を意味する。
　第２の内部電極層１０ｂの第１の端面６２ａ側の先端Ｅを先端Ｅ１とする。第１の段差層５ａは、第２の内部電極層１０ｂの先端Ｅ１で、第２の内部電極層１０ｂと接している。
　同様に、第１の内部電極層１０ａの第２の端面６２ｂ側の先端Ｅを先端Ｅ２とする。第２の段差層５ｂは、第１の内部電極層１０ａの先端Ｅ２で、第１の内部電極層１０ａと接している。
（Ｌ方向端部）
　Ｌ方向端部４７は、内部電極層１０のＬ方向の端から、当該内部電極層１０が接続されている端面６２に向かって０μｍ以上６０μｍ以下の領域を意味する。すなわち、図４に示すＤ１は、０μｍ以上６０μｍ以下である。
　ここで、第１の内部電極層１０ａと隣接する第１の主面６１ａ側の第１の内部電極層１０ａとの間のセラミック層４と段差層５との厚みをＤ２とする。また、第１の内部電極層１０ａと隣接する第２の主面６１ｂ側の第１の内部電極層１０ａとの間のセラミック層４と段差層５との厚みをＤ３とする。Ｄ２はＤ３に比べて大きい。Ｄ２は、第１の主面側に近づくにつれて大きくなっていく。
（カバレッジ）
　内部電極層１０のカバレッジについて説明する。内部電極層１０のＬ方向端部４７におけるカバレッジは、内部電極層１０の対向部１１におけるカバレッジよりも低い。具体的には、第１の内部電極層１０ａのＬ方向端部４７におけるカバレッジは、第１の内部電極層１０ａの第１の対向部１１ａのカバレッジよりも低い。また、第２の内部電極層１０ｂについても同様であり、第２の内部電極層１０ｂのＬ方向端部４７におけるカバレッジは、第２の内部電極層１０ｂの第２の対向部１１ｂのカバレッジよりも低い。
（添加剤濃度）
　さらに、内部電極層１０のＬ方向端部４７において、Ｎｉ、Ｖ及びＳｎの中から少なくとも一つ選ばれる添加剤の濃度は、内部電極層１０が第２の主面６１ｂに近い位置に位置する方がより低くなっている。
（第２の実施形態）
　本発明の積層セラミック電子部品１の第２の実施形態について図５及び図６に基づいて説明する。図５は、第２の実施形態における積層体２のＬＴ断面図である。図５は、第１の実施形態における図４に対応する図である。図６は、第２の実施形態の積層セラミック電子部品１の一部のＬＴ断面図である。以下の説明では、第１の実施形態との相違点を中心に説明する。
　第１の実施形態では、図４に示したように、段差層５の高さ方向Ｔの長さが、内部電極層１０によって異なっていた。これに対して、第２の実施形態では、図５に示すように、段差層５の長さ方向Ｌの長さが、内部電極層１０によって異なっている。
（段差層と内部電極層との距離）
　段差層５と内部電極層１０との長さ方向Ｌにおける距離について説明する。長さ方向Ｌにおける段差層５の２つの端のなかで、端面６２に露出していない側の端を段差層５の内側端Ｑとする。そして、内部電極層１０の先端Ｅと、当該内部電極層１０と同層に配置された段差層５の内側端Ｑとの、長さ方向Ｌにおける距離をＪとする。この距離Ｊが、段差層５と内部電極層１０との長さ方向Ｌにおける距離となる。
　段差層５と内部電極層１０との長さ方向Ｌにおける距離Ｊは、内部電極層１０が第１の主面６１ａに近い位置に位置するとより遠くなる。
　詳しくは、第１の段差層５ａと第２の内部電極層１０ｂとの長さ方向Ｌの距離Ｊは、第１の主面６１ａに近い位置に位置する第１の段差層５ａと第２の内部電極層１０ｂとの長さ方向Ｌの距離Ｊがより遠くなっている。
　同様に、第２の段差層５ｂと第１の内部電極層１０ａとの長さ方向Ｌの距離Ｊは、第１の主面６１ａに近い位置に位置する第２の段差層５ｂと第１の内部電極層１０ａとの長さ方向の距離Ｊがより遠くなっている。
　図５には、第１の段差層５ａ及び第２の段差層５ｂがそれぞれ２つ示されている。
　２つの第１の段差層５ａについて、第１の段差層５ａと第２の内部電極層１０ｂとの長さ方向Ｌの距離Ｊを、第１の主面６１ａに近い方の第１の段差層５ａについて距離Ｊ２とし、第２の主面６１ｂに近い方の第１の段差層５ａについて距離Ｊ４とする。距離Ｊ２の距離は、距離Ｊ４の距離よりも遠くなっている。
　第２の段差層５ｂについても同様である。２つの第２の段差層５ｂについて、第２の段差層５ｂと第１の内部電極層１０ａとの長さ方向Ｌの距離Ｊを、第１の主面６１ａに近い方の第２の段差層５ｂについて距離Ｊ１とし、第２の主面６１ｂに近い方の第２の段差層５ｂについて距離Ｊ３とする。距離Ｊ１の距離は、距離Ｊ３の距離よりも遠くなっている。
　以上のように、本実施形態の積層セラミック電子部品１では、段差層５の長さが、第１の主面６１ａに近づくにつれて短くなっている。
　積層体２を作製する際、積層の始めよりも積層の終わりの方が、内部電極層１０の有無による各層の湾曲が生じやすい。言い換えると、積層の終わりの方が、内部電極層１０の有無による段差の影響が大きくなる。
　また、積層の終わりの方が、各層の屈曲し始めが端面側によっている。
　本実施形態の積層セラミック電子部品１では、段差層５の、端面６２から長さが、積層終わりの方でより短くなっている。
これにより、積層セラミック電子部品１は、積層体２の湾曲度を低下させることができる。
　また、高さ方向Ｔにおいて、内部電極層１０と段差層５とがオーバーラップすることを抑制し、積層セラミック電子部品１の信頼性を向上させることができる。
（Ｌギャップとの長さ比）
　段差層５とＬギャップ５１との長さ方向Ｌにおける長さの比について説明する。
　図５に、段差層５の長さ方向Ｌの長さをＳで示す。また、Ｌギャップ５１の長さ方向Ｌの長さをＤ５で示す。段差層５の長さＳは、Ｌギャップ５１の長さＤ５の２０％以上である。
　詳しくは、第１の段差層５ａの長さ方向Ｌの長さＳは、第２の内部電極層１０ｂの先端Ｅ１と第１の端面６２ａとの長さ方向Ｌの距離、すなわち第１のＬギャップ５１ａの長さ方向Ｌの長さＤ５の２０％以上である。
　同様に、第２の段差層５ｂの長さ方向Ｌの長さＳは、第１の内部電極層１０ａの先端Ｅ２と第２の端面６２ｂとの長さ方向Ｌの距離、すなわち第２のＬギャップ５１ｂの長さ方向Ｌの長さＤ５の２０％以上である。
　図５には、第１の段差層５ａ及び第２の段差層５ｂがそれぞれ２つ示されている。
　２つの第１の段差層５ａについて、長さ方向Ｌの長さＳを、第１の主面６１ａに近い方の第１の段差層５ａについて長さＳ２とし、第２の主面６１ｂに近い方の第１の段差層５ａについて長さＳ４とする。長さＳ２及び長さＳ４は、いずれも、第１のＬギャップ５１ａの長さ方向Ｌの長さＤ５の２０％以上である。
　第２の段差層５ｂについても同様である。２つの第２の段差層５ｂについて、長さ方向Ｌの長さＳを、第１の主面６１ａに近い方の第２の段差層５ｂについて長さＳ１とし、第２の主面６１ｂに近い方の第２の段差層５ｂについて長さＳ３とする。長さＳ１及び長さＳ３は、いずれも、第２のＬギャップ５１ｂの長さ方向Ｌの長さＤ５の２０％以上である。
（屈曲部）
　図６に基づいて、内部電極層１０の屈曲部４０について説明する。図６は、第２の実施形態の積層セラミック電子部品１の一部のＬＴ断面図である。図６は、積層セラミック電子部品１の第１のＬギャップ５１ａなどを示している。
　第２の実施形態における内部電極層１０は、屈曲部４０を有している。屈曲部４０とは、内部電極層１０の延長部１２において、内部電極層１０が第２の主面６１ｂの方向に屈曲している部分を指す。
　図６には、第１の内部電極層１０ａの屈曲部４０が示されている。図６には、５つの屈曲部４０が示されている。５つの屈曲部４０には、第１の主面６１ａから第２の主面６１ｂの方向に順に、４１から４５の符号が付されている。
（屈曲の始点）
　屈曲部４０の、屈曲の始点を点Ｆとし、屈曲の終点を点Ｇとする。屈曲の始点とは、内部電極層１０ａが、延長部１２において、第２の主面６１ｂの方向に屈曲し始める点である。図６には、それぞれの屈曲部４０について、屈曲の始点である点Ｆが、点Ｆ１から点Ｆ５として示されている。
（屈曲の終点）
　屈曲の終点とは、内部電極層１０の屈曲部４０が端面６２に接する点である。図６に示す構成においては、屈曲の終点は、第１の内部電極層１０ａが第１の端面６２ａに接する点となる。図６には、それぞれの屈曲部４０について、屈曲の終点である点Ｇが、点Ｇ１から点Ｇ５として示されている。
（屈曲部の長さ）
　屈曲部４０の長さＭについて説明する。屈曲部４０の長さＭとは、屈曲の始点Ｇと、屈曲の終点Ｇとの、長さ方向Ｌにおける距離である。
　図６には、それぞれの屈曲部４０について、屈曲部４０の長さＭを、長さＭ１から長さＭ５として示されている。屈曲部４０の長さＭは、内部電極層１０が第２の主面６１ｂに近い位置に位置するほど、より短くなっている。すなわち長さＭは、長さＭ１から長さＭ５の順に短くなっている。
（屈曲部の高さ）
　屈曲部４０の高さＮについて説明する。屈曲部４０の高さＮとは、屈曲の始点Ｇと、屈曲の終点Ｇとの、高さ方向Ｔにおける距離である。
　図６には、それぞれの屈曲部４０について、屈曲部４０の高さＮを、高さＮ１から長さＮ５として示されている。屈曲部４０の高さＮは、内部電極層１０が第２の主面６１ｂに近い位置に位置するほど、より低くなっている。すなわち高さＮは、高さＮ１から高さＮ５の順に低くなっている。
（第３の実施形態）
　本発明の積層セラミック電子部品１の第３の実施形態について図７から図１１に基づいて説明する。以下の説明では、第１の実施形態及び第２の実施形態との相違点を中心に説明する。
　第１の実施形態及び第２の実施形態では、積層セラミック電子部品１が二端子の積層セラミックコンデンサである場合を説明した。ただし、積層セラミック電子部品１は、二端子の積層セラミックコンデンサには限定されない。積層セラミック電子部品１は、三端子以上の多端子の積層セラミックコンデンサとすることもできる。第３の実施形態では、積層セラミック電子部品１が三端子の積層セラミックコンデンサである場合を説明する。
（積層セラミック電子部品の概要）
　図７に基づいて、積層セラミック電子部品１の構造の概要を説明する。
　図７は、本実施形態の積層セラミック電子部品１を示す斜視図である。図７に示すように、第３の実施形態の積層セラミック電子部品１は、２つの端面６２に加えて、２つの側面６３にも外部電極２０が形成されている。側面６３に形成されている外部電極２０を、側面外部電極３０とする。側面外部電極３０は、第１の側面外部電極３０ａ及び第２の側面外部電極３０ｂを含む。第１の側面外部電極３０ａは、第１の側面６３ａに形成されている。第２の側面外部電極３０ｂは、第２の側面６３ｂに形成されている。
　本実施形態の積層セラミック電子部品１では、２つの端面６２に加えて、２つの側面６３において、内部電極層１０と外部電極２０との接続が可能である。
（ＬＴ断面層）
　図８に基づいて、積層セラミック電子部品１のＬＴ断面について説明する。図８は、図７のＩＩＩ－ＩＩＩ線断面図である。
　図８に示すように、積層体２には、複数の端面露出電極層１０ｃ及び複数の側面露出電極層１０ｄが、内層セラミック層４ａを介して積層されている。端面露出電極層１０ｃは、第１の端面６２ａで第１の外部電極２０ａに接続されている。また、端面露出電極層１０ｃは、第２の端面６２ｂで第２の外部電極２０ｂに接続されている。
　一方、側面露出電極層１０ｄは、いずれの端面６２においても、外部電極２０と接続されていない。
　３端子の積層セラミックコンデンサにおいて、端面露出電極層１０ｃはスルー電極として機能する。また、側面露出電極層１０ｄはグランド電極として機能する。
（ＷＴ断面層）
　図９に基づいて、積層セラミック電子部品１のＷＴ断面について説明する。図９は、図７のＩＶ－ＩＶ線断面図である。
　図９に示すように、側面露出電極層１０ｄは、第１の側面６３ａで第１の側面外部電極３０ａに接続されている。また、側面露出電極層１０ｄは、第２の側面６３ｂで第２の側面外部電極３０ｂに接続されている。
　一方、端面露出電極層１０ｃは、いずれの側面６３においても、外部電極２０と接続されていない。
（内部電極層の平面構造）
　端面露出電極層１０ｃ及び側面露出電極層１０ｄの平面構造について、図１０及び図１１に基づいて説明する。ここで平面構造とは、内部電極層１０を、積層セラミック電子部品１の高さ方向Ｔから見た際の構造をいう。
（端面露出電極層）
　端面露出電極層１０ｃについて、図１０に基づいて説明する。図１０は、図７のＶ－Ｖ線断面図である。図１０は、端面露出電極層１０ｃの平面構造を示す。
　端面露出電極層１０ｃの第１の端面６２ａに露出する部分には、第１の端面延長部１２ｃが設けられている。また、端面露出電極層１０ｃの第２の端面６２ｂに露出する部分には、第２の端面延長部１２ｄが設けられている。
　端面露出電極層１０ｃの対向部１１は、第１の端面延長部１２ｃを介して第１の端面６２ａに接続されている。また、端面露出電極層１０ｃの対向部１１は、第２の端面延長部１２ｄを介して第２の端面６２ｂに接続されている。
　図１０では、矩形状に端面露出電極層１０ｃを図示したが、対向部１１と端面鉛直部、すなわち第１の端面延長部１２ｃ及び第２の端面延長部１２ｄとの幅方向Ｗの幅が同一であっても良い。
（側面露出電極層）
　側面露出電極層１０ｄについて、図１１に基づいて説明する。図１１は、図７のＶ－Ｖ線断面図である。図１１は、側面露出電極層１０ｄの平面構造を示す。
　側面露出電極層１０ｄの第１の側面６３ａに露出する部分には、第１の側面延長部１２ｅが設けられている。また、側面露出電極層１０ｄの第２の側面６３ｂに露出する部分には、第２の側面延長部１２ｆが設けられている。側面露出電極層１０ｄの対向部１１は、第１の側面延長部１２ｅを介して第１の側面６３ａに接続されている。また、側面露出電極層１０ｄの対向部１１は、第２の側面延長部１２ｆを介して第２の側面６３ｂに接続されている。
（領域の定義）
　端面露出電極層１０ｃにおいて、側面露出電極層１０ｄに第１の側面延長部１２ｅが設けられている領域に対応する領域を第３のＷギャップ５２ｃとする。また、同様に、端面露出電極層１０ｃにおいて、側面露出電極層１０ｄに第２の側面延長部１２ｆが設けられている領域に対応する領域を第４のＷギャップ５２ｄとする。
　また、側面露出電極層１０ｄにおいて、端面露出電極層１０ｃに第１の端面延長部１２ｃが設けられている領域に対応する領域を第３のＬギャップ５１ｃとする。また、同様に、側面露出電極層１０ｄにおいて、端面露出電極層１０ｃに第２の端面延長部１２ｄが設けられている領域に対応する領域を第４のＬギャップ５１ｄとする。
　積層体２の長さ方向Ｌにおいて、第１の側面延長部１２ｅが設けられている延長領域５５を第１のＬ延長領域５５ｃとする。また、同様に、積層体２の長さ方向Ｌにおいて、第２の側面延長部１２ｆが設けられている延長領域５５を第２のＬ延長領域５５ｄとする。
　また、積層体２の幅方向Ｗにおいて、第１の端面延長部１２ｃが設けられている延長領域５５を第１のＷ延長領域５５ａとする。また、同様に、積層体２の幅方向Ｗにおいて、第２の端面延長部１２ｄが設けられている延長領域５５を第２のＷ延長領域５５ｂとする。
（段差層）            
　積層セラミック電子部品１が三端子の積層セラミックコンデンサであっても、二端子の積層セラミックコンデンサである場合と同様に、段差層５が配置される。段差層５を適切に配置することで、第１の端面延長部１２ｃ、第２の端面延長部１２ｄ、第１の側面延長部１２ｅ、及び第２の側面延長部１２ｆに起因する積層体２の高さ方向Ｔの厚みの不均一を抑制することができる。
（端面段差層）
　本実施形態において、段差層５は、端面段差層５ｃ及び側面段差層５ｄを含む。
　端面段差層５ｃは、端面露出電極層１０ｃの第１の端面延長部１２ｃ及び第２の端面延長部１２ｄに起因する段差を解消するために用いることができる。
　側面露出電極層１０ｄは、第１の端面延長部１２ｃに対応する位置、及び第２の端面延長部１２ｄに対応する位置に電極を有さない。そこで、側面露出電極層１０ｄと同じ層において、第１の端面延長部１２ｃに対応する位置、及び第２の端面延長部１２ｄに対応する位置に端面段差層５ｃを配置する。これにより、積層体２の高さ方向Ｔの不均一を抑制することができる。
　側面露出電極層１０ｄと同じ層において、端面段差層５ｃを配置することが好ましい領域は、以下２つである。１つは、図１１における、第３のＬギャップ５１ｃと第１のＷ延長領域５５ａとが重なる部分である。この部分に配置される端面段差層５ｃは、側面露出電極層１０ｄが第１の端面延長部１２ｃを有さないことによる高さの不均一を低減する。
　他の１つは、図１１における、第４のＬギャップ５１ｄと第２のＷ延長領域５５ｂとが重なる部分である。この部分に配置される端面段差層５ｃは、側面露出電極層１０ｄが第２の端面延長部１２ｄを有さないことによる高さの不均一を低減する。
（側面段差層）
　次に側面段差層５ｄについて説明する。
　側面段差層５ｄは、側面露出電極層１０ｄの第１の側面延長部１２ｅ及び第２の側面延長部１２ｆに起因する段差を解消するために用いることができる。
　端面露出電極層１０ｃは、第１の側面延長部１２ｅに対応する位置、及び第２の側面延長部１２ｆに対応する位置に電極を有さない。
　そこで、端面露出電極層１０ｃと同じ層において、第１の側面延長部１２ｅに対応する位置、及び第２の側面延長部１２ｆに対応する位置に側面段差層５ｄを配置する。これにより、積層体２の高さ方向Ｔの不均一を抑制することができる。
　端面露出電極層１０ｃと同じ層において、側面段差層５ｄを配置することが好ましい領域は以下２つである。１つは、図１０における、第３のＷギャップ５２ｃと第１のＬ延長領域５５ｃとが重なる部分である。この部分に配置される側面段差層５ｄは、端面露出電極層１０ｃが第１の側面延長部１２ｅを有さないことによる高さの不均一を低減する。
　他の１つは、図１０における、第４のＷギャップ５２ｄと第２のＬ延長領域５５ｄとが重なる部分である。この部分に配置される側面段差層５ｄは、端面露出電極層１０ｃが第２の側面延長部１２ｆを有さないことによる高さの不均一を低減する。
　なお、端面段差層５ｃ及び側面段差層５ｄは、第１の実施形態及び第２の実施形態で説明した第１の段差層５ａ及び第２の段差層５ｂと同様の形態で配置することができる。
　また、第１の実施形態及び第２の実施形態では、段差層５の形態などに端面６２の近傍を例にして説明した。この端面６２に基づいて説明した段差層５の形態は、第３の実施形態の端面段差層５ｃのみならず、側面段差層５ｄにも妥当する。
　また、側面露出電極層１０ｄと同じ層に側面段差層５ｄを設けることが可能である。側面露出電極層１０ｄと同じ層に側面段差層５ｄを設けた場合、電極層１０と段差層５との距離は、隣接する、側面延長部１２ｅ、１２ｆと側面段差層５ｄとの長さ方向Ｌにおける距離とすることができる。また、電極層１０と段差層５との距離は、隣接する、側面露出電極層１０ｄとの対向部１１と側面段差層５ｄとの幅方向Ｗにおける距離とすることができる。
　同様に、端面露出電極層１０ｃと同じ層に端面段差層５ｃを設けることができる。端面露出電極層１０ｃと同じ層に端面段差層５ｃを設けた場合、電極層１０と段差層５との距離は、隣接する、端面露出電極層１０ｃの対向部１１と端面段差層５ｃとの長さ方向Ｌにおける距離とすることができる。また、電極層１０と段差層５との距離は、隣接する、端面延長部１２ｃ、１２ｄと端面段差層５ｃとの幅方向Ｗにおける距離とすることができる。
（実施形態の組み合わせ）
　前述の各実施形態は、組み合わせることも可能である。
　第１の実施形態では、段差層５の高さ方向Ｔの厚みについて主に説明した。一方、第２の実施形態では、段差層５の長さ方向Ｔの長さについて主に説明した。例えば、段差層５の高さ方向Ｔの厚みを第１の実施形態のようにして、段差層５の長さ方向Ｔの長さを第２の実施形態のようにすることもできる。
　また、前述のように、第３の実施形態において、端面露出電極層１０ｃ及び側面露出電極層１０ｄのうちの少なくともいずれか一方に、第１の実施形態又は第２の実施形態の段差層５を適用してもよい。また、第３の実施形態において、端面露出電極層１０ｃ及び側面露出電極層１０ｄのうちの一方に第１の実施形態の段差層５を適用し、残る他方に第２の実施形態の段差層５を適用してもよい。また、第３の実施形態において、端面露出電極層１０ｃ及び側面露出電極層１０ｄのうちの少なくともいずれか一方に、第１の実施形態と第２の実施形態とを組み合わせた段差層５を適用してもよい。
　このように、前述の各実施形態は、種々組み合わせることが可能である。
（積層セラミック電子部品の製造方法）
　積層セラミック電子部品１の製造方法を説明する。
（積層ブロックの作製）
　セラミックグリーンシート、内部電極層１０用の電極ペースト、及び段差層５用の段差ペーストを用意する。
（ペーストの塗布）
　セラミックグリーンシートに、電極ペースト及び段差ペーストを所望のパターンで塗布する。セラミックグリーンシートへの各ペーストの塗布は、例えば、スクリーン印刷やグラビア印刷などの方法により行うことができる。任意の印刷方法で、セラミックグリーンシートに所定のパターンで電極ペースト及び段差ペーストを印刷する。これにより、ペーストが印刷された内層部５３用のセラミックグリーンシートを得る。段差層の厚みのコントロールに関しては、段差ペーストを塗布する量を少なくすることによって、薄くすることができる。
（積層）
　内部電極層１０のパターンが印刷されていないセラミックグリーンシートを所定枚数積層する。これにより、外層部５４に対応する部分を作製する。この上に、ペーストが塗布された内層部５３用のセラミックグリーンシートを順次積層する。これにより、内層部５３に対応する部分が積層される。さらにその上に、もう一方の外層部５４用のセラミックグリーンシートを所定枚数積層する。これにより、積層シートを作製する。積層シートを静水圧プレスなどの手段により高さ方向にプレスし、積層ブロックを作製する。
（積層チップの作製）
　積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨などにより積層チップの角部及び稜線部に丸みをつけてもよい。
（焼成）
　次に、積層チップを焼成し積層体２を作製する。焼成温度は、セラミック層４や内部電極層１０の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
（外部電極）
　次に、外部電極２０を形成する。
（下地層）
　積層体２の２つの端面６２に下地層２１となる導電性ペーストを塗布し、下地層２１を形成する。
　なお、焼き付け層を形成するために、ガラス成分と金属とを含む導電性ペーストをディッピングなどの方法により塗布する。その後、焼き付け処理を行い、下地層２１を形成する。焼き付け処理の温度は、５００℃以上９００℃以下が好ましい。また、焼き付け処理の時間は、３０分以上２時間以下が好ましい。また、焼き付け処理の雰囲気は、例えば、Ｈ２ＯやＨ２を入れた還元雰囲気であることが好ましい。
　次に、下地層２１の表面にめっき層２３を形成する。本実施形態では焼き付け層上にＮｉめっき層を形成する。このＮｉめっき層が内めっき層２３ａとなる。次に、Ｎｉめっき層上にＳｎめっき層を形成する。このＳｎめっき層が表めっき層２３ｂとなる。Ｎｉめっき層及びＳｎめっき層は、たとえばバレルめっき法により、順次形成される。このようにして、積層セラミック電子部品１が得られる。
　なお、三端子の積層セラミックコンデンサを作製する場合には、積層体２の２つの端面６２に加えて、２つの側面６３にも外部電極２０を形成する。
（厚みの測定方法）
　セラミック層４及び内部電極層１０などの長さ及び厚みなどの測定方法としては、例えば研磨により露出させた積層体２の断面を走査型電子顕微鏡で観察する方法が挙げられる。また、各値は、測定したい部位に対応する複数個所の測定値の平均値とすることができる。
　また、積層体２の各部などの長さは、マイクロメータ又は光学顕微鏡で測定することができる。段差層は、第１の主面に近づくにつれて厚くなる。この時、第１の内部電極層と第１主面側の最も近い第１内部電極層との間は、第１の主面に近づくにつれ厚くなっている。
（カバレッジの測定方法）
　カバレッジの測定は、例えば、以下のようにしておこなうことができる。
　内部電極層１０の内部には、金属が存在しない空洞の部分が含まれている。内部電極層１０において、金属が占める割合をカバレッジとする。ただし、内部電極層１０とセラミック層４と積層された場合、内部電極層１０の空洞の一部にセラミック材料が充填されることがある。そこで、カバレッジの定義を、金属／（金属＋（空洞又はセラミック材料））とする。
　すなわち、内部電極層１０の全体を、（ｉ）金属、（ｉｉ）セラミック材料が充填されずに空洞として存在している部分、及び（ｉｉｉ）空洞においてセラミック材料が充填されている部分、の和とする。そして、その内部電極層１０の全体に対する（ｉ）金属が占める割合をカバレッジとする。
　カバレッジは、具体的には、以下の方法で行うことができる。
　まず、積層体２を研磨し、カバレッジを測定する箇所の断面を露出させる。そして、光学顕微鏡などで露出された段面を観察し、所定の範囲内における金属の面積を求める。求めた面積に基づいてカバレッジを計算する。なお、カバレッジは、複数の箇所で求めた値の平均をすることもできる。
　以上、本発明の実施形態について説明したが、本発明は前述した実施形態に限定されることなく、種々の変更及び変形が可能である。
＜１＞
　積層された複数のセラミック層を含み、
　高さ方向に相対する第１の主面及び第２の主面と、
　前記高さ方向に直交する幅方向に相対する第１の側面及び第２の側面と、
　前記高さ方向及び前記幅方向に直交する長さ方向に相対する第１の端面及び第２の端面と、
　前記複数のセラミック層と交互に積層され、前記第１の端面に露出された第１の内部電極層と、
　前記複数のセラミック層と交互に積層され、前記第２の端面に露出された第２の内部電極層と、
　前記第２の内部電極層と同一面上に配置され、前記第１の端面に露出された第１の段差層と、
　前記第１の内部電極層と同一面上に配置され、前記第２の端面に露出された第２の段差層と、を含む積層体と、
　前記第１の端面に設けられた第１の外部電極と、
　前記第２の端面に設けられた第２の外部電極と、を備え、
　前記第１の段差層の前記積層体の高さ方向の厚みは、前記第１の主面に近い位置に位置する前記第１の段差層がより厚くなり、
　前記第２の段差層の前記積層体の高さ方向の厚みは、前記第１の主面に近い位置に位置する前記第２の段差層がより厚くなる、
　積層セラミック電子部品。
＜２＞
　前記第１の段差層の厚みは、前記第２の内部電極層の厚みの２０％以上１２０％以下であり、
　前記第２の段差層の厚みは、前記第１の内部電極層の厚みの２０％以上１２０％以下である、
　＜１＞に記載の積層セラミック電子部品。
＜３＞
　前記第１の内部電極層と前記第２の段差層は接しており、
　前記第２の内部電極層と前記第１の段差層は接している、
　＜１＞又は＜２＞に記載の積層セラミック電子部品。
＜４＞
　前記第１の内部電極層の長さ方向の先端から前記第１の端面の方向に０μｍ以上６０μｍ以下の領域、及び、前記第２の内部電極層の長さ方向の先端から前記第２の端面の方向に０μｍ以上６０μｍ以下の領域をＬ方向端部とした時、
　前記Ｌ方向端部のカバレッジは、前記第１の内部電極層の対向部のカバレッジよりも低く、
　前記Ｌ方向端部のカバレッジは、前記第２の内部電極層の対向部のカバレッジよりも低い、
　＜１＞から＜３＞のいずれか１つに記載の積層セラミック電子部品。
＜５＞
　前記Ｌ方向端部において、Ｎｉ、Ｖ、Ｓｎの中から少なくとも一つ選ばれる添加剤の濃度は、
　前記第２の主面に近い位置に位置する前記内部電極層の方がより低くなっている、
　＜４＞に記載の積層セラミック電子部品。
＜６＞
　積層された複数のセラミック層を含み、
　高さ方向に相対する第１の主面及び第２の主面と、
　前記高さ方向に直交する幅方向に相対する第１の側面及び第２の側面と、
　前記高さ方向及び前記幅方向に直交する長さ方向に相対する第１の端面及び第２の端面と、
　前記複数のセラミック層と交互に積層され、前記第１の端面及び前記第２の端面に露出された内部電極層である端面露出電極層と、
　前記複数のセラミック層と交互に積層され、前記第１の側面及び前記第２の側面に露出された内部電極層である側面露出電極層と、
　前記端面露出電極層と同一面上に配置され、前記第１の側面及び前記第２の側面に露出された側面段差層と、
　前記側面露出電極層と同一面上に配置され、前記第１の端面及び前記第２の端面に露出された端面段差層と、を含む積層体と、
　前記第１の端面及び前記第２の端面に設けられた第１の外部電極と、
　前記第１の側面及び前記第２の側面に設けられた第２の外部電極と、備え、
　前記側面段差層の前記積層体の高さ方向の厚みは、前記第１の主面に近い位置に位置する前記側面段差層がより厚くなり、
　前記端面段差層の前記積層体の高さ方向の厚みは、前記第１の主面に近い位置に位置する前記端面段差層がより厚くなる、
　積層セラミック電子部品。
　１　　　積層セラミック電子部品
　２　　　積層体
　４　　　セラミック層
　５　　　段差層
　１０　　内部電極層
　１１　　対向部
　１２　　延長部
　２０　　外部電極
　２１　　下地層
　２３　　めっき層
　３０　　側面外部電極
　４０　　屈曲部
　４１から４５　第１の屈曲部～第５の屈曲部
　４７　Ｌ方向端部
　５０　　電極対向部
　５１　　Ｌギャップ
　５２　　Ｗギャップ
　５３　　内層部
　５４　　外層部
　５５　　延長領域
　６１　　主面
　６２　　端面
　６３　　側面
　Ｔ　　　高さ方向
　Ｌ　　　長さ方向
　Ｗ　　　幅方向

Claims (6)

  1. 　積層された複数のセラミック層を含み、
    　高さ方向に相対する第１の主面及び第２の主面と、
    　前記高さ方向に直交する幅方向に相対する第１の側面及び第２の側面と、
    　前記高さ方向及び前記幅方向に直交する長さ方向に相対する第１の端面及び第２の端面と、
    　前記複数のセラミック層と交互に積層され、前記第１の端面に露出された第１の内部電極層と、
    　前記複数のセラミック層と交互に積層され、前記第２の端面に露出された第２の内部電極層と、
    　前記第２の内部電極層と同一面上に配置され、前記第１の端面に露出された第１の段差層と、
    　前記第１の内部電極層と同一面上に配置され、前記第２の端面に露出された第２の段差層と、を含む積層体と、
    　前記第１の端面に設けられた第１の外部電極と、
    　前記第２の端面に設けられた第２の外部電極と、を備え、
    　前記第１の段差層の前記積層体の高さ方向の厚みは、前記第１の主面に近い位置に位置する前記第１の段差層がより厚くなり、
    　前記第２の段差層の前記積層体の高さ方向の厚みは、前記第１の主面に近い位置に位置する前記第２の段差層がより厚くなる、
    　積層セラミック電子部品。
  2. 　前記第１の段差層の厚みは、前記第２の内部電極層の厚みの２０％以上１２０％以下であり、
    　前記第２の段差層の厚みは、前記第１の内部電極層の厚みの２０％以上１２０％以下である、
    　請求項１に記載の積層セラミック電子部品。
  3. 　前記第１の内部電極層と前記第２の段差層は接しており、
    　前記第２の内部電極層と前記第１の段差層は接している、
    　請求項１又は２に記載の積層セラミック電子部品。
  4. 　前記第１の内部電極層の長さ方向の先端から前記第１の端面の方向に０μｍ以上６０μｍ以下の領域、及び、前記第２の内部電極層の長さ方向の先端から前記第２の端面の方向に０μｍ以上６０μｍ以下の領域をＬ方向端部とした時、
    　前記Ｌ方向端部のカバレッジは、前記第１の内部電極層の対向部のカバレッジよりも低く、
    　前記Ｌ方向端部のカバレッジは、前記第２の内部電極層の対向部のカバレッジよりも低い、
    　請求項１から請求項３のいずれか１項に記載の積層セラミック電子部品。
  5. 　前記Ｌ方向端部において、Ｎｉ、Ｖ、Ｓｎの中から少なくとも一つ選ばれる添加剤の濃度は、
    　前記第２の主面に近い位置に位置する前記内部電極層の方がより低くなっている、
    　請求項４に記載の積層セラミック電子部品。
  6. 　積層された複数のセラミック層を含み、
    　高さ方向に相対する第１の主面及び第２の主面と、
    　前記高さ方向に直交する幅方向に相対する第１の側面及び第２の側面と、
    　前記高さ方向及び前記幅方向に直交する長さ方向に相対する第１の端面及び第２の端面と、
    　前記複数のセラミック層と交互に積層され、前記第１の端面及び前記第２の端面に露出された内部電極層である端面露出電極層と、
    　前記複数のセラミック層と交互に積層され、前記第１の側面及び前記第２の側面に露出された内部電極層である側面露出電極層と、
    　前記端面露出電極層と同一面上に配置され、前記第１の側面及び前記第２の側面に露出された側面段差層と、
    　前記側面露出電極層と同一面上に配置され、前記第１の端面及び前記第２の端面に露出された端面段差層と、を含む積層体と、
    　前記第１の端面及び前記第２の端面に設けられた第１の外部電極と、
    　前記第１の側面及び前記第２の側面に設けられた第２の外部電極と、備え、
    　前記側面段差層の前記積層体の高さ方向の厚みは、前記第１の主面に近い位置に位置する前記側面段差層がより厚くなり、
    　前記端面段差層の前記積層体の高さ方向の厚みは、前記第１の主面に近い位置に位置する前記端面段差層がより厚くなる、
    　積層セラミック電子部品。
PCT/JP2023/034070 2022-11-30 2023-09-20 積層セラミック電子部品 WO2024116557A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022192014 2022-11-30
JP2022-192014 2022-11-30

Publications (1)

Publication Number Publication Date
WO2024116557A1 true WO2024116557A1 (ja) 2024-06-06

Family

ID=91323522

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/034070 WO2024116557A1 (ja) 2022-11-30 2023-09-20 積層セラミック電子部品

Country Status (1)

Country Link
WO (1) WO2024116557A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694719A (en) * 1979-12-28 1981-07-31 Murata Manufacturing Co Method of manufacturing laminated electronic component
JPH0745473A (ja) * 1993-05-24 1995-02-14 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JPH11162781A (ja) * 1997-11-21 1999-06-18 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2004014668A (ja) * 2002-06-05 2004-01-15 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
JP2005129612A (ja) * 2003-10-22 2005-05-19 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
JP2010238696A (ja) * 2009-03-30 2010-10-21 Tdk Corp 積層貫通コンデンサの製造方法
JP2017152674A (ja) * 2016-02-22 2017-08-31 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694719A (en) * 1979-12-28 1981-07-31 Murata Manufacturing Co Method of manufacturing laminated electronic component
JPH0745473A (ja) * 1993-05-24 1995-02-14 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JPH11162781A (ja) * 1997-11-21 1999-06-18 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2004014668A (ja) * 2002-06-05 2004-01-15 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
JP2005129612A (ja) * 2003-10-22 2005-05-19 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
JP2010238696A (ja) * 2009-03-30 2010-10-21 Tdk Corp 積層貫通コンデンサの製造方法
JP2017152674A (ja) * 2016-02-22 2017-08-31 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその製造方法

Similar Documents

Publication Publication Date Title
JP2008091400A (ja) 積層セラミックコンデンサ及びその製造方法
CN113140405B (zh) 层叠陶瓷电容器
KR20190011219A (ko) 적층 세라믹 콘덴서
JP2020057738A (ja) 電子部品、回路基板、および電子部品の回路基板への実装方法
JP7363654B2 (ja) 積層セラミック電子部品
KR102412702B1 (ko) 적층 세라믹 콘덴서, 및 적층 세라믹 콘덴서의 제조 방법
JP2020077815A (ja) 積層セラミックコンデンサ
JP2024069636A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
WO2024116557A1 (ja) 積層セラミック電子部品
WO2024116558A1 (ja) 積層セラミック電子部品
KR102403430B1 (ko) 적층 세라믹 콘덴서
JP2022073617A (ja) 積層セラミックコンデンサ
WO2024070337A1 (ja) 積層セラミックコンデンサ
CN216773068U (zh) 层叠陶瓷电容器
WO2024062684A1 (ja) 積層セラミックコンデンサ
US11315737B2 (en) Multilayer ceramic capacitor
CN218351295U (zh) 层叠陶瓷电容器
WO2024075402A1 (ja) 積層セラミック電子部品
CN217544377U (zh) 层叠陶瓷电容器
CN216773069U (zh) 层叠陶瓷电容器
CN216015095U (zh) 层叠陶瓷电容器
CN217214474U (zh) 层叠陶瓷电容器
CN217061783U (zh) 层叠陶瓷电容器
WO2024100973A1 (ja) 積層セラミックコンデンサ
US20230335339A1 (en) Multilayer ceramic capacitor