JP2017098527A - 積層薄膜キャパシタ - Google Patents
積層薄膜キャパシタ Download PDFInfo
- Publication number
- JP2017098527A JP2017098527A JP2016158690A JP2016158690A JP2017098527A JP 2017098527 A JP2017098527 A JP 2017098527A JP 2016158690 A JP2016158690 A JP 2016158690A JP 2016158690 A JP2016158690 A JP 2016158690A JP 2017098527 A JP2017098527 A JP 2017098527A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- film capacitor
- protective film
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 302
- 239000010409 thin film Substances 0.000 title claims abstract description 273
- 239000011347 resin Substances 0.000 claims abstract description 74
- 229920005989 resin Polymers 0.000 claims abstract description 74
- 239000010408 film Substances 0.000 claims description 154
- 230000001681 protective effect Effects 0.000 claims description 143
- 239000000758 substrate Substances 0.000 claims description 65
- 239000004020 conductor Substances 0.000 claims description 35
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 230000002441 reversible effect Effects 0.000 claims description 5
- 238000005304 joining Methods 0.000 abstract description 14
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 108
- 238000000034 method Methods 0.000 description 74
- 230000008569 process Effects 0.000 description 46
- 239000000463 material Substances 0.000 description 24
- 238000004519 manufacturing process Methods 0.000 description 23
- 230000002829 reductive effect Effects 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 238000000059 patterning Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 8
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 6
- 229910002113 barium titanate Inorganic materials 0.000 description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 6
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910001507 metal halide Inorganic materials 0.000 description 2
- 150000005309 metal halides Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/236—Terminals leading through the housing, i.e. lead-through
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Ceramic Capacitors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】取得容量の損失や構造的ダメージに起因した信頼性の低下を抑制した積層薄膜キャパシタを提供する。
【解決手段】積層薄膜キャパシタ５００は、接合用樹脂を介して積層した複数の薄膜キャパシタ５１０と、その複数の薄膜キャパシタ５１０に電気的に接続する第一外部電極５４１及び第二外部電極５４２とを含む。その薄膜キャパシタの各々が、誘電体とその誘電体の一方の主面に配置された第一内部電極とその誘電体の他方の主面に配置された第二内部電極とからなるＭＩＭ構造体を少なくとも１層と、第一内部電極と第一外部電極とを電気的に接続するための第一中間電極と、第二内部電極と第二外部電極とを電気的に接続するための第二中間電極とを含む。
【選択図】図１８
【解決手段】積層薄膜キャパシタ５００は、接合用樹脂を介して積層した複数の薄膜キャパシタ５１０と、その複数の薄膜キャパシタ５１０に電気的に接続する第一外部電極５４１及び第二外部電極５４２とを含む。その薄膜キャパシタの各々が、誘電体とその誘電体の一方の主面に配置された第一内部電極とその誘電体の他方の主面に配置された第二内部電極とからなるＭＩＭ構造体を少なくとも１層と、第一内部電極と第一外部電極とを電気的に接続するための第一中間電極と、第二内部電極と第二外部電極とを電気的に接続するための第二中間電極とを含む。
【選択図】図１８
Description
本発明は、積層薄膜キャパシタに関する。
電子機器の軽薄短小化に伴い、電子基板に搭載される電子部品にも小型化、薄型化が求められている。特に、コンデンサに対する小型化、薄型化の要求は強いが、主流であるＭＬＣＣ（積層チップコンデンサ）の材質がセラミックであるため、脆く、薄型化には限界があることが知られている。ＭＬＣＣでは作製が困難な超薄型コンデンサ素子実現に向けて、薄膜技術を用いた薄膜キャパシタの開発が進められている。
特許文献１には、薄膜キャパシタの内部電極と外部電極との接続を素子上面で形成する一般的な手法が記載されている。
特許文献２には、容量発生部の減少を抑制するため考案された、積層チップコンデンサ（ＭＬＣＣ）と同様に素子の側面から内部電極を引き出す手法の一例が記載されている。
特許文献３には、薄膜キャパシタの素子上面に内部電極と外部電極とを接続する配線パターンを形成する手法が記載されている。
特許文献４には、従来のセラミックス焼結体を多端子電極化したＭＬＣＣが記載されている。
薄膜キャパシタを高容量化させるためには、内部電極と誘電体を多層化させることが効果的である。しかしながら、薄膜を多層に積層することにより、応力の蓄積による構造上の歪みや製造時のパーティクルが付着する可能性が高くなるため、歩留りを低下させずに形成するのが困難であった。
特許文献１に示した手法では、精度の高い加工性が求められる上に、内外電極接続領域は容量を発生する電極交差領域を犠牲にして形成するために、取得容量が減少してしまうことが問題であった。
特許文献２に記載の手法では、ダイシングによって内部電極を側面に露出させることが可能であるが、極めて薄い内部電極、及び誘電体にダメージが発生して、電気的特性や信頼性を損なう場合があった。
特許文献１の図１に積層薄膜キャパシタの従来例が記載されている。図１の積層薄膜キャパシタは、基板１上に電極と誘電体を交互に積層したキャパシタ部１１、保護層１２、内部保護層１３、外部保護層３４が形成されている。従来の手法では、薄膜の電極、誘電体を交互に積層化していたため、以下の様な不具合が発生していた。
（１）途中工程での、特性の悪い層の発生や、加工ミス等により、積層構造の全てが不良品となり得る。また、特性の悪い層を途中で排除することはできない。
（２）積層数を増減させる場合には、その積層数に応じた加工用マスクセットを個別に準備する必要がある。
（３）積層数の増加に伴い、応力の蓄積による反りが発生し、加工性が低下する。
（４）積層数の増加に伴い、上層の薄膜表面は凹凸が大きくなり、特性が劣化する。
（５）ウエハ上に作製した素子は、個片化させるためにダイシングが必要である。
（１）途中工程での、特性の悪い層の発生や、加工ミス等により、積層構造の全てが不良品となり得る。また、特性の悪い層を途中で排除することはできない。
（２）積層数を増減させる場合には、その積層数に応じた加工用マスクセットを個別に準備する必要がある。
（３）積層数の増加に伴い、応力の蓄積による反りが発生し、加工性が低下する。
（４）積層数の増加に伴い、上層の薄膜表面は凹凸が大きくなり、特性が劣化する。
（５）ウエハ上に作製した素子は、個片化させるためにダイシングが必要である。
このように、従来の手法では、容量を増加させるため薄膜キャパシタを積層化させた場合、精密な加工や複雑な構造を経る必要があり、工程負荷が大きかった。また、簡易な手法で内部電極と外部電極とを接続させようとすると、素子の信頼性が著しく低下していた。
また、薄膜キャパシタの内部電極と外部電極とを接続するには、特許文献３に記載されるように、素子上面に配線パターンを形成する手法が一般的であった。しかし、この手法では、精度の高い加工性が求められる上に、容量を発生する電極交差領域を犠牲にして内外電接続領域を形成するために、取得容量が減少してしまうことが問題であった。さらに、寄生インダクタンス（ＥＳＬ）を低減させるために多端子構造を採用したキャパシタでは、有効面積の低下がより顕著であり、積層化のメリットが得られにくかった。
さらに、薄膜キャパシタの高容量化には、内部電極と誘電体膜を多層化させることが効果的であるが、薄膜を多層に積層することにより、内部応力の蓄積による構造上の歪み、さらにパーティクルが付着等により特性が劣化する可能性が高くなる。そのため、歩留りを低下させずに多層構造を形成するのは困難であった。また、特許文献４に記載されるように、従来のセラミックス焼結体を用いたＭＬＣＣの多端子電極化の検討も進められているが、素体の強度の問題から、９０μｍ以下の低背化は困難である。
本発明は、上記事情に鑑みてなされたものであり、その主題は、薄膜技術を用いた超低背コンデンサの製法と構造に関する改善である。
上記課題を解決するため、本発明は、接合用樹脂を介して積層した複数の薄膜キャパシタと、複数の前記薄膜キャパシタに電気的に接続する第一外部電極及び第二外部電極と、を含む、積層薄膜キャパシタであって、前記薄膜キャパシタの各々が、誘電体と前記誘電体の一方の主面に配置された第一内部電極と前記誘電体の他方の主面に配置された第二内部電極とからなるＭＩＭ構造体を少なくとも１層と、前記第一内部電極と前記第一外部電極とを電気的に接続するための第一中間電極と、前記第二内部電極と前記第二外部電極とを電気的に接続するための第二中間電極とを含むことを特徴とする、積層薄膜キャパシタである。
複数の前記薄膜キャパシタが、積層体を貫通する第一接続電極及び第二接続電極を介して電気的に接続され、前記各薄膜キャパシタの前記第一中間電極が前記第一接続電極に電気的に接続し、前記各薄膜キャパシタの前記第二中間電極が前記第二接続電極に電気的に接続し、前記第一外部導体が積層体の最外層部で前記第一接続電極に電気的に接続し、前記第二外部導体が積層体の最外層部で前記第二接続電極に電気的に接続している積層薄膜キャパシタでもよい。
また、前記第一接続電極及び第二接続電極が、積層体の積層方向に沿って略平行に形成されていることが好ましい。
また、前記薄膜キャパシタの各々がさらに、ＭＩＭ構造体を覆うように配置された保護膜を含み、前記第一中間電極が、前記第一内部電極から前記保護膜を貫通し、前記保護膜と前記接合用樹脂との界面に達し、前記界面に沿って前記薄膜キャパシタの一方の端面の方向に延びて、前記第一外部電極に電気的に接続し、前記第二中間電極が、前記第二内部電極から前記保護膜を貫通し、前記保護膜と前記接合用樹脂との界面に達し、前記界面に沿って前記薄膜キャパシタの他方の端面の方向に延びて、前記第二外部電極に電気的に接続するものでもよい。
また、前記薄膜キャパシタの各々がさらに、ＭＩＭ構造体を覆うように配置された保護膜を含み、前記第一中間電極が、前記第一内部電極から前記保護膜を貫通し、前記保護膜と前記接合用樹脂との界面に達し、前記界面に沿って前記薄膜キャパシタの一方の端面の方向に延びて、前記第一接続電極に電気的に接続し、前記第二中間電極が、前記第二内部電極から前記保護膜を貫通し、前記保護膜と前記接合用樹脂との界面に達し、前記界面に沿って前記薄膜キャパシタの他方の端面の方向に延びて、前記第二接続電極に電気的に接続するものでもよい。
また、前記第一中間電極及び前記第二中間電極が、同一の接合用樹脂との界面に達することが好ましい。
また、前記第一中間電極が、前記保護膜の一方の端面より露出し、前記第二中間電極が、前記保護膜の他方の端面より露出しているものでもよい。
また、前記接合用樹脂が、前記保護膜の表面の少なくとも一部を、前記第一外部導体及び前記第二外部導体で覆われた部分を除いた形状にて覆っていることが好ましい。
また、前記薄膜キャパシタが、積層方向に内部構造の差異による方向を持つ構造であり、その方向が正方向に向いたものと逆方向に向いたものとが同数となるように偶数個積層されていることが好ましい。
また、前記薄膜キャパシタが、積層方向に内部構造の差異による方向を持つ構造であり、１個を除き残りの偶数個の前記薄膜キャパシタが、その方向が正方向に向いたものと逆方向に向いたものとが同数となるように積層されているものでもよい。
また、本発明は、少なくとも一方の主表面に支持基板を有するか、又はいずれの主表面にも支持基板を有さない積層薄膜キャパシタであってもよい。
また、本発明は、実装面と、前記実装面に設けられた第一及び第二の配線と、前記実装面に実装された前記積層薄膜キャパシタとを具備し、前記積層薄膜キャパシタの前記第一及び第二の外部導体が、前記第一及び第二の配線にそれぞれ電気的に接続されている回路である。
また、本発明は、前記積層薄膜キャパシタが実装されているプリント基板である。
本発明によれば、複雑な工程を必要とせず簡易且つ信頼性を低下させることなく積層薄膜キャパシタを作製することができる。
本発明で使用する文言に関して以下のように定義する。
「ＭＩＭ構造体」とは、誘電体と前記誘電体の一方の主面に配置された第一内部電極と誘電体の他方の主面に配置された第二内部電極とからなる部材をいう。複数のＭＩＭ構造体を積層しても良い。複数のＭＩＭ構造体を積層する場合には、一方のＭＩＭ構造体の第一（第二）内部電極が他方のＭＩＭ構造体の第二（第一）内部電極を兼ねることができる。
「薄膜キャパシタ」とは、誘電体と誘電体の一方の主面に配置された第一内部電極と誘電体の他方の主面に配置された第二内部電極とからなるＭＩＭ構造体を少なくとも１層と、第一内部電極と第一外部電極（又は第一外部導体）とを電気的に接続するための第一中間電極と、第二内部電極と第二外部電極（又は第二外部導体）とを電気的に接続するための第二中間電極とを含む部材をいう。
「保護膜」又は「保護層」とはＭＩＭ構造体を覆うように配置された絶縁部材をいう。
「第一保護膜」とはＭＩＭ構造体を覆うように配置され、第一及び第二中間電極が貫通している部材をいう。
「第二保護膜」とは保護膜から第一保護膜を除いた部材をいう。
保護膜は第一保護膜を含み、任意選択的に第二保護膜を含む。
「保護膜の端面」とは、保護膜の主面以外の側面をいう。
「接続電極」とは、多層化した薄膜キャパシタの各中間電極を介して相互に電気的に接続している導電体構造をいう。
なお、第一内部電極と、第一中間電極と、第一外部電極（第一外部導体及び／又は第一接続電極）とは電気的に導通している。同じく、第二内部電極と、第二中間電極と、第二外部電極（第二外部導体及び／又は第二接続電極）とは電気的に導通している。
そして、第一外部電極、第一外部導体又は第一接続電極を含む第一電極群と、第二外部電極、第二外部導体又は第二接続電極を含む第二電極群とは相互に極性が異なっており、少なくとも直流抵抗成分においては電気的に絶縁されている。
「ＭＩＭ構造体」とは、誘電体と前記誘電体の一方の主面に配置された第一内部電極と誘電体の他方の主面に配置された第二内部電極とからなる部材をいう。複数のＭＩＭ構造体を積層しても良い。複数のＭＩＭ構造体を積層する場合には、一方のＭＩＭ構造体の第一（第二）内部電極が他方のＭＩＭ構造体の第二（第一）内部電極を兼ねることができる。
「薄膜キャパシタ」とは、誘電体と誘電体の一方の主面に配置された第一内部電極と誘電体の他方の主面に配置された第二内部電極とからなるＭＩＭ構造体を少なくとも１層と、第一内部電極と第一外部電極（又は第一外部導体）とを電気的に接続するための第一中間電極と、第二内部電極と第二外部電極（又は第二外部導体）とを電気的に接続するための第二中間電極とを含む部材をいう。
「保護膜」又は「保護層」とはＭＩＭ構造体を覆うように配置された絶縁部材をいう。
「第一保護膜」とはＭＩＭ構造体を覆うように配置され、第一及び第二中間電極が貫通している部材をいう。
「第二保護膜」とは保護膜から第一保護膜を除いた部材をいう。
保護膜は第一保護膜を含み、任意選択的に第二保護膜を含む。
「保護膜の端面」とは、保護膜の主面以外の側面をいう。
「接続電極」とは、多層化した薄膜キャパシタの各中間電極を介して相互に電気的に接続している導電体構造をいう。
なお、第一内部電極と、第一中間電極と、第一外部電極（第一外部導体及び／又は第一接続電極）とは電気的に導通している。同じく、第二内部電極と、第二中間電極と、第二外部電極（第二外部導体及び／又は第二接続電極）とは電気的に導通している。
そして、第一外部電極、第一外部導体又は第一接続電極を含む第一電極群と、第二外部電極、第二外部導体又は第二接続電極を含む第二電極群とは相互に極性が異なっており、少なくとも直流抵抗成分においては電気的に絶縁されている。
本発明では、薄膜キャパシタを接合、剥離技術を用いて積層化させ、さらに、課題であった内部電極と外部電極との接続方法に構造的な特徴を持たせている。その結果、複雑な工程を必要とせず簡易且つ信頼性を損なうことなく積層薄膜キャパシタを作製することができる。
また、薄膜キャパシタ同士を樹脂接合させ、且つ接合用樹脂にパターニングを行い、予め隙間を設けておくことで、内部電極と外部電極との電気的接続形成を容易に実現することができる。本手法では、取得容量の損失や構造的ダメージに起因した信頼性を低下させることなく、薄膜キャパシタの積層化が実現できる。
さらに、その厚みがＭＬＣＣでは作製困難な１００μｍ以下の低背素子を形成することが可能となる。
また、本発明においては、薄膜キャパシタの接合、剥離工程を必要な回数繰り返すことにより、容量値の調整が容易となる。いいかえれば、積層させるユニット数で取得容量を変化できるため、その調整が容易である。
さらに本発明に係る手法によれば、薄膜キャパシタ同士を積層させるため、下記の利点を享受できる。
（１）特性が良好であることを確認した薄膜キャパシタ同士を積層させるため、ＭＩＭ構造体の不良に起因した歩留り低下が起こりにくい。
（２）ＭＩＭ構造体の積層数を少なくできるので（例えば、単層又は２層程度）、従来手法で認められたＭＩＭ構造体の増加に伴う不具合は生じにくい。
（３）パターニングした素子の剥離、接合を繰り返すため、個片化（ダイシング）が不要である。ダイシングがないため、その素子間の間隔は従来よりも小さくでき、取得数の増加も期待できる。
（１）特性が良好であることを確認した薄膜キャパシタ同士を積層させるため、ＭＩＭ構造体の不良に起因した歩留り低下が起こりにくい。
（２）ＭＩＭ構造体の積層数を少なくできるので（例えば、単層又は２層程度）、従来手法で認められたＭＩＭ構造体の増加に伴う不具合は生じにくい。
（３）パターニングした素子の剥離、接合を繰り返すため、個片化（ダイシング）が不要である。ダイシングがないため、その素子間の間隔は従来よりも小さくでき、取得数の増加も期待できる。
本発明に係る手法により作製する積層薄膜キャパシタは、単体部品への応用だけでなく、Ｓｉインターポーザ基板や半導体デバイスへ直接的に接合（実装）することも可能である。これにより実装工程の負荷低減や配線に起因した電気的特性上の寄生成分を削減することが可能となる。
また、本発明に係る積層薄膜キャパシタによれば、ＥＳＬ（等価直列インダクタンス）の低減化を目的とした多端子電極構造を構築した場合でも、取得容量の近い薄膜キャパシタ同士を積層化でき、効率良く高容量化を実現できる。
また、積層体内部の電極間の接触抵抗を小さくでき、ＥＳＲ（等価直列抵抗）の低減が可能となる。
本発明に係る積層薄膜キャパシタによれば、各薄膜キャパシタの容量値をほぼ等しく（±５％以内）すれば、自己共振周波数が多段にならずシャープな波形となるので、安定した特性を得ることができる。
また、積層体内部の電極間の接触抵抗を小さくでき、ＥＳＲ（等価直列抵抗）の低減が可能となる。
本発明に係る積層薄膜キャパシタによれば、各薄膜キャパシタの容量値をほぼ等しく（±５％以内）すれば、自己共振周波数が多段にならずシャープな波形となるので、安定した特性を得ることができる。
本発明の実施の形態を添付図面に基づきさらに詳しく説明する。
（第一実施形態）
図２に本発明における、薄膜キャパシタを示す。薄膜キャパシタは誘電体１０４と誘電体の一方の主面に配置された第一内部電極１０３と誘電体の他方の主面に配置された第二内部電極１０５とからなるＭＩＭ構造体を少なくとも１層と、第一内部電極１０３と第一外部電極（図示せず）とを電気的に接続するための第一中間電極１０７ａと、第二内部電極１０５と第二外部電極（図示せず）とを電気的に接続するための第二中間電極１０７ｂとを含む。図２ではＭＩＭ構造体が１層の場合を示したが、複数のＭＩＭ構造体を積層しても良い。複数のＭＩＭ構造体を積層する場合、一方のＭＩＭ構造体の内部電極が他方のＭＩＭ構造体の内部電極を兼ねることができる。また、薄膜キャパシタはさらにＭＩＭ構造体を覆うように配置された保護膜１０２、１０６を含み、保護膜１０２、１０６はＭＩＭ構造体を覆うように配置され、中間電極１０７ａ、１０７ｂが貫通している。図２は支持基板１００上に剥離層１０１を介して当該薄膜キャパシタが形成され、その第一保護膜１０６上に接合用樹脂１０８が形成されている。中間電極１０７ａ、１０７ｂは第一保護膜１０６を貫通し当該第一保護膜１０６と接合用樹脂１０８との界面に達し、この界面に沿って薄膜キャパシタの一方の端面の方向に延びる。中間電極１０７ａ、１０７ｂは第一保護膜１０６を貫通した後、異なる接合用樹脂１０８との界面に達してもよいが、同一の接合用樹脂１０８との界面に達してもよい。この時、図２ではわかりやすいように中間電極１０７が保護膜１０２、１０６の端面に露出しているように描いたが、必ず露出していなければならないわけではない。中間電極１０７ａ、１０７ｂは保護膜の端面へ露出することが望ましい。支持基板１００上に作製した薄膜キャパシタを複数個準備しておき、接合技術を用いて薄膜キャパシタ同士を接合させ、一方の支持基板１００から剥離させる。本接合・剥離工程を必要な回数繰り返し、所望の積層数を有する積層薄膜キャパシタを作製する。
図２に本発明における、薄膜キャパシタを示す。薄膜キャパシタは誘電体１０４と誘電体の一方の主面に配置された第一内部電極１０３と誘電体の他方の主面に配置された第二内部電極１０５とからなるＭＩＭ構造体を少なくとも１層と、第一内部電極１０３と第一外部電極（図示せず）とを電気的に接続するための第一中間電極１０７ａと、第二内部電極１０５と第二外部電極（図示せず）とを電気的に接続するための第二中間電極１０７ｂとを含む。図２ではＭＩＭ構造体が１層の場合を示したが、複数のＭＩＭ構造体を積層しても良い。複数のＭＩＭ構造体を積層する場合、一方のＭＩＭ構造体の内部電極が他方のＭＩＭ構造体の内部電極を兼ねることができる。また、薄膜キャパシタはさらにＭＩＭ構造体を覆うように配置された保護膜１０２、１０６を含み、保護膜１０２、１０６はＭＩＭ構造体を覆うように配置され、中間電極１０７ａ、１０７ｂが貫通している。図２は支持基板１００上に剥離層１０１を介して当該薄膜キャパシタが形成され、その第一保護膜１０６上に接合用樹脂１０８が形成されている。中間電極１０７ａ、１０７ｂは第一保護膜１０６を貫通し当該第一保護膜１０６と接合用樹脂１０８との界面に達し、この界面に沿って薄膜キャパシタの一方の端面の方向に延びる。中間電極１０７ａ、１０７ｂは第一保護膜１０６を貫通した後、異なる接合用樹脂１０８との界面に達してもよいが、同一の接合用樹脂１０８との界面に達してもよい。この時、図２ではわかりやすいように中間電極１０７が保護膜１０２、１０６の端面に露出しているように描いたが、必ず露出していなければならないわけではない。中間電極１０７ａ、１０７ｂは保護膜の端面へ露出することが望ましい。支持基板１００上に作製した薄膜キャパシタを複数個準備しておき、接合技術を用いて薄膜キャパシタ同士を接合させ、一方の支持基板１００から剥離させる。本接合・剥離工程を必要な回数繰り返し、所望の積層数を有する積層薄膜キャパシタを作製する。
図３に本発明で用いる薄膜キャパシタの作製フローを図示する。薄膜キャパシタは通常、図１５に示したように、支持基板１００上に複数個、一括して作られる。支持基板１００は、後続の剥離工程を考慮して選定を行うが、平滑性が高くキャパシタ作製工程で加えられる熱への耐性を有するものが適している。剥離工程として、レーザ剥離を行う場合には、サファイアや石英等のレーザを透過する基板を用いるのが好適である。レーザ剥離以外の手法では、Ｓｉ等の基板を用いることが望ましい。
図３−（ａ）
支持基板１００上に剥離層１０１を形成する。剥離層１０１の材料は、後続の剥離手法により異なるが、レーザ剥離の場合は、レーザ照射によって焼失する材料（金属や酸化物）、ウエットエッチングで消失させる場合には、犠牲層（後で除去することを前提に形成する層）として機能する材料をそれぞれ選択すれば良い。
支持基板１００上に剥離層１０１を形成する。剥離層１０１の材料は、後続の剥離手法により異なるが、レーザ剥離の場合は、レーザ照射によって焼失する材料（金属や酸化物）、ウエットエッチングで消失させる場合には、犠牲層（後で除去することを前提に形成する層）として機能する材料をそれぞれ選択すれば良い。
図３−（ｂ）
剥離層１０１の上に第二保護膜１０２を形成する。この第二保護膜１０２の材料は、無機材料、有機材料の別を問わないが、後続のキャパシタ形成プロセスへの耐熱性を有し、剥離工程でダメージを受けないこと、さらに、完成後のキャパシタの信頼性を確保できることが選定条件となる。無機材料としては、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＺｒＯ２、有機材料としては、ポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂等が適応可能である。材料の厚みは、機能を発現できる厚みが必要であるが、４μｍ以下、さらには１μｍ以下の薄さが望ましい。なお、剥離工程でＭＩＭ構造体へのダメージ発生のおそれがない場合には、当該膜を形成しないことも可能である。また、後述するように完成した積層薄膜キャパシタの積層状態によっても当該第二保護膜１０２を形成しないことも可能である。
剥離層１０１の上に第二保護膜１０２を形成する。この第二保護膜１０２の材料は、無機材料、有機材料の別を問わないが、後続のキャパシタ形成プロセスへの耐熱性を有し、剥離工程でダメージを受けないこと、さらに、完成後のキャパシタの信頼性を確保できることが選定条件となる。無機材料としては、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＺｒＯ２、有機材料としては、ポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂等が適応可能である。材料の厚みは、機能を発現できる厚みが必要であるが、４μｍ以下、さらには１μｍ以下の薄さが望ましい。なお、剥離工程でＭＩＭ構造体へのダメージ発生のおそれがない場合には、当該膜を形成しないことも可能である。また、後述するように完成した積層薄膜キャパシタの積層状態によっても当該第二保護膜１０２を形成しないことも可能である。
図３−（ｃ）〜（ｇ）
第一及び第二内部電極１０３、１０５と誘電体１０４からなるＭＩＭ構造体を形成する。図では、１層の誘電体１０４、及びその一方の主面に配置された第一内部電極１０３とその他方の主面に配置された第二内部電極１０５を一括で成膜し、レジストパターニングを用いて所望の形状に加工している。キャパシタ形成方法は、一括成膜加工以外にも存在しており、特に限定なく自由に選択することができる。各々の加工は、ドライエッチング、ウエットエッチング等で行う。又は、メタルマスクを用いることも可能である。内部電極１０３、１０５の電極材料、及び誘電体１０４の誘電体材料は限定されないが、電極材料として、Ｐｔ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｌ等、誘電体材料として、ＢＳＴ（チタン酸バリウムストロンチウム）、ＢＴ（チタン酸バリウム）、ＳＴ（チタン酸ストロンチウム）、Ａｌ２Ｏ３、ＺｒＯ２等の金属酸化物を用いるのが一般的である。少ない積層数で高容量のコンデンサを得ようとする場合には、比誘電率の大きい材料、例えばＢＳＴ、ＢＴ、ＳＴ等を採用することが望ましい。また、温度特性やＤＣバイアス特性に優れたコンデンサを得ようとする場合には、比誘電率の比較的低いＡｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２といった常誘電体材料を用いることが望ましい。電極材料にはＮｉ、Ｐｔ等の仕事関数の大きい電極材料がリーク電流値を低減させるためには望ましい。さらに、例えば、スパッタ装置を使用し誘電体材料としてＢＳＴを用いた場合、６００℃以上の高温条件、且つ酸素雰囲気条件で成膜が行われるため、酸化されにくいＰｔが望ましい。従って、誘電体成膜雰囲気に応じて使用できる電極は異なってくる。誘電体成膜工程としてＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ（原子層堆積））を用いて１５０℃、２００℃程度の低温成膜を行えば、高価なＰｔを使用せずにＮｉ、Ａｌ、さらには、Ｃｕ等も適応可能である。図３−（ｃ）〜（ｇ）ではＭＩＭ構造体が１層の場合を示したが、上記したとおり、複数のＭＩＭ構造体を有する薄膜キャパシタを用いることもできる。また、これらの工程を繰り返し行うことにより、さらに多くの薄膜キャパシタが積層された積層薄膜キャパシタを作製することもできる。複数のＭＩＭ構造体を積層する場合、一方のＭＩＭ構造体の内部電極が他方のＭＩＭ構造体の内部電極を兼ねることができる。
第一及び第二内部電極１０３、１０５と誘電体１０４からなるＭＩＭ構造体を形成する。図では、１層の誘電体１０４、及びその一方の主面に配置された第一内部電極１０３とその他方の主面に配置された第二内部電極１０５を一括で成膜し、レジストパターニングを用いて所望の形状に加工している。キャパシタ形成方法は、一括成膜加工以外にも存在しており、特に限定なく自由に選択することができる。各々の加工は、ドライエッチング、ウエットエッチング等で行う。又は、メタルマスクを用いることも可能である。内部電極１０３、１０５の電極材料、及び誘電体１０４の誘電体材料は限定されないが、電極材料として、Ｐｔ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｌ等、誘電体材料として、ＢＳＴ（チタン酸バリウムストロンチウム）、ＢＴ（チタン酸バリウム）、ＳＴ（チタン酸ストロンチウム）、Ａｌ２Ｏ３、ＺｒＯ２等の金属酸化物を用いるのが一般的である。少ない積層数で高容量のコンデンサを得ようとする場合には、比誘電率の大きい材料、例えばＢＳＴ、ＢＴ、ＳＴ等を採用することが望ましい。また、温度特性やＤＣバイアス特性に優れたコンデンサを得ようとする場合には、比誘電率の比較的低いＡｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２といった常誘電体材料を用いることが望ましい。電極材料にはＮｉ、Ｐｔ等の仕事関数の大きい電極材料がリーク電流値を低減させるためには望ましい。さらに、例えば、スパッタ装置を使用し誘電体材料としてＢＳＴを用いた場合、６００℃以上の高温条件、且つ酸素雰囲気条件で成膜が行われるため、酸化されにくいＰｔが望ましい。従って、誘電体成膜雰囲気に応じて使用できる電極は異なってくる。誘電体成膜工程としてＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ（原子層堆積））を用いて１５０℃、２００℃程度の低温成膜を行えば、高価なＰｔを使用せずにＮｉ、Ａｌ、さらには、Ｃｕ等も適応可能である。図３−（ｃ）〜（ｇ）ではＭＩＭ構造体が１層の場合を示したが、上記したとおり、複数のＭＩＭ構造体を有する薄膜キャパシタを用いることもできる。また、これらの工程を繰り返し行うことにより、さらに多くの薄膜キャパシタが積層された積層薄膜キャパシタを作製することもできる。複数のＭＩＭ構造体を積層する場合、一方のＭＩＭ構造体の内部電極が他方のＭＩＭ構造体の内部電極を兼ねることができる。
図３−（ｈ）〜（ｊ）
第一保護膜１０６の形成を行う。第一保護膜１０６の材料は、第二保護膜１０２で示した材料と同様であるが、キャパシタ形成プロセスを経ないため、制約が緩和される。しかしながら、第一保護膜１０６に第二保護膜１０２と同じ材料を用いることにより、熱収縮率などの機械的な挙動が等しい膜でキャパシタを覆うことができることから、そのような選定が望ましい。第一保護膜１０６には、内部電極１０３、１０５との接続を形成するための開口部を形成する。第一保護膜１０６が無機材料の場合は、レジストパターニングによりドライエッチングで加工するのが適切である。第一保護膜１０６を有機材料とした場合は、感光性材料を用いてパターニングすることで工程負荷を低減することができる。また、基板上で隣接する薄膜キャパシタ同士の間に成膜された保護膜は不必要であるため、開口部を形成する際に一緒に除去しておくと、後工程で支持基板を剥離した場合に個片化工程を省略することができる。
第一保護膜１０６の形成を行う。第一保護膜１０６の材料は、第二保護膜１０２で示した材料と同様であるが、キャパシタ形成プロセスを経ないため、制約が緩和される。しかしながら、第一保護膜１０６に第二保護膜１０２と同じ材料を用いることにより、熱収縮率などの機械的な挙動が等しい膜でキャパシタを覆うことができることから、そのような選定が望ましい。第一保護膜１０６には、内部電極１０３、１０５との接続を形成するための開口部を形成する。第一保護膜１０６が無機材料の場合は、レジストパターニングによりドライエッチングで加工するのが適切である。第一保護膜１０６を有機材料とした場合は、感光性材料を用いてパターニングすることで工程負荷を低減することができる。また、基板上で隣接する薄膜キャパシタ同士の間に成膜された保護膜は不必要であるため、開口部を形成する際に一緒に除去しておくと、後工程で支持基板を剥離した場合に個片化工程を省略することができる。
図３−（ｋ）
中間電極１０７ａ、１０７ｂを形成する。中間電極１０７ａ、１０７ｂは、第一保護膜１０６の開口部を介して内部電極１０３、１０５との電気的接続を形成する。中間電極１０７ａ、１０７ｂは第一保護膜１０６上に薄膜キャパシタの端面の方向に延びるように形成される。保護膜の端面に露出していることがより望ましい。図４は図３−（ｋ）を上方から見た図である。第二保護膜１０２とＭＩＭ構造体１０３、１０４、１０５とは第一保護膜１０６下にあり、中間電極１０７ａ、１０７ｂが第一保護膜１０６の表面に現れている。中間電極１０７ａ、１０７ｂの電極材料、及び加工方法は、内部電極１０３，１０５の電極材料及び加工方法として示したものと同様である。なお、以下において、記載が複雑になることを避けるため、「中間電極１０７」とのみ記載する場合がある。
中間電極１０７ａ、１０７ｂを形成する。中間電極１０７ａ、１０７ｂは、第一保護膜１０６の開口部を介して内部電極１０３、１０５との電気的接続を形成する。中間電極１０７ａ、１０７ｂは第一保護膜１０６上に薄膜キャパシタの端面の方向に延びるように形成される。保護膜の端面に露出していることがより望ましい。図４は図３−（ｋ）を上方から見た図である。第二保護膜１０２とＭＩＭ構造体１０３、１０４、１０５とは第一保護膜１０６下にあり、中間電極１０７ａ、１０７ｂが第一保護膜１０６の表面に現れている。中間電極１０７ａ、１０７ｂの電極材料、及び加工方法は、内部電極１０３，１０５の電極材料及び加工方法として示したものと同様である。なお、以下において、記載が複雑になることを避けるため、「中間電極１０７」とのみ記載する場合がある。
図３−（ｌ）
接合用樹脂１０８をパターニングする。まず、フェノール系ポリマー、ポリイミド、ＢＣＢ等を材料とした感光性樹脂を用いて、薄膜キャパシタの第一保護膜１０６上に未硬化の接合用樹脂１０８を形成する。その後、外部導体である外部電極１０９ａ、１０９ｂとの接続を形成する中間電極１０７の少なくとも一部の領域上には接合用樹脂１０８が形成されないようにするためのパターニングを行う。図５にパターニングの一例を示したが、パターニングの形状は第一保護膜１０６上の他の一部の領域についても接合用樹脂１０８が形成されないようにすることもできる。パターニングのためのリソグラフィ工程に用いられる光の種類（光源の種類）は、半導体レーザ、高圧水銀灯のｇ線、ｈ線、ｉ線、ＫｒＦエキシマレーザ、ＡｒＦエキシマレーザ、Ｆ２エキシマレーザ、メタルハライドランプ、紫外線、極端紫外線、電子線などの中から適宜選択することができる。なお、以下において、記載が複雑になることを避けるため、「外部電極１０９」とのみ記載する場合がある。
接合用樹脂１０８をパターニングする。まず、フェノール系ポリマー、ポリイミド、ＢＣＢ等を材料とした感光性樹脂を用いて、薄膜キャパシタの第一保護膜１０６上に未硬化の接合用樹脂１０８を形成する。その後、外部導体である外部電極１０９ａ、１０９ｂとの接続を形成する中間電極１０７の少なくとも一部の領域上には接合用樹脂１０８が形成されないようにするためのパターニングを行う。図５にパターニングの一例を示したが、パターニングの形状は第一保護膜１０６上の他の一部の領域についても接合用樹脂１０８が形成されないようにすることもできる。パターニングのためのリソグラフィ工程に用いられる光の種類（光源の種類）は、半導体レーザ、高圧水銀灯のｇ線、ｈ線、ｉ線、ＫｒＦエキシマレーザ、ＡｒＦエキシマレーザ、Ｆ２エキシマレーザ、メタルハライドランプ、紫外線、極端紫外線、電子線などの中から適宜選択することができる。なお、以下において、記載が複雑になることを避けるため、「外部電極１０９」とのみ記載する場合がある。
接合用樹脂１０８の厚みは接合工程を満足できることが必要となるが、５μｍ以下、さらには、２μｍ以下が製品の低背化には望ましい。また、接合用樹脂１０８に用いる樹脂の硬化は、後続の接合工程での密着性が確保できるように、樹脂の種類、特性に応じて硬化の程度を調整する。例えば、硬化を、タックがなく見かけ上は硬化した半硬化状態である、いわゆるＢステージ状態（熱硬化性樹脂の反応の中間的な段階であって、材料は加熱により軟化して膨張するが、ある種の液体と接触しても、完全には溶融又は溶解しない段階）でとどめておくことができる。
次に接合工程について記載する。接合工程は樹脂接合技術を用いて行う。図２に示したように、接合する薄膜キャパシタの少なくとも一方に予め感光性を有する接合用樹脂１０８をその第一保護膜１０６上にパターニングにより形成しておく。図６に本発明における具体的な接合工程を示す。一方の薄膜キャパシタの第一保護膜１０６上に他方の薄膜キャパシタの接合用樹脂１０８が面接触するように重ね合せて積層キャパシタを得、接合後、必要に応じて、樹脂の硬化を完遂させるベークを行う。図６では一方の薄膜キャパシタのみ接合用樹脂１０８を形成した接合工程を例示した。しかし、接合する薄膜キャパシタの両方が接合用樹脂を有していても良いことはもちろんである。図７に接合工程を経た接合積層キャパシタ１２１を示した。ここで図示したように、接合用樹脂１０８は、保護膜の表面の少なくとも一部を、第一外部電極及び第二外部電極で覆われることになる部分を除いた形状で覆っている。しかし、接合工程後の中間電極は必ずしも保護膜の端面から露出している必要はなく、端面に露出していることが好ましいが、接合用樹脂の形成工程や接合工程によっては、中間電極が側面に露出しない場合もありうる。
次に剥離工程について記載する。図７に示したように、接合積層キャパシタ１２１は、レーザ照射等により、一方の基板側のみ支持基板からの剥離を行う。図６では２つの薄膜キャパシタの接合に止めたが、必要な取得容量に応じて、接合、剥離工程を繰り返し、薄膜キャパシタの積層数を増やすことも可能である。接合、剥離工程を繰り返し、薄膜キャパシタの積層数を増やす場合、接合時の２枚の支持基板のうちから剥離する支持基板を毎回適宜選ぶことにより、積層薄膜キャパシタの積層方向を任意に変えることができる。薄膜キャパシタの積層状態を、積層薄膜キャパシタの積層方向に対称配置になるようにすると、応力による反りなどが発生しにくくなり好ましい。いいかえると、薄膜キャパシタが積層方向に内部構造の差異による方向を持つ構造であり、その方向が正方向に向いたものと逆方向に向いたものとが同数となるように偶数個積層されている配置（薄膜キャパシタの積層数が偶数の場合）、又は、薄膜キャパシタの１個を除き残りの偶数個の薄膜キャパシタが、その方向が正方向に向いたものと逆方向に向いたものとが同数となるように積層されている配置（薄膜キャパシタの積層数が奇数の場合）である。内部構造の差異は本発明における薄膜キャパシタを構成するＭＩＭ構造体や中間電極１０７の構造によるものであり、薄膜キャパシタの中間電極１０７がある側の主面と中間電極１０７が無い側の主面という中間電極の構造による方向以外にも、例えば第二内部電極１０５から誘電体１０４を貫通して第一内部電極１０３へ向かう方向のようなＭＩＭ構造体の構造による方向などもありうる。薄膜キャパシタを用いて多積層化する工程の一例を図１４（ａ）〜（ｃ）に示す。支持基板を剥離した接合積層キャパシタの支持基板を剥離した方の面における第二保護膜１０２上に図３の作製フローで作製した接合用樹脂１０８を有する追加薄膜キャパシタの樹脂が面接触するように積層することにより多積層化することができる。
図１４（ａ）は剥離する支持基板を毎回異なった側とした実施例、図１４（ｂ）は、薄膜キャパシタが追加された側の支持基板を毎回剥離する実施例、図１４（ｃ）は本発明の実施例で作製した積層薄膜キャパシタ同士を第二保護膜１０２部分同士を接合した本発明の変形例である。いいかえれば、図１４（ａ）では、まず２つの薄膜キャパシタが接合用樹脂１０８を介して各々の第一保護膜１０６が向かい合うように積層され、その後一方の薄膜キャパシタが形成されている支持基板１００を剥離するのは、図７に示す工程と同様だが、追加の薄膜キャパシタをその第一保護膜１０６が支持基板を剥離した一方の薄膜キャパシタの第二保護膜１０２と向かい合うように積層し、その後他方の薄膜キャパシタが形成されている支持基板１００を剥離し、さらに追加の薄膜キャパシタをその第一保護膜１０６が、支持基板を剥離した他方の薄膜キャパシタの第二保護膜１０２と向かい合うように積層する。図１４（ｂ）では、まず２つの薄膜キャパシタが接合用樹脂１０８を介して各々の第一保護膜１０６が向かい合うように積層され、その後一方の薄膜キャパシタが形成されている支持基板１００を剥離するのは、図７に示す工程と同様だが、その後一方の薄膜キャパシタが形成されている支持基板１００を剥離し、追加の薄膜キャパシタをその第一保護膜１０６が支持基板を剥離した一方の薄膜キャパシタの第二保護膜１０２と向かい合うように積層し、その後追加の薄膜キャパシタが形成されている支持基板１００を剥離し、さらに追加の薄膜キャパシタをその第一保護膜１０６が支持基板を剥離した追加の薄膜キャパシタの第二保護膜１０２と向かい合うように積層する。図１４（ｃ）では、まず２つの薄膜キャパシタが接合用樹脂１０８を介して各々の第一保護膜１０６が向かい合うように積層され、その後一方の薄膜キャパシタが形成されている支持基板１００を剥離するのは、図７に示す工程と同様だが、そのようにして製造された２つの薄膜キャパシタが積層されて一方の支持基板が剥離された積層薄膜キャパシタを２組準備し、少なくとも一方の積層薄膜キャパシタの支持基板を剥離した薄膜キャパシタの第二保護膜１０２上に接合用樹脂１０８をパターニングし、接合用樹脂１０８を介して各々の第二保護膜１０２同士が向かい合うように積層する。本実施例を組み合わせるにあたって第二保護膜１０２部分に設けられる接合用樹脂は適宜選択でき、また第二保護膜１０２の材料によっては、接合用樹脂を介さずに各々の第二保護膜１０２同士の直接接合を行なうこともできる。
図１４（ａ）は剥離する支持基板を毎回異なった側とした実施例、図１４（ｂ）は、薄膜キャパシタが追加された側の支持基板を毎回剥離する実施例、図１４（ｃ）は本発明の実施例で作製した積層薄膜キャパシタ同士を第二保護膜１０２部分同士を接合した本発明の変形例である。いいかえれば、図１４（ａ）では、まず２つの薄膜キャパシタが接合用樹脂１０８を介して各々の第一保護膜１０６が向かい合うように積層され、その後一方の薄膜キャパシタが形成されている支持基板１００を剥離するのは、図７に示す工程と同様だが、追加の薄膜キャパシタをその第一保護膜１０６が支持基板を剥離した一方の薄膜キャパシタの第二保護膜１０２と向かい合うように積層し、その後他方の薄膜キャパシタが形成されている支持基板１００を剥離し、さらに追加の薄膜キャパシタをその第一保護膜１０６が、支持基板を剥離した他方の薄膜キャパシタの第二保護膜１０２と向かい合うように積層する。図１４（ｂ）では、まず２つの薄膜キャパシタが接合用樹脂１０８を介して各々の第一保護膜１０６が向かい合うように積層され、その後一方の薄膜キャパシタが形成されている支持基板１００を剥離するのは、図７に示す工程と同様だが、その後一方の薄膜キャパシタが形成されている支持基板１００を剥離し、追加の薄膜キャパシタをその第一保護膜１０６が支持基板を剥離した一方の薄膜キャパシタの第二保護膜１０２と向かい合うように積層し、その後追加の薄膜キャパシタが形成されている支持基板１００を剥離し、さらに追加の薄膜キャパシタをその第一保護膜１０６が支持基板を剥離した追加の薄膜キャパシタの第二保護膜１０２と向かい合うように積層する。図１４（ｃ）では、まず２つの薄膜キャパシタが接合用樹脂１０８を介して各々の第一保護膜１０６が向かい合うように積層され、その後一方の薄膜キャパシタが形成されている支持基板１００を剥離するのは、図７に示す工程と同様だが、そのようにして製造された２つの薄膜キャパシタが積層されて一方の支持基板が剥離された積層薄膜キャパシタを２組準備し、少なくとも一方の積層薄膜キャパシタの支持基板を剥離した薄膜キャパシタの第二保護膜１０２上に接合用樹脂１０８をパターニングし、接合用樹脂１０８を介して各々の第二保護膜１０２同士が向かい合うように積層する。本実施例を組み合わせるにあたって第二保護膜１０２部分に設けられる接合用樹脂は適宜選択でき、また第二保護膜１０２の材料によっては、接合用樹脂を介さずに各々の第二保護膜１０２同士の直接接合を行なうこともできる。
薄膜キャパシタの接合、剥離を繰り返すことで積層薄膜キャパシタを作製することができるが、その積層の両端部にあたる薄膜キャパシタについては支持基板を必ずしも剥離する必要はない。支持基板を剥離しない場合、支持基板上への犠牲層、剥離層は形成しないことが望ましい。また、その場合、支持基板をダイシングすることによって個片化を行い、外部電極をディップなどで形成するという、一般的な積層部品の工程を用いることができる。支持基板を剥離しない場合、部品の低背化のメリットは享受できないこととなるが、反面、部品の強度を高められるという面で新たなメリットを享受できる。
次に外部電極の形成工程について記載する。一方の支持基板を剥離した状態の接合積層キャパシタにおける薄膜キャパシタの中間電極のそれぞれと電気的接続が形成されるように外部電極を形成する。図８（ｂ）に示したように、中間電極１０７は接合用樹脂１０８の隙間、第一保護膜１０６上に形成されていることから、導電性を有するペーストを真空印刷機等を用いて塗布することにより、接合用樹脂１０８の隙間にペーストが浸入して中間電極１０７との接続を形成する。その後、ペーストを硬化させれば、図８（ａ）、９に示した接合積層キャパシタ１２１の一方の主面に第一及び第二外部電極１０９が形成され、レーザ照射等により他方の支持基板を剥離することで片面電極の製品（積層薄膜キャパシタ）が完成する。なお、外部電極形成プロセスは、その工法に特に限定はなく、スパッタやＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ（化学気相成長））、ＡＬＤといった真空プロセス装置を用いても実施することができる。
図８、９に図示する段階では、接合積層キャパシタ１２１の支持基板を剥離した側の主面に第一及び第二外部電極１０９が形成された状態であるが、ＵＶ剥離テープ１１０等の剥離可能な基材に接合積層キャパシタを転写させ、再度、外部電極形成プロセスを実施することにより、図１２，１３に示したように、もう一方の主面に第一及び第二外部電極１１１を形成させることも可能である。その方法は、まず、一方の主面に第一及び第二外部電極１０９を形成した積層薄膜キャパシタを、ＵＶ剥離テープ１１０等を貼りつけた支持基板１００に転写させ、（図１０、１１）。この転写により、外部電極が塗布されていないもう一方の主面が露出することになる。この状態で再度金属ペーストを真空印刷機等で塗布することにより、もう一方の主面に第一及び第二外部電極１１１が形成され、さらに接合積層キャパシタ１２１側面で先に塗布した第一及び第二外部電極１０９と接続することができる。１回目、２回目に塗布した外部電極は接合積層キャパシタの側面で電気的接続を形成することから、キャパシタの６つの面に電極を有する積層薄膜キャパシタについても形成できる。また、薄膜キャパシタの各々の内部電極が中間電極を経て外部に導出されるならば外部電極の形状は種々選択することができる。
図１６は図１２及び１３で形成した外部電極形成後の積層薄膜キャパシタの剥離工程を示す断面模式図である。すなわち、図１２及び１３の工程で示したように外部電極１１１を形成した後、レーザ照射等により、積層薄膜キャパシタを剥離する。これにより従来のようにダイシングによる個片化工程を要さず積層薄膜キャパシタを剥離できるので、製造時の素子間の間隔を小さくでき、取得数の増加が期待できる。また、取得容量の損失や構造的ダメージに起因した信頼性の低下を抑制した積層構造の薄膜キャパシタを作製することができる。図８（ａ）、９に示した一方の主面に外部電極を形成した後に支持基板を剥離する工程においても同様の効果が期待できるのはもちろんである。さらに、本発明の方法の任意の工程の後に、「ＭＩＭキャパシタの容量を検査し、所定の容量を有するもののみを後続の工程に投入する工程」を含めることにより、歩留りを一層改善することができる。なお、本発明における積層薄膜キャパシタは、最終的に支持基板から剥離されたものとして作製することが可能であり、支持基板がない場合には、部品の表裏の区別を気にすることなく実装することが可能であり、実装高さを低背化できるというメリットがある。一方、本発明においては、その積層の両端部にあたる薄膜キャパシタの支持基板の一方又は両方を剥離せずに残したままとすることもできる。支持基板を剥離しない場合、部品の低背化のメリットは享受できないこととなるが、反面、部品の強度を高められるという面で新たなメリットを享受できる。
次に、本発明の製造工程で完成した積層薄膜キャパシタについて説明する。
図８、９、１２、１３はそれぞれ一方の主面又は両方の主面に外部電極を形成した後の積層薄膜キャパシタの一形態を示す断面模式図及び外観模式図である。
本発明の積層薄膜キャパシタの複数の薄膜キャパシタの各々は、誘電体１０４と、誘電体の一方の主面に配置された第一内部電極１０３と、誘電体の他方の主面に配置された第二内部電極１０５とから構成されるＭＩＭ構造体を少なくとも１層と、第一内部電極１０３と外部電極１０９、１１１とを電気的に接続するための中間電極１０７と、第二内部電極１０５と外部電極１０９、１１１とを電気的に接続するための中間電極１０７とを含む。薄膜キャパシタは、ＭＩＭ構造体を覆うように配置された保護膜１０２、１０６をさらに有し、ＭＩＭ構造体を外部からの湿気やコンタミ等の汚染から保護し、それらの経時的な劣化を防いでいる。保護膜１０２、１０６は、さらにＭＩＭ構造体を覆うように配置され、中間電極１０７が貫通している第一保護膜１０６と、保護膜から第一保護膜１０６を除いた第二保護膜１０２とを含む。中間電極１０７の一方は第一内部電極１０３から第一保護膜１０６を貫通し、第一保護膜１０６と接合用樹脂１０８との界面に達し、界面に沿って薄膜キャパシタの一方の端面の方向に延びて外部電極１０９、１１１の一方に電気的に接続し、中間電極１０７の他方は、内部電極１０５から第一保護膜１０６を貫通し、第一保護膜１０６と接合用樹脂１０８との界面に達し、界面に沿って薄膜キャパシタの他方の端面の方向に延びて、外部電極１０９、１１１の他方と電気的に接続する。接合用樹脂は保護膜の表面の少なくとも一部を第一外部電極及び第二外部電極で覆われた部分を除いた形状にて覆っていることが好ましい。これらの図では各々の薄膜キャパシタに含まれるＭＩＭ構造体が１層の場合を示したが、複数のＭＩＭ構造体を積層しても良い。複数のＭＩＭ構造体を積層する場合、一方のＭＩＭ構造体の内部電極が他方のＭＩＭ構造の内部電極を兼ねることができる。ＭＩＭ構造体の厚さは、静電容量や要求される耐圧等の仕様に応じて適宜選択される。本発明の積層薄膜キャパシタの積層状態は多積層化の工程として上記した通りであり、図１４（ａ）（ｂ）（ｃ）に示したように薄膜キャパシタの積層方向を任意に変えた配置を取りうる。なかでも図１４（ａ）（ｃ）に示すように、複数の薄膜キャパシタの中間電極１０７がある側の主面と中間電極１０７の無い側の主面の、積層方向に対する配列が対称である積層薄膜キャパシタ、言い換えれば、薄膜キャパシタが、積層方向に内部構造の差異による方向を持つ構造であり、その方向が正方向に向いたものと逆方向に向いたものとが同数となるように偶数個積層されている積層薄膜キャパシタ（薄膜キャパシタの積層数が偶数の場合）、又は、１個を除き残りの偶数個の前記薄膜キャパシタが、その方向が正方向に向いたものと逆方向に向いたものとが同数となるように積層されている積層薄膜キャパシタ（薄膜キャパシタの積層数が奇数の場合）は、応力による反りなどが発生しにくくなり好ましい。また、上記したように薄膜キャパシタの数は２又はそれ以上とすることができる。この場合、薄膜キャパシタは接合用樹脂１０８を介して積層される。ここで、完成した積層薄膜キャパシタにおいて最も外側に該当する薄膜キャパシタは第二保護膜１０２で被覆されていることが望ましいが、積層数が３以上ある場合、積層薄膜キャパシタとして外側の面に相当する第二保護膜１０２以外は、積層薄膜キャパシタの内部となり、接合用樹脂などにより保護されることになるため第二保護膜１０２が設けられない場合がある。この場合この部分の第二保護膜１０２の作成コスト及び第二保護膜１０２の占める厚さを削減することができる。
積層薄膜キャパシタは第一及び第二外部電極を有する。図８（ａ）では、第一及び第二外部電極１０９が保護膜１０２、１０６の主面と直交する方向に延びる一対の端面に設けられている。図８（ｂ）に示すように、中間電極１０７の一方は保護膜１０２、１０６の一方の端面の方向へ延びており、中間電極１０７の他方は保護膜１０２、１０６の他方の端面の方向へ延びている。図では中間電極１０７が保護膜１０２、１０６の端面の方向へ延びているが、端面へ露出していなくてもよいが、端面へ露出していることが望ましい。このとき、接合用樹脂１０８の一部が中間電極１０７に接し、接合用樹脂１０８の他の一部が保護膜に接している。第一及び第二内部電極１０３及び１０５はそれぞれ、中間電極１０７の一方又は他方を介して、外部電極１０９の一方又は他方に電気的に接続している。
接合用樹脂１０８は、本発明に係る積層薄膜キャパシタに加えられる様々な機械的応力を吸収することができる。
本発明の積層薄膜キャパシタにおいて、各々の保護膜の厚さ及びＭＩＭ構造体の厚さは特に制限されるものではないが、保護膜１０６は４μｍ以下で、可能な限り薄い方が望ましく、薄膜キャパシタの厚さも薄い方が望ましい。
このように本発明の積層薄膜キャパシタは、第一外部電極が第一中間電極を介して第一内部電極と電気的に接続され、第二外部電極が第二中間電極を介して第二内部電極と電気的に接続されている。そして、第一及び第二外部電極間に電圧が印加されると、第一及び第二内部電極１０３及び１０５の間に誘電体１０４を挟んだ構造のＭＩＭ構造体からなるキャパシタがその機能を発揮する。本発明における積層薄膜キャパシタは、最終的に支持基板から剥離されたものとして作製することが可能であり、支持基板がない場合には、部品の表裏の区別を気にすることなく実装することが可能であり、実装高さを低背化できるというメリットがある。一方、上記したように本発明においては、その積層の両端部にあたる薄膜キャパシタの支持基板の一方又は両方を剥離せずに残したままとすることもできる。支持基板を剥離しない場合、部品の低背化のメリットは享受できないこととなるが、反面、部品の強度を高められるという面で新たなメリットを享受できる。
また、上記したとおり、必要な取得容量に応じて、３つ又は４つ以上の薄膜キャパシタが積層した積層薄膜キャパシタとすることも可能である。本発明によれば、厚みが１００μｍ以下の低背素子を形成することが可能となる。
次に、本発明の一形態である積層薄膜キャパシタを実装した回路等について説明する。本発明である積層薄膜キャパシタを実装した回路についても本発明の一形態である。本発明である積層薄膜キャパシタを使った回路とは、例えば、ＩＣなどの電源回路がある。特にＩＣの半田バンプよりも薄膜積層キャパシタの部品高さが低いことを利用して、ＩＣの実装部の下にバイパスコンデンサとして使用された電源回路がある。本発明は薄膜積層キャパシタを実装している回路であれば特に電源回路に限らない。
図１７は、本発明の積層薄膜キャパシタの回路基板実装状態の一例を示す斜視図である。
図１７において、符号２０１は本発明の積層薄膜キャパシタである。積層薄膜キャパシタは特に限定はなく、積層数が２個でもそれ以上でもよい。外部電極の形状も同様に特に限定しない。
外部電極２１４ａ、ｂは内部電極と同様の金属ペーストを焼結させた金属薄膜からなり、金属ペーストとしては、例えばＰｄやＡｇ−Ｐｄのような貴金属材料を使用することもできるが、コストを考えてＡｇやＣｕ、Ｎｉ、Ａｌ、Ｚｎなど適宜使用することが好ましい。表面には半田濡れ性をよくするために半田メッキが施されている。
符号２０２は回路基板であり、ここでは多層プリント基板を用いているが、他の種類のものであっても良い。回路基板２０２の表面２０２ａには、積層薄膜キャパシタ２０１を実装するためのランド２２１が形成されている。
回路基板２０２の表面２０２ａに実装された積層薄膜キャパシタ２０１の第一外部電極２１４は半田によって一方のランド２２１に導電接続され、第二外部電極２１４は他方のランド２２１に導電接続されている。
特許文献１の図１に記載された積層薄膜キャパシタにおいて、基板１の下面から外部保護層３４の上面までの積層薄膜キャパシタ自体の高さは低くても３０μｍ以上である。
本発明の薄膜キャパシタ実装回路を利用することにより、従来の積層セラミックコンデンサを実装する場合の部品と半田等を含む実装部の高さが１００μｍ以上であることに比べ、回路基板の部品と半田等を含む実装部の高さを５０μｍ以下に減少することができる。これにより、回路基板を使用した機器の小型低背化を実現することができた。
（第二実施形態）
図１８は、本発明の第二実施形態による代表的な積層薄膜キャパシタ５００の断面模式図である。また、図１９に、積層薄膜キャパシタ５００の外観斜視図を示す。第二実施形態による積層薄膜キャパシタ５００は、第一実施形態と同様に、ＭＩＭ構造体を含む複数の薄膜キャパシタを多層化した構造を有している。図１８及び図１９に示される実施例の積層薄膜キャパシタ５００は、薄膜キャパシタ５１０が１層のＭＩＭ構造体からなり、その薄膜キャパシタ５１０が３層積層された積層体５５０を備える。
図１８は、本発明の第二実施形態による代表的な積層薄膜キャパシタ５００の断面模式図である。また、図１９に、積層薄膜キャパシタ５００の外観斜視図を示す。第二実施形態による積層薄膜キャパシタ５００は、第一実施形態と同様に、ＭＩＭ構造体を含む複数の薄膜キャパシタを多層化した構造を有している。図１８及び図１９に示される実施例の積層薄膜キャパシタ５００は、薄膜キャパシタ５１０が１層のＭＩＭ構造体からなり、その薄膜キャパシタ５１０が３層積層された積層体５５０を備える。
ここで、図２０に、ＭＩＭ構造体の断面模式図の一例を示す。ＭＩＭ構造体とは、第一の実施形態と同様に、誘電体層５２０と、誘電体層５２０の一方の主面に配置された第一内部電極層５２１と、誘電体層５２０の他方の主面に配置された第二内部電極層５２２とから構成される。単一の薄膜キャパシタ５１０は、このＭＩＭ構造体を少なくとも１層含み、第一内部電極層５２１に電気的に接続する第一中間電極５２３と、第二内部電極層５２２に電気的に接続する第二中間電極５２４とを備える。
また、薄膜キャパシタ５１０は、第一保護膜層５３１と、第二保護膜層５３２とを含む。第一中間電極５２３は、第一内部電極層５２１から第一保護膜層５３１を貫通し、当該第一保護膜層５３１と接合用樹脂５６０との界面に達している。他方、第二中間電極５２４も、第二内部電極層５２２から第一保護膜層５３１を貫通し、当該第一保護膜層５３１と接合用樹脂５６０との界面に達している。
第一中間電極５２３は、さらに、第一保護膜層５３１と接合用樹脂５６０との界面に沿ってＭＩＭ構造体の一方に延び、第一保護膜層５３１の端面で第一接続電極に電気的に接続している。他方、第二中間電極５２４は、第一保護膜層５３１と接合用樹脂５６０との界面に沿ってＭＩＭ構造体の他方に延び、第一保護膜層５３１の端面で第二接続電極に電気的に接続している。
第一中間電極５２３は、さらに、第一保護膜層５３１と接合用樹脂５６０との界面に沿ってＭＩＭ構造体の一方に延び、第一保護膜層５３１の端面で第一接続電極に電気的に接続している。他方、第二中間電極５２４は、第一保護膜層５３１と接合用樹脂５６０との界面に沿ってＭＩＭ構造体の他方に延び、第一保護膜層５３１の端面で第二接続電極に電気的に接続している。
第一接続電極及び第二接続電極は、複数層（本実施例では３層）の薄膜キャパシタ５１０が積層されてなる積層体を、その積層方向に沿って貫通して配置されている。そして、第一外部導体が積層体の最外層部で第一接続電極に電気的に接続し、第二外部導体が積層体の最外層部で第二接続電極に電気的に接続している。
かかる積層薄膜キャパシタ５００の製造方法を説明する。まず、単体の薄膜キャパシタ５１０の製造工程を、図２１から図２９を参照して説明する。薄膜キャパシタ５１０を構成する誘電体層５２０や電極層５２１、５２２、５２３、５２４等の成膜は、真空蒸着（ＰＶＤ、ＣＶＤ）やスパッタリング法を用いることができる。
はじめに、図２１に示すように、支持基板５１１上に剥離層５１２を成膜する。支持基板５１１は、平滑性が高くキャパシタ製造工程で加えられる熱の耐性を有する、例えばＳｉ基板を用いることができる。後工程として、レーザ剥離を行う場合には、サファイアや石英等のレーザを透過する基板を用いるのが好ましい。
剥離層５１２の材料は、後工程の剥離手法に応じて選定される。例えば、レーザ剥離の場合は、レーザ照射によって焼失する材料（金属や酸化物）を選択することが好ましい。また、ウエットエッチングで剥離層５１２を消失させる場合には、犠牲層（後で除去することを前提に形成する層）として機能する材料を選択することが好ましい。
次に、剥離層５１２の上面に、第二保護膜層５３２を成膜する。第二保護膜層５３２の材料としては、キャパシタ製造工程でダメージを受けず、さらに、キャパシタ完成品の信頼性を確保できることが選定条件となる。第二保護膜層５３２の厚みは、４μｍ以下、さらには１μｍ以下が望ましい。第二保護膜層５３２の材料としては、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＺｒＯ２等の無機材料、又は、ポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂等の有機材料を選定することができる。
図２２に示すように、第二保護膜層５３２の上面に第一及び第二内部電極層５２１、５２２と、誘電体層５２０からなるＭＩＭ構造体を形成する。図２２の実施例では、第一内部電極層５２１、誘電体層５２０及び第二内部電極層５２２が、この順で成膜される。
第一及び第二内部電極層５２１、５２２の導電材料としては、Ｐｔ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｌ等を選択することができる。リーク電流値を低減させるために、仕事関数の大きいＮｉ、Ｐｔ等の導電材料を選択することが好ましい。スパッタを使用し、６００℃以上の酸素雰囲気中で誘電体層を成膜する場合、導電材料として、酸化されにくいＰｔが好ましい。ＡＬＤ（原子層堆積）を用いて誘電体層を低温成膜する場合、Ｎｉ、Ａｌ、Ｃｕ等の安価な導電材料も使用することもできる。
誘電体層５２０の誘電体材料としては、ＢＳＴ（チタン酸バリウムストロンチウム）、ＢＴ（チタン酸バリウム）、ＳＴ（チタン酸ストロンチウム）、Ａｌ２Ｏ３、ＺｒＯ２等の金属酸化物を選択することができる。高容量のキャパシタを得る場合には、比誘電率の大きい、例えばＢＳＴ、ＢＴ、ＳＴ等を採用することが好ましい。また、温度特性やＤＣバイアス特性に優れたキャパシタを得る場合には、ＨｆＯ２といった常誘電体材料を用いることができる。
次に、図２３に示すように、第二内部電極層５２２をエッチング加工する。加工は、ドライエッチング、ウエットエッチング等で行うことができ、又は、メタルマスクを用いることも可能である。
続いて、図２４に示すように、誘電体層５２０をエッチング加工する。加工は、ドライエッチング、ウエットエッチング等で行うことができ、又は、メタルマスクを用いることも可能である。
次に、図２５に示すように、第一内部電極層５２１をエッチング加工する。加工は、ドライエッチング、ウエットエッチング等で行うことができ、又は、メタルマスクを用いることも可能である。
次に、図２６に示すように、ＭＩＭ構造体全体を覆うように第一保護膜層５３１を成膜する。第一保護膜層５３１の材料は、熱収縮率などの機械的な挙動を等しくして内部残留応力を低減するために、第二保護膜層５３２と同じ材料とすることが好ましい。
続いて、接続電極５３３、５３４を形成するため、図２７に示すように、第一保護膜層５３１及び第二保護膜層５３２を貫通するスルーホール５３５をエッチング加工する。同時に、中間電極５２３、５２４を形成するため、スルーホール５３５の周りに円環状の溝５３６を第一保護膜層５３１にエッチング加工する。エッチング加工は、ドライエッチング、ウエットエッチング、フォトエッチング等で行うことができる。第一及び第二保護膜層５３１、５３２が有機材料とした場合は、感光性材料を用いてフォトエッチングすることで工程負荷を低減することができる。
そして、図２８に示すように、第一保護膜層５３１にエッチングした円環状の溝５３６に中間電極用導体を形成する。さらに、スルーホール５３５の周りの第一保護膜層５３１の上面（言い換えると支持基板５１１の反対面）に、それぞれ円形の第一及び第二中間電極５２３、５２４を形成する。第一及び第二中間電極５２３、５２４の導電材料は、第一及び第二内部電極層５２１、５２２と同じものを採用することができる。
次に、図２９に示すように、第一及び第二中間電極５２３、５２４を除く第一保護膜層５３１の上面に樹脂をパターニングすることで接合層５６０を形成する。この工程では、フォトリソグラフィ技術を応用することができる。まず、フェノール系ポリマー、ポリイミド、ＢＣＢ等を材料とした未硬化の感光性樹脂を第一保護膜層５３１の上面に塗布する。その後、フォトマスクを用いて第一及び第二中間電極５２３、５２４の中心部を除く領域を露光し、樹脂をＢステージ状態に硬化する。露光のための光源は、半導体レーザ、高圧水銀灯のｇ線、ｈ線、ｉ線、ＫｒＦエキシマレーザ、ＡｒＦエキシマレーザ、Ｆ２エキシマレーザ、メタルハライドランプ、紫外線、極端紫外線、電子線などの中から適宜選択することができる。最後に、第一及び第二中間電極部分の樹脂を除去する。図２９の実施例のように、第一及び第二中間電極５２３、５２４の周縁部のみが、接合層５６０の樹脂により覆われることが好ましい。
接合層５６０の厚みは接合工程を満足できることが必要となるが、５μｍ以下、さらには、２μｍ以下が、製品の低背化には望ましい。
以上のようにして製造した薄膜キャパシタ５１０を複数接合することにより、多層のキャパシタ積層体５５０を形成する。薄膜キャパシタ５１０の接合は、（１）２つの薄膜キャパシタの接合層同士を対向させ対称に配置する方法（図３０（ａ））と、（２）支持基板を剥離した一方の薄膜キャパシタの第二保護膜層に、他方の薄膜キャパシタの接合層を対向させ同方向に配置する方法（図３０（ｂ））がある。何れの方法においても、熱硬化処理により接合用樹脂５６０を融着させて、薄膜キャパシタ５１０を接合することができる。支持基板５１１の剥離は、レーザ照射等により行うことができる。
第一及び第二接続電極５３３、５３４は、図３１に示すように、キャパシタ積層体５５０を貫通するスルーホール５３５に導電体を充填させることにより形成される。例えば、半田ペーストを積層体の上面にプリントし、リフローにより溶融させることで、毛細管現象により導電体をスルーホール５３５に引き込むことができる。又は、ＡＬＤ等の被覆性の良い装置を用いてスルーホール５３５内に金属（例えばＣｕ）のシード層を形成した後、めっき（例えばＣｕ又はＣｕ＋Ｓｎの２層めっき）により、金属を充填させてもよい。第一及び第二接続電極５３３、５３４の直径は、３〜５０μｍとすることができる。
第一接続電極及び第二接続電極５３３、５３４は、複数の薄膜キャパシタ５１０からなる積層体５５０を貫くように略平行に形成される。そのため、ＥＳＬ（寄生インダクタンス）を低減することができる。
さらに、第一接続電極５３３に電気的に接続する第一外部導体５４１、及び、第二接続電極５３４に電気的に接続する第二外部導体５４２のバンプを、スルーホール５３５に充填した金属上に半田ボールを搭載することで形成する。なお、これら外部電極５４１、５４２をプリントによる平面電極として形成してもよい。
なお、図３２に変形例として示すように、下層の支持基板を剥離し、かつ、最下層の第二保護膜層にも外部電極５４１、５４２を形成してもよい。このような両面多端子電極構造の積層薄膜キャパシタは、埋込み回路基板に有効に使うことができる。
第二実施形態の積層薄膜キャパシタ５００によれば、積層化による高容量化に際して、従来技術では困難であった以下の効果が得られる。
（１）複数の薄膜キャパシタ５１０の積層体を貫き、これらを電気的に接続する第一及び第二接続電極５３３、５３４を、積層体の積層方向に沿って略平行に形成した。これにより、低ＥＳＬ化を目的とした多端子電極構造を実現することができる。
（２）低ＥＳＬ化を目的とした多端子構造を構築した場合でも、取得容量の近い薄膜キャパシタ５１０同士を積層化でき、効率良く高容量化を実現できる。
（３）各薄膜キャパシタ５１０の容量値をほぼ等しく（±５％以内）することで、自己共振周波数が多段にならずシャープな波形となるので、安定した特性を得ることができる。
（４）外部導体５４１、５４２に接続する中間電極５２３、５２４、及び中間電極５２３、５２４に接続する内部電極５２１、５２２の領域は、それぞれ薄膜の側面ではなく、積層方向に垂直な面で形成されるため接触抵抗が大きくならない。それ故に、ＥＳＲの低減が可能となる。
（５）中間電極５２３、５２４等の採用により、接続に起因したＭＩＭ構造体への内部応力を低減でき、信頼性の高い長寿命の積層薄膜キャパシタ５００を得ることができる。
（１）複数の薄膜キャパシタ５１０の積層体を貫き、これらを電気的に接続する第一及び第二接続電極５３３、５３４を、積層体の積層方向に沿って略平行に形成した。これにより、低ＥＳＬ化を目的とした多端子電極構造を実現することができる。
（２）低ＥＳＬ化を目的とした多端子構造を構築した場合でも、取得容量の近い薄膜キャパシタ５１０同士を積層化でき、効率良く高容量化を実現できる。
（３）各薄膜キャパシタ５１０の容量値をほぼ等しく（±５％以内）することで、自己共振周波数が多段にならずシャープな波形となるので、安定した特性を得ることができる。
（４）外部導体５４１、５４２に接続する中間電極５２３、５２４、及び中間電極５２３、５２４に接続する内部電極５２１、５２２の領域は、それぞれ薄膜の側面ではなく、積層方向に垂直な面で形成されるため接触抵抗が大きくならない。それ故に、ＥＳＲの低減が可能となる。
（５）中間電極５２３、５２４等の採用により、接続に起因したＭＩＭ構造体への内部応力を低減でき、信頼性の高い長寿命の積層薄膜キャパシタ５００を得ることができる。
１００…サファイア、石英、Ｓｉ等の支持基板
１０１…剥離層（金属、金属酸化物）
１０２…第二保護膜
１０３…第一内部電極
１０４…誘電体
１０５…第二内部電極
１０６…第一保護膜
１０７、１０７ａ、１０７ｂ…中間電極
１０８…接合用樹脂
１０９、１０９ａ、１０９ｂ…外部電極
１１０…ＵＶ剥離（発泡剥離）テープ
１１１ａ、１１１ｂ…外部電極
１２０…マスク
１２１…接合積層キャパシタ
２０１…積層薄膜キャパシタ
２０２…多層プリント基板
２０２ａ…多層プリント基板の基板表面
２１４ａ、２１４ｂ…外部電極
２２１ａ、２２１ｂ…ランド
５００…積層薄膜キャパシタ
５１０…薄膜キャパシタ
５１１…支持基板
５１２…剥離層
５２０…誘電体層
５２１…第一内部電極層
５２２…第二内部電極層
５２３…第一中間電極
５２４…第二中間電極
５３１…第一保護膜層
５３２…第二保護膜層
５３３…第一接続電極
５３４…第二接続電極
５３５…スルーホール
５３６…円環状の溝
５４１…第一外部導体
５４２…第二外部導体
５５０…積層体
５６０…接合層
１０１…剥離層（金属、金属酸化物）
１０２…第二保護膜
１０３…第一内部電極
１０４…誘電体
１０５…第二内部電極
１０６…第一保護膜
１０７、１０７ａ、１０７ｂ…中間電極
１０８…接合用樹脂
１０９、１０９ａ、１０９ｂ…外部電極
１１０…ＵＶ剥離（発泡剥離）テープ
１１１ａ、１１１ｂ…外部電極
１２０…マスク
１２１…接合積層キャパシタ
２０１…積層薄膜キャパシタ
２０２…多層プリント基板
２０２ａ…多層プリント基板の基板表面
２１４ａ、２１４ｂ…外部電極
２２１ａ、２２１ｂ…ランド
５００…積層薄膜キャパシタ
５１０…薄膜キャパシタ
５１１…支持基板
５１２…剥離層
５２０…誘電体層
５２１…第一内部電極層
５２２…第二内部電極層
５２３…第一中間電極
５２４…第二中間電極
５３１…第一保護膜層
５３２…第二保護膜層
５３３…第一接続電極
５３４…第二接続電極
５３５…スルーホール
５３６…円環状の溝
５４１…第一外部導体
５４２…第二外部導体
５５０…積層体
５６０…接合層
Claims (15)
- 接合用樹脂を介して積層した複数の薄膜キャパシタと、
複数の前記薄膜キャパシタに電気的に接続する第一外部電極及び第二外部電極と、
を含む、積層薄膜キャパシタであって、
前記薄膜キャパシタの各々が、
誘電体と前記誘電体の一方の主面に配置された第一内部電極と前記誘電体の他方の主面に配置された第二内部電極とからなるＭＩＭ構造体を少なくとも１層と、
前記第一内部電極と前記第一外部電極とを電気的に接続するための第一中間電極と、
前記第二内部電極と前記第二外部電極とを電気的に接続するための第二中間電極と、
を含む、
積層薄膜キャパシタ。 - 接合用樹脂を介して積層した複数の薄膜キャパシタと、
複数の前記薄膜キャパシタに電気的に接続する第一外部導体及び第二外部導体と、
を含む、積層薄膜キャパシタであって、
前記薄膜キャパシタの各々が、
誘電体と前記誘電体の一方の主面に配置された第一内部電極と前記誘電体の他方の主面に配置された第二内部電極とからなるＭＩＭ構造体を少なくとも１層と、
前記第一内部電極と前記第一外部導体とを電気的に接続するための第一中間電極と、
前記第二内部電極と前記第二外部導体とを電気的に接続するための第二中間電極と
を含むことを特徴とする、積層薄膜キャパシタ。 - 複数の前記薄膜キャパシタが、積層体を貫通する第一接続電極及び第二接続電極を介して電気的に接続され、
前記各薄膜キャパシタの前記第一中間電極が前記第一接続電極に電気的に接続し、
前記各薄膜キャパシタの前記第二中間電極が前記第二接続電極に電気的に接続し、
前記第一外部導体が積層体の最外層部で前記第一接続電極に電気的に接続し、
前記第二外部導体が積層体の最外層部で前記第二接続電極に電気的に接続している、
請求項２に記載の積層薄膜キャパシタ。 - 前記第一接続電極及び第二接続電極が、積層体の積層方向に沿って略平行に形成されている、請求項３に記載の積層薄膜キャパシタ。
- 前記薄膜キャパシタの各々がさらに、ＭＩＭ構造体を覆うように配置された保護膜を含み、
前記第一中間電極が、前記第一内部電極から前記保護膜を貫通し、前記保護膜と前記接合用樹脂との界面に達し、前記界面に沿って前記薄膜キャパシタの一方の端面の方向に延びて、前記第一外部電極に電気的に接続し、
前記第二中間電極が、前記第二内部電極から前記保護膜を貫通し、前記保護膜と前記接合用樹脂との界面に達し、前記界面に沿って前記薄膜キャパシタの他方の端面の方向に延びて、前記第二外部電極に電気的に接続する、
請求項１に記載の積層薄膜キャパシタ。 - 前記薄膜キャパシタの各々がさらに、ＭＩＭ構造体を覆うように配置された保護膜を含み、
前記第一中間電極が、前記第一内部電極から前記保護膜を貫通し、前記保護膜と前記接合用樹脂との界面に達し、前記界面に沿って前記薄膜キャパシタの一方の端面の方向に延びて、前記第一接続電極に電気的に接続し、
前記第二中間電極が、前記第二内部電極から前記保護膜を貫通し、前記保護膜と前記接合用樹脂との界面に達し、前記界面に沿って前記薄膜キャパシタの他方の端面の方向に延びて、前記第二接続電極に電気的に接続する、
請求項３に記載の積層薄膜キャパシタ。 - 前記第一中間電極及び前記第二中間電極が、同一の接合用樹脂との界面に達する請求項５又は６に記載の積層薄膜キャパシタ。
- 前記第一中間電極が、前記保護膜の一方の端面より露出し、
前記第二中間電極が、前記保護膜の他方の端面より露出している、
請求項５に記載の積層薄膜キャパシタ。 - 前記接合用樹脂が、前記保護膜の表面の少なくとも一部を、前記第一外部電極及び前記第二外部電極で覆われた部分を除いた形状にて覆っている、請求項５に記載の積層薄膜キャパシタ。
- 前記薄膜キャパシタが、積層方向に内部構造の差異による方向を持つ構造であり、その方向が正方向に向いたものと逆方向に向いたものとが同数となるように偶数個積層されている、請求項１〜８の何れか１項に記載の積層薄膜キャパシタ。
- 前記薄膜キャパシタが、積層方向に内部構造の差異による方向を持つ構造であり、１個を除き残りの偶数個の前記薄膜キャパシタが、その方向が正方向に向いたものと逆方向に向いたものとが同数となるように積層されている、請求項１〜８の何れか１項に記載の積層薄膜キャパシタ。
- 少なくとも一方の主表面に支持基板を有する、請求項１〜１０の何れか１項に記載の積層薄膜キャパシタ。
- いずれの主表面にも支持基板を有さない、請求項１〜１０の何れか１項に記載の積層薄膜キャパシタ。
- 実装面と、前記実装面に設けられた第一及び第二の配線と、前記実装面に実装された請求項１〜１２の何れか１項に記載された積層薄膜キャパシタとを具備し、前記積層薄膜キャパシタの前記第一及び第二の外部導体が、前記第一及び第二の配線にそれぞれ電気的に接続されている回路。
- 請求項１〜１２の何れか１項に記載の積層薄膜キャパシタが実装されているプリント基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015224168 | 2015-11-16 | ||
| JP2015224168 | 2015-11-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017098527A true JP2017098527A (ja) | 2017-06-01 |
| JP6441269B2 JP6441269B2 (ja) | 2018-12-19 |
Family
ID=58690873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016158690A Active JP6441269B2 (ja) | 2015-11-16 | 2016-08-12 | 積層薄膜キャパシタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20170142838A1 (ja) |
| JP (1) | JP6441269B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019124112A1 (ja) * | 2017-12-21 | 2019-06-27 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置およびその製造方法 |
| JP2019140312A (ja) * | 2018-02-14 | 2019-08-22 | Tdk株式会社 | 積層薄膜キャパシタおよびその製造方法 |
| JP2019140313A (ja) * | 2018-02-14 | 2019-08-22 | Tdk株式会社 | 積層薄膜キャパシタおよびその製造方法 |
| JP2021125619A (ja) * | 2020-02-07 | 2021-08-30 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| WO2022210086A1 (ja) * | 2021-03-29 | 2022-10-06 | 株式会社村田製作所 | 誘電体フィルタおよび誘電体共振器 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10229789B2 (en) * | 2016-10-28 | 2019-03-12 | Samsung Electro-Mechanics Co., Ltd. | Multilayer thin-film capacitor |
| US10251272B2 (en) | 2017-06-30 | 2019-04-02 | Intel Corporation | Microelectronic devices designed with ultra-high-k dielectric capacitors integrated with package substrates |
| KR102254876B1 (ko) * | 2019-06-03 | 2021-05-24 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120073A (ja) * | 1992-10-01 | 1994-04-28 | Nec Corp | チップ型積層セラミックコンデンサ |
| JPH0897078A (ja) * | 1994-09-26 | 1996-04-12 | Murata Mfg Co Ltd | 積層コンデンサおよびその製造方法 |
| JP2000252154A (ja) * | 1999-02-24 | 2000-09-14 | Hitachi Aic Inc | 複合型積層セラミックコンデンサ |
| JP2001297944A (ja) * | 2000-04-14 | 2001-10-26 | Matsushita Electric Ind Co Ltd | 薄膜積層体とコンデンサ及びこれらの製造方法と製造装置 |
| JP2006041474A (ja) * | 2004-07-23 | 2006-02-09 | Samsung Electro Mech Co Ltd | 薄膜型多層セラミックキャパシター及びその製造方法 |
| JP2011077343A (ja) * | 2009-09-30 | 2011-04-14 | Tdk Corp | 薄膜コンデンサ |
-
2016
- 2016-08-12 JP JP2016158690A patent/JP6441269B2/ja active Active
- 2016-10-24 US US15/332,399 patent/US20170142838A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120073A (ja) * | 1992-10-01 | 1994-04-28 | Nec Corp | チップ型積層セラミックコンデンサ |
| JPH0897078A (ja) * | 1994-09-26 | 1996-04-12 | Murata Mfg Co Ltd | 積層コンデンサおよびその製造方法 |
| JP2000252154A (ja) * | 1999-02-24 | 2000-09-14 | Hitachi Aic Inc | 複合型積層セラミックコンデンサ |
| JP2001297944A (ja) * | 2000-04-14 | 2001-10-26 | Matsushita Electric Ind Co Ltd | 薄膜積層体とコンデンサ及びこれらの製造方法と製造装置 |
| JP2006041474A (ja) * | 2004-07-23 | 2006-02-09 | Samsung Electro Mech Co Ltd | 薄膜型多層セラミックキャパシター及びその製造方法 |
| JP2011077343A (ja) * | 2009-09-30 | 2011-04-14 | Tdk Corp | 薄膜コンデンサ |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019124112A1 (ja) * | 2017-12-21 | 2019-06-27 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置およびその製造方法 |
| US11296020B2 (en) | 2017-12-21 | 2022-04-05 | Sony Semiconductor Solutions Corporation | Semiconductor device and method for manufacturing the same |
| US11810851B2 (en) | 2017-12-21 | 2023-11-07 | Sony Semiconductor Solutions Corporation | Semiconductor device and method for manufacturing the same |
| JP2019140312A (ja) * | 2018-02-14 | 2019-08-22 | Tdk株式会社 | 積層薄膜キャパシタおよびその製造方法 |
| JP2019140313A (ja) * | 2018-02-14 | 2019-08-22 | Tdk株式会社 | 積層薄膜キャパシタおよびその製造方法 |
| JP6992570B2 (ja) | 2018-02-14 | 2022-01-13 | Tdk株式会社 | 積層薄膜キャパシタおよびその製造方法 |
| JP7024479B2 (ja) | 2018-02-14 | 2022-02-24 | Tdk株式会社 | 積層薄膜キャパシタおよびその製造方法 |
| JP2021125619A (ja) * | 2020-02-07 | 2021-08-30 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP7156320B2 (ja) | 2020-02-07 | 2022-10-19 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| WO2022210086A1 (ja) * | 2021-03-29 | 2022-10-06 | 株式会社村田製作所 | 誘電体フィルタおよび誘電体共振器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6441269B2 (ja) | 2018-12-19 |
| US20170142838A1 (en) | 2017-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6441269B2 (ja) | 積層薄膜キャパシタ | |
| US10014102B2 (en) | Inductor and manufacturing method thereof | |
| JP6224317B2 (ja) | チップインダクタ及びその製造方法 | |
| JP2006253631A (ja) | 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法 | |
| US20180040422A1 (en) | Thin-film ceramic capacitor | |
| JP2010157690A (ja) | 電子部品実装用基板及び電子部品実装用基板の製造方法 | |
| WO2019111966A1 (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
| CN108811319A (zh) | 电子部件及其制造方法 | |
| US20180226391A1 (en) | Thin film lc component and mounting structure of same | |
| JP2018133361A (ja) | 電子部品内蔵基板 | |
| JPS63266809A (ja) | 集積薄膜コンデンサ | |
| JP2009010114A (ja) | 誘電体薄膜キャパシタ | |
| WO2018034067A1 (ja) | キャパシタ付半導体装置 | |
| US20130271251A1 (en) | Substrate-Less Electronic Component | |
| US8766400B2 (en) | Electronic device containing passive components and fabrication method thereof | |
| US10278290B2 (en) | Electronic component embedded substrate | |
| JP2017139422A (ja) | 電子部品 | |
| JP5263528B2 (ja) | キャパシタ構造体及びその製造方法 | |
| JP2005123250A (ja) | インターポーザ及びその製造方法並びに電子装置 | |
| JP2018133363A (ja) | 電子部品内蔵基板及び基板実装構造体 | |
| TWI677071B (zh) | 電子零件搭載封裝體 | |
| US11800635B2 (en) | Integrated passive component | |
| JP2005203680A (ja) | インターポーザキャパシタの製造方法 | |
| JP2008300560A (ja) | 半導体装置及びその製造方法 | |
| JP2006196811A (ja) | コンデンサおよびそれを用いた複合部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180814 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181121 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6441269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |