CN100533614C - 叠层电容器 - Google Patents

Abstract

一种叠层电容器，包括：介电元件、多个内部电极和多个引出电极。该介电元件是由多个叠置的介电层形成的叠层元件，具有至少一个侧表面。各内部电极被安置在各介电层的表面面积内，并与介电层交替叠置。另外，各内部电极具有位于所述侧表面附近的第一边缘。沿与安装方向正交的方向在所述侧表面处，每个引出电极具有与另一引出电极重叠的重叠部分A。

Description

叠层电容器

技术领域

本发明涉及一种能够减低等效串联电感(ESL)的叠层电容器。

背景技术

近年来，为减少电能消耗，电源对设在数字电子设备中的中央处理单元(CPU)提供低电压。另一方面，随着当今CPU工作频率的不断增大，必须给CPU提供较大的负载电流。

当电流流过CPU中的引线时，会因引线的电感引起电压降。如果负载电流突然变化，就会引起较大的电压降。如果电源给CPU提供较低的电压，就不能忽略这种电压降，因为电压的稍微改变就可能导致CPU的故障。因此，稳定电压的重要性就增大。

在CPU中，被称做退耦电容器的叠层电容器与电源相连，用以稳定电源。当负载电流发生快速瞬变时，通过电容器的快速充电和放电，从叠层电容器通加给CPU电流，从而抑制电源电压的变化。

然而，所述退耦电容器具有等效串联电感(ESL)。电压变化ΔV被表示为ΔV＝ESL×di/dt(这里的di/dt表示电流变化)。另一方面，随着当今CPU工作频率的继续提高，电流变化di/dt更大，而且发生得更快。因此，由于电流变化di/dt大，退耦电容器自身的ESL极大地影响着电压的变化。由于通过减小这个ESL可使电源中电压的变化受到抑制，所以提出能够减小ESL的各种形式的叠层电容器。

一般地说，叠层电容器具有与内部电极呈交替叠置之片状介电层的介电元件结构，所述内部电极的表面面积小于所述介电层的表面面积。引出电极从内部电极引出到介电元件的外表面。当通过引出电极把电流提供给内部电极时，就会因流过内部电极的电流产生ESL。

譬如，日本专利申请公开No.2000-208361中揭示的一种普通叠层电容器，通过加大引出电极的宽度，同时减小其间的间隙，使电流流过的路径缩短。缩短电流路径减少了电流所产生的磁通量，从而减小ESL。

日本专利申请公开No.2001-185441中揭示的另一种叠层电容器，试图通过优化各引线电极的长度L与宽度W之比而减小ESL。日本专利申请公开No.2001-284171中揭示的又一种叠层电容器，通过设置具有相反极性的相邻引线电极，使各相邻引线电极因流过的电流所致产生的磁通量互相抵销而减小ESL。

发明内容

然而，随着近年来数字信号的传送更快，已经突显出各种数字器件可以工作的时钟频率超过1GHz。由于电容器的电感成分阻碍电容器的快速充电和放电，在如此高的时钟频率下工作的数字器件所用的耦合电容必须具有较小的电感成分，以支持快速变化和大电流。当在工作于1GHz或更高频率下的CPU的电源电路中采用退耦电容器时，最好使ESL为100pH或更小。

鉴于上述，本发明的目的在于提供一种叠层电容器，它能进一步减小ESL，以便给CPU等提供稳定的电压。

为了实现上述目的，本发明提供一种叠层电容器，它包括：介电元件、多个内部电极和多个引出电极。所述介电元件具有至少一个侧表面，并包括多个叠置的片状介电层，每个介电层限定一个预定的表面面积。所述多个内部电极与各介电层交替叠置。每个内部电极有一导体，它落在预定的表面积内，并具有位于一个侧表面附近的第一边缘。各介电层和内部电极限定叠层的方向。每个引出电极从各第一边缘延伸到一个侧表面，而互相不接触。沿与所述叠层方向正交方向上的相邻引出电极沿叠层方向在所述侧表面上彼此部分地重叠。

所述叠层电容器最好在所述引出电极重叠处的侧表面区域还包括多个绝缘层。

所述叠层电容器最好还包括多个外部电极，它们被设置在所述侧表面上，并沿叠层方向延伸，同时沿正交方向排布。每个外部电极与相应的引出电极连接。

最好从每个内部电极伸出至少两个引出电极。

附图说明

从以下结合附图详细描述优选实施例，将使本发明的上述以及其它目的、特点和优点变得愈为清晰，其中：

图1是表示本发明一种优选实施例叠层电容器的透视图；

图2是所述优选实施例叠层电容器的分解透视图；

图3是表示该优选实施例第一种改型的叠层电容器的透视图，其中叠层数目增多；

图4是表示该优选实施例第二种改型的叠层电容器的透视图，其中从单独一个内部电极引出多个引出电极。

具体实施方式

以下将参照图1和2描述本发明一种优选实施例的叠层电容器1。如图1和2所示，所述叠层电容器1包括介电元件2、第一至第八电极10-17，以及外部电极40-47。由叠置的片状介电层2A-2I构成所述介电元件2，这些介电层实质为矩形形状。介电元件2具有第一侧表面21和第二侧表面22，它与第一侧表面21相对(图2中只对介电层2A有所表示)。通过叠置用作介电层的陶瓷坯片2A-2I并烧结已叠置的结构而制成介电元件2。

由镍或镍合金、铜或铜合金等基本金属或者具有这些金属之一为主要成分的金属合金制成第一至第八电极10-17。将第一至第八电极10-17设置于每个介电层2B-2I的顶部上面，但不在介电层2A上。按照这种方式，使介电层2A-2I与电极10-17彼此交叠叠置。把所述第一至第八电极10-17中的每一个设置成使内部电极10A-17A与引出电极10B-17B一一对应。内部电极10A-17A当中每一个的形状实质上相似，并落在介电层2A-2I的表面面积内，使得沿叠层方向实质上互相重叠。内部电极10A-17A当中的每一个都被设置成使位于第一侧表面21附近的第一边缘10C-17C与位于第二侧表面22附近的第二边缘10D-17D一一对应。

引出电极10B-13B在沿叠层方向不重叠的位置处，从第一边缘10C-13C引至介电元件2的第一侧表面21。引出电极14B-17B在沿叠层方向不重叠的位置处，从第二边缘14D-17D引至介电元件2的第二侧表面22。这些沿叠层方向彼此邻近的引出电极还在沿与该叠层方向正交的方向(下称“正交方向”)上在第一侧表面21上也彼此邻近。每个引出电极具有重叠部分A，该重叠部分A是在沿所述叠层方向观察时重叠相邻引出电极的部分。

在所述第一侧表面21上设置有外部电极40-43，它们沿所述正交方向隔开一定的间隔，并与引出电极10B-13B一一对应地连接。在所述第二侧表面22上设置有外部电极44-47，它们沿所述正交方向隔开一定的间隔，并与引出电极14B-17B一一对应地连接。按这样的方式设置外部电极容易把叠层电容器1安装于基板上等。

沿所述正交方向在相邻的外部电极之间设置绝缘层50。当从第一侧表面21侧向观察时，各外部电极在重叠部分A处彼此被布置得极为邻近。因此，可以想到，在装配过程中非常容易形成比如焊桥等。然而，由于在外部电极之间设置了绝缘层50，所以，在装配叠层电容器1时，就可以防止叠层电容器1在重叠部分A处因焊桥等桥接相邻的外部电极，以及在相邻外部电极之间所引起的短路。

采用上述结构，叠层电容器1用外部电极40、42、44和46与电源相连，而以外部电极41、43、45和47接地。相应地，电流沿引出电极流动，使得在沿叠层方向相邻的任意两个引出电极之间的电流方向相反。因而，使相邻引出电极中的电流所产生的磁通量彼此有效地抵销，从而使叠层电容器1中的ESL减小。在这种情况下，减小引出电极之间沿叠层方向以及沿正交方向的间隔，以增强磁耦合，这也使被抵销的磁通量的量加大。另外，增大各引出电极沿所述正交方向的宽度，对于加大抵销磁通量的量而言，也是令人可取的。为了同样的理由，也应加宽外部电极的宽度。

本优选实施例叠层电容器1中的每个引出电极具有重叠部分A。由于除了未重叠部分外，在这种重叠部分A处磁通量的抵销，所以比起没有这种重叠部分的普通电容器来，叠层电容器1能够更多地减小ESL，从而控制加给CPU的电压波动。

图3示出第一种改型，其中对原有的叠层附加了另一组图2所示的介电层2B-2I。另外，图4示出第二种改型，其中上半部是叠层电容器的透视图，下半部是叠层电容器的分解透视图。在第二种改型中，从单独一个内部电极引出多个引出电极。在这种情况下，从同一内部电极引出的引出电极将具有相同的极性。

虽然已经参照特定的实施例详细描述了本发明，但对于那些熟悉本领域的人而言应能理解，可以作出多种改型和变换，而不致脱离本发明的精髓，由所附各权利要求限定它的范围。另外，设置外部电极40-47以及各绝缘层50并非绝对必要的。在这样的情况下，引出电极直接连到基板上等。

Claims (4)

1.一种叠层电容器，它包括：

具有至少一个侧表面的介电元件包含多个叠置的片状介电层，每个介电层限定一个预定的表面面积；

与各介电层交替叠置的多个内部电极，每个内部电极包含一落在预定的表面面积内的导体，并具有位于一个侧表面附近的第一边缘，所述各介电层和内部电极限定叠层的方向；

多个引出电极，每个引出电极都从各第一边缘延伸到一个侧表面，而互相不接触；

其中，沿与所述叠层方向正交的方向上的相邻引出电极沿叠层方向在所述侧表面上彼此部分地重叠。

2.如权利要求1所述的叠层电容器，其中，还包括在所述引出电极重叠的侧表面区域处的多个绝缘层。

3.如权利要求1所述的叠层电容器，其中，还包括多个外部电极，它们被设置在所述侧表面上，并沿叠层方向延伸，同时沿与所述叠层方向正交的方向排布；每个外部电极与相应的引出电极连接。

4.如权利要求1所述的叠层电容器，其中，从每个内部电极伸出至少两个引出电极。

Images