JP4760165B2 - 積層インダクタ - Google Patents

Description

本発明は、配線パターンを形成した複数のグリーンシートと無地の複数のグリーンシートとを積層した構成をなし、その底面に端子電極を設けている積層インダクタに関し、特に、グリーンシートにおける配線パターンの構成に関する。

近年通信機器の高性能化に伴って、白色ダイオード、フラッシュメモリ、画像処理用のＩＣ等、さまざまな機能を有する多種の電子部品が携帯電話機に搭載されている。これらの電子部品は夫々が異なった電圧で駆動されるため、リチウム電池の電圧を種々の電圧に昇圧または降圧する電源回路が携帯電話機に搭載されている。電源回路は、制御ＩＣ、ダイオード、コンデンサ、インダクタ、抵抗などの素子で構成されているが、回路スペースの狭小化が要求されており、特にこれらの素子の中で比較的サイズが大きいインダクタの小型化、低背化が望まれている。

このような電源回路のインダクタには、従来から巻線インダクタが用いられていたが、フェライトコアの加工性、強度の観点からその形状の小型化、低背化が難しく、製造面でコスト増の要因となっている。これに対して、積層インダクタは、巻線インダクタに比べて、モノリシック構造であるので強度が大きく、また大量生産に向いているために低コストでの製造が可能であるという利点がある。

従来の積層インダクタでは、長手方向の両端部に銀ペーストをディップ付けで形成して端子電極を構成しているので、実装するプリント基板に対してその上面側にも端子電極が形成されていた。ところで、回路基板間のスペースを有効に使用するために、プリント基板の両面に部品を実装したものがある。また、回路の誤動作を防ぐために金属製のシールドケースを設置したものもある。このような場合には、積層インダクタの上面側の端子電極が、他の部品の電極またはシールドケースに接続することによって電流がリークするという問題があった。

そこで、底面側にのみ端子電極を設けるようにした積層インダクタが開発されている。図６はこのような構成の積層インダクタを示しており、図６（ａ）はその模式的断面図、図６（ｂ）はその積層インダクタに使用するグリーンシートの平面図である。

コイルとなる配線パターン５１を形成した複数のグリーンシート５２と無地の複数のグリーンシートとを積層して、積層インダクタ５０は構成されており、その底面に端子電極５３，５４が設けられている。一方の端子電極５３は、最下層の配線パターン５１とスルーホール５５を介して接続されている。他方の端子電極５４は、最上層の配線パターン５１とスルーホール５６を介して接続されている。

また、このような底面側に端子電極を有する構成にあって、コイルを底面の端子電極に接続するためのスルーホールを最小限にして、クラックまたは断線の発生を抑止するようにした積層インダクタが、特許文献１に提案されている。図７はこのような構成の積層インダクタを示しており、図７（ａ）はその模式的断面図、図７（ｂ）はその積層インダクタに使用するグリーンシートの平面図である。

２つのコイルとなる配線パターン６１ａ，６１ｂを形成した複数のグリーンシート６２と無地の複数のグリーンシートとを積層して、積層インダクタ６０は構成されており、その底面に端子電極６３，６４が設けられている。配線パターン６１ａ，６１ｂはグリーンシート６２において同心状に配置されており、積層インダクタ６０内で同心コイルを構成している。２つの配線パターン６１ａ，６１ｂは最上層の接続部６７において接続されている。最下層の配線パターン６１ａ，６１ｂは、それぞれスルーホール６５，６６を介して、端子電極６３，６４に接続されている。このようにして、２つのコイルが直列接続された構成をなしている。

特許文献２，３，４には、配線パターンの構成により、コイル両端の端子電極の取り出し位置を、同一のグリーンシート面に配置する方法が開示されている。また、特許文献５には、スパイラル形状のコイルパターンが互いの配線パターンを跨くことなく積層され、上部で接続されるコイルの構成により、同一のグリーンシート面に端子電極の取り出し位置を設置する方法が開示されている。
特開２００１−２８４１２７号公報 特許第３２０１７５６号公報 特許第３０４８５９２号公報 特許第３０４８５９３号公報 特許第３４４４２２６号公報

積層インダクタを実装したプリント基板を搭載する電子機器にあっては、負荷電流の増加に伴って積層インダクタに大きな電流が流れるため、導体損失が増加して電力の変換効率の低下が懸念されている。よって、積層インダクタには低抵抗化が求められている。

積層インダクタの低抵抗化を図るためには、配線パターンの幅を広くすることが考えられる。しかしながら、上記特許文献２〜５に開示された複数のコイルパターンを組み合わせた方法では、低抵抗化を実現すべく配線パターンの幅を広くした場合に、コイルの磁路断面積が非常に小さくなって、所望の磁気特性が得られないという問題がある。

本発明は斯かる事情に鑑みてなされたものであり、幅が広い配線パターンを形成する場合にあっても、十分な磁路断面積を確保できて、所望の磁気特性を得ることができる積層インダクタを提供することを目的とする。

本発明に係る積層インダクタは、配線パターンを形成した複数のグリーンシートと無地の複数のグリーンシートとを積層した構成をなし、その底面に端子電極が設けられている積層インダクタにおいて、前記配線パターンを形成した複数のグリーンシートには、合わせて略１ターンとなる独立した第１の配線パターンと第２の配線パターンとが形成され、前記第１及び第２の配線パターンの両端では突起部が配線パターンの幅以上に広がらないようにギャップを介して組み合っており、前記突起部にスルーホールを形成してあるグリーンシートが重ねられ、第１の配線パターンは、隣り合う層に形成された第２の配線パターンと接続し、第２の配線パターンは、隣り合う層に形成された第１の配線パターンと接続する中間層を含むことを特徴とする。

本発明に係る積層インダクタは、上記構成において、前記配線パターンを形成した複数のグリーンシートの中の最上層のグリーンシートには、１ターン周回する第３の配線パターンが形成され、前記第３の配線パターンの両端では、突起部が前記第３の配線パターンの幅以上に広がらないようにギャップを介して組み合っており、前記突起部にスルーホールを形成してあり、前記第３の配線パターンの一方端は、スルーホールを介して隣り合う層に形成された前記第１の配線パターンと接続し、他方端は前記第２の配線パターンと接続されていることを特徴とする。

本発明に係る積層インダクタは、上記構成において、前記第１の配線パターンと前記第２の配線パターンとは、１／２ターンずつ周回して点対称に形成されていることを特徴とする。

本発明では、配線パターンが形成されている中間層のグリーンシートには、合わせて略１ターンとなる独立した２つの配線パターン（例えば、点対称に配置された１／２ターンの２つの第１，第２の配線パターン）が形成されており、両配線パターンの両端は突起部となっており、対向する両突起部がギャップを介してカギ状に組み合わされている。対向する両突起部とギャップとの合計幅は、配線パターンの幅より大きくなっていない。また、この両配線パターンの一方の組の突起部には下層の配線パターンと接続するためのスルーホールが形成されている。最上層のグリーンシートには、１ターン周回する配線パターン（第３の配線パターン）が形成されており、その両端は突起部となっており、対向する両突起部がギャップを介してカギ状に組み合わされている。対向する両突起部とギャップとの合計幅は、配線パターンの幅より大きくなっていない。また、この両突起部には下層の配線パターンと接続するためのスルーホールが形成されている。最下層の配線パターンはスルーホールを介して底面の端子電極と接続されている。そして、このような最上層のグリーンシート、複数の中間層のグリーンシート、最下層の配線パターンを有するグリーンシート、及び、スルーホールのみが形成された複数の無地のグリーンシートを積層させて本発明の積層インダクタは構成される。

よって、配線パターンの形成領域以外の場所にスルーホール用のパターンを設けずに、磁路断面積を有効に利用して、インダクタンスの低下を抑制する。また、幅が広い配線パターンを形成しても、コイルの磁路断面積が極端に小さくなることはなく、所望の磁気特性が得られる。

本発明では、図６に示す従来例のように、配線パターン以外の領域にスルーホール用のパターンを形成する必要がないので、磁路断面積を有効に利用できて、インダクタンスの低下を抑制することができる。また、配線パターンの幅を広くしても、磁路断面積があまり損なわれないので、所望の磁気特性を得ることが可能である。よって、所望の磁気特性を劣化させることなく、積層インダクタの低抵抗化を実現することができる。

以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。
図１は本発明の積層インダクタを示しており、図１（ａ）はその模式的断面図、図１（ｂ）はその積層インダクタに使用するグリーンシートの平面図である。

コイルとなる配線パターン１を形成した複数のグリーンシート２と無地の複数のグリーンシートとを積層して、積層インダクタ１０は構成されており、その底面に端子電極３，４が形成されている。最下層の配線パターン１は、スルーホール５，６を介して、端子電極３，４に接続されている。

図２（ａ）〜（ｈ）は、本発明の積層インダクタ１０で積層される複数のグリーンシートの一例を示す平面図である。図２（ａ）がコイルを形成する最上層のグリーンシート２を示し、図２（ｈ）は端子電極３，４が設けられている最下層のグリーンシート２１を示しており、アルファベット順に下層側のグリーンシート２５を表している。

コイルを形成する最上層のグリーンシート２１、言い換えると最上層の配線パターン１が形成されたグリーンシート２１では、図２（ａ）に示すように、略１ターン周回する配線パターン１が形成されており、その両端は矩形状の突起部１１となっていて、対向する両突起部１１，１１がギャップ１２を介してカギ状に組み合わされている。また、この両突起部１１，１１には下層の配線パターンと接続するためのスルーホール１３，１３が形成されている。

両突起部１１，１１は、配線パターン１の幅以上に広がらないように組み合わさっている。つまり、対向する両突起部１１，１１とギャップ１２との合計幅は、配線パターン１の幅より大きくなっていない。図３は、突起部１１の近傍の拡大図である。両突起部１１，１１の幅を何れもｗ、ギャップ１２の幅をｄ、配線パターン１の幅をＷとした場合に、ｗ＋ｄ＋ｗ≦Ｗの条件を満たしている。

コイルを形成する上側から２層目（図２（ｂ））、３層目（図２（ｃ））、４層目（図２（ｄ））、５層目（図２（ｅ））の各グリーンシート２２は同様な構成をなしている。このような中間層をなすグリーンシート２２には、１／２ターンずつ周回する独立した２つの配線パターン１ａ，１ｂが点対称に形成されており、両配線パターン１ａ，１ｂの両端は矩形状の突起部１１となっていて、対向する両突起部１１，１１がギャップ１２を介してカギ状に組み合わされている。両突起部１１，１１は、配線パターン１ａ，１ｂの幅以上に広がらないように組み合わさっており、即ち、対向する両突起部１１，１１とギャップ１２との合計幅（ｗ＋ｄ＋ｗ）は、配線パターン１ａ，１ｂの幅（Ｗ）より大きくなっていない（図３参照）。また、対向する一方の組の突起部１１，１１には下層の配線パターンと接続するためのスルーホール１３，１３が形成されている。

図２（ｆ）は、コイルを形成する最下層のグリーンシート２３を表しており、このグリーンシート２３には、１／２ターン周回する１つの配線パターン１ｃが形成されている。配線パターン１ｃの両端は矩形状の突起部１１となっており、一方の突起部１１には、一方の端子電極３と接続するための前記スルーホール５が形成されている。また、５層目の配線パターン１ｂと他方の端子電極４とを導通させるための前記スルーホール６が、グリーンシート２３の配線パターン１ｃの領域外に形成されている。

図２（ｇ）は、配線パターンが形成されていない無地のグリーンシート２４を表しており、このグリーンシート２４には、最下層の配線パターン１ｃ及び端子電極３を導通させるための前記スルーホール５と、５層目の配線パターン１ｂ及び端子電極４を導通させるための前記スルーホール６とが形成されている。

次に、本発明の積層インダクタ１０のコイルの構成について説明する。図２（ａ）〜（ｈ）に示した複数のグリーンシートが積層される。スルーホール５を介して端子電極３に接続された最下層の配線パターン１ｃは、スルーホール１３を介して、５層目、４層目、３層目、２層目の各配線パターン１ａと順次接続し（図２（ｂ）〜（ｆ）点線）、更に、最上層の配線パターン１により１ターン周回し（図２（ａ）実線）、その後、スルーホール１３を介して、２層目、３層目、４層目、５層目の各配線パターン１ｂと順次接続し（図２（ｂ）〜（ｅ）実線）、スルーホール６を介して端子電極４に接続されて、コイルが構成される。

このような構成によれば、図６に示す従来例とは異なり、コイルパターン以外の領域にスルーホール用のパターンを形成する必要がないので、磁路断面積を有効に活用することができる。また、配線パターンを広くしても、図７に示す従来例とは異なり、磁路断面積の減少が少なくて済む。このようなことから、低抵抗化を図るために幅が広い配線パターンを使用する積層インダクタに対して、本発明の適用が特に有効となる。

ところで、本発明と同様に１つのグリーンシート２２に独立した１／２ターンの２つの配線パターン１ａ，１ｂを形成する構成であって、磁路断面積を損なわずに各配線パターンを接続する方法として、図４（ａ）〜（ｈ）に示すように、スルーホール１３の位置を順次ずらしていく接続方法が考えられる。しかしながら、上りの配線パターンの接続（点線）は可能であるが、下りの配線パターンの接続（実線）が上手く実現できない。これに対して、本発明の接続方法では、各スルーホール１３の位置を同じにして、コイルを確実に構成できている。

また、接続部としての突起部１１の形成位置として、図５に示すような例が考えられる。図５に示す例にあっては、一方の突起部１１が，配線パターン１ａ，１ｂの内側に形成されている。この例では、本発明に比べて磁路断面積が減少する。また、積層プレス時に局所的な変形を受けて、焼結時にクラックが発生するという問題がある。これに対して、本発明では、両突起部１１及びギャップ１２の合計幅を配線パターン１ａ，１ｂの幅以下となるようにしているので、大きな磁路断面積が得られるとともに、図５の例のような問題は生じない。

次に、本発明の積層インダクタ１０の製造方法について説明する。まず、フェライト材料のスラリー化を行う。このフェライト材料をシート状に成型した後、所定サイズに裁断する。得られたグリーンシートにＮＣパンチ加工を施し、スルーホールを形成する。

次いで、スクリーン印刷により例えば銀ペーストからなる所望の導電パターンをグリーンシートに形成する。この際、コイルとなる配線パターンに加えて、端子電極となる電極パターンもスクリーン印刷によって形成する。

配線パターンを形成した複数のグリーンシートと、配線パターンを形成していない無地の複数のグリーンシートと、電極パターンを形成した最下層のグリーンシートとを順次積層プレス加工して積層体を得る。得られた積層体を素子毎に分割した後、９００〜９６０℃の温度で焼結する。この時点で、既に端子電極が形成されており、フェライト及び内部導体に加えてこれらの端子電極にも焼結処理が施される。端子電極にＮｉを下地にしたＡｕまたはＳｎでメッキ処理を施す。作製された積層インダクタ１０には、電気特性検査、外観寸法検査などの検査が行われる。

なお、上述した実施の形態では、中間層のグリーンシート２２に、１／２ターンずつの独立した２個の配線パターン１ａ，１ｂを形成するようにしたが、例えば、一方の配線パターンが３／４ターンで他方の配線パターンが１／４ターンである例、一方の配線パターンが２／３ターンで他方の配線パターンが１／３ターンである例など、独立した２個の配線パターンの合わせたターン数が１ターンとなる全ての場合に、本発明を適用することが可能である。

また、上述した実施の形態では、突起部１１の形状を矩形状としたが．２つの突起部１１，１１が配線パターン１（１ａ，１ｂ）の幅以上に広がらないようにギャップ１２を介してカギ状に組み合う構成であれば、突起部１１は円状、三角形状などの他の形状であっても良い。

また、例えば、上述した実施の形態で述べた、配線パターンが形成されているグリーンシートの積層枚数は一例であり、本発明が上述した実施の形態に限定されるものでないことは勿論である。

本発明の積層インダクタを示す図である。 本発明の積層インダクタで積層される複数のグリーンシートの一例を示す平面図である。 突起部の近傍の拡大図である。 積層される複数のグリーンシートの不良例を示す図である。 グリーンシートの不良例を示す図である。 従来の積層インダクタの一例を示す図である。 従来の積層インダクタの他の例を示す図である。

符号の説明

１０ 積層インダクタ
１，１ａ，１ｂ，１ｃ 配線パターン
２，２１，２２，２３，２４，２５ グリーンシート
３，４ 端子電極
５，６，１３ スルーホール
１１ 突起部
１２ ギャップ

Claims (3)

1. 配線パターンを形成した複数のグリーンシートと無地の複数のグリーンシートとを積層した構成をなし、その底面に端子電極が設けられている積層インダクタにおいて、
   前記配線パターンを形成した複数のグリーンシートには、合わせて略１ターンとなる独立した第１の配線パターンと第２の配線パターンとが形成され、前記第１及び第２の配線パターンの両端では突起部が配線パターンの幅以上に広がらないようにギャップを介して組み合っており、
   前記突起部にスルーホールを形成してあるグリーンシートが重ねられ、第１の配線パターンは、隣り合う層に形成された第２の配線パターンと接続し、第２の配線パターンは、隣り合う層に形成された第１の配線パターンと接続する中間層を含むことを特徴とする積層インダクタ。
2. 前記配線パターンを形成した複数のグリーンシートの中の最上層のグリーンシートには、１ターン周回する第３の配線パターンが形成され、前記第３の配線パターンの両端では、突起部が前記第３の配線パターンの幅以上に広がらないようにギャップを介して組み合っており、
   前記突起部にスルーホールを形成してあり、前記第３の配線パターンの一方端は、スルーホールを介して隣り合う層に形成された前記第１の配線パターンと接続し、他方端は前記第２の配線パターンと接続されていることを特徴とする請求項１記載の積層インダクタ。
3. 前記第１の配線パターンと前記第２の配線パターンとは、１／２ターンずつ周回して点対称に形成されていることを特徴とする請求項１または２記載の積層インダクタ。

Images