KR20160099880A - 적층 세라믹 전자부품 및 그 실장 기판 - Google Patents

적층 세라믹 전자부품 및 그 실장 기판 Download PDF

Info

Publication number
KR20160099880A
KR20160099880A KR1020150022130A KR20150022130A KR20160099880A KR 20160099880 A KR20160099880 A KR 20160099880A KR 1020150022130 A KR1020150022130 A KR 1020150022130A KR 20150022130 A KR20150022130 A KR 20150022130A KR 20160099880 A KR20160099880 A KR 20160099880A
Authority
KR
South Korea
Prior art keywords
ceramic body
electrode
dummy
electrodes
longitudinal direction
Prior art date
Application number
KR1020150022130A
Other languages
English (en)
Other versions
KR102149791B1 (ko
Inventor
이장현
김경준
김경훈
이승열
이순철
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150022130A priority Critical patent/KR102149791B1/ko
Priority to US14/989,124 priority patent/US10283267B2/en
Priority to JP2016026149A priority patent/JP6828956B2/ja
Publication of KR20160099880A publication Critical patent/KR20160099880A/ko
Application granted granted Critical
Publication of KR102149791B1 publication Critical patent/KR102149791B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/242—Terminals the capacitive element surrounding the terminal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명의 일 실시예에 따르면, 복수의 제1 및 제2 유전체층이 교대로 배치되는 용량 형성층을 포함하는 세라믹 바디 및 상기 세라믹 바디의 길이 방향의 양 측면에 배치되는 외부전극을 포함하며, 상기 용량 형성층은, 상기 복수의 제1 유전체층 상에 서로 이격되어 배치되며, 상기 세라믹 바디의 길이 방향의 양 측면을 통해 노출되어 상기 외부전극과 연결되는 제1 및 제2 내부전극, 상기 제1 및 제2 내부전극과 이격되어 배치된 제1 플로팅(floating) 전극 및 상기 복수의 제2 유전체층 상에 배치되며, 상기 제1 및 제2 내부전극의 일부와 중첩되는 제2 플로팅(floating) 전극을 포함하고, 상기 세라믹 바디는, 상기 세라믹 바디의 상면 및 하면 중 적어도 일면과 상기 용량 형성층 사이에 배치되며, 상기 세라믹 바디의 길이 방향의 양 측면으로 노출되는 제1 및 제2 더미 전극이 배치되고, 상기 제1 및 제2 더미 전극 사이에 제3 더미 전극이 배치된 복수의 제3 유전체층을 갖는 보호층을 더 포함하는 적층 세라믹 전자부품을 제공한다.

Description

적층 세라믹 전자부품 및 그 실장 기판{Multi-layered ceramic electronic part and board having the same}
본 발명은 적층 세라믹 전자부품 및 그 실장 기판에 관한 것이다.
전자제품의 소형화, 슬림화, 다기능화에 따라 칩 부품도 소형화가 요구되고 있으며, 전자부품의 실장도 고집적화되고 있다. 이러한 경향에 부응하여 실장되는 전자부품 사이의 공간이 최소화되고 있다.
전자부품 중 하나인 적층 세라믹 커패시터는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다.
이 중에서 고전압 및 저용량의 특성을 갖는 적층 세라믹 커패시터의 경우는 이러한 특성을 구현하기 위해 플로팅(floating) 전극을 이용한 내부전극 구조 설계가 많이 사용되고 있다.
그러나, 상기 고전압 및 저용량의 특성을 갖는 적층 세라믹 커패시터의 경우 내부전극의 적층수가 적어 휨강도를 확보하지 못하는 어려움이 있다.
일본 공개특허공보 특개 2013-093374호
본 발명에 따르면, 플로팅 전극을 갖는 용량 형성층과 더미 전극을 갖는 보호층을 포함하며, 특히 세라믹 바디의 길이 방향의 중심에도 더미 전극 및 플로팅 전극을 형성함으로써 고용량이면서도 휨 강도를 확보할 수 있는 적층 세라믹 전자부품을 제안한다.
본 발명의 일 실시형태에 따르면, 복수의 제1 및 제2 유전체층이 교대로 배치되는 용량 형성층을 포함하는 세라믹 바디 및 상기 세라믹 바디의 길이 방향의 양 측면에 배치되는 외부전극을 포함하며, 상기 용량 형성층은, 상기 복수의 제1 유전체층 상에 서로 이격되어 배치되며, 상기 세라믹 바디의 길이 방향의 양 측면을 통해 노출되어 상기 외부전극과 연결되는 제1 및 제2 내부전극, 상기 제1 및 제2 내부전극과 이격되어 배치된 제1 플로팅(floating) 전극 및 상기 복수의 제2 유전체층 상에 배치되며, 상기 제1 및 제2 내부전극의 일부와 중첩되는 제2 플로팅(floating) 전극을 포함하고, 상기 세라믹 바디는, 상기 세라믹 바디의 상면 및 하면 중 적어도 일면과 상기 용량 형성층 사이에 배치되며, 상기 세라믹 바디의 길이 방향의 양 측면으로 노출되는 제1 및 제2 더미 전극이 배치되고, 상기 제1 및 제2 더미 전극 사이에 제3 더미 전극이 배치된 복수의 제3 유전체층을 갖는 보호층을 더 포함하는 적층 세라믹 전자부품을 제공한다.
본 발명의 다른 실시형태에 따르면, 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판 및 상기 인쇄회로기판 위에 설치된 상기 적층 세라믹 전자부품을 포함하는 적층 세라믹 전자부품의 실장 기판을 제공한다.
본 발명의 일 실시예에 따르면, 플로팅 전극을 갖는 용량 형성층과 더미 전극을 갖는 보호층을 포함함으로써, 휨 강도가 향상된 적층 세라믹 전자부품을 구현할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 용량 형성층과 보호층에 더미 전극을 포함함으로써, 내부전극과 외부전극 간의 접합력을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 전자부품의 사시도이다.
도 2는 도 1에 도시한 적층 세라믹 전자부품에서 A-A' 라인의 단면도이다.
도 3은 도 1의 적층 세라믹 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
한편, 적층 세라믹 전자부품에는 일반적으로 적층 세라믹 커패시터, 인덕터, 압전체 소자, 바리스터 또는 서미스터 등이 있으나, 이하, 본 발명의 실시예에 관해서는 적층 세라믹 커패시터를 예로 들어 설명하기로 한다.
다만, 본 발명이 적층 세라믹 커패시터로 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 전자부품의 사시도이다.
도 2는 도 1에 도시한 적층 세라믹 전자부품에서 A-A' 라인의 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 적층 세라믹 전자부품은, 세라믹 바디(110) 및 외부전극(131, 132)을 포함할 수 있다.
세라믹 바디(110)는 복수의 유전체층(111a, 111b, 111c, 111)을 세라믹 바디(110)의 두께 방향으로 적층한 다음 소성한 것으로서, 인접하는 각각의 유전체층 간의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
이때, 세라믹 바디(110)는 육면체 형상을 가질 수 있다.
본 발명의 실시형태를 명확하게 설명하기 위해 세라믹 바디(110)의 방향을 정의하면, 도 1에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향, 두께 방향을 나타낸다. 또한, 상기 세라믹 바디(110)는 실장면으로 제공되는 하면, 이에 대향하는 상면, 길이 방향의 양 측면 및 폭 방향의 양 측면을 구비할 수 있다.
도 2를 참조하면, 상기 세라믹 바디(110)는 복수의 제1 및 제2 유전체층(111a, 111b)이 교대로 배치되어 형성되는 용량 형성층을 포함할 수 있다.
또한, 세라믹 바디(100)의 상면 및 하면 중 적어도 일면과 상기 용량 형성층 사이에 배치되며, 복수의 제3 유전체층(111c)을 포함하는 보호층을 포함할 수 있다.
이때, 보호층의 개수 및 보호층의 세라믹 바디(110)의 두께 방향의 길이는 도 2에 도시된 것으로 한정되지는 않는다.
이하, 상기 세라믹 바디(110)의 상면과 용량 형성층 사이에 배치되는 보호층을 제1 보호층(112)이라 하며, 상기 세라믹 바디(110)의 하면과 용량 형성층 사이에 배치되는 보호층을 제2 보호층(113)이라 한다.
상기 제1 내지 제3 유전체층(111a, 111b, 111c)은 유전 물질(dielectric material)로 형성된 층이며, 커패시터의 정전 용량을 향상시킬 수 있다.
또한, 제1 내지 제3 유전체층(111a, 111b, 111c)은 고유전률의 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 분말 등을 포함할 수 있으나, 충분한 정전 용량을 얻을 수 있는 한 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 내지 제3 유전체층(111a, 111b, 111c)에는 상기 세라믹 분말과 함께, 필요시 전이금속 산화물 또는 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등과 같은 다양한 종류의 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.
상기 용량 형성층은 복수의 제1 및 제2 유전체층(111a, 111b)이 교대로 배치되어 형성될 수 있다.
도 2를 참조하면, 복수의 제1 유전체층(111a) 상에는 제1 및 제2 내부전극(121, 122)이 각각 세라믹 바디(110)의 길이 방향의 양 측면을 통해 외부로 노출되도록 배치될 수 있다.
상기 제1 및 제2 내부전극(121, 122)은 서로 극성이 다른 전극이며, 하나의 제1 유전체층(111a) 상에 서로 이격되어 배치될 수 있다.
한편, 용량 형성층은 제1 및 제2 내부전극(121, 122) 사이에서 서로 이격되어 복수의 제1 유전체층(111a) 상에 배치되는 제1 플로팅(floating) 전극(123)을 더 포함할 수 있다.
상기 제1 플로팅(floating) 전극(123)은 세라믹 바디(110)의 길이-두께 방향의 단면에 있어서 중심부에 위치할 수 있다.
또한, 제1 플로팅(floating) 전극(123)은 제1 및 제2 내부전극(121, 122) 각각과 소정의 거리만큼 이격되어 배치될 수 있다.
다만, 도면에 도시된 것으로 제한되지는 않으며, 또한 제1 및 제2 내부전극(121, 122) 각각과 이격된 거리가 반드시 동일할 필요도 없다.
상기 제1 내부전극과 제2 내부전극 및 제1 플로팅(floating) 전극(121, 122, 123)은 도전성 금속으로 형성될 수 있으며, 예를 들어 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 또는 이들의 합금 등으로 이루어진 것을 사용할 수 있으나, 이에 한정되는 것은 아니다.
세라믹 바디(110)의 적층 방향 기준으로 상기 제1 내부전극과 제2 내부전극 및 제1 플로팅 전극(121, 122, 123)의 형태는 직사각형일 수 있으나, 이에 제한되는 것은 아니다. 또한, 제1 내부전극과 제2 내부전극 및 제1 플로팅 전극(121, 122, 123)의 폭은 도면에 도시된 것으로 제한되지는 않는다.
제1 플로팅 전극(123)은 세라믹 바디(110)의 길이 방향의 중심부에 배치되어 상기 제1 및 제2 내부전극(121, 122)과 소정의 거리 이격될 수 있다.
한편, 복수의 제2 유전체층(111b) 상에는 제1 및 제2 내부전극(110, 120)의 일부와 중첩되도록 제2 플로팅(floating) 전극(124)이 형성될 수 있다.
보다 상세하게는, 상기 제2 플로팅(floating) 전극(124)은 세라믹 바디(110)의 외부로 인출되지 않도록 세라믹 바디(110)의 내부에 형성될 수 있으며, 제2 플로팅(floating) 전극(124)의 폭은 제3 더미전극(143)과 서로 동일할 수 있다. 이에 대해서는 후술하기로 한다.
한편, 제2 플로팅(floating) 전극(124)은 제1 및 제2 내부전극(110, 120)에 작용하는 전압을 감소시킬 수 있다. 이를 통해 내전압 특성이 향상될 수 있으며, 절연 파괴에 이르지 않는 한도 내에서는 제1 및 제2 내부전극(121, 122)의 적층 수를 증가시킬 수 있다.
또한, 용량 형성층은 제2 플로팅(floating) 전극(124)과 제1 내부전극, 제2 내부전극 및 제1 플로팅(floating) 전극(121, 122, 123)이 중첩되는 부분에서도 용량이 구현될 수 있다.
이를 등가 회로 관점에서 본다면, 두 개의 커패시터가 직렬로 연결된 것으로 볼 수 있으며, 이를 통해 제1 및 제2 내부전극(121, 122)에 작용되는 전압을 반으로 감소시킬 수 있다.
상기 제1 및 제2 보호층(112, 113)은 복수의 제3 유전체층(111c)이 적층되어 형성될 수 있다.
이때, 상기 복수의 제3 유전체층(111c) 상에는 제1 및 제2 더미 전극(141, 142)이 배치될 수 있다.
또한, 상기 제1 및 제2 보호층(112, 113)은 제1 및 제2 더미 전극(141, 142) 사이에서 복수의 제3 유전체층(111c) 상에 배치되는 제3 더미 전극(143)을 더 포함할 수 있다.
제1 및 제2 보호층(112, 113)은 제1 내지 제3 더미 전극(141, 142, 143)이 배치되는 복수의 제3 유전체층(111c)이 세라믹 바디(110)의 두께 방향을 따라 적어도 2층 이상 적층되어 형성될 수 있다.
상기 제1 내지 제3 더미 전극(141, 142, 143)은 제1 및 제2 내부전극(121, 122)과 동 방향으로 형성될 수 있다.
또한, 상기 제1 내지 제3 더미 전극(141, 142, 143)은 세라믹 바디(110)의 길이 방향의 양 측면에 배치되는 외부전극(131, 132) 또는 용량 형성층의 영향으로 발생하는 기생 커패시턴스 이외에는 용량 형성에 기여하지 않는다.
특히, 상기 제3 더미 전극(143)은 제1 및 제2 더미 전극(141, 142)와 소정의 거리 이격되어 제3 유전체층(111c)에 배치될 수 있으며, 세라믹 바디(110)의 길이-두께 방향 단면에 있어서 중심부에 위치하도록 적층하여 형성될 수 있다.
상기 제3 더미 전극(143)이 세라믹 바디(110)의 길이 방향의 중심에 위치하도록 배치됨으로써 휨 강도를 증대시킬 수 있다.
또한, 이를 통해 내부전극의 적층 수가 적은 적층 세라믹 커패시터의 휨 강도 증가를 위해 배치된 더미 전극 적층에 따라 발생될 수 있는 단차 문제로 인해 유발되는 강도 저하 현상을 방지할 수 있다.
상기 제3 더미 전극(143)은 상기 제2 플로팅 전극(124)과 대응되는 위치에 배치될 수 있다.
상기 제3 더미 전극(143)과 상기 제2 플로팅 전극(124)이 세라믹 바디(110)의 길이 방향의 중심에 위치하도록 배치됨으로써 더미 전극 적층에 따라 발생될 수 있는 단차 문제로 인해 유발되는 강도 저하 현상을 방지할 수 있다.
한편, 용량 형성층에도 복수의 제4 및 제5 더미 전극(144, 145)이 배치될 수 있다.
용량 형성층은 복수의 제2 유전체층(111b) 상에 배치되는 제4 및 제5 더미 전극(144, 145)을 더 포함할 수 있다.
상기 제4 및 제5 더미 전극(144, 145)은 제2 플로팅 전극(124)이 형성된 복수의 제2 유전체층(111b) 상에서 세라믹 바디(110)의 길이 방향의 양 측면으로 각각 노출되어 외부전극(131, 132)과 전기적으로 연결될 수 있다.
상기 제4 및 제5 더미 전극(144, 145)은 각각 상기 제1 및 제2 내부전극(121, 122)과 중첩되도록 형성될 수 있으며, 또한, 제2 플로팅 전극(124)은 상기 제4 및 제5 더미 전극(144, 145)과 소정의 거리 이격되어, 상기 제4 및 제5 더미 전극(144, 145) 사이에 배치될 수 있다.
상기 세라믹 바디(110)의 적층 방향 기준으로 제2 플로팅 전극(124)과 제4 및 제5 더미 전극(144, 145)의 형태는 직사각형일 수 있으나, 이에 제한되는 것은 아니다.
또한, 제2 플로팅 전극(124)과 제4 및 제5 더미 전극(144, 145)의 폭은 도면에 도시된 것으로 제한되지는 않는다.
다만, 상기 제2 플로팅 전극(124)의 세라믹 바디(110)의 길이 방향의 길이는, 제1 및 제2 내부전극(121, 122) 각각과 중첩되는 부분을 가질 수 있도록 충분한 폭을 가질 수 있다.
이러한 제4 및 제5 더미 전극(144, 145)은 세라믹 바디(110)의 길이 방향의 양 측면에 배치되는 외부전극(131, 132)에서 발생하는 진동을 감소시키고 또한, 어쿠스틱 노이즈(acoustic noise)를 저감시킬 수 있다.
상기 외부전극(131, 132)은 세라믹 바디(110)의 길이 방향의 양 측면에 배치되는 제1 및 제2 외부전극(131, 132)을 포함할 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 각각 제1 및 제2 내부전극(121, 122)과 전기적으로 연결될 수 있다.
이러한 제1 및 제2 외부전극(131, 132)은 도전성 금속으로 형성되며, 예를 들어 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 또는 이들의 합금 등으로 이루어진 것을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
상기 제1 및 제2 외부전극(131, 132)은 세라믹 바디(110)의 길이 방향의 양 측면에서 세라믹 바디(110)의 상면, 하면 및 폭 방향의 양 측면 중 적어도 하나로 연장되어 형성될 수 있다.
즉, 상기 제1 및 제2 외부전극(131, 132)은 세라믹 바디(110)의 길이 방향의 양 측면에 배치된 부분(131a, 132a)와 세라믹 바디(110)의 상면, 하면 및 폭 방향의 양 측면 중 적어도 하나로 연장되어 배치된 부분(131b, 132b)으로 구분할 수 있다.
한편, 상기 제1 및 제2 외부전극(131, 132) 상에는 필요시 도금층(도면 미도시)이 형성될 수 있다.
도금층은 제1 및 제2 외부전극(131, 132) 상에 형성된 니켈(Ni) 도금층과, 상기 니켈 도금층 상에 형성된 주석(Sn) 도금층을 포함할 수 있다.
이러한 제1 및 제 2 도금층은, 본 발명에 따른 적층 세라믹 전자부품을 인쇄 회로 기판 등에 솔더로 실장할 때 상호 간의 접착 강도를 높이기 위한 것으로서, 도금 처리는 공지된 방법에 의해 행해질 수 있으며, 일 실시예로는 납-프리 도금을 실시할 수 있으나, 이에 한정되는 것은 아니다.
상기 제3 더미 전극(143) 간의 상기 세라믹 바디(110)의 두께 방향 간격은 상기 제1 플로팅 전극(123)과 제2 플로팅 전극(124) 간의 상기 세라믹 바디(110)의 두께 방향 간격보다 작게 배치될 수 있다.
보다 구체적으로, 상기 제3 더미 전극(143) 간의 상기 세라믹 바디(110)의 두께 방향 간격을 T1 이라 하고, 상기 제1 플로팅 전극(123)과 제2 플로팅 전극(124) 간의 상기 세라믹 바디(110)의 두께 방향 간격을 T2라 하면, 0.01×T2〈 T1〈 0.5×T2 를 만족할 수 있다.
상기 제3 더미 전극(143) 간의 상기 세라믹 바디(110)의 두께 방향 간격(T1)과 상기 제1 플로팅 전극(123)과 제2 플로팅 전극(124) 간의 상기 세라믹 바디(110)의 두께 방향 간격(T2)이 0.01×T2〈 T1〈 0.5×T2 를 만족하도록 조절함으로써, 내부전극의 적층수가 적은 적층 세라믹 커패시터의 휨 강도를 개선할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 바디(110)의 상면 및 하면 중 적어도 일면과 상기 용량 형성층 사이에 배치된 보호층의 두께(Tc)와 상기 제1 및 제2 더미 전극(141, 142)이 배치된 영역의 전체 두께(Td)는 0.1×Tc≤ Td〈 0.99×Tc 를 만족할 수 있다.
상기 세라믹 바디(110)의 상면 및 하면 중 적어도 일면과 상기 용량 형성층 사이에 배치된 보호층의 두께(Tc)와 상기 제1 및 제2 더미 전극(141, 142)이 배치된 영역의 전체 두께(Td)가 0.1×Tc≤ Td〈 0.99×Tc 를 만족하도록 조절함으로써, 내부전극의 적층수가 적은 적층 세라믹 커패시터의 휨 강도를 개선할 수 있으며, 내부전극과 외부전극 간의 접합력을 향상시킬 수 있다.
상기 제1 및 제2 더미 전극(141, 142)이 배치된 영역의 전체 두께(Td)가 0.1×Tc 미만일 경우에는 휨 강도 개선 및 내부 전극과 외부전극 간의 접합력 향상 효과가 없을 수 있다.
반면, 상기 제1 및 제2 더미 전극(141, 142)이 배치된 영역의 전체 두께(Td)가 0.99×Tc를 초과하는 경우에는 내습 불량 등에 의해 적층 세라믹 커패시터의 신뢰성이 저하될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제3 더미 전극(143)의 상기 세라믹 바디(110)의 길이 방향의 길이(Lp)는, 상기 세라믹 바디(110)의 상면 및 하면 중 적어도 일면에 연장되어 배치되는 상기 외부전극(131b, 132b) 사이의 간격(Lc')과 상기 세라믹 바디(110)의 길이 방향의 길이(Lc)와 1.1×Lc'≤ Lp〈 0.95×Lc 를 만족할 수 있다.
즉, 상기 제3 더미 전극(143)의 상기 세라믹 바디(110)의 길이 방향의 길이(Lp)는 상기 세라믹 바디(110)의 상면 및 하면 중 적어도 일면에 연장되어 배치되는 상기 외부전극(131b, 132b) 사이의 간격(Lc')보다는 길게 형성될 수 있다.
또한, 상기 제3 더미 전극(143)의 상기 세라믹 바디(110)의 길이 방향의 길이(Lp)는 상기 세라믹 바디(110)의 길이 방향의 길이(Lc)보다는 짧게 형성될 수 있다.
상기 제3 더미 전극(143)의 상기 세라믹 바디(110)의 길이 방향의 길이(Lp)와 상기 세라믹 바디(110)의 상면 및 하면 중 적어도 일면에 연장되어 배치되는 상기 외부전극(131b, 132b) 사이의 간격(Lc')과 상기 세라믹 바디(110)의 길이 방향의 길이(Lc)가 1.1×Lc'≤ Lp〈 0.95×Lc를 만족하도록 조절함으로써, 내부전극의 적층수가 적은 적층 세라믹 커패시터의 휨 강도를 개선할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제3 더미 전극(143)과 상기 세라믹 바디(110)의 길이 방향의 일 측면 사이의 간격(Lm)은, 상기 세라믹 바디(110)의 길이 방향의 일 측면에서 상면 및 하면 중 적어도 일면에 연장되어 배치된 상기 외부전극(131b, 132b)의 단부까지의 길이(Lb)와 Lm ≤ 0.95×Lb 를 만족할 수 있다.
즉, 상기 제3 더미 전극(143)은 상기 세라믹 바디(110)의 길이 방향의 중심에 배치되되, 양 단부는 상기 세라믹 바디(110)의 상면 및 하면 중 적어도 일면에 연장되어 배치된 상기 외부전극(131b, 132b)의 단부보다 상기 세라믹 바디(110)의 양 측면에 가깝도록 배치될 수 있다.
동시에, 상기 제3 더미 전극(143)의 양 단부는 상기 제1 및 제2 더미 전극(141, 142)과 소정의 거리 이격되어 배치될 수 있다.
상기 제3 더미 전극(143)과 상기 세라믹 바디(110)의 길이 방향의 일 측면 사이의 간격(Lm)과 상기 세라믹 바디(110)의 길이 방향의 일 측면에서 상면 및 하면 중 적어도 일면에 연장되어 배치된 상기 외부전극(131b, 132b)의 단부까지의 길이(Lb)가 Lm ≤ 0.95×Lb를 만족하도록 조절함으로써, 내부전극의 적층수가 적은 적층 세라믹 커패시터의 휨 강도를 개선할 수 있다.
한편, 상기 제1 및 제2 내부전극(121, 122) 중 적어도 하나의 상기 세라믹 바디(110)의 길이 방향 길이(Lp')는, 상기 세라믹 바디(110)의 길이 방향의 일 측면에서 상면 및 하면 중 적어도 일면에 연장되어 배치된 상기 외부전극(131b, 132b)의 단부까지의 길이(Lb)와 1.1×Lb ≤ Lp' 를 만족할 수 있다.
상기 제1 및 제2 내부전극(121, 122) 중 적어도 하나의 상기 세라믹 바디(110)의 길이 방향 길이(Lp')와 상기 세라믹 바디(110)의 길이 방향의 일 측면에서 상면 및 하면 중 적어도 일면에 연장되어 배치된 상기 외부전극(131b, 132b)의 단부까지의 길이(Lb)가 1.1×Lb ≤ Lp'를 만족하도록 조절함으로써, 내부전극의 적층수가 적은 적층 세라믹 커패시터의 휨 강도를 개선할 수 있다.
또한, 상기 제3 더미 전극(143)과 상기 세라믹 바디(110)의 길이 방향의 일 측면 사이의 간격(Lm)과 상기 제1 및 제2 더미 전극(141, 142) 중 적어도 하나의 상기 세라믹 바디(110)의 길이 방향 길이(Ld)의 차이(Lm-Ld)는, 상기 세라믹 바디(110)의 길이 방향의 길이(Lc)와 0.01×Lc〈 Lm-Ld 를 만족할 수 있다.
상기 제3 더미 전극(143)과 상기 세라믹 바디(110)의 길이 방향의 일 측면 사이의 간격(Lm)과 상기 제1 및 제2 더미 전극(141, 142) 중 적어도 하나의 상기 세라믹 바디(110)의 길이 방향 길이(Ld)의 차이(Lm-Ld) 및 상기 세라믹 바디(110)의 길이 방향의 길이(Lc)가 0.01×Lc〈 Lm-Ld 를 만족하도록 조절함으로써, 내부전극의 적층수가 적은 적층 세라믹 커패시터의 휨 강도를 개선할 수 있다.
적층 세라믹 전자부품의 실장 기판
도 3은 도 1의 적층 세라믹 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 3을 참조하면, 본 실시 형태에 따른 적층 세라믹 전자부품(100)의 실장 기판(200)은 적층 세라믹 전자부품(100)이 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(221, 222)을 포함한다.
이때, 적층 세라믹 전자부품(100)은 제1 및 제2 외부 전극(131, 132)이 각각 제1, 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.
상기의 설명을 제외하고 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 특징과 중복되는 설명은 여기서 생략하도록 한다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층 세라믹 전자부품 110: 세라믹 바디
111: 유전체층 112, 113: 제1 및 제2 보호층
121, 122: 제1 및 제2 내부전극
123, 124: 제1 및 제2 플로팅 전극
131, 132: 제1 및 제2 외부전극
141, 142, 143, 144, 145: 제1 내지 제5 더미 전극
200: 실장 기판 210: 인쇄회로기판
221, 222: 제1 및 제2 전극 패드
230: 솔더

Claims (13)

  1. 복수의 제1 및 제2 유전체층이 교대로 배치되는 용량 형성층을 포함하는 세라믹 바디; 및
    상기 세라믹 바디의 길이 방향의 양 측면에 배치되는 외부전극;을 포함하며,
    상기 용량 형성층은, 상기 복수의 제1 유전체층 상에 서로 이격되어 배치되며, 상기 세라믹 바디의 길이 방향의 양 측면을 통해 노출되어 상기 외부전극과 연결되는 제1 및 제2 내부전극, 상기 제1 및 제2 내부전극과 이격되어 배치된 제1 플로팅(floating) 전극 및 상기 복수의 제2 유전체층 상에 배치되며, 상기 제1 및 제2 내부전극의 일부와 중첩되는 제2 플로팅(floating) 전극을 포함하고,
    상기 세라믹 바디는, 상기 세라믹 바디의 상면 및 하면 중 적어도 일면과 상기 용량 형성층 사이에 배치되며, 상기 세라믹 바디의 길이 방향의 양 측면으로 노출되는 제1 및 제2 더미 전극이 배치되고, 상기 제1 및 제2 더미 전극 사이에 제3 더미 전극이 배치된 복수의 제3 유전체층을 갖는 보호층을 더 포함하는 적층 세라믹 전자부품.
  2. 제1항에 있어서, 상기 제3 더미 전극은,
    상기 세라믹 바디의 길이 방향의 중심에 위치하며, 상기 제1 및 제2 더미 전극과 이격되어 배치되는 적층 세라믹 전자부품.
  3. 제1항에 있어서, 상기 제3 더미 전극은,
    상기 제2 플로팅(floating) 전극과 대응되는 위치에 배치되는 적층 세라믹 전자부품.
  4. 제1항에 있어서, 상기 용량 형성층은,
    상기 세라믹 바디의 길이 방향의 양 측면으로 각각 노출되어 상기 복수의 제2 유전체층 상에 배치되는 제4 및 제5 더미 전극을 더 포함하고,
    상기 제2 플로팅 전극은 상기 세라믹 바디의 길이 방향의 중심에 위치하며, 상기 제4 및 제5 더미 전극과 이격되어 배치되는 적층 세라믹 전자부품.
  5. 제1항에 있어서,
    상기 제3 더미 전극 간의 상기 세라믹 바디의 두께 방향 간격은 상기 제1 플로팅 전극과 제2 플로팅 전극 간의 상기 세라믹 바디의 두께 방향 간격보다 작은 적층 세라믹 전자부품.
  6. 제1항에 있어서,
    상기 제3 더미 전극 간의 상기 세라믹 바디의 두께 방향 간격(T1)과 상기 제1 플로팅 전극과 제2 플로팅 전극 간의 상기 세라믹 바디의 두께 방향 간격(T2)은 0.01×T2〈 T1〈 0.5×T2 를 만족하는 적층 세라믹 전자부품.
  7. 제1항에 있어서,
    상기 세라믹 바디의 상면 및 하면 중 적어도 일면과 상기 용량 형성층 사이에 배치된 보호층의 두께(Tc)와 상기 제1 및 제2 더미 전극이 배치된 영역의 전체 두께(Td)는 0.1×Tc≤ Td〈 0.99×Tc 를 만족하는 적층 세라믹 전자부품.
  8. 제1항에 있어서, 상기 외부전극은,
    상기 세라믹 바디의 길이 방향의 양 측면에서 상기 세라믹 바디의 상면 및 하면 중 적어도 일면으로 연장되어 배치되는 적층 세라믹 전자부품.
  9. 제8항에 있어서,
    상기 제3 더미 전극의 상기 세라믹 바디의 길이 방향의 길이(Lp)는, 상기 세라믹 바디의 상면 및 하면 중 적어도 일면에 연장되어 배치되는 상기 외부전극 사이의 간격(Lc')과 상기 세라믹 바디의 길이 방향의 길이(Lc)와 1.1×Lc'≤ Lp〈 0.95×Lc 를 만족하는 적층 세라믹 전자부품.
  10. 제8항에 있어서,
    상기 제3 더미 전극과 상기 세라믹 바디의 길이 방향의 일 측면 사이의 간격(Lm)은, 상기 세라믹 바디의 길이 방향의 일 측면에서 상면 및 하면 중 적어도 일면에 연장되어 배치된 상기 외부전극의 단부까지의 길이(Lb)와 Lm ≤ 0.95×Lb 를 만족하는 적층 세라믹 전자부품.
  11. 제8항에 있어서,
    상기 제1 및 제2 내부전극 중 적어도 하나의 상기 세라믹 바디의 길이 방향 길이(Lp')는,
    상기 세라믹 바디의 길이 방향의 일 측면에서 상면 및 하면 중 적어도 일면에 연장되어 배치된 상기 외부전극의 단부까지의 길이(Lb)와 1.1×Lb ≤ Lp' 를 만족하는 적층 세라믹 전자부품.
  12. 제1항에 있어서,
    상기 제3 더미 전극과 상기 세라믹 바디의 길이 방향의 일 측면 사이의 간격(Lm)과 상기 제1 및 제2 더미 전극 중 적어도 하나의 상기 세라믹 바디의 길이 방향 길이(Ld)의 차이(Lm-Ld)는,
    상기 세라믹 바디의 길이 방향의 길이(Lc)와 0.01×Lc〈 Lm-Ld 를 만족하는 적층 세라믹 전자부품.
  13. 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
    상기 인쇄회로기판 위에 설치된 상기 제1항의 적층 세라믹 전자부품;을 포함하는 적층 세라믹 전자부품의 실장 기판.
KR1020150022130A 2015-02-13 2015-02-13 적층 세라믹 전자부품 및 그 실장 기판 KR102149791B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150022130A KR102149791B1 (ko) 2015-02-13 2015-02-13 적층 세라믹 전자부품 및 그 실장 기판
US14/989,124 US10283267B2 (en) 2015-02-13 2016-01-06 Multilayer ceramic electronic component and board having the same
JP2016026149A JP6828956B2 (ja) 2015-02-13 2016-02-15 積層セラミック電子部品及びその実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150022130A KR102149791B1 (ko) 2015-02-13 2015-02-13 적층 세라믹 전자부품 및 그 실장 기판

Publications (2)

Publication Number Publication Date
KR20160099880A true KR20160099880A (ko) 2016-08-23
KR102149791B1 KR102149791B1 (ko) 2020-08-31

Family

ID=56621303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150022130A KR102149791B1 (ko) 2015-02-13 2015-02-13 적층 세라믹 전자부품 및 그 실장 기판

Country Status (3)

Country Link
US (1) US10283267B2 (ko)
JP (1) JP6828956B2 (ko)
KR (1) KR102149791B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190121200A (ko) * 2018-10-10 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
KR20190127132A (ko) * 2018-05-03 2019-11-13 엘지이노텍 주식회사 압전 소자, 이 소자를 포함하는 압전 액츄에이터, 및 이 엑츄에이터를 포함하는 압전 모듈

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102494327B1 (ko) * 2018-08-02 2023-02-01 삼성전기주식회사 적층형 커패시터
KR20190121202A (ko) 2018-10-10 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
KR20190116137A (ko) * 2019-07-17 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20190116176A (ko) 2019-09-19 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
EP4139945A1 (en) * 2020-04-20 2023-03-01 Kemet Electronics Corporation Multi-terminal mlcc for improved heat dissipation
JP7235028B2 (ja) * 2020-11-26 2023-03-08 Tdk株式会社 積層チップバリスタ
KR20220081632A (ko) * 2020-12-09 2022-06-16 삼성전기주식회사 적층형 전자 부품
US11869718B2 (en) * 2020-12-15 2024-01-09 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same mounted thereon

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316086A (ja) * 1995-05-19 1996-11-29 Murata Mfg Co Ltd 積層セラミック電子部品
JP2013093374A (ja) 2011-10-24 2013-05-16 Murata Mfg Co Ltd 電子部品
JP2014165492A (ja) * 2013-02-26 2014-09-08 Samsung Electro-Mechanics Co Ltd 多層セラミック素子
KR20140118416A (ko) * 2013-03-29 2014-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012377A (ja) 1998-06-17 2000-01-14 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP4418969B2 (ja) * 2005-06-03 2010-02-24 株式会社村田製作所 積層セラミックコンデンサ
DE112008003104B4 (de) 2007-11-22 2014-09-25 Murata Mfg. Co., Ltd. Keramische Mehrschichtkomponente
JP2012156315A (ja) 2011-01-26 2012-08-16 Murata Mfg Co Ltd 積層セラミック電子部品
JP2013051392A (ja) * 2011-08-02 2013-03-14 Murata Mfg Co Ltd 積層セラミック電子部品
KR101565645B1 (ko) * 2013-07-11 2015-11-03 삼성전기주식회사 적층 커패시터 소자
KR101525666B1 (ko) 2013-07-11 2015-06-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102076147B1 (ko) 2013-12-16 2020-02-11 삼성전기주식회사 적층 세라믹 커패시터
KR20150072804A (ko) 2013-12-20 2015-06-30 삼성전기주식회사 적층 세라믹 커패시터
US9330849B2 (en) * 2014-02-21 2016-05-03 Apple Inc. Non-uniform dielectric layer capacitor for vibration and acoustics improvement
KR102149790B1 (ko) * 2015-02-13 2020-08-31 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316086A (ja) * 1995-05-19 1996-11-29 Murata Mfg Co Ltd 積層セラミック電子部品
JP2013093374A (ja) 2011-10-24 2013-05-16 Murata Mfg Co Ltd 電子部品
JP2014165492A (ja) * 2013-02-26 2014-09-08 Samsung Electro-Mechanics Co Ltd 多層セラミック素子
KR20140118416A (ko) * 2013-03-29 2014-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190127132A (ko) * 2018-05-03 2019-11-13 엘지이노텍 주식회사 압전 소자, 이 소자를 포함하는 압전 액츄에이터, 및 이 엑츄에이터를 포함하는 압전 모듈
KR20190121200A (ko) * 2018-10-10 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품

Also Published As

Publication number Publication date
US20160240311A1 (en) 2016-08-18
KR102149791B1 (ko) 2020-08-31
US10283267B2 (en) 2019-05-07
JP6828956B2 (ja) 2021-02-10
JP2016149555A (ja) 2016-08-18

Similar Documents

Publication Publication Date Title
KR102163046B1 (ko) 칩 부품
JP6828956B2 (ja) 積層セラミック電子部品及びその実装基板
JP6828955B2 (ja) 積層セラミック電子部品及びその実装基板
US9685271B2 (en) Multilayer ceramic electronic component and board having the same
KR101504015B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101477405B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101548793B1 (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 실장 기판 및 적층 세라믹 커패시터의 제조 방법
KR101598297B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102089693B1 (ko) 적층 세라믹 커패시터
KR102427927B1 (ko) 3단자 적층형 커패시터
KR102067174B1 (ko) 3단자 적층형 커패시터
KR20150072804A (ko) 적층 세라믹 커패시터
US10104777B2 (en) Multilayer capacitor and board having the same
JP7330909B2 (ja) 積層型キャパシタ及びその実装基板
KR101496813B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
KR102189805B1 (ko) 적층형 커패시터 및 그 실장 기판
US9460856B2 (en) Multilayer ceramic capacitor and board having the same
KR102193958B1 (ko) 적층 세라믹 전자 부품
US9024200B2 (en) Array-type multilayer ceramic electronic component, board for mounting the same, and method of manufacturing the same
KR20170011247A (ko) 적층 세라믹 커패시터
US9510443B2 (en) Multilayer ceramic electronic component and board having the same
KR20190116138A (ko) 적층형 커패시터 및 그 실장 기판
KR102064009B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant