KR20190116137A - 적층형 커패시터 및 그 실장 기판 - Google Patents
적층형 커패시터 및 그 실장 기판Info
- Publication number
- KR20190116137A KR20190116137A KR1020190086597A KR20190086597A KR20190116137A KR 20190116137 A KR20190116137 A KR 20190116137A KR 1020190086597 A KR1020190086597 A KR 1020190086597A KR 20190086597 A KR20190086597 A KR 20190086597A KR 20190116137 A KR20190116137 A KR 20190116137A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- capacitor body
- dielectric layer
- internal electrodes
- multilayer capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 101
- 238000007747 plating Methods 0.000 claims description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 230000005684 electric field Effects 0.000 abstract description 29
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
- H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
본 발명은, 유전체층 및 복수의 제1 및 제2 내부 전극을 포함하는 커패시터 바디; 및 상기 커패시터 바디의 양 단부에 각각 배치되어 제1 및 제2 내부 전극의 노출된 부분과 각각 접속되는 제1 및 제2 외부 전극; 을 포함하며, 유전체층의 두께를 A로, 상기 커패시터 바디의 길이 방향의 마진의 평균 길이를 B로 정의할 때, A는 1㎛ 이하이고, A/B가 0.0016≤A/B<1을 만족하는 적층형 커패시터 및 그 실장 기판을 제공한다.
Description
본 발명은 적층형 커패시터 및 그 실장 기판에 관한 것이다.
적층형 커패시터(MLCC: Multi-Layer Ceramic Capacitor)는 수동 소자 부품의 하나로 회로 상에서 전기적 신호를 제어하는 역할을 한다.
적층형 커패시터의 주요 역할은 전극 내에 전하를 축적하고, 직류(DC) 신호를 차단하고 교류(AC) 신호를 통과시키는 필터 역할을 한다.
즉, 적층형 커패시터는 전원 라인의 AC 노이즈(noise)를 우회시켜 제거하여 IC의 동작을 안정시키는 역할을 한다고 볼 수 있다.
이러한 MLCC의 고용량화를 위해 다양한 방법이 시도되고 있다.
예를 들어 유전체의 유전율을 상승시키거나, 유전체의 두께를 박층화하거나, 또는 내부 전극이 오버랩 되는 면적을 증가시키는 방법 등이 개시되어 있다.
그러나, 내부 전극이 오버랩 되는 면적을 증가시키는 경우, 제품의 길이 방향 또는 폭 방향의 마진이 감소하게 되는데, 마진 감소량이 지나치게 많으면 전계 특성이 약화되는 문제가 발생할 수 있다.
본 발명의 목적은 적층형 커패시터에서 내부 전극이 오버랩 되는 면적을 증가시키면서 전계 특성이 열화되지 않도록 커패시터 바디의 마진을 최적화한 적층형 커패시터 및 그 실장 기판을 제공하는데 있다.
본 발명의 일 측면은, 유전체층 및 복수의 제1 및 제2 내부 전극을 포함하는 커패시터 바디; 및 상기 커패시터 바디의 양 단부에 각각 배치되어 제1 및 제2 내부 전극의 노출된 부분과 각각 접속되는 제1 및 제2 외부 전극; 을 포함하며, 유전체층의 두께를 A로, 상기 커패시터 바디의 길이 방향의 마진의 평균 길이를 B로 정의할 때, A는 1㎛ 이하이고, A/B가 0.0016≤A/B<1을 만족하는 적층형 커패시터를 제공한다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 내부 전극의 두께가 0.4㎛ 이하일 수 있다.
본 발명의 일 실시 예에서, 상기 커패시터 바디는, 서로 대향하는 제1 및 제2 면과, 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면과, 제1 및 제2 면과 연결되고 제3 및 제4 면과 연결되는 제5 및 제6 면을 포함하고, 상기 제1 및 제2 내부 전극은, 유전체층을 사이에 두고 일단이 상기 커패시터 바디의 제3 및 제4 면을 통해 번갈아 노출되도록 배치될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 외부 전극은, 커패시터 바디의 제3 및 제4 면에 각각 형성되어 내부 전극의 노출된 부분과 접속되는 제1 및 제2 접속부; 및 상기 제1 및 제2 접속부에서 상기 커패시터 바디의 제1 면의 일부까지 연장되는 제1 및 제2 밴드부; 를 각각 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 외부 전극을 커버하도록 형성되는 도금층을 더 포함하고, 상기 도금층은 니켈 도금층과 주석 도금층으로 이루어질 수 있다.
본 발명의 일 실시 예에서, 상기 유전체층의 두께가 1㎛이고, A/B가 0.002≤A/B≤0.2을 만족할 수 있다.
본 발명의 일 실시 예에서, 상기 유전체층의 두께가 0.4㎛이고, A/B가 0.0016≤A/B≤0.5을 만족할 수 있다.
본 발명의 일 실시 예에서, 커패시터 바디의 길이 방향의 마진의 평균 길이는 0.8 내지 500㎛일 수 있다.
본 발명의 다른 측면은, 일면에 제1 및 제2 전극 패드를 가지는 기판; 및 상기 제1 및 제2 전극 패드 상에 제1 및 제2 외부 전극이 각각 접속되도록 실장되는 적층형 커패시터; 를 포함하는 적층형 커패시터의 실장 기판을 제공한다.
본 발명의 일 실시 예에 따르면, 커패시터 바디의 길이 방향의 마진의 길이에 대한 유전체층의 두께를 한정하여 내부 전극이 오버랩 되는 면적은 증가시켜 적층형 커패시터의 용량은 증가시키면서 적층형 커패시터의 전계 왜곡 현상이 방지될 수 있도록 하고, 전계 값의 감소에 의해 적층형 커패시터의 파괴 전압(BDV: Break Down Voltage) 불량을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 적층형 커패시터를 개략적으로 나타낸 사시도이다.
도 2a 및 도 2b는 도 1의 적층형 커패시터에 적용되는 제1 및 제2 내부 전극을 각각 나타낸 평면도이다.
도 3은 도 1의 I-I'선 단면도이다.
도 4 는 도 3에서 외부 전극에 도금층이 더 형성된 것을 나타낸 단면도이다.
도 5는 전계 측정 테스트시 전계를 측정하는 위치를 설명하기 위한 커패시터 바디의 단면도이다.
도 6은 도 4의 적층형 커패시터가 기판에 실장된 상태를 개략적으로 나타낸 단면도이다.
도 2a 및 도 2b는 도 1의 적층형 커패시터에 적용되는 제1 및 제2 내부 전극을 각각 나타낸 평면도이다.
도 3은 도 1의 I-I'선 단면도이다.
도 4 는 도 3에서 외부 전극에 도금층이 더 형성된 것을 나타낸 단면도이다.
도 5는 전계 측정 테스트시 전계를 측정하는 위치를 설명하기 위한 커패시터 바디의 단면도이다.
도 6은 도 4의 적층형 커패시터가 기판에 실장된 상태를 개략적으로 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명한다.
그러나, 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 예로 한정되는 것은 아니다.
또한, 본 발명의 실시 예는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 예의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
이하, 본 발명의 실시 예를 명확하게 설명하기 위해 커패시터 바디(110)의 방향을 정의하면, 도면에 표시된 X, Y 및 Z는 각각 커패시터 바디(110)의 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 또한, 본 실시 예에서, Z방향은 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 적층형 커패시터를 개략적으로 나타낸 사시도이고, 도 2a 및 도 2b는 도 1의 적층형 커패시터에 적용되는 제1 및 제2 내부 전극을 각각 나타낸 평면도이고, 도 3은 도 1의 I-I'선 단면도이다.
도 1 내지 도 3을 참조하면, 본 실시 예에 따른 적층형 커패시터(100)는 유전체층(111)과 복수의 제1 및 제2 내부 전극(121, 122)을 포함하는 커패시터 바디(110)와 커패시터 바디(110)의 양 단부에 각각 배치되어 제1 및 제2 내부 전극(121, 122)의 노출된 부분과 각각 접속되는 제1 및 제2 외부 전극(131, 141)을 포함한다.
이때, 유전체층(111)의 두께를 A로, 커패시터 바디(110)의 X방향의 마진의 길이를 B로 정의할 때, A는 1㎛ 이하이고, 커패시터 바디의 X방향의 마진의 길이에 대한 유전체층의 두께의 비율인 A/B가 0.0016≤A/B<1을 만족할 수 있다.
커패시터 바디(110)는 복수의 유전체층(111)을 Z방향으로 적층한 다음 소성한 것으로서, 커패시터 바디(110)의 서로 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
이때, 커패시터 바디(110)는 대체로 육면체 형상일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
또한, 커패시터 바디(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태의 도면에 도시된 것으로 한정되는 것은 아니다.
본 실시 예에서는 설명의 편의를 위해, 커패시터 바디(110)의 Z방향으로 서로 대향하는 양면을 제1 및 제2 면(1, 2)으로, 제1 및 제2 면(1, 2)과 연결되고 X방향으로 서로 대향하는 양면을 제3 및 제4 면(3, 4)으로, 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되고 Y방향으로 서로 대향하는 양면을 제5 및 제6 면(5, 6)으로 정의한다.
또한, 본 실시 예에서, 적층형 커패시터(100)의 실장 면은 커패시터 바디(110)의 제1 면(1)일 수 있다.
유전체층(111)은 고유전률의 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 세라믹 분말 등을 포함할 수 있으나, 충분한 정전 용량을 얻을 수 있는 한 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.
상기 세라믹 첨가제는, 예를 들어 전이 금속 산화물 또는 전이 금속 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등이 사용될 수 있다
이러한 커패시터 바디(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브 영역과, 상하 마진부로서 Z방향으로 상기 액티브 영역의 상하부에 각각 형성되는 상부 및 하부 커버(112, 113)를 포함할 수 있다.
상부 및 하부 커버(112, 113)는 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.
이러한 상부 및 하부 커버(112, 113)는 단일 유전체층 또는 2 개 이상의 유전체층을 상기 액티브 영역의 상하 면에 각각 Z방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 인가 받는 전극으로서, 유전체층(111)을 사이에 두고 Z방향을 따라 번갈아 배치되며, 일단이 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 각각 노출될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
이렇게 커패시터 바디(110)의 제3 및 제4 면(3, 4)을 통해 번갈아 노출되는 제1 및 제2 내부 전극(121, 122)의 단부는 후술하는 커패시터 바디(110)의 제3 및 제4 면(3, 4)에 배치되는 제1 및 제2 외부 전극(130, 140)과 각각 접속되어 전기적으로 연결될 수 있다.
위와 같은 구성에 따라, 제1 및 제2 외부 전극(130, 140)에 소정의 전압을 인가하면 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적된다.
이때, 적층형 커패시터(100)의 정전 용량은 액티브 영역에서 Z방향을 따라 서로 중첩되는 제1 및 제2 내부 전극(121, 122)의 오버랩 된 면적과 비례하게 된다.
또한, 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 백금(Pt), 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
이때, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 본 실시 예에서, 제1 및 제2 내부 전극(121, 122)의 두께는 0.4㎛ 이하일 수 있다.
제1 및 제2 내부 전극(121, 122)의 두께가 0.4㎛를 초과하면 설계 상의 용량을 제대로 확보하기 어려운 문제가 발생할 수 있다.
최근의 적층형 커패시터는 소형 및 고용량화로 제작되는 추세이므로, 이러한 적층형 커패시터의 소형 및 고용량화를 위해서는 내부 전극의 두께가 0.4㎛ 이하인 것이 바람직하다.
제1 및 제2 외부 전극(131, 141)은 서로 다른 극성의 전압이 제공되며, 커패시터 바디(110)의 X방향의 양 단부에 배치되고, 제1 및 제2 내부 전극(121, 122)의 노출되는 부분과 각각 접속되어 전기적으로 연결될 수 있다.
제1 외부 전극(131)은 제1 접속부(131a)와 제1 밴드부(131b)를 포함할 수 있다.
제1 접속부(131a)는 커패시터 바디(110)의 제3 면(3)에 형성되어 제1 내부 전극(121)의 노출된 부분과 접속되는 부분이고, 제1 밴드부(131b)는 제1 접속부(131a)에서 커패시터 바디(110)의 제1 면(1)의 일부까지 연장되는 부분이다.
이때, 제1 밴드부(131b)는 고착 강도 향상 등을 위해 커패시터 바디(110)의 제5 및 제6 면(5, 6)의 일부 및 제2 면(2)의 일부까지 더 연장될 수 있다.
제2 외부 전극(141)은 제2 접속부(141a)와 제2 밴드부(141b)를 포함할 수 있다.
제2 접속부(141a)는 커패시터 바디(110)의 제4 면(4)에 형성되어 제2 내부 전극(122)의 노출된 부분과 접속되는 부분이고, 제2 밴드부(141b)는 제2 접속부(141a)에서 커패시터 바디(110)의 제1 면(1)의 일부까지 연장되는 부분이다.
이때, 제2 밴드부(141b)는 고착 강도 향상 등을 위해 커패시터 바디(110)의 제5 및 제6 면(5, 6)의 일부 및 제2 면(2)의 일부까지 더 연장될 수 있다.
또한, 도 4에서와 같이, 제1 및 제2 외부 전극(131, 141)을 각각 커버하도록 형성되는 제1 및 제2 도금층을 더 포함할 수 있다.
이때, 상기 제1 및 제2 도금층은 제1 및 제2 외부 전극(131, 141)의 표면에 각각 형성되는 제1 및 제2 니켈 도금층(132, 142)과 제1 및 제2 니켈 도금층(132, 142)을 각각 커버하는 제1 및 제2 주석 도금층(133, 143)을 포함할 수 있다.
본 실시 예에서, 유전체층의 두께를 A로, 상기 커패시터 바디의 길이 방향의 마잔의 평균 길이를 B로 정의할 때, A/B가 0.0016≤A/B<1을 만족한다.
이러한 A/B의 수치범위 내에서 X방향 마진 길이에 따른 전계 거동을 확인한 결과 전계 특성이 열화되지 않는 것을 알 수 있다.
따라서, 상기 A/B의 수치범위 내에서 제1 및 제2 내부 전극 간의 오버랩 면적을 최대한 확보하여 전계 왜곡 현상이 발생하지 않으면서 고용량을 가지는 적층형 커패시터를 제공할 수 있게 된다.
이렇게 적층형 커패시터의 전계 왜곡 현상이 줄어 들거나 방지되어 적층형 커패시터의 전계 값이 작아지면, 적층형 커패시터의 파괴 전압(BDV: Break Down Voltage) 불량을 방지할 수 있다.
또한, 유전체층의 두께(A)는 1㎛ 이하인 것이 바람직하다.
즉, 본 실시 예의 적층형 커패시터는 유전체층의 두께(A)가 1㎛ 이하인 소형의 고용량 제품일 수 있다.
최근의 적층형 커패시터는 소형 및 고용량화로 제작되는 추세이므로, 이러한 적층형 커패시터의 소형 및 고용량화를 위해서는 유전체층의 두께가 1㎛ 이하인 것이 바람직하다.
아래 표 1은 Ansys Maxwell 2D Simulation을 이용하여 적층형 커패시터의 A/B 값의 변화에 따른 최대 전계를 측정하여 나타낸 것이다.
도 5를 참조하면, 전계를 측정하는 위치는 내부 전극의 끝단으로부터 이격된 거리(g)가 0.5㎛인 부분을 수직으로 그은 관측선(OL)에서 측정하였다.
여기서, g는 적층형 커패시터의 일부분만 샘플링하여 시뮬레이션 한 것이다.
이때, 유전체층의 두께(A)는 1㎛ 또는 0.4㎛로 하고 적층형 커패시터의 커패시터 바디의 X방향의 마진(B)을 변화시키며 적층형 커패시터의 전계의 분포를 각각 확인하였다.
| # | A (㎛) | B (㎛) | A/B | 최대 전계 (V/㎛) |
| 1 | 1 | 500 | 0.002 | 13.20 |
| 2 | 1 | 125 | 0.008 | 13.20 |
| 3 | 1 | 40 | 0.025 | 13.18 |
| 4 | 1 | 10 | 0.1 | 13.20 |
| 5 | 1 | 5 | 0.2 | 13.19 |
| 6 | 1 | 1 | 1.0 | 14.25 |
| 7 | 1 | 0.8 | 1.25 | 15.48 |
표 1은 유전체층의 두께가 1㎛인 경우로서, 표 1을 참조하면, A/B의 값이 0.002와 0.2 사이인 #1~#5의 경우 최대 전계가 13.18에서 13.20V/㎛ 수준으로 유의 차가 없이 유지되는 것을 확인할 수 있다.
반면에, A/B의 값이 1.0인 #6의 경우 전계의 왜곡이 발생하면서 최대 전계가 #1~#5 대비 약 7.35% 증가된 14.25V/㎛로 나타났다.
또한, A/B의 값이 1.25인 #7의 경우 #6 보다 전계의 왜곡이 더 크게 발생하면서 최대 전계가 #1~#5 대비 약 14.72% 증가된 15.48V/㎛로 나타났다.
| # | A (㎛) | B (㎛) | A/B | 최대 전계 (V/㎛) |
| 8 | 0.4 | 250 | 0.0016 | 32.99 |
| 9 | 0.4 | 200 | 0.002 | 32.97 |
| 10 | 0.4 | 40 | 0.01 | 32.95 |
| 11 | 0.4 | 10 | 0.04 | 33.00 |
| 12 | 0.4 | 0.8 | 0.5 | 32.95 |
| 13 | 0.4 | 0.4 | 1.0 | 35.62 |
| 14 | 0.4 | 0.32 | 1.25 | 38.76 |
표 2는 유전체층의 두께가 0.4㎛인 경우로서, 표 2를 참조하면, A/B의 값이 0.0016과 0.5 사이인 #8~#12의 경우 최대 전계가 32.95에서 33.00V/㎛ 수준으로 유의 차가 없이 유지되는 것을 확인할 수 있다.
반면에, A/B의 값이 1.0인 #13의 경우 전계의 왜곡이 발생하면서 최대 전계가 #8~#12 대비 약 7.35% 증가된 35.62V/㎛로 나타났다.
또한, A/B의 값이 1.25인 #14의 경우 #13 보다 전계의 왜곡이 더 크게 발생하면서 최대 전계가 #8~#12 대비 약 14.86% 증가된 38.76V/㎛로 나타났다.
따라서, 본 실시 예의 적층형 커패시터는 유전체층의 두께가 얇은 소형 고용량 제품의 특징을 가지는 것으로서, A/B의 값을 1.0 보다 작게 하면, 적층형 커패시터의 용량 저하를 방지하면서 전계 왜곡의 발생을 억제하여 안정된 전계 특성을 갖는 적층형 커패시터를 마련할 수 있다.
또한, A/B의 값이 0.0016 보다 작은 경우, 상하로 인접한 내부 전극의 오버랩 면적이 감소하면서 용량 저하가 수반되므로, A/B의 값은 0.0016 이상이 되도록 하는 것이 바람직하다.
도 6을 참조하면, 본 실시 예에 따른 적층형 전자 부품의 실장 기판은 일면에 제1 및 제2 전극 패드(221, 222)를 가지는 기판(210)과 기판(210)의 상면에서 제1 및 제2 외부 전극(131, 141)의 제1 및 제2 주석 도금층(133, 143)이 제1 및 제2 전극 패드(221, 222) 상에 각각 접속되도록 실장되는 적층형 커패시터(100)를 포함한다.
본 실시 예에서, 적층형 커패시터(100)는 솔더(231, 232)에 의해 기판(210)에 실장되는 것으로 도시하여 설명하고 있지만, 필요시 솔더 대신에 도전성 페이스트를 사용할 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100: 적층형 커패시터
110: 커패시터 바디
111: 유전체층
112, 113: 커버
121, 122: 제1 및 제2 내부 전극
131, 141: 제1 및 제2 외부 전극
132, 142: 제1 및 제2 니켈 도금층
133, 143: 제1 및 제2 주석 도금층
210: 기판
221, 222: 제1 및 제2 패드
231, 232: 솔더
110: 커패시터 바디
111: 유전체층
112, 113: 커버
121, 122: 제1 및 제2 내부 전극
131, 141: 제1 및 제2 외부 전극
132, 142: 제1 및 제2 니켈 도금층
133, 143: 제1 및 제2 주석 도금층
210: 기판
221, 222: 제1 및 제2 패드
231, 232: 솔더
Claims (10)
- 유전체층 및 복수의 제1 및 제2 내부 전극을 포함하는 커패시터 바디; 및
상기 커패시터 바디의 양 단부에 각각 배치되어 제1 및 제2 내부 전극의 노출된 부분과 각각 접속되는 제1 및 제2 외부 전극; 을 포함하며,
유전체층의 두께를 A로, 상기 커패시터 바디의 길이 방향의 마진의 평균 길이를 B로 정의할 때, A는 1㎛ 이하이고, A/B가 0.0016≤A/B<1을 만족하는 적층형 커패시터.
- 제1항에 있어서,
상기 제1 및 제2 내부 전극의 두께가 0.4㎛ 이하인 적층형 커패시터.
- 제1항에 있어서,
상기 커패시터 바디는, 서로 대향하는 제1 및 제2 면과, 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면과, 제1 및 제2 면과 연결되고 제3 및 제4 면과 연결되는 제5 및 제6 면을 포함하고,
상기 제1 및 제2 내부 전극은, 유전체층을 사이에 두고 일단이 상기 커패시터 바디의 제3 및 제4 면을 통해 번갈아 노출되도록 배치되는 적층형 커패시터.
- 제1항에 있어서,
상기 제1 및 제2 외부 전극은,
커패시터 바디의 제3 및 제4 면에 각각 형성되어 내부 전극의 노출된 부분과 접속되는 제1 및 제2 접속부; 및
상기 제1 및 제2 접속부에서 상기 커패시터 바디의 제1 면의 일부까지 연장되는 제1 및 제2 밴드부; 를 각각 포함하는 적층형 커패시터.
- 제1항에 있어서,
상기 제1 및 제2 외부 전극을 커버하도록 형성되는 도금층을 더 포함하고,
상기 도금층은 니켈 도금층과 주석 도금층으로 이루어지는 적층형 커패시터.
- 제1항에 있어서, 상기 유전체층의 두께가 1㎛이고, A/B가 0.002≤A/B≤0.2을 만족하는 적층형 커패시터.
- 제6항에 있어서, 커패시터 바디의 길이 방향의 마진의 평균 길이가 0.8 내지 500㎛인 적층형 커패시터.
- 제1항에 있어서, 상기 유전체층의 두께가 0.4㎛이고, A/B가 0.0016≤A/B≤0.5을 만족하는 적층형 커패시터.
- 제8항에 있어서, 커패시터 바디의 길이 방향의 마진의 평균 길이가 0.8 내지 500㎛인 적층형 커패시터.
- 일면에 제1 및 제2 전극 패드를 가지는 기판; 및
상기 제1 및 제2 전극 패드 상에 제1 및 제2 외부 전극이 각각 접속되도록 실장되는 제1항 내지 제9항 중 어느 한 항의 적층형 커패시터; 를 포함하는 적층형 커패시터의 실장 기판.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190086597A KR20190116137A (ko) | 2019-07-17 | 2019-07-17 | 적층형 커패시터 및 그 실장 기판 |
| US16/774,569 US11515094B2 (en) | 2019-07-17 | 2020-01-28 | Multilayer capacitor and board having the same mounted thereon |
| CN202310370489.0A CN116153660A (zh) | 2019-07-17 | 2020-04-07 | 多层电容器 |
| CN202010264538.9A CN112242257B (zh) | 2019-07-17 | 2020-04-07 | 多层电容器及其上安装有多层电容器的板 |
| JP2020107352A JP2021019189A (ja) | 2019-07-17 | 2020-06-22 | 積層型キャパシタ及びその実装基板 |
| US17/973,727 US20230061474A1 (en) | 2019-07-17 | 2022-10-26 | Multilayer capacitor and board having the same mounted thereon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190086597A KR20190116137A (ko) | 2019-07-17 | 2019-07-17 | 적층형 커패시터 및 그 실장 기판 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20190116137A true KR20190116137A (ko) | 2019-10-14 |
Family
ID=68171780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190086597A KR20190116137A (ko) | 2019-07-17 | 2019-07-17 | 적층형 커패시터 및 그 실장 기판 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US11515094B2 (ko) |
| JP (1) | JP2021019189A (ko) |
| KR (1) | KR20190116137A (ko) |
| CN (2) | CN116153660A (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101761936B1 (ko) | 2012-03-13 | 2017-07-26 | 삼성전기주식회사 | 적층 세라믹 전자 부품 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101823174B1 (ko) | 2013-06-14 | 2018-01-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| JP2015109411A (ja) * | 2013-10-25 | 2015-06-11 | 株式会社村田製作所 | セラミック電子部品 |
| KR101532149B1 (ko) * | 2013-12-03 | 2015-06-26 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판 |
| JP2016149479A (ja) * | 2015-02-13 | 2016-08-18 | 株式会社村田製作所 | 積層コンデンサ |
| KR102149791B1 (ko) * | 2015-02-13 | 2020-08-31 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
| JP6525669B2 (ja) * | 2015-03-27 | 2019-06-05 | Tdk株式会社 | 積層セラミック電子部品 |
| JP2017069417A (ja) * | 2015-09-30 | 2017-04-06 | 株式会社村田製作所 | 積層コンデンサ |
| KR102437801B1 (ko) * | 2016-02-22 | 2022-08-30 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조 방법 |
| JP6571590B2 (ja) * | 2016-05-26 | 2019-09-04 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR102494323B1 (ko) | 2016-07-21 | 2023-02-01 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| US10971302B2 (en) * | 2018-06-19 | 2021-04-06 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor and manufacturing method of the same |
-
2019
- 2019-07-17 KR KR1020190086597A patent/KR20190116137A/ko not_active Application Discontinuation
-
2020
- 2020-01-28 US US16/774,569 patent/US11515094B2/en active Active
- 2020-04-07 CN CN202310370489.0A patent/CN116153660A/zh active Pending
- 2020-04-07 CN CN202010264538.9A patent/CN112242257B/zh active Active
- 2020-06-22 JP JP2020107352A patent/JP2021019189A/ja active Pending
-
2022
- 2022-10-26 US US17/973,727 patent/US20230061474A1/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101761936B1 (ko) | 2012-03-13 | 2017-07-26 | 삼성전기주식회사 | 적층 세라믹 전자 부품 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11515094B2 (en) | 2022-11-29 |
| CN112242257B (zh) | 2023-04-25 |
| CN116153660A (zh) | 2023-05-23 |
| CN112242257A (zh) | 2021-01-19 |
| JP2021019189A (ja) | 2021-02-15 |
| US20210020371A1 (en) | 2021-01-21 |
| US20230061474A1 (en) | 2023-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102319596B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR101474126B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| KR102109637B1 (ko) | 적층형 커패시터 | |
| US7589953B2 (en) | Multilayer capacitor | |
| US11398352B2 (en) | Capacitor component | |
| US10854391B2 (en) | Multilayer capacitor | |
| KR20190121148A (ko) | 적층형 커패시터 | |
| KR20150029225A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 내장형 기판 | |
| KR20170110467A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR20150072804A (ko) | 적층 세라믹 커패시터 | |
| TW201421500A (zh) | 多層陶瓷電子組件 | |
| KR20140143340A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR20150019732A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
| KR20170024749A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR20150007595A (ko) | 적층 세라믹 커패시터 | |
| KR101843269B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR20140129611A (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| KR20220096544A (ko) | 전자 부품 | |
| JP2021015962A (ja) | 積層型キャパシタ及びその実装基板 | |
| KR101496816B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| KR20170011247A (ko) | 적층 세라믹 커패시터 | |
| KR20200062749A (ko) | 커패시터 부품 | |
| KR20150121568A (ko) | 내장형 적층 세라믹 커패시터 및 내장형 적층 세라믹 커패시터가 실장된 회로 기판 | |
| KR20190116137A (ko) | 적층형 커패시터 및 그 실장 기판 | |
| KR20200015980A (ko) | 적층형 커패시터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| G15R | Request for early publication | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |