JP6828956B2 - 積層セラミック電子部品及びその実装基板 - Google Patents

積層セラミック電子部品及びその実装基板 Download PDF

Info

Publication number
JP6828956B2
JP6828956B2 JP2016026149A JP2016026149A JP6828956B2 JP 6828956 B2 JP6828956 B2 JP 6828956B2 JP 2016026149 A JP2016026149 A JP 2016026149A JP 2016026149 A JP2016026149 A JP 2016026149A JP 6828956 B2 JP6828956 B2 JP 6828956B2
Authority
JP
Japan
Prior art keywords
ceramic body
electrodes
electrode
dummy
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016026149A
Other languages
English (en)
Other versions
JP2016149555A (ja
Inventor
ヒュン リー、ジャン
ヒュン リー、ジャン
ジュン キム、キョン
ジュン キム、キョン
ホーン キム、キョウン
ホーン キム、キョウン
ユル リー、セウン
ユル リー、セウン
チョル リー、スン
チョル リー、スン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2016149555A publication Critical patent/JP2016149555A/ja
Application granted granted Critical
Publication of JP6828956B2 publication Critical patent/JP6828956B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/242Terminals the capacitive element surrounding the terminal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミック電子部品及びその実装基板に関する。
電子製品の小型化、スリム化、多機能化に伴い、電子部品にも小型化が求められ、高集積化されて実装されている。このような傾向に応じて、実装される電子部品間の空間が最小化している。
電子部品の一つである積層セラミックキャパシタは、液晶表示装置(LCD、Liquid Crystal Display)及びプラズマ表示装置パネル(PDP、Plasma Display Panel)などの映像機器、コンピュータ、個人携帯用端末(PDA、Personal Digital Assistants)、及び携帯電話などの多様な製品の印刷回路基板に装着されて電気を充電または放電させる役割をする。
このような積層セラミックキャパシタ(MLCC、Multi−Layered Ceramic Capacitor)は、小型でありながら高容量が保障され、実装が容易であるという長所によって多様な電子装置の部品として用いられることができる。
このうち、高電圧及び低容量の特性を有する積層セラミックキャパシタの場合、このような特性を具現するために、フローティング(floating)電極を用いた内部電極構造の設計が多く用いられている。
しかし、上記高電圧及び低容量の特性を有する積層セラミックキャパシタの場合、内部電極の積層数が少ないため曲げ強度を確保できないという困難がある。
特開2013−093374号公報
本発明によれば、フローティング電極を有する容量形成層と、ダミー電極を有する保護層と、を含み、特にセラミック本体の長さ方向の中心にもダミー電極及びフローティング電極を形成することにより、高容量でありながら曲げ強度を確保することができる積層セラミック電子部品を提案する。
本発明の一実施形態によれば、複数の第1及び第2誘電体層が厚さ方向に交互に配置される容量形成層を含むセラミック本体と、上記セラミック本体の長さ方向の両側面に配置される外部電極と、を含み、上記容量形成層は、上記複数の第1誘電体層上に互いに離れて配置され、上記セラミック本体の長さ方向の両側面に露出して上記外部電極と連結される第1及び第2内部電極、上記第1及び第2内部電極と離れて配置された第1フローティング(floating)電極、及び上記複数の第2誘電体層上に配置され、上記第1及び第2内部電極の一部と厚さ方向に重なる第2フローティング(floating)電極を含み、上記セラミック本体は、上記セラミック本体の上面及び下面の少なくとも一面と上記容量形成層の間に厚さ方向に配置され、上記セラミック本体の長さ方向の両側面に露出する第1及び第2ダミー電極が配置され、上記第1及び第2ダミー電極の間に第3ダミー電極が配置された複数の第3誘電体層を有する保護層をさらに含む積層セラミック電子部品が提供される。
本発明の他の実施形態によれば、上部に第1及び第2電極パッドを有する印刷回路基板と、上記印刷回路基板上に設置された上記積層セラミック電子部品と、を含む積層セラミック電子部品の実装基板が提供される。
本発明の一実施形態によれば、フローティング電極を有する容量形成層と、ダミー電極を有する保護層と、を含むことにより、曲げ強度が向上した積層セラミック電子部品を具現することができる。
また、本発明の一実施形態によれば、容量形成層及び保護層にダミー電極を含むことにより、内部電極と外部電極の間の接合力を向上させることができる。
本発明の一実施形態による積層セラミック電子部品の斜視図である。 図1に示された積層セラミック電子部品においてA−A'線に沿った断面図である。 図1の積層セラミック電子部品が印刷回路基板に実装された形状を示す斜視図である。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
一方、積層セラミック電子部品には、一般に、積層セラミックキャパシタ、インダクタ、圧電体素子、バリスタまたはサーミスタなどがある。以下、本発明の実施形態に関し、積層セラミックキャパシタを例に挙げて説明する。
但し、本発明が積層セラミックキャパシタに制限されるものではない。
図1は本発明の一実施形態による積層セラミック電子部品の斜視図であり、図2は図1に示された積層セラミック電子部品においてA−A'線に沿った断面図である。
図1及び図2を参照すると、本発明の一実施形態による積層セラミック電子部品は、セラミック本体110と、外部電極131、132と、を含むことができる。
セラミック本体110は、複数の誘電体層111a、111b、111c、111をセラミック本体110の厚さ方向に積層してから焼成したもので、隣接するそれぞれの誘電体層間の境界が走査電子顕微鏡(SEM:Scanning Electron Microscope)を利用せずには確認できないほど一体化されることができる。
このとき、セラミック本体110は六面体形状を有することができる。
本発明の実施形態を明確に説明するためにセラミック本体110の方向を定義すると、図1に示されるL、W及びTはそれぞれ長さ方向、幅方向、厚さ方向を示す。また、上記磁性体本体110は、実装面として提供される下面、これに対向する上面、長さ方向の両側面、及び幅方向の両側面を備えることができる。
図2を参照すると、上記セラミック本体110は、複数の第1及び第2誘電体層111a、111bが交互に配置されて形成される容量形成層を含むことができる。
また、セラミック本体110の上面及び下面の少なくとも一面と上記容量形成層の間に配置され、複数の第3誘電体層111cを含む保護層を含むことができる。
このとき、保護層の個数及び厚さは図2に示されているものに限定されない。
以下、上記セラミック本体110の上面と容量形成層の間に配置される保護層を第1保護層112とし、上記セラミック本体110の下面と容量形成層の間に配置される保護層を第2保護層113とする。
上記第1から第3誘電体層111a、111b、111cは、誘電物質(dielectric material)で形成され、キャパシタの静電容量を向上させることができる。
また、第1から第3誘電体層111a、111b、111cは、高誘電率のセラミック材料を含むことができ、例えば、チタン酸バリウム(BaTiO)系セラミック粉末などを含むことができるが、十分な静電容量を得ることができる限り、本発明はこれに限定されない。
なお、第1から第3誘電体層111a、111b、111cには、上記セラミック粉末とともに、必要に応じて、遷移金属酸化物または炭化物、希土類元素、マグネシウム(Mg)またはアルミニウム(Al)などのような多様な種類のセラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤などがさらに添加されることができる。
上記容量形成層は、複数の第1及び第2誘電体層111a、111bが交互に配置されて形成されることができる。
図2を参照すると、複数の第1誘電体層111a上には、第1及び第2内部電極121、122がそれぞれセラミック本体110の長さ方向の両側面に外部に露出するように配置されることができる。
上記第1及び第2内部電極121、122は、極性が互いに異なる電極で、一つの第1誘電体層111a上に互いに離れて配置されることができる。
一方、容量形成層は、第1及び第2内部電極121、122の間で互いに離れて複数の第1誘電体層111a上に配置される第1フローティング(floating)電極123をさらに含むことができる。
上記第1フローティング(floating)電極123は、セラミック本体110の長さ−厚さ方向の断面において中心部に位置することができる。
また、第1フローティング(floating)電極123は、第1及び第2内部電極121、122のそれぞれと所定の距離だけ離れて配置されることができる。
但し、図面に示されたものに制限されず、また、第1及び第2内部電極121、122のそれぞれと離れた距離が必ずしも同一である必要もない。
上記第1内部電極、第2内部電極及び第1フローティング(floating)電極121、122、123は、導電性金属で形成されることができ、例えば、銀(Ag)、鉛(Pb)、白金(Pt)、ニッケル(Ni)、及び銅(Cu)の一つまたはこれらの合金などからなるものを用いることができるが、これに限定されない。
セラミック本体110の長さ−厚さ方向の断面において誘電体層の積層方向を基準に、上記第1内部電極、第2内部電極及び第1フローティング電極121、122、123の形態は長方体であってよいが、これに制限されない。また、第1内部電極、第2内部電極及び第1フローティング電極121、122、123の長さは図面に示されたものに制限されない。
第1フローティング電極123は、セラミック本体110の長さ方向の中心部に配置されて上記第1及び第2内部電極121、122と所定の距離離れることができる。
一方、複数の第2誘電体層111b上には、第1及び第2内部電極121、122の一部と重なるように第2フローティング(floating)電極124が形成されることができる。
より詳細には、上記第2フローティング(floating)電極124は、セラミック本体110の外部に引き出されないようにセラミック本体110の内部に形成されることができ、第2フローティング(floating)電極124の長さは第3ダミー電極143と互いに同一であることができる。これについては後述する。
一方、第2フローティング(floating)電極124は第1及び第2内部電極121、122に作用する電圧を減少させることができる。これにより、耐電圧特性が向上することができ、絶縁破壊に及ばない限度内では第1及び第2内部電極121、122の積層数を増加させることができる。
また、容量形成層は、第2フローティング(floating)電極124と、第1内部電極、第2内部電極及び第1フローティング(floating)電極121、122、123が重なる部分においても容量が具現されることができる。
これを等価回路の観点からみると、二つのキャパシタが直列に連結されたものとみなすことができる。これにより、第1及び第2内部電極121、122に作用される電圧を半分に減少させることができる。
上記第1及び第2保護層112、113は、複数の第3誘電体層111cが積層されて形成されることができる。
このとき、上記複数の第3誘電体層111c上には、第1及び第2ダミー電極141、142が配置されることができる。
また、上記第1及び第2保護層112、113は、第1及び第2ダミー電極141、142の間で複数の第3誘電体層111c上に配置される第3ダミー電極143をさらに含むことができる。
第1及び第2保護層112、113は、セラミック本体110の厚さ方向に沿って、第1から第3ダミー電極141、142、143が配置される複数の第3誘電体層111cが少なくとも2層以上積層されて形成されることができる。
上記第1から第3ダミー電極141、142、143は、第1及び第2内部電極121、122と同一方向に形成されることができる。
また、上記第1から第3ダミー電極141、142、143は、セラミック本体110の長さ方向の両側面に配置される外部電極131、132、または容量形成層の影響で発生する寄生キャパシタンスを除いては容量形成に寄与しない。
特に、上記第3ダミー電極143は、第1及び第2ダミー電極141、142と所定の距離離れて第3誘電体層111cに配置されることができ、セラミック本体110の長さ−厚さ方向の断面において中心部に位置するように積層して形成されることができる。
上記第3ダミー電極143がセラミック本体110の長さ方向の中心に位置するように配置されることにより曲げ強度を増大させることができる。
また、これにより、内部電極の積層数が少ない積層セラミックキャパシタの曲げ強度を増加させるために配置されたダミー電極の積層によって発生し得る段差の問題による強度の低下現象を防止することができる。
上記第3ダミー電極143は、上記第2フローティング電極124に対応する位置に配置されることができる。
上記第3ダミー電極143と上記第2フローティング電極124がセラミック本体110の長さ方向の中心に位置するように配置されることにより、ダミー電極の積層によって発生し得る段差の問題による強度の低下現象を防止することができる。
一方、容量形成層にも複数の第4及び第5ダミー電極144、145が配置されることができる。
容量形成層は、複数の第2誘電体層111b上に配置される第4及び第5ダミー電極144、145をさらに含むことができる。
上記第4及び第5ダミー電極144、145は、第2フローティング電極124が形成された複数の第2誘電体層111b上においてセラミック本体110の長さ方向の両側面にそれぞれ露出して外部電極131、132と電気的に連結されることができる。
上記第4及び第5ダミー電極144、145は、それぞれ上記第1及び第2内部電極121、122と重なるように形成されることができる。また、第2フローティング電極124は、上記第4及び第5ダミー電極144、145と所定の距離離れて上記第4及び第5ダミー電極144、145の間に配置されることができる。
セラミック本体110の長さ−厚さ方向の断面において誘電体層の積層方向を基準に、第2フローティング電極124と第4及び第5ダミー電極144、145の形態は長方体であってよいが、これに制限されない。
また、第2フローティング電極124と第4及び第5ダミー電極144、145の長さは図面に示されたものに制限されない。
但し、セラミック本体110の長さ方向において上記第2フローティング電極124の長さは、第1及び第2内部電極121、122と重なる部分を有することができるように十分な長さを有することができる。
このような第4及び第5ダミー電極144、145は、セラミック本体110の長さ方向の両側面に配置される外部電極で発生する振動を減少させ、且つ、アコースティックノイズ(acoustic noise)を低減させることができる。
上記外部電極は、セラミック本体110の長さ方向の両側面に配置される第1及び第2外部電極131、132を含むことができる。
上記第1及び第2外部電極131、132はそれぞれ第1及び第2内部電極121、122と電気的に連結されることができる。
このような第1及び第2外部電極131、132は、導電性金属で形成され、例えば、銀(Ag)、鉛(Pb)、白金(Pt)、ニッケル(Ni)、及び銅(Cu)の一つまたはこれらの合金などからなるものを用いることができるが、本発明はこれに限定されない。
上記第1及び第2外部電極131、132は、セラミック本体110の長さ方向の両側面からセラミック本体110の上面、下面及び幅方向の両側面の少なくとも一面に延長されて形成されることができる。
即ち、上記第1及び第2外部電極131、132は、セラミック本体110の長さ方向の両側面に配置された部分131a、132aと、セラミック本体110の上面、下面及び幅方向の両側面の少なくとも一面に延長されて配置された部分131b、132bに区分されることができる。
一方、上記第1及び第2外部電極131、132上には、必要に応じて、めっき層(図示せず)が形成されることができる。
めっき層は、第1及び第2外部電極131、132上に形成されたニッケル(Ni)めっき層と、上記ニッケルめっき層上に形成されたすず(Sn)めっき層と、を含むことができる。
このような第1及び第2めっき層は、本発明による積層セラミック電子部品を印刷回路基板などに半田で実装するとき、相互間の接着強度を高めるためのものである。めっき処理は公知の方法によって行われることができ、一実施例として、鉛フリーめっきを行うことができるが、これに限定されない。
上記セラミック本体110の厚さ方向における上記第3ダミー電極143間の間隔は、上記セラミック本体110の厚さ方向における上記第1フローティング電極123と第2フローティング電極124の間の間隔より小さくてよい。
より具体的には、上記セラミック本体110の厚さ方向における上記第3ダミー電極143間の間隔をT1とし、上記セラミック本体110の厚さ方向における上記第1フローティング電極123と第2フローティング電極124の間の間隔をT2とすると、0.01×T2<T1<0.5×T2を満たすことができる。
上記セラミック本体110の厚さ方向における上記第3ダミー電極143間の間隔T1と、上記セラミック本体110の厚さ方向における上記第1フローティング電極123と第2フローティング電極124の間の間隔T2が、0.01×T2<T1<0.5×T2を満たすように調節することにより、内部電極の積層数が少ない積層セラミックキャパシタの曲げ強度を改善させることができる。
本発明の一実施形態によれば、上記セラミック本体110の上面及び下面の少なくとも一面と上記容量形成層の間に配置された保護層の厚さTcと、上記第1及び第2ダミー電極141、142が配置された領域の全体の厚さTdが、0.1×Tc≦Td<0.99×Tcを満たすことができる。
上記セラミック本体110の上面及び下面の少なくとも一面と上記容量形成層の間に配置された保護層の厚さTcと、上記第1及び第2ダミー電極141、142が配置された領域の全体の厚さTdが、0.1×Tc≦Td<0.99×Tcを満たすように調節することにより、内部電極の積層数が少ない積層セラミックキャパシタの曲げ強度を改善させることができ、内部電極と外部電極の間の接合力を向上させることができる。
上記第1及び第2ダミー電極141、142が配置された領域の全体の厚さTdが0.1×Tc未満である場合は、曲げ強度の改善、及び内部電極と外部電極の間の接合力の向上効果がない可能性がある。
これに対し、上記第1及び第2ダミー電極141、142が配置された領域の全体の厚さTdが0.99×Tcを超過すると、耐湿不良などによって積層セラミックキャパシタの信頼性が低下するおそれがある。
本発明の一実施形態によれば、上記セラミック本体110の長さ方向における上記第3ダミー電極143の長さLpと、上記セラミック本体110の上面、下面及び幅方向の両側面の少なくとも一面に延長されて配置される上記外部電極131b、132b間の間隔Lc'と、上記セラミック本体110の長さ方向の長さLcが、1.1×Lc'≦Lp<0.95×Lcを満たすことができる。
即ち、上記セラミック本体110の長さ方向における上記第3ダミー電極143の長さLpは、上記セラミック本体110の上面、下面及び幅方向の両側面の少なくとも一面に延長されて配置される上記外部電極131b、132b間の間隔Lc'より長く形成されることができる。
また、上記セラミック本体110の長さ方向における上記第3ダミー電極143の長さLpは、上記セラミック本体110の長さ方向の長さLcより短く形成されることができる。
上記セラミック本体110の長さ方向における上記第3ダミー電極143の長さLpと、上記セラミック本体110の上面、下面及び幅方向の両側面の少なくとも一面に延長されて配置される上記外部電極131b、132b間の間隔Lc'と、上記セラミック本体110の長さ方向の長さLcが、1.1×Lc'≦Lp<0.95×Lcを満たすように調節することにより、内部電極の積層数が少ない積層セラミックキャパシタの曲げ強度を改善させることができる。
本発明の一実施形態によれば、上記第3ダミー電極143と上記セラミック本体110の長さ方向の一側面の間の間隔Lmと、上記セラミック本体110の長さ方向の一側面から上記セラミック本体110の上面、下面及び幅方向の両側面の少なくとも一面に延長されて配置された上記外部電極131b、132bの端部までの長さLbが、Lm≦0.95×Lbを満たすことができる。
即ち、上記第3ダミー電極143は、上記セラミック本体110の長さ方向の中心に配置され、且つ、その両端部が上記セラミック本体110の上面、下面及び幅方向の両側面の少なくとも一面に延長されて配置された上記外部電極131b、132bの端部より上記セラミック本体110の両側面に近くなるように配置されることができる。
また、上記第3ダミー電極143の両端部は、上記第1及び第2ダミー電極141、142と所定の距離離れて配置されることができる。
上記第3ダミー電極143と上記セラミック本体110の長さ方向の一側面の間の間隔Lmと、上記セラミック本体110の長さ方向の一側面から上記セラミック本体110の上面、下面及び幅方向の両側面の少なくとも一面に延長されて配置された上記外部電極131b、132bの端部までの長さLbが、Lm≦0.95×Lbを満たすように調節することにより、内部電極の積層数が少ない積層セラミックキャパシタの曲げ強度を改善させることができる。
一方、上記セラミック本体110の長さ方向における上記第1及び第2内部電極121、122の少なくとも一つの長さLp'と、上記セラミック本体110の長さ方向の一側面から上記セラミック本体110の上面、下面及び幅方向の両側面の少なくとも一面に延長されて配置された上記外部電極131b、132bの端部までの長さLbが、1.1×Lb≦Lp'を満たすことができる。
上記セラミック本体110の長さ方向における上記第1及び第2内部電極121、122の少なくとも一つの長さLp'と、上記セラミック本体110の長さ方向の一側面から上記セラミック本体110の上面、下面及び幅方向の両側面の少なくとも一面に延長されて配置された上記外部電極131b、132bの端部までの長さLbが、1.1×Lb≦Lp'を満たすように調節することにより、内部電極の積層数が少ない積層セラミックキャパシタの曲げ強度を改善させることができる。
また、上記第3ダミー電極143と上記セラミック本体110の長さ方向の一側面の間の間隔Lmと上記セラミック本体110の長さ方向における上記第1及び第2ダミー電極141、142の少なくとも一つの長さLdとの差(Lm−Ld)と、上記セラミック本体110の長さ方向の長さLcが、0.01×Lc<Lm−Ldを満たすことができる。
上記第3ダミー電極143と上記セラミック本体110の長さ方向の一側面の間の間隔Lmと上記第1及び第2ダミー電極141、142の少なくとも一つの上記セラミック本体110の長さ方向の長さLdとの差(Lm−Ld)と、上記セラミック本体110の長さ方向の長さLcが、0.01×Lc<Lm−Ldを満たすように調節することにより、内部電極の積層数が少ない積層セラミックキャパシタの曲げ強度を改善させることができる。
積層セラミック電子部品の実装基板
図3は図1の積層セラミック電子部品が印刷回路基板に実装された形状を示す斜視図である。
図3を参照すると、本実施形態による積層セラミック電子部品100の実装基板200は、積層セラミック電子部品100が実装される印刷回路基板210と、印刷回路基板210の上面に互いに離れて形成された第1及び第2電極パッド221、222と、を含む。
このとき、積層セラミック電子部品100は、第1及び第2外部電極131、132がそれぞれ第1及び第2電極パッド221、222上に接触するように位置した状態で、半田230によって印刷回路基板210と電気的に連結されることができる。
上述の説明を除いて本発明の一実施形態による積層セラミックキャパシタの特徴と重複される説明を省略する。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
100 積層セラミック電子部品
110 セラミック本体
111 誘電体層
112、113 第1及び第2保護層
121、122 第1及び第2内部電極
123、124 第1及び第2フローティング電極
131、132 第1及び第2外部電極
141、142、143、144、145 第1から第5ダミー電極
200 実装基板
210 印刷回路基板
221、222 第1及び第2電極パッド
230 半田

Claims (7)

  1. 複数の第1及び第2誘電体層が厚さ方向に交互に配置される容量形成層を含むセラミック本体と、
    前記セラミック本体の長さ方向の両側面に配置される外部電極と、を含み、
    前記容量形成層は、前記複数の第1誘電体層上に互いに離れて配置され、前記セラミック本体の長さ方向の両側面に露出して前記外部電極と連結される第1及び第2内部電極、前記第1及び第2内部電極と離れて配置された第1フローティング(floating)電極、及び前記複数の第2誘電体層上に配置され、前記第1及び第2内部電極の一部と厚さ方向に重なる第2フローティング(floating)電極を含み、
    前記セラミック本体は、前記セラミック本体の上面及び下面の少なくとも一面と前記容量形成層の間に厚さ方向に配置され、前記セラミック本体の長さ方向の両側面に露出する第1及び第2ダミー電極が配置され、前記第1及び第2ダミー電極の間に第3ダミー電極が配置された複数の第3誘電体層を有する保護層をさらに含み、
    前記外部電極は、前記セラミック本体の長さ方向の両側面から前記セラミック本体の上面及び下面の少なくとも一面に延長されて配置され、
    前記セラミック本体の長さ方向における前記第3ダミー電極の長さLpは、前記セラミック本体の上面、下面及び幅方向の両側面の少なくとも一面に延長されて配置される前記外部電極間の間隔Lc'より長く、
    前記第3ダミー電極は、前記セラミック本体の長さ方向の中心に位置し、前記第1及び第2ダミー電極と離れて配置される、
    積層セラミック電子部品。
  2. 前記第3ダミー電極は、前記第2フローティング(floating)電極と厚さ方向に重なる、請求項に記載の積層セラミック電子部品。
  3. 前記容量形成層は、前記セラミック本体の長さ方向の両側面にそれぞれ露出し、前記複数の第2誘電体層上に配置される第4及び第5ダミー電極をさらに含み、
    前記第2フローティング電極は、前記セラミック本体の長さ方向の中心に位置し、前記第4及び第5ダミー電極と離れて配置される、請求項1または2に記載の積層セラミック電子部品。
  4. 前記セラミック本体の厚さ方向における前記第3ダミー電極間の間隔は、前記セラミック本体の厚さ方向における前記第1フローティング電極と第2フローティング電極の間の間隔より小さい、請求項1からのいずれか1項に記載の積層セラミック電子部品。
  5. 前記セラミック本体の厚さ方向における前記第3ダミー電極間の間隔T1と、前記セラミック本体の厚さ方向における前記第1フローティング電極と第2フローティング電極の間の間隔T2が、0.01×T2<T1<0.5×T2を満たす、請求項1からのいずれか1項に記載の積層セラミック電子部品。
  6. 前記セラミック本体の上面及び下面の少なくとも一面と前記容量形成層の間に配置された保護層の厚さTcと、前記第1及び第2ダミー電極が配置された領域の全体の厚さTdが、0.1×Tc≦Td<0.99×Tcを満たす、請求項1からのいずれか1項に記載の積層セラミック電子部品。
  7. 上部に第1及び第2電極パッドを有する印刷回路基板と、
    前記印刷回路基板上に設置された請求項1からのいずれか1項に記載の積層セラミック電子部品と、を含む、積層セラミック電子部品の実装基板。
JP2016026149A 2015-02-13 2016-02-15 積層セラミック電子部品及びその実装基板 Active JP6828956B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150022130A KR102149791B1 (ko) 2015-02-13 2015-02-13 적층 세라믹 전자부품 및 그 실장 기판
KR10-2015-0022130 2015-02-13

Publications (2)

Publication Number Publication Date
JP2016149555A JP2016149555A (ja) 2016-08-18
JP6828956B2 true JP6828956B2 (ja) 2021-02-10

Family

ID=56621303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016026149A Active JP6828956B2 (ja) 2015-02-13 2016-02-15 積層セラミック電子部品及びその実装基板

Country Status (3)

Country Link
US (1) US10283267B2 (ja)
JP (1) JP6828956B2 (ja)
KR (1) KR102149791B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102634911B1 (ko) * 2018-05-03 2024-02-07 엘지이노텍 주식회사 압전 소자, 이 소자를 포함하는 압전 액츄에이터, 및 이 엑츄에이터를 포함하는 압전 모듈
KR102494327B1 (ko) * 2018-08-02 2023-02-01 삼성전기주식회사 적층형 커패시터
KR102653215B1 (ko) * 2018-10-10 2024-04-01 삼성전기주식회사 적층 세라믹 전자부품
KR20190121202A (ko) 2018-10-10 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
KR20190116137A (ko) * 2019-07-17 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20190116176A (ko) * 2019-09-19 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
US20210327646A1 (en) * 2020-04-20 2021-10-21 Kemet Electronics Corporation Multi-Terminal MLCC for Improved Heat Dissipation
JP7235028B2 (ja) * 2020-11-26 2023-03-08 Tdk株式会社 積層チップバリスタ
KR20220081632A (ko) * 2020-12-09 2022-06-16 삼성전기주식회사 적층형 전자 부품
US11869718B2 (en) * 2020-12-15 2024-01-09 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same mounted thereon

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316086A (ja) * 1995-05-19 1996-11-29 Murata Mfg Co Ltd 積層セラミック電子部品
JP2000012377A (ja) 1998-06-17 2000-01-14 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP4418969B2 (ja) * 2005-06-03 2010-02-24 株式会社村田製作所 積層セラミックコンデンサ
CN101868838B (zh) 2007-11-22 2011-11-09 株式会社村田制作所 层叠陶瓷电子元件
JP2012156315A (ja) 2011-01-26 2012-08-16 Murata Mfg Co Ltd 積層セラミック電子部品
JP2013051392A (ja) * 2011-08-02 2013-03-14 Murata Mfg Co Ltd 積層セラミック電子部品
JP5482763B2 (ja) 2011-10-24 2014-05-07 株式会社村田製作所 電子部品
KR101514509B1 (ko) * 2013-02-26 2015-04-22 삼성전기주식회사 다층 세라믹 소자
KR102122935B1 (ko) * 2013-03-29 2020-06-26 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101525666B1 (ko) 2013-07-11 2015-06-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101565645B1 (ko) * 2013-07-11 2015-11-03 삼성전기주식회사 적층 커패시터 소자
KR102076147B1 (ko) 2013-12-16 2020-02-11 삼성전기주식회사 적층 세라믹 커패시터
KR20150072804A (ko) 2013-12-20 2015-06-30 삼성전기주식회사 적층 세라믹 커패시터
US9330849B2 (en) * 2014-02-21 2016-05-03 Apple Inc. Non-uniform dielectric layer capacitor for vibration and acoustics improvement
KR102149790B1 (ko) * 2015-02-13 2020-08-31 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판

Also Published As

Publication number Publication date
JP2016149555A (ja) 2016-08-18
US10283267B2 (en) 2019-05-07
KR20160099880A (ko) 2016-08-23
US20160240311A1 (en) 2016-08-18
KR102149791B1 (ko) 2020-08-31

Similar Documents

Publication Publication Date Title
JP6828956B2 (ja) 積層セラミック電子部品及びその実装基板
JP6828955B2 (ja) 積層セラミック電子部品及びその実装基板
US9208949B2 (en) Multilayer ceramic capacitor
JP6544803B2 (ja) 積層セラミック電子部品及びその実装基板
KR102163046B1 (ko) 칩 부품
US9685271B2 (en) Multilayer ceramic electronic component and board having the same
US9659710B2 (en) Multilayer ceramic component and board having the same
KR101548793B1 (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 실장 기판 및 적층 세라믹 커패시터의 제조 방법
KR101504015B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9633785B2 (en) Multilayer ceramic electronic component and board having the same
JP6552050B2 (ja) 積層セラミック電子部品
US10438748B2 (en) Multilayer electronic component and board having the same
KR101832611B1 (ko) 적층형 커패시터 및 그 실장 기판
KR102149786B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9460856B2 (en) Multilayer ceramic capacitor and board having the same
JP2021022725A (ja) 電子部品及びその実装基板
KR102193958B1 (ko) 적층 세라믹 전자 부품
JP7151995B2 (ja) 積層型キャパシタ及びその実装基板
KR20190116138A (ko) 적층형 커패시터 및 그 실장 기판
KR102064009B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201023

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201023

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201030

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210114

R150 Certificate of patent or registration of utility model

Ref document number: 6828956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250