JP5482763B2

JP5482763B2 - 電子部品

Info

Publication number: JP5482763B2
Application number: JP2011233106A
Authority: JP
Inventors: 善弘大塚
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2011-10-24
Filing date: 2011-10-24
Publication date: 2014-05-07
Anticipated expiration: 2031-10-24
Also published as: CN202855551U; JP2013093374A

Description

本発明は、電子部品に関し、より特定的には、コンデンサを内蔵している電子部品に関する。

従来の電子部品としては、例えば、特許文献１に記載のチップ型電子部品が知られている。図２２は、特許文献１に記載のチップ型電子部品５００の断面構造図である。

チップ型電子部品５００は、図２２に示すように、積層体５０２、外部電極５０４ａ，５０４ｂ、補強層５０６及びコンデンサＣを備えている。積層体５０２は、複数のセラミック層が積層されて構成されており、直方体状をなしている。外部電極５０４ａ，５０４ｂはそれぞれ、積層体５０２の互いに対向する端面を覆うように設けられており、上面、下面及び側面に折り返されている。

コンデンサＣは、積層体５０２内に内蔵されており、複数のコンデンサ導体層がセラミック層と交互に積層されて構成されている。補強層５０６は、積層体５０２に内蔵されており、コンデンサＣよりも積層方向の上側及び下側に設けられている。補強層５０６は、積層方向から平面視したときに、外部電極５０４ａ，５０４ｂの端部と重なっている。

以上のように構成されたチップ型電子部品５００では、曲げや引っ張り等の機械的応力に対する耐久性が高い。より詳細には、回路基板に実装後、回路基板を分割する場合があるが、その際、チップ型電子部品に曲げ応力が加わって、外部電極５０４ａと５０４ｂ近傍にクラックが形成される。しかし、チップ型電子部品５００では、補強層５０６が設けられているため、外部電極５０４ａ，５０４ｂ近傍にクラックが形成されたとしても、補強層５０６でクラックの伸展を抑制している。すなわち、チップ型電子部品５００では、曲げや引っ張り等の機械的応力に対する耐久性が高い。

しかしながら、チップ型電子部品５００では、依然として、積層体５０２にクラックが形成され、クラックがコンデンサ導体層に到達する場合がある。なぜなら、チップ型電子部品５００では、コンデンサ電極に加えて補強層５０６を持つため、電極枚数が増加し構造欠陥が発生し易くなるため、補強層５０６及びコンデンサ導体層の厚みを薄く形成する必要がある。このように補強層５０６及びコンデンサ導体層を薄く形成すると、補強層５０６及びコンデンサ導体層には、空孔が多く形成されることになるため、補強層５０６を避けて空孔を通過するようにクラックがコンデンサ導体層近くまで伸展する。その結果、クラックを通して水分がコンデンサ導体層に侵入し、コンデンサとしての信頼性を低下させてしまうことになる。

特開２００２−７５７８０号公報

そこで、本発明の目的は、ダミー導体層を超えてコンデンサ導体近くにまでクラックが到達することを抑制できる電子部品を提供することである。

本発明の一形態に係る電子部品によれば、複数の誘電体層が積層されてなる積層体であって、積層方向の両端に位置し互いに対向している上面及び底面、互いに対向している２つの側面、並びに、互いに対向している２つの端面を有している直方体状の積層体と、前記誘電体層上に設けられているコンデンサ導体層であって、コンデンサを構成しているコンデンサ導体層と、前記端面を覆っていると共に、前記上面及び前記底面に折り返されている外部電極と、前記複数のコンデンサ導体が設けられている前記誘電体層よりも前記底面の近くに位置している前記誘電体層上に設けられているダミー導体層であって、積層方向から平面視したときに、前記外部電極における該底面に折り返されている部分の先端と重なっているダミー導体層と、を備えており、前記ダミー導体層の厚みは、前記コンデンサ導体層の厚みよりも大きく、前記コンデンサ導体層のカバレッジは、６０％以上７０％未満であり、前記ダミー導体層のカバレッジは、７０％以上１００％以下であること、を特徴とする。

本発明によれば、ダミー導体層を超えてコンデンサ導体近くにまでクラックが到達することを抑制できる。

一実施形態に係る電子部品の外観斜視図である。図１の電子部品の積層体の分解斜視図である。図１の電子部品の断面構造図である。比較例に用いた電子部品の断面構造図である。解析結果を示したグラフである。第１の変形例に係る電子部品の断面構造図である。第２の変形例に係る電子部品の断面構造図である。第３の変形例に係る電子部品の断面構造図である。第４の変形例に係る電子部品の断面構造図である。第５の変形例に係る電子部品の内部平面図である。第６の変形例に係る電子部品の内部平面図である。第７の変形例に係る電子部品の内部平面図である。第８の変形例に係る電子部品の内部平面図である。第９の変形例に係る電子部品の断面構造図である。第９の変形例に係る電子部品の内部平面図である。第１０の変形例に係る電子部品の断面構造図である。第１１の変形例に係る電子部品の断面構造図である。第１２の変形例に係る電子部品の内部平面図である。第１３の変形例に係る電子部品の内部平面図である。第１４の変形例に係る電子部品の内部平面図である。第１５の変形例に係る電子部品の内部平面図である。特許文献１に記載のチップ型電子部品の断面構造図である。

以下に、本発明の実施形態に係る電子部品について図面を参照しながら説明する。

（電子部品の構成）
まず、一実施形態に係る電子部品の構成について図面を参照しながら説明する。図１は、一実施形態に係る電子部品１０の外観斜視図である。図２は、図１の電子部品１０の積層体１１の分解斜視図である。図２では、セラミック層１７ｇ〜１７ｉについては省略してある。図３は、図１の電子部品の断面構造図である。以下では、積層体１１の積層方向をｚ軸方向と定義する。積層体１１をｚ軸方向から平面視したときに、積層体１１の長辺が延在している方向をｘ軸方向と定義する。積層体１１をｚ軸方向から平面視したときに、積層体１１の短辺が延在している方向をｙ軸方向と定義する。

電子部品１０は、チップコンデンサであり、図１ないし図３に示すように、積層体１１、外部電極１２（１２ａ，１２ｂ）、コンデンサ導体層３０（３０ａ〜３０ｄ），３１（３１ａ〜３１ｃ）（図１には図示せず）及びダミー導体層４０（４０ａ〜４０ｆ），４１（４１ａ〜４１ｆ）（図１には図示せず）を備えている。

積層体１１は、ｚ軸方向の両端に位置している上面Ｓ１及び底面Ｓ２、互いに対向している端面Ｓ３，Ｓ４、並びに、互いに対向している側面Ｓ５，Ｓ６を有する直方体状をなしている。ただし、積層体１１は、面取りが施されることにより角及び稜線において丸みを帯びた形状をなしている。以下では、積層体１１において、ｚ軸方向の正方向側の面を上面Ｓ１とし、ｚ軸方向の負方向側の面を底面Ｓ２とする。また、ｘ軸方向の負方向側の面を端面Ｓ３とし、ｘ軸方向の正方向側の面を端面Ｓ４とする。また、ｙ軸方向の正方向側の面を側面Ｓ５とし、ｙ軸方向の負方向側の面を側面Ｓ６とする。底面Ｓ２は、電子部品１０が回路基板に実装される際に、該回路基板の主面と対向する実装面である。

積層体１１は、図２に示すように、複数のセラミック層（誘電体層）１７（１７ａ〜１７ｏ）がｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層されることにより構成されている。セラミック層１７は、長方形状をなしており、ＢａＴｉＯ₃を主成分としＢｉ₂Ｏ₃を含む誘電体セラミックにより作製されている。以下では、セラミック層１７のｚ軸方向の正方向側の主面を表面と称し、セラミック層１７のｚ軸方向の負方向側の主面を裏面と称す。

積層体１１の上面Ｓ１は、ｚ軸方向の最も正方向側に設けられているセラミック層１７ａの表面により構成されている。積層体１１の底面Ｓ２は、ｚ軸方向の最も負方向側に設けられているセラミック層１７ｏの裏面により構成されている。また、端面Ｓ３は、セラミック層１７ａ〜１７ｏのｘ軸方向の負方向側の短辺が連なることによって構成されている。端面Ｓ４は、セラミック層１７ａ〜１７ｏのｘ軸方向の正方向側の短辺が連なることによって構成されている。側面Ｓ５は、セラミック層１７ａ〜１７ｏのｙ軸方向の正方向側の長辺が連なることによって構成されている。側面Ｓ６は、セラミック層１７ａ〜１７ｏのｙ軸方向の負方向側の長辺が連なることによって構成されている。

コンデンサ導体層３０ａ〜３０ｄ，３１ａ〜３１ｃは、Ａｌ、Ｎｉ，Ｃｕなどを主成分とする材料により作製されている導体層であり、セラミック層１７を介して互いに対向することによってコンデンサを構成している。

コンデンサ導体層３０ａ〜３０ｄはそれぞれ、図２及び図３に示すように、セラミック層１７ｅ，１７ｇ，１７ｉ，１７ｋの表面上に設けられており、積層体１１に内蔵されている。コンデンサ導体層３０ａ〜３０ｄは、長方形状をなしており、セラミック層１７ｅ，１７ｇ，１７ｉ，１７ｋのｘ軸方向の負方向側の短辺に引き出されている。

コンデンサ導体層３１ａ〜３１ｃはそれぞれ、図２及び図３に示すように、セラミック層１７ｆ，１７ｈ，１７ｊの表面上に設けられており、積層体１１に内蔵されている。コンデンサ導体層３１ａ〜３１ｃは、長方形状をなしており、セラミック層１７ｆ，１７ｈ，１７ｊのｘ軸方向の正方向側の短辺に引き出されている。コンデンサ導体層３０ａ〜３０ｄとコンデンサ導体層３１ａ〜３１ｃとは、ｚ軸方向から平面視したときに、重なりあっている。これにより、コンデンサ導体層３０，３１間にはコンデンサＣが形成されている。

外部電極１２ａ，１２ｂは、Ａｇ、Ｃｕ、Ｎｉペーストが塗布されて形成される電極である。外部電極１２ａは、端面Ｓ３を覆っていると共に、上面Ｓ１、底面Ｓ２及び側面Ｓ５，Ｓ６とに折り返されている。また、外部電極１２ａは、コンデンサ導体層３０ａ〜３０ｄに接続されている。より詳細には、外部電極１２ａは、コンデンサ導体層３０ａ〜３０ｄが端面Ｓ３から露出している部分を覆うように、積層体１１の端面Ｓ３の全面を覆っている。

外部電極１２ｂは、端面Ｓ４を覆っていると共に、上面Ｓ１、底面Ｓ２及び側面Ｓ５，Ｓ６とに折り返されている。また、外部電極１２ｂは、コンデンサ導体層３１ａ〜３１ｃに接続されている。より詳細には、外部電極１２ｂは、コンデンサ導体層３１ａ〜３１ｃが端面Ｓ４から露出している部分を覆うように、積層体１１の端面Ｓ４の全面を覆っている。

ダミー導体層４０ａ〜４０ｆ，４１ａ〜４１ｆは、Ａｌ、Ｎｉ、Ｃｕを主成分とする材料により作製されている導体層である。ダミー導体層４０ａ〜４０ｃ，４１ａ〜４１ｃはそれぞれ、コンデンサ導体層３０ａ〜３０ｄ，３１ａ〜３１ｃが設けられているセラミック層１７ｅ〜１７ｋよりも上面Ｓ１の近くに位置しているセラミック層１７ｂ〜１７ｄの表面上に設けられている。ダミー導体層４０ｄ〜４０ｆ，４１ｄ〜４１ｆはそれぞれ、コンデンサ導体層３０ａ〜３０ｄ，３１ａ〜３１ｃが設けられているセラミック層１７ｅ〜１７ｋよりも底面Ｓ２の近くに位置しているセラミック層１７ｌ〜１７ｎの表面上に設けられている。

ダミー導体層４０ａ〜４０ｆは、長方形状をなしており、セラミック層１７ｂ〜１７ｄ，１７ｌ〜１７ｎのｘ軸方向の負方向側の短辺に引き出されている。これにより、ダミー導体層４０ａ〜４０ｆは、外部電極１２ａに接続されている。また、ダミー導体層４０ａ〜４０ｃは、ｚ軸方向から平面視したときに、図３に示すように、外部電極１２ａにおける上面Ｓ１に折り返されている部分の先端Ｔａと重なっている。ダミー導体層４０ｄ〜４０ｆは、ｚ軸方向から平面視したときに、図３に示すように、外部電極１２ａにおける底面Ｓ２に折り返されている部分の先端Ｔｂと重なっている。

ダミー導体層４１ａ〜４１ｆは、長方形状をなしており、セラミック層１７ｂ〜１７ｄ，１７ｌ〜１７ｎのｘ軸方向の正方向側の短辺に引き出されている。これにより、ダミー導体層４１ａ〜４１ｆは、外部電極１２ｂに接続されている。また、ダミー導体層４１ａ〜４１ｃは、ｚ軸方向から平面視したときに、図３に示すように、外部電極１２ｂにおける上面Ｓ１に折り返されている部分の先端Ｔｃと重なっている。ダミー導体層４１ｄ〜４１ｆは、ｚ軸方向から平面視したときに、図３に示すように、外部電極１２ｂにおける底面Ｓ２に折り返されている部分の先端Ｔｄと重なっている。

ところで、電子部品１０では、クラックがコンデンサ導体層へ到達することを抑制するため、ダミー導体層４０，４１の空孔量を減らし、カバレッジを増加させている。ダミー導体層４０，４１のカバレッジは、７０％以上１００％以下であることが好ましい。複数枚のダミー導体層を有する場合は、すべて上記範囲内であることが好ましい。また、積層体１１の構造欠陥を防止するため、コンデンサ導体層３０，３１は薄く、カバレッジは６０％以上７０％未満であることが好ましい。

カバレッジは、コンデンサ導体層３０，３１及びダミー導体層４０，４１をｚ軸方向から平面視したときに、コンデンサ導体層３０，３１及びダミー導体層４０，４１の面積に対するコンデンサ導体層３０，３１及びダミー導体層４０，４１に形成されている空孔の面積の割合を１００％から減算した値である。ダミー導体層が複数枚ある場合は、各層の平均値とする。カバレッジの測定は、以下の手順により行われる。

まず、電子部品１０のセラミック層１７を剥離して、コンデンサ導体層３０，３１及びダミー導体層４０，４１を露出させて、ＳＥＭにより撮影を行う。ＳＥＭにより得られた画像に２値化処理を施して、コンデンサ導体層３０，３１及びダミー導体層４０，４１の隙間（空孔）から見えるセラミック層１７の面積を求める。そして、コンデンサ導体層３０，３１及びダミー導体層４０，４１の隙間（空孔）から見えるセラミック層１７の面積をコンデンサ導体層３０，３１及びダミー導体層４０，４１の面積で割って１００を掛けた値を１００％から減算する。これにより、カバレッジが算出される。

（電子部品の製造方法）
次に、電子部品１０の製造方法について説明する。なお、図面は、図１ないし図３を援用する。

まず、ＢａＴｉＯ₃、Ｂｉ₂Ｏ₃、ＢａＣＯ₃の原料粉末に対して、ポリビニルブチラール系バインダ及びエタノール等の有機溶剤を加えてボールミルに投入し、湿式調合を行って、セラミックスラリーを得る。原料粉末は、ＢａＴｉＯ₃が１００モル部、Ｂｉ₂Ｏ₃が３モル部、ＢａＣＯ₃が２モル部の割合で混合されて構成されている。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、セラミック層１７となるべきセラミックグリーンシートを作製する。セラミック層１７となるべきセラミックグリーンシートの厚さは、例えば、６μｍである。

次に、セラミック層１７となるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法で塗布することにより、コンデンサ導体層３０，３１及びダミー導体層４０，４１を形成する。導電性材料からなるペーストは、金属粉末に、有機バインダ及び有機溶剤が加えられたものである。金属粉末は、Ａｌ、Ｃｕ、Ｎｉである。コンデンサ導体層３０，３１の厚さは、０．１μｍ以上２．０μｍ以下である。ダミー導体層４０，４１の厚さは、０．１μｍ以上１０．０μｍ以下である。

次に、セラミック層１７となるべきセラミックグリーンシートを積層して未焼成のマザー積層体を得る。この後、未焼成のマザー積層体に対して、静水圧プレスにて圧着を施す。

次に、未焼成のマザー積層体を所定寸法にカットして、複数の未焼成の積層体１１を得る。この後、積層体１１の表面に、バレル研磨加工等の研磨加工を施す。

次に、未焼成の積層体１１を大気中で２７０℃に加熱して、未焼成の積層体１１中のバインダを燃焼させる。更に、未焼成の積層体１１を焼成する。焼成温度は、例えば、６５０℃である。

次に、積層体１１に外部電極１２を形成する。具体的には、公知のディップ法やスリット工法等により、積層体１１の表面にＢｉ₂Ｏ₃−ＳｉＯ₂−ＢａＯ系ガラスフリットを含有するＡｇペーストを塗布する。そして、大気中でＡｇ、Ｃｕ、Ｎｉペーストを６００〜９００℃で焼付けを行うことにより、外部電極１２を形成する。以上の工程により、電子部品１０が完成する。

（効果）
以上の電子部品１０によれば、以下に説明するように、カバレッジが高く空孔が少なくカバレッジが高いため、積層体１１にクラックが形成されても、ダミー導体層によってコンデンサ導体層付近にまでクラックが到達することが抑制され、水分が侵入せずにコンデンサとして信頼性を高めることが可能になる。

電子部品１０では、ダミー導体層４０ｄ〜４０ｆ，４１ｄ〜４１ｆはそれぞれ、コンデンサ導体層３０ａ〜３０ｄ，３１ａ〜３１ｃが設けられているセラミック層１７ｅ〜１７ｋよりも底面Ｓ２の近くに位置しているセラミック層１７ｌ〜１７ｎの表面上に設けられている。更に、ダミー導体層４０ｄ〜４０ｆは、ｚ軸方向から平面視したときに、図３に示すように、外部電極１２ａにおける底面Ｓ２に折り返されている部分の先端Ｔｂと重なっている。ダミー導体層４１ｄ〜４１ｆは、ｚ軸方向から平面視したときに、図３に示すように、外部電極１２ｂにおける底面Ｓ２に折り返されている部分の先端Ｔｄと重なっている。更に、ダミー導体層４０，４１のｚ軸方向の厚みは、コンデンサ導体層３０，３１のｚ軸方向の厚みよりも大きい。これにより、基板分割工程時に、電子部品１０及び回路基板に歪みが発生して外部電極１２ａ，１２ｂが引っ張られることにより、先端Ｔｂ，Ｔｄからｚ軸方向の正方向側に向かって延びるクラックが発生したとしても、ダミー導体層４０、４１において、厚みが大きい（すなわち、カバレッジが高い）ため、該クラックは、ダミー導体層４０ｆ，４１ｆよりｚ軸方向の正方向側に進行することが抑制される。その結果、積層体１１にコンデンサ導体層３０，３１へ到達するほどのクラックが形成されることが抑制される。

また、電子部品１０では、ダミー導体層４０，４１が厚く形成され、コンデンサ導体層３０，３１は厚く形成されない。そのため、積層体１１の構造欠陥を防止できる。

また、外部電極１２ａ，１２ｂには、めっきが施されている。そのため、めっき処理の際に、積層体１１内にめっき液が侵入するおそれがある。しかしながら、電子部品１０では、ダミー導体層４０，４１のカバレッジが高いので、積層体１１内にめっき液が侵入することが抑制される。

また、セラミック層１７の破壊靭性値は、３ＭＰａ√ｍ〜７ＭＰａ√ｍである。一方、カバレッジの高いダミー導体層４０，４１の破壊靭性値は、セラミック層７の破壊靭性値の１０倍以上である。したがって、電子部品１０において、破損しやすい先端Ｔｂ，Ｔｄ近傍にダミー導体層４０，４１が設けられることにより、積層体１１の破損が抑制される。

また、電子部品１０では、外部電極１２ａ，１２ｂの先端Ｔａ〜Ｔｄがダミー導体層４０，４１と同電位で、かつ、ダミー導体層４０，４１のカバレッジが高くなっているために、外部電極１２ａ，１２ｂの先端Ｔａ〜Ｔｄから流れる漏れ電流がコンデンサ導体層３０，３１に入力することが抑制される。

（シミュレーション結果）
本願発明者は、電子部品１０が奏する効果をより明確にするために、以下に説明するシミュレーションを行った。図４は、比較例に用いた電子部品１１０の断面構造図である。

本願発明者は、電子部品１０の構成を有する第１のモデル及び電子部品１１０の構成を有する第２のモデルを作成した。第１のモデルと第２のモデルとの相違点は、ダミー導体層４０，４１の有無である。そして、第１のモデル及び第２のモデルにおいて、外部電極１２ｂの先端Ｔｄで発生したクラックの進行を解析した。図５は、解析結果を示したグラフである。横軸は、ｘ座標を示し、縦軸は、ｚ座標を示している。ｘ座標の原点は端面Ｓ３であり、及びｚ座標の原点は上面Ｓ１である。

図５によれば、第２のモデルでは、第１のモデルでダミー導体層４１が設けられている位置を通過してｚ軸方向の正方向側に進行していることが分かる。一方、第１のモデルでは、クラックは、ダミー導体層４１が設けられている位置において、ｚ軸方向の正方向側への進行をやめて、ダミー導体層４１に沿ってｘ軸方向の正方向側へと進行していることが分かる。すなわち、クラックは、残留応力が高い部分を進行している。本シミュレーションによれば、カバレッジが高く厚みの大きいダミー導体層４０，４１が設けられることにより残留応力が高くなり、大きなクラックの進行方向を制御できていることが分かる。

（第１の変形例）
以下に、第１の変形例に係る電子部品１０ａについて図面を参照しながら説明する。図６は、第１の変形例に係る電子部品１０ａの断面構造図である。

図６に示すように、ダミー導体層４０，４１は、上面Ｓ１及び底面Ｓ２の近傍に設けられていてもよい。すなわち、ダミー導体層４０，４１は、コンデンサ導体層３０，３１から離されて設けられている。これにより、ダミー導体層４０，４１とコンデンサ導体層３０，３１との間において静電容量が発生することが抑制される。その結果、電子部品１０ａでは、目標の静電容量値を得るための設計が容易となる。

また、ダミー導体層４０，４１がコンデンサ導体層３０，３１から離れていると、ダミー導体層４０，４１とコンデンサ導体層３０，３１との間に発生する静電容量が小さくなるので、ダミー導体層４０，４１に積みずれが発生しても、該静電容量の変動値が小さくて済む。その結果、電子部品１０ａでは、目標の静電容量値を得るための設計が容易となる。

（第２の変形例）
以下に、第２の変形例に係る電子部品１０ｂについて図面を参照しながら説明する。図７は、第２の変形例に係る電子部品１０ｂの断面構造図である。

図７に示すように、ダミー導体層４０，４１は、コンデンサ導体層３０，３１の近傍に設けられていてもよい。すなわち、ダミー導体層４０，４１は、上面Ｓ１及び底面Ｓ２から離されて設けられている。これにより、積層体１１のｚ軸方向の両端にダミー導体層４０，４１が位置しなくなる。その結果、積層体１１において、ダミー導体層４０，４１とセラミック層１７との間で相関剥離が発生することが抑制される。

（第３の変形例及び第４の変形例）
以下に、第３の変形例に係る電子部品１０ｃ及び第４の変形例に係る電子部品１０ｄについて図面を参照しながら説明する。図８は、第３の変形例に係る電子部品１０ｃの断面構造図である。図９は、第４の変形例に係る電子部品１０ｄの断面構造図である。

図８及び図９に示すように、ダミー導体層４０，４１のｘ軸方向の端部は、揃っていなくてもよい。なお、電子部品１０ｃにおいて、ｚ軸方向の正方向側から平面視したときに、外部電極１２ａ，１２ｂの先端Ｔａ〜Ｔｄと重なっているダミー導体層は、ダミー導体層４０ｃ，４０ｄ，４１ｃ，４１ｄである。同様に、電子部品１０ｄにおいて、ｚ軸方向の正方向側から平面視したときに、外部電極１２ａ，１２ｂの先端Ｔａ〜Ｔｄと重なっているダミー導体層は、ダミー導体層４０ａ，４０ｆ，４１ａ，４１ｆである。

（第５の変形例及び第６の変形例）
以下に、第５の変形例に係る電子部品１０ｅ及び第６の変形例に係る電子部品１０ｆについて図面を参照しながら説明する。図１０は、第５の変形例に係る電子部品１０ｅの内部平面図である。図１１は、第６の変形例に係る電子部品１０ｆの内部平面図である。

図１０及び図１１に示すように、ダミー導体層４０は、外部電極１２ａの端面Ｓ３に形成されている部分のみならず、外部電極１２ａの側面Ｓ５，Ｓ６に形成されている部分にも接続されていてもよい。同様に、ダミー導体層４１は、外部電極１２ｂの端面Ｓ４に形成されている部分のみならず、外部電極１２ｂの側面Ｓ５，Ｓ６に形成されている部分にも接続されていてもよい。

以上のような構成を有する電子部品１０ｅ，１０ｆでは、ダミー導体層４０，４１のｙ軸方向の幅が広くなる。これにより、側面Ｓ５又は側面Ｓ６が実装面として用いられて電子部品１０ｅ，１０ｆが回路基板に実装されたとしても、積層体１１にクラックが発生することを抑制することが可能となる。

（第７の変形例及び第８の変形例）
以下に、第７の変形例に係る電子部品１０ｇ及び第８の変形例に係る電子部品１０ｈについて図面を参照しながら説明する。図１２は、第７の変形例に係る電子部品１０ｇの内部平面図である。図１３は、第８の変形例に係る電子部品１０ｈの内部平面図である。

図１２及び図１３に示すように、ダミー導体層４０，４１は、複数に分割されていてもよい。

（第９の変形例）
以下に、第９の変形例に係る電子部品１０ｉについて図面を参照しながら説明する。図１４は、第９の変形例に係る電子部品１０ｉの断面構造図である。図１５は、第９の変形例に係る電子部品１０ｉの内部平面図である。

図１４及び図１５に示すように、ダミー導体層４０，４１は、外部電極１２ａ，１２ｂに接続されていなくてもよい。

以上のように、ダミー導体層４０，４１が外部電極１２ａ，１２ｂに接続されないことにより、ダミー導体層４０，４１の面積が小さくなる。その結果、ダミー導体層４０，４１が設けられているセラミック層１７間において層間剥離が発生することが抑制される。

また、ダミー導体層４０，４１が外部電極１２ａ，１２ｂに接続されないことにより、積層体１１の端面Ｓ３，Ｓ４及び側面Ｓ５，Ｓ６にダミー導体層４０，４１が露出しなくなる。そのため、積層体１１のカット時やバレル時に、ダミー導体層４０，４１が設けられているセラミック層１７間において層間剥離が発生することが抑制される。更に、ダミー導体層４０，４１が設けられているセラミック層１７間から水分が侵入することが抑制される。

（第１０の変形例）
以下に、第１０の変形例に係る電子部品１０ｊについて図面を参照しながら説明する。図１６は、第１０の変形例に係る電子部品１０ｊの断面構造図である。

図１６に示すように、ダミー導体層４０，４１は、上面Ｓ１及び底面Ｓ２の近傍に設けられていてもよい。これにより、第１の変形例に係る電子部品１０ａと同様に、電子部品１０ｊでは、目標の静電容量値を得るための設計が容易となる。

（第１１の変形例）
以下に、第１１の変形例に係る電子部品１０ｋについて図面を参照しながら説明する。図１７は、第１１の変形例に係る電子部品１０ｋの断面構造図である。

図１７に示すように、ダミー導体層４０，４１は、コンデンサ導体層３０，３１の近傍に設けられていてもよい。これにより、第２の変形例に係る電子部品１０ｂと同様に、電子部品１０ｋでは、積層体１１において、ダミー導体層４０，４１とセラミック層１７との間で相関剥離が発生することが抑制される。

（第１２の変形例及び第１３の変形例）
以下に、第１２の変形例に係る電子部品１０ｌ及び第１３の変形例に係る電子部品１０ｍについて図面を参照しながら説明する。図１８は、第１２の変形例に係る電子部品１０ｌの内部平面図である。図１９は、第１３の変形例に係る電子部品１０ｍの内部平面図である。

図１８及び図１９に示すように、ダミー導体層４０は、外部電極１２ａの側面Ｓ５，Ｓ６に形成されている部分においてのみ接続されていてもよい。同様に、ダミー導体層４１は、外部電極１２ｂの側面Ｓ５，Ｓ６に形成されている部分においてのみ接続されていてもよい。

（第１４の変形例及び第１５の変形例）
以下に、第１４の変形例に係る電子部品１０ｎ及び第１５の変形例に係る電子部品１０ｏについて図面を参照しながら説明する。図２０は、第１４の変形例に係る電子部品１０ｎの内部平面図である。図２１は、第１５の変形例に係る電子部品１０ｏの内部平面図である。

図２０及び図２１に示すように、ダミー導体層４０，４１は、複数に分割されていてもよい。

（その他の実施形態）
以上のように構成された電子部品は、前記実施形態に係る電子部品１０，１０ａ〜１０ｏに限らず、その要旨の範囲内において変更可能である。

電子部品１０の製造方法では、ダミー導体層４０，４１は、印刷法により形成されるとしたが、他の方法によって形成されてもよい。他の方法とは、例えば、金属箔をセラミックグリーンシートに貼り付けてダミー導体層４０，４１を形成する方法や、射出成形によってダミー導体層４０，４１を形成する方法等が挙げられる。

まず、金属箔をセラミックグリーンシートに貼り付けてダミー導体層４０，４１を形成する方法について説明する。

金属箔をフィルムに静電気により貼りつける。次に、セラミックグリーンシートのダミー導体層４０，４１を形成する部分に接着剤を印刷する。金属箔が貼り付けられたフィルムをセラミックグリーンシートに貼り合わせ、フィルムのみをセラミックグリーンシートから剥離する。これにより、ダミー導体層４０，４１が形成される。

また、金属箔をセラミックグリーンシートに貼り付けてダミー導体層４０，４１を形成する方法は、以下の射出成型によって実現されてもよい。

具体的には、セラミックグリーンシートのダミー導体層４０，４１を形成する部分に、カーボン入りのセラミックペーストを印刷し積層、カット、焼成する。カーボン入りの部分にセラミックペーストを塗った部分が焼失し、空洞となる。その空洞に金属ペーストを注入することによりダミー導体層４０，４１を形成する。

以上のように、本発明は、電子部品に有用であり、特に、ダミー導体層を超えてコンデンサ導体近くにまでクラックが到達することを抑制できる点で優れている。

Ｓ１上面
Ｓ２底面
Ｓ３，Ｓ４端面
Ｓ５，Ｓ６側面
Ｔａ〜Ｔｄ先端
１０，１０ａ〜１０ｏ電子部品
１１積層体
１２ａ，１２ｂ外部電極
１７ａ〜１７ｏセラミック層
３０ａ〜３０ｄ，３１ａ〜３１ｃコンデンサ導体層
４０ａ〜４０ｆ，４１ａ〜４１ｆダミー導体層

Claims

複数の誘電体層が積層されてなる積層体であって、積層方向の両端に位置し互いに対向している上面及び底面、互いに対向している２つの側面、並びに、互いに対向している２つの端面を有している直方体状の積層体と、
前記誘電体層上に設けられているコンデンサ導体層であって、コンデンサを構成しているコンデンサ導体層と、
前記端面を覆っていると共に、前記上面及び前記底面に折り返されている外部電極と、
前記複数のコンデンサ導体が設けられている前記誘電体層よりも前記底面の近くに位置している前記誘電体層上に設けられているダミー導体層であって、積層方向から平面視したときに、前記外部電極における該底面に折り返されている部分の先端と重なっているダミー導体層と、
を備えており、
前記ダミー導体層の厚みは、前記コンデンサ導体層の厚みよりも大きく、
前記コンデンサ導体層のカバレッジは、６０％以上７０％未満であり、
前記ダミー導体層のカバレッジは、７０％以上１００％以下であること、
を特徴とする電子部品。
カバレッジは、前記ダミー導体層を積層方向から平面視したときに、該ダミー導体層の面積に対する該ダミー導体層に形成されている空孔の面積の割合を１００％から減算した値であること、
を特徴とする請求項１に記載の電子部品。
前記ダミー導体層は、前記外部電極に接続されていること、
を特徴とする請求項１又は請求項２のいずれかに記載の電子部品。
前記ダミー導体層は、前記外部電極に接続されていないこと、
を特徴とする請求項１又は請求項２のいずれかに記載の電子部品。
前記外部電極は、２つの前記側面に折り返されていること、
を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。