JP5654102B2 - 積層セラミックキャパシタ及びその製造方法 - Google Patents

積層セラミックキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP5654102B2
JP5654102B2 JP2013166240A JP2013166240A JP5654102B2 JP 5654102 B2 JP5654102 B2 JP 5654102B2 JP 2013166240 A JP2013166240 A JP 2013166240A JP 2013166240 A JP2013166240 A JP 2013166240A JP 5654102 B2 JP5654102 B2 JP 5654102B2
Authority
JP
Japan
Prior art keywords
internal electrode
shaped
groove
multilayer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013166240A
Other languages
English (en)
Other versions
JP2013225715A (ja
Inventor
キム・ヒュン・ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013225715A publication Critical patent/JP2013225715A/ja
Application granted granted Critical
Publication of JP5654102B2 publication Critical patent/JP5654102B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、積層セラミックキャパシタ及びその製造方法に関し、より詳細には、機械的強度及び信頼性に優れた積層セラミックキャパシタ及びその製造方法に関する。
一般に、キャパシタ、インダクタ、圧電体素子、バリスタ又はサーミスター等のセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体と、当該本体の内部に形成された内部電極と、当該内部電極と接続されるようにセラミック本体の表面に設けられた外部電極とを備える。
セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層と、複数の誘電体層のうち一つの誘電体層を介して対向配置される内部電極と、当該内部電極に電気的に接続された外部電極とを含む。
積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという長所から、コンピュータ、ＰＤＡ、携帯電話等の移動通信装置の部品として広く用いられている。
近年、電子製品が小型化及び多機能化されるに伴い、チップ部品もまた小型化及び高機能化される傾向にあるため、積層セラミックキャパシタにおいてもサイズが小さく容量が大きい高容量製品が求められている。
一般に、積層セラミックキャパシタは、次の通り製造されることができる。まず、セラミックグリーンシートを製造し、当該セラミックグリーンシート上に導電性ペーストを印刷して内部電極を形成する。その後、当該内部電極が形成されたセラミックグリーンシートを数十〜数百層まで積層してグリーンセラミック積層体を製造する。次に、当該グリーンセラミック積層体を高温及び高圧で圧着して硬いグリーンセラミック積層体を製造し、切断工程を経てグリーンチップを製造する。次に、当該グリーンチップをか焼及び焼成した後、外部電極を形成して積層セラミックキャパシタを完成する。
近年、積層セラミックキャパシタの小型化及び大容量化に伴い、セラミック積層体の薄膜化及び多層化が試みられている。しかしながら、これにより、内部電極が形成されたセラミックグリーンシート層と内部電極が形成されていないセラミックグリーンシート層との間に厚さの差が発生し、圧着後には密度の差が発生する。
このような厚さ及び密度の差によって、セラミック本体には、クラック、ポア（ｐｏｒｅ)等の内部的な構造欠陥が発生するようになる。
本発明の目的は、機械的強度及び信頼性に優れた積層セラミックキャパシタ及びその製造方法を提供することである。
本発明の一実施形態は、対向する第１の側面及び第２の側面と当該第１の側面及び第２の側面を連結する第３の側面及び第４の側面とを有する積層本体と、当該積層本体の内部に形成され上記第３の側面又は第４の側面から所定の間隔をおいて形成される内部電極と、上記積層本体の上面及び下面の少なくとも一面に形成され上記第３の側面又は第４の側面と所定の間隔をおいて当該第３の側面又は第４の側面に沿って形成される溝部と、上記第３の側面及び第４の側面から上記積層本体の上面又は下面まで伸びて上記溝部を覆うように形成される外部電極とを含む積層セラミックキャパシタを提供する。
上記積層セラミックキャパシタは、上記積層本体の第１の側面及び第２の側面に形成される第１のサイド部及び第２のサイド部をさらに含むことができる。
上記第１のサイド部及び第２のサイド部は、上面及び下面の少なくとも一面に形成され、上記積層本体の第３の側面又は第４の側面と平行に形成される溝部を含むことができる。
上記溝部は、Ｖ状であることができる。
上記第１のサイド部及び第２のサイド部は、セラミックスラリーで形成されることができる。
上記積層セラミックキャパシタは、上記内部電極と所定の間隔をおいて当該内部電極と上記第３の側面又は第４の側面との間に所定の間隔で形成されるダミー電極をさらに含むことができる。
上記ダミー電極は、上記第３の側面又は第４の側面に一端が露出されることができる。
上記積層本体は、上記第１の側面及び第２の側面間の距離に該当する幅を有する複数の誘電体層が積層されて形成され、上記内部電極は、上記誘電体層の幅と同一の幅を有することができる。
上記積層セラミックキャパシタは、上記内部電極と所定の間隔をおいて上記誘電体層に形成され、当該誘電体層と同一の幅を有するダミー電極をさらに含むことができる。
上記内部電極は、一端が上記第３の側面に露出されて他端が上記第４の側面から所定の間隔をおいて形成される第１の内部電極と、一端が第４の側面に露出されて他端が上記第３の側面から所定の間隔をおいて形成される第２の内部電極とで構成されることができる。
本発明の他の実施形態は、複数のストライプ状の第１の内部電極パターンが所定の間隔をおいて形成された第１のセラミックグリーンシート及び複数のストライプ状の第２の内部電極パターンが所定の間隔をおいて形成された第２のセラミックグリーンシートを製造する段階と、上記ストライプ状の第１の内部電極パターンの中心部と上記ストライプ状の第２の内部電極パターン間の所定の間隔を有する部位とが重なるように上記第１のセラミックグリーンシートと上記第２のセラミックグリーンシートとを交互に積層してセラミックグリーンシート積層体を形成する段階と、上記ストライプ状の第１の内部電極パターン間の所定の間隔を有する部位及び上記ストライプ状の第２の内部電極パターン間の所定の間隔を有する部位に対応する上記セラミックグリーンシート積層体の上面及び下面の少なくとも一面に溝部を形成する段階と、上記セラミックグリーンシート積層体を切断する段階とを含む積層セラミックキャパシタの製造方法を提供する。
上記溝部を形成する段階は、上記セラミックグリーンシート積層体を加圧して行われることができる。
上記積層セラミックキャパシタの製造方法は、上記ストライプ状の第１の内部電極パターン間の所定の間隔を有する部位又は上記ストライプ状の第２の内部電極パターン間の所定の間隔を有する部位に第１のダミー電極パターン又は第２のダミー電極パターンを形成する段階をさらに含むことができる。
上記セラミックグリーンシート積層体を切断する段階は、上記セラミックグリーンシート積層体を一定の幅に切断して上記第１の内部電極及び第２の内部電極の末端が露出された側面を有し幅方向に形成される上記溝部を有する棒状の積層体に切断されるように行われ、当該棒状の積層体の第１の内部電極及び第２の内部電極の末端が露出された側面にセラミックスラリーで第１のサイド部及び第２のサイド部を形成する段階をさらに含むことができる。
上記積層セラミックキャパシタの製造方法は、上記第１のサイド部及び第２のサイド部を形成する段階の後に、上記第１の内部電極の中心部と第２の内部電極間の所定の間隔を有する部位とを同一の切断線に沿って切断して第１の内部電極又は第２の内部電極の一端がそれぞれ露出された第３の側面又は第４の側面を有する積層本体に切断する段階をさらに含むことができる。
上記積層セラミックキャパシタの製造方法は、上記積層本体の第３の側面又は第４の側面から当該積層本体の上面又は下面に伸びて上記溝部を覆う外部電極を形成する段階をさらに含むことができる。
又は、上記セラミックグリーンシート積層体を切断する段階は、上記セラミックグリーンシートを一定の幅に切断して上記第１の内部電極及び第２の内部電極の末端が露出された側面を有し上記幅方向に形成される溝部を有する棒状の積層体に切断する段階と、当該棒状の積層体を上記第１の内部電極の中心部と上記第２の内部電極間の所定の間隔を有する部位とを同一の切断線に沿って切断して第１の内部電極又は第２の内部電極の一端がそれぞれ露出された第３の側面又は第４の側面を有する積層本体に切断する段階で行われ、当該積層本体の第１の内部電極及び第２の内部電極の末端が露出された側面にセラミックスラリーで第１のサイド部及び第２のサイド部を形成する段階をさらに含むことができる。
上記積層セラミックキャパシタの製造方法は、上記積層本体の第３の側面又は第４の側面から当該積層本体の上面又は下面に伸びて上記溝部を覆う外部電極を形成する段階をさらに含むことができる。
本発明の一実施形態によると、積層本体の上面及び下面のうち一面に溝部が形成され、当該溝部を覆うように外部電極が形成されることができる。
これにより、外部電極と積層本体との接触面積が広くなって当該外部電極の固着強度が向上し、外部衝撃に対する機械的強度が向上することができる。
また、本発明の一実施形態によると、薄膜に内部電極及び誘電体層を形成しても、当該内部電極が当該誘電体層の幅方向に全体的に形成されるため、当該内部電極の重なり面積が大きくなり、積層セラミックキャパシタの容量を大きくすることができる。
また、積層セラミックキャパシタ内で内部電極による段差を減少させて絶縁抵抗の加速寿命が向上するため、容量特性及び信頼性に優れた積層セラミックキャパシタを提供することができる。
また、本発明の実施形態によると、第１のサイド部及び第２のサイド部の厚さを小さく形成することができるため、相対的に積層本体内に形成される内部電極の重なり面積を広く形成することができる。また、第１のサイド部及び第２のサイド部の厚さが小さいことから、残留炭素の除去が容易に行われることができる。これにより、残留炭素の濃度のばらつきが少なくなって同一の微細構造を維持し、内部電極の連結性を向上させることができる。
本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。 図１ａのＡ−Ａ’線に沿う断面図である。 本発明の他の実施形態による積層セラミックキャパシタを示す断面図である。 積層本体とサイド部を概略的に示す分解斜視図である。 積層本体を概略的に示す分解斜視図である。 積層セラミックキャパシタの一部を示す上部平面図である。 本発明のさらに他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す工程説明図である。 本発明のさらに他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す工程説明図である。 本発明のさらに他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す工程説明図である。 本発明のさらに他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す工程説明図である。 本発明のさらに他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す工程説明図である。 本発明のさらに他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す工程説明図である。
以下、添付の図面を参照して本発明の好ましい実施形態を説明する。しかしながら、本発明の実施形態は、多様な他の形態に変形されることができ、本発明の範囲が後述する実施形態に限定されるものではない。また、本発明の実施形態は、本発明の属する技術分野における通常の知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図における要素の形状及びサイズなどは、より明確な説明のために誇張されることがある。なお、図上において同一の構成と機能を有する構成要素は、同一の参照符号を付して示す。
図１ａは、本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図１ｂは、図１ａのＡ−Ａ’線に沿う断面図である。
図１ａから図１ｂを参照すると、本実施形態による積層セラミックキャパシタは、積層本体１１１と、当該積層本体１１１の内部に形成される複数の内部電極１２１、１２２と、当該積層本体の上面及び下面に形成される溝部Ｖと、当該積層本体の外表面に形成される外部電極１３１、１３２とを含むことができる。
上記積層本体１１１は、対向する第１の側面１及び第２の側面２と、当該第１の側面及び第２の側面を連結する第３の側面３及び第４の側面４とを有することができる。
上記積層本体１１１の形状は、特に制限されず、図示のように、第１から第４の側面を有する直方体状であることができる。
上記積層本体１１１の内部に形成される複数の内部電極１２１、１２２は、一端が交互に第３の側面又は第４の側面に露出され、他端が第３の側面又は第４の側面から所定の間隔をおいて形成されることができる。
より具体的には、上記内部電極１２１、１２２は、互いに異なる極性を有する第１の内部電極１２１及び第２の内部電極１２２を一対にすることができる。上記第１の内部電極１２１の一端は、第３の側面３に露出され、他端は、第４の側面４から所定の間隔をおいて形成されることができる。上記第２の内部電極１２２の一端は、第４の側面４に露出され、他端は、第３の側面３から所定の間隔をおいて形成されることができる。
上記積層本体の上面及び下面には、溝部Ｖが形成され、当該溝部Ｖは、当該積層本体の第３の側面又は第４の側面に沿って形成されることができる。
上記溝部Ｖは、上記積層本体の第４の側面と所定の間隔をおいて形成される第１の溝部と、上記積層本体の第３の側面と所定の間隔をおいて形成される第２の溝部とで構成されることができる。
本実施形態では、上記積層本体の上面及び下面全てに溝部Ｖが形成されているが、上面及び下面のうち一面のみに形成されることができる。
上記積層本体の第３の側面３及び第４の側面４には、当該第３の側面又は第４の側面に一端が露出される内部電極と電気的に連結されるように、第１の外部電極及び第２の外部電極１３１、１３２が形成されることができる。上記外部電極１３１、１３２は、上記積層本体の第３の側面及び第４の側面から当該積層本体の上面又は下面まで伸びて上記溝部Ｖを覆うように形成されることができる。上記溝部Ｖによって外部電極と積層本体との接触面積が広くなって当該外部電極の固着強度が向上することができる。
図２ａから図２ｄは、本発明の他の実施形態による積層セラミックキャパシタを概略的に示す図である。以下では、上述した実施形態と異なる構成要素を中心に説明し、同一の構成要素に関する詳細な説明は省略する。
図２ａは、本発明の他の実施形態による積層セラミックキャパシタを示す断面図であり、図２ｂは、積層本体とサイド部を概略的に示す分解斜視図であり、図２ｃは、積層本体を概略的に示す分解斜視図であり、図２ｄは、積層セラミックキャパシタの一部を示す上部平面図である。
図２ａから図２ｄを参照すると、上記積層本体１１１は、対向する第１の側面１及び第２の側面２と、当該第１の側面及び第２の側面を連結する第３の側面３及び第４の側面４とを有することができる。
特に、図２ｃ及び図２ｄを参照すると、上記積層本体１１１は、複数の誘電体層１１２が積層されて形成されることができる。上記複数の誘電体層１１２は、焼結された状態で隣接する当該誘電体層間の境界を確認することができない程度に一体化されていることができる。
上記複数の誘電体層１１２上には、内部電極１２１、１２２が形成され、当該内部電極１２１、１２２は、焼結によって一つの誘電体層１１２を介して上記積層本体１１１の内部に形成されることができる。
より具体的には、一つの誘電体層１１２に第１の内部電極１２１が形成され、他の誘電体層１１２に第２の内部電極１２２が形成されることができる。上記第１の内部電極１２１及び第２の内部電極１２２は、上記誘電体層の長さ方向には全体的に形成されない。本実施形態において、上記誘電体層の長さは、上記積層本体１１１の第３の側面と第４の側面間の距離を形成し、上記誘電体層の幅は、上記積層本体１１１の第１の側面と第２の側面間の距離を形成することができる。
上記第１の内部電極１２１の一端は、上記積層本体１１１の第４の側面４から所定の間隔ｄ１をおいて形成され、他端は、上記積層本体１１１の第３の側面３まで形成されて当該第３の側面３に露出されることができる。上記積層本体１１１の第３の側面３に露出された第１の内部電極の他端は、第１の外部電極１３１と連結されることができる。
上記第２の内部電極１２２の一端は、上記積層本体１１１の第３の側面３から所定の間隔をおいて形成され、他端は、上記積層本体１１１の第４の側面４に露出されて第２の外部電極１３２と連結されることができる。
また、上記積層本体１１１の内部には、上記内部電極１２１、１２２と所定の間隔をおいてダミー電極１２３、１２４が形成されることができる。ダミー電極とは、外部電極と連結されてもキャパシタの容量形成に寄与しない電極を意味する。
上記一つの誘電体層１１２には、上記第１の内部電極１２１と電気的に連結されないように所定の間隔をおいて第１のダミー電極１２３が形成されることができる。上記第１のダミー電極１２３は、上記第１の内部電極１２１と上記第４の側面との間に所定の間隔で形成され、当該第１のダミー電極１２３の一端は、上記第４の側面に露出されることができる。
また、上記一つの誘電体層１１２には、上記第２の内部電極１２２と電気的に連結されないように所定の間隔をおいて第２のダミー電極１２４が形成されることができる。上記第２のダミー電極１２４は、上記第２の内部電極１２２と上記第３の側面との間に所定の間隔で形成され、当該第２のダミー電極１２４の一端は、上記第３の側面に露出されることができる。
上記内部電極１２１、１２２又は上記ダミー電極１２３、１２４は、上記誘電体層１１２の幅と同一の幅を有することができる。即ち、上記内部電極１２１、１２２又は上記ダミー電極１２３、１２４は、上記誘電体層１１２の幅方向に全体的に形成されることができる。これにより、上記内部電極１２１、１２２の末端及びダミー電極１２３、１２４の末端は、全て上記積層本体１１１の第１の側面及び第２の側面に露出されることができる。
本実施形態によると、薄膜に内部電極及び誘電体層を形成しても、当該内部電極が当該誘電体層の幅方向に全体的に形成されるため、当該内部電極の重なり面積が大きくなり、積層セラミックキャパシタの容量を大きくすることができる。
また、積層セラミックキャパシタ内で内部電極による段差を減少させて絶縁抵抗の加速寿命が向上するため、容量特性及び信頼性に優れた積層セラミックキャパシタを提供することができる。上述したように、誘電体層にダミー電極がさらに形成される場合は、内部電極による段差をより効果的に減少させることができる。
図２ｂを参照すると、上記内部電極１２１、１２２の末端が露出された上記積層本体１１１の両側面には、第１のサイド部１１３及び第２のサイド部１１４が形成されることができる。これにより、上記第１の側面及び第２の側面に末端が露出された内部電極の短絡を防止することができる。
上記積層本体１１１の上面及び下面には、当該積層本体の第３の側面又は第４の側面に沿って溝部Ｖが形成されることができる。上記溝部Ｖは、上記積層本体の第４の側面と所定の間隔をおいて形成される第１の溝部と、上記積層本体の第３の側面と所定の間隔をおいて形成される第２の溝部とで構成されることができる。
上記第１の内部電極１２１の一端は、上記第４の側面と所定の間隔をおいて形成されるため、当該第１の内部電極１２１と当該第４の側面との間には内部電極が形成されない領域が存在することができる。上記第１の内部電極１２１が存在しない領域に対応して上記積層本体１１１の上面に上記第１の溝部が形成されることができる。
上記第１の溝部は、Ｖ状を有し、そのＶ状の中心部は、上記第１の内部電極１２１と上記第１のダミー電極１２３間の所定の間隔を有する部位に対応する位置に形成されることができる。
また、上記第２の溝部の中心部は、上記第２の内部電極１２２と上記第２のダミー電極１２４間の所定の間隔を有する部位に対応する位置に形成されることができる。
また、上記第１のサイド部及び第２のサイド部１１３、１１４は、その上面及び下面に溝部Ｖが形成されることができる。上記溝部Ｖは、上記積層本体１１１の第３の側面又は第４の側面と平行に形成されることができる。上記溝部Ｖは、上記積層本体１１１の上面及び下面に形成された溝部Ｖのように、上記積層本体１１１の第３の側面又は第４の側面に沿って形成されることができる。
本発明の他の実施形態によると、上記第１のサイド部１１３及び第２のサイド部１１４は、セラミックスラリーで形成されることができる。当該セラミックスラリーの量及び形状を調節することで、上記第１のサイド部１１３及び第２のサイド部１１４が所望の形状及び厚さ（又は幅）を有するように形成することができる。
上記第１のサイド部及び第２のサイド部１１３、１１４の厚さは、特に制限されず、例えば、２〜３０μｍに形成されることができる。
上記第１のサイド部及び第２のサイド部１１３、１１４の厚さが２μｍ未満であると、積層セラミックキャパシタの耐湿性が低下し、外部電極の形成時に放射状のクラックが発生する恐れがある。
また、上記第１のサイド部及び第２のサイド部１１３、１１４の厚さが３０μｍを超えると、積層本体のか焼又は焼成過程で残留炭素の除去が困難となることがあり、これにより、内部電極の連結性が低下する恐れがある。また、相対的に内部電極の重なり面積が減少するため、積層セラミックキャパシタの高容量を確保するのが困難となることがある。
上記積層本体１１１の第３の側面３及び第４の側面４には、露出された内部電極１２１、１２２の一端と電気的に連結されるように、第１の外部電極及び第２の外部電極１３１、１３２が形成されることができる。上記第１の外部電極及び第２の外部電極１３１、１３２は、上記積層本体１１１の第３の側面及び第４の側面から上面又は下面まで伸びて当該積層本体１１１に形成された溝部Ｖを覆うように形成されることができる。また、本実施形態において、上記第１の外部電極及び第２の外部電極１３１、１３２は、上記第１のサイド部及び第２のサイド部１１３、１１４に形成された溝部Ｖまで伸びて形成されることができる。
上記溝部Ｖによって外部電極と積層本体との接触面積が広くなって当該外部電極の固着強度が向上することができる。
本実施形態によると、上記第１のサイド部及び第２のサイド部の厚さを小さく形成することができるため、相対的に積層本体内に形成される内部電極の重なり面積を広く形成することができる。また、上記第１のサイド部及び第２のサイド部の厚さが小さいことから、残留炭素の除去が容易に行われることができる。これにより、残留炭素の濃度のばらつきが少なくなって同一の微細構造を維持し、内部電極の連結性を向上させることができる。
本実施形態によると、積層本体と外部電極との固着強度が向上し、外部衝撃に対する機械的強度が向上することができる。また、積層セラミックキャパシタの容量を最大化すると共に耐湿性及び絶縁抵抗性が向上し、優れた信頼性を示すことができる。
以下、本発明のさらに他の実施形態による積層セラミックキャパシタの製造方法を説明する。
図３ａから図３ｆは、本発明のさらに他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す工程説明図である。
まず、図３ａに示されるように、セラミックグリーンシート２１２ａ上に所定の間隔ｄ２をおいて複数のストライプ状の第１の内部電極パターン２２１ａを形成することができる。上記複数のストライプ状の第１の内部電極パターン２２１ａは、平行に形成されることができる。
上記所定の間隔ｄ２は、内部電極が互いに異なる極性を有する外部電極と絶縁されるための距離であり、図２ｄに示されるｄ１×２の距離として理解されることができる。
上記セラミックグリーンシート２１２ａは、セラミックパウダー、有機溶剤及び有機バインダーを含むセラミックペーストで形成されることができる。
上記セラミックパウダーは、高い誘電率を有する物質であり、当該セラミックパウダーとしては、これに制限されず、チタン酸バリウム（ＢａＴｉＯ３）系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系材料等を用い、好ましくは、チタン酸バリウム（ＢａＴｉＯ３）パウダーを用いることができる。上記セラミックグリーンシート２１２ａが焼成されると、上記積層本体１１１を構成する誘電体層１１２になることができる。
上記ストライプ状の第１の内部電極パターン２２１ａは、導電性金属を含む内部電極ペーストで形成されることができる。上記導電性金属は、これに制限されず、Ｎｉ、Ｃｕ、Ｐｄ又はこれらの合金であることができる。
上記セラミックグリーンシート２１２ａ上に上記ストライプ状の第１の内部電極パターン２２１ａを形成する方法としては、特に制限されず、例えば、スクリーン印刷法又はグラビア印刷法等を用いることができる。
なお、上記ストライプ状の第１の内部電極パターン２２１ａ間の所定の間隔ｄ２を有する部位に第１のダミー電極パターン２２３ａを形成することができる。上記第１のダミー電極パターン２２３ａは、電気的絶縁のために、上記ストライプ状の第１の内部電極パターン２２１ａと所定の間隔をおいて形成されることができる。これにより、以後、図２ａから図２ｄに示されるような積層セラミックキャパシタを製造することができる。
また、他のセラミックグリーンシート２１２ａ上に所定の間隔をおいて複数のストライプ状の第２の内部電極パターン２２２ａを形成することができる。また、上記ストライプ状の第２の内部電極パターン２２２ａ間の所定の間隔に第２のダミー電極パターン２２４ａを形成することができる。
以下、上記第１の内部電極パターン２２１ａが形成されたセラミックグリーンシートは、第１のセラミックグリーンシートと称し、上記第２の内部電極パターン２２２ａが形成されたセラミックグリーンシートは、第２のセラミックグリーンシートと称する。
次に、図３ｂに示されるように、上記ストライプ状の第１の内部電極パターン２２１ａと上記ストライプ状の第２の内部電極パターン２２２ａとが交互に積層されるように、第１のセラミックグリーンシートと第２のセラミックグリーンシートとを交互に積層することができる。
以後、上記ストライプ状の第１の内部電極パターン２２１ａは、第１の内部電極２２１を形成し、上記ストライプ状の第２の内部電極パターン２２２ａは、第２の内部電極２２２を形成することができる。また、上記第１のダミー電極パターン２２３ａは、第１のダミー電極２２３を形成し、上記第２のダミー電極パターン２２４ａは、第２のダミー電極２２４を形成することができる。
図３ｃは、本発明のさらに他の実施形態による第１及び第２のセラミックグリーンシートが積層されたセラミックグリーンシート積層体２１０を示す断面図であり、図３ｄは、第１及び第２のセラミックグリーンシートが積層されたセラミックグリーンシート積層体２１０を示す斜視図である。
図３ｃ及び図３ｄを参照すると、複数の平行なストライプ状の第１の内部電極パターン２２１ａが印刷された第１のセラミックグリーンシートと複数の平行なストライプ状の第２の内部電極パターン２２２ａが印刷された第２のセラミックグリーンシートは、交互に積層されている。
より具体的には、上記第１のセラミックグリーンシートに印刷された上記ストライプ状の第１の内部電極パターン２２１ａの中心部と、上記第２のセラミックグリーンシートに印刷された上記ストライプ状の第２の内部電極パターン２２２ａ間の所定の間隔ｄ２を有する部位とが重なるように積層されることができる。上記ストライプ状の第２の内部電極パターン２２２ａ間の所定の間隔ｄ２を有する部位には、第２のダミー電極パターンが形成されることができる。
上記セラミックグリーンシート積層体２１０の上面及び下面の少なくとも一面には、溝部が形成されることができる。上記溝部を形成する方法は、特に制限されず、例えば、上記セラミックグリーンシート積層体２１０を加圧することで行われることができる。上記セラミックグリーンシート積層体に加えられる圧力の大きさは、当該セラミックグリーンシート積層体の強度及び所望の溝部の形状に応じて適宜選択されることができる。
上記溝部は、内部電極とダミー電極によって段差が生じる領域に形成されることができる。また、上記溝部は、内部電極又はダミー電極が存在しない領域に対応してセラミックグリーンシートの上面又は下面に形成されることができる。より具体的には、ストライプ状の内部電極パターン間の所定の間隔を有する部位と、ストライプ状の内部電極パターンとダミー電極パターン間の所定の間隔を有する部位に対応する位置に溝部が形成されることができる。本実施形態によると、上記ストライプ状の内部電極パターンの長さ方向に沿って溝部が容易に形成されることができる。
本発明のさらに他の実施形態では、ストライプ状の内部電極パターン間に二つの溝部が形成されることができる。これにより、切断精度が向上し、チップサイズのばらつきを減らすことができる。これに関するより詳細な説明は、後述する。
次に、図３ｄに示されるように、上記セラミックグリーンシート積層体２１０は、複数のストライプ状の第１の内部電極パターン２２１ａ及びストライプ状の第２の内部電極パターン２２２ａを横切るように切断されることができる。即ち、上記セラミックグリーンシート積層体２１０は、Ｃ１−Ｃ１切断線に沿って棒状の積層体２２０に切断されることができる。
より具体的には、上記ストライプ状の第１の内部電極パターン２２１ａ及びストライプ状の第２の内部電極パターン１２２ａは、長さ方向に切断されて一定の幅を有する複数の内部電極に分割されることができる。この際、積層されたセラミックグリーンシートとダミー電極パターンも、ストライプ状の内部電極パターンと共に切断される。これにより、内部電極及びダミー電極は、誘電体層と同一の幅を有することができる。
また、上記セラミックグリーンシート積層体２１０の上面及び下面に形成された溝部は、上記棒状の積層体２２０の幅方向に沿って切断されることができる。
上記棒状の積層体２２０の切断面には、内部電極の幅方向の末端とダミー電極の幅方向の末端とが露出されることができる。以下、上記棒状の積層体の切断面は、それぞれ上記棒状の積層体２２０の第１の側面及び第２の側面と称する。
次に、図３ｅに示されるように、上記棒状の積層体２２０の第１の側面及び第２の側面のそれぞれに、第１のサイド部２１３ａ及び第２のサイド部２１４ａを形成することができる。上記棒状の積層体２２０の第１の側面及び第２の側面は、図２ｂに示される積層本体１１１の第１の側面及び第２の側面に対応するものと理解されることができる。
上記第１のサイド部及び第２のサイド部２１３ａ、２１４ａは、上記棒状の積層体２２０に、セラミック粉末を含むセラミックスラリーにより形成されることができる。上記セラミックスラリーは、セラミックパウダー、有機バインダー及び有機溶剤を含むことができる。
上記第１のサイド部及び第２のサイド部２１３ａ、２１４ａが所望の厚さ又は幅に形成されるように、セラミックスラリーの量を調節することができる。
上記棒状の積層体２２０の第１の側面及び第２の側面にセラミックスラリーを塗布して上記第１のサイド部及び第２のサイド部２１３ａ、２１４ａを形成することができる。上記セラミックスラリーの塗布方法としては、特に制限されず、例えば、スプレー方式で噴射するか又はローラーを利用して塗布するものがある。
また、上記棒状の積層体２２０をセラミックスラリーにディッピング（ｄｉｐｐｉｎｇ）することで、当該棒状の積層体２２０の第１の側面及び第２の側面に上記第１のサイド部及び第２のサイド部２１３ａ、２１４ａを形成することができる。
上記第１の側面及び第２の側面に上記第１のサイド部及び第２のサイド部２１３ａ、２１４ａを形成した後、上面及び下面の少なくとも一面に溝部を形成することができる。上記溝部は、棒状の積層体２２０に形成された溝部と同一のパターンを有するように形成されることができる。
次に、図３ｅ及び図３ｆに示されるように、上記第１のサイド部及び第２のサイド部２１３ａ、２１４ａが形成された上記棒状の積層体２２０をＣ２−Ｃ２切断線に沿って個別のチップサイズに合わせて切断することができる。図３ｃを参照して上記Ｃ２−Ｃ２切断線の位置を把握することができる。
本発明のさらに他の実施形態において棒状の積層体をＣ２−Ｃ２切断線に沿ってチップサイズに切断する場合、溝部は、インデックスとして作用することができる。
上述したように、本発明のさらに他の実施形態では、ストライプ状の内部電極パターン間に二つの溝部が形成され、これにより、切断精度が向上することができる。また、一つの溝部が形成される場合と比較して、インデックスの位置精度が向上してチップサイズのばらつきを減らすことができる。即ち、ストライプ状の内部電極パターン間に一つの溝部を形成する場合と比較して、溝部位置のばらつきを減らすことができる。
上記棒状の積層体２２０をチップサイズに切断することで、上記積層本体２１１と、当該積層本体２１１の両側面に形成された第１のサイド部及び第２のサイド部２１３、２１４が形成されることができる。図３ｆには、上記第２のサイド部２１４の輪郭が点線で表示されている。
上記棒状の積層体２２０をＣ２−Ｃ２切断線に沿って切断することで、重なる第１の内部電極の中心部と第２の内部電極間の所定の間隔ｄ２を有する部位とが同一の切断線に沿って切断されることができる。他の観点では、第２の内部電極の中心部と第１の内部電極間の所定の間隔を有する部位とが同一の切断線に沿って切断されることができる。
ダミー電極が形成された場合には、重なる第１の内部電極の中心部と第２の内部電極間に形成された第２のダミー電極の中心部とが同一の切断線に沿って切断されることができる。他の観点では、第２の内部電極の中心部と第１の内部電極間に形成された第１のダミー電極の中心部とが同一の切断線に沿って切断されることができる。
これにより、上記第１の内部電極２２１及び第２の内部電極２２２の一端は、Ｃ２−Ｃ２切断線に沿う切断面に交互に露出されることができる。また、上記第１のダミー電極及び第２のダミー電極の一端がＣ２−Ｃ２切断線に沿う切断面に交互に露出されることができる。
上記第１の内部電極２２１又は第２のダミー電極２２４が露出された面は、図２ｂに示される積層本体の第３の側面３と理解され、上記第２の内部電極２２２又は第１のダミー電極２２３が露出された面は、図２ｂに示される積層本体の第４の側面４と理解されることができる。
上記棒状の積層体２２０をＣ２−Ｃ２切断線に沿って切断することで、上記ストライプ状の第１の内部電極パターン２２１ａ間の所定の間隔ｄ２は半分に切断されるため、上記第１の内部電極２２１の一端が上記第４の側面から所定の間隔を形成し、上記第２の内部電極２２２が第３の側面から所定の間隔を形成するようにする。
本発明のさらに他の実施形態によると、上記所定の間隔には、上記第１のダミー電極２２３及び上記第２のダミー電極２２４が形成されることができる。上記第１のダミー電極２２３の一端は、上記第４の側面に露出され、上記第２のダミー電極２２４の一端は、上記第３の側面に露出されることができる。
上記積層本体２１１の上面及び下面の少なくとも一面には、溝部Ｖが形成されることができる。より具体的には、上記第１の内部電極２２１と上記第１のダミー電極２２３間の所定の間隔を有する部位とに対応する領域に第１の溝部が形成され、上記第２の内部電極２２２と上記第２のダミー電極２２４間の所定の間隔を有する部位とに対応する領域に第２の溝部が形成されることができる。
その後、上記棒状の積層体の両側面に第１のサイド部及び第２のサイド部２１３、２１４が形成された積層本体２１１をか焼及び焼成することができる。
次に、上記第１の内部電極２２１及び第２の内部電極２２２の一端と連結されるように、上記第３の側面及び第４の側面のそれぞれに外部電極を形成することができる。上記外部電極は、上記第３の側面及び第４の側面から積層本体２１１の上面又は下面まで伸びて溝部を覆うように形成されることができる。
また、上記棒状の積層体の両側面に第１のサイド部及び第２のサイド部を形成した後、か焼及び焼成し、その後、当該棒状の積層体を積層本体の形態に切断することができる。その後、上記積層本体に外部電極を形成する工程を行うことができる。
本実施形態のように、上記棒状の積層体２２０に第１のサイド部及び第２のサイド部２１３ａ、２１４ａを形成し、チップサイズに切断する場合、一回の工程で複数の積層本体にサイド部を形成することができる。
また、図示されてはいないが、上記第１のサイド部及び第２のサイド部を形成する前に上記棒状の積層体をチップサイズに切断して複数の積層本体を形成することができる。
即ち、上記棒状の積層体を、重なる第１の内部電極の中心部と第２の内部電極間の所定の間隔を有する部位とが同一の切断線に沿って切断されるように切断することができる。これにより、上記第１の内部電極及び第２の内部電極の一端は、切断面に交互に露出されることができる。
以後、上記積層本体の第１の側面及び第２の側面に第１のサイド部及び第２のサイド部を形成することができる。上記第１のサイド部及び第２のサイド部の形成方法は、上述した通りである。上記棒状の積層体の両側面に第１のサイド部及び第２のサイド部が形成された積層本体をか焼及び焼成することができる。
以後、上記第１の内部電極が露出された積層本体の第３の側面及び上記第２の内部電極が露出された積層本体の第４の側面にそれぞれ外部電極を形成することができる。上記外部電極は、上記第３の側面及び第４の側面から積層本体の上面又は下面まで伸びて溝部を覆うように形成されることができる。
本発明は、上述した実施形態及び添付図面によって限定されることなく添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載の本発明の技術的思想を逸脱しない範囲内で多様な形態の置換、変形及び変更が可能であることは、当技術分野における通常の知識を有する者に自明のことであり、これもまた添付の特許請求の範囲に記載の技術的思想に属する。
１１１ 積層本体
１１２ 誘電体層
１１３、１１４ 第１のサイド部及び第２のサイド部
１２１、１２２ 第１の内部電極及び第２の内部電極
１２３、１２４ 第１のダミー電極及び第２のダミー電極
１３１、１３２ 第１の外部電極及び第２の外部電極
２１２ａ セラミックグリーンシート
２２１、２２２ 第１の内部電極及び第２の内部電極
２２３、２２４ 第１のダミー電極及び第２のダミー電極
２１３ａ、２１４ａ 第１のサイド部及び第２のサイド部
２２１ａ、２２２ａ ストライプ状の第１の内部電極パターン及び第２の内部電極パターン
２２３ａ、２２４ａ 第１のダミー電極パターン及び第２のダミー電極パターン
Ｖ 溝部
２１０ セラミックグリーンシート積層体
２２０ 棒状の積層体

Claims (9)

  1. 対向する第１の側面及び第２の側面と当該第１の側面及び第２の側面を連結する第３の側面及び第４の側面と上面及び下面とを有し、前記第３の側面又は第４の側面と所定の間隔をおいて前記上面及び下面の少なくとも一面に形成された溝部を含む積層本体と、
    前記積層本体の内部に形成される内部電極と、
    前記溝部を有している前記積層本体の第１の側面及び第２の側面に固着して形成された第１のサイド部及び第２のサイド部であって、前記積層本体の溝部に接するように形成され、第１のサイド部及び第２のサイド部の上面及び下面の少なくとも一面に形成された溝部を含む第１のサイド部及び第２のサイド部と、
    前記内部電極と電気的に連結される外部電極と、
    を含み、
    前記外部電極は、前記積層本体の第３の側面又は第４の側面から前記積層本体の上面又は下面まで伸びて前記積層本体の溝部、前記第１のサイド部の溝部及び前記第２のサイド部の溝部を覆うように形成される、積層セラミックキャパシタ。
  2. 前記内部電極と所定の間隔をおいて当該内部電極と前記第３の側面又は第４の側面との間に形成されるダミー電極をさらに含む、請求項１に記載の積層セラミックキャパシタ。
  3. 前記積層本体の溝部は、前記内部電極と前記ダミー電極の間に対応する位置に形成される、請求項２に記載の積層セラミックキャパシタ。
  4. 前記ダミー電極は、前記第３の側面又は第４の側面に一端が露出される、請求項２に記載の積層セラミックキャパシタ。
  5. 前記内部電極の間に形成される誘電体層をさらに含み、前記ダミー電極は前記誘電体層と同一の幅を有する、請求項２に記載の積層セラミックキャパシタ。
  6. 複数のストライプ状の第１の内部電極パターンが所定の間隔をおいて形成された第１のセラミックグリーンシート及び複数のストライプ状の第２の内部電極パターンが所定の間隔をおいて形成された第２のセラミックグリーンシートを製造する段階と、
    前記ストライプ状の第１の内部電極パターンの中心部と前記ストライプ状の第２の内部電極パターン間の所定の間隔を有する部位とが重なるように前記第１のセラミックグリーンシートと前記第２のセラミックグリーンシートとを交互に積層してセラミックグリーンシート積層体を形成する段階と、
    前記ストライプ状の第１の内部電極パターン間の所定の間隔を有する部位及び前記ストライプ状の第２の内部電極パターン間の所定の間隔を有する部位に対応する前記セラミックグリーンシート積層体の上面及び下面の少なくとも一面に溝部を形成する段階と、
    前記セラミックグリーンシート積層体を一定の幅に切断して前記第１の内部電極及び第２の内部電極の末端が露出された側面を有し幅方向に形成される前記溝部を有する棒状の積層体を形成する段階と、
    前記溝部を有している前記棒状の積層体の第１の内部電極及び第２の内部電極の末端が露出された側面に、前記棒状の積層体に形成された溝部と同一のパターンを有する溝部を有する第１のサイド部及び第２のサイド部を固着して形成する段階と、
    前記棒状の積層体の第３の側面又は第４の側面から当該棒状の積層体の上面又は下面に伸びて棒状の積層体の溝部、前記第１のサイド部の溝部及び前記第２のサイド部の溝部を覆う外部電極を形成する段階と、
    を含み、
    前記第１のサイド部及び前記第２のサイド部の前記溝部は、前記第１のサイド部及び前記第２のサイド部の上面及び下面の少なくとも一面に形成され、前記棒状の積層体の前記溝部に接するように形成されている、積層セラミックキャパシタの製造方法。
  7. 前記グリーンシート積層体に溝部を形成する段階は、前記セラミックグリーンシート積層体を加圧して行われる、請求項６に記載の積層セラミックキャパシタの製造方法。
  8. 前記ストライプ状の第１の内部電極パターン間の所定の間隔を有する部位又は前記ストライプ状の第２の内部電極パターン間の所定の間隔を有する部位に第１のダミー電極パターン又は第２のダミー電極パターンを形成する段階をさらに含む、請求項６に記載の積層セラミックキャパシタの製造方法。
  9. 前記第１の内部電極の中心部と第２の内部電極間の所定の間隔を有する部位とを同一の切断線に沿って切断して第１の内部電極又は第２の内部電極の一端がそれぞれ露出された第３の側面又は第４の側面を有する積層本体に切断する段階と、
    をさらに含む、請求項８に記載の積層セラミックキャパシタの製造方法。
JP2013166240A 2011-03-09 2013-08-09 積層セラミックキャパシタ及びその製造方法 Expired - Fee Related JP5654102B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0021079 2011-03-09
KR1020110021079A KR101141402B1 (ko) 2011-03-09 2011-03-09 적층 세라믹 커패시터 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011243181A Division JP5485247B2 (ja) 2011-03-09 2011-11-07 積層セラミックキャパシタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013225715A JP2013225715A (ja) 2013-10-31
JP5654102B2 true JP5654102B2 (ja) 2015-01-14

Family

ID=46271337

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011243181A Active JP5485247B2 (ja) 2011-03-09 2011-11-07 積層セラミックキャパシタ及びその製造方法
JP2013166240A Expired - Fee Related JP5654102B2 (ja) 2011-03-09 2013-08-09 積層セラミックキャパシタ及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011243181A Active JP5485247B2 (ja) 2011-03-09 2011-11-07 積層セラミックキャパシタ及びその製造方法

Country Status (4)

Country Link
US (3) US9196422B2 (ja)
JP (2) JP5485247B2 (ja)
KR (1) KR101141402B1 (ja)
CN (2) CN104319096B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270845B2 (en) 2019-08-28 2022-03-08 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141489B1 (ko) * 2010-12-13 2012-05-03 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조방법
KR101141402B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP2014027255A (ja) * 2012-06-22 2014-02-06 Murata Mfg Co Ltd セラミック電子部品及びセラミック電子装置
KR101565640B1 (ko) * 2013-04-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101514512B1 (ko) * 2013-04-08 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101474126B1 (ko) 2013-05-06 2014-12-17 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR101499717B1 (ko) * 2013-05-21 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
TWM468763U (zh) * 2013-08-27 2013-12-21 Bce Asia Technology Co Ltd 單層式陶瓷電容器及其介質基材結構
DE102013111121B4 (de) 2013-08-27 2020-03-26 Tdk Electronics Ag Verfahren zur Herstellung von keramischen Vielschichtbauelementen
JP2015046494A (ja) * 2013-08-28 2015-03-12 京セラ株式会社 チップ型電子部品
JP2017037930A (ja) * 2015-08-07 2017-02-16 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
CN105118672A (zh) * 2015-08-31 2015-12-02 苏州斯尔特微电子有限公司 一种层叠陶瓷电容器
CN105244163A (zh) * 2015-08-31 2016-01-13 苏州斯尔特微电子有限公司 一种新型陶瓷电容器
CN105118670A (zh) * 2015-08-31 2015-12-02 苏州斯尔特微电子有限公司 一种陶瓷电容器
JP6711192B2 (ja) * 2015-09-15 2020-06-17 Tdk株式会社 積層電子部品
KR102437801B1 (ko) * 2016-02-22 2022-08-30 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
JP6496270B2 (ja) * 2016-04-14 2019-04-03 太陽誘電株式会社 セラミック電子部品及びその製造方法
CN107759252A (zh) * 2017-11-13 2018-03-06 戴承萍 抑制电子陶瓷元件爬镀的表面处理方法及电子陶瓷元件
JP7347919B2 (ja) * 2017-12-15 2023-09-20 太陽誘電株式会社 積層セラミックコンデンサ
JP2019134037A (ja) * 2018-01-30 2019-08-08 太陽誘電株式会社 積層圧電セラミック部品の製造方法、積層圧電セラミック部品及び圧電デバイス
KR102101703B1 (ko) * 2018-08-01 2020-04-20 삼성전기주식회사 적층형 커패시터
CN109215906A (zh) * 2018-08-24 2019-01-15 东莞市仙桥电子科技有限公司 新型贴片式ntc及其制造方法
CN110379624B (zh) * 2019-06-27 2021-08-03 成都宏科电子科技有限公司 一种多层芯片电容器的模块化制备方法
JP7302528B2 (ja) 2020-05-15 2023-07-04 トヨタ自動車株式会社 燃料電池システム
KR102446721B1 (ko) * 2020-09-16 2022-09-26 삼화콘덴서공업 주식회사 고압 적층 세라믹 커패시터 제조방법
JP2022133831A (ja) * 2021-03-02 2022-09-14 Tdk株式会社 積層コンデンサ
DE112022002164T5 (de) * 2021-06-15 2024-01-25 Murata Manufacturing Co., Ltd. Elektronikkomponente
JP7548195B2 (ja) * 2021-11-19 2024-09-10 株式会社村田製作所 積層セラミックコンデンサ
KR20240088063A (ko) * 2022-12-13 2024-06-20 삼성전기주식회사 적층 세라믹 커패시터

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3235772A1 (de) * 1981-09-30 1983-06-23 Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka Mehrschichtkondensator
JPS6096813A (ja) 1983-11-01 1985-05-30 Babcock Hitachi Kk 低νｏｘ型高効率燃焼装置
JPS6096813U (ja) 1983-12-09 1985-07-02 関西日本電気株式会社 積層セラミツクコンデンサ
JPS61183913A (ja) * 1985-02-08 1986-08-16 株式会社村田製作所 積層コンデンサ
US4771520A (en) * 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
JPS6473709A (en) 1987-09-16 1989-03-20 Murata Manufacturing Co Manufacture of laminated capacitor
JPH0238722A (ja) 1988-07-28 1990-02-08 Tochigi Fuji Ind Co Ltd 動力伝達装置
JPH0238722U (ja) * 1988-09-06 1990-03-15
JPH04278507A (ja) 1991-03-06 1992-10-05 Taiyo Yuden Co Ltd 電子部品及びその製造方法
JP3018645B2 (ja) * 1991-10-03 2000-03-13 株式会社村田製作所 チップ部品の製造方法
DE69315907T2 (de) * 1992-07-27 1998-04-16 Murata Manufacturing Co Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken
JPH06349669A (ja) * 1993-06-14 1994-12-22 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH0845777A (ja) * 1994-08-04 1996-02-16 Matsushita Electric Ind Co Ltd チップ形積層セラミックコンデンサ
JPH08279437A (ja) 1995-04-06 1996-10-22 Mitsubishi Materials Corp チップ型積層セラミックスコンデンサ
JP3316731B2 (ja) 1996-01-11 2002-08-19 株式会社村田製作所 積層セラミック電子部品
JPH09190947A (ja) * 1996-01-11 1997-07-22 Murata Mfg Co Ltd 積層セラミック電子部品
JP2001044066A (ja) * 1999-07-30 2001-02-16 Kyocera Corp 積層型電子部品およびその製法
JP2001185437A (ja) * 1999-12-24 2001-07-06 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
TW562737B (en) * 2000-11-27 2003-11-21 Murata Manufacturing Co Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body
JP2002305127A (ja) 2001-04-09 2002-10-18 Tdk Corp 積層セラミック電子部品およびその製造方法
JP3502988B2 (ja) 2001-07-16 2004-03-02 Ｔｄｋ株式会社 多端子型の積層セラミック電子部品
DE10147898A1 (de) * 2001-09-28 2003-04-30 Epcos Ag Elektrochemisches Bauelement mit mehreren Kontaktflächen
JP4548571B2 (ja) * 2002-10-08 2010-09-22 日本特殊陶業株式会社 積層コンデンサの製造方法
JP4246543B2 (ja) * 2003-05-13 2009-04-02 日本特殊陶業株式会社 積層電子部品の製造方法
JP2005101038A (ja) 2003-09-22 2005-04-14 Murata Mfg Co Ltd 積層セラミックコンデンサの製造方法
JP2005197530A (ja) 2004-01-08 2005-07-21 Murata Mfg Co Ltd 積層セラミック電子部品
JP4501437B2 (ja) * 2004-01-27 2010-07-14 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP2005259772A (ja) 2004-03-09 2005-09-22 Tdk Corp 積層セラミックコンデンサ
JP2005259982A (ja) * 2004-03-11 2005-09-22 Tdk Corp 積層セラミックコンデンサ
JP2005285801A (ja) * 2004-03-26 2005-10-13 Kyocera Corp 積層型電子部品の製法
JP2005303160A (ja) 2004-04-15 2005-10-27 Murata Mfg Co Ltd 積層型半導体セラミック電子部品
JP2007067026A (ja) 2005-08-30 2007-03-15 Taiyo Yuden Co Ltd 電子部品及び電子部品の製造方法
JP5164463B2 (ja) * 2007-07-26 2013-03-21 太陽誘電株式会社 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP4957737B2 (ja) * 2008-05-14 2012-06-20 株式会社村田製作所 セラミック電子部品およびその製造方法ならびに集合部品
JP5600247B2 (ja) 2008-06-11 2014-10-01 株式会社村田製作所 積層電子部品およびその製造方法
JP5332475B2 (ja) 2008-10-03 2013-11-06 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5332480B2 (ja) 2008-10-08 2013-11-06 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP5304159B2 (ja) 2008-10-08 2013-10-02 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP2011003846A (ja) 2009-06-22 2011-01-06 Murata Mfg Co Ltd セラミック電子部品の製造方法
JP5029672B2 (ja) * 2009-10-29 2012-09-19 株式会社村田製作所 セラミック電子部品およびその製造方法ならびに集合部品
KR101141402B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR20130123661A (ko) * 2012-05-03 2013-11-13 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
KR20150121567A (ko) * 2014-04-21 2015-10-29 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270845B2 (en) 2019-08-28 2022-03-08 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor

Also Published As

Publication number Publication date
US9779873B2 (en) 2017-10-03
US9196422B2 (en) 2015-11-24
US10431379B2 (en) 2019-10-01
JP2012191165A (ja) 2012-10-04
JP5485247B2 (ja) 2014-05-07
US20140189990A1 (en) 2014-07-10
KR101141402B1 (ko) 2012-05-03
JP2013225715A (ja) 2013-10-31
US20120229952A1 (en) 2012-09-13
US20170213645A1 (en) 2017-07-27
CN102683016A (zh) 2012-09-19
CN104319096A (zh) 2015-01-28
CN104319096B (zh) 2017-12-29
CN102683016B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
JP5654102B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5512625B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP6978163B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5653886B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5632046B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5420619B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP5551296B1 (ja) 積層セラミックキャパシタ及びその製造方法
KR101681358B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP2014204113A (ja) 積層セラミックキャパシタ及びその製造方法
KR20150125335A (ko) 적층 세라믹 전자부품
JP2012190874A (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
KR101240804B1 (ko) 적층 세라믹 커패시터
JP2022073617A (ja) 積層セラミックコンデンサ
JP6029491B2 (ja) 積層セラミック電子部品の製造方法
KR101240738B1 (ko) 적층 세라믹 커패시터
KR102345117B1 (ko) 적층형 커패시터
KR101994708B1 (ko) 적층 세라믹 전자부품
JP2015076413A (ja) セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140523

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140528

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140625

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141119

R150 Certificate of patent or registration of utility model

Ref document number: 5654102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees