CN102683016B - 多层陶瓷电容器和该多层陶瓷电容器的制造方法 - Google Patents
多层陶瓷电容器和该多层陶瓷电容器的制造方法 Download PDFInfo
- Publication number
- CN102683016B CN102683016B CN201110390597.1A CN201110390597A CN102683016B CN 102683016 B CN102683016 B CN 102683016B CN 201110390597 A CN201110390597 A CN 201110390597A CN 102683016 B CN102683016 B CN 102683016B
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer body
- ceramic substrate
- electrode pattern
- empty
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Abstract
提供一种多层陶瓷电容器和该多层陶瓷电容器的制造方法。该多层陶瓷电容器包括:多层本体,该多层本体具有彼此相对的第一侧面和第二侧面并且具有连接所述第一侧面和所述第二侧面的第三侧面和第四侧面;内电极,所述内电极形成在所述多层本体中并且形成为与所述第三侧面或所述第四侧面间隔开预定距离;凹槽部分,所述凹槽部分形成在所述多层本体的顶表面和底表面的至少一个上,并形成为平行于第三或第四侧面且距离第三或第四侧面预定距离;和外电极,所述外电极从第三侧面和第四侧面延伸到多层本体的顶表面或底表面以覆盖所述凹槽部分。
Description
相关申请的交叉引用
本申请要求韩国知识产权局的申请日为2011年3月9日、申请号为10-2011-0021079的韩国专利申请的优先权,该韩国专利申请的公开内容通过引用合并于此。
技术领域
本发明涉及一种多层陶瓷电容器和该多层陶瓷电容器的制造方法,更具体地,涉及一种具有良好可靠性的高容量多层陶瓷电容器和该高容量多层陶瓷电容器的制造方法。
背景技术
通常,诸如电容器、感应器、压电元件、变阻器、热敏电阻等使用陶瓷材料的电子部件包括由陶瓷材料制成的陶瓷本体、形成在陶瓷本体内的内电极和外电极,该外电极安装在所述陶瓷本体的表面上以连接于所述内电极。
陶瓷电子部件中的多层陶瓷电容器构造成包括:多个层叠的电介质层;布置成彼此相对的内电极,每个电介质层位于所述内电极之间;以及电连接于内电极的外电极。
由于诸如小型化、高容量、容易安装等优点,多层陶瓷电容器已经广泛用作例如计算机、PDA(掌上电脑)、移动电话等移动通信设备的器件。
最近,由于电子产品已经变得小型化且多功能,芯片元件也已经倾向于小型化和多功能。结果,需要在增加多层陶瓷电容器的容量的同时使得多层陶瓷电容器小型化。
通常,可以按照如下方式制造多层陶瓷电容器。首先,通过制造陶瓷基片并且在陶瓷基片上印刷导电胶,形成内电极。通过使得其上形成有内电极的陶瓷基片层叠多层(从数层到数百层),以制造基片陶瓷层合板。此后,通过在高温和高压下压缩基片陶瓷层合板,制造固化基片陶瓷层合板,并且该固化基片陶瓷层合板经由切割工艺以制造基片芯片。此后,通过塑化(即增塑)和烧制基片芯片并且随后在其上形成外电极,从而制造完成多层陶瓷电容器。
最近,由于多层陶瓷电容器已经小型化并且其容量增加,陶瓷层合板也已经减薄且多层化。由于陶瓷基片减薄且多层化,其上形成有内电极的陶瓷基片层和其上不形成有内电极的另一陶瓷基片层之间存在厚度差,并且在压缩陶瓷基片层之后,其间还存在密度差。
由于厚度和密度的差异,在陶瓷本体中会出现诸如裂纹,小孔等内部结构缺陷。
发明内容
本发明的目的是提供一种具有良好可靠性的高容量多层陶瓷电容器和该高容量多层陶瓷电容器的制造方法。
根据本发明的典型实施方式,提供了一种多层陶瓷电容器,该多层陶瓷电容器包括:多层本体,该多层本体具有彼此相对的第一侧面和第二侧面,并且具有连接所述第一侧面和所述第二侧面的第三侧面和第四侧面;内电极,该内电极形成在所述多层本体中,并且形成为与所述第三侧面或所述第四侧面间隔开预定距离;凹槽部分,该凹槽部分形成在所述多层本体的顶表面和底表面的至少一个上,并且形成为平行于所述第三侧面或第四侧面且距离该第三侧面或第四侧面预定距离;以及外电极,该外电极从所述第三侧面和第四侧面延伸到所述多层本体的顶表面或底表面以覆盖所述凹槽部分。
所述多层陶瓷电容器还可包括形成在所述多层本体的第一侧面和第二侧面上的第一侧面部分和第二侧面部分。
所述第一侧面部分和第二侧面部分可以形成在所述顶表面和底表面的至少一个上,并且可包括形成为平行于所述多层本体的第三侧面或第四侧面的所述凹槽部分。
所述凹槽部分可呈V形。
所述第一侧面部分和所述第二侧面部分可以由陶瓷浆料制成。
所述多层陶瓷电容器还可包括虚电极,该虚电极距离所述内电极预定距离,并且形成在所述内电极与所述第三侧面或第四侧面之间的预定距离内。
所述虚电极的一端暴露于所述第三侧面或第四侧面。
所述多层本体可通过层叠多个电介质层而形成,该多个电介质层的宽度形成所述第一侧面与第二侧面之间的距离,并且所述内电极的宽度与所述电介质层的宽度相同。
所述多层陶瓷电容器还可包括虚电极,该虚电极形成在电介质层上并与所述内电极间隔开预定距离,且该虚电极的宽度与所述电介质层的宽度相同。
所述内电极可包括:第一内电极,该第一内电极的一端暴露于所述第三侧面,并且另一端形成为与所述第四侧面间隔开预定距离;以及第二内电极,该第二内电极的一端暴露于所述第四侧面,并且另一端形成为与所述第三侧面间隔开预定距离。
根据本发明的另一典型实施方式,提供了一种多层陶瓷电容器的制造方法,该方法包括:制备第一陶瓷基片和第二陶瓷基片,所述第一陶瓷基片上形成有多个带型第一内电极图案,该多个带型第一内电极图案形成为彼此间隔开预定距离,所述第二陶瓷基片上形成有多个带型第二内电极图案,该多个带型第二内电极图案形成为彼此间隔开预定距离;通过交替地层叠所述第一陶瓷基片和第二陶瓷基片,以使得各个所述带型第一内电极图案的中心部分与所述带型第二内电极图案之间的预定距离彼此重叠,从而形成陶瓷基片层合板;对应于所述带型第一内电极图案之间所形成的预定距离和所述带型第二内电极图案之间所形成的预定距离,在所述陶瓷基片层合板的顶表面和底表面的至少一个上形成凹槽部分;以及切割所述陶瓷基片层合板。
所述凹槽部分通过挤压所述陶瓷基片层合板而形成。
所述多层陶瓷电容器的制造方法还可包括在所述带型第一内电极图案之间所形成的预定距离内形成第一虚电极图案,或在所述带型第二内电极图案之间所形成的预定距离内形成第二虚电极图案。
所述陶瓷基片层合板的切割可以通过以预定宽度切割该陶瓷基片层合板,而使得所述陶瓷基片被切割成条型层合板,从而各个所述条型层合板具有侧面和沿该条型层合板的宽度方向形成的所述凹槽部分,且所述侧面上暴露有第一内电极和第二内电极的远边,以及所述陶瓷基片层合板的切割还包括在暴露有所述第一内电极和第二内电极的远边的所述条型层合板的侧面上形成由陶瓷浆料制成的第一侧面部分和第二侧面部分。
所述多层陶瓷电容器的制造方法还可包括:在所述第一侧面部分和第二侧面部分的形成之后,通过沿相同切割线切割各个所述第一内电极的中心部分和所述第二内电极之间的预定距离,而将所述条型层合板切割成多层本体,每个所述多层本体具有第三侧面和第四侧面,所述第一内电极和所述第二内电极的相应一端分别暴露于所述第三侧面和第四侧面。
所述多层陶瓷电容器的制造方法还可包括形成外电极,该外电极从所述多层本体的第三侧面或第四侧面延伸到所述多层本体的顶表面或底表面,以覆盖所述凹槽部分。
所述陶瓷基片层合板的切割可以通过以预定宽度切割该陶瓷基片层合板,而使得所述陶瓷基片被切割成条型层合板,从而各个所述条型层合板具有侧面和沿该条型层合板的宽度方向形成的所述凹槽部分,所述第一内电极和第二内电极的远边暴露于所述侧面;以及通过沿相同切割线切割各个所述第一内电极的的中心部分和所述第二内电极之间的预定距离,而将所述条型层合板切割成多层本体,各个所述多层本体具有第三侧面和第四侧面,所述第一内电极和所述第二内电极的相应一端暴露于所述第三侧面和第四侧面,并且所述陶瓷基片层合板的切割还包括在暴露有所述第一内电极和第二内电极的远边的所述多层本体的侧面上形成由陶瓷浆料制成的第一侧面部分和第二侧面部分。
所述多层陶瓷电容器的制造方法还可包括形成外电极,该外电极从所述多层本体的第三侧面或第四侧面延伸到所述多层本体的顶表面或底表面,以覆盖所述凹槽部分。
附图说明
通过结合附图的以下详细描述,将更清楚地理解本发明的上述和其它方面,特征和其它优点,其中:
图1A是根据本发明的典型实施方式的多层陶瓷电容器的立体示意图;以及图1B是沿图1A中的线A-A’剖切的多层陶瓷电容器的剖视图;
图2A是根据本发明的典型实施方式的多层陶瓷电容器的剖视图;图2B是多层本体和侧面部分的立体分解图;图2C是多层本体的立体分解图;以及图2D是显示多层陶瓷电容器的一部分的俯视平面图;以及
图3A到图3F是示意性显示根据本发明的典型实施方式的多层陶瓷电容器的制造方法的剖视图和立体图。
具体实施方式
现在将参考附图详细描述本发明的典型实施方式。然而,本发明可以被实施为许多不同形式并且不应当被解释为限于这里阐述的实施方式。更确切地说,提供这些实施方式使得本公开将彻底且完整,并且将把本发明的范围完全表达给本领域技术人员。在图中,部件的形状和尺寸为了清楚而被夸大。在整个说明书中,相同的或等同的元件通过相同的附图标记标示。
图1A是根据本发明的典型实施方式的多层陶瓷电容器的立体示意图。图1B是沿图1A的线A-A’剖切的多层陶瓷电容器的剖视图。
参考图1A和图1B,根据本发明的典型实施方式的多层陶瓷电容器构造成包括:多层本体111、形成在多层本体中的多个内电极121和122、形成在多层本体的顶表面和底表面上的凹槽部分V、以及形成在多层本体的外表面上的外电极131和132。
多层本体111可以具有彼此相对的第一侧面1和第二侧面2以及连接第一侧面和第二侧面的第三侧面3和第四侧面4。
多层本体111的形状不受特别限制,但可以是如示出的具有第一到第四侧面的长方体形状。
形成在多层本体111中的多个内电极121和122的相应一端交替地暴露于第三或第四侧面,并且该多个内电极121和122的另一端可以形成为与第三侧面或第四侧面间隔开预定距离。
详细地,内电极121和122可以形成为具有不同极性的成对的第一内电极121和第二内电极122。第一内电极121的一端可以暴露于第三侧面3并且另一端部可以形成为与第四侧面4间隔开预定距离。第二内电极122的一端可以暴露于第四侧面4并且另一端可以形成为与第三侧面3间隔开预定距离。
多层本体的顶表面和底表面可以设置有凹槽部分V,并且该凹槽部分V可以形成为平行于多层本体的第三或第四侧面。凹槽部分V可以构造成包括第一凹槽部分和第二凹槽部分,该第一凹槽部分形成为与多层本体的第四侧面间隔开预定距离,该第二凹槽部分形成为与多层本体的第三侧面间隔开预定距离。
在本发明的典型实施方式中,多层本体的顶表面和底表面都可以设置有凹槽部分V;然而,本发明不限于此,也可以顶表面和底表面中的仅一个设置有凹槽部分V。
多层本体的第三侧面3和第四侧面4可以设置有第一和第二外电极131和132,该第一和第二外电极电连接于相应一端暴露于第三侧面或第四侧面的内电极。外电极131和132可以从多层本体的第三侧面和第四侧面延伸到多层本体的顶表面或底表面以覆盖凹槽部分V。外电极和多层本体之间的接触区域可以通过凹槽部分V加宽,因此提高了外电极的粘合强度。
图2A到图2D是示意性地示出根据本发明的另一典型实施方式的多层陶瓷电容器的示意图。在这里,主要描述不同于上述典型实施方式的其它部件,并将省略相同部件的详细描述。
图2A是根据本发明的典型实施方式的多层陶瓷电容器的剖视图。图2B是多层本体和侧面部分的立体分解图。图2C是多层本体的立体分解图。图2D是多层陶瓷电容器的一部分的俯视平面图。
参考图2A到图2D,多层本体111可以具有彼此相对的第一侧面1和第二侧面2以及连接第一侧面和第二侧面的第三侧面3和第四侧面4。
具体地,参考图2C和图2D,多层本体111可以通过层叠多个电介质层112而形成。多个电介质层112可以处于烧结状态,并且可以形成为一体而使得相邻电介质层之间的边界并不明显。
内电极121和122可以形成在电介质层上,并且内电极121和122可以通过烧结形成在多层本体111内,并使得各个电介质层位于相应的所述内电极之间。
更详细地,第一内电极121可以形成在一个电介质层112上,并且第二内电极122可以形成在另一电介质层112上。第一内电极121和第二内电极122不是完全地沿电介质层的纵向形成。在本发明的典型实施方式中,电介质层的长度可以形成多层本体的第三侧面和第四侧面之间的距离,并且电介质层的宽度可以形成多层本体的第一侧面和第二侧面之间的距离。
第一内电极121的一端可以形成到第三侧面3以暴露于第三侧面3,并且第一内电极121的另一端可以形成为与陶瓷本体的第四侧面4间隔开预定距离d1。暴露于多层本体的第三侧面3的第一内电极的一端可以连接于第一外电极131。
第二内电极122的一端可以暴露于第四侧面4以连接于第二外电极132,并且第二内电极122的另一端可以形成为与第三侧面3间隔开预定距离。
此外,多层本体111的内部可形成有虚电极123和124,该虚电极123和124与内电极121和122间隔开预定距离。该虚电极可以指对电容器的容量形成不具有作用的电极,即使其连接于外电极。
第一虚电极123可以形成为与第一内电极121间隔开预定距离,以不电连接于电介质层112上的第一内电极121。第一虚电极123可以形成在第一内电极121和第四侧面之间的预定位置,并且第一虚电极123的一端可以暴露于第四侧面。
此外,第二虚电极124可以形成为间隔开预定距离,以不电连接于电介质层112上的第二内电极122。第二虚电极124可以形成在第二内电极122和第三侧面之间的预定位置,并且第二虚电极124的一端可以暴露于第三侧面。
内电极121和122或虚电极123和124可具有与电介质层112相同的宽度。就是说,内电极121和122或虚电极123和124可以完全沿电介质层112的宽度方向形成。因此,内电极121和122的远边和虚电极123和124的远边可以暴露于多层本体111的第一和第二侧面。所述内电极的远边指的是所述内电极的朝向多层本体的第一侧面1或第二侧面2的部分的内电极的远边,表示内电极的沿宽度方向的一个边
根据本发明的典型实施方式,虽然内电极和电介质层形成得较薄,但内电极完全地形成为横跨电介质层的宽度以增加内电极之间的重叠区域,因此增加多层陶瓷电容器的容量。
此外,通过减少了由于多层陶瓷电容器内的内电极而形成的台阶以便提高绝缘电阻的寿命,从而使得多层陶瓷电容器具有良好的可靠性并同时具有优良的容量特性。如上所述,当电介质层上还形成有虚电极时,因内电极所形成的台阶可以更有效地减少。
参考图2B,暴露有内电极121和122的远边的多层本体111的两个侧面上可形成有第一侧面部分113和第二侧面部分114。因此,可以防止远边暴露于第一和第二侧面的内电极的缺点。
多层本体111的顶表面和底表面可以设置有平行于多层本体的第三或第四侧面的凹槽部分V。凹槽部分V可以构造成包括第一凹槽部分和第二凹槽部分,该第一凹槽部分形成为与多层本体的第四侧面间隔开预定距离,该第二凹槽部分形成为与多层本体的第三侧面间隔开预定距离。
第一内电极121的一端可以形成为与第四侧面间隔开预定距离,并且第一内电极121和第四侧面之间可以具有不形成有内电极的区域。多层本体的顶表面对应于不存在第一内电极121的所述区域可以设置有第一凹槽部分。
第一凹槽部分可呈V形,并且该V形的中心部分可形成在多层本体的顶表面和底表面上的位置,该位置对应于第一内电极121和第一虚电极123之间所形成的预定距离。
此外,第二凹槽部分的中心部分可以形成在多层本体的顶表面和底表面上的位置,该位置对应于第二内电极122和第二虚电极124之间所形成的预定距离。
此外,第一和第二侧面部分113和114的顶表面和底表面可以设置有凹槽部分V。该凹槽部分V可以形成为与多层本体111的第三或第四侧面平行。类似于形成在多层本体111的顶表面和底表面上的凹槽部分V,该凹槽部分V可以形成为与多层本体的第三或第四侧面平行。
根据本发明的典型实施方式,第一侧面部分113和第二侧面部分114可以由陶瓷浆料制成。通过控制陶瓷浆料的量和形状,第一侧面部分113和第二侧面部分114可以形成为具有要求的形状和厚度(或者定义为宽度)。
第一和第二侧面部分113和114的厚度不受特别限制,但可以设置为2-30μm。
当第一和第二侧面部分113和114的厚度小于2μm时,多层陶瓷电容器的防潮性能可能降低并且在形成外电极时可能出现放射状裂纹。
此外,当第一和第二侧面部分113和114之间的厚度超过30μm时,在多层本体的塑化和烧制过程中可能难以去除残留的碳,因此降低内电极的连结性。此外,内电极之间的重叠区域相对减小,由此,难以保证多层陶瓷电容器高容量。
多层本体的第三侧面3和第四侧面4可具有第一和第二外电极131,132,以电连接于暴露的内电极121和122的相应一端。第一和第二外电极131和132可以从多层本体的第三侧面和第四侧面延伸到多层本体的顶表面或底表面,以覆盖形成在多层本体上的凹槽部分V。此外,在本发明的典型实施方式中,第一和第二外电极131和132可以延伸到形成在第一和第二侧面部分113和114上的凹槽部分V。
外电极和多层本体之间的接触区域可以通过凹槽部分V而加宽,因此提高外电极的粘合强度。
在本发明的典型实施方式中,第一和第二侧面部分的厚度可以较小,因此相对加宽了形成在多层本体中的内电极之间的重叠区域。此外,通过使第一和第二侧面部分的厚度形成为较小,可以容易地去除残留的碳。因此,残留的碳的浓度分布较小,因此维持相同的微细结构并且提高内电极的连结性。
本发明的典型实施方式提高了多层本体和外电极之间的粘合强度,因此提高了对抗外部撞击的机械强度。此外,在本发明的典型实施方式中,通过在最大化多层陶瓷电容器的容量的同时,提高了防潮性能和绝缘电阻特性,多层陶瓷电容器可以制造成具有良好的可靠性。
下文中,将描述根据本发明的典型实施方式的多层陶瓷电容器的制造方法。
图3A到图3F是示意性地示出根据本发明的典型实施方式的多层陶瓷电容器的制造方法的剖视图和立体图。
首先,如图3A中所示,多个带型第一内电极图案221a可以形成在陶瓷基片212a上,并彼此间隔开预定距离d2。多个带型第一内电极图案221a可以形成为彼此平行。
预定距离d2是允许内电极与具有不同极性的外电极隔离的距离并且可以被看作图2D中示出的d1×2的距离。
陶瓷基片212a可以由陶瓷坯泥制成,该陶瓷坯泥包括陶瓷粉末、有机溶剂和有机粘结剂。
陶瓷粉末是具有高的介电常数的材料,但不限于此。可以使用钛酸钡(BaTiO3)材料、铅复合钙钛矿材料、钛酸锶(SrTiO3)材料等等,优选地,可以使用钛酸钡(BaTiO3)粉末。当其上形成有多个带型第一内电极图案221a的陶瓷基片212a被烧制时,陶瓷基片212a可以变成构成多层本体111的电介质层112。
带型第一内电极图案221a可以由包括导电金属的内电极浆料制成。导电金属可以是Ni,Cu,Pd或其合金,但并不限于此。
在陶瓷基片212a上形成带型第一内电极图案221a的方法不受特别限制,而是可以通过例如印刷方法而形成,该印刷方法诸如丝网印刷方法或凹版印刷方法。
此外,第一虚电极图案223a可以形成在带型第一内电极图案221a之间的预定距离d2内。第一虚电极图案223a可以形成为与带型第一内电极图案221a间隔开预定距离以便电绝缘。因此,如图2A到图2D中所示,可以制造多层陶瓷电容器。
此外,多个带型第二内电极图案222a可以形成在另一陶瓷基片212a上并彼此间隔开预定距离。此外,第二虚电极图案224a可以形成在带型第二内电极图案222a之间的预定距离内。
下文中,其上形成有第一内电极图案221a的陶瓷基片可以称为第一陶瓷基片,并且其上形成有第二内电极图案222a的陶瓷基片可以称为第二陶瓷基片。
接下来,如图3B中示出的,第一和第二陶瓷基片可以交替地层叠以使得带型第一内电极图案221a和带型第二内电极图案222a交替地层叠。
此后,带型第一内电极图案221a可形成第一内电极221,并且带型第二内电极图案222a可形成第二内电极222。此外,第一虚电极图案223a可形成第一虚电极223,并且第二虚电极图案224a可形成第二虚电极224。
图3C是根据本发明的典型实施方式的第一和第二陶瓷基片层叠而成的陶瓷基片层合板210的剖视图,并且图3D是第一和第二陶瓷基片层叠而成的陶瓷基片层合板210的立体图。
参考图3C和图3D,印刷有多个平行的带型第一内电极图案221a的第一陶瓷基片和印刷有多个平行的带型第二内电极图案222a的第二陶瓷基片交替地层叠。
更详细地,第一陶瓷基片和第二陶瓷基片层叠成使得印刷在第一陶瓷基片上的带型第一内电极图案221a的中心部分和印刷在第二陶瓷基片上的带型第二内电极图案222a之间的距离d2彼此重叠。带型第二内电极图案222a之间的距离d2内可以形成有第二虚电极图案。
陶瓷基片层合板210的顶表面和底表面的至少一个上可以形成有凹槽部分。形成凹槽部分的方法不受特别限制,并且因此,例如可以使用挤压陶瓷基片层合板210的方法。可以根据陶瓷基片层合板的强度和需要的凹槽部分的形状适当地选择施加到陶瓷基片层合板的压力的大小。
凹槽部分可以形成在由内电极和虚电极产生的台阶所处的区域中。凹槽部分可以形成在陶瓷基片的顶表面或底表面上,并对应于不存在内电极或虚电极的区域。更详细地,凹槽部分可以形成在对应于带型内电极图案之间的预定距离的位置以及对应于带型内电极图案和虚电极图案之间的预定距离的位置。根据本发明的典型实施方式,参照带型内电极图案的长度方向可以容易地形成凹槽部分。
在本发明的典型实施方式中,带型内电极图案之间可以形成有两个凹槽部分。因此,本发明的典型实施方式可以提高切割精度并且减少了芯片尺寸的分配工作。下面将提供其详细描述。
接下来,如图3D中所示,陶瓷基片层合板210可以被切割以横断多个带型第一内电极图案221a和多个带型第二内电极图案222a。就是说,陶瓷基片层合板210可以沿切割线C1-C1被切割成条型层合板220。在这种情况下,层叠的陶瓷基片和虚电极图案与带型内电极图案一起也被切割。因此,内电极和虚电极可具有与电介质层的宽度相同的宽度。
此外,形成在陶瓷基片层合板的顶表面和底表面上的凹槽部分可以沿条型层合板的宽度方向被切割。
内电极的沿宽度方向的远边和虚电极的沿宽度方向的远边可以暴露于条型层合板220的切割表面。条型层合板的切割表面各可以称为条型层合板的第一侧面和第二侧面。
接下来,如图3E中示出的,条型层合板220的第一侧面和第二侧面各可以设置有第一侧面部分213a和第二侧面部分214a。条型层合板220的第一和第二侧面可以被看作对应于图2B中示出的多层本体111的第一侧面和第二侧面。
条型层合板220中的第一和第二侧面部分213a,214a可以由包含陶瓷粉末的陶瓷浆料制成。陶瓷浆料可包括陶瓷粉末、有机粘结剂和有机溶剂。
可以控制陶瓷浆料的量使得第一和第二侧面部分213a和214a具有需要的厚度(或宽度)。
通过将陶瓷浆料施加到条型层合板220的第一和第二侧面,可以形成第一和第二侧面部分213a和214a。施加陶瓷浆料的方法不受特别限制,例如,陶瓷浆料可以通过喷射方法被喷射或可以使用滚筒被施加。
此外,条型层合板的第一和第二侧面可以浸泡在陶瓷浆料中以在第一和第二侧面上形成第一和第二侧面部分213a和214a。
在陶瓷浆料形成在第一和第二侧面上之后,可以在第一和第二侧面部分的顶表面和底表面的至少一个上形成凹槽部分。该凹槽部分可形成为具有与形成在条型层合板上的凹槽部分的形状相同的形状。
接下来,如图3E和图3F中所示,设置有第一和第二侧面部分213a和214a的条型层合板220可以沿切割线C2-C2被切割成对应于单个芯片尺寸。可以参考图3C来确定切割线C2-C2的位置。
在本发明的典型实施方式中,当条型层合板沿切割线C2-C2被切割成具有单个芯片尺寸时,凹槽部分可作为参照标志。
如上所述,在本发明的典型实施方式中,两个凹槽部分可以形成在带型内电极图案之间,因此提高了切割精度。此外,与形成一个凹槽部分的情况相比,在带型内电极图案之间形成两个凹槽部分的情况可以提高参照标志的位置精度,因此减少了芯片尺寸的分配工作。就是说,与在带型内电极图案之间形成一个凹槽部分的情况相比,形成两个凹槽部分的情况可减少凹槽部分的分布位置。
条型层合板220被切割成芯片尺寸的段,因此形成多层本体211,该多层本体具有形成在其上的第一和第二侧面部分213和214。图3F未清楚地示出第二侧面部分214并且用虚线示出其轮廓。
在沿切割线C2-C2切割条型层合板220时,第一内电极的重叠的中心部分和形成在第二内电极之间的预定距离d2可以沿相同切割线,即线C2-C2进行切割。可选择地,第二内电极的中心部分和第一内电极之间的预定距离可以沿相同的切割线进行切割。
在形成虚电极时,彼此重叠的第一内电极的中心部分和形成在第二内电极之间的第二虚电极的中心部分可以沿相同的切割线进行切割。在另一方面,第二内电极的中心部分和形成在第一内电极之间的第一虚电极的中心部分可以沿相同的切割线进行切割。
因此,第一内电极和第二内电极的一端可以交替地暴露于沿切割线C2-C2的切割表面。此外,第一和第二虚电极的端部可以交替地暴露于沿切割线C2-C2的切割表面。
暴露有第一内电极221或第二虚电极224的表面被看作图2B中示出的多层本体的第三侧面3,并且暴露有第二内电极222或第一虚电极223的表面可以被看作图2B中示出的多层本体的第四侧面4。
在沿切割线C2-C2切割条型层合板220时,带型第一内电极图案221a之间的预定距离d2被对半切割,由此,第一内电极221的一个端部可以形成为距离第四侧面的预定距离d1。此外,第二内电极222可形成为距离第三侧面的预定距离。
根据本发明的典型实施方式,第一和第二虚电极可以分别形成在预定距离内,并且第一虚电极223的一端可以暴露于第四侧面且第二虚电极224的一端可以暴露于第三侧面。
多层本体的顶表面和底表面的至少一个可以设置有凹槽部分V。更详细地,对应于形成在第一内电极221和第一虚电极223之间的预定距离的区域设置有第一凹槽部分,并且对应于形成在第二内电极222和第二虚电极224之间的预定距离的区域可以设置有第二凹槽部分。
此后,两个侧面上形成有第一和第二侧面部分213和214的多层本体211可以被塑化和烧制。
接下来,第三侧面和第四侧面各可以设置有外电极,该外电极连接于第一和第二内电极的相应一端。外电极可以从第三侧面和第四侧面延伸到多层本体的顶表面或底表面,以因此覆盖凹槽部分。
此外,第一和第二侧面部分在形成在条型层合板的两个侧面上之后可以进行塑化和烧制,并且随后条型层合板可以被切割成多层本体的形状。此后,可以执行在多层本体上形成外电极的过程。
根据本发明的典型实施方式,当条型层合板220上形成有第一和第二侧面部分并且随后被切割成芯片尺寸的段时,多个多层本体111上可通过一次工艺形成有侧面部分。
此外,虽然未示出,但在形成第一侧面部分和第二侧面部分之前,条型层合板可以被切割成芯片尺寸的段,以形成多个多层本体。
就是说,条型层合板可以被切割为使得彼此重叠的第一内电极的中心部分和第二内电极之间的预定距离沿相同切割线被切割。因此,第一内电极和第二内电极的一端可以交替地暴露于切割表面。
此后,多层本体的第一和第二侧面上可以形成有第一侧面部分和第二侧面部分。然后按照上面描述的方法形成第一和第二侧面部分。其上形成有第一侧面部分和第二侧面部分的多层本体可以被塑化和烧制。
此后,暴露有第一内电极的多层本体的第三侧面和暴露有第二内电极的多层本体的第四侧面上各自可以形成有外电极。外电极可以从第三侧面和第四侧面延伸到多层本体的顶表面或底表面,因此覆盖凹槽。
如上面阐述的,根据本发明的典型实施方式,多层本体的顶表面和底表面的至少一个可以设置有凹槽部分,并且可设置外电极以覆盖凹槽部分。
因此,外电极和多层本体的接触区域被加宽,以提高外电极的粘合强度,因此提高对抗外部撞击的机械强度。
根据本发明的典型实施方式,虽然内电极和电介质层较薄地形成,但内电极完全地形成为跨越电介质层的宽度,以增加内电极之间的重叠区域,因此增加多层陶瓷电容器的容量。
此外,通过减少由于多层陶瓷电容器内的内电极所形成的台阶,以便提高绝缘电阻的寿命,从而可以提供具有良好的可靠性,同时具有优良的容量特性的多层陶瓷电容器。
另外,在本发明的典型实施方式中,第一和第二侧面部分的厚度可以较小,因此相对加宽了形成在多层本体中的内电极之间的重叠区域。此外,通过使第一和第二侧面部分的厚度形成得较小,可以容易地去除残留的碳。因此,残留的碳的分布浓度较小,因此维持良好的微细结构并且提高内电极的连结性。
虽然已经结合典型实施方式显示且描述了本发明,但本领域技术人员应当清楚,可以作出修改和改变而不偏离如所附权利要求限定的本发明的精神和范围。
Claims (13)
1.一种多层陶瓷电容器,所述多层陶瓷电容器包括:
多层本体,该多层本体具有彼此相对的第一侧面和第二侧面,并且具有连接所述第一侧面和所述第二侧面的第三侧面和第四侧面;
内电极,该内电极设置在所述多层本体中,每个所述内电极具有暴露于所述第三侧面或所述第四侧面的一端和设置在所述第三侧面和所述第四侧面之间的另一端;
虚电极,每个所述虚电极设置在与相应的一个所述内电极基本相同的高度上,每个所述虚电极具有暴露于所述第三侧面或第四侧面的一端和与所述内电极中的一个间隔开的另一端;
第一侧面部分和第二侧面部分,该第一侧面部分和第二侧面部分形成在所述多层本体的所述第一侧面和第二侧面上,所述第一侧面部分和第二侧面部分中的每一者的外表面为凸形表面;以及
外电极,该外电极设置在所述第三侧面和第四侧面上;
凹槽,该凹槽位于所述内电极和所述虚电极之间的区域上,并且设置在所述多层本体的所述顶表面和底表面中的至少一者上;
多个层叠的电介质层,该多个电介质层的宽度形成所述第一侧面与第二侧面之间的距离,并且所述内电极的宽度与所述电介质层的宽度相同;
其中,所述虚电极的宽度与所述电介质层的宽度相同。
2.根据权利要求1所述的多层陶瓷电容器,其中,所述外电极从所述第三侧面和所述第四侧面延伸到所述多层本体的顶表面或底表面。
3.根据权利要求1所述的多层陶瓷电容器,其中,所述凹槽呈V形。
4.根据权利要求1所述的多层陶瓷电容器,其中,所述第一侧面部分和所述第二侧面部分由陶瓷浆料制成。
5.根据权利要求1所述的多层陶瓷电容器,其中,所述凹槽的中央部分位于所述虚电极和所述第一内电极之间的区域上。
6.根据权利要求5所述的多层陶瓷电容器,其中,所述凹槽仅设置在所述多层本体的所述顶表面和底表面中的至少一者上。
7.根据权利要求1所述的多层陶瓷电容器,其中,所述内电极包括:第一内电极,该第一内电极的一端暴露于所述第三侧面,并且另一端形成为与所述第四侧面间隔开预定距离;以及第二内电极,该第二内电极的一端暴露于所述第四侧面,并且另一端形成为与所述第三侧面间隔开预定距离。
8.一种多层陶瓷电容器的制造方法,所述方法包括:
制备第一陶瓷基片和第二陶瓷基片,所述第一陶瓷基片上形成有多个带型第一内电极图案,该多个带型第一内电极图案形成为彼此间隔开预定距离,所述第二陶瓷基片上形成有多个带型第二内电极图案,该多个带型第二内电极图案形成为彼此间隔开预定距离;
在所述带型第一内电极图案之间所形成的预定距离内形成第一虚电极图案,或在所述带型第二内电极图案之间所形成的预定距离内形成第二虚电极图案;
通过交替地层叠所述第一陶瓷基片和所述第二陶瓷基片,以使得各个所述带型第一内电极图案的中心部分与所述带型第二内电极图案之间的预定距离彼此重叠,从而形成陶瓷基片层合板;
在所述陶瓷基片层合板的顶表面和底表面的至少一者上形成凹槽部分,所述凹槽部分位于对应于所述带型第一内电极图案和所述第一虚电极图案之间的区域的位置,并且,所述凹槽部分位于对应于所述带型第二内电极图案和所述第二虚电极图案之间的区域的位置;
通过切割所述陶瓷基片层合板形成条形层合板,每个条形层合板具有侧面,该侧面上暴露有第一内电极和第二内电极以及第一虚电极和第二虚电极的远边;以及
形成第一侧面部分和第二侧面部分,该第一侧面部分和第二侧面部分中的每一者的外表面为凸形表面,所述第一侧面部分和第二侧面部分在暴露有所述第一内电极和第二内电极的远边的所述条型层合板的侧面上由陶瓷浆料制成。
9.根据权利要求8所述的方法,其中,所述凹槽部分通过挤压所述陶瓷基片层合板而形成。
10.根据权利要求8所述的方法,该方法还包括:在所述第一侧面部分和第二侧面部分形成之后,通过沿相同切割线切割各个所述第一内电极的中心部分和所述第二内电极之间的预定距离,而将所述条型层合板切割成多层本体,每个所述多层本体具有第三侧面和第四侧面,所述第一内电极和所述第二内电极的相应一端分别暴露于所述第三侧面和第四侧面。
11.根据权利要求10所述的方法,该方法还包括形成外电极,该外电极从所述多层本体的第三侧面或第四侧面延伸到所述多层本体的顶表面或底表面,以覆盖所述凹槽部分。
12.一种多层陶瓷电容器的制造方法,所述方法包括:
制备第一陶瓷基片和第二陶瓷基片,所述第一陶瓷基片上形成有多个带型第一内电极图案,该多个带型第一内电极图案形成为彼此间隔开预定距离,所述第二陶瓷基片上形成有多个带型第二内电极图案,该多个带型第二内电极图案形成为彼此间隔开预定距离;
在所述带型第一内电极图案之间所形成的预定距离内形成第一虚电极图案,或在所述带型第二内电极图案之间所形成的预定距离内形成第二虚电极图案;
通过交替地层叠所述第一陶瓷基片和所述第二陶瓷基片,以使得各个所述带型第一内电极图案的中心部分与所述带型第二内电极图案之间的预定距离彼此重叠,从而形成陶瓷基片层合板;
在所述陶瓷基片层合板的顶表面和底表面的至少一者上形成凹槽部分,该凹槽部分位于对应于所述带型第一内电极图案和所述第一虚电极图案之间的区域的位置,并且,所述凹槽部分位于对应于所述带型第二内电极图案和所述第二虚电极图案之间的区域的位置;
进行所述陶瓷基片层合板的切割,其中以预定宽度切割该陶瓷基片层合板,而使得所述陶瓷基片被切割成条型层合板,从而各个所述条型层合板具有侧面,所述第一内电极和第二内电极以及第一虚电极和第二虚电极的远边暴露于所述侧面;以及
通过沿相同的切割线切割各个所述第一内电极的中心部分和所述第二内电极之间的预定距离,而将所述条型层合板切割成多层本体,各个所述多层本体具有第三侧面和第四侧面,所述第一内电极和所述第二内电极的相应一端暴露于所述第三侧面和第四侧面;并且
形成第一侧面部分和第二侧面部分,所述第一侧面部分和第二侧面部分中的每一者的外表面为凸形表面,所述第一侧面部分和第二侧面部分在暴露有所述第一内电极和第二内电极的远边的所述多层本体的侧面上形成由陶瓷浆料制成。
13.根据权利要求12所述的方法,该方法还包括形成外电极,所述外电极从所述多层本体的第三侧面或第四侧面延伸到所述多层本体的顶表面或所述底表面,以覆盖所述凹槽部分。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410602333.1A CN104319096B (zh) | 2011-03-09 | 2011-11-30 | 多层陶瓷电容器 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2011-0021079 | 2011-03-09 | ||
KR1020110021079A KR101141402B1 (ko) | 2011-03-09 | 2011-03-09 | 적층 세라믹 커패시터 및 그 제조방법 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410602333.1A Division CN104319096B (zh) | 2011-03-09 | 2011-11-30 | 多层陶瓷电容器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102683016A CN102683016A (zh) | 2012-09-19 |
CN102683016B true CN102683016B (zh) | 2016-06-08 |
Family
ID=46271337
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410602333.1A Expired - Fee Related CN104319096B (zh) | 2011-03-09 | 2011-11-30 | 多层陶瓷电容器 |
CN201110390597.1A Expired - Fee Related CN102683016B (zh) | 2011-03-09 | 2011-11-30 | 多层陶瓷电容器和该多层陶瓷电容器的制造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410602333.1A Expired - Fee Related CN104319096B (zh) | 2011-03-09 | 2011-11-30 | 多层陶瓷电容器 |
Country Status (4)
Country | Link |
---|---|
US (3) | US9196422B2 (zh) |
JP (2) | JP5485247B2 (zh) |
KR (1) | KR101141402B1 (zh) |
CN (2) | CN104319096B (zh) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101141489B1 (ko) * | 2010-12-13 | 2012-05-03 | 삼성전기주식회사 | 적층 세라믹 콘덴서 및 그 제조방법 |
KR101141402B1 (ko) * | 2011-03-09 | 2012-05-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
JP2014027255A (ja) * | 2012-06-22 | 2014-02-06 | Murata Mfg Co Ltd | セラミック電子部品及びセラミック電子装置 |
KR101565640B1 (ko) * | 2013-04-08 | 2015-11-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
KR101514512B1 (ko) * | 2013-04-08 | 2015-04-22 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
KR101474126B1 (ko) | 2013-05-06 | 2014-12-17 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판 |
KR101499717B1 (ko) * | 2013-05-21 | 2015-03-06 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
TWM468763U (zh) * | 2013-08-27 | 2013-12-21 | Bce Asia Technology Co Ltd | 單層式陶瓷電容器及其介質基材結構 |
DE102013111121B4 (de) * | 2013-08-27 | 2020-03-26 | Tdk Electronics Ag | Verfahren zur Herstellung von keramischen Vielschichtbauelementen |
JP2015046494A (ja) * | 2013-08-28 | 2015-03-12 | 京セラ株式会社 | チップ型電子部品 |
JP2017037930A (ja) * | 2015-08-07 | 2017-02-16 | 株式会社村田製作所 | セラミック電子部品の製造方法及びセラミック電子部品 |
CN105118670A (zh) * | 2015-08-31 | 2015-12-02 | 苏州斯尔特微电子有限公司 | 一种陶瓷电容器 |
CN105118672A (zh) * | 2015-08-31 | 2015-12-02 | 苏州斯尔特微电子有限公司 | 一种层叠陶瓷电容器 |
CN105244163A (zh) * | 2015-08-31 | 2016-01-13 | 苏州斯尔特微电子有限公司 | 一种新型陶瓷电容器 |
JP6711192B2 (ja) * | 2015-09-15 | 2020-06-17 | Tdk株式会社 | 積層電子部品 |
KR102437801B1 (ko) * | 2016-02-22 | 2022-08-30 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조 방법 |
JP6496270B2 (ja) * | 2016-04-14 | 2019-04-03 | 太陽誘電株式会社 | セラミック電子部品及びその製造方法 |
CN107759252A (zh) * | 2017-11-13 | 2018-03-06 | 戴承萍 | 抑制电子陶瓷元件爬镀的表面处理方法及电子陶瓷元件 |
JP7347919B2 (ja) * | 2017-12-15 | 2023-09-20 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP2019134037A (ja) * | 2018-01-30 | 2019-08-08 | 太陽誘電株式会社 | 積層圧電セラミック部品の製造方法、積層圧電セラミック部品及び圧電デバイス |
KR102101703B1 (ko) * | 2018-08-01 | 2020-04-20 | 삼성전기주식회사 | 적층형 커패시터 |
CN109215906A (zh) * | 2018-08-24 | 2019-01-15 | 东莞市仙桥电子科技有限公司 | 新型贴片式ntc及其制造方法 |
CN110379624B (zh) * | 2019-06-27 | 2021-08-03 | 成都宏科电子科技有限公司 | 一种多层芯片电容器的模块化制备方法 |
JP2021034648A (ja) | 2019-08-28 | 2021-03-01 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP7302528B2 (ja) | 2020-05-15 | 2023-07-04 | トヨタ自動車株式会社 | 燃料電池システム |
KR102446721B1 (ko) * | 2020-09-16 | 2022-09-26 | 삼화콘덴서공업 주식회사 | 고압 적층 세라믹 커패시터 제조방법 |
JP2022133831A (ja) * | 2021-03-02 | 2022-09-14 | Tdk株式会社 | 積層コンデンサ |
DE112022002164T5 (de) * | 2021-06-15 | 2024-01-25 | Murata Manufacturing Co., Ltd. | Elektronikkomponente |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4771520A (en) * | 1985-04-25 | 1988-09-20 | Murata Manufacturing Co., Ltd. | Method of producing laminated ceramic capacitors |
CN1397965A (zh) * | 2001-07-16 | 2003-02-19 | Tdk株式会社 | 多端多层的陶瓷电子器件 |
JP2005197530A (ja) * | 2004-01-08 | 2005-07-21 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JP2010093037A (ja) * | 2008-10-08 | 2010-04-22 | Murata Mfg Co Ltd | 積層セラミックコンデンサおよびその製造方法 |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3235772A1 (de) * | 1981-09-30 | 1983-06-23 | Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka | Mehrschichtkondensator |
JPS6096813A (ja) | 1983-11-01 | 1985-05-30 | Babcock Hitachi Kk | 低νox型高効率燃焼装置 |
JPS6096813U (ja) | 1983-12-09 | 1985-07-02 | 関西日本電気株式会社 | 積層セラミツクコンデンサ |
JPS61183913A (ja) * | 1985-02-08 | 1986-08-16 | 株式会社村田製作所 | 積層コンデンサ |
JPS6473709A (en) | 1987-09-16 | 1989-03-20 | Murata Manufacturing Co | Manufacture of laminated capacitor |
JPH0238722A (ja) | 1988-07-28 | 1990-02-08 | Tochigi Fuji Ind Co Ltd | 動力伝達装置 |
JPH0238722U (zh) * | 1988-09-06 | 1990-03-15 | ||
JPH04278507A (ja) | 1991-03-06 | 1992-10-05 | Taiyo Yuden Co Ltd | 電子部品及びその製造方法 |
JP3018645B2 (ja) * | 1991-10-03 | 2000-03-13 | 株式会社村田製作所 | チップ部品の製造方法 |
DE69315907T2 (de) * | 1992-07-27 | 1998-04-16 | Murata Manufacturing Co | Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken |
JPH06349669A (ja) * | 1993-06-14 | 1994-12-22 | Murata Mfg Co Ltd | 積層コンデンサの製造方法 |
JPH0845777A (ja) * | 1994-08-04 | 1996-02-16 | Matsushita Electric Ind Co Ltd | チップ形積層セラミックコンデンサ |
JPH08279437A (ja) | 1995-04-06 | 1996-10-22 | Mitsubishi Materials Corp | チップ型積層セラミックスコンデンサ |
JP3316731B2 (ja) | 1996-01-11 | 2002-08-19 | 株式会社村田製作所 | 積層セラミック電子部品 |
JPH09190947A (ja) * | 1996-01-11 | 1997-07-22 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JP2001044066A (ja) * | 1999-07-30 | 2001-02-16 | Kyocera Corp | 積層型電子部品およびその製法 |
JP2001185437A (ja) * | 1999-12-24 | 2001-07-06 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
TW562737B (en) * | 2000-11-27 | 2003-11-21 | Murata Manufacturing Co | Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body |
JP2002305127A (ja) | 2001-04-09 | 2002-10-18 | Tdk Corp | 積層セラミック電子部品およびその製造方法 |
DE10147898A1 (de) * | 2001-09-28 | 2003-04-30 | Epcos Ag | Elektrochemisches Bauelement mit mehreren Kontaktflächen |
JP4548571B2 (ja) * | 2002-10-08 | 2010-09-22 | 日本特殊陶業株式会社 | 積層コンデンサの製造方法 |
JP4246543B2 (ja) * | 2003-05-13 | 2009-04-02 | 日本特殊陶業株式会社 | 積層電子部品の製造方法 |
JP2005101038A (ja) | 2003-09-22 | 2005-04-14 | Murata Mfg Co Ltd | 積層セラミックコンデンサの製造方法 |
JP4501437B2 (ja) * | 2004-01-27 | 2010-07-14 | 株式会社村田製作所 | 積層セラミックコンデンサおよびその製造方法 |
JP2005259772A (ja) | 2004-03-09 | 2005-09-22 | Tdk Corp | 積層セラミックコンデンサ |
JP2005259982A (ja) * | 2004-03-11 | 2005-09-22 | Tdk Corp | 積層セラミックコンデンサ |
JP2005285801A (ja) * | 2004-03-26 | 2005-10-13 | Kyocera Corp | 積層型電子部品の製法 |
JP2005303160A (ja) | 2004-04-15 | 2005-10-27 | Murata Mfg Co Ltd | 積層型半導体セラミック電子部品 |
JP2007067026A (ja) | 2005-08-30 | 2007-03-15 | Taiyo Yuden Co Ltd | 電子部品及び電子部品の製造方法 |
JP5164463B2 (ja) * | 2007-07-26 | 2013-03-21 | 太陽誘電株式会社 | 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ |
JP4957737B2 (ja) * | 2008-05-14 | 2012-06-20 | 株式会社村田製作所 | セラミック電子部品およびその製造方法ならびに集合部品 |
JP5600247B2 (ja) | 2008-06-11 | 2014-10-01 | 株式会社村田製作所 | 積層電子部品およびその製造方法 |
JP5332475B2 (ja) | 2008-10-03 | 2013-11-06 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
JP5304159B2 (ja) | 2008-10-08 | 2013-10-02 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法 |
JP2011003846A (ja) | 2009-06-22 | 2011-01-06 | Murata Mfg Co Ltd | セラミック電子部品の製造方法 |
JP5029672B2 (ja) * | 2009-10-29 | 2012-09-19 | 株式会社村田製作所 | セラミック電子部品およびその製造方法ならびに集合部品 |
KR101141402B1 (ko) * | 2011-03-09 | 2012-05-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
KR20130123661A (ko) * | 2012-05-03 | 2013-11-13 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조 방법 |
KR20150121567A (ko) * | 2014-04-21 | 2015-10-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그의 제조 방법 |
-
2011
- 2011-03-09 KR KR1020110021079A patent/KR101141402B1/ko active IP Right Grant
- 2011-10-31 US US13/285,940 patent/US9196422B2/en active Active
- 2011-11-07 JP JP2011243181A patent/JP5485247B2/ja active Active
- 2011-11-30 CN CN201410602333.1A patent/CN104319096B/zh not_active Expired - Fee Related
- 2011-11-30 CN CN201110390597.1A patent/CN102683016B/zh not_active Expired - Fee Related
-
2013
- 2013-08-09 JP JP2013166240A patent/JP5654102B2/ja not_active Expired - Fee Related
-
2014
- 2014-03-12 US US14/206,898 patent/US9779873B2/en active Active
-
2017
- 2017-04-07 US US15/482,297 patent/US10431379B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4771520A (en) * | 1985-04-25 | 1988-09-20 | Murata Manufacturing Co., Ltd. | Method of producing laminated ceramic capacitors |
CN1397965A (zh) * | 2001-07-16 | 2003-02-19 | Tdk株式会社 | 多端多层的陶瓷电子器件 |
JP2005197530A (ja) * | 2004-01-08 | 2005-07-21 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JP2010093037A (ja) * | 2008-10-08 | 2010-04-22 | Murata Mfg Co Ltd | 積層セラミックコンデンサおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5485247B2 (ja) | 2014-05-07 |
JP2012191165A (ja) | 2012-10-04 |
US20140189990A1 (en) | 2014-07-10 |
US20120229952A1 (en) | 2012-09-13 |
US20170213645A1 (en) | 2017-07-27 |
KR101141402B1 (ko) | 2012-05-03 |
US10431379B2 (en) | 2019-10-01 |
JP5654102B2 (ja) | 2015-01-14 |
US9779873B2 (en) | 2017-10-03 |
US9196422B2 (en) | 2015-11-24 |
CN104319096A (zh) | 2015-01-28 |
CN104319096B (zh) | 2017-12-29 |
CN102683016A (zh) | 2012-09-19 |
JP2013225715A (ja) | 2013-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102683016B (zh) | 多层陶瓷电容器和该多层陶瓷电容器的制造方法 | |
CN102683018B (zh) | 多层陶瓷电容器和该多层陶瓷电容器的制造方法 | |
CN102683015B (zh) | 多层陶瓷电容器及其制造方法 | |
CN110164687B (zh) | 多层陶瓷电子组件 | |
CN105895368B (zh) | 多层陶瓷电子组件 | |
KR101565640B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
KR101762032B1 (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
KR102089694B1 (ko) | 적층 세라믹 전자부품 | |
KR20140121726A (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
CN103811181A (zh) | 多层陶瓷电子部件 | |
KR101939083B1 (ko) | 적층형 커패시터 및 그 제조방법 | |
CN103247442A (zh) | 层叠陶瓷电子部件的制造方法 | |
KR102262902B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
JP2015154044A (ja) | 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ | |
KR101952845B1 (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
KR101565725B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
KR101771737B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
KR101240738B1 (ko) | 적층 세라믹 커패시터 | |
KR102202485B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
KR20230052560A (ko) | 커패시터 부품의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160608 Termination date: 20201130 |
|
CF01 | Termination of patent right due to non-payment of annual fee |