JP2005197530A - 積層セラミック電子部品 - Google Patents
積層セラミック電子部品 Download PDFInfo
- Publication number
- JP2005197530A JP2005197530A JP2004003392A JP2004003392A JP2005197530A JP 2005197530 A JP2005197530 A JP 2005197530A JP 2004003392 A JP2004003392 A JP 2004003392A JP 2004003392 A JP2004003392 A JP 2004003392A JP 2005197530 A JP2005197530 A JP 2005197530A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- multilayer
- face
- electronic component
- multilayer element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】外部電極のセラミック積層素子への固着強度が大きく、信頼性の高い積層セラミック電子部品を提供する。
【解決手段】セラミック積層素子1の表面の、外部電極4a,4bが形成される領域の少なくとも一部に、凹部と凸部の段差が5〜25μmの凹凸9を形成し、該凹凸9が形成された領域を含む所定の領域に外部電極4a,4bを形成する。
また、セラミック積層素子の内部電極が引き出された領域を除く領域に凹凸を形成する。
また、セラミック積層素子の内部電極が引き出された端面を除く領域に凹凸を形成する。
また、セラミック積層素子の、内部電極が引き出された端面から回り込んだ側面の外部電極が形成された領域に、該端面に向かって角度3〜10°の上り勾配となるような傾斜を形成し、該傾斜が形成された領域を含む領域に外部電極を形成する。
【選択図】図1
【解決手段】セラミック積層素子1の表面の、外部電極4a,4bが形成される領域の少なくとも一部に、凹部と凸部の段差が5〜25μmの凹凸9を形成し、該凹凸9が形成された領域を含む所定の領域に外部電極4a,4bを形成する。
また、セラミック積層素子の内部電極が引き出された領域を除く領域に凹凸を形成する。
また、セラミック積層素子の内部電極が引き出された端面を除く領域に凹凸を形成する。
また、セラミック積層素子の、内部電極が引き出された端面から回り込んだ側面の外部電極が形成された領域に、該端面に向かって角度3〜10°の上り勾配となるような傾斜を形成し、該傾斜が形成された領域を含む領域に外部電極を形成する。
【選択図】図1
Description
本願発明はセラミック電子部品に関し、詳しくは、セラミック層を介して複数の内部電極が互いに対向するように配設され、所定の内部電極の一端が一方の端面に、所定の他の内部電極の一端が他方の端面に引き出されたセラミック積層素子の両端側に、内部電極と導通するように外部電極が配設された構造を有する積層セラミック電子部品に関する。
代表的な積層セラミック電子部品の一つである積層セラミックコンデンサは、例えば、図6(a),(b)に示すように、セラミック積層素子51中に、複数の内部電極53a,53bがセラミック層52を介して互いに対向するように配設され、その一端側が交互にセラミック積層素子51の異なる側の端面55a,55bに引き出されており、かつ、セラミック積層素子51の両端側に、内部電極53a,53bと導通するように一対の外部電極54a,54bが配設された構造を有している。
さらに、外部電極54a,54bの表面には、通常、Ag電極のはんだくわれを防止するためのNiめっき膜55およびはんだ付け性を向上させるためのSnめっき膜56が形成されている。
さらに、外部電極54a,54bの表面には、通常、Ag電極のはんだくわれを防止するためのNiめっき膜55およびはんだ付け性を向上させるためのSnめっき膜56が形成されている。
そして、上記外部電極54a,54bを形成するにあたっては、通常、セラミック積層素子51の端部を導電ペーストに浸漬するディッピング法により、導電ペーストを、セラミック積層素子51の端部の外部電極を形成すべき位置に付着させ、乾燥させた後、焼き付けることにより形成されている。
しかしながら、上記従来の外部電極の形成方法では、セラミック積層素子の端部を導電ペーストに浸漬した後、セラミック積層素子を引き上げる際に、導電ペーストの表面張力と、導電ペーストの自重によるセラミック積層素子の端面への流動によって、セラミック積層素子の側面、セラミック積層素子の端面と側面の境界部である稜線部(エッジ部)やコーナ部において、導電ペーストの塗布厚が薄くなってしまう場合がある。そして、結果的に、ニッケルめっきやSnめっきなどを行う際における、めっき液の侵入によるセラミック積層素子への構造欠陥(クラックなど)の発生により、絶縁抵抗不良が生じるという問題点がある。
そこで、図7(a)に示すように、セラミック積層素子51の、内部電極53が引き出された端面55に、複数の溝56を形成して外部電極形成面を凹凸化した後、図7(b)に示すように、外部電極54を形成する方法が提案されている(特許文献1)。
しかしながら、この方法では、外部電極を構成する導電ペーストに含まれる導電性の金属粒子の粒径や、それが焼き付けられて形成される厚膜電極の表面粗さなどが必ずしも溝の幅や深さなどの寸法と十分にマッチせず、形成される外部電極のセラミック積層素子への密着強度を所望の大きさにまで向上させることができない場合がある。
また、セラミック電子部品の外部電極を形成するにあたって、図8(a)に示すように、セラミック電子部品を構成するセラミック素体61の表面の、外部電極を形成すべき領域に、ノズル62から研削用粒子63を吹き付けてサンドブラスト処理を行い、セラミック素体61の表面を研磨して、浄化した後、図8(b)に示すように、外部電極54を形成する方法が提案されている(特許文献2)。
この方法は、セラミック素体の表面ににじみ出たガラス質を除去するためにサンドブラスト加工を行うものであり、その際にセラミック素体の表面が適度に粗くなることから、外部電極のセラミック素体への固着力を向上させる効果が得られるものである。
しかしながら、この特許文献2の方法は、セラミック素体の表面ににじみ出たガラス質を除去することを主たる目的としてサンドブラスト加工を行うものであり、セラミック素体の表面粗さを制御するものではないことから、必ずしも十分な固着力を得ることができない場合がある。
特開2000−277381号公報
特開平5−47592号公報
本願発明は、上記問題点を解決するものであり、外部電極のセラミック積層素子への固着強度が大きく、信頼性の高い積層セラミック電子部品を提供することを課題とする。
上記課題を解決するために、本願発明(請求項1)の積層セラミック電子部品は、
セラミック層を介して複数の内部電極が互いに対向するように配設され、所定の内部電極の一端が一方の端面に、所定の他の内部電極の一端が他方の端面に引き出されたセラミック積層素子の両端側に、内部電極と導通するように外部電極が配設された構造を有する積層セラミック電子部品において、
セラミック積層素子の表面の、外部電極が形成された領域の少なくとも一部に、凹部と凸部の段差が5〜25μmの凹凸が形成されていること
を特徴としている。
セラミック層を介して複数の内部電極が互いに対向するように配設され、所定の内部電極の一端が一方の端面に、所定の他の内部電極の一端が他方の端面に引き出されたセラミック積層素子の両端側に、内部電極と導通するように外部電極が配設された構造を有する積層セラミック電子部品において、
セラミック積層素子の表面の、外部電極が形成された領域の少なくとも一部に、凹部と凸部の段差が5〜25μmの凹凸が形成されていること
を特徴としている。
また、請求項2の積層セラミック電子部品は、前記凹凸が、前記セラミック積層素子の前記内部電極が引き出された領域を除く領域に形成されていることを特徴としている。
また、請求項3の積層セラミック電子部品は、前記凹凸が、前記セラミック積層素子の前記内部電極が引き出された端面を除く領域に形成されていることを特徴としている。
また、本願発明(請求項4)の積層セラミック電子部品は、
セラミック層を介して複数の内部電極が互いに対向するように配設され、かつ、その一端側が所定の端面に引き出されたセラミック積層素子の両端側に、内部電極と導通するように外部電極が配設された構造を有する積層セラミック電子部品において、
セラミック積層素子の、前記内部電極が引き出された端面から回り込んだ側面の外部電極が形成された領域には、該端面に向かって角度3〜10°の上り勾配となるような傾斜部が形成されていること
を特徴としている。
セラミック層を介して複数の内部電極が互いに対向するように配設され、かつ、その一端側が所定の端面に引き出されたセラミック積層素子の両端側に、内部電極と導通するように外部電極が配設された構造を有する積層セラミック電子部品において、
セラミック積層素子の、前記内部電極が引き出された端面から回り込んだ側面の外部電極が形成された領域には、該端面に向かって角度3〜10°の上り勾配となるような傾斜部が形成されていること
を特徴としている。
本願発明(請求項1)の積層セラミック電子部品は、セラミック積層素子の表面の、外部電極が形成された領域の少なくとも一部に、凹部と凸部の段差が5〜25μmの凹凸を形成し、該領域を含む所定の領域に外部電極を形成するようにしているので、外部電極のセラミック積層素子への固着強度が大きく、信頼性の高い積層セラミック電子部品を提供することが可能になる。
凹部と凸部の段差を5〜25μmとするのが好ましいのは、段差が5μm未満になると絶縁抵抗不良が発生し、また、段差が25μmを超えると外部電極内部に空隙ができる不良が発生することによる。
凹部と凸部の段差を5〜25μmとするのが好ましいのは、段差が5μm未満になると絶縁抵抗不良が発生し、また、段差が25μmを超えると外部電極内部に空隙ができる不良が発生することによる。
なお、凹凸を形成するための凹凸加工処理としては、例えば、セラミック積層素子の表面にノズルから微細な研削用粒子を吹き付けてセラミック積層素子の表面を粗くするサンドブラスト法や、金型を押し付けて(プレスして)溝加工を施す方法などが例示される。
また、プラズマ加工、レーザー加工、エッチング加工などの種々の方法を適用することも可能である。
また、プラズマ加工、レーザー加工、エッチング加工などの種々の方法を適用することも可能である。
また、セラミック積層素子の端面の内部電極が引き出された領域にサンドブラスト加工などの凹凸加工処理を施すと、セラミック積層素子の端面に露出した内部電極が後退してしまい、外部電極との導通不良を引き起こす場合があるが、請求項2の積層セラミック電子部品のように、凹凸を、セラミック積層素子の内部電極が引き出された領域を除く領域に形成するようにした場合、露出した内部電極が端面から後退してしまうことを防止して、外部電極のセラミック積層素子への固着強度が大きく、しかも、外部電極と内部電極の導通信頼性の高い積層セラミック電子部品を確実に得ることが可能になる。
請求項3のように、凹凸を、セラミック積層素子の内部電極が引き出された端面を除く領域に形成するようにした場合、さらに容易かつ確実に、露出した内部電極が端面から後退してしまうことを防止して、外部電極のセラミック積層素子への固着強度が大きく、しかも、外部電極と内部電極の導通信頼性の高い積層セラミック電子部品を得ることが可能になる。
また、本願発明(請求項4)の積層セラミック電子部品は、セラミック積層素子の、内部電極が引き出された端面から回り込んだ側面の外部電極を形成すべき領域に、該端面に向かって角度3〜10°の上り勾配となるような傾斜部を形成し、該傾斜部が形成された領域を含む領域に外部電極を形成するようにしているので、上記傾斜部を形成していない場合に生じるような導電ペーストの表面張力と、導電ペーストの自重によるセラミック積層素子の端面への流動を抑制して、セラミック積層素子の側面およびセラミック積層素子の端面と側面の境界部である稜線部(エッジ部)やコーナ部において、導電ペーストの塗布厚が薄くなってしまうことを防止し、外部電極のセラミック積層素子への固着強度が大きく、信頼性の高い積層セラミック電子部品を提供することが可能になる。
なお、傾斜部の傾斜角度が3°未満になると絶縁抵抗不良が発生するため好ましくない。また、傾斜角度が10°を超えると端面外周部にカケ、ワレの外観不良が発生するようになるので、傾斜角度は3〜10°の範囲とすることが好ましい。
なお、傾斜部の傾斜角度が3°未満になると絶縁抵抗不良が発生するため好ましくない。また、傾斜角度が10°を超えると端面外周部にカケ、ワレの外観不良が発生するようになるので、傾斜角度は3〜10°の範囲とすることが好ましい。
なお、上記傾斜部を形成した領域にさらに凹凸を形成することにより、さらに、外部電極のセラミック積層素子への固着強度が大きく、信頼性の高い積層セラミック電子部品を提供することが可能になる。
以下、本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。
図1は本願発明の一実施例にかかる積層セラミック電子部品(この実施例1では積層セラミックコンデンサ)を示す断面図である。
この実施例の積層セラミックコンデンサは、図1に示すように、複数の内部電極3a,3bがセラミック層2を介して互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面5a,5bに引き出されたセラミック積層素子(積層セラミックコンデンサ素子)1の両端側に、外部電極4a,4bが配設された構造を有している。さらに、外部電極4a,4bの表面には、通常、Ag電極のはんだくわれを防止するためのNiめっき膜15およびはんだ付け性を向上させるためのSnめっき膜16が形成されている。
そして、この積層セラミックコンデンサにおいては、セラミック積層素子1の各稜線部7およびコーナ部8にはR(丸み)が付けられており、外部電極4a,4bが形成された、セラミック積層素子1の両端側の領域のうち、セラミック積層素子1の内部電極3a,3bが引き出された端面5a,5bを除いた領域(すなわち、端面5a,5bに続く側面6の両端側部分6a,6b、Rが付けられた稜線部7およびコーナ部8)には、凹部と凸部の段差が表1に示すような値(1.5〜30μm)の凹凸9が付与されている。
次に、上記の積層セラミックコンデンサを製造する方法について説明する。
(1)まず、セラミックグリーンシート上に、内部電極パターンが配設されたセラミックグリーンシートを用意し、このセラミックグリーンシートを所定枚数積層するとともに、その上下両面側に、内部電極パターンの配設されていないセラミックグリーンシートを積層し、圧着することにより、マザー積層体を形成した。
(2)それから、上述のように構成されたマザー積層体を、所定の位置で切断し、個々の未焼成のセラミック積層素子1に分割した。
(1)まず、セラミックグリーンシート上に、内部電極パターンが配設されたセラミックグリーンシートを用意し、このセラミックグリーンシートを所定枚数積層するとともに、その上下両面側に、内部電極パターンの配設されていないセラミックグリーンシートを積層し、圧着することにより、マザー積層体を形成した。
(2)それから、上述のように構成されたマザー積層体を、所定の位置で切断し、個々の未焼成のセラミック積層素子1に分割した。
(3)次いで、未焼成のセラミック積層素子を焼成することにより、寸法が、長さL3.2mm、幅W1.6mm、厚みT1.4mmのセラミック積層素子を得た。
(4)そして、図2に示すように、切削用セラミック積層素子の表面に、ノズル11から微細な研削用粒子12を吹き付けて、サンドブラストを施し、セラミック積層素子1の内部電極3a,3bが引き出された端面5a,5bを除いた領域、すなわち、セラミック積層素子1の端面5a,5bに続く側面6の両端側部分6a,6bの表面に、表1に示すように、凹部と凸部の段差が1.5〜30μmの凹凸9を形成した。
このとき、セラミック積層素子1の各稜線部7およびコーナ部8が研削され、R(丸み)が付与される。
(5)そして、このようにサンドブラスト処理が施されたセラミック積層素子の一方の端部を導電ペーストに浸漬した後、他方の端部も導電ペーストに浸漬し、焼き付けることにより外部電極4a,4bを形成した。
(6)それから、外部電極4a,4bの表面に、はんだ食われを抑制するためのNiめっき膜15およびはんだ付け性を向上させるためのSnめっき膜16を順に形成した。
このようにして、図1に示すような構造を有し、外部電極の端面部、側面部、稜線部(エッジ部)およびコーナ部の厚みが表1に示すような厚みの外部電極を有する積層セラミックコンデンサを得た。
(4)そして、図2に示すように、切削用セラミック積層素子の表面に、ノズル11から微細な研削用粒子12を吹き付けて、サンドブラストを施し、セラミック積層素子1の内部電極3a,3bが引き出された端面5a,5bを除いた領域、すなわち、セラミック積層素子1の端面5a,5bに続く側面6の両端側部分6a,6bの表面に、表1に示すように、凹部と凸部の段差が1.5〜30μmの凹凸9を形成した。
このとき、セラミック積層素子1の各稜線部7およびコーナ部8が研削され、R(丸み)が付与される。
(5)そして、このようにサンドブラスト処理が施されたセラミック積層素子の一方の端部を導電ペーストに浸漬した後、他方の端部も導電ペーストに浸漬し、焼き付けることにより外部電極4a,4bを形成した。
(6)それから、外部電極4a,4bの表面に、はんだ食われを抑制するためのNiめっき膜15およびはんだ付け性を向上させるためのSnめっき膜16を順に形成した。
このようにして、図1に示すような構造を有し、外部電極の端面部、側面部、稜線部(エッジ部)およびコーナ部の厚みが表1に示すような厚みの外部電極を有する積層セラミックコンデンサを得た。
そして、得られた各積層セラミックコンデンサ(試料)について、絶縁抵抗不良率、および、セラミック積層素子の、端面から回り込んだ側面に形成された外部電極中に空隙が存在する外部電極異常の発生率を調べた。
また、比較のため、セラミック積層素子1の端面5a,5b及びそれに続く側面6の両端側部分6a,6bの表面に凹凸を形成していない積層セラミックコンデンサ(試料番号1の従来例の試料)を作製し、これについても、同様にして特性を調べた。
その結果を表1に示す。
その結果を表1に示す。
表1に示すように、凹凸加工処理を施していない試料番号1の試料(従来例)では、絶縁抵抗不良率が500ppmと非常に高い値となることが確認された。
また、凹凸の段差が本願発明の範囲より小さい試料番号2(1.5μm)および試料番号3の試料(3.0μm)の場合には、絶縁抵抗不良率が250ppm(試料番号2)、120ppm(試料番号3)と高い値となることが確認された。
さらに、凹凸の段差が本願発明の範囲より大きい(30μm)試料番号7の試料の場合は、絶縁不良率は0ppmであったが、外部電極異常の発生率が1%となることが確認された。
また、凹凸の段差が本願発明の範囲より小さい試料番号2(1.5μm)および試料番号3の試料(3.0μm)の場合には、絶縁抵抗不良率が250ppm(試料番号2)、120ppm(試料番号3)と高い値となることが確認された。
さらに、凹凸の段差が本願発明の範囲より大きい(30μm)試料番号7の試料の場合は、絶縁不良率は0ppmであったが、外部電極異常の発生率が1%となることが確認された。
これに対し、凹凸の段差を本願発明の範囲内の5〜25μmとした試料番号4,5,6の試料では、外部電極の端面部における厚みを目標値の150μmとした場合において、側面部、稜線部およびコーナ部の塗布厚として必要な厚みを確保することが可能になり、その結果として、セラミック積層素子へのめっき液の侵入によるクラックなどの構造欠陥の発生に起因する絶縁抵抗不良の発生が防止されることが確認された。また、外部電極異常の発生も認められなかった。
なお、サンドブラストなどの凹凸加工処理を、内部電極が引き出されたセラミック積層素子の端面に施すことは、内部電極がセラミック積層素子の端面から後退して外部電極との間に隙間が形成され、導通信頼性が低下するという問題点があるため、好ましくない。
図3は本願発明の一実施例にかかる積層セラミック電子部品(この実施例2では積層セラミックコンデンサ)を示す断面図、図4は図3の積層セラミックコンデンサの外部電極を形成する前の状態(セラミック積層素子)を示す斜視図である。
この実施例2の積層セラミックコンデンサは、図3に示すように、複数の内部電極3a,3bがセラミック層2を介して互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面5a,5bに引き出されたセラミック積層素子(積層セラミックコンデンサ素子)1の両端側に、外部電極4a,4bが配設された構造を有している。さらに、外部電極4a,4bの表面には、通常、Ag電極のはんだくわれを防止するためのNiめっき膜15およびはんだ付け性を向上させるためのSnめっき膜16が形成されている。
そして、この積層セラミックコンデンサにおいては、図3および4に示すように、セラミック積層素子1の、外部電極4a,4bが形成された、セラミック積層素子1の両端側の領域のうち、セラミック積層素子1の内部電極3a,3bが引き出された端面5a,5bを除いた領域(すなわち、端面5a,5bに続く側面6の両端側部分6a,6b)に、幅が約10μm、深さが10μmの溝19がピッチP=50μmで複数本配設されている。
なお、本願発明においては、溝19の幅は5〜200μm、深さは5〜25μmの範囲とすることが望ましい。
なお、本願発明においては、溝19の幅は5〜200μm、深さは5〜25μmの範囲とすることが望ましい。
なお、この実施例2では、焼成後のセラミック積層素子1に金型を押し付けて、プレスすることにより溝19を形成した後、外部電極4a,4bを形成することにより図3,4に示すような構造を有する積層セラミックコンデンサを作製した。
また、積層セラミックコンデンサの製造方法の他の工程は、上記実施例1の場合と同様である。
また、積層セラミックコンデンサの製造方法の他の工程は、上記実施例1の場合と同様である。
この実施例2の積層セラミックコンデンサについても、上記実施例1の場合と同様に、絶縁抵抗不良率を調べた。その結果を表2に試料番号8の試料として示す。なお、表2の試料番号1の試料は、表1の試料番号1の試料と同じ、凹凸加工処理を施していない試料(従来例)である。
この実施例2の積層セラミックコンデンサ(試料)についても、表2に示すように、外部電極の端面部における厚みを目標値の150μmとした場合に、側面部、稜線部およびコーナ部の塗布厚として必要な厚みを確保することが可能になり、その結果として、めっき液の侵入によるセラミック積層素子へのクラックなどの構造欠陥の発生に起因する絶縁抵抗不良の発生が防止されることが確認された。
図5は、本願発明のさらに他の実施例にかかる積層セラミック電子部品(この実施例3では積層セラミックコンデンサ)を示す断面図である。
この実施例3の積層セラミックコンデンサは、図5に示すように、複数の内部電極3a,3bがセラミック層2を介して互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面5a,5bに引き出されたセラミック積層素子(積層セラミックコンデンサ素子)1の両端側に、外部電極4a,4bが配設された構造を有している。さらに、外部電極4a,4bの表面には、通常、Ag電極のはんだくわれを防止するためのNiめっき膜15およびはんだ付け性を向上させるためのSnめっき膜16が形成されている。
そして、この積層セラミックコンデンサにおいては、図5に示すように、セラミック積層素子1の、内部電極3a,3bが引き出された端面5a,5bから回り込んだ4つの側面6の両端側部分6a,6bの外部電極が形成された領域には、該端面に向かって所定の角度(この実施例では、2゜,3°,5°)の上り勾配となるような傾斜部29が形成されている。
なお、この実施例3の積層セラミックコンデンサは、焼成後のセラミック積層素子1の4つの側面6の両端側部分6a,6bをカッターで切削加工して傾斜部29を形成した後、外部電極4a,4bを形成することにより作製した。
また、積層セラミックコンデンサの製造方法の他の工程は、上記実施例1の場合と同様である。
また、積層セラミックコンデンサの製造方法の他の工程は、上記実施例1の場合と同様である。
この実施例3の積層セラミックコンデンサについても、上記実施例1,2の場合と同様に、絶縁抵抗不良率を調べた。その結果を表3に示す。なお、表3の試料番号1の試料は、表1の試料番号1の試料と同じ、凹凸加工処理を施していない試料(従来例)である。
表3に示すように、傾斜部29の傾斜角度が2゜の試料番号9の試料の場合、絶縁抵抗不良率が250ppmとなっているが、傾斜部29の傾斜角度が3°および5°の試料番号10,11の試料の場合、外部電極の端面部における厚みを目標値の150μmとした場合にも、側面部、稜線部およびコーナ部の塗布厚として必要な厚みを確保することが可能になり、その結果として、めっき液の侵入によるセラミック積層素子へのクラックなどの構造欠陥の発生に起因する絶縁抵抗不良の発生が防止されることが確認された。
なお、上記実施例1,2,3では、積層セラミックコンデンサを例にとって説明したが、本願発明は積層セラミックコンデンサに限られるものではなく、内部電極を備えたセラミック積層素子に外部電極が配設された構造を有する種々のセラミック電子部品(例えば、セラミックコンデンサアレイ、セラミックバリスタ、セラミック多層基板など)に広く適用することが可能である。
また、本願発明はさらにその他の点においても上記実施例に限定されるものではなく、セラミック積層素子の具体的な構成、凹凸を形成するための加工処理の具体的な方法や条件、セラミック積層素子への傾斜部の形成方法などに関し、発明の範囲内において、種々の応用、変形を加えることができる。
本願発明においては、セラミック積層素子の表面の、外部電極が形成された領域の少なくとも一部に、凹部と凸部の段差が5〜25μmの凹凸を形成し、該領域を含む所定の領域に外部電極を形成するか、セラミック積層素子の、内部電極が引き出された端面から回り込んだ側面の外部電極が形成された領域に、該端面に向かって角度3〜10°の上り勾配となるような傾斜部を形成し、該傾斜部が形成された領域を含む領域に外部電極を形成するようにしているので、外部電極のセラミック積層素子への固着強度が大きく、信頼性の高い積層セラミック電子部品を提供することが可能になる。
したがって、本願発明は、内部電極を有するセラミック積層素子に外部電極が配設された構造を有する種々のセラミック電子部品(例えば、セラミックコンデンサアレイ、セラミックバリスタ、セラミック多層基板など)に広く利用することが可能である。
したがって、本願発明は、内部電極を有するセラミック積層素子に外部電極が配設された構造を有する種々のセラミック電子部品(例えば、セラミックコンデンサアレイ、セラミックバリスタ、セラミック多層基板など)に広く利用することが可能である。
1 セラミック積層素子
2 セラミック層
3a,3b 内部電極
4a,4b 外部電極
5a,5b セラミック積層素子の端面
6 セラミック積層素子の側面
6a,6b セラミック積層素子の側面の両端側部分
7 稜線部
8 コーナ部
9 凹凸
11 ノズル
12 研削用粒子
15 Niめっき膜
16 Snめっき膜
19 溝
29 傾斜部
2 セラミック層
3a,3b 内部電極
4a,4b 外部電極
5a,5b セラミック積層素子の端面
6 セラミック積層素子の側面
6a,6b セラミック積層素子の側面の両端側部分
7 稜線部
8 コーナ部
9 凹凸
11 ノズル
12 研削用粒子
15 Niめっき膜
16 Snめっき膜
19 溝
29 傾斜部
Claims (4)
- セラミック層を介して複数の内部電極が互いに対向するように配設され、所定の内部電極の一端が一方の端面に、所定の他の内部電極の一端が他方の端面に引き出されたセラミック積層素子の両端側に、内部電極と導通するように外部電極が配設された構造を有する積層セラミック電子部品において、
セラミック積層素子の表面の、外部電極が形成された領域の少なくとも一部に、凹部と凸部の段差が5〜25μmの凹凸が形成されていること
を特徴とする積層セラミック電子部品。 - 前記凹凸が、前記セラミック積層素子の前記内部電極が引き出された領域を除く領域に形成されていることを特徴とする請求項1記載の積層セラミック電子部品。
- 前記凹凸が、前記セラミック積層素子の前記内部電極が引き出された端面を除く領域に形成されていることを特徴とする請求項1記載の積層セラミック電子部品。
- セラミック層を介して複数の内部電極が互いに対向するように配設され、かつ、その一端側が所定の端面に引き出されたセラミック積層素子の両端側に、内部電極と導通するように外部電極が配設された構造を有する積層セラミック電子部品において、
セラミック積層素子の、前記内部電極が引き出された端面から回り込んだ側面の外部電極が形成された領域には、該端面に向かって角度3〜10°の上り勾配となるような傾斜部が形成されていること
を特徴とする積層セラミック電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004003392A JP2005197530A (ja) | 2004-01-08 | 2004-01-08 | 積層セラミック電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004003392A JP2005197530A (ja) | 2004-01-08 | 2004-01-08 | 積層セラミック電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005197530A true JP2005197530A (ja) | 2005-07-21 |
Family
ID=34818317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004003392A Withdrawn JP2005197530A (ja) | 2004-01-08 | 2004-01-08 | 積層セラミック電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005197530A (ja) |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010074127A1 (ja) * | 2008-12-24 | 2010-07-01 | 株式会社大真空 | 圧電振動デバイス、圧電振動デバイスの製造方法、および圧電振動デバイスを構成する構成部材のエッチング方法 |
JP2011066308A (ja) * | 2009-09-18 | 2011-03-31 | Tdk Corp | セラミック電子部品およびその製造方法 |
WO2012053313A1 (ja) * | 2010-10-18 | 2012-04-26 | 株式会社村田製作所 | チップ型セラミック電子部品およびその製造方法 |
CN102683016A (zh) * | 2011-03-09 | 2012-09-19 | 三星电机株式会社 | 多层陶瓷电容器和该多层陶瓷电容器的制造方法 |
CN103383894A (zh) * | 2012-05-03 | 2013-11-06 | 三星电机株式会社 | 多层陶瓷电子元件及其制造方法 |
JP2014220517A (ja) * | 2008-06-11 | 2014-11-20 | 株式会社村田製作所 | 積層電子部品およびその製造方法 |
JP2015046494A (ja) * | 2013-08-28 | 2015-03-12 | 京セラ株式会社 | チップ型電子部品 |
CN105206424A (zh) * | 2015-08-31 | 2015-12-30 | 苏州斯尔特微电子有限公司 | 一种新型层叠陶瓷电容器 |
JP2017011256A (ja) * | 2015-06-16 | 2017-01-12 | 株式会社村田製作所 | セラミック電子部品の製造方法及びセラミック電子部品 |
JP2017118087A (ja) * | 2015-12-24 | 2017-06-29 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層セラミック電子部品及びその製造方法 |
JP2018098336A (ja) * | 2016-12-13 | 2018-06-21 | 株式会社村田製作所 | 電子部品の製造方法及び電子部品 |
US10068709B2 (en) | 2015-07-09 | 2018-09-04 | Murata Manufacturing Co., Ltd. | Electronic component and method for manufacturing the same |
JP2018198298A (ja) * | 2016-06-15 | 2018-12-13 | 株式会社村田製作所 | 固体電解コンデンサ |
JP2018198297A (ja) * | 2016-06-15 | 2018-12-13 | 株式会社村田製作所 | 固体電解コンデンサ |
US10342138B2 (en) | 2016-08-08 | 2019-07-02 | Rohm Co., Ltd. | Chip part and manufacturing method thereof |
JP2019186394A (ja) * | 2018-04-11 | 2019-10-24 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
CN111180202A (zh) * | 2018-11-12 | 2020-05-19 | 三星电机株式会社 | 多层电容器 |
WO2020217709A1 (ja) * | 2019-04-25 | 2020-10-29 | 株式会社村田製作所 | セラミック電子部品 |
US10903017B2 (en) | 2016-06-15 | 2021-01-26 | Murata Manufacturing Co., Ltd. | Solid electrolytic capacitor |
CN112349479A (zh) * | 2019-08-06 | 2021-02-09 | 株式会社村田制作所 | 电感器 |
US11049661B2 (en) | 2019-09-18 | 2021-06-29 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component |
JP2022142240A (ja) * | 2021-03-16 | 2022-09-30 | 株式会社村田製作所 | 積層セラミックコンデンサ |
WO2022264969A1 (ja) * | 2021-06-15 | 2022-12-22 | 株式会社村田製作所 | 電子部品 |
-
2004
- 2004-01-08 JP JP2004003392A patent/JP2005197530A/ja not_active Withdrawn
Cited By (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014220517A (ja) * | 2008-06-11 | 2014-11-20 | 株式会社村田製作所 | 積層電子部品およびその製造方法 |
JP5370371B2 (ja) * | 2008-12-24 | 2013-12-18 | 株式会社大真空 | 圧電振動デバイスの製造方法、および圧電振動デバイスを構成する構成部材のエッチング方法 |
WO2010074127A1 (ja) * | 2008-12-24 | 2010-07-01 | 株式会社大真空 | 圧電振動デバイス、圧電振動デバイスの製造方法、および圧電振動デバイスを構成する構成部材のエッチング方法 |
JP2011066308A (ja) * | 2009-09-18 | 2011-03-31 | Tdk Corp | セラミック電子部品およびその製造方法 |
WO2012053313A1 (ja) * | 2010-10-18 | 2012-04-26 | 株式会社村田製作所 | チップ型セラミック電子部品およびその製造方法 |
US9078359B2 (en) | 2010-10-18 | 2015-07-07 | Murata Manufacturing Co., Ltd. | Chip-type ceramic electronic component and producing method thereof |
CN103168332A (zh) * | 2010-10-18 | 2013-06-19 | 株式会社村田制作所 | 芯片型陶瓷电子部件及其制造方法 |
CN104319096B (zh) * | 2011-03-09 | 2017-12-29 | 三星电机株式会社 | 多层陶瓷电容器 |
US9196422B2 (en) | 2011-03-09 | 2015-11-24 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor having high capacity and method of manufacturing the same |
US10431379B2 (en) | 2011-03-09 | 2019-10-01 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a multilayer ceramic capacitor |
JP2013225715A (ja) * | 2011-03-09 | 2013-10-31 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ及びその製造方法 |
CN104319096A (zh) * | 2011-03-09 | 2015-01-28 | 三星电机株式会社 | 多层陶瓷电容器 |
CN102683016A (zh) * | 2011-03-09 | 2012-09-19 | 三星电机株式会社 | 多层陶瓷电容器和该多层陶瓷电容器的制造方法 |
JP2012191165A (ja) * | 2011-03-09 | 2012-10-04 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ及びその製造方法 |
US9779873B2 (en) | 2011-03-09 | 2017-10-03 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing multilayer ceramic capacitor having groove portion on top and/or bottom surface |
CN102683016B (zh) * | 2011-03-09 | 2016-06-08 | 三星电机株式会社 | 多层陶瓷电容器和该多层陶瓷电容器的制造方法 |
JP2013236045A (ja) * | 2012-05-03 | 2013-11-21 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
CN103383894A (zh) * | 2012-05-03 | 2013-11-06 | 三星电机株式会社 | 多层陶瓷电子元件及其制造方法 |
JP2015046494A (ja) * | 2013-08-28 | 2015-03-12 | 京セラ株式会社 | チップ型電子部品 |
JP2017011256A (ja) * | 2015-06-16 | 2017-01-12 | 株式会社村田製作所 | セラミック電子部品の製造方法及びセラミック電子部品 |
US10068709B2 (en) | 2015-07-09 | 2018-09-04 | Murata Manufacturing Co., Ltd. | Electronic component and method for manufacturing the same |
CN105206424A (zh) * | 2015-08-31 | 2015-12-30 | 苏州斯尔特微电子有限公司 | 一种新型层叠陶瓷电容器 |
JP2017118087A (ja) * | 2015-12-24 | 2017-06-29 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層セラミック電子部品及びその製造方法 |
JP2018198297A (ja) * | 2016-06-15 | 2018-12-13 | 株式会社村田製作所 | 固体電解コンデンサ |
US10903017B2 (en) | 2016-06-15 | 2021-01-26 | Murata Manufacturing Co., Ltd. | Solid electrolytic capacitor |
JP2018198298A (ja) * | 2016-06-15 | 2018-12-13 | 株式会社村田製作所 | 固体電解コンデンサ |
US10342138B2 (en) | 2016-08-08 | 2019-07-02 | Rohm Co., Ltd. | Chip part and manufacturing method thereof |
JP2018098336A (ja) * | 2016-12-13 | 2018-06-21 | 株式会社村田製作所 | 電子部品の製造方法及び電子部品 |
JP7125093B2 (ja) | 2018-04-11 | 2022-08-24 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
JP2019186394A (ja) * | 2018-04-11 | 2019-10-24 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
KR20200054599A (ko) * | 2018-11-12 | 2020-05-20 | 삼성전기주식회사 | 적층형 커패시터 |
KR102144766B1 (ko) * | 2018-11-12 | 2020-08-14 | 삼성전기주식회사 | 적층형 커패시터 |
CN111180202A (zh) * | 2018-11-12 | 2020-05-19 | 三星电机株式会社 | 多层电容器 |
US10950387B2 (en) | 2018-11-12 | 2021-03-16 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
CN111180202B (zh) * | 2018-11-12 | 2023-02-24 | 三星电机株式会社 | 多层电容器 |
WO2020217709A1 (ja) * | 2019-04-25 | 2020-10-29 | 株式会社村田製作所 | セラミック電子部品 |
CN112349479A (zh) * | 2019-08-06 | 2021-02-09 | 株式会社村田制作所 | 电感器 |
US11049661B2 (en) | 2019-09-18 | 2021-06-29 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component |
JP2022142240A (ja) * | 2021-03-16 | 2022-09-30 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP7400758B2 (ja) | 2021-03-16 | 2023-12-19 | 株式会社村田製作所 | 積層セラミックコンデンサ |
WO2022264969A1 (ja) * | 2021-06-15 | 2022-12-22 | 株式会社村田製作所 | 電子部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005197530A (ja) | 積層セラミック電子部品 | |
KR101971870B1 (ko) | 전자부품의 제조 방법 | |
JP5920303B2 (ja) | 電子部品およびその製造方法 | |
JP5920304B2 (ja) | 電子部品およびその製造方法 | |
US10418191B2 (en) | Electronic component with outer electrode including sintered layers, glass layer, and metal layers and method for producing the same | |
US10199170B2 (en) | Multilayer ceramic capacitor | |
KR101831593B1 (ko) | 세라믹 전자부품의 제조 방법 및 세라믹 전자부품 | |
JP6449798B2 (ja) | 積層セラミック電子部品及びその製造方法、並びにセラミック素体 | |
TWI623000B (zh) | Laminated coil parts | |
JP6405327B2 (ja) | 積層セラミックコンデンサ | |
JP6028739B2 (ja) | 電子部品の製造方法 | |
KR19980070658A (ko) | 전자부품 및 그의 제조방법 | |
JP2010141300A (ja) | セラミック電子部品 | |
JP2006310700A (ja) | 電子部品 | |
JP2012119616A (ja) | 電子部品の製造方法及び電子部品 | |
JP2017168488A (ja) | 積層セラミックコンデンサの製造方法 | |
JP2015115392A (ja) | 積層型セラミック電子部品およびその製造方法 | |
JP4529809B2 (ja) | 電子部品の製造方法および電子部品の製造装置 | |
JP2012174916A (ja) | チップ状電子部品 | |
JP2017011142A (ja) | セラミック電子部品 | |
JP2015109409A (ja) | 電子部品 | |
WO2016139975A1 (ja) | 基板埋め込み用ntcサーミスタおよびその製造方法 | |
US7180155B2 (en) | Method for manufacturing thin-film multilayer electronic component and thin-film multilayer electronic component | |
JP3460620B2 (ja) | セラミック積層電子部品の製造方法 | |
JP2005223280A (ja) | チップ型電子部品及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |