WO2020217709A1 - セラミック電子部品 - Google Patents

セラミック電子部品 Download PDF

Info

Publication number
WO2020217709A1
WO2020217709A1 PCT/JP2020/008648 JP2020008648W WO2020217709A1 WO 2020217709 A1 WO2020217709 A1 WO 2020217709A1 JP 2020008648 W JP2020008648 W JP 2020008648W WO 2020217709 A1 WO2020217709 A1 WO 2020217709A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
ceramic
pores
plating
electronic component
Prior art date
Application number
PCT/JP2020/008648
Other languages
English (en)
French (fr)
Inventor
正紀 堤
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2020217709A1 publication Critical patent/WO2020217709A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to ceramic electronic components.
  • an electrode paste is applied to both end faces of a ceramic element body, the electrode paste is baked or heat-cured to form a base electrode, and then the base electrode is placed on the base electrode.
  • a method of forming a plating electrode by a plating process is common.
  • a method of applying the electrode paste a method of immersing the end portion of the electronic component in a paste film formed to a predetermined thickness or a method using transfer by a roller or the like is used.
  • a method of immersing the end portion of the electronic component in a paste film formed to a predetermined thickness or a method using transfer by a roller or the like is used.
  • the thickness of the electrode is increased due to the application of the electrode paste, and the external dimensions are increased by that amount.
  • Patent Document 1 and the like propose a method of forming an external electrode only by plating, instead of a method of forming an external electrode using an electrode paste.
  • the external electrode formed by the plating treatment does not have sufficient adhesion strength to the ceramic body. Therefore, it is often a problem that the external electrode is peeled off from the ceramic body.
  • the above problem is not limited to the case of forming an electrode such as an external electrode, but also occurs when the metal layer constituting the circuit of the electronic substrate is formed by plating.
  • Patent Document 2 and the like in order to improve the adhesion between the metal layer and the ceramic substrate, the surface of the ceramic substrate is roughened and then metallized, and the ceramic substrate and the metal layer are physically bonded by the so-called anchor effect. A method has been proposed.
  • the adhesion strength of the plating electrode to the ceramic body can be increased.
  • the ceramic electronic component manufactured by the above method since the ceramic element and the plated electrode are firmly bonded to each other, when a large external force is applied to the ceramic electronic component while it is mounted on a circuit board or the like. , The problem that the ceramic element is broken and the ceramic electronic component is short-circuited is likely to occur.
  • the short mode is a failure mode in which current flows in a path different from the normal case
  • the open mode is a failure mode in which current is not supplied to electronic components.
  • the present invention has been made to solve the above problems, and in the mounted state, the adhesion strength of the plating electrode to the ceramic element is high, and when the ceramic electronic component is broken by an external force, it is in the open mode.
  • the purpose is to provide ceramic electronic components that can be safely destroyed.
  • the ceramic electronic component of the present invention includes a ceramic body and a plated electrode provided on a part of the surface of the ceramic body.
  • a ceramic body and a plated electrode provided on a part of the surface of the ceramic body.
  • the surface of the ceramic element when the area from the edge of the plating electrode to 20 ⁇ m on the side of the plating electrode is the electrode edge area, at least the surface of the ceramic element located in the electrode edge area.
  • the ceramic electronic component is not limited to a chip component such as a multilayer ceramic capacitor, but may be a composite component such as a circuit module, or an electronic substrate such as a circuit board or a multilayer board.
  • the plated electrode is not limited to the external electrode, and may be any electrode. For example, it may be a pad electrode, a land electrode, a coiled electrode, or a circuit pattern electrode. That is, the present invention is not limited to electrodes such as external electrodes, and may be applied to circuits such as electronic substrates.
  • a ceramic electronic component which has a high adhesion strength of a plated electrode to a ceramic element in a mounted state and which breaks safely in an open mode when the ceramic electronic component is broken by an external force. Can be done.
  • FIG. 1 is a perspective view schematically showing an example of a multilayer ceramic capacitor according to an embodiment of the ceramic electronic component of the present invention.
  • FIG. 2 is a sectional view taken along line II-II of the multilayer ceramic capacitor shown in FIG.
  • FIG. 3 is an example of an enlarged view of part III of the multilayer ceramic capacitor shown in FIG.
  • FIG. 4 is another example of the enlarged view of Part III of the multilayer ceramic capacitor shown in FIG.
  • FIG. 5 is a schematic view for explaining an observation point when the edge of the plating electrode is a straight line.
  • FIG. 6 is a schematic view for explaining observation points when the edge of the plating electrode is curved.
  • FIG. 7 is a schematic view for explaining observation points when the edge of the plating electrode draws a closed curve.
  • FIG. 8 is a schematic view for explaining an observation point when the edge portion of the plating electrode is bent at a corner.
  • FIG. 9 is a graph showing the results of the adhesive force test of Example 1 and Comparative Example 1.
  • the ceramic electronic component of the present invention will be described.
  • the present invention is not limited to the following configurations, and can be appropriately modified and applied without changing the gist of the present invention. It should be noted that a combination of two or more of the individual desirable configurations described below is also the present invention.
  • FIG. 1 is a perspective view schematically showing an example of a multilayer ceramic capacitor according to an embodiment of the ceramic electronic component of the present invention.
  • FIG. 2 is a sectional view taken along line II-II of the multilayer ceramic capacitor shown in FIG.
  • the multilayer ceramic capacitor 1 shown in FIGS. 1 and 2 includes a substantially rectangular parallelepiped ceramic element body 10 and external electrodes 20A and 20B provided on both end faces of the ceramic element body 10, respectively.
  • the multilayer ceramic capacitor 1 further includes a plurality of internal electrodes 11 and 12 alternately drawn out on both end surfaces of the ceramic body 10.
  • the internal electrode 11 is connected to the external electrode 20A
  • the internal electrode 12 is connected to the external electrode 20B.
  • the ceramic body 10 is composed of, for example, a ceramic material containing a metal oxide containing titanium.
  • a metal oxide containing titanium examples include BaTIO 3 .
  • the external electrodes 20A and 20B are plated electrodes made of metal. That is, the external electrodes 20A and 20B are formed by plating.
  • the plating treatment may be an electrolytic plating treatment, an electroless plating treatment, or a combination of both.
  • the material and the number of plating layers constituting the external electrodes 20A and 20B are arbitrary.
  • the external electrodes 20A and 20B may be composed of one plating layer or may be composed of a plurality of plating layers.
  • the external electrodes 20A and 20B may be composed of, for example, a base plating layer and a plating layer made of another metal for improving corrosion resistance and solder wettability.
  • the external electrodes 20A and 20B wrap around to each part of the upper and lower surfaces and both side surfaces of the ceramic element 10 in addition to the end surface of the ceramic element 10, but the surface of the ceramic element 10 It suffices if it is provided in any part of them.
  • FIG. 3 is an example of an enlarged view of part III of the multilayer ceramic capacitor shown in FIG.
  • the ceramic located in the electrode edge region is defined as the region from the edge of the external electrode 20A, which is the plating electrode, to 20 ⁇ m on the external electrode 20A side of the surface of the ceramic body 10.
  • a plurality of pores 13A are formed on the surface of the element body 10.
  • the pore 13A is a pore having no branched structure.
  • the external electrode 20A has a protrusion 21A that penetrates into the pore 13A.
  • FIG. 4 is another example of the enlarged view of Part III of the multilayer ceramic capacitor shown in FIG.
  • a plurality of pores 13A and 13B are formed on the surface of the ceramic element 10 located in the electrode edge region.
  • the pore 13B is a pore having a branched structure.
  • the external electrode 20A has a protrusion 21A that penetrates into the pore 13A and a protrusion 21B that penetrates into the pore 13B.
  • the ceramic element when the region of the surface of the ceramic element body from the edge of the plating electrode to 20 ⁇ m on the plating electrode side is the electrode edge region, the ceramic element is located at least in the electrode edge region.
  • a plurality of pores having a length / diameter ratio of 10 or more are formed on the surface of the body, and the plated electrode is characterized by having protrusions that enter the pores.
  • the first effect of the present invention is that the adhesion strength of the plated electrode to the ceramic body is increased. This is the dynamics required to peel off the plating electrode as compared with the case where the pores are not formed on the surface of the ceramic body due to the plating electrode entering the pores formed on the surface of the ceramic body. This is because the target energy increases.
  • the direction is different between the interface between the plating electrode and the ceramic element outside the pores and the interface between the plating electrode and the ceramic element inside the pores. Therefore, an external force that tries to shift the plating electrode outside the pores is unlikely to contribute to the destruction of the interface between the plating electrode and the ceramic element inside the pores.
  • the interface between the plating electrode and the ceramic element inside the pore is not destroyed, and even if only the plating electrode outside the pore is peeled off, there is a problem, but the plating electrode is continuous from the outside to the inside of the pore. In this case, energy is required for the cohesive failure of the plating electrode.
  • the second effect of the present invention is that when a ceramic electronic component is destroyed by an external force in the mounted state, it is not destroyed in the short mode but safely in the open mode. This is because the plating electrode penetrates into the pores and has protrusions, so that the external force is concentrated at the base of the protrusions of the plating electrode (that is, the contact point between the portion where the plating electrode enters the pores and the portion where it does not enter). , To break and destroy at that part. As a result, the fracture in the short mode caused by the fracture of the ceramic element is prevented.
  • the plated electrode may completely penetrate deep into the pores, or may penetrate halfway through the pores.
  • the ceramic electronic component of the present invention there may be pores on the surface of the ceramic element located in the electrode edge region where the plated electrode does not enter.
  • At least one pore may have a branched structure as shown in FIG.
  • the number and shape of branches are not particularly limited.
  • some pores may be connected to each other.
  • the connected pores may or may not have a branched structure.
  • the pores existing in the electrode edge region are preferably formed by irradiating the surface of the ceramic element body with a laser.
  • the pores may be formed by a method other than laser irradiation.
  • FIG. 5 is a schematic diagram for explaining an observation point when the edge of the plating electrode is a straight line.
  • FIG. 6 is a schematic view for explaining observation points when the edge of the plating electrode is curved.
  • one surface of the ceramic element 10 is targeted.
  • the outer shape of the ceramic element 10 is a rectangular parallelepiped or a substantially rectangular parallelepiped, one of both end faces, both side faces, and upper and lower faces is targeted.
  • the portion where the plating electrodes 20A or 20B are not continuous is set as the edge portion of the plating electrodes 20A or 20B.
  • the straight line L1 or the tangent line L2 of the curved line is considered only in the plane of the ceramic body 10 targeted in (1).
  • the observation point P is first determined only by the upper surface of the ceramic body 10, and then only the side surface of the ceramic body 10. Determines the observation point P with.
  • FIG. 7 is a schematic view for explaining observation points when the edge of the plating electrode draws a closed curve. As shown in FIG. 7, when the edge of the plating electrode 20A draws a closed curve in one plane, the plating electrode 20A is perpendicular to the tangent of the curve from any six equal points on the closed curve.
  • the observation point P is up to 20 ⁇ m on the side.
  • FIG. 8 is a schematic view for explaining an observation point when the edge portion of the plating electrode is bent at a corner. As shown in FIG. 8, if the edges of the plating electrodes 20A, 20B, 20C or 20D are bent at corners instead of smoothly changing curves, and the tangents of the curves cannot be defined, 6 etc.
  • the observation point P is an arbitrary direction from the dividing point to the plating electrodes 20A, 20B, 20C or 20D.
  • the pore length / diameter ratio is 10 or more.
  • the pore length / diameter ratio is preferably 2500 or less.
  • the length of the pores is measured by the following method.
  • the cross section of the observation target is exposed by mirror polishing the ceramic electronic component. Usually, the cross section in the direction perpendicular to the laser irradiation surface is exposed.
  • the cross section is observed and photographed at a magnification of 7,000 times or more and 10,000 times or less using an SEM such as a field emission scanning electron microscope (FE-SEM).
  • SEM field emission scanning electron microscope
  • the length of the pores in the obtained image is measured using image processing software such as ImageJ. If the pores are curved, use the curve length measurement function.
  • the total length of the branched parts is defined as the length of the pores.
  • the total length of the connected pores is defined as the length of the pores. Therefore, when the pores have a branched structure or when the pores are connected to each other, the length of the pores tends to increase significantly.
  • the diameter of the pores is measured by the following method.
  • the cross section of the observation target is exposed by mirror polishing the ceramic electronic component. Usually, the cross section in the direction perpendicular to the laser irradiation surface is exposed.
  • the cross section is observed and photographed at a magnification of 7,000 times or more and 10,000 times or less using an SEM such as FE-SEM.
  • the width of the pores in the obtained image is measured using image processing software such as ImageJ.
  • the pore length is preferably 0.2 ⁇ m or more.
  • the length of the pores is preferably 25 ⁇ m or less.
  • the diameter of the pores is preferably 10 nm or more.
  • the diameter of the pores is preferably 400 nm or less.
  • the density of pores existing in the electrode edge region is preferably 0.04 / ⁇ m or more. Further, the density of the pores existing in the electrode edge region is preferably 0.2 pores / ⁇ m or less.
  • the density of the pores existing in the electrode edge region is measured by the following method.
  • the cross section of the observation target is exposed by mirror polishing the ceramic electronic component. Usually, the cross section in the direction perpendicular to the laser irradiation surface is exposed.
  • the cross section is observed and photographed at a magnification of 7,000 times or more and 10,000 times or less using an SEM such as FE-SEM.
  • the pores shown in the obtained images are counted and converted into the number of pores per 1 ⁇ m.
  • the connected pores are collectively counted as one. For example, even if two pores are confirmed on the surface of the ceramic body, if the pores are connected to each other inside the ceramic body, they are counted as one pore.
  • pores may also be formed on the surface of the ceramic element located in a region other than the electrode edge region. In that case, it is preferable that pores are formed on the surface of the ceramic body on which the plating electrode is provided. It is preferable that the plated electrode also penetrates into the pores formed on the surface of the ceramic body located in the region other than the electrode edge region.
  • a multilayer ceramic capacitor 1 having the structures shown in FIGS. 1 and 2 was manufactured.
  • the size of the multilayer ceramic capacitor 1 is 1005 size.
  • Example 1 The surface of the ceramic body 10 in contact with the external electrode was irradiated with a laser under the conditions shown in Table 1 with respect to the ceramic body 10 using Badio 3 as a base material. On the surface of the ceramic body 10 after laser irradiation, a plurality of pores having a length / diameter of 10 or more were formed.
  • the pore length was 0.2 ⁇ m or more and 25 ⁇ m or less, and the pore diameter was 10 nm. As mentioned above, it was 400 nm or less, and the density of pores was 0.04 / ⁇ m or more and 0.2 / ⁇ m or less.
  • the YVO 4 second harmonic laser is a laser in which the light generated from the YVO 4 laser is wavelength-converted by a non-linear crystal, and should be clearly distinguished from the YVO 4 laser.
  • the ceramic body 10 after laser irradiation was put into a barrel plating apparatus, and electrolytic Cu plating was performed in a copper pyrophosphate plating bath to form a Cu plating electrode.
  • Ni plating was performed in a watt bath, and Sn plating was performed in an organic carboxylic acid bath.
  • the thickness of the Cu, Ni, and Sn plated electrodes was 3 ⁇ m, respectively.
  • Example 1 A monolithic ceramic capacitor was produced by the same method as in Example 1 except that the laser was irradiated under the conditions shown in Table 2. No pores having a length / diameter of 10 or more were formed on the surface of the ceramic body 10 after laser irradiation.
  • a force was applied laterally to the sample soldered to the mounting substrate, and the force required to break the bonding between the mounting substrate and the sample was measured.
  • the average value of 20 samples was taken as the fixing strength.
  • the fracture mode when the adhesion test was performed was interface fracture between the Cu-plated electrode and the ceramic element in both the samples of Example 1 and Comparative Example 1.
  • FIG. 9 is a graph showing the results of the adhesive force test of Example 1 and Comparative Example 1. From FIG. 9, in Example 1 having pores, the fixing strength was improved by about 17% as compared with Comparative Example 1 having no pores.
  • Example 1 when the sample was destroyed in the adhesion test, all the samples were destroyed in the open mode.
  • Example 2 Similar to Example 1, the surface of the ceramic body 10 in contact with the external electrode was irradiated with a laser under the conditions shown in Table 1 with respect to the ceramic body 10 using BaTiO 3 as a base material.
  • Ni plating and Sn plating were performed by the same method as in Example 1.
  • Example 2 (Comparative Example 2) Unlike Example 2, the surface of the ceramic element 10 using BaTiO 3 as a base material was not irradiated with the laser.
  • Ni plating and Sn plating were performed by the same method as in Example 1.
  • Example 2 when the sample was destroyed in the adhesion test, all the samples were destroyed in the open mode.
  • Multilayer ceramic capacitor (ceramic electronic component) 10 Ceramic elements 11, 12 Internal electrodes 13A, 13B Pore 20A, 20B, 20C, 20D External electrodes (plated electrodes) 21A, 21B Protrusion L1 Straight line L2 Curve tangent P Observation point

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本発明のセラミック電子部品は、セラミック素体と、上記セラミック素体の表面の一部に設けられためっき電極と、を備える。上記セラミック素体の表面のうち、上記めっき電極の縁部から上記めっき電極側に２０μｍまでの領域を電極縁部領域としたとき、少なくとも上記電極縁部領域に位置する上記セラミック素体の表面には、長さ／径の比が１０以上である複数個の細孔が形成されており、上記めっき電極は、上記細孔に入り込む突起を有する。

Description

セラミック電子部品
　本発明は、セラミック電子部品に関する。
　従来、セラミック電子部品の外部電極を形成する方法としては、セラミック素体の両端面に電極ペーストを塗布し、電極ペーストを焼付け又は熱硬化することで下地電極を形成した後、下地電極の上にめっき処理によってめっき電極を形成する方法が一般的である。
　電極ペーストを塗布する方法としては、所定の厚みで形成したペースト膜に電子部品の端部を浸漬する方法や、ローラ等による転写を利用した方法が用いられる。これらの技術では、電極ペーストを塗布する関係で、電極の厚みが大きくなり、その分だけ外形寸法が増大するという課題がある。
　特許文献１等においては、電極ペーストを用いて外部電極を形成する方法に代えて、めっき処理だけで外部電極を形成する方法が提案されている。しかし、セラミックと金属との間には化学結合が生じにくいため、めっき処理により形成された外部電極は、セラミック素体に対する固着強度が充分でない。そのため、セラミック素体から外部電極が剥離することがしばしば問題となる。
　上記の問題は、外部電極などの電極を形成する場合に限らず、電子基板の回路を構成する金属層をめっき処理によって形成する場合も同様に生じる。特許文献２等においては、金属層とセラミック基板との密着性を向上させるために、セラミック基板の表面を粗化した後にメタライズし、いわゆるアンカー効果によって物理的にセラミック基板と金属層とを接合する方法が提案されている。
特開２００４－４００８４号公報 特開昭６１－２７０８８８号公報
　特許文献２に記載されている方法のように、めっき電極を形成する前にセラミック素体の表面に凹凸を形成すれば、セラミック素体に対するめっき電極の固着強度を高くすることができる。しかし、上記の方法により製造されたセラミック電子部品では、セラミック素体とめっき電極とが強固に接合されているがゆえに、回路基板などに実装された状態でセラミック電子部品に大きな外力が加わった場合、セラミック素体が破壊してセラミック電子部品がショートするという問題が生じやすい。
　一般に、実装されたセラミック電子部品が外力により破壊する際は、ショートモードで破壊するよりもオープンモードで破壊する方が安全であるとされている。ショートモードとは、正常な場合と異なる経路に電流が流れてしまう故障モードであり、オープンモードとは、電子部品に電流が供給されなくなる故障モードである。
　本発明は上記の問題を解決するためになされたものであり、実装された状態において、セラミック素体に対するめっき電極の固着強度が高く、かつ、セラミック電子部品が外力により破壊する際はオープンモードで安全に破壊するセラミック電子部品を提供することを目的とする。
　本発明のセラミック電子部品は、セラミック素体と、上記セラミック素体の表面の一部に設けられためっき電極と、を備える。上記セラミック素体の表面のうち、上記めっき電極の縁部から上記めっき電極側に２０μｍまでの領域を電極縁部領域としたとき、少なくとも上記電極縁部領域に位置する上記セラミック素体の表面には、長さ／径の比が１０以上である複数個の細孔が形成されており、上記めっき電極は、上記細孔に入り込む突起を有する。
　本発明において、セラミック電子部品とは、積層セラミックコンデンサのようなチップ部品に限らず、回路モジュールのような複合部品であってもよいし、回路基板や多層基板のような電子基板であってもよい。さらに、めっき電極とは、外部電極に限らず、任意の電極であってもよい。例えば、パッド電極、ランド電極、コイル状電極、回路パターン電極であってもよい。すなわち、本発明は、外部電極などの電極に限らず、電子基板などの回路に適用してもよい。
　本発明によれば、実装された状態において、セラミック素体に対するめっき電極の固着強度が高く、かつ、セラミック電子部品が外力により破壊する際はオープンモードで安全に破壊するセラミック電子部品を提供することができる。
図１は、本発明のセラミック電子部品の一実施形態である積層セラミックコンデンサの一例を模式的に示す斜視図である。 図２は、図１に示す積層セラミックコンデンサのＩＩ－ＩＩ線断面図である。 図３は、図２に示す積層セラミックコンデンサのＩＩＩ部拡大図の一例である。 図４は、図２に示す積層セラミックコンデンサのＩＩＩ部拡大図の別の一例である。 図５は、めっき電極の縁部が直線である場合における観察箇所を説明するための模式図である。 図６は、めっき電極の縁部が曲線である場合における観察箇所を説明するための模式図である。 図７は、めっき電極の縁部が閉曲線を描いている場合における観察箇所を説明するための模式図である。 図８は、めっき電極の縁部が角をもって折れ曲がっている場合における観察箇所を説明するための模式図である。 図９は、実施例１及び比較例１の固着力試験の結果を示すグラフである。
　以下、本発明のセラミック電子部品について説明する。
　しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
　図１は、本発明のセラミック電子部品の一実施形態である積層セラミックコンデンサの一例を模式的に示す斜視図である。図２は、図１に示す積層セラミックコンデンサのＩＩ－ＩＩ線断面図である。
　図１を含めて図面はすべて模式的なものであり、その寸法や縦横比の縮尺などは実際の製品とは異なる場合がある。
　図１及び図２に示す積層セラミックコンデンサ１は、略直方体状のセラミック素体１０と、セラミック素体１０の両端面にそれぞれ設けられた外部電極２０Ａ及び２０Ｂとを備える。
　積層セラミックコンデンサ１は、さらに、セラミック素体１０の両端面に交互に引き出された複数の内部電極１１及び１２を備える。内部電極１１は外部電極２０Ａに接続されており、内部電極１２は外部電極２０Ｂに接続されている。
　セラミック素体１０は、例えば、チタンを含む金属酸化物を含有するセラミック材料から構成される。このような金属酸化物としては、例えばＢａＴｉＯ３等が挙げられる。
　外部電極２０Ａ及び２０Ｂは、金属からなるめっき電極である。すなわち、外部電極２０Ａ及び２０Ｂは、めっき処理によって形成されている。めっき処理は、電解めっき処理でもよいし、無電解めっき処理でもよいし、両者を組み合わせてもよい。外部電極２０Ａ及び２０Ｂを構成するめっき層の材料及び層数は任意である。外部電極２０Ａ及び２０Ｂは、１層のめっき層から構成されていてもよいし、複数層のめっき層から構成されていてもよい。外部電極２０Ａ及び２０Ｂは、例えば、下地となるめっき層と、耐食性やはんだ濡れ性を向上させるための別の金属からなるめっき層とから構成されていてもよい。
　図２では、外部電極２０Ａ及び２０Ｂは、セラミック素体１０の端面に加えて、セラミック素体１０の上下面及び両側面の各一部にまで回り込んでいるが、セラミック素体１０の表面のうち任意の部位に設けられていればよい。
　図３は、図２に示す積層セラミックコンデンサのＩＩＩ部拡大図の一例である。
　図３では、セラミック素体１０の表面のうち、めっき電極である外部電極２０Ａの縁部から外部電極２０Ａ側に２０μｍまでの領域を電極縁部領域としたとき、電極縁部領域に位置するセラミック素体１０の表面には、複数個の細孔１３Ａが形成されている。細孔１３Ａは、分岐構造を有しない細孔である。外部電極２０Ａは、細孔１３Ａに入り込む突起２１Ａを有する。
　図４は、図２に示す積層セラミックコンデンサのＩＩＩ部拡大図の別の一例である。
　図４では、電極縁部領域に位置するセラミック素体１０の表面には、複数個の細孔１３Ａ及び１３Ｂが形成されている。細孔１３Ｂは、分岐構造を有する細孔である。外部電極２０Ａは、細孔１３Ａに入り込む突起２１Ａ、及び、細孔１３Ｂに入り込む突起２１Ｂを有する。
　本発明のセラミック電子部品においては、セラミック素体の表面のうち、めっき電極の縁部からめっき電極側に２０μｍまでの領域を電極縁部領域としたとき、少なくとも電極縁部領域に位置するセラミック素体の表面には、長さ／径の比が１０以上である複数個の細孔が形成されており、めっき電極は、細孔に入り込む突起を有することを特徴としている。
　本発明の第１の効果として、セラミック素体に対するめっき電極の固着強度が高くなることが挙げられる。これは、セラミック素体の表面に形成された細孔にめっき電極が入り込むことにより、セラミック素体の表面に細孔が形成されていない場合と比較して、めっき電極を剥がすために必要な力学的エネルギーが増大するためである。
　より具体的に述べると、セラミック素体の表面に細孔が形成されていない場合、めっき電極に加えられる力学的エネルギーの一部はめっき電極の変形に消費されるものの、その多くは、セラミック素体とめっき電極との界面破壊を起こすための仕事として消費される。セラミック素体の表面に細孔が形成されている場合、セラミック素体とめっき電極との界面の面積が増大するため、単純にその界面破壊に要するエネルギーは増大する。
　さらに、細孔の外部におけるめっき電極とセラミック素体との界面と、細孔の内部におけるめっき電極とセラミック素体との界面とでは、方向が異なる。そのため、細孔の外部におけるめっき電極をずらそうとする外力は、細孔の内部ではめっき電極とセラミック素体との界面の破壊に寄与しにくい。
　また、細孔の内部におけるめっき電極とセラミック素体との界面の破壊が起こらず、細孔の外部のめっき電極のみ剥がれても問題となるが、めっき電極は細孔の外部から内部にかけて連続的に存在するため、この場合は、めっき電極の凝集破壊にエネルギーが必要となる。
　本発明の第２の効果として、実装された状態でセラミック電子部品が外力により破壊する際には、ショートモードで破壊せず、オープンモードで安全に破壊することが挙げられる。これは、めっき電極が細孔に入り込んで突起を有することにより、めっき電極の突起の根元（すなわち、めっき電極が細孔に入り込んでいる部分と入り込んでいない部分との接点）に外力が集中し、その部分で切れて破壊するためである。その結果、セラミック素体が破壊することによって生じるショートモードでの破壊が防止される。
　本発明のセラミック電子部品において、めっき電極は、細孔の奥にまで完全に入り込んでいてもよいし、細孔の途中まで入り込んでいてもよい。
　本発明のセラミック電子部品において、電極縁部領域に位置するセラミック素体の表面には、めっき電極が入り込んでいない細孔が存在してもよい。
　本発明のセラミック電子部品において、少なくとも１個の細孔は、図４に示すように、分岐構造を有していてもよい。分岐の本数や形状は特に限定されない。分岐構造を有する細孔にめっき電極が入り込むと、セラミック素体に対するめっき電極の固着強度がさらに高くなる。
　本発明のセラミック電子部品においては、一部の細孔同士が繋がっていてもよい。繋がった細孔は、分岐構造を有していてもよいし、分岐構造を有していなくてもよい。
　本発明のセラミック電子部品において、電極縁部領域に存在する細孔は、好ましくは、セラミック素体の表面にレーザを照射することによって形成される。なお、上記細孔は、レーザ照射以外の方法によって形成されてもよい。
　以下、走査型電子顕微鏡（ＳＥＭ）を用いて電極縁部領域を観察する方法について説明する。図５、図６、図７及び図８に示すように、めっき電極の形状により観察箇所が異なる。
　図５は、めっき電極の縁部が直線である場合における観察箇所を説明するための模式図である。図６は、めっき電極の縁部が曲線である場合における観察箇所を説明するための模式図である。
（１）まず、セラミック素体１０の１つの面を対象とする。例えば、セラミック素体１０の外形が直方体状又は略直方体状である場合、両端面、両側面及び上下面のうちの１つの面を対象とする。
（２）対象となるセラミック素体１０の面において、めっき電極２０Ａ又は２０Ｂが連続でなくなる部分をめっき電極２０Ａ又は２０Ｂの縁部と設定する。
（３）めっき電極２０Ａ又は２０Ｂの縁部をおおよそ６等分する点を設定する。その点からめっき電極２０Ａ又は２０Ｂの縁部に対して垂直方向にめっき電極２０Ａ又は２０Ｂ側に２０μｍまでを観察箇所Ｐとする。めっき電極２０Ａ又は２０Ｂの縁部が直線である場合には、図５に示すように、めっき電極２０Ａ又は２０Ｂの縁部となる直線Ｌ１に対して垂直方向とする。一方、めっき電極２０Ａ又は２０Ｂの縁部が曲線である場合には、図６に示すように、めっき電極２０Ａ又は２０Ｂの縁部となる曲線の接線Ｌ２に対して垂直方向とする。
（４）直線Ｌ１又は曲線の接線Ｌ２は、（１）で対象としたセラミック素体１０の面内についてのみ考える。例えば、めっき電極２０Ａ又は２０Ｂの縁部がセラミック素体１０の上面から側面まで続いている場合、まずはセラミック素体１０の上面のみで観察箇所Ｐを決定し、その後、セラミック素体１０の側面のみで観察箇所Ｐを決定する。
（５）セラミック素体１０の全ての面、全てのめっき電極の縁部に対して（１）～（４）を適用し、観察箇所Ｐを決定する。
　図７は、めっき電極の縁部が閉曲線を描いている場合における観察箇所を説明するための模式図である。
　図７に示すように、めっき電極２０Ａの縁部が１つの面内で閉曲線を描いている場合には、閉曲線上の任意の６等分点から曲線の接線に対して垂直方向にめっき電極２０Ａ側に２０μｍまでを観察箇所Ｐとする。
　図８は、めっき電極の縁部が角をもって折れ曲がっている場合における観察箇所を説明するための模式図である。
　図８に示すように、めっき電極２０Ａ、２０Ｂ、２０Ｃ又は２０Ｄの縁部が、滑らかに変化する曲線ではなく角をもって折れ曲がっており、曲線の接線を定義することができない場合には、各６等分点からめっき電極２０Ａ、２０Ｂ、２０Ｃ又は２０Ｄ側への任意の方向を観察箇所Ｐとする。
　図５、図６、図７及び図８では、１つの試料上に多数の観察箇所Ｐを示しているが、実際には、１つ試料で多数の断面を観察することは困難である。そのため、同一のセラミック電子部品を多数個用意し、各観察箇所での観察を行うことが好ましい。
　さらに、１つの観察箇所につき３個の個体を用意して、それぞれから１枚ずつ計３枚の電子顕微鏡写真を取得する。これにより、あるセラミック電子部品においては、全ての面に設けられた全てのめっき電極の縁部における全ての６等分点に帰属する観察箇所の電子顕微鏡写真が、１つの観察箇所につき３枚ずつ得られることになる。これら全ての電子顕微鏡写真に写った細孔を観察する。
　本発明のセラミック電子部品においては、細孔の長さ／径の比が１０以上である。細孔の長さ／径の比は、２５００以下であることが好ましい。
　細孔の長さは、以下の方法により計測される。セラミック電子部品を鏡面研磨することで観察対象の断面を露出させる。通常、レーザ照射面と垂直方向の断面を露出させる。電界放出型走査電子顕微鏡（ＦＥ－ＳＥＭ）等のＳＥＭを用いて７０００倍以上１００００倍以下の倍率で断面を観察、撮影する。得られた画像中の細孔の長さをＩｍａｇｅＪ等の画像処理ソフトを用いて測定する。細孔が曲がっている場合は、曲線測長機能を使用する。
　細孔が分岐構造を有する場合、分岐している分を合計した長さを細孔の長さと定義する。同様に、細孔同士が繋がっている場合、繋がっている分を合計した長さを細孔の長さと定義する。したがって、細孔が分岐構造を有する場合や細孔同士が繋がっている場合には、細孔の長さが大幅に伸びる傾向にある。
　細孔の径は、以下の方法により計測される。セラミック電子部品を鏡面研磨することで観察対象の断面を露出させる。通常、レーザ照射面と垂直方向の断面を露出させる。ＦＥ－ＳＥＭ等のＳＥＭを用いて７０００倍以上１００００倍以下の倍率で断面を観察、撮影する。得られた画像中の細孔の幅をＩｍａｇｅＪ等の画像処理ソフトを用いて測定する。
　細孔は先細りになっていることが多いため、細孔の径を測定する際には、最も太い箇所の幅を測定する。
　本発明のセラミック電子部品において、細孔の長さは、０．２μｍ以上であることが好ましい。また、細孔の長さは、２５μｍ以下であることが好ましい。
　本発明のセラミック電子部品において、細孔の径は、１０ｎｍ以上であることが好ましい。また、細孔の径は、４００ｎｍ以下であることが好ましい。
　本発明のセラミック電子部品において、電極縁部領域に存在する細孔の密度は、０．０４個／μｍ以上であることが好ましい。また、電極縁部領域に存在する細孔の密度は、０．２個／μｍ以下であることが好ましい。
　電極縁部領域に存在する細孔の密度は、以下の方法により計測される。セラミック電子部品を鏡面研磨することで観察対象の断面を露出させる。通常、レーザ照射面と垂直方向の断面を露出させる。ＦＥ－ＳＥＭ等のＳＥＭを用いて７０００倍以上１００００倍以下の倍率で断面を観察、撮影する。得られた画像にそれぞれ写った細孔を数え、１μｍあたりの細孔数に換算する。
　細孔同士が繋がっている場合には、繋がった細孔をまとめて１つと数える。例えば、セラミック素体の表面に２つの細孔が確認されても、その細孔同士がセラミック素体の内部で繋がっている場合には、１つの細孔として数える。
　本発明のセラミック電子部品においては、電極縁部領域以外の領域に位置するセラミック素体の表面にも細孔が形成されていてもよい。その場合、めっき電極が設けられているセラミック素体の表面に細孔が形成されていることが好ましい。電極縁部領域以外の領域に位置するセラミック素体の表面に形成されている細孔にも、めっき電極が入り込んでいることが好ましい。
　以下、本発明のセラミック電子部品をより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。
　セラミック電子部品として、図１及び図２に示す構造を有する積層セラミックコンデンサ１を作製した。積層セラミックコンデンサ１のサイズは１００５サイズである。
（実施例１）
　ＢａＴｉＯ３を基材とするセラミック素体１０に対して、外部電極と接するセラミック素体１０の表面に、表１に示す条件でレーザを照射した。レーザ照射後のセラミック素体１０の表面には、長さ／径が１０以上である複数個の細孔が形成されていた。
　より具体的には、４８個の試料について、図５に示す観察箇所Ｐを４８０箇所観察したところ、細孔の長さは、０．２μｍ以上、２５μｍ以下であり、細孔の径は、１０ｎｍ以上、４００ｎｍ以下であり、細孔の密度は、０．０４個／μｍ以上、０．２個／μｍ以下であった。
Figure JPOXMLDOC01-appb-T000001
　ＹＶＯ４第二高調波レーザは、ＹＶＯ４レーザから発生した光を非線形結晶により波長変換したレーザであり、ＹＶＯ４レーザとは明確に区別されるべきレーザである。
　レーザ照射後のセラミック素体１０をバレルめっき装置に投入し、ピロリン酸銅めっき浴中で電解Ｃｕめっきを施し、Ｃｕめっき電極を形成した。実装基板とはんだ接合するために、ワット浴にてＮｉめっきを施し、有機カルボン酸浴にてＳｎめっきを施した。Ｃｕ、Ｎｉ及びＳｎのめっき電極の厚みはそれぞれ３μｍとした。
（比較例１）
　表２に示す条件でレーザを照射したことを除いて、実施例１と同様の方法により積層セラミックコンデンサを作製した。レーザ照射後のセラミック素体１０の表面には、長さ／径が１０以上である細孔は形成されていなかった。
Figure JPOXMLDOC01-appb-T000002
　実施例１及び比較例１の積層セラミックコンデンサに対して、それぞれ試料数ｎ＝２０として、固着強度を測定した。市販の電子部品の固着力試験装置を用いて、実装基板にはんだ接合した試料を横方向から力を加え、実装基板と試料の接合が破壊されるのに必要な力を測定した。試料２０個の平均値を固着強度とした。
　固着力試験した際の破壊モードは、実施例１、比較例１のいずれの試料も、Ｃｕめっき電極とセラミック素体との界面破壊であった。
　図９は、実施例１及び比較例１の固着力試験の結果を示すグラフである。
　図９より、細孔がある実施例１では、細孔がない比較例１と比べて、固着強度が１７％程度向上した。
　また、実施例１については、固着力試験において破壊させた場合、全ての試料がオープンモードで破壊した。
（実施例２）
　実施例１と同様、ＢａＴｉＯ３を基材とするセラミック素体１０に対して、外部電極と接するセラミック素体１０の表面に、表１に示す条件でレーザを照射した。
　レーザ照射後のセラミック素体１０の表面にスパッタリング法を用いてＣｕの下地電極層を形成した後、実施例１と同様の方法によりＮｉめっき及びＳｎめっきを施した。
（比較例２）
　実施例２と異なり、ＢａＴｉＯ３を基材とするセラミック素体１０の表面にレーザを照射しなかった。
　レーザを照射していないセラミック素体１０の表面に直接スパッタリング法を用いてＣｕの下地電極層を形成した後、実施例１と同様の方法によりＮｉめっき及びＳｎめっきを施した。
　上述の方法により固着強度を測定したところ、比較例２では固着強度が５Ｎであるのに対し、実施例２では固着強度が２０Ｎであった。
　また、実施例２については、固着力試験において破壊させた場合、全ての試料がオープンモードで破壊した。
１　積層セラミックコンデンサ（セラミック電子部品）
１０　セラミック素体
１１、１２　内部電極
１３Ａ、１３Ｂ　細孔
２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ　外部電極（めっき電極）
２１Ａ、２１Ｂ　突起
Ｌ１　直線
Ｌ２　曲線の接線
Ｐ　観察箇所

Claims (6)

  1. 　セラミック素体と、
    　前記セラミック素体の表面の一部に設けられためっき電極と、を備え、
    　前記セラミック素体の表面のうち、前記めっき電極の縁部から前記めっき電極側に２０μｍまでの領域を電極縁部領域としたとき、少なくとも前記電極縁部領域に位置する前記セラミック素体の表面には、長さ／径の比が１０以上である複数個の細孔が形成されており、
    　前記めっき電極は、前記細孔に入り込む突起を有する、セラミック電子部品。
  2. 　前記細孔の長さ／径の比は、２５００以下である、請求項１に記載のセラミック電子部品。
  3. 　前記細孔の長さは、０．２μｍ以上、２５μｍ以下である、請求項１又は２に記載のセラミック電子部品。
  4. 　前記細孔の径は、１０ｎｍ以上、４００ｎｍ以下である、請求項１～３のいずれか１項に記載のセラミック電子部品。
  5. 　前記電極縁部領域に存在する前記細孔の密度は、０．０４個／μｍ以上、０．２個／μｍ以下である、請求項１～４のいずれか１項に記載のセラミック電子部品。
  6. 　少なくとも１個の前記細孔は、分岐構造を有する、請求項１～５のいずれか１項に記載のセラミック電子部品。
PCT/JP2020/008648 2019-04-25 2020-03-02 セラミック電子部品 WO2020217709A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019084208 2019-04-25
JP2019-084208 2019-04-25

Publications (1)

Publication Number Publication Date
WO2020217709A1 true WO2020217709A1 (ja) 2020-10-29

Family

ID=72942443

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/008648 WO2020217709A1 (ja) 2019-04-25 2020-03-02 セラミック電子部品

Country Status (1)

Country Link
WO (1) WO2020217709A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60223109A (ja) * 1984-04-19 1985-11-07 株式会社村田製作所 セラミツクコンデンサの電極形成方法
JPH0341710A (ja) * 1989-07-07 1991-02-22 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2005197530A (ja) * 2004-01-08 2005-07-21 Murata Mfg Co Ltd 積層セラミック電子部品
JP2017059604A (ja) * 2015-09-15 2017-03-23 株式会社村田製作所 電子部品の製造方法
JP2018098372A (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 セラミック電子部品及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60223109A (ja) * 1984-04-19 1985-11-07 株式会社村田製作所 セラミツクコンデンサの電極形成方法
JPH0341710A (ja) * 1989-07-07 1991-02-22 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2005197530A (ja) * 2004-01-08 2005-07-21 Murata Mfg Co Ltd 積層セラミック電子部品
JP2017059604A (ja) * 2015-09-15 2017-03-23 株式会社村田製作所 電子部品の製造方法
JP2018098372A (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 セラミック電子部品及びその製造方法

Similar Documents

Publication Publication Date Title
US10418191B2 (en) Electronic component with outer electrode including sintered layers, glass layer, and metal layers and method for producing the same
JP6297082B2 (ja) セラミック基板およびその製造方法
JP5293506B2 (ja) セラミック電子部品及びセラミック電子部品の製造方法
US9711440B2 (en) Wiring board and method for manufacturing the same
JP2011192968A (ja) コンデンサ及びその製造方法
US10522289B2 (en) Electronic component and electronic component series including the same
TW201628470A (zh) 電子零件之製造方法及電子零件
JP6020503B2 (ja) 積層セラミック電子部品
JP6020502B2 (ja) 積層セラミック電子部品
JP7151543B2 (ja) 積層セラミックコンデンサ
JPWO2015122258A1 (ja) キャリア付き極薄銅箔、並びにこれを用いて作製された銅張積層板、プリント配線基板及びコアレス基板
JPWO2013132965A1 (ja) 電子部品
JP2012119616A (ja) 電子部品の製造方法及び電子部品
JP2018098475A (ja) 積層セラミックコンデンサ
US20140041913A1 (en) Electronic circuit module component
JP5195820B2 (ja) 積層コンデンサの製造方法及び積層コンデンサ
WO2020217709A1 (ja) セラミック電子部品
JP2011108874A (ja) 電子部品の製造方法及び電子部品
JP5966874B2 (ja) 構造体、及びそれを含む電子部品、プリント配線板
WO2018159023A1 (ja) フレキシブルプリント配線板、接続体の製造方法及び接続体
WO2016133090A1 (ja) チップ型電子部品およびモジュール
US20200260589A1 (en) Printed circuit board and method of manufacturing printed circuit board
JP2009238978A (ja) セラミック基板の製造方法
JP7188568B2 (ja) 電子部品および実装構造体
JPH0897075A (ja) セラミック電子部品の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20795220

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20795220

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP