JP6297082B2 - セラミック基板およびその製造方法 - Google Patents
セラミック基板およびその製造方法 Download PDFInfo
- Publication number
- JP6297082B2 JP6297082B2 JP2016028810A JP2016028810A JP6297082B2 JP 6297082 B2 JP6297082 B2 JP 6297082B2 JP 2016028810 A JP2016028810 A JP 2016028810A JP 2016028810 A JP2016028810 A JP 2016028810A JP 6297082 B2 JP6297082 B2 JP 6297082B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ceramic
- composite material
- metal
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
- H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Products (AREA)
- Structure Of Printed Boards (AREA)
Description
また、セラミックなどからなる箱状の絶縁基体における凹部(キャビティ)の開口部を囲む矩形枠状の表面に、厚さが25μm以上のメタライズ層を形成することにより、該メタライズ層の上面にロウ付けされた金属枠体の上に金属蓋をシーム溶接した際に、該溶接による熱応力を上記メタライズ層で吸収することにより、該メタライズ層が上記絶縁基体の表面から剥離する事態を防ぎ、半導体素子が実装される上記凹部内の気密封止の信頼性を高めた半導体素子収納用パッケージも提案されている(例えば、特許文献2参照)。
また、特許文献2に記載の半導体素子収納用パッケージによる場合、前記金属枠体の上に金属蓋をシーム溶接した際に、該溶接による熱応力を厚肉の前記メタライズ層で吸収するには不十分な場合が多く、且つパッケージ全体を小型化することも困難になる、という問題があった。
しかし、特許文献3に記載の方法のように、セラミック上にセラミック粉末を含む金属ペーストを焼き付けると、該金属ペーストの添加物中に含まれるガラス成分が、焼き付け後のメタライズ層の表面にほぼ面状に析出する、いわゆる「ガラス浮き」を生じる場合がある。その結果、上記メタライズ層と、該メタライズ層の表面に被覆したメッキ層との密着強度が低下し、メッキ剥がれやメッキ膨れなどの不具合を生じるので、該メッキ層の上方に前記金属蓋や金属枠体をロウ付けしても、その接合強度が低下し易くなる、という問題があった。
(1)前記メタライズ層の厚みが複合材層の厚みよりも厚いので、該メタライズ層および複合材層を有するセラミックからなる基板本体を焼成しても、かかる焼成後においてメタライズ層の表面に複合材層に含まれていたガラス成分がほぼ面状に析出する、いわゆるガラス浮きが生じにくくなる。その結果、上記メタライズ層とその表面に被覆したメッキ層との密着強度が保てるので、メッキ剥がれやメッキ膨れなどの不具合を容易に防ぐことができる。
(2)前記セラミックからなる基板本体の表面とメタライズ層との間に、金属部とセラミック部とガラス部とからなる複合材層が位置しているので、例えば、前記メタライズ層の上方に金属枠(金属部材)をロウ付けした際や、更には、かかる金属枠の上面に金属製の蓋板などの金属部材を溶接した際に生じる加熱後における金属部材の収縮応力によっても、上記メタライズ層が基板本体のセラミックから剥離し難くなる。
(3)前記セラミックからなる基板本体の表面とメタライズ層との間に、金属部とセラミック部とガラス部とからなる複合材層が位置しているので、例えば、メタライズ層の上にリードピンや放熱板などの金属部材をロウ付けしても、これらの金属部材が上記メタライズ層から剥離せず、強固に接合することができる。
(4)上記(1)〜(3)によって、セラミックからなる基板本体の少なくとも一方の表面にメタライズ層を有し、且つ該メタライズ層の表面にメッキ層が強固に密着した信頼性の高いセラミック配線基板を提供することができる。
前記複合材層の厚みをメタライズ層の厚みよりも薄くしたのは、両者の厚みを同等、もしくは上記複合材層の厚みをメタライズ層の厚みよりも厚くすると、焼成後にメタライズ層の表面にガラス浮きを生じ易いためである。
更に、前記複合材層が、3〜20vol%の金属部と、残部がセラミック部およびガラス部とからなるため、該複合材層の表面に通電可能な前記とは別のメッキ層が被覆される事態を確実に防止できるので、不用意な短絡やメッキに要するコストの増大を防止することが可能となる。
尚、金属部の上限値を20vol%としたのは、該金属部が20vol%を超えると、複合材層に電気メッキ用の電流が通電し始め、該複合材の表面に不用意なメッキ層を形成するおそれがあるためである。望ましい上限値は、15vol%、より望ましくは、10vol%である。一方、金属部の下限値を3vol%としたのは、該金属部が3vol%未満になると、メタライズ層が基板本体を構成するセラミックからの剥離を抑制することが不十分になり得るためである。
また、前記一対の表面とは、相対的な表現であり、例えば、平板状である基板本体の表面と裏面とを指す。
更に、前記メタライズ層は、前記基板本体が高温焼成セラミックからなる場合には、WまたはMoなどを主成分とし、上記基板本体が低温焼成セラミックからなる場合には、CuまたはAgなどを主成分とする導体層である。
また、前記複合材層は、セラミック部と金属部とガラス部とが混在して形成された平面状の層であり、かかるセラミック部と金属部とガラス部とが偏在することなく、ほぼ均一に混ざっている。
更に、前記複合材層に含まれるガラス部は、例えば、SiO2,MgCO3,BaCO3,MgO,BaO,CaCO3,CaOなどのうち、少なくとも1つの成分で構成されるガラス成分からなり、予め前記セラミック部に含有されている形態と、金属部およびセラミック部に対して所要量を更に添加する形態とが含まれる。上記セラミック部に含有されている形態としては、例えば、セラミック部がアルミナとガラス部とからなる場合、該セラミック部の約2〜20体積(vol)%のガラス部が含まれている。
また、前記複合材層は、前記基板本体の表面の全面に形成された形態でも良く、かかる形態によれば、前記メタライズ層が平面視で矩形枠状の場合には、該メタライズ層に囲まれた基板本体の表面にも当該複合材層が電子部品などの実装面として露出する。
(a)メタライズ層を構成する金属と同じ組成の金属からなる形態、例えば、メタライズ層と複合材層の金属部との双方がタングステン(W)からなる場合、あるいは、メタライズ層と複合材層の金属部との双方が同じタングステン(W)基合金からなる場合が挙げられる。
(b)メタライズ層を構成する金属と同じ金属を、混在組織(複数種の金属粒子が混在している)の前記金属部において第1(最多含有量)に含む形態、例えば、メタライズ層が80vol%の銅(Cu)粉粒子と20vol%のタングステン(W)粉粒子との混在組織であり、且つ複合材層の金属部が90vol%のタングステン(W)粉粒子と10vol%のニッケル(Ni)粉粒子との混在組織からなる場合が挙げられる。
(c)メタライズ層を構成する金属と、合金組成において第1(最多含有量)金属元素が共通している金属からなる形態、例えば、メタライズ層がW−Co系合金からなり且つ複合材層の金属部がW−Ni系合金からなる場合が挙げられる。
(d)メタライズ層を構成する金属と全率固溶体を成す金属には、例えば、メタライズ層がタングステン(W)からなり、複合材層の金属部がモリブデン(Mo)からなる形態が挙げられる。これ以外にも、メタライズ層がモリブデン(Mo)からなり、複合材層の金属部がバナジウム(V),クロム(Cr),またはニオブ(Nb)からなる形態、メタライズ層が銅(Cu)からなり、複合材層の金属部がニッケル(Ni)からなる形態、あるいは、メタライズ層が銀(Ag)からなり、複合材層の金属部が金(Au)からなる形態などが挙げられる。更に、上記各形態とは逆の組み合わせとなる形態も可能であり、例えば、メタライズ層金(Au)からなり、複合材層の金属部が銀(Ag)からな形態が挙げられる。
また、前記メッキ層には、例えば、Niメッキ層のみ、あるいは、下層側のNiメッキ膜と上層側のAuメッキ膜との2層からなる形態が含まれる。
加えて、前記金属部品には、例えば、前記メタライズ層の上にロウ付けなどで接合される金属枠やその上に溶接される金属蓋、リードピン、放熱板などが含まれる。
これによれば、前記基板本体の表面において、該表面に開口するキャビティを除いた当該表面とメタライズ層との間に前記複合材層が形成されているので、前記効果(1),(4)に加えて、例えば、該複合材層の上面に配設されたメタライズ層に金属枠や放熱板などをロウ付けしても、該ロウ付け時の加熱後における収縮応力、若しくは、上記金属枠の表面上に金属製の蓋板を溶接した際の加熱後における収縮応力によりメタライズ層が剥離する事態を防止することができる。
尚、キャビティが表面に開口する基板本体は、平面視が矩形枠状である上層側のセラミック層と、上記キャビティの底面を形成する平板状である下層側のセラミック層との複数のセラミック層を積層した形態となる。
また、前記基板本体における一対の表面ごとに平面視が矩形状のキャビティが上下対称に形成し、各表面に複合材層とメタライズ層とが配設された形態のセラミック基板とすることも可能である。
これによれば、前記効果(1),(3),(4)に加えて、前記金属枠の表面上に金属製の蓋板の周辺部をシーム溶接した際に、該溶接後の収縮応力によって、前記メッキ層が表面に被覆されたメタライズ層の外周側が、基板本体のセラミックから剥離する事態を防止することが可能となる。従って、基板本体の表面や該表面に開口するキャビティの底面に実装された電子部品を確実に外部から確実に封止することが可能となる。
尚、前記ロウ材は、例えば、Agロウ(Ag−15wt%Cu)からなる。
また、前記金属枠は、例えば、42アロイ(Fe−42wt%Ni)、コバール(Fe−29wt%Ni−17wt%Co)、194合金(Cu−2.3wt%−0.03wt%P)などからなる。
これによれば、セラミック部と金属部とガラス部との配合割合が異なる2層あるいは3層の部分複合材層が基板本体の表面とメタライズ層が形成され、例えば、基板本体の表面側に70vol%のセラミック粒子と27vol%の金属粉末と3vol%のガラス粒子とを含む第1複合材層を形成し、メタライズ層側に50vol%のセラミック粒子と45vol%の金属粉末と5vol%のガラス粒子とを含む第2複合材層を形成できる。その結果、前記効果(1),(3),(4)に加えて、例えば、前記金属枠の上に金属蓋をシーム溶接する際に生じる抵抗熱による熱応力を、段階的に容易に緩和することが一層容易となる。従って、金属蓋による封止が安定して行い得るセラミック基板を提供することができる。
これによれば、前記効果(1)〜(4)に加えて、例えば、金属枠上への金属蓋の溶着は、該金属枠の上に金属蓋を載置したセラミック基板をテーブル上で拘束した後、該テーブルの上方で対向する一対の平行な電極ローラを、基板本体の表面における一対の平行な辺ごとに沿って転動させるシーム溶接により行われる。そのため、金属蓋の四辺に沿って2回のシーム溶接を施す際に、各溶接時の軌跡が交差する四隅の各コーナ部付近には、抵抗発熱が集中するので、該コーナ部付近でのメタライズ層の剥離が各辺の中間部よりも生じ易くなる。従って、前記複合材層を少なくとも基板本体の表面における4隅のコーナ部に形成することで、最小限の複合材層および製造工程により、前記剥離を低減し得ると共に、当該セラミック基板の小型化にも寄与することが可能となる。
尚、前記コーナ部とは、平面視が矩形枠状を呈する基板本体の表面において、少なくとも平面視においてキャビティを構成し且つ隣接する一対の内側面の延長線と、基板本体において隣接する一対の外側面とに囲まれた矩形状の領域を指すが、更にこの領域を含み且つ該領域から隣接する2つの辺に沿って直角に延びた一対の延在部を含む平面視で全体がほぼL字形状を呈する領域としても良い。
加えて、本発明には、前記複合材層は、前記セラミック部と金属部とガラス部との混在割合を相違させた1層以上の部分複合材層を積層したものである、セラミック基板(請求項7)も含まれる。
これによれば、前記グリーンシートにおける少なくとも一方の表面の全面に複合材層を形成し、該複合材層の上面にメタライズ層を形成し、且つ該メタライズ層の表面にメッキ層を被覆するので、以下の効果(5)〜(8)が得られる。
(5)前記メタライズ層と複合材層とを有する基板本体を焼成しても、かかる焼成後においてメタライズ層の表面に複合材層に含まれていたガラス成分がほぼ面状に析出する、いわゆる「ガラス浮き」が生じにくくなる。その結果、上記メタライズ層とその表面に被覆したメッキ層との密着強度が保たれ、メッキ剥がれやメッキ膨れなどの不具合を容易に防止できる。
(6)前記メタライズ層の印刷ズレによる影響を抑制できる。
(7)前記メタライズ層が形成されていない複合材層の露出した上面には、通電可能な程度のメッキ層が不用意に形成されなくなる。
(8)以上の(5)〜(7)によって、例えば、前記メタライズ層の上方に金属枠、放熱板、あるいはリードピンなどの金属部材をロウ付けした際や、前記金属枠の上面に金属製の蓋板をシーム溶接した際に生じる加熱後の収縮応力によっても、上記メタライズ層が基板本体のセラミックから剥離し難いセラミック基板を、確実且つ低コストにより効率良くに提供することが可能となる。
尚、前記メッキ工程の後には、前記グリーンシート、複合材層、およびメタライズ層を同時に焼成する工程が行われる。
また、前記下層側のグリーンシートの両面に前記貫通孔が打ち抜かれた上下一対の前記上層側のグリーンシートを個別に積層することで、基板本体における一対の表面ごとにキャビティが開口する形態のセラミック基板としても良い。
これによれば、前記効果(5)〜(8)に加えて、前記のようなセラミック基板を多数個取りの形態によって、効率良く製造することができる。
これによれば、前記効果(5)〜(8)に加えて、基板本体の表面にキャビティが開口した前記のようなセラミック基板を多数個取りの形態によって、効率良く製造することができる。
これによれば、前記効果(5)〜(7)に加えて、前記基板本体における少なくとも一方の表面に形成された複合材および前記メッキ層が被覆されたメタライズ層の表面上にロウ材を介して金属枠が強固に接合されたセラミック基板が得られる。従って、該金属枠の上面に沿って金属製の蓋板をシーム溶接した際に、収縮応力によってメタライズ層の外周側が基板本体のセラミックから剥離し難いセラミック基板を確実に提供することが可能となる。
加えて、本発明には、前記各工程の後に、前記メッキ層の上に、ロウ材を介して金属部材を接合する工程を有する、セラミック基板の製造方法(請求項13)も含まれる。
図1は、本発明による一形態のセラミック基板1を示す平面図、図2は、図1中のX−X線の矢視に沿った垂直断面図、図3(A)は、図2中の一点鎖線部分Aの拡大断面図、(B)は(A)中一点鎖線部分Bの模式的な拡大断面図である。
セラミック基板1は、図1,図2に示すように、アルミナ(セラミック)などからなり、平面視が長方形(矩形)の表面3および裏面(表面)4を有する基板本体2と、該基板本体2の表面3の全面に形成された複合材層10と、該複合材層10の上面11における周辺部側に沿って配設され、平面視が矩形枠状のメタライズ層12とを備えている。該メタライズ層12の厚みは、複合材層10の厚みよりも厚く、W、Mo、あるいは、これらの何れか一方を主成分とする合金からなる。また、上記メタライズ層12の上方には、図2,図3(A)に示すように、ロウ材16を介して平面視が矩形枠状で且つ垂直断面が矩形の金属枠18が接合されている。
尚、前記各パッド9は、基板本体2を貫通する図示しないビア導体と接続され、該ビア導体は、基板本体2の裏面4に形成された裏面電極(図示せず)に接続されている。また、前記ロウ材16は、例えば、Agロウからなり、前記金属枠18は、例えば、コバールあるいは42アロイからなる。
前記複合材10は、図3(B)に示すように、アルミナなどからなるベース(生地)のセラミック部10sと、該セラミック部10s内に混在し且つWなどからなる金属部(金属粉末)10mおよびガラス部(ガラス粒子)10gとからなる。上記セラミック部10sと基板本体2のアルミナなどとの間には、不明瞭な境界2vを位置している。一方、メタライズ層12は、樹枝状ないしアンカー状にして上記セラミック部10sの内部に進入している。
尚、金属部10mのvol%(体積率)は、図3(B)に示すように、複合材10の中に任意の長さの線分(L)を引き、該線分(L)と交差する金属部10mごとの交差した長さを合計し、該合計値の長さの上記線分(L)に対する割合を算出し、かかる操作を任意の30箇所で行った後、これらにより得られた30個の上記割合の平均値を金属部10mのvol%とした。
また、前記基板本体2を構成するセラミックの熱膨張係数は、約7.5×10-6/℃、メタライズ層12の熱膨張係数は、約5.3×10-6/℃、複合材層10の熱膨張係数は、約6.4×10-6/℃である。
表1に示すように、金属部10mの体積率が50〜40vol%では、複合材層10の表面にメッキ層が広く付着していたが、20vol%では、複合材層10の表面にメッキ層が局部的に微少に付着しつつも通電可能な量の形態には至らず、10vol%以下では、メッキ層の付着は皆無であった。
以上の結果より、複合材層10の表面に不用意なメッキ層の付着を防ぐには、金属部10mの含有量を3〜20vol%にする必要性が判明した。
更に、追って前記一対のパッド9上に電子部品が実装された後で、該電子部品を外部から封止するため、図3(A)に示すように、金属枠18の上面には、平面視が長方形で且つ該金属枠18の外形とほぼ相似形の蓋板32の周辺部がシーム溶接により接合される。該蓋板32は、例えば、コバール(金属)からなり、対向する一対の辺上ごとに一対のローラ形状の電極(図示せず)を個別に転動させることよって、上記金属枠18の上面にシーム溶接される。
そのため、例えば、メタライズ層12の上方にロウ材16を介して金属枠18をロウ付けした際や、該金属枠18の上面に金属製の蓋板32をシーム溶接した際に生じる加熱後の蓋板32や金属枠18の収縮応力を受けても、上記メタライズ層12が基板本体2のセラミックから剥離し難くなっている。
更に、複合材層10が基板本体2の表面3の全面に形成されているため、製造時において、複合材層10の上面11にメタライズ層12を確実に設けられので、該メタライズ層12の基板本体2のセラミックからの剥離を確実に抑制できる。
従って、メタライズ層12および金属枠18により囲まれた複合材層10の上面11に実装される電子部品を確実に外部から封止することができる。
尚、前記複合材層10、メッキ層14を表面に有するメタライズ層12、ロウ材16、および金属枠18を、平板状の基板本体2の裏面4側にも上下対称に配置した形態のセラミック基板としても良い。
かかるセラミック基板1aは、図4〜図6に示すように、前記同様のセラミックからなり、平面視が矩形(外形)の表面3および裏4を有する全体が箱形状の基板本体2aと、該基板本体2aにおいて平面視が矩形枠状の表面3に同じ形状で形成された前記同様の複合材層10と、該複合材層10の上面11の全面に配設された前記同様のメタライズ層12とを備えている。上記基板本体2aは、図5に示すように、平板状である下層側のセラミック層2uと、平面視が矩形枠状である上層側のセラミック層5とを一体に積層したものであり、該基板本体2aの中央部側には、平面視が矩形状のキャビティ6が開口している。
更に、図5,図6に示すように、表面に前記同様のメッキ層14が被覆されたメタライズ層12の上方には、前記同様のロウ材16を介して、前記同様の金属枠18が接合されている。該金属枠18の上面には、追って前記一対のパッド9に接続した電子部品がキャビティ6内に実装された後で、前記同様の蓋板32をシーム溶接することにより、前記電子部品を含むキャビティ6が封止される。
尚、図6中の一点鎖線部分Bは、前記図3(B)で示したと同様なセラミック部10sと金属部10mとガラス部10gとからなる複合材層10となっている。
しかも、後述する第2のセラミック基板の製造方法で示すように、追って上層側のセラミック層5となるセラミックグリーンシートの表面の全面に複合材層10とメタライズ12とを形成した後、前記キャビティ6を形成するための貫通孔を中央部側に打ち抜き加工により形成しているため、複合材層10とメタライズ12と位置ズレが皆無となっている。
尚、平板状のセラミック層2uの裏面4側にも、矩形枠形状のセラミック層5を更に積層し、該セラミック層5における矩形枠状の表面3に前記同様の複合材層10、メッキ層14を含むメタライズ層12、ロウ材16、および金属枠18を前記同様に上下対称に配置し、且つキャビティ6も併設した形態としても良い。
予め、アルミナ粉末、バインダ樹脂、および溶剤などを所要量ずつ配合してセラミックスラリを作成し、該セラミックスラリをドクターブレード法によってシート状に成形して、図7に示すように、多数個取り用のセラミックグリーンシート(以下、単にグリーンシートと称する)20を製作した。
該グリーンシート20は、図7に示すように、表面23および裏面24を有し、平面視で格子枠状に設定された仮想の境界面21によって区分され、且つ追って前記基板本体2となる複数の基板領域22を平面視で縦横に隣接して有する製品領域と、該製品領域の外周を囲む平面視が矩形枠状の耳部(図示せず)とから構成されている。
先ず、図8に示すように、グリーンシート20の表面23の全面に、前記セラミック部10sと金属部10mおよびガラス部10gとからなるペースト状で且つ金属部10mが20vol%以下の複合材10を、スクリーン印刷(図示せず)によって形成した。尚、かかる状態で、基板領域22ごとにおける所定の位置に比較的小径の貫通孔(図示せず)を形成し、該貫通孔にW粉末またはMo粉末を含む導電性ペーストを充填して、ビア導体(図示せず)を形成した。
尚、グリーンシート20の裏面24における基板領域22ごとには、前記同様の導電性ペーストをスクリーン印刷して、上記メタライズ層12およびパッド9と前記ビア導体を介して接続する複数の裏面電極(図示せず)を形成した。
次に、図10に示すように、グリーンシート20の裏面24における境界面21に沿って、厚み方向に沿ってナイフ(図示せず)を挿入して、断面がほぼ逆V字形状の分割溝29を平面視で格子状に形成した。
図11は、図10に示す状態において、前記グリーンシート20の平面図を示し、追ってセラミック基板1となる複数の基板領域22を縦横に隣接した製品領域36と、その外周側に位置する矩形枠状の耳部37とを示す多数個取り用のセラミック基板集合体35を示したものである。
次に、前記セラミック層20の耳部37に予め穿孔された貫通孔内に露出している前記メッキ電極ごとに、電極棒(何れも図示せず)を接触させた状態で、該セラミック層20を電解メッキ槽内に浸漬して、電解Niメッキを施した。その結果、基板領域22ごとで焼成された前記メタライズ層12、一対のパッド9、および裏面電極の表面(露出面)に前記同様のメッキ層14(図示せず)が被覆された。この際、複合材10のうち、露出した上面11には、該メッキ層14が殆ど被覆されていなかった。尚、上記セラミック層20の耳部37に形成された複合材層10の上面11にも、上記メッキ層14は、殆ど被覆されていなかった。
最後に、図13に示すように、表面3および裏面4を有する基板本体2ごとにおけるメタライズ層12の上方にロウ材16を介して金属枠18をロウ付けにより接合することよって、複数のセラミック基板1を得ることができた。
尚、前記実施形態では、セラミック層20を剪断加工した後で、金属枠18をロウ付けしたが、これらの工程の順番が逆となるような形態に変更しても良い。
また、前記金属枠18をメタライズ層12の上方にロウ付けした後において、メタライズ層12、ロウ材16、および金属枠18の表面(露出面)に対し、更にNiメッキおよびAuメッキを順次施す工程を行うようにしても良い。
従って、上記メタライズ層12の上方に金属枠18をロウ付けした際や、更には、該金属枠18の上面に金属製の蓋板32をシーム溶接した際に生じる加熱後の収縮応力によっても、上記メタライズ層12が基板本体2のセラミックから剥離し難い複数のセラミック基板1を、確実に且つ効率良く提供することができた。しかも、複合材層10の上面11には、メッキ層14が殆ど被覆されていないので、低コストで製造することができた。
尚、前記グリーンシート20を上層側と下層側との上下2層のグリーンシートを積層する形態とし、これらの間に所定パターンの配線層を形成し、該配線層を耳部のメッキ電極に電気的に導通可能とした形態としても良い。
予め、前記同様の方法によって、図14に示す上層側のグリーンシート25と、後述する下層側のグリーンシート28とを製作した。
上層側のグリーンシート25は、図14に示すように、表面23および裏面26を有し、平面視で格子枠状に設定された仮想の境界面21によって区分され、且つ追って前記基板本体2となる複数の基板領域22を平面視で縦横に隣接して有する製品領域と、該製品領域の外周を囲む耳部(図示せず)とからなる。
先ず、図15に示すように、グリーンシート25の表面23の全面に、前記同様の複合材10を、前記同様にして形成した。かかる状態で、基板領域22ごとの周辺側の所定の位置に貫通孔を穿設し、且つその内側にビア導体(図示せず)を形成した。
次に、上層側のグリーンシート25における基板領域22ごとの中央部側に対し、平面視が矩形状であるポンチとダイとを併用する打ち抜き加工を行った。その結果、図17に示すように、上層側のグリーンシート25は、基板領域22ごとの中央部側に、表面23と裏面26との間を貫通する平面視が矩形状の貫通孔34が形成され、且つ平面視が格子枠状のグリーンシート5に成形された。
更に、図18に示すように、上層側のグリーンシート5の裏面26側に、表面27および裏面24を有する平板状で、且つ予め表面27の所定位置にペースト状のパッド9が形成された下層側のグリーンシート28を、互いの境界面21同士が連続するように積層することで、上記貫通孔34の底面側を閉塞した。その結果、グリーンシート5の内側およびグリーンシート28の上側に、表面27の一部である底面27と四辺の側面8とからなるキャビティ6が形成された。
次いで、図19に示すように、下層側のグリーンシート28の裏面24における境界面21に沿って厚み方向に沿ってナイフ(図示せず)を挿入して、断面がほぼ逆V字形状の分割溝30を平面視で格子状に形成した。
尚、図20は、図19に示す状態において、前記グリーンシート5,28の平面図を示し、追ってセラミック基板1aとなる複数の基板領域22を縦横に隣接した製品領域36と、その外周側に位置する矩形枠状の耳部37とを示す多数個取り用のセラミック基板集合体38を示したものである。
その結果、グリーンシート5,28は、多層セラミック層5,28となった。また、上記焼成後において、メタライズ層12の表面には、複合材層10中のガラス成分の析出(いわゆるガラス浮き)が生じていなかった。
更に、上記多層セラミック層5,28の前記耳部37に予め前記同様に形成された複数の貫通孔内ごとに露出している前記メッキ電極に、電極棒(何れも図示せず)を挿入して接触させた状態で、該多層セラミック層5,28を電解メッキ槽内に浸漬して、電解Niメッキを施した。その結果、基板領域22ごとで焼成された前記メタライズ層12、キャビティ6内の一対のパッド9、および裏面電極の表面(露出面)に前記同様のメッキ層14(図示せず)が被覆された。この際、複合材層10の露出した両側面では、メッキ層14の付着は皆無であった。
そして、上記メッキ工程後の多層セラミック層5,28を、前記分割溝30ごとに沿って剪断加工した。その結果、図21に示すように、矩形枠状の表面3の全面に形成された複合材層10と、該複合材層10の上面11の全面に位置する矩形枠状のメタライズ層12と、キャビティ6の底面7に位置する一対のパッド9などを有し、且つ表面3および裏面4を有する基板本体2aが複数個得られた。
以上のようなセラミック基板1aを得るための第2の製造方法によれば、上層側のセラミックグリーンシート25の表面23には、複合材層10とこれよりも厚いメタライズ層12とが全面に順次形成できたので、前記同様の効果に加え、上記グリーンシート25の中央部側を厚み方向に沿って打ち抜き加工した後に残る平面視で矩形枠状となった複合材層10とメタライズ層12との位置ズレを生じなかった。そのため、該メタライズ層12の表面に所要のメッキ層14を確実に被覆でき、且つ複合材層10において外部に露出する両側面には、通電可能で不用意なメッキ層の被覆を防ぐことができた。
従って、上層側と下層側の前記グリーンシート5,28同士を積層し、且つ焼成することで、中央部側にキャビティ6が開口する基板本体2aにおける平面視が矩形枠状の表面3の全面に複合材層10とメタライズ層12とが2層で配設された複数のセラミック基板1aを確実に製造することができた。
かかるセラミック基板1bは、図23に示すように、前記同様のセラミックからなり、平面視が矩形(外形)の表面3および裏4を有する全体が箱形状の基板本体2bと、該基板本体2bにおいて平面視が矩形枠状の表面3の全面に形成された前記同様の複合材層10と、該複合材層10の上面11の全面に形成され且つ厚みが複合材層10の厚みよりも厚い前記同様のメタライズ層12とを備えている。該メタライズ層12の表面にも、前記同様のメッキ層14が被覆されている。また、メタライズ層12の上方には、前記同様にしてロウ材16を介して、金属枠18が接合されている。
図23中の左側に示すように、比較的薄肉である中層のセラミック層5uは、全体が平板状で且つ図示で前後一対の段部5bを併設しており、該段部5bごとの上面には、前記同様のパッド9が個別に形成されている。
以上のようなセラミック基板1bによれば、前記セラミック基板1,1aと同様な効果を奏すると共に、垂直方向に沿って振動する水晶振動子を実装することも容易となる。尚、該セラミック基板1bは、前記セラミック基板1aと同様な第2の製造方法によって製造することが可能である。
図24に示すように、複合材層10xは、メタライズ層12の直下に隣接する第1部分複合材層10aと、基板本体2a(2b)の表面3側の第3部分複合材層10cと、これらの間に挟まれた第2部分複合材層10bとの3層からなり、それらの表面には、前記同様のメッキ層14が被覆されている。
上記第1〜第3部分複合材層10a〜10c全体の厚み10tは、メタライズ層12の厚み12tよりも薄くなるように積層されている。例えば、上記第1部分複合材層10aは、セラミック部10sと金属部10mおよびガラス10gとの配合を30vol%:70vol%とし、第2部分複合材層10bは、セラミック部10sと金属部10mおよびガラス部10gとの配合を50vol%:50vol%とし、第3部分複合材層10cは、セラミック10部sと金属部10mおよびガラス部10gとの配合を70vol%:30vol%というように段階的に配合すべき割合を変化させたものである。
尚、上記複合材層10xは、第1、第2、および第3部分複合材層10a,10b,10cのうち、何れか1層以上を積層した形態としても良い。
また、図16で示すように、前記ロウ材16は、内周側に傾斜面16aと外周側に斜め下向き凹んだアール面16bとを有している。
かかるセラミック基板1cは、前記セラミック基板1と同様の基板本体2、表面にメッキ層14が被覆されたメタライズ層12、ロウ材16、および金属枠18を備えており、図25に示すように、前記同様の複合材層10を、基板本体2の表面3における四隅のコーナ部3Cにのみ形成したものである。
前述したように、金属枠18上に金属蓋32の周辺部をシーム溶接により溶着する工程は、図示しないテーブル上に、セラミック基板1cと金属蓋32とを拘束し且つ金属蓋32上にて一対の電極ローラ19を転動させることで、例えば、平行な一対の長辺に沿って1回目のシーム溶接した後、残った一対の短辺に沿って2回目のシーム溶接が施される。その際、基板本体2の表面3において、長辺と短辺との2回のシーム溶接による抵抗発熱に伴う熱収縮による応力の影響を受ける四隅のコーナ部3Cに位置するメタライズ層12が剥離する公算が高い。
尚、図25中の左側の各コーナ部3Cに示すように、複合材層10を平面視でほぼ正方形(矩形)とするほか、図25中の右側の各コーナ部3Cに示すように、複合材層10を平面視でほぼ正方形で且つ各角部にアールを付けた形態としたり、面取りを施した形態としても良い。また、上記各複合材層10は、前記第1、第2、および第3部分複合材層10a,10b,10cの3層、あるいは何れか2層を積層した形態としても良い。
予め、主成分がアルミナからなる基板本体2の表面に厚みが約12μmのメタライズ層12を形成し、更に、該メタライズ層10の表面にNiメッキ層14を被覆した後、焼成して比較例の基板本体2を10個用意した。
上記と同じサイズを有し且つ上記と同じ主成分のアルミナからなる10個の基板本体2の表面3に対し、厚みが約10μmの複合材層10と厚みが約12μmのメタライズ層12を順次積層し、かかるメタライズ層10の表面にNiメッキ層14を被覆した。次いで、これらを同時焼成して、実施例の基板本体2を10個製作した。尚、実施例の上記複合材層10において、アルミナ粒子(セラミック部)10sとW粉末(金属部)10mとガラス部(ガラス粒子)10gとの体積比は、45:50:5であった。
一方、比較例の各基板本体2および実施例の各基板本体2のメタライズ層12ごとの上に、同じ組成および寸法からなるAgロウ16、および同じコバールからなり且つ同じ寸法からなる金属枠18をロウ付けなどによりそれぞれ接合した。
更に、上記によって得られた実施例および比較例の各セラミック基板(1)ごとの金属枠18上に、同じコバールおよび寸法からなる金属蓋32を載置し、各例のセラミック基板(1)ごとに順次テーブル上で拘束した後、各金属蓋32において平行する二辺に沿って前記一対のローラ電極19を転動させることで、縦横方向で2回のシーム溶接を同じ溶接条件に従って行った。
そして、各例ごとのセラミック基板(1)を外部から目視することにより、各メタライズ層12が基板本体2の表面3から一部でも剥離が生じていたか否かを観察し、その結果を表2に示した。
かかる結果は、実施例では、基板本体2の表面3と、メタライズ層12との間に、アルミナ粒子(セラミック部)10sとW粉末(金属部)10mとガラス粒子(ガラス部)10gが45:50:5の体積比で配合された複合材層10が上記メタライズ層12よりも厚く形成されていたので、該メタライズ層12の表面に被覆されたメッキ層14がガラス浮きによるメッキ剥がれなどの不具合を生じていなかった。その結果、前記金属蓋32をシーム溶接した際に生じた抵抗熱による応力が緩和されたものと推定される。
一方、比較例中の3個では、前記複合材層10を欠いていたので、上記応力によりメタライズ層12が基板本体2の表面3から剥離した、ことによるものと推定される。以上のような実施例により、本発明の優位性が裏付けられた。
予め、主成分がアルミナからなる基板本体2と、その表面3の全面に厚みが約10μmの複合材層10と、その四辺に沿って厚みが約13μmで且つ同じ幅のメタライズ層12とを積層し、該メタライズ層12の表面に同じ厚みのNiメッキ膜(メッキ層)14を被覆した後、これらを同時焼成した実施例および比較例となる基板本体2を、合計90個で製作した。
上記複合材層10の組成は、W粉末(金属部)10mと、アルミナ粒子(セラミック部)10sおよびガラス成分(ガラス部)10gとの体積率(vol%)は、表3に示すように、上記W粉末の体積率を14〜85vol%の範囲において、9段階で変化し、各段階ごとに10個ずつのセラミック基板1を用意した。
次いで、上記メタライズ層12の上面に、同じ組成および寸法からなるAgロウ(ロウ材)16を介しておよび同じコバールで且つ同じ寸法からなる金属枠18をロウ付けによってそれぞれ接合した。
更に、以上により得られた各例セラミック基板(1)の90個の金属枠18上に、同じコバールおよび寸法からなる金属蓋32を載置し、各例のセラミック基板(1)ごとに順次テーブル上で拘束した後、各金属蓋32において平行する二辺に沿って前記一対のローラ電極19を転動させることで、縦横方向で2回のシーム溶接を同じ溶接条件に従って行った。
従って、前記複合材層10に含まれる金属部10mの体積率が20超〜80vol%である参考例のセラミック基板1によれば、前記複合材層1によって、そのメタライズ層12が十分な強度を有していることが判明した。
かかるセラミック基板40は、図26,27に示すように、前記同様のセラミック層44,45を積層してなり、平面視が矩形(正方形または長方形)の表面43および裏面44を有する基板本体42と、該基板本体42の裏面(表面)44の全面に形成された前記同様の複合材層10と、該複合材層10の下面(上面)11における所定の位置に形成された複数のパッド(メタライズ層)52とを備えている。複合材層10の下面11には、前記同様のメッキ層14が被覆されている。また、上記パッド52の厚みは、複合材層10の厚みよりも厚い。
前記基板本体42のセラミック層44,45間には、所定パターンの配線層46が形成され、該配線層46は、セラミック層44,45を貫通するビア導体47,48と個別に接続されている。また、下層側のビア導体48は、複合材層10をも貫通して、上記パッド52と個別に接続されている。更に、基板本体42の表面43の中央部側には、複数の電極49が形成され、該電極49は、上層側のビア導体47と接続され、且つ表面43上に追って実装される半導体素子などの電子部品50と接続される。
図26,27に示すように、複合材層10の下面11に形成されたパッド52ごとの表面には、NiおよびAuメッキ膜を順次したメッキ層54が被覆され、該メッキ層54および前記同様のロウ材56を介して、垂直姿勢のリードピン(金属部材)58の頭部59が接合されている。該リードピン58は、例えば、194合金などのCu合金からなる。
尚、上記セラミック基板40も、前記製造方法に準じて製造することができる。
以上のようなセラミック基板40によれば、下層側のセラミック層45と複数のパッド52との間に、前記セラミック部10sと金属部10mおよびガラス部10gとからなり且つパッド52の厚みよりも薄い複合材層10が介在している。その結果、焼成後においてパッド52の表面に被覆したメッキ層54がメッキ剥がれなどの不具合を生じていない。また、各パッド52ごとの下方にロウ材56を介してリードピン58の頭部59をロウ付けした際に、各パッド52が冷却に伴った生じた収縮応力を受けても、該パッド52が真上付近に位置するセラミック層45から剥離する事態を確実に防止できる。
更に、リードピン58が径方向に沿った外力を受けても、前記パッド52が不用意にセラミック層45から剥離しにくくなっている。従って、リードピン58と接続可能な実装部を有するプリント基板などのマザーボードに、良好な電気的導通を確保しつつ精度良く実装することが可能となる。
かかるセラミック基板60は、図28に示すように、前記同様のセラミックからなり、平面視が矩形の表面63および裏面64を有する基板本体62と、該基板本体62の裏面(表面)64の全面に形成された前記同様の複合材層10と、該複合材層10の下面(上面)11の中央部側に比較的広域に形成され、厚みが上記複合材層10の厚みよりも厚く且つ平面視が円形状の導体層(メタライズ層)72とを備えている。
前記基板本体62には、その表面63と裏面64との間および複合材層10を貫通する比較的大径の貫通孔(ビアホール)65内に放熱用のビア導体(サーマルビア)66が形成され、該ビア導体66は、前記導体層72と接続されている。該導体層72の表面(底面および周面)には、前記同様のメッキ層54が被覆されており、該メッキ層54および前記同様のロウ材76を介して、平面視が円形状の放熱板(金属部材)78がロウ付けされている。
尚、前記ビア導体66および導体層72は、WあるいはMoからなり、前記放熱板78は、例えば、Cu合金あるいはアルミニウム合金などからなる。また、前記基板本体62の表面63におけるビア導体66の上面68の周辺部には、上記発光素子70とワイヤを介して導通される図示しない電極が形成されている。
上記セラミック基板60も、前記製造方法に準じて製造することができる。
従って、基板本体62の表面63側に実装されるLEDなどの発光素子70が発する熱を、ビア導体66、導体層72、鋼材76、および放熱板78を介して、外部に効果的に放出させることが可能となる。
尚、前記貫通孔65、ビア導体66、導体層72、および放熱板78は、平面視で矩形、矩形状、あるいは五角形以上の多角形を呈するものであっても良い。
例えば、前記基板本体を構成するセラミックは、アルミナ以外の高温焼成セラミック、あるいはガラス−セラミックなどの低温焼成セラミックとしても良い。
また、前記セラミック基板1の基板本体2は、複数のセラミック層を積層した形態とし、該セラミック層同士の間に、前記製造方法における前記メッキ工程で用いるための配線層を所定パターンで形成しても良い。
更に、前記セラミック基板1a,1b(1c)の基板本体2a,2bにおける下層側のセラミック層2uも上記と同様に上下2層のセラミック層としても良い。
更に、前記メタライズ層12、パッド9,52、導体層72などの導体は、前記基板本体2などがガラス−セラミックなどの低温焼成セラミックからなる場合には、主成分がAgあるいはCuなどからなる金属や合金が適用される。
また、前記セラミック基板40は、基板本体42の表面43の全面にも、更に複合材層10を形成し、該複合材層10の上面11における周辺部側に配設した前記パッド(メタライズ層)52の上方にロウ材56を介して、前記リードピン58を垂直姿勢で接合しても良い。
加えて、前記第1および第2のセラミック基板の製造方法は、前述した多数個取りの形態に限らず、個別のセラミック基板を製造する際にも使用し得る。
2,2a,2b,42,62…基板本体
3,43,63…………………表面
3c………………………………コーナ部
4,44,64…………………裏面(表面)
6…………………………………キャビティ
10,10x……………………複合材層
10a〜10c…………………部分複合材層
10s……………………………セラミック部
10m……………………………金属部
10g……………………………ガラス部
10t……………………………複合材層の厚み
11………………………………上面
12………………………………メタライズ層
12t……………………………メタライズ層の厚み
14………………………………メッキ層
16,56,76………………ロウ材
18………………………………金属枠
20,25,28………………セラミックグリーンシート
22………………………………基板領域
23,24,26グリーンシートの表面
34………………………………貫通孔
36………………………………製品領域
37………………………………耳部
52………………………………パッド(メタライズ層)
58………………………………リードピン(金属部材)
72………………………………導体層(メタライズ層)
78………………………………放熱板(金属部材)
Claims (13)
- セラミックからなり、平面視が矩形状である一対の表面を有する基板本体と、
上記基板本体における少なくとも一方の表面に形成され、金属部材を取り付けるためのメタライズ層と、を備え、
上記基板本体の表面とメタライズ層との間に、セラミック部と、上記メタライズ層を構成する金属と同種の金属または上記メタライズ層を構成する金属と全率固溶体を成す金属からなる金属部と、ガラス部と、を混在させてなる複合材層を形成し、
上記複合材層は、3〜20vol%の金属部と、残部がセラミック部およびガラス部とからなり、該複合材層の厚みは、上記メタライズ層の厚みよりも薄いと共に、
上記メタライズ層の表面には、メッキ層が被覆されている、
ことを特徴とするセラミック基板。 - 前記基板本体の表面には、該表面の中央部側に平面視で矩形状のキャビティが開口しており、前記メタライズ層と前記複合材層とは、該キャビティを除いた上記基板本体の表面に形成されている、
ことを特徴とする請求項1に記載のセラミック基板。 - 前記メッキ層の上には、ロウ材を介して平面視が矩形状の金属枠が接合されている、
ことを特徴とする請求項1または2に記載のセラミック基板。 - 前記複合材層は、前記セラミック部と金属部とガラス部との混在割合を相違させた1層以上の部分複合材層を積層したものである、
ことを特徴とする請求項1乃至3の何れか一項に記載のセラミック基板。 - 前記複合材層は、前記基板本体の表面において、少なくともかかる表面または裏面の4隅のコーナ部に形成されている、
ことを特徴とする請求項1乃至4の何れか一項に記載のセラミック基板。 - 前記メッキ層の上には、ロウ材を介して金属部材が被覆されている、
ことを特徴とする請求項1または2に記載のセラミック基板。 - 前記複合材層は、前記セラミック部と金属部とガラス部との混在割合を相違させた1層以上の部分複合材層を積層したものである、
ことを特徴とする請求項6に記載のセラミック基板。 - 請求項1乃至7の何れか一項に記載のセラミック基板の製造方法であって、
平面視が矩形状である一対の表面を有するセラミックグリーンシートにおける少なくとも一方の表面の全面に、セラミック部と金属部とガラス部とからなる複合材層を形成する工程と、
上記複合材層の上面にメタライズ層を形成する工程と、
上記メタライズ層の表面にメッキ層を被覆する工程と、を含む、
ことを特徴とするセラミック基板の製造方法。 - 請求項2乃至7の何れか一項に記載のセラミック基板の製造方法であって、
平面視が矩形状である一対の表面を有する上層側のセラミックグリーンシートの前記表面の全面に、セラミック部と金属部とガラス部とからなる複合材層を形成する工程と、
上記複合材層の上面にメタライズ層を形成する工程と、
上記複合材層およびメタライズ層が形成された上記上層側のセラミックグリーンシートの中央側を厚み方向に沿って打ち抜いて、平面視で矩形状の貫通孔を形成する工程と、
上記上層側のセラミックグリーンシートの裏面側に、上記貫通孔を塞ぐ平板状の下層側のセラミックグリーンシートを積層する工程と、
上記貫通孔を形成する工程により平面視で矩形状となった上記メタライズ層の表面にメッキ層を被覆する工程と、を含む、
ことを特徴とするセラミック基板の製造方法。 - 前記セラミックグリーンシートは、平面視でセラミック基板となる複数の基板領域を縦横に隣接させた製品領域と、該製品領域の外周側に位置する矩形枠状の耳部とから構成されており、
前記メタライズ層は、上記基板領域ごとの前記複合材層の四辺に沿って形成される、
ことを特徴とする請求項8に記載のセラミック基板の製造方法。 - 前記上層側および下層側のセラミックグリーンシートは、平面視でセラミック基板となる複数の基板領域を縦横に隣接させた製品領域と、該製品領域の外周側に位置する矩形枠状の耳部とから構成されており、
前記貫通孔を形成する工程は、上記基板領域ごとの前記複合材層およびメタライズ層が形成された上記上層側のセラミックグリーンシートの中央部側に対して行われる、
ことを特徴とする請求項9に記載のセラミック基板の製造方法。 - 前記各工程の後に、前記メッキ層の上に、ロウ材を介して平面視が矩形枠状の金属枠を接合する工程を有する、
ことを特徴とする請求項8乃至11の何れか一項に記載のセラミック基板の製造方法。 - 前記各工程の後に、前記メッキ層の上に、ロウ材を介して金属部材を接合する工程を有する、
ことを特徴とする請求項8乃至11の何れか一項に記載のセラミック基板の製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012056593 | 2012-03-14 | ||
JP2012056593 | 2012-03-14 | ||
JP2012244442 | 2012-11-06 | ||
JP2012244442 | 2012-11-06 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013523801A Division JP5967836B2 (ja) | 2012-03-14 | 2013-03-12 | セラミック基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016122856A JP2016122856A (ja) | 2016-07-07 |
JP6297082B2 true JP6297082B2 (ja) | 2018-03-20 |
Family
ID=49161120
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013523801A Expired - Fee Related JP5967836B2 (ja) | 2012-03-14 | 2013-03-12 | セラミック基板およびその製造方法 |
JP2016028810A Expired - Fee Related JP6297082B2 (ja) | 2012-03-14 | 2016-02-18 | セラミック基板およびその製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013523801A Expired - Fee Related JP5967836B2 (ja) | 2012-03-14 | 2013-03-12 | セラミック基板およびその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9006582B2 (ja) |
JP (2) | JP5967836B2 (ja) |
KR (2) | KR101758585B1 (ja) |
CN (1) | CN103718288B (ja) |
TW (1) | TWI503061B (ja) |
WO (1) | WO2013137214A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9961791B2 (en) * | 2012-06-04 | 2018-05-01 | Hitachi Metals, Ltd. | Seal ring and method for manufacturing seal ring |
JP2014197575A (ja) * | 2013-03-29 | 2014-10-16 | セイコーエプソン株式会社 | パッケージ、電子デバイス、電子デバイスの製造方法、電子機器、及び移動体 |
JP6331475B2 (ja) | 2014-02-28 | 2018-05-30 | Tdk株式会社 | 圧電デバイス |
FR3019375B1 (fr) * | 2014-03-31 | 2016-05-06 | Commissariat Energie Atomique | Procede de realisation d'un boitier hermetique destine a l'encapsulation d'un dispositif implantable et boitier correspondant |
JP6331804B2 (ja) * | 2014-07-16 | 2018-05-30 | セイコーエプソン株式会社 | パッケージベース、パッケージ、電子デバイス、電子機器及び移動体 |
JP6386854B2 (ja) * | 2014-09-29 | 2018-09-05 | 日本特殊陶業株式会社 | セラミック基板 |
JP6332474B2 (ja) * | 2015-01-07 | 2018-05-30 | 株式会社村田製作所 | セラミック基板、電子部品およびセラミック基板の製造方法 |
JP6450612B2 (ja) * | 2015-03-11 | 2019-01-09 | 日本特殊陶業株式会社 | 電子部品装置およびその製造方法 |
US10529646B2 (en) * | 2015-04-24 | 2020-01-07 | Amosense Co., Ltd. | Methods of manufacturing a ceramic substrate and ceramic substrates |
CN105206591A (zh) * | 2015-08-31 | 2015-12-30 | 中国科学院自动化研究所 | 一种具有数字信号隔离电路芯片的电路板及封装方法 |
JP6294417B2 (ja) * | 2016-09-01 | 2018-03-14 | 日機装株式会社 | 光半導体装置および光半導体装置の製造方法 |
JP6795441B2 (ja) * | 2017-03-30 | 2020-12-02 | 日本特殊陶業株式会社 | セラミック配線基板及びその製造方法 |
JP2020155680A (ja) * | 2019-03-22 | 2020-09-24 | セイコーエプソン株式会社 | 電子デバイスの製造方法、電子デバイス、電子機器および移動体 |
TWI761734B (zh) | 2019-11-26 | 2022-04-21 | 財團法人工業技術研究院 | 覆銅陶瓷基板 |
JP7001876B2 (ja) * | 2019-12-26 | 2022-01-20 | Ngkエレクトロデバイス株式会社 | 配線基板 |
CN113365447B (zh) * | 2020-03-03 | 2023-05-16 | 华为机器有限公司 | 一种壳体、电子设备和壳体的制作方法 |
CN114696777A (zh) * | 2020-12-25 | 2022-07-01 | Ngk电子器件株式会社 | 封装体及其制造方法 |
KR20230153818A (ko) | 2022-04-29 | 2023-11-07 | 주식회사 아모그린텍 | 세라믹 기판 제조방법 |
KR20240032231A (ko) | 2022-09-01 | 2024-03-12 | 주식회사 아모그린텍 | 세라믹 기판 유닛 및 그 제조방법 |
KR20240032414A (ko) | 2022-09-02 | 2024-03-12 | 주식회사 아모그린텍 | 세라믹 기판 제조방법 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6013766U (ja) * | 1983-07-06 | 1985-01-30 | 岡谷電機産業株式会社 | 基板構造 |
JPH01197378A (ja) | 1988-01-30 | 1989-08-09 | Murata Mfg Co Ltd | セラミックと金属間の接合方法 |
US5010053A (en) * | 1988-12-19 | 1991-04-23 | Arch Development Corporation | Method of bonding metals to ceramics |
US5079223A (en) * | 1988-12-19 | 1992-01-07 | Arch Development Corporation | Method of bonding metals to ceramics |
JPH05166958A (ja) | 1991-12-13 | 1993-07-02 | Kyocera Corp | 半導体素子収納用パッケージ |
JP3369665B2 (ja) * | 1993-08-27 | 2003-01-20 | 日本特殊陶業株式会社 | 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド |
JP3401102B2 (ja) * | 1994-12-21 | 2003-04-28 | 株式会社日立製作所 | 回路基板およびその製造方法、電子デバイス実装体、グリーンシート |
JP2889519B2 (ja) | 1995-11-13 | 1999-05-10 | 株式会社住友金属エレクトロデバイス | セラミックパッケージの封止構造 |
JPH09221375A (ja) | 1996-02-14 | 1997-08-26 | Sumitomo Metal Ind Ltd | セラミックス基板及びその製造方法 |
JP3736961B2 (ja) | 1998-01-27 | 2006-01-18 | 株式会社住友金属エレクトロデバイス | セラミックス基板 |
JP2001068830A (ja) | 1999-08-30 | 2001-03-16 | Kyocera Corp | 回路基板 |
JP2004056148A (ja) | 2002-07-17 | 2004-02-19 | Ngk Spark Plug Co Ltd | 銅ペースト及びそれを用いた配線基板 |
KR20040008094A (ko) | 2002-07-17 | 2004-01-28 | 엔지케이 스파크 플러그 캄파니 리미티드 | 동 페이스트, 이것을 이용한 배선기판 및 배선기판의제조방법 |
JP2005060822A (ja) * | 2003-08-08 | 2005-03-10 | Rohm & Haas Electronic Materials Llc | 複合基体の電気メッキ |
JP4227601B2 (ja) * | 2004-06-01 | 2009-02-18 | キヤノン株式会社 | 導電性パターンの形成方法、これを用いた電子放出素子、電子源及び画像表示装置の製造方法 |
JP2007012707A (ja) | 2005-06-28 | 2007-01-18 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
JP2007184344A (ja) * | 2006-01-05 | 2007-07-19 | Epson Imaging Devices Corp | 電気光学装置、実装構造体、電子機器及び実装用接着材 |
JP2007294795A (ja) | 2006-04-27 | 2007-11-08 | Kyocera Corp | 配線基板 |
CN101528639A (zh) | 2006-10-24 | 2009-09-09 | 株式会社德山 | 包含由氮化铝烧结体构成的部件和高熔点金属部件的接合体的制造方法 |
JP2008112787A (ja) * | 2006-10-30 | 2008-05-15 | Tdk Corp | 多層セラミックス基板及びその製造方法 |
JP4676964B2 (ja) * | 2007-01-30 | 2011-04-27 | 日本特殊陶業株式会社 | 多数個取り基板 |
JP2009283510A (ja) | 2008-05-19 | 2009-12-03 | Ngk Spark Plug Co Ltd | セラミック配線基板及びその製造方法 |
EP2304782A1 (en) * | 2008-06-20 | 2011-04-06 | Polymer Vision Limited | An integrated circuit comprising light absorbing adhesive |
JP2011035340A (ja) | 2009-08-06 | 2011-02-17 | Sumitomo Metal Electronics Devices Inc | 高放熱型電子部品収納用パッケージ |
JP5388946B2 (ja) | 2010-05-18 | 2014-01-15 | 株式会社トクヤマ | メタライズド窒化アルミニウム基板の製造方法 |
US20130050228A1 (en) * | 2011-08-30 | 2013-02-28 | Qualcomm Mems Technologies, Inc. | Glass as a substrate material and a final package for mems and ic devices |
-
2013
- 2013-03-12 CN CN201380002497.4A patent/CN103718288B/zh not_active Expired - Fee Related
- 2013-03-12 KR KR1020167019464A patent/KR101758585B1/ko active IP Right Grant
- 2013-03-12 KR KR1020147001557A patent/KR101679937B1/ko active IP Right Grant
- 2013-03-12 WO PCT/JP2013/056707 patent/WO2013137214A1/ja active Application Filing
- 2013-03-12 JP JP2013523801A patent/JP5967836B2/ja not_active Expired - Fee Related
- 2013-03-12 US US14/235,529 patent/US9006582B2/en not_active Expired - Fee Related
- 2013-03-13 TW TW102108846A patent/TWI503061B/zh not_active IP Right Cessation
-
2016
- 2016-02-18 JP JP2016028810A patent/JP6297082B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9006582B2 (en) | 2015-04-14 |
US20140196935A1 (en) | 2014-07-17 |
CN103718288B (zh) | 2016-08-17 |
CN103718288A (zh) | 2014-04-09 |
TW201352084A (zh) | 2013-12-16 |
KR20160089540A (ko) | 2016-07-27 |
TWI503061B (zh) | 2015-10-01 |
JP5967836B2 (ja) | 2016-08-10 |
KR20140135686A (ko) | 2014-11-26 |
KR101758585B1 (ko) | 2017-07-14 |
WO2013137214A1 (ja) | 2013-09-19 |
JPWO2013137214A1 (ja) | 2015-08-03 |
JP2016122856A (ja) | 2016-07-07 |
KR101679937B1 (ko) | 2016-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6297082B2 (ja) | セラミック基板およびその製造方法 | |
WO2016017523A1 (ja) | 配線基板、電子装置および電子モジュール | |
JP6140834B2 (ja) | 配線基板および電子装置 | |
CN106688091A (zh) | 布线基板、电子装置以及电子模块 | |
JP5977180B2 (ja) | 配線基板 | |
JP5383407B2 (ja) | 多数個取り配線基板 | |
JP6325346B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP2007103720A (ja) | セラミックパッケージ | |
JP6224473B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP4388410B2 (ja) | 多数個取り配線基板 | |
JP6166194B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP3769514B2 (ja) | 配線基板 | |
JP6857504B2 (ja) | 配線基板およびその製造方法 | |
JP4663975B2 (ja) | 電子部品用パッケージ | |
JP4174407B2 (ja) | 電子部品収納用パッケージ | |
JP2016051709A (ja) | 配線基板、電子装置および電子モジュール | |
JP7122939B2 (ja) | 配線基板およびその製造方法 | |
JP2018181995A (ja) | 配線基板 | |
JP2019009243A (ja) | 配線基板およびその製造方法 | |
JP6818609B2 (ja) | 配線基体および撮像装置 | |
JP3652320B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
CN114696777A (zh) | 封装体及其制造方法 | |
JP2014216547A (ja) | 配線基板および電子装置 | |
JP2014029909A (ja) | 電子装置 | |
JP2004119440A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6297082 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |