<第1実施形態>
以下、本開示の第1実施形態に係る積層セラミックコンデンサ1について説明する。図1は、本実施形態の積層セラミックコンデンサ1の外観斜視図である。図2は、図1に示す積層セラミックコンデンサ1を矢印IIの方向に沿って第4の側面WS2側を見たときの矢視図である。図3は、図2に示す積層セラミックコンデンサ1を矢印IIIの方向に沿って第1の主面TS1側を見たときの矢視図である。図4は、図1に示す積層セラミックコンデンサ1のIV-IV線に沿った断面図である。図5は、図4に示す積層セラミックコンデンサ1のV-V線に沿った断面図である。図6は、図4に示す積層セラミックコンデンサ1のVI-VI線に沿った断面図である。
積層セラミックコンデンサ1は、積層体10と、外部電極40と、を有する。
図1~図6には、XYZ直交座標系が示されている。積層セラミックコンデンサ1および積層体10の長さ方向Lは、X方向と対応している。積層セラミックコンデンサ1および積層体10の幅方向Wは、Y方向と対応している。積層セラミックコンデンサ1および積層体10の積層方向Tは、Z方向と対応している。ここで、図4に示す断面はLT断面とも称される。図5に示す断面はWT断面とも称される。図6に示す断面はLW断面とも称される。
図1~図6に示すように、積層体10は、積層方向Tに相対する第1の主面TS1および第2の主面TS2と、積層方向Tに直交する長さ方向Lに相対する第1の側面LS1および第2の側面LS2と、積層方向Tおよび長さ方向Lに直交する幅方向Wに相対する第3の側面WS1および第4の側面WS2と、を含む。
積層体10は、略直方体形状を有している。なお、積層体10の長さ方向Lの寸法は、幅方向Wの寸法よりも必ずしも長いとは限らない。積層体10の角部および稜線部には、丸みがつけられていることが好ましい。角部は、積層体の3面が交わる部分であり、稜線部は、積層体の2面が交わる部分である。
積層体10の寸法は、特に限定されないが、積層体10の長さ方向Lの寸法をL寸法とすると、L寸法は、0.01mm以上10mm以下であることが好ましい。また、積層体10の幅方向Wの寸法をW寸法とすると、W寸法は、0.01mm以上10mm以下であることが好ましい。また、積層体10の積層方向Tの寸法をT寸法とすると、T寸法は、0.01mm以上0.2mm以下であることが好ましい。
積層体10は、内層部11と、積層方向Tにおいて内層部11を挟み込むように配置された第1の主面側外層部12および第2の主面側外層部13と、を有する。
内層部11は、複数の誘電体層20と、複数の内部電極層30と、を含む。内層部11は、積層方向Tにおいて、最も第1の主面TS1側に位置する内部電極層30から最も第2の主面TS2側に位置する内部電極層30までを含む。内層部11では、複数の内部電極層30が誘電体層20を介して対向して配置されている。内層部11は、静電容量を発生させ実質的にコンデンサとして機能する部分である。なお、内層部11は、有効層部ともいう。
複数の誘電体層20は、誘電体材料により構成される。誘電体材料は、例えば、BaTiO3、CaTiO3、SrTiO3、またはCaZrO3などの成分を含む誘電体セラミックであってもよい。また、誘電体材料は、これらの主成分にMn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加したものであってもよい。
なお、誘電体層20に用いられるセラミック粒子の平均粒子径は、0.1μm以上1μm以下であることが好ましい。より好ましくは、0.1μm以上0.5μm以下である。これにより、積層セラミックコンデンサ1の誘電体層20の厚みを小さくすることが可能となり、体積当たりの容量密度が大きい積層セラミックコンデンサ1を得ることが可能となる。
誘電体層20の厚みは、0.2μm以上10μm以下であることが好ましい。積層される誘電体層20の枚数は、4枚以上700枚以下であることが好ましい。なお、この誘電体層20の枚数は、内層部11の誘電体層の枚数と第1の主面側外層部12および第2の主面側外層部13の誘電体層の枚数との総数である。
複数の内部電極層30は、複数の第1の内部電極層31および複数の第2の内部電極層32を有する。複数の第1の内部電極層31は、複数の誘電体層20上に配置されている。複数の第2の内部電極層32は、複数の誘電体層20上に配置されている。複数の第1の内部電極層31および複数の第2の内部電極層32は、積層体10の積層方向Tに誘電体層20を介して交互に配置されている。第1の内部電極層31および第2の内部電極層32は、誘電体層20を挟むようにして配置されている。
第1の内部電極層31は、第2の内部電極層32に対向する第1の対向部31Aと、第1の対向部31Aから第1の側面LS1に引き出される第1の引き出し部31Bとを有している。第1の引き出し部31Bは、第1の側面LS1に露出している。
第2の内部電極層32は、第1の内部電極層31に対向する第2の対向部32Aと、第2の対向部32Aから第2の側面LS2に引き出される第2の引き出し部32Bとを有している。第2の引き出し部32Bは、第2の側面LS2に露出している。
本実施形態では、第1の対向部31Aと第2の対向部32Aが誘電体層20を介して対向することにより容量が形成され、コンデンサの特性が発現する。
第1の対向部31Aおよび第2の対向部32Aの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。第1の引出き出し部31Bおよび第2の引き出し部32Bの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。
第1の対向部31Aの幅方向Wの寸法と第1の引き出し部31Bの幅方向Wの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が小さく形成されていてもよい。第2の対向部32Aの幅方向Wの寸法と第2の引き出し部32Bの幅方向Wの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が狭く形成されていてもよい。
第1の内部電極層31および第2の内部電極層32は、例えば、Ni、Cu、Ag、Pd、Auなどの金属や、これらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成される。合金を用いる場合、第1の内部電極層31および第2の内部電極層32は、例えばAg-Pd合金等により構成されてもよい。
第1の内部電極層31および第2の内部電極層32のそれぞれの厚みは、例えば、0.2μm以上2.0μm以下程度であることが好ましい。第1の内部電極層31および第2の内部電極層32の枚数は、合わせて4枚以上200枚以下であることが好ましい。
第1の主面側外層部12は、積層体10の第1の主面TS1側に位置する。第1の主面側外層部12は、第1の主面TS1と最も第1の主面TS1に近い内部電極層30との間に位置する複数の誘電体層20の集合体である。第1の主面側外層部12で用いられる誘電体層20は、内層部11で用いられる誘電体層20と同じものであってもよい。
第2の主面側外層部13は、積層体10の第2の主面TS2側に位置する。第2の主面側外層部13は、第2の主面TS2と最も第2の主面TS2に近い内部電極層30との間に位置する複数の誘電体層20の集合体である。第2の主面側外層部13で用いられる誘電体層20は、内層部11で用いられる誘電体層20と同じものであってもよい。
なお、積層体10は、対向電極部11Eを有する。対向電極部11Eは、第1の内部電極層31の第1の対向部31Aと第2の内部電極層32の第2の対向部32Aが対向する部分である。対向電極部11Eは、内層部11の一部として構成されている。図6には、対向電極部11Eの幅方向Wおよび長さ方向Lの範囲が示されている。なお、対向電極部11Eは、コンデンサ有効部ともいう。
なお、積層体10は、側面側外層部を有する。側面側外層部は、第1の側面側外層部LG1と、第2の側面側外層部LG2を有する。第1の側面側外層部LG1は、対向電極部11Eと第1の側面LS1との間に位置する誘電体層20および第1の引き出し部31Bを含む部分である。第2の側面側外層部LG2は、対向電極部11Eと第2の側面LS2との間に位置する誘電体層20および第2の引き出し部32Bを含む部分である。図4および図6には、第1の側面側外層部LG1および第2の側面側外層部LG2の長さ方向Lの範囲が示されている。なお、第1の側面側外層部および第2の側面側外層部は、端面側外層部、Lギャップまたはエンドギャップともいう。
また、側面側外層部は、第3の側面側外層部WG1と、第4の側面側外層部WG2を有する。第3の側面側外層部WG1は、対向電極部11Eと第3の側面WS1との間に位置する誘電体層20を含む部分である。第4の側面側外層部WG2は、対向電極部11Eと第4の側面WS2との間に位置する誘電体層20を含む部分である。図5および図6には、第3の側面側外層部WG1および第4の側面側外層部WG2の幅方向Wの範囲が示されている。なお、第3の側面側外層部および第4の側面側外層部は、Wギャップまたはサイドギャップともいう。
外部電極40は、4つの側面LS1、LS2、WS1、WS2により構成される側面部の一部および第1の主面TS1の一部に配置される複数の外部電極を備える。本実施形態においては、外部電極40は、第1の側面LS1側に配置された第1の外部電極40Aと、第2の側面LS2側に配置された第2の外部電極40Bと、を有する。
第1の外部電極40Aは、少なくとも、第1の側面LS1上の一部と、第1の主面TS1上の一部とに配置されている。本実施形態においては、より具体的には、第1の外部電極40Aは、側面部の一部としての第1の側面LS1から第1の主面TS1の一部にまで延びて形成されている。すなわち、図4のLT断面に示されるように、本実施形態の第1の外部電極40Aの断面形状はL字状である。第1の外部電極40Aは、第1の内部電極層31に接続されている。
第2の外部電極40Bは、少なくとも、第2の側面LS2上の一部と、第1の主面TS1上の一部とに配置されている。本実施形態においては、より具体的には、第2の外部電極40Bは、側面部の一部としての第2の側面LS2から第1の主面TS1の一部にまで延びて形成されている。すなわち、図4のLT断面に示されるように、本実施形態の第2の外部電極40Bの断面形状はL字状である。第2の外部電極40Bは、第2の内部電極層32に接続されている。
前述のとおり、積層体10内においては、第1の内部電極層31の第1の対向部31Aと第2の内部電極層32の第2の対向部32Aとが誘電体層20を介して対向することにより容量が形成されている。そのため、第1の内部電極層31が接続された第1の外部電極40Aと第2の内部電極層32が接続された第2の外部電極40Bとの間でコンデンサの特性が発現する。
第1の外部電極40Aは、第1の下地電極層50Aと、第1の下地電極層50A上に配置された第1のめっき層60Aと、を有する。
第2の外部電極40Bは、第2の下地電極層50Bと、第2の下地電極層50B上に配置された第2のめっき層60Bと、を有する。
第1の下地電極層50Aおよび第2の下地電極層50Bは、焼き付け層、薄膜層等から選ばれる少なくとも1つを含む。
第1の下地電極層50Aおよび第2の下地電極層50Bは、本実施形態においては、薄膜層である。薄膜層は、金属粒子が堆積された層である。
第1の下地電極層50Aおよび第2の下地電極層50Bを薄膜層で形成する場合は、スパッタリング法または蒸着法等の薄膜形成法により形成されていることが好ましい。ここではスパッタリング法で形成されたスパッタ電極について説明する。
本実施形態の第1の下地電極層50Aは、スパッタ電極により形成された第1の薄膜層51Aにより構成されている。第2の下地電極層50Bは、スパッタ電極により形成された第2の薄膜層51Bにより構成されている。スパッタ電極で下地電極層を形成する場合は、積層体10の第1の主面TS1と第2の主面TS2の少なくともいずれか一方の一部に直接スパッタ電極を形成することが好ましい。本実施形態においては、スパッタ電極で形成される第1の薄膜層51Aは、第1の主面TS1上の第1の側面LS1側の一部に配置されている。スパッタ電極で形成される第2の薄膜層51Bは、第1の主面TS1上の第2の側面LS2側の一部に配置されている。
スパッタ電極により形成される薄膜層は、例えば、Mg、Al、Ti、W、Cr、Cu、Ni、Ag、Co、MoおよびVからなる群より選ばれる少なくとも1種の金属を含むことが好ましい。これにより、積層体10に対する外部電極40の固着力を高めることができる。薄膜層は、単層であってもよいし、複数層によって形成されていてもよい。例えば、Ni-Cr合金の層と、Ni-Cu合金の層の2層構造によって形成されていてもよい。
スパッタ電極の第1の主面TS1と第2の主面TS2を結ぶ積層方向の厚みは、50nm以上400nm以下であることが好ましく、50nm以上130nm以下であることがさらに好ましい。
積層体10の第1の主面TS1と第2の主面TS2の少なくともいずれか一方の一部に直接スパッタ電極を形成して下地電極層を配置する場合は、第1の側面LS1上および第2の側面LS2上には焼き付け層の下地電極層を形成するか、下地電極層を形成せずに後述するめっき層を直接形成することが好ましい。本実施形態においては、第1の側面LS1上および第2の側面LS2上には下地電極層を形成せずに後述するめっき層を直接形成している。
なお、第1変形例および第2変形例で後述するように、第1の下地電極層50Aおよび第2の下地電極層50Bは、焼き付け層であってもよい。焼付け層は、金属成分と、ガラス成分もしくはセラミック成分のどちらか一方を含んでいるか、その両方を含んでいることが好ましい。金属成分は、例えば、Cu、Ni、Ag、Pd、Ag-Pd合金、Au等から選ばれる少なくとも1つを含む。ガラス成分は、例えば、B、Si、Ba、Mg、Al、Li等から選ばれる少なくとも1つを含む。セラミック成分は、誘電体層20と同種のセラミック材料を用いてもよいし、異なる種のセラミック材料を用いてもよい。セラミック成分は、例えば、BaTiO3、CaTiO3、(Ba,Ca)TiO3、SrTiO3、CaZrO3等から選ばれる少なくとも1つを含む。
焼き付け層は、例えば、ガラスおよび金属を含む導電性ペーストを積層体10に塗布して焼き付けたものである。焼き付け層は、内部電極層および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層および誘電体層を有する積層チップを焼成して積層体10を得た後に積層体10に導電性ペーストを塗布して焼き付けたものでもよい。なお、内部電極層および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。この場合、添加するセラミック材料として、誘電体層20と同種のセラミック材料を用いることが特に好ましい。焼き付け層は、複数層であってもよい。
なお、第1の下地電極層50Aおよび第2の下地電極層50Bを設けずに、積層体10上に後述の第1のめっき層60Aおよび第2のめっき層60Bが直接配置される構成であってもよい。
第1のめっき層60Aは、第1の下地電極層50Aを覆うように配置されている。
第2のめっき層60Bは、第2の下地電極層50Bを覆うように配置されている。
第1のめっき層60Aおよび第2のめっき層60Bは、例えば、Cu、Ni、Sn、Ag、Pd、Ag-Pd合金、Au等から選ばれる少なくとも1つを含んでいてもよい。第1のめっき層60Aおよび第2のめっき層60Bは、それぞれ複数層により形成されていてもよい。
積層セラミックコンデンサ1が基板表面に実装される場合には、第1のめっき層60Aおよび第2のめっき層60Bは、Niめっき層の上にSnめっき層が形成された2層構造であることが好ましい。その場合、Niめっき層は、第1の下地電極層50Aおよび第2の下地電極層50Bが、積層セラミックコンデンサ1を実装する際のはんだによって侵食されることを防止する。また、Snめっき層は、積層セラミックコンデンサ1を実装する際のはんだの濡れ性を向上させる。これにより、積層セラミックコンデンサ1の実装を容易にする。
なお、下地電極層とNiめっき層との間にCuめっき層を形成してもよい。また、下地電極層を形成せずにめっき層を積層体10上に直接形成する場合には、Niめっき層と積層体の間にCuめっき層を形成してもよい。Cuめっき層を形成する場合には、めっき液や水分浸入を抑制する効果がある。
本実施形態のめっき層は、下層めっき層としてのCuめっき層と、中層めっき層としてのNiめっき層と、上層めっき層としてのSnめっき層の3層構造で形成されている。すなわち、第1のめっき層60Aは、第1のCuめっき層61Aと、第1のNiめっき層62Aと、第1のSnめっき層63Aと、を有する。第2のめっき層60Bは、第2のCuめっき層61Bと、第2のNiめっき層62Bと、第2のSnめっき層63Bと、を有する。
第1のCuめっき層61Aは、積層体10の第1の側面LS1と、積層体10の第1の主面TS1に配置された第1の下地電極層50Aとを覆うように配置される。第1のNiめっき層62Aは、第1のCuめっき層61Aを覆うように配置される。第1のSnめっき層63Aは、第1のNiめっき層62Aを覆うように配置される。
第2のCuめっき層61Bは、積層体10の第2の側面LS2と、積層体10の第1の主面TS1に配置された第2の下地電極層50Bとを覆うように配置される。第2のNiめっき層62Bは、第2のCuめっき層61Bを覆うように配置される。第2のSnめっき層63Bは、第2のNiめっき層62B層を覆うように配置される。
本実施形態においては、第1のめっき層60Aは、第1の内部電極層31と直接電気的に接続されている。また、第2のめっき層60Bは、第2の内部電極層32と直接電気的に接続されている。
下地電極層を覆うようにCuめっき層およびNiめっき層からなるめっき層を設けることにより、積層セラミックコンデンサ1を実装する際のはんだによって下地電極層が侵食されることを防止する。また、Niめっき層の表面に、さらに、Snめっき層を設けることにより、積層セラミックコンデンサ1を実装する際のはんだの濡れ性を向上させる。これにより、積層セラミックコンデンサ1を容易に実装することができる。
めっき層一層あたりの厚みは、2μm以上15μm以下であることが好ましい。すなわち、第1のCuめっき層61A、第1のNiめっき層62A、第1のSnめっき層63A、第2のCuめっき層61B、第2のNiめっき層62B、および第2のSnめっき層63Bそれぞれの平均厚みは、2μm以上15μm以下であることが好ましい。より具体的には、第1のCuめっき層61Aおよび第2のCuめっき層61Bそれぞれの平均厚みは、5μm以上8μm以下であることがより好ましい。また、第1のNiめっき層62A、第1のSnめっき層63A、第2のNiめっき層62B、および第2のSnめっき層63Bそれぞれの平均厚みは、2μm以上4μm以下であることがより好ましい。
なお、第2実施形態で説明するように、積層セラミックコンデンサ1を基板に埋め込む場合には、めっき層は、最外層がCuめっき層によって形成されることが好ましい。
なお、第1の下地電極層50A、第2の下地電極層50Bを設けずにめっき層だけで外部電極40を形成してもよい。すなわち、積層セラミックコンデンサ1は、第1の内部電極層31と、第2の内部電極層32とに、直接電気的に接続されるめっき層を含む構成であってもよい。このような場合、前処理として積層体10の表面に触媒を配設した後で、めっき層が形成されてもよい。
なお、めっき層を積層体10上に直接形成する場合は、下地電極層の厚みを削減することができる。よって、下地電極層の厚みを削減した分、積層セラミックコンデンサ1の積層方向Tの寸法を低減させて、積層セラミックコンデンサ1の低背化を図ることができる。あるいは、下地電極層の厚みを削減した分、第1の内部電極層31および第2の内部電極層32の間に挟まれる誘電体層20の厚みを厚くし、素体厚みの向上を図ることができる。このように、めっき層を積層体10上に直接形成することで、積層セラミックコンデンサの設計自由度を向上させることができる。
ここで、第1の外部電極40Aおよび第2の外部電極40Bを構成する各層の基本的な構成は同じである。また、第1の外部電極40Aおよび第2の外部電極40Bは、積層セラミックコンデンサ1の長さ方向Lの中央のWT断面に対して概ね面対称である。よって、第1の外部電極40Aと第2の外部電極40Bとを特に区別して説明する必要のない場合は、第1の外部電極40Aおよび第2の外部電極40Bは、まとめて外部電極40と呼ばれる場合がある。また、第1の外部電極40Aおよび第2の外部電極40Bを構成する各層についても同様である。例えば、第1の下地電極層50Aと第2の下地電極層50Bとを特に区別して説明する必要のない場合は、第1の下地電極層50Aおよび第2の下地電極層50Bは、まとめて下地電極層50と呼ばれる場合がある。また、第1の薄膜層51Aと第2の薄膜層51Bとを特に区別して説明する必要のない場合は、第1の薄膜層51Aおよび第2の薄膜層51Bは、まとめて薄膜層51と呼ばれる場合がある。また、第1のめっき層60Aと第2のめっき層60Bとを特に区別して説明する必要のない場合は、第1のめっき層60Aおよび第2のめっき層60Bは、まとめてめっき層60と呼ばれる場合がある。また、第1のCuめっき層61Aと第2のCuめっき層61Bとを特に区別して説明する必要のない場合は、第1のCuめっき層61Aおよび第2のCuめっき層61Bは、まとめてCuめっき層61と呼ばれる場合がある。また、第1のNiめっき層62Aと第2のNiめっき層62Bとを特に区別して説明する必要のない場合は、第1のNiめっき層62Aおよび第2のNiめっき層62Bは、まとめてNiめっき層62と呼ばれる場合がある。また、第1のSnめっき層63Aと第2のSnめっき層63Bとを特に区別して説明する必要のない場合は、第1のSnめっき層63Aおよび第2のSnめっき層63Bは、まとめてSnめっき層63と呼ばれる場合がある。
図7は、図3に対応する図であり、図2に示す積層セラミックコンデンサ1を矢印IIIの方向に沿って第1の主面TS1側を見たときの矢視図であって、外部電極40を除外した場合の積層体10を示す仮想的な図である。
図7に示すように、積層体10の第1の主面TS1は、複数の外部電極40としての第1の外部電極40Aおよび第2の外部電極40Bに覆われる複数の第1の領域A1を有する。また、積層体10の第1の主面TS1は、複数の外部電極40としての第1の外部電極40Aおよび第2の外部電極40Bから露出する第2の領域A2を有する。
本実施形態においては、複数の第1の領域A1は、第1の外部電極40Aに覆われる領域TS1Aと、第2の外部電極40Bに覆われる領域TS1Bと、に分かれている。すなわち、複数の第1の領域A1は、長さL方向に分離されて配置されており、第1の側面LS1側に位置する領域TS1Aと、第2の側面LS2側に位置する領域TS1Bと、の2つの領域を有する。そして、第2の領域A2は、複数の第1の領域A1を分離するように、複数の第1の領域A1の間に配置されている。
なお、図2、3に示すように、第1の外部電極40Aは、積層体10の第1の主面TS1上において、第1の側面LS1から、第2の側面LS2側に向かって長さ方向に距離L1までの範囲を覆っている。第2の外部電極40Bは、積層体10の第1の主面TS1上において、第2の側面LS2から、第1の側面LS1側に向かって長さ方向に距離L1までの範囲を覆っている。そして、積層体10の第1の主面TS1は、第1の外部電極40Aに覆われている領域と第2の外部電極40Bに覆われている領域との間の領域は露出しており、その露出している部分の長さ方向の距離は距離L2となっている。
図7を用いて説明すると、積層体10の第1の主面TS1上において、第1の側面LS1から、第2の側面LS2側に向かって長さ方向に距離L1までの範囲が、領域TS1Aとなっている。また、積層体10の第1の主面TS1上において、第2の側面LS2から、第1の側面LS1側に向かって長さ方向に距離L1までの範囲が、領域TS1Bとなっている。すなわち、複数の第1の領域A1それぞれの長さ方向の距離はL1となっており、第2の領域A2の長さ方向の距離はL2となっている。
図8Aは、図7における積層体10の第1の領域A1の表面の一部であるVIIIA部を拡大した図であって、積層体10の表面を平面視したときの微視的な状態を模式的に示す拡大図である。図8Bは、図8Aの表面のVIIIB-VIIIB線に沿った積層体10の表層部付近の断面を模式的に示す拡大断面図である。但し、図8Bにおいては、積層体10の表面に外部電極40が配置されている状態における拡大断面図が模式的に示されている。すなわち、説明の便宜上、図8Aの拡大図は、外部電極40が除外された状態の図である一方、図8Bの拡大断面図は、外部電極40が配置された状態の図となっている。
ここで、前述のとおり、第1の外部電極40Aおよび第2の外部電極40Bの基本的な構成は同じである。よって、以下の図8B等の説明において、第1の外部電極40Aおよび第2の外部電極40Bは、外部電極40として説明される。なお、第1の外部電極40Aおよび第2の外部電極40Bを構成する各層についても同様である。図8Bに示すように、積層体10を構成する誘電体層20上に、下地電極層50としての薄膜層51が配置されている。そして、下地電極層50を覆うように、めっき層60が配置されている。めっき層60は、Cuめっき層61と、Niめっき層62と、Snめっき層63と、を有する。
図8Aおよび図8Bに示されるように、積層体10の第1の主面TS1の第1の領域A1には、球面状曲面を有する複数の凹部80が形成されている。
複数の凹部80は、積層体10を構成する誘電体層20の表面の第1の領域A1において、多数配置されている。本実施形態においては、複数の凹部80は、略同じ大きさの複数の凹部80が平面内に配列されて構成されている。
図8Aに示すように、複数の凹部80は、誘電体層20の表面に六方最密状に配置されていてもよい。六方最密状に配置することにより、誘電体層20の表面上に複数の凹部80を高密度で配置することができる。例えば、複数の凹部80は、1つの凹部80の周りに、平均5個以上7個以下の他の凹部80が位置するように配置されていてもよい。これにより、誘電体層20の表面上に複数の凹部80を高密度で配置することができる。複数の凹部80は、規則的に配置されていてもよい。但し、規則的に配置されていなくてもよい。
複数の凹部80はそれぞれ、開口部81と、壁面82を有する。図8Aに示すように、本実施形態においては、凹部80の外縁部を構成する開口部81は、略円形となっている。
図8Bにその断面形状が示されるように、凹部80の壁面82は、球面状曲面により構成されている。すなわち、凹部80の壁面82は、球体の表面の一部を構成するような凹面状の曲面により構成されている。凹部80の壁面は、半球形状であってもよい。但し、凹部80の壁面82は、半球に満たない球面状曲面であってもよい。
積層体10の第1の主面TS1の第1の領域A1には、球面状曲面を有する複数の凹部80と、複数の凹部80が配置されていない領域としての陸部90とを有する。
第1の領域A1に形成されている複数の凹部80の平均入口径は、0.3μm以上10.5μm以下である。凹部80の平均入口径が0.3μmよりも小さくなると、外部電極40と積層体10との接触面積が減少するため、外部電極40と積層体10との間のアンカー効果を十分に得ることができない。よって、外部電極40と積層体10との密着強度を高めることができず、耐湿信頼性が低下するおそれがある。一方、凹部80の平均入口径が10.5μmよりも大きくなると、凹部80に応力が集中しやすくなるため、積層体10の強度が低下し、クラックが発生する可能性がある。第1の領域A1に形成されている複数の凹部80の平均入口径は、好ましくは0.3μm以上3.2μm以下である。凹部80の平均入口径が0.3μm以上3.2μm以下であれば、クラックの発生をより抑制することができる。なお、凹部80の壁面82が、球面状曲面により構成されていることにより、複数の凹部80に外部電極40が入り込みやすくなり、外部電極40と積層体10との間の密着力が高まる。
なお、第1の領域A1に形成されている複数の凹部80の平均入口径は、誘電体層20を構成するセラミック粒子の平均粒子径の2倍以上20倍以下であることが好ましく、2倍以上10倍以下であることがより好ましい。例えば、セラミック粒子の平均粒子径を0.1μm以上1μm以下とし、さらに、第1の領域A1に形成されている複数の凹部80の平均入口径をセラミック粒子の平均粒子径の2倍以上20倍以下に設定してもよい。例えば、セラミック粒子の平均粒子径を0.1μm以上0.5μm以下とし、さらに、第1の領域A1に形成されている複数の凹部80の平均入口径をセラミック粒子の平均粒子径の2倍以上10倍以下に設定してもよい。これにより、凹部80を適切に形成することが可能となり、外部電極40と積層体10との間のアンカー効果を確保しつつ、積層体10への応力集中も抑制することが可能となる。よって、外部電極40と積層体10との密着強度と積層体10の強度を両立することができる。
なお、第1の領域A1に形成されている複数の凹部80の平均入口径は、第1の内部電極層31と第2の内部電極層32の間に挟まれる誘電体層20の厚みの寸法の0.2倍以上5倍以下であってもよい。例えば、誘電体層20を構成するセラミック粒子として、平均粒子径が1μm以下、あるいは0.5μm以下の小さめのセラミック粒子を使用し、第1の内部電極層31と第2の内部電極層32の間に挟まれる誘電体層20の厚みを0.2μm以上4μm以下、あるいは0.2μm以上2μm以下とし、さらに、第1の領域A1に形成されている複数の凹部80の平均入口径を、第1の内部電極層31と第2の内部電極層32の間に挟まれる誘電体層20の厚みの寸法の0.2倍以上5倍以下に設定してもよい。これにより、平均粒子径が小さめの適切なセラミック粒子の使用により、第1の内部電極層31と第2の内部電極層32の間に挟まれる誘電体層20の厚みの寸法を薄くして容量密度を高めつつ、凹部80を適切に形成することが可能となる。よって、積層セラミックコンデンサ1の体積あたりの容量密度の確保と、外部電極40と積層体10との密着強度の確保を両立することができる。
第1の領域A1における、複数の凹部80の開口部81が占める面積率Rは、52%以上であることが好ましい。これにより、外部電極40と積層体10との間のアンカー効果が高まり、外部電極40と積層体10との密着強度を高めることができる。その結果、積層体10と外部電極40との界面からの水分等の浸入を抑制する効果が高まり、積層セラミックコンデンサ1の耐湿信頼性をさらに向上させることができる。なお、この面積率が52%よりも小さくなると、外部電極40と積層体10との接触面積が減少するため、外部電極40と積層体10との間のアンカー効果の高まり具合が少なくなる。
第1の領域A1に形成されている複数の凹部80の平均深さは、0.1μm以上5μm以下であることが好ましく、より好ましくは、0.2μm以上3μm以下である。これにより、外部電極40と積層体10との間のアンカー効果を確保しつつ、積層体10への応力集中も抑制することができ、外部電極40と積層体10との密着強度と積層体10の強度を両立することができる。
ここで、凹部80の深さは、凹部80の最深部から凹部80の開口部81までの凹部80の深さ方向の距離の最大値として定義される。
なお、第1の領域A1に形成されている複数の凹部80の平均深さは、複数の凹部80平均入口径の25%以上50%以下であってもよい。
なお、第1の領域A1に形成されている複数の凹部80の平均深さは、誘電体層20を構成するセラミック粒子の平均粒子径の1.0倍以上10倍以下であることが好ましく、2倍以上10倍以下であることがより好ましい。これにより、凹部80を適切に形成し、外部電極40と積層体10との間のアンカー効果を確保しつつ、積層体10への応力集中も抑制することが可能となる。よって、外部電極40と積層体10との密着強度と積層体10の強度を両立することができる。
なお、第1の領域A1に形成されている複数の凹部80の平均深さは、下地電極層50の厚みの寸法よりも大きく、下地電極層50を覆う外側電極層としてのめっき層60の厚みの寸法よりも小さくてもよい。すなわち、外部電極40が、少なくとも、第1の主面TS1の複数の第1の領域A1に密着して配置される下地電極層50と、下地電極層50を覆う外側電極層と、を有する場合において、下地電極層50の厚みの寸法は、複数の凹部80の平均深さの寸法よりも小さく、外側電極層の厚みの寸法は、複数の凹部80の平均深さの寸法よりも大きくてもよい。ここで、下地電極層50は、例えばスパッタ電極等の薄膜層51により構成される。外側電極層は、薄膜層51を覆うめっき層60により構成される。これにより、積層体10の表面と薄膜層51の接触面積を増やして密着力を高めつつ、薄膜層51が被覆されている積層体10の複数の凹部80と外部電極40を構成するめっき層60との間のアンカー効果を高めることが可能となり、全体として、外部電極40と積層体10との密着強度を高めることができる。
なお、本実施形態の構成は、積層方向Tの寸法が小さい積層体10に対してより有効である。例えば、積層方向Tの寸法が0.01mm以上0.2mm以下の積層体10を用いる積層セラミックコンデンサ1に対してより有効である。積層方向Tの寸法が小さい積層体10ほど、積層体10の機械的強度が低下しやすいため、積層体10の機械的強度の確保と、外部電極40と積層体10との密着強度の確保の両立が強く求められる。
なお、第1の領域A1に形成されている複数の凹部80の態様は、図8A、図8Bに示されるようなものに限らない。例えば、複数の凹部80の態様は、図9A、図9Bに示されるようなものであってもよい。図9A、図9Bは、積層体10の第1の領域A1の表面に設けられた複数の凹部80の別の態様の例を示す図であり、図8A、図8Bに対応する図である。
図9A、図9Bに示される態様においても、積層体10の第1の主面TS1の第1の領域A1には、球面状曲面を有する複数の凹部80が形成されている。ここで、複数の凹部80は、異なる入口径の凹部を有していてもよい。例えば、図9A、図9Bに示すように、複数の凹部80は、平均入口径に対して大きめの入口径を有する凹部80Bと、平均入口径に対して小さめの入口径を有する凹部80Cと、を有していてもよい。この場合、平均入口径よりも小さい入口径を有する凹部80Cの平均深さは、平均入口径に対して大きい入口径を有する凹部80Bの平均深さよりも小さくてもよい。これにより、外部電極40と積層体10との間のアンカー効果を適切に調整することができる。なお、平均入口径に対して大きめの入口径を有する凹部80Bと、平均入口径に対して小さめの入口径を有する凹部80Cは、規則的に配置されていてもよいが、規則的に配置されていなくてもよい。また、複数の凹部80は、入口径の大きさが段階的またはランダムに異なる複数の凹部を有していてもよい。
入口径の大きさの異なる複数の凹部80B、80Cは、略円形の開口部81B、81Cと、球面状曲面を有する壁面82B、82Cを備える。なお、開口部81B、81Cは略円形に限らず、他の形状であってもよい。なお、凹部80Bの壁面82Bは、略半球形状、あるいは半球に満たない球面状曲面であってもよく、凹部80Cの壁面82Cは、半球に満たない球面状曲面であってもよい。
この場合においても第1の領域A1に形成されている複数の凹部80の平均入口径は、0.3μm以上10.5μm以下であることが好ましい。また、第1の領域A1における、複数の凹部80の開口部が占める面積率は、52%以上であることが好ましい。また、第1の領域A1に形成されている複数の凹部80の平均深さは、0.1μm以上5μm以下であることが好ましく、より好ましくは、0.2μm以上3μm以下である。
なお、第1の領域A1に形成されている複数の凹部80の態様は、図10A、図10Bに示されるようなものであってもよい。図10A、図10Bは、積層体10の第1の領域A1の表面に設けられた複数の凹部80の別の態様の例を示す図であり、図8A、図8Bに対応する図である。
図10A、図10Bに示される態様においても、積層体10の第1の主面TS1の第1の領域A1には、球面状曲面を有する複数の凹部80が形成されている。ここで、複数の凹部80は、開口部81Dの形状が略六角形であるような凹部80Dを含んでいてもよい。これにより、第1の領域A1において、複数の凹部80を、より高密度で配置することができる。よって、外部電極40と積層体10との間のアンカー効果を適切に確保することができる。
なお、この場合においても、凹部80Dの壁面82Dは、球面状曲面を有している。すなわち、凹部80Dの壁面82Dは、球体の表面の一部を構成するような凹面状の曲面を有している。
なお、この場合においても、第1の領域A1に形成されている複数の凹部80の平均入口径は、0.3μm以上10.5μm以下であることが好ましい。また、第1の領域A1における、複数の凹部80の開口部が占める面積率は、52%以上であることが好ましい。また、第1の領域A1に形成されている複数の凹部80の平均深さは、0.1μm以上5μm以下であることが好ましく、より好ましくは、0.2μm以上3μm以下である。
なお、図8A、図8Bに示されるような凹部、図9A、図9Bに示されるような異なる入口径の凹部、図10A、図10Bに示されるような開口部の形状が異なる凹部は、第1の領域A1において混在して存在していてもよい。
以下、本実施形態における各種パラメータの測定方法について説明する。
積層体の表面に形成された凹部の平均入口径の測定方法について説明する。凹部の入口径は、凹部の開口部の円相当径として算出される。ここで、円相当径とは、測定対象部の面積に相当する真円の直径を意味する。
まず、めっき剥離剤等を用い、積層体にダメージを与えないように外部電極を除去する。そして、第1の領域A1の幅方向および長さ方向の中央部において、積層体の表面を走査型電子顕微鏡(SEM)または原子間力顕微鏡(AFM)で撮影する。撮影条件は、個々のセラミック粒子を判別可能であり、視野内に複数個の凹凸を含み、凹凸の立体形状を確認可能な条件とする。例えば、SEMの場合、5000倍~2万倍程度が目安となる。その後、撮影した画像を用い、以下の方法で凹部の平均入口径を算出する。
(1)凹部の外縁の輪郭線を特定し、凹部の開口部を特定する。
(2)観察範囲内の複数の凹部に対して(1)の処理を行う。凹部の個数が20個以上となるように観察範囲を設定する。
(3)画像処理ソフトを用いて、それぞれの凹部の開口部の円相当径を、凹部の入口径として算出する。
(4)(3)で算出した複数の凹部の入口径の平均値を、凹部の平均入口径とする。
積層体の表面の第1の領域A1における、複数の凹部の開口部が占める面積率Rの測定方法について説明する。ここで、凹部の開口部が占める面積率Rは、陸部および複数の凹部を含む第1の領域A1の観察範囲内の総面積と、観察範囲内に形成されている複数の凹部の開口部の合計面積との比によって算出される。
まず、めっき剥離剤等を用い、積層体にダメージを与えないように外部電極を除去する。そして、第1の領域A1の幅方向および長さ方向の中央部において、積層体の表面を走査型電子顕微鏡(SEM)または原子間力顕微鏡(AFM)で撮影する。撮影条件は、個々のセラミック粒子を判別可能であり、視野内に複数個の凹凸を含み、凹凸の立体形状を確認可能な条件とする。例えば、SEMの場合、5000倍~2万倍程度が目安となる。その後、撮影した画像を用い、以下の方法で、複数の凹部の開口部が占める面積率Rを算出する。
(1)凹部の外縁の輪郭線を特定し、凹部の開口部を特定する。
(2)観察範囲内の複数の凹部に対して(1)の処理を行う。凹部の個数が20個以上となるように観察範囲を設定する。
(3)画像処理ソフトを用いて、それぞれの凹部について、凹部の外縁の輪郭線で囲まれた領域の面積を、凹部の開口部の面積として算出する。
(4)観察範囲全体の面積に対して、(3)で算出した複数の凹部の開口部の合計面積が占める割合を、複数の凹部の開口部が占める面積率Rとして算出する。
積層体の表面に形成された凹部の深さの測定方法について説明する。まず、積層体にダメージを与えないように研磨を行い、積層体の幅方向に直交する断面を露出させる。次に、積層体の表面の第1の領域A1を断面視する断面を走査型電子顕微鏡(SEM)または走査イオン顕微鏡(SIM)で撮影する。撮影条件は、個々のセラミック粒子を判別可能であり、視野内に複数個の凹凸を含む条件とする。例えば、SEMの場合、5000倍~2万倍程度が目安となる。その後、撮影した断面画像を用い、以下の方法で、複数の凹部の深さを測定する。
(1)凹部の個数が20個以上となるように観察範囲を設定する。
(2)(1)のうちの1つの凹部に対して、断面画像において凹部の開口部を示す2つの頂点と凹部の最深部を示す最下点を特定する。
(3)(2)で特定した2つの頂点を結ぶ直線の中点と、(2)で特定した凹部の最下点を結んだ長さを1つの凹部の深さとして求める。
(4)観察範囲内の複数の凹部に対して(1)~(3)の処理を行い、観察範囲内で算出した複数の凹部の深さの平均値を、凹部の深さとして算出する。
複数の内部電極層に挟まれる誘電体層の厚みの測定方法について説明する。まず、研磨により露出させた積層体の長さ方向に直交する断面を走査型電子顕微鏡(SEM)にて観察する。次に、積層体の断面の中心を通る積層方向に沿った中心線、およびこの中心線から両側に等間隔に2本ずつ引いた線の合計5本の線上における誘電体層20の厚さを測定する。この測定を、積層方向における上部、中央部、下部のそれぞれについて行い、これらの測定値の平均値を、本実施形態の誘電体層20の厚みとして算出する。
下地電極層、めっき層等の外部電極を構成する各層の測定方法について説明する。まず、研磨により露出させた積層体の長さ方向に直交する断面を走査型電子顕微鏡(SEM)にて観察する。次に、測定対象層の延在方向と垂直となるような5本の線を等間隔に引き、この5本の線上における測定対象層の厚みを測定する。そして、この5本の線上における測定対象層の厚みの平均値を、本実施形態の測定対象層の厚みとして算出する。
誘電体層を構成するセラミック粒子の平均粒子径の測定方法について説明する。まず、研磨により露出させた積層体の長さ方向に直交する断面を走査型電子顕微鏡(SEM)にて観察する。そして、各粒子の内部電極に対して平行な方向における最大の長さを粒径とする直径法を用いて200個の粒子の粒子径を測定して、その平均値を平均粒子径として算出する。
次に、本実施形態の積層セラミックコンデンサ1の製造方法について説明する。
誘電体層20用の誘電体シートおよび内部電極層30用の導電性ペーストが準備される。誘電体シートおよび内部電極用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってもよい。導電性材料からなるペーストは、例えば、金属粉末に有機バインダおよび有機溶剤が加えられたものである。
誘電体シート上に、内部電極層30用の導電性ペーストが、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、第1の内部電極層31のパターンが形成された誘電体シートおよび、第2の内部電極層32のパターンが形成された誘電体シートが準備される。
内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第1の主面TS1側の第1の主面側外層部12となる部分が形成される。その上に、第1の内部電極層31のパターンが印刷された誘電体シートおよび第2の内部電極層32のパターンが印刷された誘電体シートが順次交互に積層されることにより、内層部11となる部分が形成される。この内層部11となる部分の上に、内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第2の主面TS2側の第2の主面側外層部13となる部分が形成される。これにより、積層シートが作製される。
積層シートが静水圧プレスなどの手段により積層方向にプレスされることにより、積層ブロックが作製される。ここで、プレスを行う際に、凹凸パターンを表面に設けた転写版を、積層ブロックの凹部を形成したい部分に圧着することで、積層ブロックに凹部を形成することができる。ここで、転写版に設ける凹凸パターンの形状や大きさ、深さ、密度等をコントロールすることで、実施形態に記載の所望の凹部を形成することが可能となる。
積層ブロックが所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みがつけられてもよい。
積層チップが焼成されることにより、実施形態に記載の凹部が形成された積層体10が作製される。焼成温度は、誘電体層20や内部電極層30の材料にもよるが、900℃以上1400℃以下であることが好ましい。
下地電極層を薄膜層で形成する場合は、マスキングなどを行うことにより、積層体10の外部電極を形成したい部分に下地電極層としての薄膜層が形成される。薄膜層は、スパッタリング法または蒸着法等の薄膜形成法により形成される。本実施形態においては、薄膜層は、実施形態に記載の複数の凹部が形成されている積層体10の表面に形成される。
その後、薄膜層からなる下地電極層および積層体の表面上に、めっき層が形成される。本実施形態においては、めっき層として、Cuめっき層と、Niめっき層と、Snめっき層の3層のめっき層が形成される。
なお、下地電極層を焼き付け層で形成する場合は、積層体10の第1の側面および第2の側面に下地電極層となる導電性ペーストが塗布される。ガラス成分と金属とを含む導電性ペーストが、例えばディッピングなどの方法により、積層体10に塗布される。その後、焼き付け処理が行われ、下地電極層が形成される。この時の焼き付け処理の温度は、700℃以上900℃以下であることが好ましい。
なお、焼成前の積層チップと、積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼き付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。このとき、添加するセラミック材料として、誘電体層20と同種のセラミック材料を用いることが特に好ましい。この場合は、焼成前の積層チップに対して、導電性ペーストを塗布し、積層チップと積層チップに塗布した導電性ペーストを同時に焼き付けて、焼き付け層が形成された積層体10を形成する。
このような製造工程により、積層セラミックコンデンサ1が製造される。
以下、本実施形態の積層セラミックコンデンサ1の第1変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図11Aは、本実施形態の積層セラミックコンデンサ1の第1変形例を示す断面図であり、図4に対応する図である。
本変形例においては、外部電極40の構成が、上記実施形態とは異なる。
第1の外部電極40Aは、第1の下地電極層50Aと、第1のめっき層60Aを有する。本変形例の第1の下地電極層50Aは、第1の薄膜層51Aと、第1の焼き付け層52Aを有する。本変形例の第1のめっき層60Aは、第1のNiめっき層62Aと、第1のSnめっき層63Aを有する。
第2の外部電極40Bは、第2の下地電極層50Bと、第2のめっき層60Bを有する。本変形例の第2の下地電極層50Bは、第2の薄膜層51Bと、第2の焼き付け層52Bを有する。本変形例の第2のめっき層60Bは、第2のNiめっき層62Bと、第2のSnめっき層63Bを有する。
第1の焼き付け層52Aは、第1の側面LS1上に配置されている。より詳細には、第1の焼き付け層52Aは、第1の側面LS1だけでなく、第1の主面TS1の一部にも延びて配置されている。
第2の焼き付け層52Bは、第2の側面LS2上に配置されている。より詳細には、第2の焼き付け層52Bは、第2の側面LS2だけでなく、第1の主面TS1の一部にも延びて配置されている。
第1の薄膜層51Aは、第1の主面TS1の一部に配置されている。第1の薄膜層51Aは、第1の主面TS1の一部に配置されている第1の焼き付け層52A上にオーバーラップするように配置されており、その他の部分は、積層体10の第1の主面TS1上に直接配置されている。
第2の薄膜層51Bは、第1の主面TS1の一部に配置されている。第2の薄膜層51Bは、第1の主面TS1の一部に配置されている第2の焼き付け層52B上にオーバーラップするように配置されており、その他の部分は、積層体10の第1の主面TS1に直接配置されている。
第1の側面LS1上に配置された第1の焼き付け層52Aの第1の側面LS1および第2の側面LS2を結ぶ長さ方向Lの厚みは、1μm以上5μm以下であることが好ましい。
第2の側面LS2上に配置された第2の焼き付け層52Bの第1の側面LS1および第2の側面LS2を結ぶ長さ方向Lの厚みは、1μm以上5μm以下であることが好ましい。
第1の焼き付け層52Aおよび第2の焼き付け層52Bは、例えば、ガラスおよび金属を含む導電性ペーストを積層体に塗布して焼き付けたものであってもよい。なお、焼成前の積層チップと、積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼き付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。このとき、添加するセラミック材料として、誘電体層20と同種のセラミック材料を用いることが特に好ましい。
なお、第1の薄膜層51Aおよび第2の薄膜層51Bは、上記実施形態と同様、スパッタ電極により構成されていてもよい。
なお、第1のめっき層60Aおよび第2のめっき層60Bは、2層構造に限らず、上記実施形態と同様、Cuめっきを含む3層構造で形成されていてもよいし、その他の層構成であってもよい。
本変形例においても、積層体10の第1の主面TS1は、複数の外部電極40としての第1の外部電極40Aおよび第2の外部電極40Bに覆われる複数の第1の領域A1を有する。そして、積層体10の第1の主面TS1上の第1の領域A1には、上記実施形態に示される、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されている。よって、外部電極40と積層体10との間のアンカー効果を確保し、外部電極40と積層体10との密着強度を高めることができる。その結果、積層セラミックコンデンサ1の耐湿性の低下を抑制することができる。なお、本変形例においても、第1の領域A1における、複数の凹部80の開口部が占める面積率Rは、52%以上であること好ましい。なお、凹部80の深さ等の他の態様についても上記実施形態と同様であることが好ましい。
以下、本実施形態の積層セラミックコンデンサ1の第2変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図11Bは、本実施形態の積層セラミックコンデンサ1の第2変形例を示す断面図であり、図4に対応する図である。
本変形例においては、外部電極40の構成が、上記実施形態とは異なる。
第1の外部電極40Aは、第1の下地電極層50Aと、第1のめっき層60Aを有する。本変形例の第1の下地電極層50Aは、第1の焼き付け層52Aにより構成される。本変形例の第1のめっき層60Aは、第1のNiめっき層62Aと、第1のSnめっき層63Aを有する。
第2の外部電極40Bは、第2の下地電極層50Bと、第2のめっき層60Bを有する。本変形例の第2の下地電極層50Bは、第2の焼き付け層52Bにより構成される。本変形例の第2のめっき層60Bは、第2のNiめっき層62Bと、第2のSnめっき層63Bを有する。
第1の下地電極層50Aは、第1の側面LS1上に配置されている。第1の下地電極層50Aは、第1の内部電極層31に接続されている。本実施形態においては、第1の下地電極層50Aは、第1の側面LS1上から第1の主面TS1の一部にまで延びて形成されている。
第2の下地電極層50Bは、第2の側面LS2上に配置されている。第2の下地電極層50Bは、第2の内部電極層32に接続されている。本実施形態においては、第2の下地電極層50Bは、第2の側面LS2上から第1の主面TS1の一部にまで延びて形成されている。
第1の下地電極層50Aを構成する第1の焼き付け層52Aおよび第2の下地電極層50Bを構成する第2の焼き付け層52Bは、例えば、ガラスおよび金属を含む導電性ペーストを積層体に塗布して焼き付けたものであってもよい。なお、焼成前の積層チップと、積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼き付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。このとき、添加するセラミック材料として、誘電体層20と同種のセラミック材料を用いることが特に好ましい。
第1の側面LS1に位置する第1の下地電極層50Aの長さ方向の厚みは、第1の下地電極層50Aの積層方向Tおよび幅方向Wの中央部において、例えば、15μm以上160μm以下程度であることが好ましい。
第2の側面LS2に位置する第2の下地電極層50Bの長さ方向の厚みは、第2の下地電極層50Bの積層方向Tおよび幅方向Wの中央部において、例えば、15μm以上160μm以下程度であることが好ましい。
第1の主面TS1の一部に設けられた第1の下地電極層50Aの積層方向の厚みは、この部分に設けられた第1の下地電極層50Aの長さ方向Lおよび幅方向Wの中央部において、例えば、5μm以上40μm以下程度であることが好ましい。
第1の主面TS1の一部に設けられた第2の下地電極層50Bの積層方向の厚みは、この部分に設けられた第2の下地電極層50Bの長さ方向Lおよび幅方向Wの中央部において、例えば、5μm以上40μm以下程度であることが好ましい。
なお、第2の主面TS2の一部にも第1の下地電極層50Aを設けてもよく、この場合には、この部分に設けられた第1の下地電極層50Aの積層方向の厚みは、この部分に設けられた第1の下地電極層50Aの長さ方向Lおよび幅方向Wの中央部において、例えば、5μm以上40μm以下程度であることが好ましい。
なお、第2の主面TS2の一部にも第2の下地電極層50Bを設けてもよく、この場合には、この部分に設けられた第2の下地電極層50Bの積層方向の厚みは、この部分に設けられた第2の下地電極層50Bの長さ方向Lおよび幅方向Wの中央部において、例えば、5μm以上40μm以下程度であることが好ましい。
なお、第3の側面WS1と第4の側面WS2の少なくも一方の面の一部にも第1の下地電極層50Aを設けてもよく、この場合には、この部分に設けられた第1の下地電極層50Aの幅方向の厚みは、この部分に設けられた第1の下地電極層50Aの長さ方向Lおよび積層方向Tの中央部において、例えば、5μm以上40μm以下程度であることが好ましい。
なお、第3の側面WS1と第4の側面WS2の少なくも一方の面の一部にも第2の下地電極層50Bを設けてもよく、この場合には、この部分に設けられた第2の下地電極層50Bの幅方向の厚みは、この部分に設けられた第2の下地電極層50Bの長さ方向Lおよび積層方向Tの中央部において、例えば、5μm以上40μm以下程度であることが好ましい。
なお、第1のめっき層60Aおよび第2のめっき層60Bは、2層構造に限らず、上記実施形態と同様、Cuめっきを含む3層構造で形成されていてもよいし、その他の層構成であってもよい。
本変形例においても、積層体10の第1の主面TS1は、複数の外部電極40としての第1の外部電極40Aおよび第2の外部電極40Bに覆われる複数の第1の領域A1を有する。そして、積層体10の第1の主面TS1上の第1の領域A1には、上記実施形態に示される、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されている。よって、外部電極40と積層体10との間のアンカー効果を確保し、外部電極40と積層体10との密着強度を高めることができる。その結果、積層セラミックコンデンサ1の耐湿性の低下を抑制することができる。なお、本変形例においても、第1の領域A1における、複数の凹部80の開口部が占める面積率Rは、52%以上であること好ましい。なお、凹部80の深さ等の他の態様についても上記実施形態と同様であることが好ましい。
以下、本実施形態の積層セラミックコンデンサ1の第3変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図12は、本実施形態の積層セラミックコンデンサ1の第3変形例を示す断面図であり、図4に対応する図である。
本変形例においては、内部電極層30と外部電極40の接続構造が、上記実施形態と異なる。
第1の内部電極層31は、第2の内部電極層32に対向する第1の対向部31Aと、第1の対向部31Aから第1の側面LS1に引き出される第1の引き出し部31Bとを有している。但し、本変形例においては、第1の引き出し部31Bは、第1の側面LS1までは引き出されていない。
第2の内部電極層32は、第1の内部電極層31に対向する第2の対向部32Aと、第2の対向部32Aから第2の側面LS2に引き出される第2の引き出し部32Bとを有している。但し、本変形例においては、第2の引き出し部32Bは、第2の側面LS2までは引き出されていない。
第1の外部電極40Aは、実装面となる第1の主面TS1または第2の主面TS2のみに配置される。あるいは第1の主面TS1および第2の主面TS2に配置されてもよい。本変形例においては、実装面となる第1の主面TS1上の一部のみに配置されている。第1の外部電極40Aは、第1の下地電極層50Aと、第1の下地電極層50A上に配置された第1のめっき層60Aと、を有する。
第2の外部電極40Bは、実装面となる第1の主面TS1または第2の主面TS2のみに配置される。あるいは第1の主面TS1および第2の主面TS2に配置されてもよい。本変形例においては、実装面となる第1の主面TS1上の一部のみに配置されている。第2の外部電極40Bは、第2の下地電極層50Bと、第2の下地電極層50B上に配置された第2のめっき層60Bと、を有する。
本変形例の積層セラミックコンデンサ1は、第1のビア接続部70Aと、第2のビア接続部70Bとを有する。
第1の外部電極40Aと、第1の内部電極層31の第1の引出部31Bとは、第1のビア接続部70Aによって電気的に接続される。
第2の外部電極40Bと、第2の内部電極層32の第2の引出部32Bとは、第2のビア接続部70Bによって電気的に接続される。
第1のビア接続部70Aは、積層体10の誘電体層20に設けられた穴部20Hおよび第1の内部電極層31に設けられた穴部31Hを通過するように配置されており、第1の内部電極層31と第1の外部電極40Aを電気的に接続する。
第2のビア接続部70Bは、積層体10の誘電体層20に設けられた穴部20Hおよび第2の内部電極層32に設けられた穴部32Hを通過するように配置されており、第2の内部電極層32と第2の外部電極40Bを電気的に接続する。
なお、第1の外部電極40Aが第2の主面TS2にも配置されているときは、第1のビア接続部70Aは、第1の内部電極層31と第2の主面TS2に配置された第1の外部電極40Aを電気的に接続するように第2の主面TS2側に延びていてもよい。
なお、第2の外部電極40Bが第2の主面TS2にも配置されているときは、第2のビア接続部70Bは、第2の内部電極層32と第2の主面TS2に配置された第2の外部電極40Bを電気的に接続するように第2の主面TS2側に延びていてもよい。
なお、第1のビア接続部70Aおよび第2のビア接続部70Bの形状は円柱形状に限らず、角柱形状など、各種の形状を採用することができる。
本変形例においても、積層体10の第1の主面TS1は、複数の外部電極40としての第1の外部電極40Aおよび第2の外部電極40Bに覆われる複数の第1の領域A1を有する。そして、積層体10の第1の主面TS1上の第1の領域A1には、上記実施形態に示される、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されている。よって、外部電極40と積層体10との間のアンカー効果を確保し、外部電極40と積層体10との密着強度を高めることができる。その結果、積層セラミックコンデンサ1の耐湿性の低下を抑制することができる。なお、本変形例においても、第1の領域A1における、複数の凹部80の開口部81が占める面積率Rは、好ましくは52%以上となっている。なお、本変形例においても、第1の領域A1における、複数の凹部80の開口部が占める面積率Rは、52%以上であること好ましい。なお、凹部80の深さ等の他の態様についても上記実施形態と同様であることが好ましい。
以下、本実施形態の積層セラミックコンデンサ1の第4変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図13Aは、本実施形態の積層セラミックコンデンサ1の第4変形例を示す図であり、図2に対応する図である。図13Bは、図13Aに示す積層セラミックコンデンサ1を矢印XIIIBの方向に沿って第2の主面TS2側を見たときの矢視図である。
本変形例においては、第1の外部電極40Aは、第1の側面LS1上および第1の主面TS1上の一部だけでなく、第2の主面TS2上の一部にも配置されている。
本変形例においては、第2の外部電極40Bは、第2の側面LS2上および第1の主面TS1上の一部だけでなく、第2の主面TS2上の一部にも配置されている。
本変形例においては、図13Bに示すように、積層体10の第2の主面TS2は、複数の外部電極40としての第1の外部電極40Aおよび第2の外部電極40Bに覆われる複数の第3の領域A3を有する。また、積層体10の第2の主面TS2は、複数の外部電極40としての第1の外部電極40Aおよび第2の外部電極40Bから露出する第4の領域A4を有する。
本変形例においては、複数の第3の領域A3は、第1の外部電極40Aに覆われる領域TS2Aと、第2の外部電極40Bに覆われる領域TS2Bと、に分かれている。すなわち、複数の第3の領域A3は、長さL方向に分離されて配置されており、第1の側面LS1側に位置する領域TS2Aと、第2の側面LS2側に位置する領域TS2Bと、の2つの領域を有する。そして、第4の領域A4は、複数の第3の領域A3を分離するように、複数の第3の領域A3の間に配置されている。
本変形例においても、積層体10の第1の主面TS1は、複数の外部電極40としての第1の外部電極40Aおよび第2の外部電極40Bに覆われる複数の第1の領域A1を有する。そして、積層体10の第1の主面TS1上の第1の領域A1には、上記実施形態に示される、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されている。よって、外部電極40と積層体10との間のアンカー効果を確保し、外部電極40と積層体10との密着強度を高めることができる。その結果、積層セラミックコンデンサ1の耐湿性の低下を抑制することができる。なお、本変形例においても、第1の領域A1における、複数の凹部80の開口部が占める面積率Rは、52%以上であること好ましい。なお、凹部80の深さ等の他の態様についても上記実施形態と同様であることが好ましい。
さらに、本変形例においては、積層体10の第2の主面TS2上の第3の領域A3にも、第1の領域A1に形成された凹部と同様の、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されている。よって、この部分においても、外部電極40と積層体10との間のアンカー効果を確保し、外部電極40と積層体10との密着強度を高めることができる。その結果、積層セラミックコンデンサ1の耐湿性の低下を抑制することができる。なお、本変形例においては、第3の領域A3における、複数の凹部80の開口部が占める面積率Rについても、52%以上であることが好ましい。なお、凹部80の深さ等の他の態様についても、第1の領域A1に形成された凹部と同様であることが好ましい。
本変形例の構成であれば、第1の主面TS1だけでなく第2の主面TS2でも実装が可能となる。その結果、包装時の積層セラミックコンデンサ1の方向選別が不要となる。また、積層セラミックコンデンサ1を実装する際に、実装面側とは反対側の主面にまではんだを濡れ上げさせることが可能となる。よって、リフロー実装時のセルフアライメント性や、固着力を向上させることができる。
以下、本実施形態の積層セラミックコンデンサ1の第5変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図14Aは、本実施形態の積層セラミックコンデンサ1の第5変形例を示す図であり、図2に対応する図である。図14Bは、図14Aに示す積層セラミックコンデンサ1を矢印XIVBの方向に沿って第1の主面TS1側を見たときの矢視図である。図14Cは、図14Bに示す積層セラミックコンデンサ1を矢印XIVCの方向に沿って第3の側面WS1側を見たときの矢視図である。
本変形例においては、第1の外部電極40Aは、第1の側面LS1上から第1の主面TS1の一部および第2の主面TS2の一部、ならびに第3の側面WS1の一部および第4の側面WS2の一部にまで延びて形成されている。言い換えると、第1の外部電極40Aは、第1の側面LS1、第1の主面TS1、第2の主面TS2、第3の側面WS1、および第4の側面WS2の5面に形成されている。
本変形例においては、第2の外部電極40Bは、第2の側面LS2上から第1の主面TS1の一部および第2の主面TS2の一部、ならびに第3の側面WS1の一部および第4の側面WS2の一部にまで延びて形成されている。言い換えると、第2の外部電極40Bは、第2の側面LS2、第1の主面TS1、第2の主面TS2、第3の側面WS1、および第4の側面WS2の5面に形成されている。
本変形例においては、図14Cに示すように、積層体10の第3の側面WS1は、複数の外部電極40としての第1の外部電極40Aおよび第2の外部電極40Bに覆われる複数の第5の領域A5を有する。また、積層体10の第3の側面WS1は、複数の外部電極40としての第1の外部電極40Aおよび第2の外部電極40Bから露出する第6の領域A6を有する。
本変形例においては、複数の第5の領域A5は、第1の外部電極40Aに覆われる領域WS1Aと、第2の外部電極40Bに覆われる領域WS1Bと、に分かれている。すなわち、複数の第5の領域A5は、長さL方向に分離されて配置されており、第1の側面LS1側に位置する領域WS1Aと、第2の側面LS2側に位置する領域WS1Bと、の2つの領域を有する。そして、第6の領域A6は、複数の第5の領域A5を分離するように、複数の第5の領域A5の間に配置されている。
また、本変形例においては、図14Aに示すように、積層体10の第4の側面WS2は、複数の外部電極40としての第1の外部電極40Aおよび第2の外部電極40Bに覆われる複数の第7の領域A7を有する。また、積層体10の第4の側面WS2は、複数の外部電極40としての第1の外部電極40Aおよび第2の外部電極40Bから露出する第8の領域A8を有する。
本変形例においては、複数の第7の領域A7は、第1の外部電極40Aに覆われる領域WS2Aと、第2の外部電極40Bに覆われる領域WS2Bと、に分かれている。すなわち、複数の第7の領域A7は、長さL方向に分離されて配置されており、第1の側面LS1側に位置する領域WS2Aと、第2の側面LS2側に位置する領域WS2Bと、の2つの領域を有する。そして、第8の領域A8は、複数の第7の領域A7を分離するように、複数の第7の領域A7の間に配置されている。
本変形例においても、第4変形例と同様、積層体10の第1の主面TS1上の第1の領域A1と、積層体10の第2の主面TS2上の第3の領域A3には、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されている。よって、第4変形例と同様の効果得られる。
さらに、本変形例においては、積層体10の第3の側面WS1上の第5の領域A5および、積層体10の第4の側面WS2上の第7の領域A7にも、第1の領域A1に形成された凹部と同様の、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されている。よって、この部分においても、外部電極40と積層体10との間のアンカー効果を確保し、外部電極40と積層体10との密着強度を高めることができる。その結果、積層セラミックコンデンサ1の耐湿性の低下を抑制することができる。なお、本変形例においては、第5の領域A5および第7の領域A7における、複数の凹部80の開口部が占める面積率Rについても、52%以上であることが好ましい。なお、凹部80の深さ等の他の態様についても、第1の領域A1に形成された凹部と同様であることが好ましい。
なお、第5の領域A5および第7の領域A7への複数の凹部80の形成は、積層チップが切り出された後に、凹凸パターンを表面に設けた転写版を、積層チップの凹部を形成したい部分に圧着することにより、形成することができる。
本変形例の構成であれば、積層セラミックコンデンサ1を実装する際に、第3の側面WS1および第4の側面WS2にまではんだを濡れ上げさせることが可能となる。よって、リフロー実装時のセルフアライメント性や、固着力をさらに向上させることができる。
以下、本実施形態の積層セラミックコンデンサ1の第6変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図15は、本実施形態の積層セラミックコンデンサ1の第6変形例を示す図であり、図2に対応する図である。
本変形例においては、第1の外部電極40Aは、第1の側面LS1上および第1の主面TS1上の一部だけでなく、第3の側面WS1および第4の側面WS2上の一部にも配置されている。言い換えると、第1の外部電極40Aは、第1の側面LS1、第1の主面TS1、第3の側面WS1、および第4の側面WS2の4面に形成されている。
本変形例においては、第2の外部電極40Bは、第2の側面LS2上および第1の主面TS1上の一部だけでなく、第3の側面WS1および第4の側面WS2上の一部にも配置されている。言い換えると、第2の外部電極40Bは、第2の側面LS2、第1の主面TS1、第3の側面WS1、および第4の側面WS2の4面に形成されている。
本変形例においても、積層体10の第1の主面TS1は、複数の外部電極40としての第1の外部電極40Aおよび第2の外部電極40Bに覆われる複数の第1の領域A1を有する。そして、積層体10の第1の主面TS1上の第1の領域A1には、上記実施形態に示される、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されている。よって、外部電極40と積層体10との間のアンカー効果を確保し、外部電極40と積層体10との密着強度を高めることができる。その結果、積層セラミックコンデンサ1の耐湿性の低下を抑制することができる。なお、本変形例においても、第1の領域A1における、複数の凹部80の開口部が占める面積率Rは、52%以上であること好ましい。なお、凹部80の深さ等の他の態様についても上記実施形態と同様であることが好ましい。
そして、本変形例においても、第5変形例と同様、積層体10の第3の側面WS1上の第5の領域A5および、積層体10の第4の側面WS2上の第7の領域A7にも、第1の領域A1に形成された凹部と同様の、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されている。よって、この部分においても、外部電極40と積層体10との間のアンカー効果を確保し、外部電極40と積層体10との密着強度を高めることができる。その結果、積層セラミックコンデンサ1の耐湿性の低下を抑制することができる。
なお、本変形例の構成であっても、積層セラミックコンデンサ1を実装する際に、第3の側面WS1および第4の側面WS2にまではんだを濡れ上げさせることが可能となる。よって、リフロー実装時のセルフアライメント性や、固着力をさらに向上させることができる。そして、本変形例においては、第2の主面TS2上には外部電極40を配置していない。そのため、省略した外部電極40の厚み分において、積層セラミックコンデンサ1の低背化および内部電極層30の有効部の体積を増加させることができ、積層セラミックコンデンサ1の設計の自由度を向上させることができる。
本実施形態の積層セラミックコンデンサ1によれば、以下の効果を奏する。
(1)本実施形態の積層セラミックコンデンサ1は、積層された複数の誘電体層20と、積層された複数の内部電極層30とを有し、積層方向に相対する第1の主面TS1および第2の主面TS2と、積層方向に直交する長さ方向に相対する第1の側面LS1および第2の側面LS2と、積層方向および長さ方向に直交する幅方向に相対する第3の側面WS1および第4の側面WS2を有する積層体10と、4つの側面LS1、LS2、WS1、WS2により構成される側面部の一部および第1の主面TS1の一部に配置される複数の外部電極40と、を備え、第1の主面TS1は、複数の外部電極40に覆われる複数の第1の領域A1と、複数の外部電極40から露出する第2の領域A2と、を含み、第1の主面TS1の複数の第1の領域A1にはそれぞれ、複数の凹部80が形成されており、複数の第1の領域A1に形成された凹部80の壁面は、球面状曲面であり、複数の第1の領域A1に形成された凹部80の平均入口径は、0.3μm以上10.5μm以下である。これにより、外部電極40と積層体10との間のアンカー効果を確保し、外部電極40と積層体10との密着強度を高めることができる。その結果、積層セラミックコンデンサ1の耐湿性の低下を抑制することができる。
(2)本実施形態の積層セラミックコンデンサ1において、第1の領域A1における、複数の凹部80の開口部が占める面積率は、52%以上である。これにより、外部電極40と積層体10との間のアンカー効果が高まり、外部電極40と積層体10との密着強度をより高めることができる。
(3)本実施形態の積層セラミックコンデンサ1の複数の外部電極40はそれぞれ、第2の主面TS2の一部にも配置され、第2の主面TS2は、複数の外部電極40に覆われる複数の第3の領域A3と、複数の外部電極40から露出する第4の領域A4と、を含み、第2の主面TS2の複数の第3の領域A3にはそれぞれ、複数の凹部80が形成されており、複数の第3の領域A3に形成された凹部80の壁面は、球面状曲面であり、複数の第3の領域A3に形成された凹部80の平均入口径は、0.3μm以上10.5μm以下である。これにより、第3の領域A3においても、外部電極40と積層体10との間のアンカー効果を確保し、外部電極40と積層体10との密着強度を高めることができる。その結果、積層セラミックコンデンサ1の耐湿性の低下を抑制することができる。
(4)本実施形態の積層セラミックコンデンサ1において、第3の領域A3における、複数の凹部80の開口部が占める面積率は、52%以上である。これにより、外部電極40と積層体10との間のアンカー効果が高まり、外部電極40と積層体10との密着強度をより高めることができる。
(5)本実施形態の積層セラミックコンデンサ1の複数の外部電極40はそれぞれ、第3の側面WS1の一部にも配置され、第3の側面WS1は、複数の外部電極40に覆われる複数の第5の領域A5と、複数の外部電極40から露出する第6の領域A6と、を含み、第3の側面WS1の複数の第5の領域A5にはそれぞれ、複数の凹部80が形成されており、複数の第5の領域A5に形成された凹部80の壁面は、球面状曲面であり、複数の第5の領域A5に形成された凹部の平均入口径は、0.3μm以上10.5μm以下である。これにより、第5の領域A5においても、外部電極40と積層体10との間のアンカー効果を確保し、外部電極40と積層体10との密着強度を高めることができる。その結果、積層セラミックコンデンサ1の耐湿性の低下を抑制することができる。
(6)本実施形態の積層セラミックコンデンサ1において、第5の領域A5における、複数の凹部80の開口部が占める面積率は、52%以上である。これにより、外部電極40と積層体10との間のアンカー効果が高まり、外部電極40と積層体10との密着強度をより高めることができる。
(7)本実施形態の積層セラミックコンデンサ1の複数の外部電極40はそれぞれ、第4の側面WS2の一部にも配置され、第4の側面WS2は、複数の外部電極40に覆われる複数の第7の領域A7と、複数の外部電極40から露出する第8の領域A8と、を含み、第4の側面WS2の複数の第7の領域A7にはそれぞれ、複数の凹部80が形成されており、複数の第7の領域A7に形成された凹部80の壁面は、球面状曲面であり、複数の第7の領域A7に形成された凹部80の平均入口径は、0.3μm以上10.5μm以下である。これにより、第7の領域A7においても、外部電極40と積層体10との間のアンカー効果を確保し、外部電極40と積層体10との密着強度を高めることができる。その結果、積層セラミックコンデンサ1の耐湿性の低下を抑制することができる。
(8)本実施形態の積層セラミックコンデンサ1において、第7の領域A7における、複数の凹部80の開口部が占める面積率は、52%以上である。これにより、外部電極40と積層体10との間のアンカー効果が高まり、外部電極40と積層体10との密着強度をより高めることができる。
(9)本実施形態の積層セラミックコンデンサ1の複数の外部電極40は、第1の外部電極40Aおよび第2の外部電極40Bを有し、第1の外部電極40Aは、少なくとも第1の側面LS1の一部および第1の主面TS1の一部に配置され、第2の外部電極40Bは、少なくとも第2の側面LS2の一部および第1の主面TS1の一部に配置され、複数の第1の領域A1は、第1の外部電極40Aに覆われる第1の側面LS1側の第1の領域TS1Aと、第2の外部電極40Bに覆われる第2の側面LS2側の第1の領域TS1Bと、を含む。このような2つの外部電極40を有する積層セラミックコンデンサにおいても、本開示の効果を得ることができる。
(10)本実施形態の積層セラミックコンデンサ1の誘電体層20を構成するセラミック粒子の平均粒子径は、0.1μm以上1μm以下である。これにより、積層セラミックコンデンサ1の誘電体層20の厚みを小さくすることが可能となり、体積当たりの容量密度が大きい積層セラミックコンデンサ1を得ることが可能となる。
(11)本実施形態の積層セラミックコンデンサ1において、第1の領域A1における、凹部80の平均入口径は、誘電体層20を構成するセラミック粒子の平均粒子径の2倍以上20倍以下である。これにより、凹部80を適切に形成することが可能となり、外部電極40と積層体10との間のアンカー効果を確保しつつ、積層体10への応力集中も抑制することが可能となる。よって、外部電極40と積層体10との密着強度と積層体10の強度を両立することができる。
(12)本実施形態の積層セラミックコンデンサ1において、複数の内部電極層30は、複数の第1の内部電極層31と、複数の第2の内部電極層32とを有し、積層体10は、第1の内部電極層31と第2の内部電極層32の間に挟まれる複数の誘電体層20を含み、複数の第1の領域A1における、凹部80の平均入口径は、誘電体層20の厚みの寸法の0.2倍以上5倍以下である。これにより、平均粒子径が小さめの適切なセラミック粒子を使用し、第1の内部電極層31と第2の内部電極層32の間に挟まれる誘電体層20の厚みの寸法を薄くして容量密度を高めつつ、凹部80を適切に形成することが可能となる。よって、積層セラミックコンデンサ1の体積あたりの容量密度の確保と、外部電極40と積層体10との密着強度の確保を両立することができる。
(13)本実施形態の積層セラミックコンデンサ1において、第1の領域A1における、凹部80の平均深さは、0.1μm以上5μm以下である。これにより、外部電極40と積層体10との間のアンカー効果を確保しつつ、積層体10への応力集中も抑制することができ、外部電極40と積層体10との密着強度と積層体10の強度を両立することができる。
(14)本実施形態の積層セラミックコンデンサ1の外部電極40は、少なくとも、第1の主面TS1の複数の第1の領域A1に密着して配置される下地電極層50と、下地電極層50を覆う外側電極層と、を有し、複数の第1の領域A1に形成された凹部80の平均深さは、下地電極層50の厚みの寸法よりも大きく、外側電極層の厚みの寸法よりも小さい。これにより、積層体10の表面と、下地電極層50を構成する薄膜層51の接触面積を増やして密着力を高めつつ、下地電極層50が被覆されている積層体10の複数の凹部80と外側電極層を構成するめっき層60との間のアンカー効果を高めることが可能となり、全体として、外部電極40と積層体10との密着強度を高めることができる。
(15)本実施形態の積層セラミックコンデンサ1において、第1の領域A1に形成された複数の凹部80は、平均入口径に対して大きい入口径を有する凹部と、平均入口径に対して小さい入口径を有する凹部とを有し、平均入口径よりも小さい入口径を有する凹部の平均深さは、平均入口径に対して大きい入口径を有する凹部の平均深さよりも小さい。これにより、外部電極40と積層体10との間のアンカー効果を適切に調整することができる。
<第2実施形態>
以下、第2実施形態に係る積層セラミックコンデンサ1について説明する。なお、以下の説明において、第1実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図16Aは、本実施形態の積層セラミックコンデンサ1が、部品内蔵基板300に埋め込まれた状態を示す図である。図16Bは、図16AにおけるXVIB部の拡大図であって、積層体10の第2の領域A2の表層部付近の微視的な断面形状を模式的に示す拡大断面図である。
本実施形態の積層セラミックコンデンサ1は、複数の外部電極としての第1の外部電極40Aおよび第2の外部電極40Bが形成されている積層体10の表面上に加えて、複数の外部電極としての第1の外部電極40Aおよび第2の外部電極40Bが形成されていない積層体10の表面上にも、複数の凹部80が形成されている。
図16Aに示すように、部品内蔵基板300は、積層セラミックコンデンサ1と、積層セラミックコンデンサ1を内蔵する基板301と、を備える。基板301は、樹脂を主成分とするコア材310と、ビアホール導体320を備える。
コア材310を構成する材料は、例えばガラスエポキシ樹脂である。但し、コア材310を構成する材料は、ガラスエポキシ樹脂に限らない。例えば、ポリイミド樹脂などであってもよい。
ビアホール導体320は、積層セラミックコンデンサ1の外部電極40と、基板301にプリントされる不図示の配線パターンとを、電気的に接続する。ビアホール導体320を構成する金属は、例えばCuである。但し、ビアホール導体320を構成する金属は、Cuに限らず、例えば、Au、Ptなどであってもよい。
積層セラミックコンデンサ1の外部電極40は、第1実施形態と同様のものを用いることができる。但し、外部電極40は、最外層がCuめっきで形成されていることが好ましい。
第1の外部電極40Aは、第1の下地電極層50Aと、第1のめっき層60Aを有する。例えば、第1の下地電極層50Aは、第1の薄膜層51Aから構成され、第1のめっき層60Aは、第1のCuめっき層61Aから構成されていてもよい。
第2の外部電極40Bは、第2の下地電極層50Bと、第2のめっき層60Bを有する。例えば、第2の下地電極層50Bは、第2の薄膜層51Bから構成され、第2のめっき層60Bは、第2のCuめっき層61Bから構成されていてもよい。
これにより、例えばビアホール導体320をCuによって形成する場合においては、外部電極40と、ビアホール導体320とが同種金属となる。よって、両者の接続部の接続抵抗が低減し、基板特性の悪化を抑制することができる。
第1実施形態と同様、積層体10の第1の主面TS1は、複数の外部電極40としての第1の外部電極40Aおよび第2の外部電極40Bから露出する第2の領域A2を有する。
そして、本実施形態においては、図16Bに示すように、積層体10の第1の主面TS1上の第2の領域A2にも、第1の領域A1に形成された凹部と同様の、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されている。よって、この部分において、基板301を構成するコア材310と積層体10との間のアンカー効果を確保し、コア材と積層体10との密着強度を高めることができる。なお、本変形例においては、第2の領域A2における、複数の凹部80の開口部が占める面積率Rについても、52%以上であることが好ましい。なお、凹部80の深さ等の他の態様についても、第1の領域A1に形成された凹部と同様であることが好ましい。
このように、複数の外部電極としての第1の外部電極40Aおよび第2の外部電極40Bが形成されていない積層体10の表面上にも複数の凹部80が形成されていることが好ましい。これにより、積層セラミックコンデンサ1を部品内蔵基板や高密度パッケージなどに埋め込むような用途で使用する場合であっても、外部電極40と積層体10との密着強度を確保することが可能となる。また、部品内蔵基板や高密度パッケージに使用される樹脂などの封止剤と積層体10との表面との間においても、アンカー効果により密着強度を向上させることができる。したがって、より積層セラミックコンデンサ1の耐湿性を向上させることができる。
なお、積層体10の第2の主面TS2にも、第1の領域A1に形成された凹部と同様の、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されていてもよい。また、積層体10の第3の側面WS1および第4の側面WS2にも、第1の領域A1に形成された凹部と同様の、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されていてもよい。これにより、部品内蔵基板や高密度パッケージに使用される樹脂などの封止剤と積層体10との表面との間において、アンカー効果により密着強度を向上させることができる。
なお、第1実施形態の変形例として示される図13A~図13B、図14A~14Cに示される態様の積層セラミックコンデンサ1においては、第2の主面TS2の第4の領域A4にも、第1の領域A1に形成された凹部と同様の、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されていてもよい。また、第1実施形態の変形例として示される図14A~図14C、図15に示される態様の積層セラミックコンデンサ1においては、第3の側面WS1の第6の領域A6および第4の側面WS2の第8の領域A8にも、第1の領域A1に形成された凹部と同様の、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されていてもよい。これにより、部品内蔵基板や高密度パッケージに使用される樹脂などの封止剤と積層体10との表面との間において、アンカー効果により密着強度を向上させることができる。
本実施形態の積層セラミックコンデンサ1によれば、上記(1)~(15)に加えて、以下の効果を奏する。
(16)本実施形態の積層セラミックコンデンサ1は、複数の第1の領域A1に加えて、第2の領域A2にも複数の凹部80が形成されており、第2の領域A2に形成された凹部80の壁面は、球面状曲面であり、第2の領域A2に形成された凹部80の平均入口径は、0.3μm以上10.5μm以下である。これにより、積層セラミックコンデンサ1を部品内蔵基板や高密度パッケージなどに埋め込むような用途で使用する場合であっても、外部電極40と積層体10との密着強度を確保することが可能となる。また、部品内蔵基板や高密度パッケージに使用される樹脂などの封止剤と積層体10との表面との間においても、アンカー効果により密着強度を向上させることができる。
(17)本実施形態の積層セラミックコンデンサ1において、第2の領域A2における、複数の凹部80の開口部が占める面積率は、52%以上である。これにより、部品内蔵基板や高密度パッケージに使用される樹脂などの封止剤と積層体10との表面との間においてもアンカー効果が高まり、密着強度を向上させることができる。
(18)本実施形態の積層セラミックコンデンサ1は、複数の第3の領域A3に加えて、第4の領域A4にも複数の凹部80が形成されており、第4の領域A4に形成された凹部80の壁面は、球面状曲面であり、第4の領域A4に形成された凹部80の平均入口径は、0.3μm以上10.5μm以下である。これにより、積層セラミックコンデンサ1を部品内蔵基板や高密度パッケージなどに埋め込むような用途で使用する場合であっても、外部電極40と積層体10との密着強度を確保することが可能となる。また、部品内蔵基板や高密度パッケージに使用される樹脂などの封止剤と積層体10との表面との間においても、アンカー効果により密着強度を向上させることができる。
(19)本実施形態の積層セラミックコンデンサ1において、第4の領域A4における、複数の凹部80の開口部が占める面積率は、52%以上である。これにより、部品内蔵基板や高密度パッケージに使用される樹脂などの封止剤と積層体10との表面との間においてもアンカー効果が高まり、密着強度を向上させることができる。
<第3実施形態>
以下、第3実施形態に係る積層セラミックコンデンサ1について説明する。なお、以下の説明において、第1実施形態と同じ構成については詳細な説明を省略する。図17は、本実施形態の積層セラミックコンデンサ101の外観斜視図である。図18は、上記実施形態の積層セラミックコンデンサ101を構成する積層体110の分解斜視図である。図19は、上記実施形態の積層セラミックコンデンサ101を構成する積層体110の外観斜視図である。図20Aは、図17に示す積層セラミックコンデンサ101を矢印XXAの方向に沿って第1の主面TS1側を見たときの矢視図である。図20Bは、図19に示す積層体110を矢印XXBの方向に沿って第1の主面TS1側を見たときの矢視図である。なお、図20A、図20Bについては、第3の側面WS1が図面下側となるように配置して示している。
本実施形態の積層セラミックコンデンサ101は、積層体110と、外部電極140の形状等の態様が、第1実施形態と異なる。
積層セラミックコンデンサ101は、積層体110と、外部電極140と、を有する。
図17~図20Bに示すように、積層体110は、積層方向Tに相対する第1の主面TS1および第2の主面TS2と、積層方向Tに直交する長さ方向Lに相対する第1の側面LS1および第2の側面LS2と、積層方向Tおよび長さ方向Lに直交する幅方向Wに相対する第3の側面WS1および第4の側面WS2と、を含む。
積層体110の寸法は、特に限定されないが、積層体10の長さ方向Lの寸法をL寸法、積層体10の幅方向Wの寸法をW寸法、積層体10の積層方向Tの寸法をT寸法とすると、L寸法が0.43mm以上0.73mm以下、かつ、0.85≦(W寸法)/(L寸法)≦1.0、かつ、T寸法が50μm以上90μm以下であることが好ましい。
なお、外部電極140を含む積層セラミックコンデンサ101の長さ方向Lの寸法をLC寸法、外部電極140を含む積層セラミックコンデンサ101の幅方向Wの寸法をWC寸法、外部電極140を含む積層セラミックコンデンサ101の積層方向Tの寸法をTC寸法とすると、LC寸法が0.45mm以上0.75mm以下、かつ、0.85≦(WC寸法)/(LC寸法)≦1.0、かつ、T寸法が70μm以上110μm以下であることが好ましい。
図18に示すように、積層体110は、内層部11と、積層方向Tにおいて内層部11を挟み込むように配置された第1の主面側外層部12および第2の主面側外層部13と、を有する。
内層部11は、複数の誘電体層120と、複数の内部電極層130と、を含む。内層部11は、積層方向Tにおいて、最も第1の主面TS1側に位置する内部電極層130から最も第2の主面TS2側に位置する内部電極層130までを含む。内層部11では、複数の内部電極層130が誘電体層120を介して対向して配置されている。
複数の内部電極層130は、複数の第1の内部電極層131および複数の第2の内部電極層132を有する。複数の第1の内部電極層131は、複数の誘電体層120上に配置されている。複数の第2の内部電極層132は、複数の誘電体層120上に配置されている。複数の第1の内部電極層131および複数の第2の内部電極層132は、積層体10の積層方向Tに誘電体層120を介して交互に配置されている。第1の内部電極層131および第2の内部電極層132は、誘電体層120を挟むようにして配置されている。
第1の内部電極層131は、第2の内部電極層132に対向する第1の対向部131Aと、第1の対向部131Aから第1の側面LS1および第3の側面WS1に引き出される第1の引き出し部131Bと、第1の対向部131Aから第2の側面LS2および第4の側面WS2に引き出される第2の引き出し部131Cと、を有している。第1の引き出し部131Bは、第1の側面LS1および第3の側面WS1に露出している。第2の引き出し部131Cは、第2の側面LS2および第4の側面WS2に露出している。
第2の内部電極層132は、第1の内部電極層131に対向する第2の対向部132Aと、第2の対向部132Aから第2の側面LS2および第3の側面WS1に引き出される第3の引き出し部132Bと、第2の対向部132Aから第1の側面LS1および第4の側面WS2に引き出される第4の引き出し部132Cと、を有している。第3の引き出し部132Bは、第2の側面LS2および第3の側面WS1に露出している。第4の引き出し部132Cは、第1の側面LS1および第4の側面WS2に露出している。
本実施形態では、第1の対向部131Aと第2の対向部132Aが誘電体層120を介して対向することにより容量が形成され、コンデンサの特性が発現する。
第1の対向部131Aの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。第1の引出き出し部131Bおよび第2の引き出し部131Bの形状は、特に限定されないが、第1の対向部131Aと一部が重なるような矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。
第2の対向部132Aの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。第3の引出き出し部132Bおよび第4の引き出し部132Bの形状は、特に限定されないが、第2の対向部132Aと一部が重なるような矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。
第1の主面側外層部12は、積層体110の第1の主面TS1側に位置する。第1の主面側外層部12は、第1の主面TS1と最も第1の主面TS1に近い内部電極層130との間に位置する複数の誘電体層120の集合体である。
第2の主面側外層部13は、積層体110の第2の主面TS2側に位置する。第2の主面側外層部13は、第2の主面TS2と最も第2の主面TS2に近い内部電極層130との間に位置する複数の誘電体層120の集合体である。
誘電体層120および内部電極層130の材料は、第1実施形態と同様の材料を用いることができる。なお、第1実施形態と同様、誘電体層に用いられるセラミック粒子の粒子径は、0.1μm以上1μm以下であることが好ましい。これにより、誘電体層の厚みを小さくすることができ、体積当たりの容量密度が大きい積層セラミックコンデンサを得ることができる。
外部電極140は、第1の外部電極140Aと、第2の外部電極140Bと、第3の外部電極140Cと、第4の外部電極140Dと、を有する。4つの外部電極140A、140B、140C、140Dは、積層方向Tに沿って第1の主面TS1または第2の主面TS2を見たときに、概ね四隅に分離された状態で配置されている。
第1の外部電極140Aは、積層体110上に配置されている。第1の外部電極140Aは、第1の側面LS1上および第3の側面WS1上から第1の主面TS1の一部および第2の主面TS2の一部にまで延びて配置されていることが好ましい。すなわち、第1の外部電極140Aは、第1の側面LS1の第3の側面WS1側の一部と、第3の側面WS1の第1の側面LS1側の一部と、第1の主面TS1の一部と、第2の主面TS2の一部に形成されていることが好ましい。なお、第1の外部電極140Aは、両主面ではなく、実装面となる第1の主面TS1の一部または第2の主面TS2の一部の片方に設けられていてもよい。言い換えれば、第1の外部電極140Aの断面形状がL字状であってもよい。
第2の外部電極140Bは、積層体110上に配置されている。第2の外部電極140Bは、第1の側面LS1上および第4の側面WS2上から第1の主面TS1の一部および第2の主面TS2の一部にまで延びて配置されていることが好ましい。すなわち、第2の外部電極140Bは、第1の側面LS1の第4の側面WS2側の一部と、第4の側面WS2の第1の側面LS1側の一部と、第1の主面TS1の一部と、第2の主面TS2の一部に形成されていることが好ましい。なお、第2の外部電極140Bは、両主面ではなく、実装面となる第1の主面TS1の一部または第2の主面TS2の一部の片方に設けられていてもよい。言い換えれば、第2の外部電極140Bの断面形状がL字状であってもよい。
第3の外部電極140Cは、積層体110上に配置されている。第3の外部電極140Cは、第2の側面LS2上および第3の側面WS1上から第1の主面TS1の一部および第2の主面TS2の一部にまで延びて配置されていることが好ましい。すなわち、第3の外部電極140Cは、第2の側面LS2の第3の側面WS1側の一部と、第3の側面WS1の第2の側面LS2側の一部と、第1の主面TS1の一部と、第2の主面TS2の一部に形成されていることが好ましい。なお、第3の外部電極140Cは、両主面ではなく、実装面となる第1の主面TS1の一部または第2の主面TS2の一部の片方に設けられていてもよい。言い換えれば、第3の外部電極140Cの断面形状がL字状であってもよい。
第4の外部電極140Dは、積層体110上に配置されている。第4の外部電極140Dは、第2の側面LS2上および第4の側面WS2上から第1の主面TS1の一部および第2の主面TS2の一部にまで延びて配置されていることが好ましい。すなわち、第2の外部電極140Bは、第2の側面LS2の第4の側面WS2側の一部と、第4の側面WS2の第2の側面LS2側の一部と、第1の主面TS1の一部と、第2の主面TS2の一部に形成されていることが好ましい。なお、第4の外部電極140Dは、両主面ではなく、実装面となる第1の主面TS1の一部または第2の主面TS2の一部の片方に設けられていてもよい。言い換えれば、第4の外部電極140Dの断面形状がL字状であってもよい。
図20Bに示すように、積層体110の第1の主面TS1は、複数の外部電極140としての第1の外部電極140A、第2の外部電極140B、第3の外部電極140Cおよび第4の外部電極140Dに覆われる複数の第1の領域A1を有する。また、積層体110の第1の主面TS1は、複数の外部電極140としての第1の外部電極140A、第2の外部電極140B、第3の外部電極140Cおよび第4の外部電極140Dから露出する第2の領域A2を有する。
本実施形態においては、複数の第1の領域A1は、第1の外部電極140A、第2の外部電極140B、第3の外部電極140Cおよび第4の外部電極140Dのそれぞれに覆われる、分離された4つの領域を有する。そして、第2の領域A2は、複数の第1の領域A1を分離するように、複数の第1の領域A1の間に配置されている。
そして、本実施形態においても、積層体110の第1の主面TS1上の複数の第1の領域A1には、第1実施形態に示される、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されている。よって、外部電極140と積層体110との間のアンカー効果を確保し、外部電極140と積層体110との密着強度を高めることができる。その結果、積層セラミックコンデンサ101の耐湿性の低下を抑制することができる。なお、本実施形態においても、第1の領域A1における、複数の凹部80の開口部が占める面積率Rは、52%以上であること好ましい。なお、凹部80の深さ等の他の態様についても第1実施形態と同様であることが好ましい。
そして、第2実施形態と同様、積層体110の第1の主面TS1上の第2の領域A2にも、第1の領域A1に形成された凹部と同様の、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されていてもよい。これにより、第2実施形態と同様の効果を得ることができる。
なお、本実施形態においても、図19に示すように、積層体110の第2の主面TS2は、複数の外部電極140に覆われる複数の第3の領域A3を有する。また、積層体110の第2の主面TS2は、複数の外部電極140から露出する第4の領域A4を有する。ここで、第3の領域A3にも、第1実施形態の変形例で説明されたように、第1の領域A1に形成された凹部と同様の、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されていてもよい。また、第4の領域A4にも、第2実施形態で説明されたように、第1の領域A1に形成された凹部と同様の、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されていてもよい。
以下、本実施形態の積層セラミックコンデンサ101の第1変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図21は、本実施形態の第1変形例の積層セラミックコンデンサ101の外観斜視図であり、図17に対応する図である。
本変形例においては、外部電極140の形状が、上記実施形態とは異なる。
本変形例においては、複数の外部電極140が、第1の主面TS1の一部に配置されている一方、第2の主面TS2には配置されていない。すなわち、本変形例の複数の外部電極は、その断面形状がL字状となっている。
第1の外部電極140Aは、第1の側面LS1上および第3の側面WS1上から第1の主面TS1の一部にまで延びて配置されている。
第2の外部電極140Bは、第1の側面LS1上および第4の側面WS2上から第1の主面TS1の一部にまで延びて配置されている。
第3の外部電極140Cは、第2の側面LS2上および第3の側面WS1上から第1の主面TS1の一部にまで延びて配置されている。
第4の外部電極140Dは、第2の側面LS2上および第4の側面WS2上から第1の主面TS1の一部にまで延びて配置されている。
そして、本変形例においても、積層体110の第1の主面TS1上の複数の第1の領域A1には、第1実施形態に示される、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されている。よって、外部電極140と積層体110との間のアンカー効果を確保し、外部電極140と積層体110との密着強度を高めることができる。その結果、積層セラミックコンデンサ101の耐湿性の低下を抑制することができる。なお、本実施形態においても、第1の領域A1における、複数の凹部80の開口部が占める面積率Rは、52%以上であること好ましい。なお、凹部80の深さ等の他の態様についても第1実施形態と同様であることが好ましい。
以下、本実施形態の積層セラミックコンデンサ101の第2変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図22は、本実施形態の第2変形例の積層セラミックコンデンサ101の外観斜視図であり、図17に対応する図である。図23は、本変形例の積層セラミックコンデンサ101を構成する積層体110の分解斜視図であり、図18に対応する図である。
本変形例においては、内部電極層130および外部電極140の形状が、上記実施形態とは異なる。
複数の内部電極層130は、複数の第1の内部電極層131および複数の第2の内部電極層132を有する。
第1の内部電極層131は、第1の引出部131Bによって積層体110の第1の側面LS1に引き出され、第2の引出部131Cによって積層体110の第2の側面LS2に引き出される。より詳細には、第1の引出部131Bは、積層体110の第3の側面WS1側の第1の側面LS1に引き出され、第2の引出部131Cは、積層体110の第4の側面WS2側の第2の側面LS2に引き出される。なお、第1の内部電極層131は、積層体110の第3の側面WS1および第4の側面WS2には露出していない。
第2の内部電極層132は、第3の引出部132Bによって積層体110の第1の側面LS1に引き出され、第4の引出部132Cによって積層体の第2の側面LS2に引き出される。より詳細には、第3の引出部132Bは、積層体110の第4の側面WS2側の第1の側面LS1に引き出され、第4の引出部132Cは、積層体110の第3の側面WS1側の第2の側面LS2に引き出される。なお、第2の内部電極層132は、積層体110の第3の側面WS1および第4の側面WS2には露出していない。
第1の外部電極140Aは、第3の側面WS1上において切り欠き140ASが設けられている。
第2の外部電極140Bは、第4の側面WS2上において切り欠き140BSが設けられている。
第3の外部電極140Cは、第3の側面WS1上において切り欠き140CSが設けられている。
第4の外部電極140Dは、第4の側面WS2上において切り欠き140DSが設けられている。
なお、第1の内部電極層131の第1の引出部131Bは、第1の側面LS1、第2の側面LS2、第3の側面WS1および第4の側面WS2のうちの1つの側面に引き出されていてもよい。この場合、第1の内部電極層131の第2の引出部131Cは、第1の引出部131Bが引き出されている側面以外の1つの側面に引き出されていてもよい。
また、第2の内部電極層132の第3の引出部132Bは、第1の側面LS1、第2の側面LS2、第3の側面WS1および第4の側面WS2のうちの1つの側面に引き出されていてもよい。この場合、第2の内部電極層132の第4の引出部132Cは、第3の引出部132Bが引き出されている側面以外の1つの側面に引き出されていてもよい。
なお、積層セラミックコンデンサ1を積層方向Tから見たとき、第1の内部電極層131の第1の引出部131Bと第2の引出部131Cとを結ぶ直線と、第2の内部電極層132の第3の引出部132Bと第4の引出部132Cとを結ぶ直線は、交差することが好ましい。
さらに、積層体10の4つの側面LS1、LS2、LS3、LS4において、第1の内部電極層131の第1の引出部131Bと第2の内部電極層132の第4の引出部132Cとは対向する位置に引き出され、第1の内部電極層131の第2の引出部131Cと第2の内部電極層132の第3の引出部132Bとは対向する位置に引き出されることが好ましい。
そして、本変形例においても、積層体110の第1の主面TS1上の複数の第1の領域A1には、第1実施形態に示される、平均入口径が0.3μm以上10.5μm以下の、球面状曲面を有する複数の凹部80が形成されている。よって、外部電極140と積層体110との間のアンカー効果を確保し、外部電極140と積層体110との密着強度を高めることができる。その結果、積層セラミックコンデンサ101の耐湿性の低下を抑制することができる。なお、本実施形態においても、第1の領域A1における、複数の凹部80の開口部が占める面積率Rは、52%以上であること好ましい。なお、凹部80の深さ等の他の態様についても第1実施形態と同様であることが好ましい。
本実施形態の積層セラミックコンデンサ101によれば、上記(1)~(19)に加えて、以下の効果を奏する。
(20)本実施形態の積層セラミックコンデンサ101において、複数の外部電極140は、第1の外部電極140Aと、第2の外部電極140Bと、第3の外部電極140Cと、第4の外部電極140Dと、を有し、第1の外部電極140Aは、少なくとも第1の主面TS1の一部、第1の側面LS1の一部および第3の側面WS1の一部に配置され、第2の外部電極140Bは、少なくとも第1の主面TS1の一部、第1の側面LS1の一部および第4の側面WS2の一部に配置され、第3の外部電極140Cは、少なくとも第1の主面TS1の一部、第2の側面LS2の一部および第3の側面WS1の一部に配置され、第4の外部電極140Dは、少なくとも第1の主面TS1の一部、第2の側面LS2の一部および第4の側面WS2の一部に配置され、複数の第1の領域A1は、第1の外部電極140Aに覆われる領域と、第2の外部電極140Bに覆われる領域と、第3の外部電極140Cに覆われる領域と、第4の外部電極140Dに覆われる領域と、を含む。このような4つの外部電極40を有する積層セラミックコンデンサにおいても、本開示の効果を得ることができる。
<実験例>
上述の製造方法にしたがって、実験例のサンプルとして積層セラミックコンデンサを作製し、耐湿信頼性試験および抗折試験を行った。
1.積層セラミックコンデンサの製造
実施例のサンプルとして、第1実施形態の製造方法にしたがって、図1~図7に示す構造で以下の仕様の積層セラミックコンデンサを作製した。
・積層セラミックコンデンサの寸法:L×W×T=0.6mm×0.3mm×0.11mm
・誘電体層の材料(主成分):BaTiO3
・積層体の第1の領域A1には、球面状曲面を有する複数の凹部を形成
・複数の凹部の平均入口径:表1参照
・第1の領域A1における複数の凹部の開口部が占める面積率:表1参照
・内部電極層の材料:Ni
・外部電極の構造
・下地電極層:Ni/Cr合金を主成分とする薄膜層をスパッタリングにより形成
・めっき層:素体側からCuめっき層、Niめっき層、Snめっき層の3層構造
比較例のサンプルとして、積層体の第1の領域A1に複数の凹部を有さない積層セラミックコンデンサを作製した。複数の凹部を形成しない点以外においては、実施例のサンプルと同じ仕様で作製した。
2.測定および試験
次に、作製したサンプルについて、以下の測定方法および試験方法にしたがって測定および試験を行った。
(1)耐湿信頼性試験
各サンプルを、共晶半田を用いてガラスエポキシ基板に実装した。その後、各サンプルを、125℃、相対湿度95%RHの高温高湿槽内に投入し、3.2V、72時間の条件で耐湿加速試験を行った。絶縁抵抗値(IR値)が2桁以上低下したサンプルを、耐湿性が劣化したサンプルであると判断し、その個数をカウントした。
(2)抗折試験
ステンレス製の支持台およびステンレス製の押し棒を用いて、三点曲げ試験により試験を行った。支持点の間隔は0.5mmとした。先端がR=0.05mmの半球状の押し棒を用いた。支持台中央部にサンプルを乗せ、サンプルの上面(積層セラミックコンデンサの第2の主面)の中央部に押し棒を接触させた。押し棒に下向きの外力を印可し、サンプルが破断するか否かを確認した。外力の大きさは2.0N、測定個数は20個とし、破断したサンプルの個数をカウントした。破断したチップの個数が3個以下だと好ましく、0個だとさらに好ましい。
3.試験結果
表1に試験結果を示す。
表1に示されるように、比較例のサンプルと比較して、サンプル2~6、8~11の実施例について、良好な結果が得られた。すなわち、凹部の入口径が0.3μm以上10.5μm以下であれば、耐湿信頼性試験、抗折試験ともに、良好な結果が得られている。特に、凹部の入口径が0.3μm以上3.2μm以下であれば、耐湿信頼性試験、抗折試験ともに、バランスの取れた極めて良好な結果が得られている。
また、試験結果より、凹部の面積率、すなわち、第1の領域A1における複数の凹部の開口部が占める面積率が52%以上であることが好ましいことが分かる。凹部の面積率が26%の場合、凹部の面積率が52%以上の場合よりも、耐湿信頼性が劣る。但し、凹部の面積率が26%のサンプルであっても、比較例よりは耐湿信頼性が向上する効果は得られている。
以上の結果より、本開示のセラミックコンデンサは、外部電極と積層体との間においてアンカー効果が発生し、外部電極と積層体との密着強度を高めることができる。その結果、積層体と外部電極との界面から水分等が浸入を抑制することが可能となり、積層セラミックコンデンサの耐湿性の低下を抑制することができる。
本発明は、上記実施形態の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、上記実施形態において記載する個々の望ましい構成を2つ以上組み合わせたものもまた本発明である。