CN114664565A - 多层陶瓷电子组件和用于安装其的板 - Google Patents

多层陶瓷电子组件和用于安装其的板 Download PDF

Info

Publication number
CN114664565A
CN114664565A CN202111196010.3A CN202111196010A CN114664565A CN 114664565 A CN114664565 A CN 114664565A CN 202111196010 A CN202111196010 A CN 202111196010A CN 114664565 A CN114664565 A CN 114664565A
Authority
CN
China
Prior art keywords
electronic component
multilayer ceramic
ceramic electronic
capacitance forming
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111196010.3A
Other languages
English (en)
Inventor
权炳灿
李志勳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN114664565A publication Critical patent/CN114664565A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Abstract

本公开提供一种多层陶瓷电子组件和用于安装其的板。所述多层陶瓷电子组件包括：陶瓷主体，包括介电层以及第一内电极和第二内电极；第一外电极；以及第二外电极，其中，所述陶瓷主体包括：电容形成部，包括沿着第二方向堆叠以形成电容的所述第一内电极和所述第二内电极；第一边缘部；第二边缘部；第一覆盖部；以及第二覆盖部，其中，所述陶瓷主体在第一方向上的平均长度满足超过所述陶瓷主体在所述第二方向上的平均宽度a的1倍至小于所述陶瓷主体在所述第二方向上的平均宽度a的3倍的范围，其中，所述陶瓷主体在所述第二方向上的平均宽度a和所述陶瓷主体在所述第三方向上的平均高度b满足b>a的关系。

Description

多层陶瓷电子组件和用于安装其的板
本申请要求于2020年12月23日在韩国知识产权局提交的第10-2020-0182056号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层陶瓷电子组件和用于安装其的板。
背景技术
通常，使用陶瓷材料的电子组件(诸如电容器、电感器、压电元件、压敏电阻器或热敏电阻器等)可包括利用陶瓷材料制成的陶瓷主体、形成在主体内部的内电极以及安装在陶瓷主体的表面上以连接到内电极的外电极。
近年来，随着电子产品小型化和多功能化，片式组件也已经小型化并制造得高度功能化。因此，也需要多层陶瓷电子组件形成为具有小尺寸和高容量。
通常，介电层的面积形成为大于内电极的面积，使得边缘区域形成在内电极的除连接到外电极的部分之外的其余周围部分。然而，在这种情况下，当堆叠数十到数百个介电层时，介电层被拉伸以填充台阶，并且内电极也会弯曲。当内电极弯曲时，在相应部分中可能出现击穿电压(BDV)降低的问题。
为了解决该问题，最近使用了单独制备和附接片形状边缘部的方法。然而，当附接单独制造的片以形成边缘部时，存在边缘部与陶瓷主体之间可能发生分层的问题。
具体地，为了实现高电容，有必要增大内电极的叠置面积或增大堆叠的内电极的数量。然而，当内电极的叠置面积增大时，基板上被电子组件占据的面积增大，从而可能存在空间利用度和安装自由度降低的问题。另外，如果堆叠的内电极的数量增加，则应附接片形状边缘部的区域变宽，这增大了结合表面，在结合表面处，可能发生分层，并且可能发生边缘部的翘起(lifting)或张开(flaring)，从而可能存在以下问题：可靠性可能降低或者可能发生短路缺陷。
发明内容
本公开的一方面在于提供一种能够减少短路缺陷率的多层陶瓷电子组件及其安装板。
本公开的一方面在于提供一种用于改善防潮可靠性的多层陶瓷电子组件及其安装板。
本公开的一方面在于提供一种用于增大多层陶瓷电子组件的安装密度的多层陶瓷电子组件及其安装板。
本公开的一方面在于提供一种能够增大安装自由度的多层陶瓷电子组件及其安装板。
根据本公开的实施例，一种多层陶瓷电子组件包括：陶瓷主体，包括介电层以及设置为彼此相对的第一内电极和第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间；第一外电极，连接到所述第一内电极；以及第二外电极，连接到所述第二内电极，其中，所述陶瓷主体包括：电容形成部，包括在第一方向上彼此相对的第一表面和第二表面、在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第五表面和第六表面，并且所述电容形成部包括沿着所述第二方向堆叠以形成电容的所述第一内电极和所述第二内电极；第一边缘部，设置在所述电容形成部的所述第三表面上；第二边缘部，设置在所述电容形成部的所述第四表面上；以及第一覆盖部和第二覆盖部，分别设置在所述电容形成部、所述第一边缘部和所述第二边缘部在所述第三方向上的两个表面上，其中，所述陶瓷主体在所述第一方向上的平均长度在大于所述陶瓷主体在所述第二方向上的平均宽度a的1倍至小于所述陶瓷主体在所述第二方向上的平均宽度a的3倍的范围内，并且所述陶瓷主体在所述第二方向上的平均宽度a和所述陶瓷主体在所述第三方向上的平均高度b满足b>a。
根据本公开的另一实施例，一种用于安装多层陶瓷电子组件的安装板包括：如上所述的多层陶瓷电子组件；板，第一电极焊盘和第二电极焊盘设置在所述板在所述第三方向上的一个表面上；以及焊料。
根据本公开的另一实施例，一种多层陶瓷电子组件包括：陶瓷主体，包括介电层以及设置为彼此相对的第一内电极和第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间。所述陶瓷主体包括电容形成部，所述电容形成部包括在第一方向上彼此相对的第一表面和第二表面、在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第五表面和第六表面，并且所述电容形成部包括沿着所述第二方向堆叠以形成电容的所述第一内电极和所述第二内电极。所述陶瓷主体在所述第一方向上的长度在大于所述陶瓷主体在所述第二方向上的宽度的1倍至小于所述陶瓷主体在所述第二方向上的宽度的3倍的范围内，所述陶瓷主体在所述第三方向上的高度大于所述陶瓷主体在所述第二方向上的宽度。
附图说明
通过结合附图以及以下具体实施方式，本公开的以上和其他方面、特征和优点将被更清楚地理解，其中：
图1是根据本公开的实施例的多层陶瓷电子组件的示意性立体图；
图2是示意性示出图1的陶瓷主体的立体图；
图3是示出从图2的陶瓷主体去除了第一覆盖部和第二覆盖部的结构的立体图；
图4是示意性示出图2的电容形成部的立体图；
图5是沿着图1的线I-I'截取的截面图；
图6是沿着图1的线II-II'截取的截面图；
图7是示意性示出根据本公开的实施例的多层陶瓷电子组件的制造工艺的一部分的立体图；以及
图8是示意性示出根据本公开的实施例的用于安装多层陶瓷电子组件的安装板的立体图。
具体实施方式
在下文中，将参照附图详细描述本公开的实施例。然而，本公开可以以许多不同的形式例示，并且不应被解释为局限于在此阐述的具体实施例，而应理解为包括对本公开的实施例的各种修改、等同方案和/或替代方案。关于附图的描述，类似的附图标记可用于类似的组件。
在附图中，将省略不相关的描述以清楚地描述本公开，并且为了清楚地表述多个层和区域，厚度可被放大。将使用相同的附图标记来描述在相同构思的范围内具有相同功能的相同要素。在整个说明书中，除非另有特别说明，否则当组件被称为“包括”或“包含”时，意味着其还可包括其他组件，而不是排除其他组件。
在本说明书中，诸如“具有”、“可具有”、“包括”或“可包含”的表述可表示存在相应特征(例如，数字、功能、操作、组件等)，并不排除存在附加特征。
在该说明书中，构件设置“在”特定组件“上”不仅包括该构件设置为与该组件直接接触的情况，还包括另一组件设置在该组件与该构件之间的情况。
在本说明书中，诸如“A或B”、“A或/和B中的至少一个”、“A或/和B中的一个或更多个”等的表述可包括一起列出项的所有可能的组合。例如，“A或B”、“A和B中的至少一个”或者“A或B中的至少一个”可指的是包括以下情况：(1)至少一个A、(2)至少一个B或者(3)至少一个A和至少一个B两者。
在附图中，X方向可被定义为第一方向、L方向或长度方向，Y方向可被定义为第二方向、W方向或宽度方向，Z方向可被定义为第三方向、T方向或厚度方向。
本公开涉及一种多层陶瓷电子组件。图1至图6是示意性示出根据本公开的实施例的多层陶瓷电子组件的示图。参照图1至图6，根据本公开的实施例的多层陶瓷电子组件100包括：陶瓷主体110，包括介电层111以及设置为彼此相对的第一内电极121和第二内电极122，且介电层111介于第一内电极121与第二内电极122之间；第一外电极131，连接到第一内电极121；以及第二外电极132，连接到第二内电极122，其中，陶瓷主体110可包括：电容形成部130，包括在第一方向(X方向)上彼此相对的第一表面S1和第二表面S2、在第二方向(Y方向)上彼此相对的第三表面S3和第四表面S4以及在第三方向(Z方向)上彼此相对的第五表面S5和第六表面S6，并且电容形成部130包括沿着第二方向(Y方向)堆叠的第一内电极121和第二内电极122；第一边缘部112，设置在电容形成部130的第三表面S3上；第二边缘部113，设置在电容形成部130的第四表面S4上；以及第一覆盖部141和第二覆盖部142，分别设置在电容形成部130、第一边缘部112和第二边缘部113在第三方向(Z方向)上的两个表面上。
在这种情况下，陶瓷主体110在第二方向(Y方向)上的平均宽度a和陶瓷主体110在第三方向(Z方向)上的平均高度b可满足b>a，并且陶瓷主体110在第一方向(X方向)上的平均长度可满足超过陶瓷主体110在第二方向(Y方向)上的平均宽度a的1倍且小于陶瓷主体110在第二方向(Y方向)上的平均宽度a的3倍的范围。通常，为了增大多层陶瓷电子组件的电容，常常增加堆叠的内电极的数量。在这种情况下，如果介电层形成为比内电极宽以形成边缘部，则存在以下问题：随着堆叠的介电层的数量增加，可能发生由于内电极的台阶差引起的缺陷。
另一方面，当电容形成部形成为使得内电极暴露于侧表面并且陶瓷片附接在电容形成部的将内电极暴露的侧表面上以形成边缘部时，与陶瓷/陶瓷接触的面积相比，形成边缘部的陶瓷片与内电极接触的面积增大，因此，当烧结陶瓷和金属时，由于收缩行为的差异导致的缺陷的可能性增大。根据本公开的多层陶瓷电子组件100具有以下结构：陶瓷主体110在第三方向(Z方向)上的高度(例如，平均高度)b大于陶瓷主体110在第二方向(Y方向)上的宽度(例如，平均宽度)a，并且第一内电极121和第二内电极122沿着第二方向(Y方向)堆叠，使得第一内电极121和第二内电极122的叠置面积可增大以增大电容。此外，同时，通过减小附接到外表面以形成边缘部的陶瓷片与金属电极接触的面积，可有效地抑制边缘部的分层。
与本说明书中陶瓷主体110在第二方向(Y方向)上的平均宽度a类似，任意构件的“宽度”可以是在第二方向(Y方向)上测量的构件的宽度，并且可意味着从第二方向(Y方向)上的一个表面到第二方向(Y方向)上的另一表面的最短垂直距离。此外，任意构件的“平均宽度”可意味着在构件的10个位置处测量的宽度的算术平均值。具体地，平均宽度可以是相对于穿过构件的中心且垂直于X轴的切割面(Y-Z平面)在Z轴方向上的10个相等间隔的位置处测量的值的算术平均值。更具体地，为了减少误差，可测量除了与第三方向上的两个表面对应的区域之外的10个位置，并且可获得它们的平均值，在这种情况下，切割面可在Z轴方向上被划分为12个位置，之后可获得内部的10个位置的测量值的平均值，并且可获得它们的平均宽度。另外，与本说明书中的陶瓷主体110在第三方向(Z方向)上的平均高度b类似，任意构件的“高度”可以是在第三方向(Z方向)上测量的构件的高度，并且可意味着从第三方向(Z方向)上的一个表面到第三方向(Z方向)上的另一表面的最短垂直距离。此外，任意构件的“平均高度”可意味着在构件的10个位置处测量的高度的算术平均值。具体地，平均高度可以是相对于穿过构件的中心且垂直于X轴的切割面(Y-Z平面)在Y轴方向上的10个相等间隔的位置处测量的值的算术平均值。更具体地，为了减少误差，可测量除了与第二方向上的两个表面对应的区域之外的10个位置，并且可获得它们的平均值。在这种情况下，在切割面在Y轴方向上被划分为12个位置之后，可通过获得内部的10个位置的测量值来获得平均高度。与本说明书中陶瓷主体110在第一方向(X方向)上的平均长度类似，任意构件的“长度”可以是在第一方向(X方向)上测量的构件的长度，并且可意味着从第一方向(X方向)上的一个表面到第一方向(X方向)上的另一表面的最短垂直距离。此外，任意构件的“平均长度”可意味着在构件的10个位置处测量的长度的算术平均值。具体地，平均长度可以是相对于穿过构件的中心且垂直于Y轴的切割面(X-Z平面)在Z轴方向上的10个相等间隔的位置处测量的值的算术平均值。更具体地，为了减少误差，可测量除了与第三方向上的两个表面对应的区域之外的10个位置，并且可获得它们的平均值，在这种情况下，在切割面在Z轴方向上被划分为12个位置之后，可通过获得内部的10个位置的测量值的平均值来获得它们的平均长度。
当陶瓷主体110在第一方向(X方向)上的平均长度满足超过陶瓷主体110在第二方向(Y方向)上的平均宽度a的1倍且小于陶瓷主体110在第二方向(Y方向)上的平均宽度a的3倍的范围时，可增大在第二方向(Y方向)上彼此相对的内电极的叠置面积以确保足够的电容。另外，当陶瓷主体110在第二方向(Y方向)上的平均宽度a和陶瓷主体110在第三方向(Z方向)上的平均高度b满足b>a时，陶瓷主体110在第三方向(Z方向)上的尺寸可大于第二方向(Y方向)上的尺寸，例如，陶瓷主体110可具有厚度大于宽度的结构。
在本公开的一个示例中，多层陶瓷电子组件的陶瓷主体110在第一方向(X方向)上的平均长度可超过陶瓷主体110在第二方向(Y方向)上的平均宽度a的1.0倍、1.2倍、1.4倍、1.6倍或者1.8倍，并且可小于平均宽度a的3.0倍、2.6倍、2.4倍或者2.2倍，但不限于此。
在一个示例中，本公开的多层陶瓷电子组件100的陶瓷主体110在第二方向(Y方向)上的平均宽度a和陶瓷主体110在第三方向(Z方向)上的平均高度b可满足b≥1.2×a。也就是说，b可大于或等于a的1.2倍。b可大于或等于a的1.20倍、1.21倍、1.22倍、1.23倍、1.24倍或者1.25倍，并且其上限可没有特别限制，但可例如小于或等于a的10倍。常规的多层陶瓷电子组件的结构通常为陶瓷主体的宽度和高度相同。另一方面，当陶瓷主体110在第二方向(Y方向)上的平均宽度a和陶瓷主体110在第三方向(Z方向)上的平均高度b满足该示例的范围时，可改善防潮可靠性，同时增大多层陶瓷电子组件100的电容。
在本公开的实施例中，本公开的陶瓷主体在第三方向上的两个表面中的任意一个表面可以是用于外部板的安装表面。当根据本公开的多层陶瓷电子组件安装在外部板上时，安装表面可意味着陶瓷主体的位于最靠近外部板的一个表面。
根据本公开的多层陶瓷电子组件100的陶瓷主体110可包括电容形成部130。
对电容形成部130的具体形状没有特别限制，但如图所示，电容形成部130可具有六面体形状或类似形状。由于在烧结工艺期间在电容形成部130中包括的陶瓷粉末的收缩，电容形成部130可具有大致六面体的形状，但不是具有完整直线的六面体形状。如果需要，可对电容形成部130进行倒圆处理，使得拐角不成角度。倒圆处理可使用例如滚筒抛光(barrel polishing)，但不限于此。
在根据本公开的多层陶瓷电子组件的电容形成部130中，介电层111、第一内电极121和第二内电极122可交替堆叠。介电层111、第一内电极121和第二内电极122可沿着第二方向(Y方向)堆叠。根据本公开的多层陶瓷电子组件100的第一内电极121和第二内电极122沿着第二方向(Y方向)堆叠，这可意味着第一内电极121和第二内电极122沿着宽度方向堆叠，并且第一内电极121和第二内电极122形成为均暴露于电容形成部130在第三方向(Z方向)上的两个表面。在以上结构中，电容形成部130在第三方向(Z方向)上的一个表面可以是用于安装在外部板上的安装表面，在这种情况下，第一内电极121和第二内电极122可设置为垂直于安装表面的形式。形成电容形成部130的多个介电层111处于烧结状态，并且相邻介电层111之间的边界可一体化到在不使用扫描电子显微镜(SEM)的情况下难以确定该边界这样的程度。
根据本公开的实施例，用于形成介电层111的原料没有特别限制，只要可获得足够的静电电容即可。例如，可使用钛酸钡基材料、铅复合钙钛矿基材料、钛酸锶基材料等，或者可使用由(Ba1-xCax)(Ti1-y(Zr,Sn,Hf)y)O3(其中，0≤x≤1，0≤y≤0.5)表示的成分。另外，根据本公开的目的，可将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到诸如钛酸钡(BaTiO3)的粉末作为用于形成介电层111的材料。
介电层111可通过以下方法形成：根据需要将添加剂添加到包含上述材料的浆料，并将其涂覆在载体膜上并干燥以制备多个陶瓷片。陶瓷片可通过刮刀法将浆料制造成具有几μm厚度的片形状而形成，但不限于此。
在一个示例中，介电层111的平均厚度可小于或等于0.4μm。介电层111的平均厚度可以是在烧结的介电层111的五个不同位置测量的值的平均值。介电层111的平均厚度的下限没有特别限制，但可以是例如大于或等于0.01μm。
第一内电极121和第二内电极122可堆叠为使得端表面暴露于电容形成部130的端部。具体地，第一内电极121和第二内电极122可分别暴露于电容形成部130在第一方向(X方向)上的两个表面，第一内电极121可暴露于电容形成部130的第一表面S1，第二内电极122可暴露于第二表面S2。
用于形成第一内电极121和第二内电极122的材料没有特别限制，例如，可使用包括银(Ag)、钯(Pd)、金(Au)、铂(Pt)、镍(Ni)、铜(Cu)、锡(Sn)、钨(W)、钛(Ti)及它们的合金中的一种或更多种的导电膏形成。
电容形成部130可通过沿着第二方向(Y方向)交替堆叠其上印刷有第一内电极121的陶瓷片和其上印刷有第二内电极122的陶瓷片来形成。第一内电极121和第二内电极122的印刷方法可以是丝网印刷法或凹版印刷法，但不限于此。
第一内电极121和第二内电极122的平均厚度可小于或等于0.4μm。内电极的平均厚度可以是在烧结的内电极的五个不同位置处测量的值的平均值。第一内电极和第二内电极的平均厚度的下限没有特别限制，但可例如大于或等于0.01μm。
根据本公开的多层陶瓷电子组件100的陶瓷主体110可包括分别设置在电容形成部130在第二方向(Y方向)上的两个表面上的第一边缘部112和第二边缘部113。第一边缘部112可设置在电容形成部130的第三表面S3上，并且可设置为覆盖电容形成部130的第三表面S3的至少一部分。第二边缘部113可设置在电容形成部130的第四表面S4上，并且可设置为覆盖电容形成部130的第四表面S4的至少一部分。在本说明书中，任意构件设置为覆盖电容形成部130，这可意味着电容形成部130的被该构件覆盖的一部分不暴露到外部。第一边缘部112和第二边缘部113可设置在电容形成部130在第二方向(Y方向)上的两个表面上，并且可设置在第一内电极121和第二内电极122在堆叠方向(Y方向)上的两个最外内电极上。也就是说，第一边缘部112和第二边缘部113的与电容形成部130接触的表面可设置为与第一内电极121和第二内电极122平行。
例如，本公开的多层陶瓷电子组件100的陶瓷主体110中包括的第一边缘部112和第二边缘部113在第三方向(Z方向)上的平均高度(x)与电容形成部130在第三方向(Z方向)上的平均高度(y)的偏差(|x-y|/y)可小于或等于5％。陶瓷主体110中包括的第一边缘部112和第二边缘部113在第三方向(Z方向)上的平均高度(x)与陶瓷主体110的电容形成部130在第三方向(Z方向)上的平均高度(y)的偏差(|x-y|/y)可小于或等于5％、小于或等于4％或者小于或等于3％，并且下限没有特别限制，例如，可大于或等于0％。当偏差(|x-y|/y)为0％时，可意味着第一边缘部112和第二边缘部113的平均高度与电容形成部130的平均高度相同，并且可意味着第一边缘部112和第二边缘部113设置为在第三方向(Z方向)上全部覆盖电容形成部130。第一边缘部112和第二边缘部113的平均高度与电容形成部130的平均高度相同可不仅意味着完全相同，而且还具有包括误差的范围的概念，例如，可意味着偏差在0.5％内。
在一个示例中，根据本公开的多层陶瓷电子组件100的第一内电极121和/或第二内电极122可在第二方向(Y方向)上暴露于电容形成部130。第一内电极121和/或第二内电极122在第二方向(Y方向)上暴露于电容形成部130，这可意味着第一内电极121和/或第二内电极122设置在电容形成部130(其中介电层111以及第一内电极121和第二内电极122沿着第二方向(Y方向)堆叠)的最外区域上。在这种情况下，上述第一边缘部112和/或第二边缘部113可设置为与第一内电极121或第二内电极122直接接触。如在该示例中，即使第一内电极121和/或第二内电极122设置为在第二方向(Y方向)上暴露于电容形成部130，第一内电极121和第二内电极122也可通过第一边缘部和第二边缘部不暴露在陶瓷主体110的外部。因此，介电层111可不设置于在堆叠方向上的最外第一内电极121和/或最外第二内电极122的最外表面上，并且内电极暴露于电容形成部130的最外区域，从而可使有效电容最大化。
根据本公开的实施例，根据本公开的多层陶瓷电子组件的陶瓷主体110可包括：电容形成部130；以及第一覆盖部141和第二覆盖部142，分别设置在电容形成部130在第三方向(Z方向)上的两个表面上。在根据本公开的多层陶瓷电子组件100的电容形成部130中，第一内电极121和第二内电极122可沿着第二方向(Y方向)堆叠，且介电层111介于第一内电极121与第二内电极122之间。
第一内电极121可暴露到电容形成部130的第一表面S1、第五表面S5和第六表面S6。暴露到电容形成部130的第一表面S1的第一内电极121可连接到稍后将描述的第一外电极131，并且第一内电极121不暴露到电容形成部130的第二表面S2。另外，第二内电极122可暴露到电容形成部130的第二表面S2、第五表面S5和第六表面S6。暴露到电容形成部130的第二表面S2的第二内电极122可连接到稍后将描述的第二外电极132，并且第二内电极122不暴露到电容形成部130的第一表面S1。
在以上实施例中，第一覆盖部141和第二覆盖部142可设置为与介电层111、第一内电极121和第二内电极122接触。图2是示出其中设置有电容形成部、第一边缘部、第二边缘部、第一覆盖部和第二覆盖部的陶瓷主体的示图，图3是示出其中第一边缘部和第二边缘部设置在电容形成部在第二方向(Y方向)上的两个表面上的结构的示图。参照图2和图3，根据本公开的多层陶瓷电子组件100的第一内电极121可暴露于电容形成部130的第一表面S1、第五表面S5和第六表面S6，第二内电极122可暴露于电容形成部130的第二表面S2、第五表面S5和第六表面S6。第一覆盖部141可设置为与暴露于电容形成部130的第五表面S5的第一内电极121和第二内电极122接触，第二覆盖部142可设置为与暴露于电容形成部130的第六表面S6的第一内电极121和第二内电极122接触。
在一个示例中，第一边缘部112可设置在本公开的多层陶瓷电子组件100的电容形成部130的第三表面S3上，第二边缘部113可设置在第四表面S4上。另外，参照图2，根据本实施例的多层陶瓷电子组件100的陶瓷主体110的第一覆盖部141可设置为与电容形成部130、第一边缘部112和第二边缘部113在第三方向(Z方向)上的一个表面接触，第二覆盖部142可设置为与电容形成部130、第一边缘部112和第二边缘部113在第三方向(Z方向)上的另一表面接触。也就是说，以上实施例的陶瓷主体110可具有这样的结构：在第一边缘部112和第二边缘部113首先附接到电容形成部130在第二方向(Y方向)上的两个表面之后，第一覆盖部141和第二覆盖部142分别附接到电容形成部130、第一边缘部112和第二边缘部113在第三方向(Z方向)上的两个表面。
在一个示例中，陶瓷主体110可包括第一覆盖部141分别与第一边缘部112和第二边缘部113接触的界面以及第二覆盖部142分别与第一边缘部112和第二边缘部113接触的界面。在本说明书中，术语“界面”可意味着彼此接触的两个层彼此可区分的表面。可区分的状态可意味着两个层由于物理差异、化学差异和/或简单的光学差异而被区分。界面可通过扫描电子显微镜(SEM)在视觉上确认，但不限于此。当难以在视觉上确认时，可通过对第一覆盖部141、第二覆盖部142、第一边缘部112和第二边缘部113的物理性能分析来确认界面。
在以上示例中，第一覆盖部141与第一边缘部112接触的界面和第一覆盖部141与第二边缘部113接触的界面可设置在与电容形成部130的第五表面S5相同的平面上，第二覆盖部142与第一边缘部112接触的界面和第二覆盖部142与第二边缘部113接触的界面可设置在与电容形成部130的第六表面S6相同的平面上。参照图2和图6，根据本示例的多层陶瓷电子组件100的第一覆盖部141与第一边缘部112接触的界面和第一覆盖部141与第二边缘部113接触的界面可设置在与电容形成部130的第五表面S5相同的平面上，第二覆盖部142与第一边缘部112接触的界面和第二覆盖部142与第二边缘部113接触的界面可设置在与电容形成部130的第六表面S6相同的平面上。界面设置在与电容形成部130的任意一个表面相同的平面上，这不仅可意味着严格意义上的相同平面，而且可包括界面与电容形成部130的任意一个表面之间的角度在特定范围内的情况。例如，角度的范围可意味着小于或等于10°的角度，并且其下限没有特别限制，但可例如大于或等于0°。界面与电容形成部130的任意一个表面之间的角度可通过以下方式得到：在界面与电容形成部130的任意一个表面相交的直线上任意取五个位置，在该五个位置处测量角度，并对它们取平均值。
第一边缘部112、第二边缘部113、第一覆盖部141和第二覆盖部142可包括陶瓷材料，例如，钛酸钡(BaTiO3)基陶瓷材料。
第一边缘部112、第二边缘部113、第一覆盖部141和第二覆盖部142可分别通过堆叠单个介电层或者两个或更多个介电层来形成，并且可基本上用于防止由于物理应力或化学应力对内电极的损坏。
在本公开的实施例中，根据本公开的多层陶瓷电子组件100的第一边缘部112、第二边缘部113、第一覆盖部141和第二覆盖部142可包括具有与电容形成部130的介电层111的组成类似的组成的陶瓷成分作为主成分。在本说明书中，术语“主成分”可意味着与其他成分相比占据相对大的重量比的成分，并且可意味着基于整个组合物或整个介电层的重量大于或等于50重量％的成分。另外，术语“副成分”可意味着与其他成分相比占据相对小的重量比的成分，并且可意味着基于整个组合物或整个介电层的重量小于50重量％的成分。
主成分可以是由(Ba1-xCax)(Ti1-y(Zr,Sn,Hf)y)O3(其中，0≤x≤1，0≤y≤0.5)表示的成分。主成分可以是例如其中Ca、Zr、Sn和/或Hf部分溶在BaTiO3中的化学品。在以上组成式中，x可在大于或等于0且小于或等于1的范围内，y可在大于或等于0且小于或等于0.5的范围内，但不限于此。例如，当以上组成式中的x为0且y为0时，主成分可以是BaTiO3。
在一个示例中，根据本公开的多层陶瓷电子组件100的第一边缘部112、第二边缘部113、第一覆盖部141和第二覆盖部142可包括从由钠(Na)、锂(Li)和硼(B)组成的组中选择的一种或更多种作为副成分。在本公开的另一示例中，根据本公开的多层陶瓷电子组件100的第一边缘部112、第二边缘部113、第一覆盖部141和第二覆盖部142可包括镁(Mg)作为副成分。如上所述，通过调节第一边缘部112、第二边缘部113、第一覆盖部141和第二覆盖部142的副成分的含量，可调节第一边缘部112、第二边缘部113、第一覆盖部141和第二覆盖部142的密度，从而可改善防潮性。
第一边缘部112、第二边缘部113、第一覆盖部141和第二覆盖部142可分别形成为具有相同的组成，但可根据需要修改。例如，第一边缘部112和第二边缘部113可形成为具有相同的组成，第一覆盖部141和第二覆盖部142可形成为具有相同的组成。第一边缘部112、第二边缘部113、第一覆盖部141和第二覆盖部142可形成为具有不同的组成。另外，第一边缘部112、第二边缘部113、第一覆盖部141和第二覆盖部142可形成为具有与电容形成部的介电层的组成不同的组成，但不限于此。
图7是示意性示出制造该结构的工艺的示意图。参照图7，在首先形成电容形成部130之后，将形成第一边缘部112和第二边缘部113的两个陶瓷片附接到电容形成部130，此后，可附接形成第一覆盖部141和第二覆盖部142的两个陶瓷片，但不限于此。具体地，在本实施例的多层陶瓷电子组件100中，可首先将第一边缘部112和第二边缘部113附接到电容形成部130，之后可附接第一覆盖部141和第二覆盖部142。因此，第一覆盖部141可设置为与暴露于第五表面S5的第一内电极121和第二内电极122接触，同时可设置为与分别设置在电容形成部130的第三表面S3和第四表面S4上的第一边缘部112和第二边缘部113接触。另外，第二覆盖部142可设置为与暴露于电容形成部130的第六表面S6的第一内电极121和第二内电极122接触，同时可设置为与分别设置在电容形成部130的第三表面S3和第四表面S4上的第一边缘部112和第二边缘部113接触。
在根据本公开的实施例的多层陶瓷电子组件100中，第一外电极131和第二外电极132可设置在陶瓷主体110的外表面上。第一外电极131可连接到第一内电极121，第二外电极132可连接到第二内电极122。在这种情况下，第一外电极131可设置在多层陶瓷电子组件100的电容形成部130的第一表面S1上，第二外电极132可设置在电容形成部130的第二表面S2上。
在一个示例中，根据本公开的多层陶瓷电子组件100的第一外电极131的至少一部分可设置为延伸到电容形成部130的第三表面S3、第四表面S4、第五表面S5和第六表面S6上方。另外，第二外电极132的至少一部分可设置为延伸到电容形成部130的第三表面S3、第四表面S4、第五表面S5和第六表面S6上方。在这种情况下，第一外电极131和第二外电极132可设置为彼此间隔开。第一外电极131和/或第二外电极132的至少一部分设置为延伸到电容形成部130的第三表面S3、第四表面S4、第五表面S5和第六表面S6上方，延伸部可用作所谓的带部，并且可用于改善根据本公开的多层陶瓷电子组件100的安装强度并防止根据本公开的多层陶瓷电子组件100的水分渗透。
第一外电极131和第二外电极132可以是包括导电金属和玻璃的烧结电极。导电金属可包括例如镍(Ni)、铜(Cu)、锡(Sn)、钯(Pd)、铂(Pt)、铁(Fe)、金(Au)、银(Ag)、钨(W)、钛(Ti)、铅(Pb)及它们的合金中的一种或更多种。玻璃可以是从由氧化硅、氧化硼、氧化铝、过渡金属氧化物、碱金属氧化物和碱土金属氧化物中选择的一种或更多种。过渡金属可从由锌(Zn)、钛(Ti)、铜(Cu)、钒(V)、锰(Mn)、铁(Fe)和镍(Ni)组成的组中选择，碱金属可从由锂(Li)、钠(Na)和钾(K)组成的组中选择，碱土金属可以是从由镁(Mg)、钙(Ca)、锶(Sr)和钡(Ba)组成的组中选择的一种或更多种。
作为示例，第一外电极131和第二外电极132可通过以下方式形成：将陶瓷主体浸入包含导电金属的导电膏中之后烧结该导电膏，或者通过丝网印刷法、凹版印刷法等将导电膏印刷在陶瓷主体的表面上并烧结该导电膏。另外，可使用其中将导电膏涂覆到陶瓷主体的表面或者将通过干燥导电膏获得的干膜转印到陶瓷主体之后烧结该导电膏或干膜的方法，但不限于此。例如，可通过除了上述方法之外的各种方法在陶瓷主体上形成导电膏之后烧结该导电膏来形成第一外电极131和第二外电极132。
在一个示例中，根据本公开的多层陶瓷电子组件100还可包括分别设置在第一外电极131和第二外电极132上的镀层。镀层可包括从由铜(Cu)、镍(Ni)、锡(Sn)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)、钨(W)、钛(Ti)、铅(Pb)及它们的合金组成的组中选择的一种或更多种，但不限于此。镀层可利用单个层或多个层形成，并且可通过溅射或电镀形成，但不限于此。
本公开还涉及一种多层陶瓷电子组件的安装板200。
图8是示意性示出根据本公开的实施例的用于安装多层陶瓷电子组件的安装板的立体图。参照图8，根据本公开的多层陶瓷电子组件的安装板200包括：多层陶瓷电子组件100，包括陶瓷主体110、第一外电极131和第二外电极132，陶瓷主体110包括介电层111以及设置为彼此相对的第一内电极121和第二内电极122，且介电层111介于第一内电极121与第二内电极122之间，第一外电极131连接到第一内电极121，第二外电极132连接到第二内电极122，其中，陶瓷主体110还包括电容形成部130、第一边缘部112、第二边缘部113、第一覆盖部141和第二覆盖部142，电容形成部130包括在第一方向(X方向)上彼此相对的第一表面S1和第二表面S2、在第二方向(Y方向)上彼此相对的第三表面S3和第四表面S4以及在第三方向(Z方向)上彼此相对的第五表面S5和第六表面S6，并且电容形成部130包括沿着第二方向(Y方向)堆叠的第一内电极121和第二内电极122，第一边缘部112设置在电容形成部130的第三表面S3上，第二边缘部113设置在电容形成部130的第四表面S4上，第一覆盖部141和第二覆盖部142分别设置在电容形成部130、第一边缘部112和第二边缘部113在第三方向(Z方向)上的两个表面上；板201，第一电极焊盘210和第二电极焊盘220设置在板201在第三方向(Z方向)上的一个表面上；以及焊料230，其中，陶瓷主体110在第一方向上的平均长度满足超过陶瓷主体110在第二方向上的平均宽度a的1倍且小于陶瓷主体110在第二方向上的平均宽度a的3倍的范围，并且陶瓷主体110在第二方向(Y方向)上的平均宽度a和陶瓷主体110在第三方向(Z方向)上的平均高度b可满足b>a。
在一个示例中，根据本公开的多层陶瓷电子组件的安装板200的第一内电极121和第二内电极122可垂直地设置在板201上。
在根据本公开的多层陶瓷电子组件的安装板200中，陶瓷主体110在第二方向(Y方向)上的宽度(例如，平均宽度)a和陶瓷主体110在第三方向(Z方向)上的高度(例如，平均高度)b可满足b≥1.2×a。
由于设置在多层陶瓷电子组件的安装板200上的多层陶瓷电子组件100与上述相同，因此将省略对其的描述。
<试验示例>
为了测试根据本公开的多层陶瓷电子组件的可靠性和缺陷率，分别制造如下表1中所示的四个批次中的每个批次的200个原型样品，原型样品的陶瓷主体的尺寸如下表1中所示。将内电极相对于安装表面垂直地设置，形成第一边缘部和第二边缘部，之后形成第一覆盖部和第二覆盖部的结构应用于原型样品。作为比较示例，使用现有产品，现有产品的陶瓷主体的尺寸与下表1中的尺寸相同，但具有相对于安装表面水平的内电极，并且在现有产品中，首先形成第一覆盖部和第二覆盖部，之后形成第一边缘部和第二边缘部。
[表1]
样品 L W T
第一批 0.4±0.1 0.2±0.1 0.3±0.15
第二批 0.6±0.1 0.3±0.1 0.5±0.15
第三批 1.0±0.3 0.5±0.2 0.8±0.3
第四批 1.6±0.3 0.8±0.2 1.0±0.3
(单位：mm)
[表2]
类别 测试样品的数量 边缘部的缺陷率(ppm)
比较示例 34500 3768
示例 800 0
表2是检查在所制造的片的边缘部中是否发生翘起或张开的结果。在示例中，对四个批次中的每个批次测试200个样品。在比较示例(常规产品)的情况下，发现了在边缘部中发生翘起或张开的产品，但在示例中，可确认在边缘部中没有发生翘起或张开的结果。
[表3]
Figure BDA0003303026310000161
Figure BDA0003303026310000171
表3示出了在85℃和相对湿度60％下施加2.8V电压6个小时之后，在85℃和相对湿度85％下施加2.8V电压12个小时，之后静置12个小时后的缺陷率。在示例中，对四个批次中的每个批次测试200个样品。
参照表3，可看出，与比较示例相比，示例中的缺陷率降低了33.3％。因此，可看出，根据本公开的多层陶瓷电子组件的防潮可靠性得到极大改善。
[表4]
类别 测试样品的数量 短路缺陷率(ppm)
比较示例 11490 88686
示例 400 60000
表4是检查在陶瓷坯片的切割工艺期间出现的短路缺陷率的结果。当切割陶瓷坯片时，由于切割面上的挤压现象(pressing phenomenon)，可能在内电极的端部处发生短路的缺陷。参照表4，可看出，与比较示例相比，在示例的情况下，短路缺陷率降低了32.35％。因此，可看出，与常规的产品相比，根据本公开的多层陶瓷电子组件具有显著改善的短路缺陷率。在示例中，对四个批次中的每个批次测试100个样品。
如上所述，根据本公开的各种效果之一，可减少多层陶瓷电子组件及其安装板中的短路的数量。
根据本公开的各种效果之一，可改善多层陶瓷电子组件及其安装板的防潮可靠性。
根据本公开的各种效果之一，可增大多层陶瓷电子组件的安装密度。
根据本公开的各种效果之一，可增大多层陶瓷电子组件及其安装板的安装自由度。
然而，本公开的各种优点和效果以及有利的优点和效果不限于以上描述，并且在描述本公开的具体实施例的过程中将更容易理解。
虽然上面已经示出和描述了示例实施例，但是对于本领域技术人员来说将易于理解的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变型。

Claims (30)

1.一种多层陶瓷电子组件，包括：
陶瓷主体，包括介电层以及设置为彼此相对的第一内电极和第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间；
第一外电极，连接到所述第一内电极；以及
第二外电极，连接到所述第二内电极，
其中，所述陶瓷主体包括：
电容形成部，包括在第一方向上彼此相对的第一表面和第二表面、在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第五表面和第六表面，并且所述电容形成部包括沿着所述第二方向堆叠以形成电容的所述第一内电极和所述第二内电极；
第一边缘部，设置在所述电容形成部的所述第三表面上；
第二边缘部，设置在所述电容形成部的所述第四表面上；以及
第一覆盖部和第二覆盖部，分别设置在所述电容形成部、所述第一边缘部和所述第二边缘部在所述第三方向上的两个表面上，
其中，所述陶瓷主体在所述第一方向上的平均长度在大于所述陶瓷主体在所述第二方向上的平均宽度a的1倍至小于所述陶瓷主体在所述第二方向上的平均宽度a的3倍的范围内，并且
其中，所述陶瓷主体在所述第二方向上的平均宽度a和所述陶瓷主体在所述第三方向上的平均高度b满足b>a。
2.根据权利要求1所述的多层陶瓷电子组件，其中，所述陶瓷主体在所述第二方向上的平均宽度a和所述陶瓷主体在所述第三方向上的平均高度b满足b≥1.2×a。
3.根据权利要求1所述的多层陶瓷电子组件，其中，所述第一边缘部和所述第二边缘部在所述第三方向上的平均高度x和所述电容形成部在所述第三方向上的平均高度y的偏差|x-y|/y小于或等于5％。
4.根据权利要求1所述的多层陶瓷电子组件，其中，所述第一覆盖部和所述第二覆盖部设置为与所述介电层、所述第一内电极和所述第二内电极接触。
5.根据权利要求1或4所述的多层陶瓷电子组件，其中，所述第一覆盖部设置为与所述电容形成部、所述第一边缘部和所述第二边缘部在所述第三方向上的一个表面接触，并且
所述第二覆盖部设置为与所述电容形成部、所述第一边缘部和所述第二边缘部在所述第三方向上的另一表面接触。
6.根据权利要求5所述的多层陶瓷电子组件，其中，所述第一覆盖部与所述第一边缘部接触的界面和所述第一覆盖部与所述第二边缘部接触的界面设置在与所述电容形成部的所述第五表面相同的平面上，并且
所述第二覆盖部与所述第一边缘部接触的界面和所述第二覆盖部与所述第二边缘部接触的界面设置在与所述电容形成部的所述第六表面相同的平面上。
7.根据权利要求1所述的多层陶瓷电子组件，其中，所述第一内电极和所述第二内电极的平均厚度小于或等于0.4μm。
8.根据权利要求1所述的多层陶瓷电子组件，其中，所述介电层的平均厚度在大于或等于0.01μm且小于或等于0.4μm的范围内。
9.根据权利要求1所述的多层陶瓷电子组件，其中，所述陶瓷主体在所述第三方向上的两个表面中的任意一个表面是安装表面。
10.根据权利要求1或8所述的多层陶瓷电子组件，其中，所述第一外电极设置在所述电容形成部的所述第一表面上，并且
所述第二外电极设置在所述电容形成部的所述第二表面上。
11.根据权利要求10所述的多层陶瓷电子组件，其中，所述第一外电极的至少一部分设置为延伸到所述电容形成部的所述第三表面、所述第四表面、所述第五表面和所述第六表面上方，并且
所述第二外电极的至少一部分设置为延伸到所述电容形成部的所述第三表面、所述第四表面、所述第五表面和所述第六表面上方。
12.根据权利要求1所述的多层陶瓷电子组件，其中，所述第一内电极和/或所述第二内电极在所述第二方向上暴露于所述电容形成部，并且
所述第一边缘部和所述第二边缘部设置为分别与所述第一内电极或所述第二内电极接触。
13.根据权利要求5所述的多层陶瓷电子组件，其中，所述介电层的平均厚度满足大于或等于0.01μm且小于或等于0.4μm的范围。
14.根据权利要求5所述的多层陶瓷电子组件，其中，所述陶瓷主体在所述第二方向上的平均宽度a和所述陶瓷主体在所述第三方向上的平均高度b满足b≥1.2×a。
15.一种多层陶瓷电子组件的安装板，包括：
如权利要求1-14中任一项所述的多层陶瓷电子组件；
板，第一电极焊盘和第二电极焊盘设置在所述板在所述第三方向上的一个表面上；以及
焊料。
16.根据权利要求15所述的多层陶瓷电子组件的安装板，其中，所述第一内电极和所述第二内电极垂直地设置在所述板上。
17.根据权利要求15所述的多层陶瓷电子组件的安装板，其中，所述第一覆盖部在所述第三方向上与所述电容形成部、所述第一边缘部和所述第二边缘部接触的一个表面以及所述第二覆盖部在所述第三方向上与所述电容形成部、所述第一边缘部和所述第二边缘部接触的另一表面设置为与所述板的安装表面平行。
18.一种多层陶瓷电子组件，包括：
陶瓷主体，包括介电层以及设置为彼此相对的第一内电极和第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间，
其中，所述陶瓷主体包括电容形成部，所述电容形成部包括在第一方向上彼此相对的第一表面和第二表面、在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第五表面和第六表面，并且所述电容形成部包括沿着所述第二方向堆叠以形成电容的所述第一内电极和所述第二内电极，
其中，所述陶瓷主体在所述第一方向上的长度在大于所述陶瓷主体在所述第二方向上的宽度的1倍至小于所述陶瓷主体在所述第二方向上的宽度的3倍的范围内，所述陶瓷主体在所述第三方向上的高度大于所述陶瓷主体在所述第二方向上的宽度。
19.根据权利要求18所述的多层陶瓷电子组件，其中，所述陶瓷主体在所述第三方向上的高度大于或等于所述陶瓷主体在所述第二方向上的宽度的1.2倍。
20.根据权利要求18所述的多层陶瓷电子组件，其中，所述第一方向、所述第二方向和所述第三方向彼此垂直。
21.根据权利要求18所述的多层陶瓷电子组件，所述陶瓷主体还包括第一覆盖部和第二覆盖部，所述第一覆盖部和所述第二覆盖部分别设置在所述电容形成部在所述第三方向上的所述第五表面和所述第六表面上。
22.根据权利要求21所述的多层陶瓷电子组件，其中，所述第一覆盖部和所述第二覆盖部设置为与所述介电层、所述第一内电极和所述第二内电极接触。
23.根据权利要求22所述的多层陶瓷电子组件，其中，所述第一覆盖部设置为与所述电容形成部、第一边缘部和第二边缘部在所述第三方向上的一个表面接触，其中，所述第一边缘部设置在所述电容形成部的所述第三表面上，所述第二边缘部设置在所述电容形成部的所述第四表面上，并且
其中，所述第二覆盖部设置为与所述电容形成部、所述第一边缘部和所述第二边缘部在所述第三方向上的另一表面接触。
24.根据权利要求18所述的多层陶瓷电子组件，其中，所述第一内电极和所述第二内电极的平均厚度小于或等于0.4μm。
25.根据权利要求18所述的多层陶瓷电子组件，其中，所述介电层的平均厚度在大于或等于0.01μm且小于或等于0.4μm的范围内。
26.根据权利要求18所述的多层陶瓷电子组件，所述多层陶瓷电子组件还包括：
第一外电极，连接到所述第一内电极；以及
第二外电极，连接到所述第二内电极。
27.根据权利要求26所述的多层陶瓷电子组件，其中，所述第一外电极设置在所述电容形成部的所述第一表面上，并且
所述第二外电极设置在所述电容形成部的所述第二表面上。
28.根据权利要求27所述的多层陶瓷电子组件，其中，所述第一外电极的至少一部分设置为延伸到所述电容形成部的所述第三表面、所述第四表面、所述第五表面和所述第六表面上方，并且
所述第二外电极的至少一部分设置为延伸到所述电容形成部的所述第三表面、所述第四表面、所述第五表面和所述第六表面上方。
29.根据权利要求18所述的多层陶瓷电子组件，其中，所述第一内电极和/或所述第二内电极在所述第二方向上暴露于所述电容形成部。
30.根据权利要求18或19所述的多层陶瓷电子组件，其中，所述长度是所述陶瓷主体在所述第一方向上的平均长度，所述宽度是所述陶瓷主体在所述第二方向上的平均宽度，所述高度是所述陶瓷主体在所述第三方向上的平均高度。
CN202111196010.3A 2020-12-23 2021-10-14 多层陶瓷电子组件和用于安装其的板 Pending CN114664565A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0182056 2020-12-23
KR1020200182056A KR20220090988A (ko) 2020-12-23 2020-12-23 적층 세라믹 전자부품 및 이의 실장 기판

Publications (1)

Publication Number Publication Date
CN114664565A true CN114664565A (zh) 2022-06-24

Family

ID=82021523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111196010.3A Pending CN114664565A (zh) 2020-12-23 2021-10-14 多层陶瓷电子组件和用于安装其的板

Country Status (4)

Country Link
US (1) US20220199330A1 (zh)
JP (1) JP2022100208A (zh)
KR (1) KR20220090988A (zh)
CN (1) CN114664565A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230090738A (ko) * 2021-12-15 2023-06-22 삼성전기주식회사 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터
WO2024047966A1 (ja) * 2022-08-31 2024-03-07 太陽誘電株式会社 セラミック電子部品、回路基板、電子機器およびセラミック電子部品の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AR205357A1 (es) * 1973-10-25 1976-04-30 Trw Inc Una composicion elastomerica curada con peroxido
KR101058697B1 (ko) * 2010-12-21 2011-08-22 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
KR101862396B1 (ko) * 2011-09-08 2018-05-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101452067B1 (ko) * 2012-12-14 2014-10-16 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6798766B2 (ja) * 2013-06-19 2020-12-09 太陽誘電株式会社 積層セラミックコンデンサ
KR102078012B1 (ko) * 2014-01-10 2020-02-17 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6822155B2 (ja) * 2017-01-12 2021-01-27 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造体
JP7053095B2 (ja) * 2018-11-29 2022-04-12 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミックキャパシタ

Also Published As

Publication number Publication date
JP2022100208A (ja) 2022-07-05
US20220199330A1 (en) 2022-06-23
KR20220090988A (ko) 2022-06-30

Similar Documents

Publication Publication Date Title
CN212257191U (zh) 电容器组件
US11901130B2 (en) Multilayer electronic component
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
US11476047B2 (en) Multilayer electronic component
US11894197B2 (en) Multilayer ceramic capacitor
US20230326678A1 (en) Multilayer ceramic electronic component
CN114664565A (zh) 多层陶瓷电子组件和用于安装其的板
US20220165497A1 (en) Multilayer electronic component
KR20130060503A (ko) 적층 세라믹 전자부품 및 이의 제조방법
US20230187138A1 (en) Ceramic electronic component
US9064639B2 (en) Multilayer ceramic electronic component and board for mounting the same
US11488777B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
US11908626B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2023099276A (ja) 積層型電子部品
KR101477334B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP7307827B2 (ja) 積層セラミック電子部品
US20230260708A1 (en) Multilayer electronic component
US20230215650A1 (en) Multilayer electronic component
US11791103B2 (en) Multilayer ceramic electronic component
US20230197349A1 (en) Multilayer electronic component
EP4345855A2 (en) Multilayered capacitor
US20230215655A1 (en) Multilayer electronic component
JP2023099412A (ja) 積層型電子部品
CN116844861A (zh) 多层电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination