CN115083774B - 层叠陶瓷电容器 - Google Patents

层叠陶瓷电容器 Download PDF

Info

Publication number
CN115083774B
CN115083774B CN202210183232.XA CN202210183232A CN115083774B CN 115083774 B CN115083774 B CN 115083774B CN 202210183232 A CN202210183232 A CN 202210183232A CN 115083774 B CN115083774 B CN 115083774B
Authority
CN
China
Prior art keywords
layer
external electrode
ceramic capacitor
region
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210183232.XA
Other languages
English (en)
Other versions
CN115083774A (zh
Inventor
西村亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN115083774A publication Critical patent/CN115083774A/zh
Application granted granted Critical
Publication of CN115083774B publication Critical patent/CN115083774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种能够抑制耐湿性的下降的层叠陶瓷电容器。本发明的层叠陶瓷电容器(1)具备：层叠体(10)；以及多个外部电极(40)，配置在由层叠体(10)的四个侧面(LS1、LS2、WS1、WS2)构成的侧面部的一部分以及第1主面(TS1)的一部分，第1主面(TS1)包含：多个第1区域(A1)，被多个外部电极(40)覆盖；以及第2区域(A2)，从多个外部电极(40)露出，在第1主面(TS1)的多个第1区域(A1)分别形成有多个凹部(80)，形成在多个第1区域(A1)的凹部(80)的壁面为球面状曲面，形成在多个第1区域(A1)的凹部(80)的平均入口直径为0.3μm以上且10.5μm以下。

Description

层叠陶瓷电容器
技术领域
本发明涉及层叠陶瓷电容器。
背景技术
以往，在便携式电话机、便携式音乐播放器等电子设备中使用了层叠陶瓷电容器。层叠陶瓷电容器一般具备在表面露出了内部电极层的端部的作为层叠体的陶瓷坯体和配置为覆盖陶瓷坯体的露出了内部电极层的部分的外部电极。作为外部电极，例如有像在专利文献1记载的那样使用了涂敷导电性膏并进行烧附而成的烧结金属膜的外部电极、像在专利文献2记载的那样由镀敷膜形成的外部电极等。
在先技术文献
专利文献
专利文献1：日本特开2002-203737号公报
专利文献2：日本特开2004-327983号公报
然而，在像专利文献1、专利文献2那样的层叠陶瓷电容器中，在陶瓷坯体和外部电极的密接力弱的情况下，变得容易从陶瓷坯体和外部电极的界面浸入水分等，有时产生层叠陶瓷电容器的耐湿性下降的问题。
发明内容
发明要解决的课题
本发明的目的在于，提供一种能够抑制耐湿性的下降的层叠陶瓷电容器。
用于解决课题的技术方案
本发明涉及的层叠陶瓷电容器具备：层叠体，具有层叠的多个电介质层和层叠的多个内部电极层，并具有在层叠方向上相对的第1主面以及第2主面、在与所述层叠方向正交的长度方向上相对的第1侧面以及第2侧面、和在与所述层叠方向以及所述长度方向正交的宽度方向上相对的第3侧面以及第4侧面；以及多个外部电极，配置在由四个所述侧面构成的侧面部的一部分以及所述第1主面的一部分，所述第1主面包含：多个第1区域，被所述多个外部电极覆盖；以及第2区域，从所述多个外部电极露出，在所述第1主面的所述多个第1区域分别形成有多个凹部，形成在所述多个第1区域的所述凹部的壁面为球面状曲面，形成在所述多个第1区域的所述凹部的平均入口直径为0.3μm以上且10.5μm以下。
发明效果
根据本发明，能够提供一种能够抑制耐湿性的下降的层叠陶瓷电容器。
附图说明
图1是第1实施方式的层叠陶瓷电容器的外观立体图。
图2沿着箭头II的方向对图1所示的层叠陶瓷电容器观察了第2侧面侧时的向视图。
图3是沿着箭头III的方向对图2所示的层叠陶瓷电容器观察了第1主面侧时的向视图。
图4是图1所示的层叠陶瓷电容器的沿着IV-IV线的剖视图。
图5是图4所示的层叠陶瓷电容器的沿着V-V线的剖视图。
图6图4所示的层叠陶瓷电容器的沿着VI-VI线的剖视图。
图7是与图3对应的图，是沿着箭头III的方向对图2所示的层叠陶瓷电容器观察了第1主面侧时的向视图，是示出除去了外部电极的情况下的层叠体的假想的图。
图8A是示意性地示出俯视了层叠体的第1区域的表面时的微观的状态的放大图。
图8B是示意性地示出图8A的表面的沿着VIIIB-VIIIB线的、层叠体的表层部附近的剖面的放大剖视图。
图9A是示出设置在层叠体的第1区域的表面的多个凹部的另一个方式的例子的图，是与图8A对应的图。
图9B是示出设置在层叠体的第1区域的表面的多个凹部的另一个方式的例子的图，是与图8B对应的图。
图10A是示出设置在层叠体的第1区域的表面的多个凹部的另一个方式的例子的图，是与图8A对应的图。
图10B是示出设置在层叠体的第1区域的表面的多个凹部的另一个方式的例子的图，是与图8B对应的图。
图11A是示出上述实施方式的层叠陶瓷电容器的第1变形例的剖视图，是与图4对应的图。
图11B是示出上述实施方式的层叠陶瓷电容器的第2变形例的剖视图，是与图4对应的图。
图12是示出上述实施方式的层叠陶瓷电容器的第3变形例的剖视图，是与图4对应的图。
图13A是示出上述实施方式的层叠陶瓷电容器的第4变形例的图，是与图2对应的图。
图13B是沿着箭头XIIIB的方向对图13A所示的层叠陶瓷电容器观察了第2主面侧时的向视图。
图14A是示出上述实施方式的层叠陶瓷电容器的第5变形例的图，是与图2对应的图。
图14B是沿着箭头XIVB的方向对图14A所示的层叠陶瓷电容器观察了第1主面侧时的向视图。
图14C是沿着箭头XIVC的方向对图14B所示的层叠陶瓷电容器观察了第3侧面侧时的向视图。
图15是示出上述实施方式的层叠陶瓷电容器的第6变形例的图，是与图2对应的图。
图16A是示出第2实施方式的图，是示出层叠陶瓷电容器被埋入到部件内置基板的状态的图。
图16B是图16A中的XVIB部的放大图，是示意性地示出层叠体的第2区域的表层部附近的微观的剖面形状的放大剖视图。
图17是第3实施方式的层叠陶瓷电容器的外观立体图。
图18是构成上述实施方式的层叠陶瓷电容器的层叠体的分解立体图。
图19是构成上述实施方式的层叠陶瓷电容器的层叠体的外观立体图。
图20A是沿着箭头XXA的方向对图17所示的层叠陶瓷电容器观察了第1主面侧时的向视图。
图20B是沿着箭头XXB的方向对图19所示的层叠体观察了第1主面侧时的向视图。
图21是上述实施方式的第1变形例的层叠陶瓷电容器的外观立体图，是与图17对应的图。
图22是上述实施方式的第2变形例的层叠陶瓷电容器的外观立体图，是与图17对应的图。
图23是构成上述实施方式的第2变形例的层叠陶瓷电容器的层叠体的分解立体图，是与图18对应的图。
附图标记说明
1、101：层叠陶瓷电容器；
10、110：层叠体；
11：内层部；
11E：对置电极部；
12：第1主面侧外层部；
13：第2主面侧外层部；
LS1：第1侧面；
LS2：第2侧面；
WS1：第3侧面；
WS2：第4侧面；
TS1：第1主面；
TS2：第2主面；
20、120：电介质层；
30、130：内部电极层；
31、131：第1内部电极层；
32、132：第2内部电极层；
40、140：外部电极；
40A、140A：第1外部电极；
40B、140B：第2外部电极；
50A：第1基底电极层；
50B：第2基底电极层；
51A：第1薄膜层；
51B：第2薄膜层；
52A：第1烧附层；
52B：第2烧附层；
60A：第1镀敷层；
60B：第2镀敷层；
61A：第1Cu镀敷层；
61B：第2Cu镀敷层；
62A：第1Ni镀敷层；
62B：第2Ni镀敷层；
63A：第1Sn镀敷层；
63B：第2Sn镀敷层；
80：多个凹部；
A1：第1区域；
A2：第2区域；
A3：第3区域；
A4：第4区域；
A5：第5区域；
A6：第6区域；
A7：第7区域；
A8：第8区域；
L：长度方向；
W：宽度方向；
T：层叠方向。
具体实施方式
<第1实施方式>
以下，对本公开的第1实施方式涉及的层叠陶瓷电容器1进行说明。图1是本实施方式的层叠陶瓷电容器1的外观立体图。图2是沿着箭头II的方向对图1所示的层叠陶瓷电容器1观察了第4侧面WS2侧时的向视图。图3是沿着箭头III的方向对图2所示的层叠陶瓷电容器1观察了第1主面TS1侧时的向视图。图4是图1所示的层叠陶瓷电容器1的沿着IV-IV线的剖视图。图5是图4所示的层叠陶瓷电容器1的沿着V-V线的剖视图。图6是图4所示的层叠陶瓷电容器1的沿着VI-VI线的剖视图。
层叠陶瓷电容器1具有层叠体10和外部电极40。
在图1～图6示出了XYZ正交坐标系。层叠陶瓷电容器1以及层叠体10的长度方向L与X方向对应。层叠陶瓷电容器1以及层叠体10的宽度方向W与Y方向对应。层叠陶瓷电容器1以及层叠体10的层叠方向T与Z方向对应。在此，图4所示的剖面也被称为LT剖面。图5所示的剖面也被称为WT剖面。图6所示的剖面也被称为LW剖面。
如图1～图6所示，层叠体10包含在层叠方向T上相对的第1主面TS1以及第2主面TS2、在与层叠方向T正交的长度方向L上相对的第1侧面LS1以及第2侧面LS2、和在与层叠方向T以及长度方向L正交的宽度方向W上相对的第3侧面WS1以及第4侧面WS2。
层叠体10具有大致长方体形状。另外，层叠体10的长度方向L上的尺寸未必一定比宽度方向W上的尺寸长。优选在层叠体10的角部以及棱线部带有圆角。角部是层叠体的三个面相交的部分，棱线部是层叠体的两个面相交的部分。
层叠体10的尺寸没有特别限定，若将层叠体10的长度方向L上的尺寸设为L尺寸，则L尺寸优选为0.01mm以上且10mm以下。此外，若将层叠体10的宽度方向W上的尺寸设为W尺寸，则W尺寸优选为0.01mm以上且10mm以下。此外，若将层叠体10的层叠方向T上的尺寸设为T尺寸，则T尺寸优选为0.01mm以上且0.2mm以下。
层叠体10具有内层部11和配置为在层叠方向T上夹着内层部11的第1主面侧外层部12以及第2主面侧外层部13。
内层部11包含多个电介质层20和多个内部电极层30。内层部11包含在层叠方向T上从位于最靠第1主面TS1侧的内部电极层30到位于最靠第2主面TS2侧的内部电极层30。在内层部11中，隔着电介质层20对置地配置有多个内部电极层30。内层部11是如下的部分，即，产生静电容量，实质上作为电容器而发挥功能。另外，内层部11也称为有效层部。
多个电介质层20由电介质材料构成。电介质材料例如也可以是包含BaTiO3、CaTiO3、SrTiO3、或CaZrO3等成分的介电陶瓷。此外，电介质材料也可以是在这些主成分中添加了Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等副成分的材料。
另外，用于电介质层20的陶瓷粒子的平均粒子直径优选为0.1μm以上且1μm以下。更优选为0.1μm以上且0.5μm以下。由此，能够减小层叠陶瓷电容器1的电介质层20的厚度，能够得到每单位体积的电容密度大的层叠陶瓷电容器1。
电介质层20的厚度优选为0.2μm以上且10μm以下。层叠的电介质层20的片数优选为4片以上且700片以下。另外，该电介质层20的片数是内层部11的电介质层的片数和第1主面侧外层部12以及第2主面侧外层部13的电介质层的片数的总数。
多个内部电极层30具有多个第1内部电极层31以及多个第2内部电极层32。多个第1内部电极层31配置在多个电介质层20上。多个第2内部电极层32配置在多个电介质层20上。多个第1内部电极层31以及多个第2内部电极层32在层叠体10的层叠方向T上隔着电介质层20交替地配置。第1内部电极层31以及第2内部电极层32配置为夹着电介质层20。
第1内部电极层31具有与第2内部电极层32对置的第1对置部31A和从第1对置部31A向第1侧面LS1引出的第1引出部31B。第1引出部31B在第1侧面LS1露出。
第2内部电极层32具有与第1内部电极层31对置的第2对置部32A和从第2对置部32A向第2侧面LS2引出的第2引出部32B。第2引出部32B在第2侧面LS2露出。
在本实施方式中，第1对置部31A和第2对置部32A隔着电介质层20对置，从而形成电容，表现出电容器的特性。
第1对置部31A以及第2对置部32A的形状没有特别限定，但是优选为矩形。不过，矩形形状的拐角部也可以带有圆角，矩形形状的拐角部还可以倾斜地形成。第1引出部31B以及第2引出部32B的形状没有特别限定，但是优选为矩形。不过，矩形形状的拐角部也可以带有圆角，矩形形状的拐角部还可以倾斜地形成。
第1对置部31A的宽度方向W上的尺寸和第1引出部31B的宽度方向W上的尺寸可以以相同的尺寸形成，也可以将某一者的尺寸形成得小。第2对置部32A的宽度方向W上的尺寸和第2引出部32B的宽度方向W上的尺寸可以以相同的尺寸形成，也可以将某一者的尺寸形成得窄。
第1内部电极层31以及第2内部电极层32例如包含Ni、Cu、Ag、Pd、Au等金属、包含这些金属中的至少一种的合金等适当的导电材料。在使用合金的情况下，第1内部电极层31以及第2内部电极层32例如也可以包含Ag-Pd合金等。
第1内部电极层31以及第2内部电极层32各自的厚度例如优选为0.2μm以上且2.0μm以下程度。第1内部电极层31以及第2内部电极层32的片数优选加起来为4片以上200片以下。
第1主面侧外层部12位于层叠体10的第1主面TS1侧。第1主面侧外层部12是位于第1主面TS1与最靠近第1主面TS1的内部电极层30之间的多个电介质层20的集合体。在第1主面侧外层部12中使用的电介质层20也可以与在内层部11中使用的电介质层20相同。
第2主面侧外层部13位于层叠体10的第2主面TS2侧。第2主面侧外层部13是位于第2主面TS2与最靠近第2主面TS2的内部电极层30之间的多个电介质层20的集合体。在第2主面侧外层部13中使用的电介质层20也可以与在内层部11中使用的电介质层20相同。
另外，层叠体10具有对置电极部11E。对置电极部11E是第1内部电极层31的第1对置部31A和第2内部电极层32的第2对置部32A对置的部分。对置电极部11E构成为内层部11的一部分。在图6示出了对置电极部11E的宽度方向W以及长度方向L上的范围。另外，对置电极部11E也称为电容器有效部。
另外，层叠体10具有侧面侧外层部。侧面侧外层部具有第1侧面侧外层部LG1和第2侧面侧外层部LG2。第1侧面侧外层部LG1是包含位于对置电极部11E与第1侧面LS1之间的电介质层20以及第1引出部31B的部分。第2侧面侧外层部LG2是包含位于对置电极部11E与第2侧面LS2之间的电介质层20以及第2引出部32B的部分。在图4以及图6示出了第1侧面侧外层部LG1以及第2侧面侧外层部LG2的长度方向L上的范围。另外，第1侧面侧外层部以及第2侧面侧外层部也称为端面侧外层部、L缝隙或端部缝隙。
此外，侧面侧外层部具有第3侧面侧外层部WG1和第4侧面侧外层部WG2。第3侧面侧外层部WG1是包含位于对置电极部11E与第3侧面WS1之间的电介质层20的部分。第4侧面侧外层部WG2是包含位于对置电极部11E与第4侧面WS2之间的电介质层20的部分。在图5以及图6示出了第3侧面侧外层部WG1以及第4侧面侧外层部WG2的宽度方向W上的范围。另外，第3侧面侧外层部以及第4侧面侧外层部也称为W缝隙或侧方缝隙。
外部电极40具备在由四个侧面LS1、LS2、WS1、WS2构成的侧面部的一部分以及第1主面TS1的一部分配置的多个外部电极。在本实施方式中，外部电极40具有配置在第1侧面LS1侧的第1外部电极40A和配置在第2侧面LS2侧的第2外部电极40B。
第1外部电极40A至少配置在第1侧面LS1上的一部分和第1主面TS1上的一部分。在本实施方式中，更具体地，第1外部电极40A从作为侧面部的一部分的第1侧面LS1延伸至第1主面TS1的一部分而形成。即，如图4的LT剖面所示，本实施方式的第1外部电极40A的剖面形状为L字状。第1外部电极40A与第1内部电极层31连接。
第2外部电极40B至少配置在第2侧面LS2上的一部分和第1主面TS1上的一部分。在本实施方式中，更具体地，第2外部电极40B从作为侧面部的一部分的第2侧面LS2延伸至第1主面TS1的一部分而形成。即，如图4的LT剖面所示，本实施方式的第2外部电极40B的剖面形状为L字状。第2外部电极40B与第2内部电极层32连接。
如前所述，在层叠体10内，通过第1内部电极层31的第1对置部31A和第2内部电极层32的第2对置部32A隔着电介质层20对置，从而形成了电容。因此，在连接了第1内部电极层31的第1外部电极40A与连接了第2内部电极层32的第2外部电极40B之间体现出电容器的特性。
第1外部电极40A具有第1基底电极层50A和配置在第1基底电极层50A上的第1镀敷层60A。
第2外部电极40B具有第2基底电极层50B和配置在第2基底电极层50B上的第2镀敷层60B。
第1基底电极层50A以及第2基底电极层50B包含从烧附层、薄膜层等选择的至少一者。
在本实施方式中，第1基底电极层50A以及第2基底电极层50B是薄膜层。薄膜层是沉积了金属粒子的层。
在由薄膜层形成第1基底电极层50A以及第2基底电极层50B的情况下，优选通过溅射法或蒸镀法等薄膜形成法来形成。在此，对通过溅射法形成的溅射电极进行说明。
本实施方式的第1基底电极层50A由第1薄膜层51A构成，第1薄膜层51A由溅射电极形成。第2基底电极层50B由第2薄膜层51B构成，第2薄膜层51B由溅射电极形成。在由溅射电极构成基底电极层的情况下，优选在层叠体10的第1主面TS1和第2主面TS2中的至少任一者的一部分直接形成溅射电极。在本实施方式中，由溅射电极形成的第1薄膜层51A配置在第1主面TS1上的第1侧面LS1侧的一部分。由溅射电极形成的第2薄膜层51B配置在第1主面TS1上的第2侧面LS2侧的一部分。
由溅射电极形成的薄膜层例如优选包含从由Mg、Al、Ti、W、Cr、Cu、Ni、Ag、Co、Mo以及V构成的组选择的至少一种金属。由此，能够提高外部电极40对层叠体10的粘着力。薄膜层可以是单层，也可以由多个层形成。例如，也可以由Ni-Cr合金的层和Ni-Cu合金的层的两层构造形成。
将溅射电极的第1主面TS1和第2主面TS2连结的层叠方向上的厚度优选为50nm以上且400nm以下，进一步优选为50nm以上且130nm以下。
在层叠体10的第1主面TS1和第2主面TS2中的至少任一者的一部分直接形成溅射电极而配置基底电极层的情况下，优选在第1侧面LS1上以及第2侧面LS2上形成烧附层的基底电极层，或者不形成基底电极层而直接形成后述的镀敷层。在本实施方式中，在第1侧面LS1上以及第2侧面LS2上不形成基底电极层而直接形成有后述的镀敷层。
另外，像在后面的第1变形例以及第2变形例中叙述的那样，第1基底电极层50A以及第2基底电极层50B也可以是烧附层。烧附层优选包含金属成分、和玻璃成分或陶瓷成分的某一者，或者包含这两者。金属成分例如包含从Cu、Ni、Ag、Pd、Ag-Pd合金、Au等中选择的至少一者。玻璃成分例如包含从B、Si、Ba、Mg、Al、Li等中选择的至少一者。关于陶瓷成分，可以使用与电介质层20相同种类的陶瓷材料，也可以使用不同种类的陶瓷材料。陶瓷成分例如包含从BaTiO3、CaTiO3、(Ba，Ca)TiO3、SrTiO3、CaZrO3等中选择的至少一者。
烧附层例如是将包含玻璃以及金属的导电性膏涂敷于层叠体10并进行烧附而成的烧附层。烧附层可以是对具有内部电极层以及电介质层的层叠芯片和涂敷于层叠芯片的导电性膏同时进行烧成而成的烧附层，也可以是在对具有内部电极层以及电介质层的层叠芯片进行烧成而得到层叠体10之后在层叠体10涂敷导电性膏并进行烧附而成的烧附层。另外，在对具有内部电极层以及电介质层的层叠芯片和涂敷于层叠芯片的导电性膏同时进行烧成的情况下，烧附层优选将代替玻璃成分而添加了陶瓷材料的膏进行烧附而形成。在该情况下，作为添加的陶瓷材料，特别优选使用与电介质层20相同种类的陶瓷材料。烧附层也可以是多个层。
另外，也可以是如下结构，即，不设置第1基底电极层50A以及第2基底电极层50B而在层叠体10上直接配置后述的第1镀敷层60A以及第2镀敷层60B。
第1镀敷层60A配置为覆盖第1基底电极层50A。
第2镀敷层60B配置为覆盖第2基底电极层50B。
第1镀敷层60A以及第2镀敷层60B例如也可以包含从Cu、Ni、Sn、Ag、Pd、Ag-Pd合金、Au等中选择的至少一者。第1镀敷层60A以及第2镀敷层60B也可以分别由多个层形成。
在将层叠陶瓷电容器1安装到基板表面的情况下，第1镀敷层60A以及第2镀敷层60B优选为在Ni镀敷层上形成了Sn镀敷层的两层构造。在该情况下，Ni镀敷层防止第1基底电极层50A以及第2基底电极层50B被安装层叠陶瓷电容器1时的焊料所侵蚀。此外，Sn镀敷层使安装层叠陶瓷电容器1时的焊料的润湿性提高。由此，使层叠陶瓷电容器1的安装变得容易。
另外，也可以在基底电极层与Ni镀敷层之间形成Cu镀敷层。此外，在不形成基底电极层而在层叠体10上直接形成镀敷层的情况下，也可以在Ni镀敷层与层叠体之间形成Cu镀敷层。在形成Cu镀敷层的情况下，有抑制镀敷液、水分浸入的效果。
本实施方式的镀敷层由作为下层镀敷层的Cu镀敷层、作为中层镀敷层的Ni镀敷层、以及作为上层镀敷层的Sn镀敷层的三层构造形成。即，第1镀敷层60A具有第1Cu镀敷层61A、第1Ni镀敷层62A、以及第1Sn镀敷层63A。第2镀敷层60B具有第2Cu镀敷层61B、第2Ni镀敷层62B、以及第2Sn镀敷层63B。
第1Cu镀敷层61A配置为覆盖层叠体10的第1侧面LS1和配置在层叠体10的第1主面TS1的第1基底电极层50A。第1Ni镀敷层62A配置为覆盖第1Cu镀敷层61A。第1Sn镀敷层63A配置为覆盖第1Ni镀敷层62A。
第2Cu镀敷层61B配置为覆盖层叠体10的第2侧面LS2和配置在层叠体10的第1主面TS1的第2基底电极层50B。第2Ni镀敷层62B配置为覆盖第2Cu镀敷层61B。第2Sn镀敷层63B配置为覆盖第2Ni镀敷层62B层。
在本实施方式中，第1镀敷层60A与第1内部电极层31直接电连接。此外，第2镀敷层60B与第2内部电极层32直接电连接。
通过设置包含Cu镀敷层以及Ni镀敷层的镀敷层，使得覆盖基底电极层，从而防止基底电极层被安装层叠陶瓷电容器1时的焊料所侵蚀。此外，通过在Ni镀敷层的表面进一步设置Sn镀敷层，从而使安装层叠陶瓷电容器1时的焊料的润湿性提高。由此，能够容易地安装层叠陶瓷电容器1。
镀敷层每一层的厚度优选为2μm以上且15μm以下。即，第1Cu镀敷层61A、第1Ni镀敷层62A、第1Sn镀敷层63A、第2Cu镀敷层61B、第2Ni镀敷层62B、以及第2Sn镀敷层63B各自的平均厚度优选为2μm以上且15μm以下。更具体地，第1Cu镀敷层61A以及第2Cu镀敷层61B各自的平均厚度更优选为5μm以上且8μm以下。此外，第1Ni镀敷层62A、第1Sn镀敷层63A、第2Ni镀敷层62B、以及第2Sn镀敷层63B各自的平均厚度更优选为2μm以上且4μm以下。
另外，像在第2实施方式中说明的那样，在将层叠陶瓷电容器1埋入到基板的情况下，优选镀敷层的最外层由Cu镀敷层形成。
另外，也可以不设置第1基底电极层50A、第2基底电极层50B而仅由镀敷层形成外部电极40。即，层叠陶瓷电容器1也可以是包含与第1内部电极层31和第2内部电极层32直接电连接的镀敷层的结构。在这样的情况下，也可以作为预处理而在层叠体10的表面配设催化剂之后形成镀敷层。
另外，在层叠体10上直接形成镀敷层的情况下，能够削减基底电极层的厚度。因而，与削减了基底电极层的厚度的量相应地，能够使层叠陶瓷电容器1的层叠方向T上的尺寸降低，能够谋求层叠陶瓷电容器1的低高度化。或者，与削减了基底电极层的厚度的量相应地，能够将夹在第1内部电极层31与第2内部电极层32之间的电介质层20的厚度增厚，能够谋求坯体厚度的提高。像这样，通过在层叠体10上直接形成镀敷层，从而能够使层叠陶瓷电容器的设计自由度提高。
在此，构成第1外部电极40A以及第2外部电极40B的各层的基本结构相同。此外，第1外部电极40A以及第2外部电极40B相对于层叠陶瓷电容器1的长度方向L上的中央的WT剖面大致面对称。因而，在无需特别区分第1外部电极40A和第2外部电极40B而进行说明的情况下，第1外部电极40A以及第2外部电极40B有时被统称为外部电极40。此外，对于构成第1外部电极40A以及第2外部电极40B的各层也是同样的。例如，在无需特别区分第1基底电极层50A和第2基底电极层50B而进行说明的情况下，第1基底电极层50A以及第2基底电极层50B有时被统称为基底电极层50。此外，在无需特别区分第1薄膜层51A和第2薄膜层51B而进行说明的情况下，第1薄膜层51A以及第2薄膜层51B有时被统称为薄膜层51。此外，在无需特别区分第1镀敷层60A和第2镀敷层60B而进行说明的情况下，第1镀敷层60A以及第2镀敷层60B有时被统称为镀敷层60。此外，在无需特别区分第1Cu镀敷层61A和第2Cu镀敷层61B而进行说明的情况下，第1Cu镀敷层61A以及第2Cu镀敷层61B有时被统称为Cu镀敷层61。此外，在无需特别区分第1Ni镀敷层62A和第2Ni镀敷层62B而进行说明的情况下，第1Ni镀敷层62A以及第2Ni镀敷层62B有时被统称为Ni镀敷层62。此外，在无需特别区分第1Sn镀敷层63A和第2Sn镀敷层63B而进行说明的情况下，第1Sn镀敷层63A以及第2Sn镀敷层63B有时被统称为Sn镀敷层63。
图7是与图3对应的图，是沿着箭头III的方向对图2所示的层叠陶瓷电容器1观察了第1主面TS1侧时的向视图，是示出除去了外部电极40的情况下的层叠体10的假想的图。
如图7所示，层叠体10的第1主面TS1具有被作为多个外部电极40的第1外部电极40A以及第2外部电极40B覆盖的多个第1区域A1。此外，层叠体10的第1主面TS1具有从作为多个外部电极40的第1外部电极40A以及第2外部电极40B露出的第2区域A2。
在本实施方式中，多个第1区域Al分为被第1外部电极40A覆盖的区域TS1A和被第2外部电极40B覆盖的区域TS1B。即，多个第1区域Al具有位于第1侧面LS1侧的区域TS1A和位于第2侧面LS2侧的区域TS1B这两个区域，区域TS1A和区域TS1B在长度L方向上分离地配置。而且，第2区域A2配置在多个第1区域Al之间，使得将多个第1区域Al分离。
另外，如图2、图3所示，第1外部电极40A在层叠体10的第1主面TS1上覆盖从第1侧面LS1起朝向第2侧面LS2侧在长度方向上到距离L1为止的范围。第2外部电极40B在层叠体10的第1主面TS1上覆盖从第2侧面LS2起朝向第1侧面LS1侧在长度方向上到距离L1为止的范围。而且，在层叠体10的第1主面TS1中，被第1外部电极40A覆盖的区域与被第2外部电极40B覆盖的区域之间的区域露出，该露出的部分的长度方向上的距离成为距离L2。
若使用图7进行说明，则在层叠体10的第1主面TS1上，从第1侧面LS1起朝向第2侧面LS2侧在长度方向上到距离L1为止的范围成为区域TS1A。此外，在层叠体10的第1主面TS1上，从第2侧面LS2起朝向第1侧面LS1侧在长度方向上到距离L1为止的范围成为区域TS1B。即，多个第1区域A1各自的长度方向上的距离成为L1，第2区域A2的长度方向上的距离成为L2。
图8A是将图7中的层叠体10的作为第1区域A1的表面的一部分的VIIIA部放大了的图，是示意性地示出俯视了层叠体10的表面时的微观的状态的放大图。图8B是示意性地示出图8A的表面的沿着VIIIB-VIIIB线的、层叠体10的表层部附近的剖面的放大剖视图。其中，在图8B中，示意性地示出了在层叠体10的表面配置有外部电极40的状态下的放大剖视图。即，为了便于说明，图8A的放大图是除去了外部电极40的状态的图，另一方面，图8B的放大剖视图成为配置了外部电极40的状态的图。
在此，如前所述，第1外部电极40A以及第2外部电极40B的基本结构相同。因而，在以下的图8B等的说明中，第1外部电极40A以及第2外部电极40B作为外部电极40而进行说明。另外，对于构成第1外部电极40A以及第2外部电极40B的各层，也是同样的。如图8B所示，在构成层叠体10的电介质层20上配置有作为基底电极层50的薄膜层51。而且，配置有镀敷层60，使得覆盖基底电极层50。镀敷层60具有Cu镀敷层61、Ni镀敷层62、以及Sn镀敷层63。
如图8A以及图8B所示，在层叠体10的第1主面TS1的第1区域A1形成有具有球面状曲面的多个凹部80。
多个凹部80在构成层叠体10的电介质层20的表面的第1区域A1中配置有许多。在本实施方式中，多个凹部80在平面内排列大致相同的大小的多个凹部80而构成。
如图8A所示，多个凹部80也可以在电介质层20的表面配置为六方最密状。通过配置为六方最密状，从而能够在电介质层20的表面上以高密度配置多个凹部80。例如，多个凹部80也可以配置为在一个凹部80的周围设置有平均五个以上且七个以下的其它凹部80。由此，能够在电介质层20的表面上以高密度配置多个凹部80。多个凹部80也可以规则地配置。但是，也可以不规则地配置。
多个凹部80分别具有开口部81和壁面82。如图8A所示，在本实施方式中，构成凹部80的外缘部的开口部81成为大致圆形。
像在图8B示出了其剖面形状那样，凹部80的壁面82由球面状曲面构成。即，凹部80的壁面82由像构成球体的表面的一部分的那样的凹面状的曲面构成。凹部80的壁面也可以是半球形状。但是，凹部80的壁面82也可以是不足半球的球面状曲面。
在层叠体10的第1主面TS1的第1区域A1，具有多个凹部80和作为未配置多个凹部80的区域的陆部90，多个凹部80具有球面状曲面。
形成在第1区域A1的多个凹部80的平均入口直径为0.3μm以上且10.5μm以下。若凹部80的平均入口直径小于0.3μm，则外部电极40和层叠体10的接触面积减少，因此不能充分地得到外部电极40与层叠体10之间的锚固效果。因而，不能提高外部电极40和层叠体10的密接强度，有耐湿可靠性下降的担心。另一方面，若凹部80的平均入口直径大于10.5μm，则变得容易在凹部80集中应力，因此层叠体10的强度有可能下降，有可能产生裂缝。形成在第1区域A1的多个凹部80的平均入口直径优选为0.3μm以上且3.2μm以下。如果凹部80的平均入口直径为0.3μm以上且3.2μm以下，则能够进一步抑制裂缝的产生。另外，通过凹部80的壁面82由球面状曲面构成，从而外部电极40变得容易进入到多个凹部80，外部电极40与层叠体10之间的密接力提高。
另外，形成在第1区域A1的多个凹部80的平均入口直径优选为构成电介质层20的陶瓷粒子的平均粒子直径的2倍以上且20倍以下，更优选为2倍以上且10倍以下。例如，也可以将陶瓷粒子的平均粒子直径设为0.1μm以上且1μm以下，进而将形成在第1区域A1的多个凹部80的平均入口直径设定为陶瓷粒子的平均粒子直径的2倍以上且20倍以下。例如，还可以将陶瓷粒子的平均粒子直径设为0.1μm以上且0.5μm以下，进而将形成在第1区域A1的多个凹部80的平均入口直径设定为陶瓷粒子的平均粒子直径的2倍以上且10倍以下。由此，能够适当地形成凹部80，在能够确保外部电极40与层叠体10之间的锚固效果的同时，还能够抑制向层叠体10的应力集中。因而，能够兼顾外部电极40和层叠体10的密接强度和层叠体10的强度。
另外，形成在第1区域A1的多个凹部80的平均入口直径也可以是夹在第1内部电极层31与第2内部电极层32之间的电介质层20的厚度的尺寸的0.2倍以上且5倍以下。例如，也可以是，作为构成电介质层20的陶瓷粒子，使用平均粒子直径为1μm以下或者0.5μm以下的稍小的陶瓷粒子，将夹在第1内部电极层31与第2内部电极层32之间的电介质层20的厚度设为0.2μm以上且4μm以下，或者0.2μm以上且2μm以下，进而将形成在第1区域A1的多个凹部80的平均入口直径设定为夹在第1内部电极层31与第2内部电极层32之间的电介质层20的厚度的尺寸的0.2倍以上且5倍以下。由此，通过使用平均粒子直径稍小的适当的陶瓷粒子，从而能够在使夹在第1内部电极层31与第2内部电极层32之间的电介质层20的厚度的尺寸变薄而提高电容密度的同时，适当地形成凹部80。因而，能够兼顾确保层叠陶瓷电容器1的每单位体积的电容密度和确保外部电极40和层叠体10的密接强度。
优选第1区域A1中的多个凹部80的开口部81所占的面积率R为52％以上。由此，外部电极40与层叠体10之间的锚固效果提高，能够提高外部电极40和层叠体10的密接强度。其结果是，抑制水分等从层叠体10和外部电极40的界面浸入的效果提高，能够使层叠陶瓷电容器1的耐湿可靠性进一步提高。另外，若该面积率变得小于52％，则外部电极40和层叠体10的接触面积减少，因此外部电极40与层叠体10之间的锚固效果的提高状况变少。
形成在第1区域A1的多个凹部80的平均深度优选为0.1μm以上且5μm以下，更优选为0.2μm以上且3μm以下。由此，在能够确保外部电极40与层叠体10之间的锚固效果的同时，还能够抑制向层叠体10的应力集中。能够兼顾外部电极40和层叠体10的密接强度和层叠体10的强度。
在此，凹部80的深度定义为从凹部80的最深部到凹部80的开口部81的凹部80的深度方向上的距离的最大值。
另外，形成在第1区域A1的多个凹部80的平均深度也可以是多个凹部80的平均入口直径的25％以上且50％以下。
另外，形成在第1区域A1的多个凹部80的平均深度优选为构成电介质层20的陶瓷粒子的平均粒子直径的1.0倍以上且10倍以下，更优选为2倍以上且10倍以下。由此，能够适当地形成凹部80，在能够确保外部电极40与层叠体10之间的锚固效果的同时，还能够抑制向层叠体10的应力集中。因而，能够兼顾外部电极40和层叠体10的密接强度和层叠体10的强度。
另外，形成在第1区域A1的多个凹部80的平均深度也可以大于基底电极层50的厚度的尺寸且小于覆盖基底电极层50的作为外侧电极层的镀敷层60的厚度的尺寸。即，在外部电极40至少具有与第1主面TS1的多个第1区域A1密接地配置的基底电极层50和覆盖基底电极层50的外侧电极层的情况下，也可以是，基底电极层50的厚度的尺寸小于多个凹部80的平均深度的尺寸，外侧电极层的厚度的尺寸大于多个凹部80的平均深度的尺寸。在此，基底电极层50例如由溅射电极等薄膜层51构成。外侧电极层由覆盖薄膜层51的镀敷层60构成。由此，能够在使层叠体10的表面和薄膜层51的接触面积增加而提高密接力的同时，提高被覆了薄膜层51的层叠体10的多个凹部80与构成外部电极40的镀敷层60之间的锚固效果，作为整体，能够提高外部电极40和层叠体10的密接强度。
另外，本实施方式的结构对于层叠方向T上的尺寸小的层叠体10更有效。例如，对于使用层叠方向T上的尺寸为0.01mm以上且0.2mm以下的层叠体10的层叠陶瓷电容器1更有效。层叠方向T上的尺寸越小的层叠体10，层叠体10的机械强度越容易下降，因此强烈要求兼顾确保层叠体10的机械强度和确保外部电极40和层叠体10的密接强度。
另外，形成在第1区域A1的多个凹部80的方式并不限于如图8A、图8B所示的方式。例如，多个凹部80的方式也可以是如图9A、图9B所示的方式。图9A、图9B是示出设置在层叠体10的第1区域A1的表面的多个凹部80的另一个方式的例子的图，是与图8A、图8B对应的图。
在图9A、图9B所示的方式中，也是在层叠体10的第1主面TS1的第1区域A1形成有具有球面状曲面的多个凹部80。在此，多个凹部80也可以具有入口直径不同的凹部。例如，如图9A、图9B所示，多个凹部80也可以具有相对于平均入口直径具有稍大的入口直径的凹部80B和相对于平均入口直径具有稍小的入口直径的凹部80C。在该情况下，具有比平均入口直径小的入口直径的凹部80C的平均深度也可以小于相对于平均入口直径具有相对大的入口直径的凹部80B的平均深度。由此，能够适当地调整外部电极40与层叠体10之间的锚固效果。另外，相对于平均入口直径具有稍大的入口直径的凹部80B和相对于平均入口直径具有稍小的入口直径的凹部80C也可以规则地配置，但是也可以不规则地配置。此外，多个凹部80也可以具有入口直径的大小阶段性地或随机地不同的多个凹部。
入口直径的大小不同的多个凹部80B、80C具备大致圆形的开口部81B、81C和具有球面状曲面的壁面82B、82C。另外，开口部81B、81C并不限于大致圆形，也可以是其它形状。另外，凹部80B的壁面82B也可以是大致半球形状或者不足半球的球面状曲面，凹部80C的壁面82C也可以是不足半球的球面状曲面。
在该情况下，形成在第1区域A1的多个凹部80的平均入口直径也优选为0.3μm以上且10.5μm以下。此外，第1区域A1中的多个凹部80的开口部所占的面积率优选为52％以上。此外，形成在第1区域A1的多个凹部80的平均深度优选为0.1μm以上且5μm以下，更优选为0.2μm以上且3μm以下。
另外，形成在第1区域A1的多个凹部80的方式也可以是如图10A、图10B所示的方式。图10A、图10B是示出设置在层叠体10的第1区域A1的表面的多个凹部80的另一个方式的例子的图，是与图8A、图8B对应的图。
在图10A、图10B所示的方式中，也是在层叠体10的第1主面TS1的第1区域A1形成有具有球面状曲面的多个凹部80。在此，多个凹部80也可以包含开口部81D的形状为大致六边形那样的凹部80D。由此，能够在第1区域A1中以更高密度配置多个凹部80。因而，能够适当地确保外部电极40与层叠体10之间的锚固效果。
另外，在该情况下，凹部80D的壁面82D也具有球面状曲面。即，凹部80D的壁面82D具有像构成球体的表面的一部分那样的凹面状的曲面。
另外，在该情况下，形成在第1区域A1的多个凹部80的平均入口直径也优选为0.3μm以上且10.5μm以下。此外，第1区域A1中的多个凹部80的开口部所占的面积率优选为52％以上。此外，形成在第1区域A1的多个凹部80的平均深度优选为0.1μm以上且5μm以下，更优选为0.2μm以上且3μm以下。
另外，在第1区域A1中，也可以混合存在如图8A、图8B所示的凹部、如图9A、图9B所示的入口直径不同的凹部、如图10A、图10B所示的开口部的形状不同的凹部。
以下，对本实施方式中的各种参数的测定方法进行说明。
对形成在层叠体的表面的凹部的平均入口直径的测定方法进行说明。凹部的入口直径作为凹部的开口部的当量圆直径而进行计算。在此，所谓当量圆直径，意味着与测定对象部的面积相当的正圆的直径。
首先，使用镀敷剥离剂等不对层叠体造成损伤地除去外部电极。然后，在第1区域A1的宽度方向以及长度方向上的中央部使用扫描型电子显微镜(SEM)或原子力显微镜(AFM)对层叠体的表面进行拍摄。拍摄条件设为如下的条件，即，能够判别每个陶瓷粒子，在视野内包含多个凹凸，且能够确认凹凸的立体形状。例如，在SEM的情况下，5000倍～2万倍程度成为基准。然后，使用拍摄的图像通过以下的方法计算凹部的平均入口直径。
(1)确定凹部的外缘的轮廓线，并确定凹部的开口部。
(2)对观察范围内的多个凹部进行(1)的处理。将观察范围设定为凹部的个数成为20个以上。
(3)使用图像处理软件计算各个凹部的开口部的当量圆直径，作为凹部的入口直径。
(4)将在(3)中计算的多个凹部的入口直径的平均值作为凹部的平均入口直径。
对层叠体的表面的第1区域A1中的多个凹部的开口部所占的面积率R的测定方法进行说明。在此，凹部的开口部所占的面积率R可根据包含陆部以及多个凹部的第1区域A1的观察范围内的总面积与在观察范围内形成的多个凹部的开口部的合计面积之比进行计算。
首先，使用镀敷剥离剂等不对层叠体造成损伤地除去外部电极。然后，在第1区域A1的宽度方向以及长度方向上的中央部使用扫描型电子显微镜(SEM)或原子力显微镜(AFM)对层叠体的表面进行拍摄。拍摄条件设为如下的条件，即，能够判别每个陶瓷粒子，在视野内包含多个凹凸，且能够确认凹凸的立体形状。例如，在SEM的情况下，5000倍～2万倍程度成为基准。然后，使用拍摄的图像通过以下的方法计算多个凹部的开口部所占的面积率R。
(1)确定凹部的外缘的轮廓线，并确定凹部的开口部。
(2)对观察范围内的多个凹部进行(1)的处理。将观察范围设定为凹部的个数成为20个以上。
(3)使用图像处理软件对各个凹部计算被凹部的外缘的轮廓线包围的区域的面积，作为凹部的开口部的面积。
(4)计算在(3)中计算的多个凹部的开口部的合计面积相对于观察范围整体的面积所占的比例，作为多个凹部的开口部所占的面积率R。
对形成在层叠体的表面的凹部的深度的测定方法进行说明。首先，不对层叠体造成损伤地进行研磨，使层叠体的与宽度方向正交的剖面露出。接着，用扫描型电子显微镜(SEM)或扫描离子显微镜(SIM)拍摄对层叠体的表面的第1区域A1进行剖视的剖面。拍摄条件设为如下的条件，即，能够判别每个陶瓷粒子，在视野内包含多个凹凸。例如，在SEM的情况下，5000倍～2万倍程度成为基准。然后，使用拍摄的剖面图像通过以下的方法来测定多个凹部的深度。
(1)将观察范围设定为凹部的个数成为20个以上。
(2)对于(1)中的一个凹部，在剖面图像中确定示出凹部的开口部的两个顶点和示出凹部的最深部的最下点。
(3)求出连结了对在(2)中确定的两个顶点进行连结的直线的中点和在(2)中确定的凹部的最下点的长度，作为一个凹部的深度。
(4)对观察范围内的多个凹部进行(1)～(3)的处理，计算在观察范围内计算的多个凹部的深度的平均值，作为凹部的深度。
对被多个内部电极层夹着的介质层的厚度的测定方法进行说明。首先，使用扫描型电子显微镜(SEM)对通过研磨而露出的层叠体的与长度方向正交的剖面进行观察。接着，引出通过层叠体的剖面的中心并沿着层叠方向的中心线，并且从该中心线向两侧等间隔地各引出两条线，测定合计五条线上的电介质层20的厚度。对层叠方向上的上部、中央部、下部分别进行该测定，并计算这些测定值的平均值，作为本实施方式的电介质层20的厚度。
对构成基底电极层、镀敷层等外部电极的各层的测定方法进行说明。首先，使用扫描型电子显微镜(SEM)对通过研磨而露出的层叠体的与长度方向正交的剖面进行观察。接着，以等间隔引出五条线，使得与测定对象层的延展方向垂直，并测定该五条线上的测定对象层的厚度。然后，计算该五条线上的测定对象层的厚度的平均值，作为本实施方式的测定对象层的厚度。
对构成电介质层的陶瓷粒子的平均粒子直径的测定方法进行说明。首先，用扫描型电子显微镜(SEM)对通过研磨而露出的层叠体的与长度方向正交的剖面进行观察。然后，使用将各粒子的相对于内部电极平行的方向上的最大的长度作为粒径的直径法对200个粒子的粒子直径进行测定，并计算其平均值作为平均粒子直径。
接着，对本实施方式的层叠陶瓷电容器1的制造方法进行说明。
准备电介质层20用的电介质片以及内部电极层30用的导电性膏。电介质片以及内部电极用的导电性膏包含粘合剂以及溶剂。粘合剂以及溶剂也可以是公知的粘合剂以及溶剂。包含导电性材料的膏例如是在金属粉末中添加了有机粘合剂以及有机溶剂的膏。
在电介质片上例如通过丝网印刷、凹版印刷等以给定的图案印刷内部电极层30用的导电性膏。由此，准备形成了第1内部电极层31的图案的电介质片以及形成了第2内部电极层32的图案的电介质片。
通过层叠给定片数的未形成内部电极层的图案的电介质片，从而形成成为第1主面TS1侧的第1主面侧外层部12的部分。通过在其上依次交替地层叠印刷了第1内部电极层31的图案的电介质片以及印刷了第2内部电极层32的图案的电介质片，从而形成成为内层部11的部分。通过在该成为内层部11的部分上层叠给定片数的未印刷内部电极层的图案的电介质片，从而形成成为第2主面TS2侧的第2主面侧外层部13的部分。由此，制作层叠片。
通过等静压压制等方法在层叠方向上对层叠片进行压制，由此制作层叠块。在此，在进行压制时，通过将在表面设置了凹凸图案的转印版压附于层叠块的想要形成凹部的部分，从而能够在层叠块形成凹部。在此，通过对设置在转印版的凹凸图案的形状、大小、深度、密度等进行控制，从而能够形成在实施方式记载的所希望的凹部。
通过将层叠块切割为给定的尺寸，从而切成层叠芯片。此时，也可以通过滚筒研磨等使层叠芯片的角部以及棱线部带有圆角。
通过对层叠芯片进行烧成，从而制作在实施方式记载的形成了凹部的层叠体10。虽然烧成温度还依赖于电介质层20、内部电极层30的材料，但是优选为900℃以上且1400℃以下。
在由薄膜层形成基底电极层的情况下，通过进行掩模设置等，从而在层叠体10的想要形成外部电极的部分形成作为基底电极层的薄膜层。薄膜层通过溅射法或蒸镀法等薄膜形成法来形成。在本实施方式中，薄膜层在实施方式记载的形成有多个凹部的层叠体10的表面形成。
然后，在由薄膜层构成的基底电极层以及层叠体的表面上形成镀敷层。在本实施方式中，作为镀敷层而形成Cu镀敷层、Ni镀敷层、以及Sn镀敷层这三层镀敷层。
另外，在由烧附层形成基底电极层的情况下，在层叠体10的第1侧面以及第2侧面涂敷成为基底电极层的导电性膏。例如通过浸渍等方法将包含玻璃成分和金属的导电性膏涂敷于层叠体10。然后，进行烧附处理，形成基底电极层。此时的烧附处理的温度优选为700℃以上且900℃以下。
另外，在对烧成前的层叠芯片和涂敷于层叠芯片的导电性膏同时进行烧成的情况下，烧附层优选对代替玻璃成分而添加了陶瓷材料的膏进行烧附而形成。此时，作为添加的陶瓷材料，特别优选使用与电介质层20相同种类的陶瓷材料。在该情况下，对烧成前的层叠芯片涂敷导电性膏，并对层叠芯片和涂敷于层叠芯片的导电性膏同时进行烧附，从而形成形成了烧附层的层叠体10。
通过这样的制造工序，制造层叠陶瓷电容器1。
以下，对本实施方式的层叠陶瓷电容器1的第1变形例进行说明。另外，在以下的说明中，关于与上述实施方式相同的结构，标注相同的附图标记，并且省略详细的说明。图11A是示出本实施方式的层叠陶瓷电容器1的第1变形例的剖视图，是与图4对应的图。
在本变形例中，外部电极40的结构与上述实施方式不同。
第1外部电极40A具有第1基底电极层50A和第1镀敷层60A。本变形例的第1基底电极层50A具有第1薄膜层51A和第1烧附层52A。本变形例的第1镀敷层60A具有第1Ni镀敷层62A和第1Sn镀敷层63A。
第2外部电极40B具有第2基底电极层50B和第2镀敷层60B。本变形例的第2基底电极层50B具有第2薄膜层51B和第2烧附层52B。本变形例的第2镀敷层60B具有第2Ni镀敷层62B和第2Sn镀敷层63B。
第1烧附层52A配置在第1侧面LS1上。更详细地，第1烧附层52A不仅配置在第1侧面LS1，还延伸配置在第1主面TS1的一部分。
第2烧附层52B配置在第2侧面LS2上。更详细地，第2烧附层52B不仅配置在第2侧面LS2，还延伸配置在第1主面TS1的一部分。
第1薄膜层51A配置在第1主面TS1的一部分。第1薄膜层51A配置为重叠在配置于第1主面TS1的一部分的第1烧附层52A上，其它部分直接配置在层叠体10的第1主面TS1上。
第2薄膜层51B配置在第1主面TS1的一部分。第2薄膜层51B配置为重叠在配置于第1主面TS1的一部分的第2烧附层52B上，其它部分直接配置在层叠体10的第1主面TS1。
配置在第1侧面LS1上的第1烧附层52A的将第1侧面LS1以及第2侧面LS2连结的长度方向L上的厚度优选为1μm以上且5μm以下。
配置在第2侧面LS2上的第2烧附层52B的将第1侧面LS1以及第2侧面LS2连结的长度方向L上的厚度优选为1μm以上且5μm以下。
第1烧附层52A以及第2烧附层52B例如可以是将包含玻璃以及金属的导电性膏涂敷于层叠体并进行烧附而成的烧附层。另外，在对烧成前的层叠芯片和涂敷于层叠芯片的导电性膏同时进行烧成的情况下，烧附层优选对代替玻璃成分而添加了陶瓷材料的膏进行烧附而形成。此时，作为添加的陶瓷材料，特别优选使用与电介质层20相同种类的陶瓷材料。
另外，第1薄膜层51A以及第2薄膜层51B也可以与上述实施方式同样地由溅射电极构成。
另外，第1镀敷层60A以及第2镀敷层60B并不限于两层构造，也可以与上述实施方式同样地由包含Cu镀敷的三层构造形成，还可以是其它的层结构。
在本变形例中，层叠体10的第1主面TS1也具有被作为多个外部电极40的第1外部电极40A以及第2外部电极40B覆盖的多个第1区域A1。而且，在层叠体10的第1主面TS1上的第1区域A1形成有上述实施方式所示的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。因而，能够确保外部电极40与层叠体10之间的锚固效果，并提高外部电极40和层叠体10的密接强度。其结果是，能够抑制层叠陶瓷电容器1的耐湿性的下降。另外，在本变形例中，第1区域A1中的多个凹部80的开口部所占的面积率R也优选为52％以上。另外，关于凹部80的深度等其它方式，也优选与上述实施方式相同。
以下，对本实施方式的层叠陶瓷电容器1的第2变形例进行说明。另外，在以下的说明中，关于与上述实施方式相同的结构，标注相同的附图标记，并且省略详细的说明。图11B是示出本实施方式的层叠陶瓷电容器1的第2变形例的剖视图，是与图4对应的图。
在本变形例中，外部电极40的结构与上述实施方式不同。
第1外部电极40A具有第1基底电极层50A和第1镀敷层60A。本变形例的第1基底电极层50A由第1烧附层52A构成。本变形例的第1镀敷层60A具有第1Ni镀敷层62A和第1Sn镀敷层63A。
第2外部电极40B具有第2基底电极层50B和第2镀敷层60B。本变形例的第2基底电极层50B由第2烧附层52B构成。本变形例的第2镀敷层60B具有第2Ni镀敷层62B和第2Sn镀敷层63B。
第1基底电极层50A配置在第1侧面LS1上。第1基底电极层50A与第1内部电极层31连接。在本实施方式中，第1基底电极层50A从第1侧面LS1上延伸至第1主面TS1的一部分而形成。
第2基底电极层50B配置在第2侧面LS2上。第2基底电极层50B与第2内部电极层32连接。在本实施方式中，第2基底电极层50B从第2侧面LS2上延伸至第1主面TS1的一部分而形成。
构成第1基底电极层50A的第1烧附层52A以及构成第2基底电极层50B的第2烧附层52B例如可以是将包含玻璃以及金属的导电性膏涂敷于层叠体并进行烧附而成的烧附层。另外，在对烧成前的层叠芯片和涂敷于层叠芯片的导电性膏同时进行烧成的情况下，烧附层优选对代替玻璃成分而添加了陶瓷材料的膏进行烧附而形成。此时，作为添加的陶瓷材料，优选使用与电介质层20相同种类的陶瓷材料。
位于第1侧面LS1的第1基底电极层50A的长度方向上的厚度优选在第1基底电极层50A的层叠方向T以及宽度方向W上的中央部为例如15μm以上且160μm以下程度。
位于第2侧面LS2的第2基底电极层50B的长度方向上的厚度优选在第2基底电极层50B的层叠方向T以及宽度方向W上的中央部为例如15μm以上且160μm以下程度。
设置在第1主面TS1的一部分的第1基底电极层50A的层叠方向上的厚度优选在设置于该部分的第1基底电极层50A的长度方向L以及宽度方向W上的中央部为例如5μm以上且40μm以下程度。
设置在第1主面TS1的一部分的第2基底电极层50B的层叠方向上的厚度优选在设置于该部分的第2基底电极层50B的长度方向L以及宽度方向W上的中央部为例如5μm以上且40μm以下程度。
另外，也可以在第2主面TS2的一部分也设置第1基底电极层50A，在该情况下，设置在该部分的第1基底电极层50A的层叠方向上的厚度优选为在设置于该部分的第1基底电极层50A的长度方向L以及宽度方向W上的中央部为例如5μm以上且40μm以下程度。
另外，也可以在第2主面TS2的一部分也设置第2基底电极层50B，在该情况下，设置在该部分的第2基底电极层50B的层叠方向上的厚度优选在设置于该部分的第2基底电极层50B的长度方向L以及宽度方向W上的中央部为例如5μm以上且40μm以下程度。
另外，也可以在第3侧面WS1和第4侧面WS2中的至少一个面的一部分也设置第1基底电极层50A，在该情况下，设置在该部分的第1基底电极层50A的宽度方向上的厚度优选为在设置于该部分的第1基底电极层50A的长度方向L以及层叠方向T上的中央部为例如5μm以上且40μm以下程度。
另外，也可以在第3侧面WS1和第4侧面WS2中的至少一个面的一部分也设置有第2基底电极层50B，在该情况下，设置在该部分的第2基底电极层50B的宽度方向上的厚度优选在设置于该部分的第2基底电极层50B的长度方向L以及层叠方向T上的中央部为例如5μm以上且40μm以下程度。
另外，第1镀敷层60A以及第2镀敷层60B并不限于两层构造，也可以与上述实施方式同样地由包含Cu镀敷的三层构造形成，还可以是其它的层结构。
在本变形例中，层叠体10的第1主面TS1也具有被作为多个外部电极40的第1外部电极40A以及第2外部电极40B覆盖的多个第1区域A1。而且，在层叠体10的第1主面TS1上的第1区域A1形成有上述实施方式所示的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。因而，能够确保外部电极40与层叠体10之间的锚固效果，并提高外部电极40和层叠体10的密接强度。其结果是，能够抑制层叠陶瓷电容器1的耐湿性的下降。另外，在本变形例中，第1区域A1中的多个凹部80的开口部所占的面积率R也优选为52％以上。另外，关于凹部80的深度等其它方式，也优选与上述实施方式相同。
以下，对本实施方式的层叠陶瓷电容器1的第3变形例进行说明。另外，在以下的说明中，关于与上述实施方式相同的结构，标注相同的附图标记，并且省略详细的说明。图12是示出本实施方式的层叠陶瓷电容器1的第3变形例的剖视图，是与图4对应的图。
在本变形例中，内部电极层30和外部电极40的连接构造与上述实施方式不同。
第1内部电极层31具有与第2内部电极层32对置的第1对置部31A和从第1对置部31A向第1侧面LS1引出的第1引出部31B。但是，在本变形例中，第1引出部31B并未引出至第1侧面LS1。
第2内部电极层32具有与第1内部电极层31对置的第2对置部32A和从第2对置部32A向第2侧面LS2引出的第2引出部32B。但是，在本变形例中，第2引出部32B并未引出至第2侧面LS2。
第1外部电极40A仅配置在成为安装面的第1主面TS1或第2主面TS2。或者，也可以配置在第1主面TS1以及第2主面TS2。在本变形例中，仅配置在成为安装面的第1主面TS1上的一部分。第1外部电极40A具有第1基底电极层50A和配置在第1基底电极层50A上的第1镀敷层60A。
第2外部电极40B仪配置在成为安装面的第1主面TS1或第2主面TS2。或者，也可以配置在第1主面TS1以及第2主面TS2。在本变形例中，仅配置在成为安装面的第1主面TS1上的一部分。第2外部电极40B具有第2基底电极层50B和配置在第2基底电极层50B上的第2镀敷层60B。
本变形例的层叠陶瓷电容器1具有第1过孔连接部70A和第2过孔连接部70B。
第1外部电极40A和第1内部电极层31的第1引出部31B通过第1过孔连接部70A电连接。
第2外部电极40B和第2内部电极层32的第2引出部32B通过第2过孔连接部70B电连接。
第1过孔连接部70A配置为通过设置在层叠体10的电介质层20的孔部20H以及设置在第1内部电极层31的孔部31H，并对第1内部电极层31和第1外部电极40A进行电连接。
第2过孔连接部70B配置为通过设置在层叠体10的电介质层20的孔部20H以及设置在第2内部电极层32的孔部32H，并对第2内部电极层32和第2外部电极40B进行电连接。
另外，在第2主面TS2也配置有第1外部电极40A时，第1过孔连接部70A也可以向第2主面TS2侧延伸，使得对第1内部电极层31和配置在第2主面TS2的第1外部电极40A进行电连接。
另外，在第2主面TS2也配置有第2外部电极40B时，第2过孔连接部70B也可以向第2主面TS2侧延伸，使得对第2内部电极层32和配置在第2主面TS2的第2外部电极40B进行电连接。
另外，第1过孔连接部70A以及第2过孔连接部70B的形状并不限于圆柱形状，能够采用棱柱形状等各种形状。
在本变形例中，层叠体10的第1主面TS1也具有被作为多个外部电极40的第1外部电极40A以及第2外部电极40B覆盖的多个第1区域A1。而且，在层叠体10的第1主面TS1上的第1区域A1形成有上述实施方式所示的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。因而，能够确保外部电极40与层叠体10之间的锚固效果，并提高外部电极40和层叠体10的密接强度。其结果是，能够抑制层叠陶瓷电容器1的耐湿性的下降。另外，在本变形例中，第1区域A1中的多个凹部80的开口部81所占的面积率R优选成为52％以上。另外，在本变形例中，第1区域A1中的多个凹部80的开口部所占的面积率R也优选为52％以上。另外，关于凹部80的深度等其它方式，也优选与上述实施方式相同。
以下，对本实施方式的层叠陶瓷电容器1的第4变形例进行说明。另外，在以下的说明中，关于与上述实施方式相同的结构，标注相同的附图标记，并且省略详细的说明。图13A是示出本实施方式的层叠陶瓷电容器1的第4变形例的图，是与图2对应的图。图13B是沿着箭头XIIIB的方向对图13A所示的层叠陶瓷电容器1观察了第2主面TS2侧时的向视图。
在本变形例中，第1外部电极40A不仅配置在第1侧面LS1上以及第1主面TS1上的一部分，还配置在第2主面TS2上的一部分。
在本变形例中，第2外部电极40B不仅配置在第2侧面LS2上以及第1主面TS1上的一部分，还配置在第2主面TS2上的一部分。
在本变形例中，如图13B所示，层叠体10的第2主面TS2具有被作为多个外部电极40的第1外部电极40A以及第2外部电极40B覆盖的多个第3区域A3。此外，层叠体10的第2主面TS2具有从作为多个外部电极40的第1外部电极40A以及第2外部电极40B露出的第4区域A4。
在本变形例中，多个第3区域A3分为被第1外部电极40A覆盖的区域TS2A和被第2外部电极40B覆盖的区域TS2B。即，多个第3区域A3具有位于第1侧面LS1侧的区域TS2A和位于第2侧面LS2侧的区域TS2B这两个区域，区域TS2A和区域TS2B在长度L方向上分离地配置。而且，第4区域A4配置在多个第3区域A3之间，使得将多个第3区域A3分离。
在本变形例中，层叠体10的第1主面TS1也具有被作为多个外部电极40的第1外部电极40A以及第2外部电极40B覆盖的多个第1区域A1。而且，在层叠体10的第1主面TS1上的第1区域A1形成有上述实施方式所示的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。因而，能够确保外部电极40与层叠体10之间的锚固效果，并提高外部电极40和层叠体10的密接强度。其结果是，能够抑制层叠陶瓷电容器1的耐湿性的下降。另外，在本变形例中，第1区域A1中的多个凹部80的开口部所占的面积率R也优选为52％以上。另外，关于凹部80的深度等其它方式，也优选与上述实施方式相同。
进而，在本变形例中，在层叠体10的第2主面TS2上的第3区域A3也形成有与在第1区域A1形成的凹部同样的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。因而，在该部分中，也能够确保外部电极40与层叠体10之间的锚固效果，并提高外部电极40和层叠体10的密接强度。其结果是，能够抑制层叠陶瓷电容器1的耐湿性的下降。另外，在本变形例中，关于第3区域A3中的多个凹部80的开口部所占的面积率R，也优选为52％以上。另外，关于凹部80的深度等其它方式，也优选与形成在第1区域A1的凹部相同。
根据本变形例的结构，不仅能够通过第1主面TS1进行安装，还能够通过第2主面TS2进行安装。其结果是，无需区分包装时的层叠陶瓷电容器1的方向。此外，在安装层叠陶瓷电容器1时，能够使焊料润湿至与安装面侧相反侧的主面。因而，能够使回流焊安装时的自对准性、粘着力提高。
以下，对本实施方式的层叠陶瓷电容器1的第5变形例进行说明。另外，在以下的说明中，关于与上述实施方式相同的结构，标注相同的附图标记，并且省略详细的说明。图14A是示出本实施方式的层叠陶瓷电容器1的第5变形例的图，是与图2对应的图。图14B是沿着箭头XIVB的方向对图14A所示的层叠陶瓷电容器1观察了第1主面TS1侧时的向视图。图14C是沿着箭头XIVC的方向对图14B所示的层叠陶瓷电容器1观察了第3侧面WS1侧时的向视图。
在本变形例中，第1外部电极40A从第1侧面LS1上延伸至第1主面TS1的一部分以及第2主面TS2的一部分和第3侧面WS1的一部分以及第4侧面WS2的一部分而形成。换言之，第1外部电极40A形成在第1侧面LS1、第1主面TS1、第2主面TS2、第3侧面WS1、以及第4侧面WS2这五个面。
在本变形例中，第2外部电极40B从第2侧面LS2上延伸至第1主面TS1的一部分以及第2主面TS2的一部分和第3侧面WS1的一部分以及第4侧面WS2的一部分而形成。换言之，第2外部电极40B形成在第2侧面LS2、第1主面TS1、第2主面TS2、第3侧面WS1、以及第4侧面WS2这五个面。
在本变形例中，如图14C所示，层叠体10的第3侧面WS1具有被作为多个外部电极40的第1外部电极40A以及第2外部电极40B覆盖的多个第5区域A5。此外，层叠体10的第3侧面WS1具有从作为多个外部电极40的第1外部电极40A以及第2外部电极40B露出的第6区域A6。
在本变形例中，多个第5区域A5分为被第1外部电极40A覆盖的区域WS1A和被第2外部电极40B覆盖的区域WS1B。即，多个第5区域A5具有位于第1侧面LS1侧的区域WS1A和位于第2侧面LS2侧的区域WS1B这两个区域，区域WS1A和区域WS1B在长度L方向上分离地配置。而且，第6区域A6配置在多个第5区域A5之间，使得将多个第5区域A5分离。
此外，在本变形例中，如图14A所示，层叠体10的第4侧面WS2具有被作为多个外部电极40的第1外部电极40A以及第2外部电极40B覆盖的多个第7区域A7。此外，层叠体10的第4侧面WS2具有从作为多个外部电极40的第1外部电极40A以及第2外部电极40B露出的第8区域A8。
在本变形例中，多个第7区域A7分为被第1外部电极40A覆盖的区域WS2A和被第2外部电极40B覆盖的区域WS2B。即，多个第7区域A7具有位于第1侧面LS1侧的区域WS2A和位于第2侧面LS2侧的区域WS2B这两个区域，区域WS2A和区域WS2B在长度L方向上分离地配置。而且，第8区域A8配置在多个第7区域A7之间，使得将多个第7区域A7分离。
在本变形例中，也与第4变形例同样地，在层叠体10的第1主面TS1上的第1区域A1和层叠体10的第2主面TS2上的第3区域A3形成有平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。因而，可得到与第4变形例同样的效果。
进而，在本变形例中，在层叠体10的第3侧面WS1上的第5区域A5以及层叠体10的第4侧面WS2上的第7区域A7，也形成有与形成在第1区域A1的凹部同样的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。因而，在该部分中，也能够确保外部电极40与层叠体10之间的锚固效果，并提高外部电极40和层叠体10的密接强度。其结果是，能够抑制层叠陶瓷电容器1的耐湿性的下降。另外，在本变形例中，关于第5区域A5以及第7区域A7中的多个凹部80的开口部所占的面积率R，也优选为52％以上。另外，关于凹部80的深度等其它方式，也优选与形成在第1区域A1的凹部相同。
另外，关于多个凹部80向第5区域A5以及第7区域A7的形成，能够通过如下方式来形成，即，在切成层叠芯片之后，将在表面设置了凹凸图案的转印版压附到层叠芯片的想要形成凹部的部分。
根据本变形例的结构，在安装层叠陶瓷电容器1时，能够使焊料润湿至第3侧面WS1以及第4侧面WS2。因而，能够使回流焊安装时的自对准性、粘着力进一步提高。
以下，对本实施方式的层叠陶瓷电容器1的第6变形例进行说明。另外，在以下的说明中，关于与上述实施方式相同的结构，标注相同的附图标记，并且省略详细的说明。图15是示出本实施方式的层叠陶瓷电容器1的第6变形例的图，是与图2对应的图。
在本变形例中，第1外部电极40A不仅配置在第1侧面LS1上以及第1主面TS1上的一部分，还配置在第3侧面WS1以及第4侧面WS2上的一部分。换言之，第1外部电极40A形成在第1侧面LS1、第1主面TS1、第3侧面WS1、以及第4侧面WS2这四个面。
在本变形例中，第2外部电极40B不仅配置在第2侧面LS2上以及第1主面TS1上的一部分，还配置在第3侧面WS1以及第4侧面WS2上的一部分。换言之，第2外部电极40B形成在第2侧面LS2、第1主面TS1、第3侧面WS1、以及第4侧面WS2这四个面。
在本变形例中，层叠体10的第1主面TS1也具有被作为多个外部电极40的第1外部电极40A以及第2外部电极40B覆盖的多个第1区域A1。而且，在层叠体10的第1主面TS1上的第1区域A1，形成有上述实施方式所示的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。因而，能够确保外部电极40与层叠体10之间的锚固效果，并提高外部电极40和层叠体10的密接强度。其结果是，能够抑制层叠陶瓷电容器1的耐湿性的下降。另外，在本变形例中，第1区域A1中的多个凹部80的开口部所占的面积率R也优选为52％以上。另外，关于凹部80的深度等其它方式，也优选与上述实施方式相同。
而且，在本变形例中，也与第5变形例同样地，在层叠体10的第3侧面WS1上的第5区域A5以及层叠体10的第4侧面WS2上的第7区域A7，形成有与形成在第1区域A1的凹部同样的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。因而，在该部分中，也能够确保外部电极40与层叠体10之间的锚固效果，并提高外部电极40和层叠体10的密接强度。其结果是，能够抑制层叠陶瓷电容器1的耐湿性的下降。
另外，即使是本变形例的结构，在安装层叠陶瓷电容器1时，也能够使焊料润湿至第3侧面WS1以及第4侧面WS2。因而，能够使回流焊安装时的自对准性、粘着力进一步提高。而且，在本变形例中，在第2主面TS2上未配置外部电极40。因此，与省略的外部电极40的厚度的量对应地，能够使层叠陶瓷电容器1低高度化以及使内部电极层30的有效部的体积增加，能够使层叠陶瓷电容器1的设计的自由度提高。
根据本实施方式的层叠陶瓷电容器1，达到以下的效果。
(1)本实施方式的层叠陶瓷电容器1具备：层叠体10，具有层叠的多个电介质层20和层叠的多个内部电极层30，并具有在层叠方向上相对的第1主面TS1以及第2主面TS2、在与层叠方向正交的长度方向上相对的第1侧面LS1以及第2侧面LS2、和在与层叠方向以及长度方向正交的宽度方向上相对的第3侧面WS1以及第4侧面WS2；以及多个外部电极40，配置在由四个侧面LS1、LS2、WS1、WS2构成的侧面部的一部分以及第1主面TS1的一部分，第1主面TS1包含被多个外部电极40覆盖的多个第1区域A1和从多个外部电极40露出的第2区域A2，在第1主面TS1的多个第1区域A1分别形成有多个凹部80，形成在多个第1区域A1的凹部80的壁面为球面状曲面，形成在多个第1区域A1的凹部80的平均入口直径为0.3μm以上且10.5μm以下。由此，能够确保外部电极40与层叠体10之间的锚固效果，并提高外部电极40和层叠体10的密接强度。其结果是，能够抑制层叠陶瓷电容器1的耐湿性的下降。
(2)在本实施方式的层叠陶瓷电容器1中，第1区域A1中的多个凹部80的开口部所占的面积率为52％以上。由此，外部电极40与层叠体10之间的锚固效果提高，能够进一步提高外部电极40和层叠体10的密接强度。
(3)本实施方式的层叠陶瓷电容器1的多个外部电极40分别还配置在第2主面TS2的一部分，第2主面TS2包含被多个外部电极40覆盖的多个第3区域A3和从多个外部电极40露出的第4区域A4，在第2主面TS2的多个第3区域A3分别形成有多个凹部80，形成在多个第3区域A3的凹部80的壁面为球面状曲面，形成在多个第3区域A3的凹部80的平均入口直径为0.3μm以上且10.5μm以下。由此，在第3区域A3中，也能够确保外部电极40与层叠体10之间的锚固效果，并提高外部电极40和层叠体10的密接强度。其结果是，能够抑制层叠陶瓷电容器1的耐湿性的下降。
(4)在本实施方式的层叠陶瓷电容器1中，第3区域A3中的多个凹部80的开口部所占的面积率为52％以上。由此，外部电极40与层叠体10之间的锚固效果提高，能够进一步提高外部电极40和层叠体10的密接强度。
(5)本实施方式的层叠陶瓷电容器1的多个外部电极40分别还配置在第3侧面WS1的一部分，第3侧面WS1包含被多个外部电极40覆盖的多个第5区域A5和从多个外部电极40露出的第6区域A6，在第3侧面WS1的多个第5区域A5分别形成有多个凹部80，形成在多个第5区域A5的凹部80的壁面为球面状曲面，形成在多个第5区域A5的凹部的平均入口直径为0.3μm以上且10.5μm以下。由此，在第5区域A5中，也能够确保外部电极40与层叠体10之间的锚固效果，并提高外部电极40和层叠体10的密接强度。其结果是，能够抑制层叠陶瓷电容器1的耐湿性的下降。
(6)在本实施方式的层叠陶瓷电容器1中，第5区域A5中的多个凹部80的开口部所占的面积率为52％以上。由此，外部电极40与层叠体10之间的锚固效果提高，能够进一步提高外部电极40和层叠体10的密接强度。
(7)本实施方式的层叠陶瓷电容器1的多个外部电极40分别还配置在第4侧面WS2的一部分，第4侧面WS2包含被多个外部电极40覆盖的多个第7区域A7和从多个外部电极40露出的第8区域A8，在第4侧面WS2的多个第7区域A7分别形成有多个凹部80，形成在多个第7区域A7的凹部80的壁面为球面状曲面，形成在多个第7区域A7的凹部80的平均入口直径为0.3μm以上且10.5μm以下。由此，在第7区域A7中，也能够确保外部电极40与层叠体10之间的锚固效果，并提高外部电极40和层叠体10的密接强度。其结果是，能够抑制层叠陶瓷电容器1的耐湿性的下降。
(8)在本实施方式的层叠陶瓷电容器1中，第7区域A7中的多个凹部80的开口部所占的面积率为52％以上。由此，外部电极40与层叠体10之间的锚固效果提高，能够进一步提高外部电极40和层叠体10的密接强度。
(9)本实施方式的层叠陶瓷电容器1的多个外部电极40具有第1外部电极40A以及第2外部电极40B，第1外部电极40A至少配置在第1侧面LS1的一部分以及第1主面TS1的一部分，第2外部电极40B至少配置在第2侧面LS2的一部分以及第1主面TS1的一部分，多个第1区域A1包含被第1外部电极40A覆盖的第1侧面LS1侧的第1区域TS1A和被第2外部电极40B覆盖的第2侧面LS2侧的第1区域TS1B。在具有这样的两个外部电极40的层叠陶瓷电容器中，也能够得到本公开的效果。
(10)构成本实施方式的层叠陶瓷电容器1的电介质层20的陶瓷粒子的平均粒子直径为0.1μm以上且1μm以下。由此，能够减小层叠陶瓷电容器1的电介质层20的厚度，能够得到每单位体积的电容密度大的层叠陶瓷电容器1。
(11)在本实施方式的层叠陶瓷电容器1中，第1区域A1中的凹部80的平均入口直径为构成电介质层20的陶瓷粒子的平均粒子直径的2倍以上且20倍以下。由此，能够适当地形成凹部80，在能够确保外部电极40与层叠体10之间的锚固效果的同时，还能够抑制向层叠体10的应力集中。因而，能够兼顾外部电极40和层叠体10的密接强度和层叠体10的强度。
(12)在本实施方式的层叠陶瓷电容器1中，多个内部电极层30具有多个第1内部电极层31和多个第2内部电极层32，层叠体10包含夹在第1内部电极层31与第2内部电极层32之间的多个电介质层20，多个第1区域A1中的凹部80的平均入口直径为电介质层20的厚度的尺寸的0.2倍以上且5倍以下。由此，使用平均粒子直径稍小的适当的陶瓷粒子，能够在使夹在第1内部电极层31与第2内部电极层32之间的电介质层20的厚度的尺寸变薄而提高电容密度的同时，适当地形成凹部80。因而，能够兼顾确保层叠陶瓷电容器1的每单位体积的电容密度和确保外部电极40和层叠体10的密接强度。
(13)在本实施方式的层叠陶瓷电容器1中，第1区域A1中的凹部80的平均深度为0.1μm以上且5μm以下。由此，在能够确保外部电极40与层叠体10之间的锚固效果的同时，还能够抑制向层叠体10的应力集中，能够兼顾外部电极40和层叠体10的密接强度和层叠体10的强度。
(14)本实施方式的层叠陶瓷电容器1的外部电极40至少具有与第1主面TS1的多个第1区域A1密接地配置的基底电极层50和覆盖基底电极层50的外侧电极层，形成在多个第1区域A1的凹部80的平均深度大于基底电极层50的厚度的尺寸，且小于外侧电极层的厚度的尺寸。由此，能够在使层叠体10的表面和构成基底电极层50的薄膜层51的接触面积增加而提高密接力的同时，提高被覆了基底电极层50的层叠体10的多个凹部80与构成外侧电极层的镀敷层60之间的锚固效果，作为整体，能够提高外部电极40和层叠体10的密接强度。
(15)在本实施方式的层叠陶瓷电容器1中，形成在第1区域A1的多个凹部80具有相对于平均入口直径具有大的入口直径的凹部和相对于平均入口直径具有小的入口直径的凹部，具有比平均入口直径小的入口直径的凹部的平均深度小于相对于平均入口直径具有大的入口直径的凹部的平均深度。由此，能够适当地调整外部电极40与层叠体10之间的锚固效果。
<第2实施方式>
以下，对第2实施方式涉及的层叠陶瓷电容器1进行说明。另外，在以下的说明中，关于与第1实施方式相同的结构，标注相同的附图标记，此外，省略详细的说明。图16A是示出本实施方式的层叠陶瓷电容器1被埋入到部件内置基板300的状态的图。图16B是图16A中的XVIB部的放大图，是示意性地示出层叠体10的第2区域A2的表层部附近的微观的剖面形状的放大剖视图。
在本实施方式的层叠陶瓷电容器1中，除了在形成有作为多个外部电极的第1外部电极40A以及第2外部电极40B的层叠体10的表面上形成有多个凹部80以外，在未形成作为多个外部电极的第1外部电极40A以及第2外部电极40B的层叠体10的表面上也形成有多个凹部80。
如图16A所示，部件内置基板300具备层叠陶瓷电容器1和内置层叠陶瓷电容器1的基板301。基板301具备以树脂为主成分的芯材310和通孔导体320。
构成芯材310的材料例如为玻璃环氧树脂。但是，构成芯材310的材料并不限于玻璃环氧树脂。例如，也可以是聚酰亚胺树脂等。
通孔导体320将层叠陶瓷电容器1的外部电极40和印刷在基板301的未图示的布线图案电连接。构成通孔导体320的金属例如为Cu。但是，构成通孔导体320的金属并不限于Cu，例如也可以是Au、Pt等。
层叠陶瓷电容器1的外部电极40能够使用与第1实施方式相同的外部电极。但是，外部电极40优选最外层由Cu镀敷形成。
第1外部电极40A具有第1基底电极层50A和第1镀敷层60A。例如也可以是，第1基底电极层50A由第1薄膜层51A构成，第1镀敷层60A由第1Cu镀敷层61A构成。
第2外部电极40B具有第2基底电极层50B和第2镀敷层60B。例如也可以是，第2基底电极层50B由第2薄膜层51B构成，第2镀敷层60B由第2Cu镀敷层61B构成。
由此，例如在由Cu形成通孔导体320的情况下，外部电极40和通孔导体320成为相同种类金属。因而，两者的连接部的连接电阻降低，能够抑制基板特性变差。
与第1实施方式同样地，层叠体10的第1主面TS1具有从作为多个外部电极40的第1外部电极40A以及第2外部电极40B露出的第2区域A2。
而且，在本实施方式中，如图16B所示，在层叠体10的第1主面TS1上的第2区域A2也形成有与形成在第1区域A1的凹部同样的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。因而，在该部分中，能够确保构成基板301的芯材310与层叠体10之间的锚固效果，并提高芯材和层叠体10的密接强度。另外，在本变形例中，关于第2区域A2中的多个凹部80的开口部所占的面积率R，也优选为52％以上。另外，关于凹部80的深度等其它方式，也优选与形成在第1区域A1的凹部相同。
像这样，优选在未形成作为多个外部电极的第1外部电极40A以及第2外部电极40B的层叠体10的表面上也形成有多个凹部80。由此，即使在将层叠陶瓷电容器1以埋入到部件内置基板、高密度封装件等那样的用途进行使用的情况下，电能够确保外部电极40和层叠体10的密接强度。此外，在用于部件内置基板、高密度封装件的树脂等密封剂与层叠体10的表面之间，也能够通过锚固效果使密接强度提高。因此，能够使层叠陶瓷电容器1的耐湿性进一步提高。
另外，也可以在层叠体10的第2主面TS2也形成有与形成在第1区域A1的凹部同样的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。此外，也可以在层叠体10的第3侧面WS1以及第4侧面WS2也形成有与形成在第1区域A1的凹部同样的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。由此，在用于部件内置基板、高密度封装件的树脂等的密封剂与层叠体10的表面之间，能够通过锚固效果使密接强度提高。
另外，在作为第1实施方式的变形例而示出的图13A～图13B、图14A～14C所示的方式的层叠陶瓷电容器1中，也可以在第2主面TS2的第4区域A4也形成有与形成在第1区域A1的凹部同样的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。此外，在作为第1实施方式的变形例而示出的图14A～图14C、图15所示的方式的层叠陶瓷电容器1中，也可以在第3侧面WS1的第6区域A6以及第4侧面WS2的第8区域A8也形成有与形成在第1区域A1的凹部同样的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。由此，在用于部件内置基板、高密度封装件的树脂等的密封剂与层叠体10的表面之间，能够通过锚固效果使密接强度提高。
根据本实施方式的层叠陶瓷电容器1，除了上述(1)～(15)以外，还达到以下的效果。
(16)在本实施方式的层叠陶瓷电容器1中，除了多个第1区域A1以外，在第2区域A2也形成有多个凹部80，形成在第2区域A2的凹部80的壁面为球面状曲面，形成在第2区域A2的凹部80的平均入口直径为0.3μm以上且10.5μm以下。由此，即使在将层叠陶瓷电容器1以埋入到部件内置基板、高密度封装件等那样的用途进行使用的情况下，也能够确保外部电极40和层叠体10的密接强度。此外，在用于部件内置基板、高密度封装件的树脂等的密封剂与层叠体10的表面之间，也能够通过锚固效果使密接强度提高。
(17)在本实施方式的层叠陶瓷电容器1中，第2区域A2中的多个凹部80的开口部所占的面积率为52％以上。由此，在用于部件内置基板、高密度封装件的树脂等的密封剂与层叠体10的表面之间，锚固效果也提高，能够使密接强度提高。
(18)在本实施方式的层叠陶瓷电容器1中，除了多个第3区域A3以外，在第4区域A4也形成有多个凹部80，形成在第4区域A4的凹部80的壁面为球面状曲面，形成在第4区域A4的凹部80的平均入口直径为0.3μm以上且10.5μm以下。由此，即使在将层叠陶瓷电容器1以埋入到部件内置基板、高密度封装件等那样的用途进行使用的情况下，也能够确保外部电极40和层叠体10的密接强度。此外，在用于部件内置基板、高密度封装件的树脂等的密封剂与层叠体10的表面之间，也能够通过锚固效果使密接强度提高。
(19)在本实施方式的层叠陶瓷电容器1中，第4区域A4中的多个凹部80的开口部所占的面积率为52％以上。由此，在用于部件内置基板、高密度封装件的树脂等的密封剂与层叠体10的表面之间，锚固效果也提高，能够使密接强度提高。
<第3实施方式>
以下，对第3实施方式涉及的层叠陶瓷电容器1进行说明。另外，在以下的说明中，关于与第1实施方式相同的结构，省略详细的说明。图17是本实施方式的层叠陶瓷电容器101的外观立体图。图18是构成上述实施方式的层叠陶瓷电容器101的层叠体110的分解立体图。图19是构成上述实施方式的层叠陶瓷电容器101的层叠体110的外观立体图。图20A是沿着箭头XXA的方向对图17所示的层叠陶瓷电容器101观察了第1主面TS1侧时的向视图。图20B是沿着箭头XXB的方向对图19所示的层叠体110观察了第1主面TS1侧时的向视图。另外，关于图20A、图20B，配置为第3侧面WS1成为图面下侧而示出。
本实施方式的层叠陶瓷电容器101的层叠体110和外部电极140的形状等方式与第1实施方式不同。
层叠陶瓷电容器101具有层叠体110和外部电极140。
如图17～图20B所示，层叠体110包含在层叠方向T上相对的第1主面TS1以及第2主面TS2、在与层叠方向T正交的长度方向L上相对的第1侧面LS1以及第2侧面LS2、和在与层叠方向T以及长度方向L正交的宽度方向W上相对的第3侧面WS1以及第4侧面WS2。
层叠体110的尺寸没有特别限定，但是若将层叠体10的长度方向L上的尺寸设为L尺寸，将层叠体10的宽度方向W上的尺寸设为W尺寸，将层叠体10的层叠方向T上的尺寸设为T尺寸，则优选L尺寸为0.43mm以上且0.73mm以下，且0.85≤(W尺寸)/(L尺寸)≤1.0，且T尺寸为50μm以上且90μm以下。
另外，若将包含外部电极140的层叠陶瓷电容器101的长度方向L上的尺寸设为LC尺寸，将包含外部电极140的层叠陶瓷电容器101的宽度方向W上的尺寸设为WC尺寸，将包含外部电极140的层叠陶瓷电容器101的层叠方向T上的尺寸设为TC尺寸，则优选LC尺寸为0.45mm以上且0.75mm以下，且0.85≤(WC尺寸)/(LC尺寸)≤1.0，且T尺寸为70μm以上且110μm以下。
如图18所示，层叠体110具有内层部11和配置为在层叠方向T上夹着内层部11的第1主面侧外层部12以及第2主面侧外层部13。
内层部11包含多个电介质层120和多个内部电极层130。内层部11包含在层叠方向T上位于最靠第1主面TS1侧的内部电极层130至位于最靠第2主面TS2侧的内部电极层130。在内层部11中，多个内部电极层130隔着电介质层120对置地配置。
多个内部电极层130具有多个第1内部电极层131以及多个第2内部电极层132。多个第1内部电极层131配置在多个电介质层120上。多个第2内部电极层132配置在多个电介质层120上。多个第1内部电极层131以及多个第2内部电极层132在层叠体10的层叠方向T上隔着电介质层120交替地配置。第1内部电极层131以及第2内部电极层132配置为夹着电介质层120。
第1内部电极层131具有与第2内部电极层132对置的第1对置部131A、从第1对置部131A向第1侧面LS1以及第3侧面WS1引出的第1引出部131B、以及从第1对置部131A向第2侧面LS2以及第4侧面WS2引出的第2引出部131C。第1引出部131B在第1侧面LS1以及第3侧面WS1露出。第2引出部131C在第2侧面LS2以及第4侧面WS2露出。
第2内部电极层132具有与第1内部电极层131对置的第2对置部132A、从第2对置部132A向第2侧面LS2以及第3侧面WS1引出的第3引出部132B、以及从第2对置部132A向第1侧面LS1以及第4侧面WS2引出的第4引出部132C。第3引出部132B在第2侧面LS2以及第3侧面WS1露出。第4引出部132C在第1侧面LS1以及第4侧面WS2露出。
在本实施方式中，通过第1对置部131A和第2对置部132A隔着电介质层120对置，从而形成电容，体现出电容器的特性。
第1对置部131A的形状没有特别限定，但是优选为矩形。不过，矩形形状的拐角部也可以带有圆角，矩形形状的拐角部还可以倾斜地形成。第1引出部131B以及第2引出部131B的形状没有特别限定，但是优选为一部分与第1对置部131A重叠的那样的矩形。不过，矩形形状的拐角部也可以带有圆角，矩形形状的拐角部还可以倾斜地形成。
第2对置部132A的形状没有特别限定，但是优选为矩形。不过，矩形形状的拐角部也可以带有圆角，矩形形状的拐角部还可以倾斜地形成。第3引出部132B以及第4引出部132B的形状没有特别限定，但是优选为一部分与第2对置部132A重叠的那样的矩形。不过，矩形形状的拐角部也可以带有圆角，矩形形状的拐角部还可以倾斜地形成。
第1主面侧外层部12位于层叠体110的第1主面TS1侧。第1主面侧外层部12是位于第1主面TS1与最靠近第1主面TS1的内部电极层130之间的多个电介质层120的集合体。
第2主面侧外层部13位于层叠体110的第2主面TS2侧。第2主面侧外层部13是位于第2主面TS2与最靠近第2主面TS2的内部电极层130之间的多个电介质层120的集合体。
电介质层120以及内部电极层130的材料能够使用与第1实施方式同样的材料。另外，与第1实施方式同样地，用于电介质层的陶瓷粒子的粒子直径优选为0.1μm以上且1μm以下。由此，能够减小电介质层的厚度，能够得到每单位体积的电容密度大的层叠陶瓷电容器。
外部电极140具有第1外部电极140A、第2外部电极140B、第3外部电极140C、以及第4外部电极140D。在沿着层叠方向T对第1主面TS1或第2主面TS2进行观察时，四个外部电极140A、140B、140C、140D以大致分离在四角的状态配置。
第1外部电极140A配置在层叠体110上。第1外部电极140A优选从第1侧面LS1上以及第3侧面WS1上延伸至第1主面TS1的一部分以及第2主面TS2的一部分而进行配置。即，第1外部电极140A优选形成在第1侧面LS1的第3侧面WS1侧的一部分、第3侧面WS1的第1侧面LS1侧的一部分、第1主面TS1的一部分、以及第2主面TS2的一部分。另外，第1外部电极140A也可以不设置在两个主面，而设置在成为安装面的第1主面TS1的一部分或第2主面TS2的一部分中的一者。换言之，第1外部电极140A的剖面形状也可以是L字状。
第2外部电极140B配置在层叠体110上。第2外部电极140B优选从第1侧面LS1上以及第4侧面WS2上延伸至第1主面TS1的一部分以及第2主面TS2的一部分而进行配置。即，第2外部电极140B优选形成在第1侧面LS1的第4侧面WS2侧的一部分、第4侧面WS2的第1侧面LS1侧的一部分、第1主面TS1的一部分、以及第2主面TS2的一部分。另外，第2外部电极140B也可以不设置在两个主面，而设置在成为安装面的第1主面TS1的一部分或第2主面TS2的一部分中的一者。换言之，第2外部电极140B的剖面形状也可以是L字状。
第3外部电极140C配置在层叠体110上。第3外部电极140C优选从第2侧面LS2上以及第3侧面WS1上延伸至第1主面TS1的一部分以及第2主面TS2的一部分而进行配置。即，第3外部电极140C优选形成在第2侧面LS2的第3侧面WS1侧的一部分、第3侧面WS1的第2侧面LS2侧的一部分、第1主面TS1的一部分、以及第2主面TS2的一部分。另外，第3外部电极140C也可以不设置在两个主面，而设置在成为安装面的第1主面TS1的一部分或第2主面TS2的一部分中的一者。换言之，第3外部电极140C的剖面形状也可以是L字状。
第4外部电极140D配置在层叠体110上。第4外部电极140D优选从第2侧面LS2上以及第4侧面WS2上延伸至第1主面TS1的一部分以及第2主面TS2的一部分而进行配置。即，第2外部电极140B优选形成在第2侧面LS2的第4侧面WS2侧的一部分、第4侧面WS2的第2侧面LS2侧的一部分、第1主面TS1的一部分、以及第2主面TS2的一部分。另外，第4外部电极140D也可以不设置在两个主面，而设置在成为安装面的第1主面TS1的一部分或第2主面TS2的一部分中的一者。换言之，第4外部电极140D的剖面形状也可以是L字状。
如图20B所示，层叠体110的第1主面TS1具有被作为多个外部电极140的第1外部电极140A、第2外部电极140B、第3外部电极140C以及第4外部电极140D覆盖的多个第1区域A1。此外，层叠体110的第1主面TS1具有从作为多个外部电极140的第1外部电极140A、第2外部电极140B、第3外部电极140C以及第4外部电极140D露出的第2区域A2。
在本实施方式中，多个第1区域A1具有被第1外部电极140A、第2外部电极140B、第3外部电极140C以及第4外部电极140D分别覆盖的分离的四个区域。而且，第2区域A2配置在多个第1区域A1之间，使得将多个第1区域A1分离。
而且，在本实施方式中，在层叠体110的第1主面TS1上的多个第1区域A1也形成有第1实施方式所示的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。因而，能够确保外部电极140与层叠体110之间的锚固效果，并提高外部电极140和层叠体110的密接强度。其结果是，能够抑制层叠陶瓷电容器101的耐湿性的下降。另外，在本实施方式中，第1区域A1中的多个凹部80的开口部所占的面积率R也优选为52％以上。另外，关于凹部80的深度等其它方式，也优选与第1实施方式相同。
而且，也可以与第2实施方式同样地，在层叠体110的第1主面TS1上的第2区域A2也形成有与形成在第1区域A1的凹部同样的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。由此，能够得到与第2实施方式同样的效果。
另外，在本实施方式中，如图19所示，层叠体110的第2主面TS2也具有被多个外部电极140覆盖的多个第3区域A3。此外，层叠体110的第2主面TS2具有从多个外部电极140露出的第4区域A4。在此，在第3区域A3，也可以像在第1实施方式的变形例中说明的那样，形成有与形成在第1区域A1的凹部同样的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。此外，在第4区域A4，也可以像在第2实施方式中说明的那样形成有与形成在第1区域A1的凹部同样的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。
以下，对本实施方式的层叠陶瓷电容器101的第1变形例进行说明。另外，在以下的说明中，关于与上述实施方式相同的结构，标注相同的附图标记，并且省略详细的说明。图21是本实施方式的第1变形例的层叠陶瓷电容器101的外观立体图，是与图17对应的图。
在本变形例中，外部电极140的形状与上述实施方式不同。
在本变形例中，多个外部电极140配置在第1主面TS1的一部分，另一方面，未配置在第2主面TS2。即，本变形例的多个外部电极的剖面形状成为L字状。
第1外部电极140A从第1侧面LS1上以及第3侧面WS1上延伸至第1主面TS1的一部分而进行配置。
第2外部电极140B从第1侧面LS1上以及第4侧面WS2上延伸至第1主面TS1的一部分而进行配置。
第3外部电极140C从第2侧面LS2上以及第3侧面WS1上延伸至第1主面TS1的一部分而进行配置。
第4外部电极140D从第2侧面LS2上以及第4侧面WS2上延伸至第1主面TS1的一部分而进行配置。
而且，在本变形例中，在层叠体110的第1主面TS1上的多个第1区域A1也形成有第1实施方式所示的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。因而，能够确保外部电极140与层叠体110之间的锚固效果，并提高外部电极140和层叠体110的密接强度。其结果是，能够抑制层叠陶瓷电容器101的耐湿性的下降。另外，在本实施方式中，第1区域A1中的多个凹部80的开口部所占的面积率R也优选为52％以上。另外，关于凹部80的深度等其它方式，也优选与第1实施方式相同。
以下，对本实施方式的层叠陶瓷电容器101的第2变形例进行说明。另外，在以下的说明中，关于与上述实施方式相同的结构，标注相同的附图标记，并且省略详细的说明。图22是本实施方式的第2变形例的层叠陶瓷电容器101的外观立体图，是与图17对应的图。图23是构成本变形例的层叠陶瓷电容器101的层叠体110的分解立体图，是与图18对应的图。
在本变形例中，内部电极层130以及外部电极140的形状与上述实施方式不同。
多个内部电极层130具有多个第1内部电极层131以及多个第2内部电极层132。
第1内部电极层131通过第1引出部131B向层叠体110的第1侧面LS1引出，并通过第2引出部131C向层叠体110的第2侧面LS2引出。更详细地，第1引出部131B向层叠体110的第3侧面WS1侧的第1侧面LS1引出，第2引出部131C向层叠体110的第4侧面WS2侧的第2侧面LS2引出。另外，第1内部电极层131不在层叠体110的第3侧面WS1以及第4侧面WS2露出。
第2内部电极层132通过第3引出部132B向层叠体110的第1侧面LS1引出，并通过第4引出部132C向层叠体的第2侧面LS2引出。更详细地，第3引出部132B向层叠体110的第4侧面WS2侧的第1侧面LS1引出，第4引出部132C向层叠体110的第3侧面WS1侧的第2侧面LS2引出。另外，第2内部电极层132不在层叠体110的第3侧面WS1以及第4侧面WS2露出。
第1外部电极140A在第3侧面WS1上设置有缺口140AS。
第2外部电极140B在第4侧面WS2上设置有缺口140BS。
第3外部电极140C在第3侧面WS1上设置有缺口140CS。
第4外部电极140D在第4侧面WS2上设置有缺口140DS。
另外，第1内部电极层131的第1引出部131B也可以向第1侧面LS1、第2侧面LS2、第3侧面WS1以及第4侧面WS2中的一个侧面引出。在该情况下，第1内部电极层131的第2引出部131C也可以向引出了第1引出部131B的侧面以外的一个侧面引出。
此外，第2内部电极层132的第3引出部132B也可以向第1侧面LS1、第2侧面LS2、第3侧面WS1以及第4侧面WS2中的一个侧面引出。在该情况下，第2内部电极层132的第4引出部132C也可以向引出了第3引出部132B的侧面以外的一个侧面引出。
另外，在从层叠方向T观察层叠陶瓷电容器1时，将第1内部电极层131的第1引出部131B和第2引出部131C连结的直线与将第2内部电极层132的第3引出部132B和第4引出部132C连结的直线优选交叉。
进而，在层叠体10的四个侧面LS1、LS2、LS3、LS4中，优选地，第1内部电极层131的第1引出部131B和第2内部电极层132的第4引出部132C被引出到对置的位置，第1内部电极层131的第2引出部131C和第2内部电极层132的第3引出部132B被引出到对置的位置。
而且，在本变形例中，在层叠体110的第1主面TS1上的多个第1区域A1也形成有第1实施方式所示的、平均入口直径为0.3μm以上且10.5μm以下的、具有球面状曲面的多个凹部80。因而，能够确保外部电极140与层叠体110之间的锚固效果，并提高外部电极140和层叠体110的密接强度。其结果是，能够抑制层叠陶瓷电容器101的耐湿性的下降。另外，在本实施方式中，第1区域A1中的多个凹部80的开口部所占的面积率R也优选为52％以上。另外，关于凹部80的深度等其它方式，也优选与第1实施方式相同。
根据本实施方式的层叠陶瓷电容器101，除了上述(1)～(19)以外，还达到以下的效果。
(20)在本实施方式的层叠陶瓷电容器101中，多个外部电极140具有第1外部电极140A、第2外部电极140B、第3外部电极140C、以及第4外部电极140D，第1外部电极140A至少配置在第1主面TS1的一部分、第1侧面LS1的一部分以及第3侧面WS1的一部分，第2外部电极140B至少配置在第1主面TS1的一部分、第1侧面LS1的一部分以及第4侧面WS2的一部分，第3外部电极140C至少配置在第1主面TS1的一部分、第2侧面LS2的一部分以及第3侧面WS1的一部分，第4外部电极140D至少配置在第1主面TS1的一部分、第2侧面LS2的一部分以及第4侧面WS2的一部分，多个第1区域A1包含被第1外部电极140A覆盖的区域、被第2外部电极140B覆盖的区域、被第3外部电极140C覆盖的区域、以及被第4外部电极140D覆盖的区域。在具有这样的四个外部电极40的层叠陶瓷电容器中，也能够得到本公开的效果。
<实验例>
按照上述的制造方法，作为实验例的样品而制作了层叠陶瓷电容器，并进行了耐湿可靠性试验以及抗折试验。
1.层叠陶瓷电容器的制造
作为实施例的样品，按照第1实施方式的制造方法以图1～图7所示的构造制作了以下的规格的层叠陶瓷电容器。
·层叠陶瓷电容器的尺寸：L×W×T＝0.6mm×0.3mm×0.11mm
·电介质层的材料(主成分)：BaTiO3
·在层叠体的第1区域A1形成具有球面状曲面的多个凹部
·多个凹部的平均入口直径：参照表1
·第1区域A1中的多个凹部的开口部所占的面积率：参照表1
·内部电极层的材料：Ni
·外部电极的构造
·基底电极层：通过溅射形成以Ni/Cr合金为主成分的薄膜层
·镀敷层：从坯体侧起Cu镀敷层、Ni镀敷层、Sn镀敷层的三层构造
作为比较例的样品，制作了在层叠体的第1区域A1不具有多个凹部的层叠陶瓷电容器。除了未形成多个凹部这一点以外，以与实施例的样品相同的规格制作。
2.测定以及试验
接着，对制作的样品按照以下的测定方法以及试验方法进行了测定以及试验。
(1)耐湿可靠性试验
使用共晶焊料将各样品安装到玻璃环氧基板。然后，将各样品投入到125℃、相对湿度为95％RH的高温高湿槽内，并以3.2V、72小时的条件进行了耐湿加速试验。将绝缘电阻值(IR值)下降了两位数以上的样品判断为耐湿性劣化的样品，并对其个数进行计数。
(2)抗折试验
使用不锈钢制的支承台以及不锈钢制的按压棒通过三点弯曲试验进行了试验。支承点的间隔设为0.5mm。使用了前端为R＝0.05mm的半球状的按压棒。将样品载置在支承台中央部，并使按压棒与样品的上表面(层叠陶瓷电容器的第2主面)的中央部接触。对按压棒施加向下的外力，并确认样品是否断裂。外力的大小设为2.0N，测定个数设为20个，并对断裂的样品的个数进行了计数。若断裂的芯片的个数为三个以下，则是优选的，若为零个，则更优选。
3.试验结果
在表1示出试验结果。
『表1]
如表1所示，与比较例的样品相比较，关于样品2～6、8～11的实施例，得到了良好的结果。即，如果凹部的入口直径为0.3μm以上且10.5μm以下，则耐湿可靠性试验、抗折试验均得到了良好的结果。特别是，如果凹部的入口直径为0.3μm以上且3.2μm以下，则耐湿可靠性试验、抗折试验均得到了实现了平衡的极其良好的结果。
此外，根据试验结果可知，优选凹部的面积率，即，第1区域A1中的多个凹部的开口部所占的面积率为52％以上。在凹部的面积率为26％的情况下，与凹部的面积率为52％以上的情况相比，耐湿可靠性劣化。但是，即使是凹部的面积率为26％的样品，与比较例相比也可得到耐湿可靠性提高的效果。
根据以上的结果，本公开的陶瓷电容器在外部电极与层叠体之间产生锚固效果，能够提高外部电极和层叠体的密接强度。其结果是，能够抑制水分等从层叠体和外部电极的界面浸入，能够抑制层叠陶瓷电容器的耐湿性的下降。
本发明并不限定于上述实施方式的结构，能够在不变更本发明的主旨的范围内适当地变更而进行应用。另外，将在上述实施方式中记载的各个优选的结构组合了两个以上的结构也还是本发明。

Claims (19)

1.一种层叠陶瓷电容器，具备：
层叠体，具有层叠的多个电介质层和层叠的多个内部电极层，并具有在层叠方向上相对的第1主面以及第2主面、在与所述层叠方向正交的长度方向上相对的第1侧面以及第2侧面、和在与所述层叠方向以及所述长度方向正交的宽度方向上相对的第3侧面以及第4侧面；以及
多个外部电极，配置在由四个所述侧面构成的侧面部的一部分以及所述第1主面的一部分，
所述第1主面包含：
多个第1区域，被所述多个外部电极覆盖；以及
第2区域，从所述多个外部电极露出，
在所述第1主面的所述多个第1区域分别形成有多个凹部，
形成在所述多个第1区域的所述凹部的壁面为球面状曲面，
形成在所述多个第1区域的所述凹部的平均入口直径为0.3μm以上且10.5μm以下。
2.根据权利要求1所述的层叠陶瓷电容器，其中，
所述第1区域中的所述多个凹部的开口部所占的面积率为52％以上。
3.根据权利要求1或权利要求2所述的层叠陶瓷电容器，其中，
所述多个外部电极分别还配置在所述第2主面的一部分，
所述第2主面包含：
多个第3区域，被所述多个外部电极覆盖；以及
第4区域，从所述多个外部电极露出，
在所述第2主面的所述多个第3区域分别形成有多个凹部，
形成在所述多个第3区域的所述凹部的壁面为球面状曲面，
形成在所述多个第3区域的所述凹部的平均入口直径为0.3μm以上且10.5μm以下。
4.根据权利要求3所述的层叠陶瓷电容器，其中，
所述第3区域中的所述多个凹部的开口部所占的面积率为52％以上。
5.根据权利要求1～4中的任一项所述的层叠陶瓷电容器，其中，
所述多个外部电极分别还配置在所述第3侧面的一部分，
所述第3侧面包含：
多个第5区域，被所述多个外部电极覆盖；以及
第6区域，从所述多个外部电极露出，
在所述第3侧面的所述多个第5区域分别形成有多个凹部，
形成在所述多个第5区域的所述凹部的壁面为球面状曲面，
形成在所述多个第5区域的所述凹部的平均入口直径为0.3μm以上且10.5μm以下。
6.根据权利要求5所述的层叠陶瓷电容器，其中，
所述第5区域中的所述多个凹部的开口部所占的面积率为52％以上。
7.根据权利要求1～6中的任一项所述的层叠陶瓷电容器，其中，
所述多个外部电极分别还配置在所述第4侧面的一部分，
所述第4侧面包含：
多个第7区域，被所述多个外部电极覆盖；以及
第8区域，从所述多个外部电极露出，
在所述第4侧面的所述多个第7区域分别形成有多个凹部，
形成在所述多个第7区域的所述凹部的壁面为球面状曲面，
形成在所述多个第7区域的所述凹部的平均入口直径为0.3μm以上且10.5μm以下。
8.根据权利要求7所述的层叠陶瓷电容器，其中，
所述第7区域中的所述多个凹部的开口部所占的面积率为52％以上。
9.根据权利要求1～8中的任一项所述的层叠陶瓷电容器，其中，
所述多个外部电极具有第1外部电极以及第2外部电极，
所述第1外部电极至少配置在所述第1侧面的一部分以及所述第1主面的一部分，
所述第2外部电极至少配置在所述第2侧面的一部分以及所述第1主面的一部分，
所述多个第1区域包含被所述第1外部电极覆盖的第1侧面侧的第1区域和被所述第2外部电极覆盖的第2侧面侧的第1区域。
10.根据权利要求1～4中的任一项所述的层叠陶瓷电容器，其中，
所述多个外部电极具有第1外部电极、第2外部电极、第3外部电极、以及第4外部电极，
所述第1外部电极至少配置在所述第1主面的一部分、所述第1侧面的一部分以及第3侧面的一部分，
所述第2外部电极至少配置在所述第1主面的一部分、所述第1侧面的一部分以及第4侧面的一部分，
所述第3外部电极至少配置在所述第1主面的一部分、所述第2侧面的一部分以及第3侧面的一部分，
所述第4外部电极至少配置在所述第1主面的一部分、所述第2侧面的一部分以及第4侧面的一部分，
所述多个第1区域包含被所述第1外部电极覆盖的区域、被所述第2外部电极覆盖的区域、被所述第3外部电极覆盖的区域、以及被所述第4外部电极覆盖的区域。
11.根据权利要求1～10中的任一项所述的层叠陶瓷电容器，其中，
除了所述多个第1区域以外，在所述第2区域也形成有多个凹部，
形成在所述第2区域的所述凹部的壁面为球面状曲面，
形成在所述第2区域的所述凹部的平均入口直径为0.3μm以上且10.5μm以下。
12.根据权利要求11所述的层叠陶瓷电容器，其中，
所述第2区域中的所述多个凹部的开口部所占的面积率为52％以上。
13.根据权利要求3或权利要求4所述的层叠陶瓷电容器，其中，
除了所述多个第3区域以外，在所述第4区域也形成有多个凹部，
形成在所述第4区域的所述凹部的壁面为球面状曲面，
形成在所述第4区域的所述凹部的平均入口直径为0.3μm以上且10.5μm以下。
14.根据权利要求13所述的层叠陶瓷电容器，其中，
所述第4区域中的所述多个凹部的开口部所占的面积率为52％以上。
15.根据权利要求1～14中的任一项所述的层叠陶瓷电容器，其中，
构成所述电介质层的陶瓷粒子的平均粒子直径为0.1μm以上且1μm以下。
16.根据权利要求1～15中的任一项所述的层叠陶瓷电容器，其中，
所述多个第1区域中的所述凹部的平均入口直径为构成所述电介质层的陶瓷粒子的平均粒子直径的2倍以上且20倍以下。
17.根据权利要求1～16中的任一项所述的层叠陶瓷电容器，其中，
所述多个内部电极层具有多个第1内部电极层和多个第2内部电极层，
所述层叠体包含夹在所述第1内部电极层与所述第2内部电极层之间的多个所述电介质层，
所述多个第1区域中的所述凹部的平均入口直径为所述电介质层的厚度的尺寸的0.2倍以上且5倍以下。
18.根据权利要求1～17中的任一项所述的层叠陶瓷电容器，其中，
所述多个第1区域中的所述凹部的平均深度为0.1μm以上且5μm以下。
19.根据权利要求1～18中的任一项所述的层叠陶瓷电容器，其中，
所述外部电极至少具有：
基底电极层，配置为与所述第1主面的所述多个第1区域密接；以及
外侧电极层，覆盖所述基底电极层，
形成在所述多个第1区域的所述凹部的平均深度大于所述基底电极层的厚度的尺寸，且小于所述外侧电极层的厚度的尺寸。
CN202210183232.XA 2021-03-16 2022-02-24 层叠陶瓷电容器 Active CN115083774B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021042346A JP7400758B2 (ja) 2021-03-16 2021-03-16 積層セラミックコンデンサ
JP2021-042346 2021-03-16

Publications (2)

Publication Number Publication Date
CN115083774A CN115083774A (zh) 2022-09-20
CN115083774B true CN115083774B (zh) 2023-10-20

Family

ID=83246287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210183232.XA Active CN115083774B (zh) 2021-03-16 2022-02-24 层叠陶瓷电容器

Country Status (3)

Country Link
US (2) US11798744B2 (zh)
JP (1) JP7400758B2 (zh)
CN (1) CN115083774B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024075428A1 (ja) * 2022-10-04 2024-04-11 株式会社村田製作所 積層セラミックコンデンサ
WO2024075427A1 (ja) * 2022-10-04 2024-04-11 株式会社村田製作所 積層セラミックコンデンサ

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980030876U (ko) * 1996-11-29 1998-08-17 조희재 세라믹 칩 커패시터
CN101582329A (zh) * 2008-05-14 2009-11-18 株式会社村田制作所 陶瓷电子部件和其制造方法以及集合部件
CN103383894A (zh) * 2012-05-03 2013-11-06 三星电机株式会社 多层陶瓷电子元件及其制造方法
CN103854852A (zh) * 2012-12-04 2014-06-11 三星电机株式会社 嵌入式多层陶瓷电子元件及其制造方法，以及具有嵌入式多层陶瓷电子元件的印刷电路板
KR20150013930A (ko) * 2015-01-16 2015-02-05 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자 부품
JP2016134934A (ja) * 2015-01-15 2016-07-25 国立大学法人東北大学 蓄電装置及びその製造方法
CN106256930A (zh) * 2015-06-16 2016-12-28 株式会社村田制作所 陶瓷电子部件的制造方法以及陶瓷电子部件
CN112201477A (zh) * 2019-07-08 2021-01-08 三星电机株式会社 电容器组件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106173A (ja) 1993-09-30 1995-04-21 Matsushita Electric Ind Co Ltd セラミック電子部品の製造方法
JP3427680B2 (ja) 1997-07-15 2003-07-22 株式会社村田製作所 電子部品
JP2001044066A (ja) 1999-07-30 2001-02-16 Kyocera Corp 積層型電子部品およびその製法
JP3760770B2 (ja) 2001-01-05 2006-03-29 株式会社村田製作所 積層セラミック電子部品及びその製造方法
JP2004153098A (ja) 2002-10-31 2004-05-27 Nec Tokin Corp 積層セラミックコンデンサおよびその製造方法
GB2400493B (en) 2003-04-08 2005-11-09 Avx Corp Plated terminations
JP2005197530A (ja) 2004-01-08 2005-07-21 Murata Mfg Co Ltd 積層セラミック電子部品
JP4965237B2 (ja) 2005-12-22 2012-07-04 日本特殊陶業株式会社 配線基板内蔵用コンデンサ及び配線基板
JP2010129621A (ja) 2008-11-26 2010-06-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2011108966A (ja) 2009-11-20 2011-06-02 Murata Mfg Co Ltd 積層電子部品
JP5423977B2 (ja) 2010-03-30 2014-02-19 Ｔｄｋ株式会社 積層セラミック電子部品の製造方法
KR20140085097A (ko) 2012-12-27 2014-07-07 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP6274044B2 (ja) * 2014-07-28 2018-02-07 株式会社村田製作所 セラミック電子部品
JP2017183574A (ja) * 2016-03-31 2017-10-05 株式会社村田製作所 電子部品及び電子部品内蔵型基板
KR101813374B1 (ko) * 2016-05-13 2017-12-28 삼성전기주식회사 박막 커패시터 및 그 제조방법
JP2018049883A (ja) * 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品
US10497516B2 (en) * 2016-09-28 2019-12-03 Murata Manufacturing Co., Ltd. Electronic component with external electrodes including a fired electrode layer including glass and voids
JP7182926B2 (ja) 2018-07-17 2022-12-05 太陽誘電株式会社 積層セラミック電子部品
JP2020119992A (ja) 2019-01-23 2020-08-06 株式会社村田製作所 積層セラミックコンデンサ
JP2020141079A (ja) * 2019-02-28 2020-09-03 太陽誘電株式会社 受動部品及び電子機器
JP2022085196A (ja) * 2020-11-27 2022-06-08 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980030876U (ko) * 1996-11-29 1998-08-17 조희재 세라믹 칩 커패시터
CN101582329A (zh) * 2008-05-14 2009-11-18 株式会社村田制作所 陶瓷电子部件和其制造方法以及集合部件
CN103383894A (zh) * 2012-05-03 2013-11-06 三星电机株式会社 多层陶瓷电子元件及其制造方法
CN103854852A (zh) * 2012-12-04 2014-06-11 三星电机株式会社 嵌入式多层陶瓷电子元件及其制造方法，以及具有嵌入式多层陶瓷电子元件的印刷电路板
JP2016134934A (ja) * 2015-01-15 2016-07-25 国立大学法人東北大学 蓄電装置及びその製造方法
KR20150013930A (ko) * 2015-01-16 2015-02-05 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자 부품
CN106256930A (zh) * 2015-06-16 2016-12-28 株式会社村田制作所 陶瓷电子部件的制造方法以及陶瓷电子部件
CN112201477A (zh) * 2019-07-08 2021-01-08 三星电机株式会社 电容器组件

Also Published As

Publication number Publication date
US11798744B2 (en) 2023-10-24
US20220301777A1 (en) 2022-09-22
JP7400758B2 (ja) 2023-12-19
US20230420189A1 (en) 2023-12-28
JP2022142240A (ja) 2022-09-30
CN115083774A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
US10714261B2 (en) Multilayer ceramic capacitor
US10366838B2 (en) Laminated ceramic electronic component and method for manufacturing same
CN115083774B (zh) 层叠陶瓷电容器
JP5293379B2 (ja) 積層セラミック電子部品
CN110391084B (zh) 多层陶瓷电子组件
KR20160079748A (ko) 세라믹 전자부품 및 그 제조방법
US11735366B2 (en) Multilayer ceramic electronic component and method for manufacturing the same
KR101925286B1 (ko) 적층 세라믹 전자부품
CN112614697B (zh) 层叠陶瓷电容器
US11791102B2 (en) Multilayer ceramic electronic component and mount structure for multilayer ceramic electronic component
JP7416021B2 (ja) 積層セラミック電子部品
JP2022191911A (ja) 積層セラミック電子部品
JP2021019018A (ja) 積層セラミック電子部品およびその製造方法
CN113539682B (zh) 层叠陶瓷电子部件
CN112242253B (zh) 电子部件
JP2022191910A (ja) 積層セラミック電子部品
KR20210120846A (ko) 적층 세라믹 전자부품
US20230368976A1 (en) Multilayer ceramic electronic component
WO2023243160A1 (ja) 積層セラミックコンデンサ
JP2019149410A (ja) 電子部品
CN218351295U (zh) 层叠陶瓷电容器
WO2023243159A1 (ja) 積層セラミックコンデンサ
US20230139075A1 (en) Multilayer capacitor
US20230197349A1 (en) Multilayer electronic component
JP2024022341A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant