JP6405327B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP6405327B2
JP6405327B2 JP2016035705A JP2016035705A JP6405327B2 JP 6405327 B2 JP6405327 B2 JP 6405327B2 JP 2016035705 A JP2016035705 A JP 2016035705A JP 2016035705 A JP2016035705 A JP 2016035705A JP 6405327 B2 JP6405327 B2 JP 6405327B2
Authority
JP
Japan
Prior art keywords
constricted
external electrode
capacitor
capacitor body
width direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016035705A
Other languages
English (en)
Other versions
JP2017152620A (ja
Inventor
高太郎 水野
高太郎 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2016035705A priority Critical patent/JP6405327B2/ja
Priority to CN201710007095.3A priority patent/CN107134366B/zh
Priority to KR1020170019269A priority patent/KR20170101117A/ko
Priority to US15/438,610 priority patent/US10734160B2/en
Publication of JP2017152620A publication Critical patent/JP2017152620A/ja
Application granted granted Critical
Publication of JP6405327B2 publication Critical patent/JP6405327B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Description

本発明は、コンデンサ本体の相対する端部それぞれに略L字状の外部電極を設けた積層セラミックコンデンサに関する。
積層セラミックコンデンサの相対する端部それぞれに設けられた外部電極の態様として、コンデンサ本体の長さ方向一面に沿う部分と高さ方向一面に沿う部分とを有する略L字状のものが知られている(後記特許文献1を参照)。以下、図1を用いて、この略L字状の外部電極を有する従前の積層セラミックコンデンサにおいて懸念される事項について説明する。
図1(A)及び図1(B)に示したように、積層セラミックコンデンサ100のサイズは、長さLと幅Wと高さHによって規定されている。この積層セラミックコンデンサ100は、略直方体状のコンデンサ本体101と、略L字状の第1外部電極102と、略L字状の第2外部電極103とを備えている。コンデンサ本体101には、複数の第1内部電極層104と複数の第2内部電極層105が誘電体層106を介して交互に積層された容量部(符号省略)が内蔵されている。第1外部電極102は、コンデンサ本体101の長さ方向一面(図1(B)の左面)に沿う第1部分102aと、コンデンサ本体101の高さ方向一面(図1(B)の下面)に沿う第2部分102bとを有しており、第1部分102aに複数の第1内部電極層104の長さ方向一端縁(図1(B)の左端縁)が接続されている。第2外部電極103は、コンデンサ本体101の長さ方向他面(図1(B)の右面)に沿う第1部分103aと、コンデンサ本体101の高さ方向一面(図1(B)の下面)に沿う第2部分103bとを有しており、第1部分103aに複数の第2内部電極層105の長さ方向他端縁(図1(B)の右端縁)が接続されている。
図1(C)は前記積層セラミックコンデンサ100を回路基板CBに実装した状態を示す。積層セラミックコンデンサ100を回路基板CBに実装するときには、積層セラミックコンデンサ100対応の各導体パッドCPの表面にクリーム半田を印刷した後、各クリーム半田上に第1外部電極102の第2部分102bの外面と第2外部電極103の第2部分103bの外面が接触するように積層セラミックコンデンサ100を搭載する。続いて、積層セラミックコンデンサ100が搭載された回路基板CBをリフロー炉等の加熱炉に投入して、第1外部電極102の第2部分102bを半田SOLを介して一方の導体パッドCPに接合し、且つ、第2外部電極103の第2部分103bを半田SOLを介して他方の導体パッドCPに接合する。
各導体パッドCPの表面には接合不良を生じない量のクリーム半田が設けられるため、前記接合過程では、図1(C)示したように、第1外部電極102側の溶融半田の一部が第1部分102aの外面に濡れ上がってフィレットFIが形成され、且つ、第2外部電極103側の溶融半田の一部が第1部分103aの外面に濡れ上がってフィレットFIが形成される。
即ち、図1(C)に示した実装状態で、回路基板CBに反りや伸縮を生じると、各フィレットFIから第1外部電極102の第1部分102aと第2外部電極103の第1部分103aそれぞれに図中太線矢印で示した力が作用し易くなり、これら力によって、第1外部電極102の第1部分102aがコンデンサ本体101の長さ方向一面から剥離し、且つ、第2外部電極103の第1部分103aがコンデンサ本体101の長さ方向他面から剥離する現象を生じることがある。
特開2015−228481号公報
本発明の課題は、回路基板に実装した状態で回路基板に反りや伸縮を生じても、第1外部電極の第1部分と第2外部電極の第1部分に剥離現象が生じ難い積層セラミックコンデンサを提供することにある。
前記課題を解決するため、本発明に係る積層セラミックコンデンサは、(1)長さ方向で向き合う第1面及び第2面と幅方向で向き合う第3面及び第4面と高さ方向で向き合う第5面及び第6面とを有し、複数の第1内部電極層と複数の第2内部電極層が誘電体層を介して積層された容量部を内蔵したコンデンサ本体と、(2)前記コンデンサ本体の前記第1面に沿う第1部分と前記第5面に沿う第2部分とを有し、該第1部分に前記複数の第1内部電極層それぞれの端縁が接続された第1外部電極と、(3)前記コンデンサ本体の前記第2面に沿う第1部分と前記第5面に沿う第2部分とを有し、該第1部分に前記複数の第2内部電極層それぞれの端縁が接続された第2外部電極と、を備えた積層セラミックコンデンサであって、前記コンデンサ本体は、前記第5面の前記第1面に隣接する位置に、該第1面の高さ方向寸法を減少させる第1窄み面を幅方向全体に亘って有し、且つ、前記第5面の前記第2面に隣接する位置に、該第2面の高さ方向寸法を減少させる第2窄み面を幅方向全体に亘って有しており、前記第1外部電極は、前記第1部分と前記第2部分との間に、前記コンデンサ本体の前記第1窄み面に沿う第3部分を有しており、前記第2外部電極は、前記第1部分と前記第2部分との間に、前記コンデンサ本体の前記第2窄み面に沿う第3部分を有しており、前記第1外部電極と前記第2外部電極それぞれは、前記第1外部電極の前記第2部分の外面と前記第2外部電極の前記第2部分の外面それぞれを仮想平面に接触させた状態で、前記第1外部電極の前記第3部分の外面と前記仮想平面との間に、外側から内側に向かって狭くなる第1隙間が形成され、且つ、前記第2外部電極の前記第3部分の外面と前記仮想平面との間に、外側から内側に向かって狭くなる第2隙間が形成される形状となっている。
本発明によれば、回路基板に実装した状態で回路基板に反りや伸縮を生じても、第1外部電極の第1部分と第2外部電極の第1部分に剥離現象が生じ難い積層セラミックコンデンサを提供することができる。
図1(A)は従前の積層セラミックコンデンサを上側から見た図、図1(B)は図1(A)のS11−S11線に沿う断面図、図1(C)は図1(A)及び図1(B)に示した従前の積層セラミックコンデンサを回路基板に実装した状態を示す図である。 図2は本発明を適用した積層セラミックコンデンサをコンデンサ本体の第6面f6側から見た図である。 図3は図2に示した積層セラミックコンデンサをコンデンサ本体の第3面f3側から見た図である。 図4は図2に示した積層セラミックコンデンサをコンデンサ本体の第5面f5側から見た図である。 図5(A)は図2に示した積層セラミックコンデンサをコンデンサ本体の第1面f1側から見た図、図5(B)は図2に示した積層セラミックコンデンサをコンデンサ本体の第2面f2側から見た図である。 図6は図2のS1−S1線に沿う断面図である。 図7は図2に示した積層セラミックコンデンサを回路基板に実装するときの搭載過程の説明図である。 図8(A)、図8(B)及び図8(C)は図2に示した積層セラミックコンデンサを回路基板に実装するときの接合過程の説明図である。
先ず、図2〜図6を用いて、本発明を適用した積層セラミックコンデンサ10について説明する。
なお、図2〜図6には、後記長さLと後記幅Wと後記高さHそれぞれが長さL>幅W=高さHである積層セラミックコンデンサ10を描いているが、これら長さLと幅Wと高さHの関係は長さL>幅W>高さHや、長さL>高さH>幅Wの他、幅W>長さL=高さHや、幅W>長さL>高さHや、幅W>高さH>長さLであってもよい。また、後記第1内部電極層14と後記第2内部電極層15それぞれを8層ずつ描き、且つ、後記誘電体層16を15層描いているが、これらは図示の都合によるものであって、第1内部電極層14と第2内部電極層15それぞれの数は9層以上(誘電体層16の数は17層以上)であってもよいし、7層以下(誘電体層16の数は13層以下)であってもよい。
積層セラミックコンデンサ10のサイズは、長さLと幅Wと高さHによって規定されている。この積層セラミックコンデンサ10は、略直方体状のコンデンサ本体11と、略L字状の第1外部電極12と、略L字状の第2外部電極13とを備えている。
コンデンサ本体11は、長さ方向で向き合う第1面f1及び第2面f2と、幅方向で向き合う第3面f3及び第4面f4と、高さ方向で向き合う第5面f5及び第6面f6とを有している。また、コンデンサ本体11には、8層の第1内部電極層14と8層の第2内部電極層15が誘電体層16を介して交互に積層された容量部(符号省略)が内蔵されており、この容量部の幅方向両側と高さ方向両側は誘電体からなるマージン部(符号省略)によって覆われている。ちなみに、8層の第1内部電極層14それぞれの輪郭と8層の第2内部電極層15それぞれの輪郭は矩形であり、各第1内部電極層14の輪郭寸法及び厚さと各第2内部電極層15の輪郭寸法及び厚さは略同じである。また、15層の誘電体層16それぞれの厚さは略同じである。
各第1内部電極層14の長さ方向一端部(図6の左端部)は引出部14aとなっていて、各引出部14aの端縁はコンデンサ本体11の第1面f1に引き出されており、各端縁は第1外部電極12の後記第1部分12aに接続されている。また、各第2内部電極層15の長さ方向一端部(図6の右端部)は引出部15aとなっていて、各引出部15aの端縁はコンデンサ本体11の第2面f2に引き出されており、各端縁は第2外部電極13の後記第1部分13aに接続されている。
コンデンサ本体11の第1面f1と第2面f2と第3面f3と第4面f4それぞれは略平坦な面となっている。第5面f5の後記第1窄み面f5a及び後記第2窄み面f5bを除く部分は幅方向中央が膨らんだ凸曲面となっており、第6面f6の後記第1窄み面f6a及び後記第2窄み面f6bを除く部分は幅方向中央が膨らんだ凸曲面となっている。
また、コンデンサ本体11の第5面f5は、第1面f1に隣接する位置に、該第1面f1の高さ方向寸法を減少させる第1窄み面f5aを幅方向全体に亘って有し、且つ、第2面f2に隣接する位置に、該第2面f2の高さ方向寸法を減少させる第2窄み面f5bを幅方向全体に亘って有している。コンデンサ本体11の第6面f6は、第1面f1に隣接する位置に、該第1面f1の高さ方向寸法を減少させる第1窄み面f6aを幅方向全体に亘って有し、且つ、第2面f2に隣接する位置に、該第2面f2の高さ方向寸法を減少させる第2窄み面f6bを幅方向全体に亘って有している。
詳しく述べれば、第5面f5の第1窄み面f5aは幅方向中央が膨らみ、且つ、第1面f1に向かって傾いた凸曲面となっており、第2窄み面f5bも幅方向中央が膨らみ、且つ、第2面f2に向かって傾いた凸曲面となっている。第6面f6の第1窄み面f6aは幅方向中央が膨らみ、且つ、第1面f1に向かって傾いた凸曲面となっており、第2窄み面f6bも幅方向中央が膨らみ、且つ、第2面f2に向かって傾いた凸曲面となっている。図5を用いて補足すれば、第5面f5の第1窄み面f5aと第2窄み面f5bそれぞれと、第6面f6の第1窄み面f6aと第2窄み面f6bそれぞれは、第5面f5と第6面f6との間の最大高さ方向寸法をh1とし、第1面f1と第2面f2それぞれの最大高さ方向寸法をh2とし、第1面f1と第2面f2それぞれの最小高さ方向寸法をh3としたとき、h1>h2>h3の条件を満足する凸曲面となっている。
図6から分かるように、第5面f5の第1窄み面f5a及び第2窄み面f5bそれぞれが凸曲面となっており、且つ、第6面f6の第1窄み面f6a及び第2窄み面f6bそれぞれが凸曲面となっているため、これらに近い幾つかの第1内部電極層14の長さ方向一端部(図6の左端部)と第2内部電極層15の長さ方向一端部(図6の右端部)それぞれは内側に湾曲している。また、図5から分かるように、第5面f5の第1窄み面f5a及び第2窄み面f5bを除く部分が凸曲面なっており、且つ、第6面f6の第1窄み面f6a及び第2窄み面f6bを除く部分が凸曲面なっているため、これらに近い幾つかの第1内部電極層14の幅方向両端部(図5(A)の左右端部)と第2内部電極層15の幅方向両端部(図5(B)の左右端部)それぞれも内側に湾曲している。
なお、図2〜図6には、第1窄み面f5aと第2窄み面f5bと第1窄み面f6aと第2窄み面f6bそれぞれの長さ方向寸法及び凸曲面の態様を略同じにしたものを示しているが、各々の長さ方向寸法は多少相違していてもよいし、凸曲面の態様も多少相違していてもよい。また、第1窄み面f5aと第2窄み面f5bと第1窄み面f6aと第2窄み面f6bそれぞれは必ずしも単一の曲率半径を有する凸曲面でなくてもよく、例えば単一の曲率半径を有しない曲面からなるものの全体として凸曲面の形を呈しているものや、形が異なる複数の曲面が組み合わされているものの全体として凸曲面の形を呈しているものや、略平坦な面を部分的に含むものの全体として凸曲面の形を呈しているもの等であってもよい。
第1外部電極12は、コンデンサ本体11の第1面f1に沿う第1部分12aと、コンデンサ本体11の第5面f5(第1窄み面f5aを除く)に沿う第2部分12bと、コンデンサ本体11の第5面f5の第1窄み面f5aに沿う第3部分12cとを有している。一方、第2外部電極13は、コンデンサ本体11の第2面f2に沿う第1部分13aと、コンデンサ本体11の第5面f5(第2窄み面f5bを除く)に沿う第2部分13bと、コンデンサ本体11の第5面f5の第2窄み面f5bに沿う第3部分13cとを有している。ちなみに、第1外部電極12と第2外部電極13それぞれの外周縁を除く部分の厚さは略同じである。図示を省略したが、第1外部電極12と第2外部電極13それぞれは、コンデンサ本体11の外面に密着した下地膜とこの下地膜の外面に密着した表面膜との2層構造、或いは、下地膜と表面膜との間に少なくとも1つの中間膜を有する多層構造を有している。
図3及び図5から分かるように、第1外部電極12の第1部分12aはコンデンサ本体11の第6面f6の第1窄み面f6aに僅かに入り込む部分(符号省略)を有し、第2外部電極13の第1部分13aはコンデンサ本体11の第6面f6の第2窄み面f6bに僅かに入り込む部分(符号省略)を有している。また、コンデンサ本体11の第5面f5の第1窄み面f5aに沿う第1外部電極12の第3部分12cは該第1窄み面f5aに見合った形状となっており、コンデンサ本体11の第5面f5の第2窄み面f5bに沿う第2外部電極13の第3部分13cは該第2窄み面f5bに見合った形状となっている。具体的には、第1外部電極12の第3部分12cと第2外部電極13の第3部分13cそれぞれは、第1外部電極12の第2部分12bの外面と第2外部電極13の第2部分13bの外面それぞれを仮想平面VPに接触させた状態で、第1外部電極12の第3部分12cの外面と仮想平面VPとの間に外側から内側に向かって狭くなる第1隙間CL1が形成され、且つ、第2外部電極13の第3部分13cの外面と仮想平面VPとの間に外側から内側に向かって狭くなる第2隙間CL2が形成される形状となっている。
先に述べたように、コンデンサ本体11の第5面f5の第1窄み面f5aは幅方向中央が膨らみ、且つ、第1面f1に向かって傾いた凸曲面であるため、第1隙間CL1は、第1外部電極12の第3部分12cの外面と仮想平面VPとの間に形成される長さ方向ギャップGP1aと該長さ方向ギャップGP1aと連続した2つの幅方向ギャップGP1bとを含んでいる。また、コンデンサ本体11の第5面f5の第2窄み面f5bは幅方向中央が膨らみ、且つ、第2面f2に向かって傾いた凸曲面であるため、第2隙間CL2は、第2外部電極13の第3部分13cの外面と仮想平面VPとの間に形成される長さ方向ギャップGP2aと該長さ方向ギャップGP2aと連続した2つの幅方向ギャップGP2bとを含んでいる。また、第5面f5の第1窄み面f5a及び第2窄み面f5bを除く部分は幅方向中央が膨らんだ凸曲面となっているため、第1隙間CL1を構成する2つの幅方向ギャップGP1bは第1外部電極12の第2部分12bの幅方向外縁にも及んでおり、第2隙間CL2を構成する2つの幅方向ギャップGP2bは第2外部電極13の第2部分13bの幅方向外縁にも及んでいる。
材料等について補足すれば、コンデンサ本体11の各第1内部電極層14と各第2内部電極層15を除く部分には、好ましくはチタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等を主成分とした誘電体セラミックス、より好ましくはε>1000又はクラス2(高誘電率系)の誘電体セラミックスを使用できる。
また、各第1内部電極層14と各第2内部電極層15には、好ましくはニッケル、銅、パラジウム、白金、銀、金、これらの合金等を主成分とした良導体を使用できる。
さらに、第1外部電極12及び第2外部電極13それぞれの下地膜は例えば焼き付け膜又はメッキ膜からなり、この下地膜には好ましくはニッケル、銅、パラジウム、白金、銀、金、これらの合金等を主成分とした良導体を使用できる。表面膜は例えばメッキ膜からなり、この表面膜には好ましくは銅、スズ、パラジウム、金、亜鉛、これらの合金等を主成分とした良導体を使用できる。中間膜は例えばメッキ膜からなり、この中間膜には好ましくは白金、パラジウム、金、銅、ニッケル、これらの合金等を主成分とした良導体を使用できる。
次に、図2〜図6の符号を適宜引用して、前記積層セラミックコンデンサ10の製造に適した2種類の製法例について説明する。
〈第1の製法例〉
製造に際しては、誘電体セラミックス粉末を含有したセラミックスラリーと、良導体粉末を含有した電極ペーストを用意する。続いて、キャリアフィルムの表面にセラミックスラリーを塗工し乾燥して、第1グリーンシートを作製する。また、第1グリーンシートの表面に電極ペーストを印刷し乾燥して、第1内部電極層14及び第2内部電極層15の前身となる内部電極パターン群が形成された第2グリーンシートを作製する。
続いて、第1グリーンシートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返して、高さ方向一方のマージン部に対応する部位を作製する。また、第2グリーンシートから取り出した単位シート(内部電極パターン群を含む)を所定枚数に達するまで積み重ねて熱圧着する作業を繰り返して、容量部に対応する部位を作製する。さらに、第1グリーンシートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返して、高さ方向他方のマージン部に対応する部位を作製する。最後に、積み重ねられた全体を本熱圧着して、未焼成積層シートを作製する。この未焼成積層シート作製工程では、合成ゴム等からなる圧着用弾性板の厚さ又は形を変える等して、図2〜図6に示したコンデンサ本体11の第5面f5(第1窄み面f5a及び第2窄み面f5bを含む)と第6面f6(第1窄み面f6a及び第2窄み面f6bを含む)それぞれに対応した表面凹凸が未焼成積層シートの上下面に形成されるようにする。
続いて、未焼成積層シートを格子状に切断して、コンデンサ本体11に対応した未焼成チップを作製する。続いて、未焼成チップを、前記セラミックスラリーに含まれている誘電体セラミックス粉末と前記電極ペーストに含まれている良導体粉末に応じた雰囲気下、並びに、温度プロファイルにて多数個一括で焼成(脱バインダ処理と焼成処理を含む)を行って、焼成チップを作製する。続いて、焼成チップを多数個一括でバレル研磨して角及び稜線に丸み付けを行って、コンデンサ本体11を作製する。
続いて、コンデンサ本体11の第1面f1と第2面f2それぞれに電極ペースト(前記電極ペーストと同じ電極ペースト、或いは、良導体粉末の種類が異なる別の電極ペースト)をディップし乾燥した後、焼き付け処理を行って外部電極用の下地膜を形成する。ちなみに、この下地膜は、スパッタリングや真空蒸着等の乾式メッキ法によって、コンデンサ本体11の第1面f1と第2面f2それぞれに良導体の膜を形成する方法によって形成してもよい。
続いて、コンデンサ本体11の第5面f5の長さ方向両端部それぞれに電極ペースト(前記電極ペーストと同じ電極ペースト、或いは、良導体粉末の種類が異なる別の電極ペースト)を印刷して乾燥した後、焼き付け処理を行って外部電極用の別の下地膜を前記下地膜と連続するように形成する。ちなみに、この下地膜は、スパッタリングや真空蒸着等の乾式メッキ法によって、コンデンサ本体11の第5面f5の長さ方向両端部それぞれに良導体の膜を形成する方法によって形成してもよい。
続いて、2つの下地膜の連続物を覆う表面膜、或いは、中間膜と表面膜を、電解メッキや無電解メッキ等の湿式メッキ法、或いは、スパッタリングや真空蒸着等の乾式メッキ法によって形成して、第1外部電極12と第2外部電極13それぞれを作製する。
〈第2の製法例〉
製造に際しては、誘電体セラミックス粉末を含有したセラミックスラリーと、良導体粉末を含有した電極ペーストを用意する。続いて、キャリアフィルムの表面にセラミックスラリーを塗工し乾燥して、第1グリーンシートを作製する。また、第1グリーンシートの表面に電極ペーストを印刷し乾燥して、第1内部電極層14及び第2内部電極層15の前身となる内部電極パターン群が形成された第2グリーンシートを作製する。さらに、第1グリーンシートの表面に電極ペーストを印刷し乾燥して、下地パターン群が形成された第3グリーンシートを作成する。この下地パターン群は、第1外部電極12の第2部分12bの下地膜と第2外部電極13の第2部分13bの下地膜それぞれに対応する略矩形状パターンの集合体である。
続いて、第1グリーンシートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返して、高さ方向一方のマージン部に対応する部位を作製する。また、第2グリーンシートから取り出した単位シート(内部電極パターン群を含む)を所定枚数に達するまで積み重ねて熱圧着する作業を繰り返して、容量部に対応する部位を作製する。さらに、第1グリーンシートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返した後、第3グリーンシートから取り出した単位シート(下地パターン群を含む)を積み重ねて熱圧着して、高さ方向他方のマージン部に対応する部位を作製する。最後に、積み重ねられた全体を本熱圧着して、未焼成積層シートを作製する。この未焼成積層シート作製工程では、合成ゴム等からなる圧着用弾性板の厚さ又は形を変える等して、図2〜図6に示したコンデンサ本体11の第5面f5(第1窄み面f5a及び第2窄み面f5bを含む)と第6面f6(第1窄み面f6a及び第2窄み面f6bを含む)それぞれに対応した表面凹凸が未焼成積層シートの上下面に形成されるようにする。
続いて、未焼成積層シートを格子状に切断して、コンデンサ本体11に対応した未焼成チップを作製する。この未焼成チップには、コンデンサ本体11の第5面f5に対応する面の長さ方向両端部それぞれに下地パターンが存在する。続いて、未焼成チップを、前記セラミックスラリーに含まれている誘電体セラミックス粉末と前記電極ペーストに含まれている良導体粉末に応じた雰囲気下、並びに、温度プロファイルにて多数個一括で焼成(脱バインダ処理と焼成処理を含む)を行って、焼成チップを作製する。続いて、焼成チップを多数個一括でバレル研磨して角及び稜線に丸み付けを行って、コンデンサ本体11を作製する。このコンデンサ本体11には、第5面f5の長さ方向両端部の一方に第1外部電極12の第2部分12bの下地膜が存在し、他方に第2外部電極13の第2部分13bの下地膜が存在する。
続いて、コンデンサ本体11の第1面f1と第2面f2それぞれに電極ペースト(前記電極ペーストと同じ電極ペースト、或いは、良導体粉末の種類が異なる別の電極ペースト)をディップし乾燥した後、焼き付け処理を行って、外部電極用の別の下地膜を前記下地膜と連続するように形成する。ちなみに、この下地膜は、スパッタリングや真空蒸着等の乾式メッキ法によって、コンデンサ本体11の第1面f1と第2面f2それぞれに良導体の膜を形成する方法によって形成してもよい。
続いて、2つの下地膜の連続物の覆う表面膜、或いは、中間膜と表面膜を、電解メッキや無電解メッキ等の湿式メッキ法、或いは、スパッタリングや真空蒸着等の乾式メッキ法によって形成して、第1外部電極12と第2外部電極13それぞれを作製する。
次に、図7及び図8を用いて、前記積層セラミックコンデンサ10によって得られる効果について説明する。
図7中のCBは回路基板、CPは回路基板CBに設けられた矩形輪郭の2個の導体パッド、SOLaはクリーム半田である。各導体パッドCPの長さ方向寸法は、積層セラミックコンデンサ10をコンデンサ本体11の第5面f5側から見たときの第1外部電極12及び第2外部電極13の長さ方向寸法L1(図4を参照)よりも僅かに長く、各導体パッドCPの幅方向寸法は積層セラミックコンデンサ10の幅W(図4を参照)と略同じである。
積層セラミックコンデンサ10を回路基板CBに実装するときには、図7に示したように、各導体パッドCPの表面にクリーム半田SOLaを印刷した後、各クリーム半田SOLa上に第1外部電極12の主として第2部分12bの外面と第2外部電極13の主として第2部分13bの外面が接触するように積層セラミックコンデンサ10を搭載する。続いて、積層セラミックコンデンサ10が搭載された回路基板CBをリフロー炉等の加熱炉に投入して、図8に示したように、第1外部電極12の第2部分12b及び第3部分12cを半田SOLを介して一方の導体パッドCPに接合し、且つ、第2外部電極13の第2部分13b及び第3部分13cを半田SOLを介して他方の導体パッドCPに接合する。
接合過程では、第1外部電極12側の溶融半田は、外側から内側に向かって狭くなる第1隙間CL1に吸い込まれるような挙動を示し、第2外部電極13側の溶融半田は、外側から内側に向かって狭くなる第2隙間CL2に吸い込まれるような挙動を示す。そのため、第1外部電極12と第2外部電極13それぞれの外側に半田がはみ出してフィレットが形成されることが抑制される。即ち、積層セラミックコンデンサ10を回路基板CBに実装した状態で回路基板CBに反りや伸縮を生じても、第1外部電極12の第1部分12aと第2外部電極13の第1部分13aそれぞれに図1(C)に太線矢印で示した力が作用することを回避できるため、第1外部電極12の第1部分12aがコンデンサ本体11の第1面f1から剥離する現象は生じ難く、且つ、第2外部電極13の第1部分13aがコンデンサ本体11の第2面f2から剥離する現象は生じ難い。
加えて、回路基板CBの各導体パッドCPの輪郭寸法を極力小さくしても、例えば各導体パッドCPの長さ方向寸法を前記長さ方向寸法L1(図4を参照)と略同じにしても、フィレットの形成を抑制して所期の接合を行うことが可能であるため、積層セラミックコンデンサ10を回路基板CBに実装するときに必要な実装面積の減少を図って、高密度実装に貢献できる。
また、第1外部電極12側の第1隙間CLは、長さ方向ギャップGP1aと該長さ方向ギャップGP1aと連続した2つの幅方向ギャップGP1bとを含んでおり、第2外部電極13側の第2隙間CL2は、長さ方向ギャップGP2aと該長さ方向ギャップGP2aと連続した2つの幅方向ギャップGP2bとを含んでいる。そのため、第1外部電極12側の溶融半田は、長さ方向ギャップGP1aと該長さ方向ギャップGP1aと連続した2つの幅方向ギャップGP1bとを埋めるようにスムースに流動し、第2外部電極13側の溶融半田は、長さ方向ギャップGP2aと該長さ方向ギャップGP2aと連続した2つの幅方向ギャップGP2bとを埋めるようにスムースに流動する。即ち、接合過程でフィレットが形成されることを効果的に抑制して、前記剥離現象の発生抑制に貢献できる。
さらに、第5面f5の第1窄み面f5a及び第2窄み面f5bを除く部分が幅方向中央で膨らんだ凸曲面となっているため、第1隙間CL1を構成する2つの幅方向ギャップGP1bは第1外部電極12の第2部分12bの幅方向外縁にも及んでおり、第2隙間CL2を構成する2つの幅方向ギャップGP2bは第2外部電極13の第2部分13bの幅方向外縁にも及んでいる。即ち、第1外部電極12側の第1隙間CL1と第2外部電極13側の第2隙間CL2それぞれの半田受容量を増加できるため、各導体パッドCPの表面に設けられたクリーム半田SOLaの量がプラス側公差を超えた場合でも、接合過程でフィレットが形成されることを効果的に抑制できる。加えて、第1外部電極12と第2外部電極13それぞれに対して半田SOLが密着する面積を増加できるため、接合力の増加にも貢献できる。
次に、前記効果の検証結果、特に剥離現象の発生抑制に係る検証結果について説明する。
検証に際して、図2〜図6に示した積層セラミックコンデンサ10に対応した評価用積層セラミックコンデンサと、図1に示した積層セラミックコンデンサ100に対応した比較用積層セラミックコンデンサを、前記〈第1の製法例〉に準じてそれぞれ100個製造し、また、試験用回路基板を200枚用意した。評価用積層セラミックコンデンサの仕様と、比較用積層セラミックコンデンサの仕様と、試験用回路基板の仕様は以下のとおりである。ちなみに、仕様中の数値は何れも設計上の基準値であって、製造公差を含むものではない。
〈評価用積層セラミックコンデンサの仕様(図2〜図6の符号を引用)〉
・積層セラミックコンデンサ10の長さLが400μmで幅Wが200μmで高さHが200μm
・コンデンサ本体11の長さが370μmで幅が200μmで高さが185μm
・コンデンサ本体11の各第1内部電極層14と各第2内部電極層15を除く部分の主成分がチタン酸バリウム
・各第1内部電極層14と各第2内部電極層15の主成分がニッケル、各々の厚さが0.5μm、各々の層数が145層
・第1内部電極層14と第2内部電極層15の間に介在する誘電体層16それぞれの厚さが0.5μm
・コンデンサ本体11の幅方向マージン部の厚さと高さ方向マージン部の厚さそれぞれが15μm
・コンデンサ本体11の第5面f5の第1窄み面5a及び第2窄み面5bを除く部分の曲率半径が750μm
・コンデンサ本体11の第6面f5の第1窄み面6a及び第2窄み面6bを除く部分の曲率半径が750μm
・コンデンサ本体11の第5面f5の第1窄み面5a及び第2窄み面5bそれぞれの高さ方向寸法(図5(A)に示したh1−h2)が10μmで長さ方向寸法が20μm
・コンデンサ本体11の第6面f6の第1窄み面6a及び第2窄み面6bそれぞれの高さ方向寸法(図5(A)に示したh1−h2)が10μmで長さ方向寸法が20μm
・図4に示した第1外部電極12の長さ方向寸法L1と第2外部電極13の長さ方向寸法L1それぞれが100μm
・第1外部電極12と第2外部電極13それぞれの厚さが15μm
・第1外部電極12と第2外部電極13それぞれは3層構造、下地膜の主成分は銅で厚さが10μm、中間膜の主成分はニッケルで厚さが2μm、表面膜の主成分はスズで厚さが3μm
〈比較用積層セラミックコンデンサの仕様(図2〜図6の符号を引用)〉
・コンデンサ本体11の第5面f5が略平坦で第1窄み面f5a及び第2窄み面f5bを有しておらず、且つ、第6面f6が略平坦で第1窄み面f6a及び第2窄み面f6bを有していない以外は評価用積層セラミックコンデンサと同じ
〈試験用回路基板の仕様(図7を参照)〉
・回路基板CBの厚さが150μm
・回路基板CBの主成分がエポキシ樹脂
・各導体パッドCPの長さが120μmで幅が200μmで厚さが15μm
・各導体パッドCPの間隔が300μm
・各導体パッドCPの主成分が銅
・クリーム半田SOLaはスズ−アンチモン系半田
・クリーム半田SOLaの量は厚さ換算で30μm
そして、前記試験用回路基板の各導体パッドに印刷されているクリーム半田上に前記評価用積層セラミックコンデンサの第1外部電極と第2外部電極を搭載し、これをリフロー炉に投入する作業を行って、評価用積層セラミックコンデンサが実装された計100枚の評価用実装基板を用意した。また、前記試験用回路基板の各導体パッドに印刷されているクリーム半田上に前記比較用積層セラミックコンデンサの第1外部電極と第2外部電極を搭載し、これをリフロー炉に投入する作業を行って、比較用積層セラミックコンデンサが実装された計100枚の比較用実装基板を用意した。
効果の検証は、前記評価用実装基板100枚と前記比較用実装基板100枚それぞれに対し、図8(A)に2点鎖線で示した向きに反らせてから復元させる試験を30回ずつ実施し、実施後に各積層セラミックコンデンサの第1外部電極の第1部分と第2外部電極の第1部分に剥離が生じているか否かを観察することによって行った。ちなみに、前記試験は、各実装基板の一面における各導体パッドの外側箇所(図8(A)の▽印の位置を参照)を支持具で支えた状態で、各実装基板の他面における積層セラミックコンデンサの長さ方向中央位置に相当する箇所(図8(A)の太破線矢印の位置を参照)を押圧具によって50μm押し上げ、押し上げ後に復帰させることによって実施した。
観察の結果、前記評価用実装基板100枚において評価用コンデンサの第1外部電極の第1部分と第2外部電極の第1部分に剥離が生じているものは0個であったのに対し、前記比較用用実装基板100枚において評価用コンデンサの第1外部電極の第1部分と第2外部電極の第1部分に剥離が生じているものが5個確認された。つまり、前記積層セラミックコンデンサ10が、先に述べた剥離現象の発生抑制に有効であることが確認できた。
次に、前記積層セラミックコンデンサ10の変形例について説明する。
〈第変形例〉
図2〜図6には、第1外部電極12の幅方向寸法をコンデンサ本体11の幅方向寸法(幅W)と一致させたものを示し、第2外部電極13の幅方向寸法をコンデンサ本体11の幅方向寸法(幅W)と一致させたものを示したが、第1外部電極12と第2外部電極13それぞれの幅方向寸法が幅Wよりも僅かに小さくても前記同様の効果を得ることができる。
10…積層セラミックコンデンサ、11…コンデンサ本体、f1…コンデンサ本体の第1面、f2…コンデンサ本体の第2面、f3…コンデンサ本体の第3面、f4…コンデンサ本体の第4面、f5…コンデンサ本体の第5面、f5a…第5面の第1窄み面、f5b…第5面の第2窄み面、f6…コンデンサ本体の第6面、f6a…第6面の第1窄み面、f6b…第6面の第2窄み面、12…第1外部電極、12a…第1外部電極の第1部分、12b…第1外部電極の第2部分、12b…第1外部電極の第3部分、13…第2外部電極、13a…第2外部電極の第1部分、13b…第2外部電極の第2部分、13b…第2外部電極の第3部分、VP…仮想平面、CL1…第1隙間、GA1a…第1隙間の長さ方向ギャップ、GA1b…第1隙間の幅方向ギャップ、CL2…第2隙間、GA2a…第2隙間の長さ方向ギャップ、GA2b…第2隙間の幅方向ギャップ。

Claims (4)

  1. (1)長さ方向で向き合う第1面及び第2面と幅方向で向き合う第3面及び第4面と高さ方向で向き合う第5面及び第6面とを有し、複数の第1内部電極層と複数の第2内部電極層が誘電体層を介して積層された容量部を内蔵したコンデンサ本体と、(2)前記コンデンサ本体の前記第1面に沿う第1部分と前記第5面に沿う第2部分とを有し、該第1部分に前記複数の第1内部電極層それぞれの端縁が接続された第1外部電極と、(3)前記コンデンサ本体の前記第2面に沿う第1部分と前記第5面に沿う第2部分とを有し、該第1部分に前記複数の第2内部電極層それぞれの端縁が接続された第2外部電極と、を備えた積層セラミックコンデンサであって、
    前記コンデンサ本体は、前記第5面の前記第1面に隣接する位置に、該第1面の高さ方向寸法を減少させる第1窄み面を幅方向全体に亘って有し、且つ、前記第5面の前記第2面に隣接する位置に、該第2面の高さ方向寸法を減少させる第2窄み面を幅方向全体に亘って有しており、
    前記コンデンサ本体の前記第5面の前記第1窄み面は、幅方向中央が膨らみ、且つ、前記第1面に向かって傾いた凸曲面となっており、前記第5面の前記第2窄み面は、幅方向中央が膨らみ、且つ、前記第2面に向かって傾いた凸曲面となっており、
    前記コンデンサ本体は、前記第6面の前記第1面に隣接する位置に、該第1面の高さ方向寸法を減少させる第1窄み面を幅方向全体に亘って有し、且つ、前記第6面の前記第2面に隣接する位置に、該第2面の高さ方向寸法を減少させる第2窄み面を幅方向全体に亘って有しており、
    前記コンデンサ本体の前記第6面の前記第1窄み面は、幅方向中央が膨らみ、且つ、前記第1面に向かって傾いた凸曲面となっており、前記第6面の前記第2窄み面は、幅方向中央が膨らみ、且つ、前記第2面に向かって傾いた凸曲面となっており、
    前記第1外部電極は、前記第1部分と前記第2部分との間に、前記コンデンサ本体の前記第1窄み面に沿う第3部分を有しており、
    前記第2外部電極は、前記第1部分と前記第2部分との間に、前記コンデンサ本体の前記第2窄み面に沿う第3部分を有しており、
    前記第1外部電極と前記第2外部電極それぞれは、前記第1外部電極の前記第2部分の外面と前記第2外部電極の前記第2部分の外面それぞれを仮想平面に接触させた状態で、前記第1外部電極の前記第3部分の外面と前記仮想平面との間に、外側から内側に向かって狭くなる第1隙間が形成され、且つ、前記第2外部電極の前記第3部分の外面と前記仮想平面との間に、外側から内側に向かって狭くなる第2隙間が形成される形状となっており
    前記第1外部電極の前記第1部分は、前記コンデンサ本体の前記第6面の前記第1窄み面に入り込む部分を有しており、前記第2外部電極の前記第1部分は、前記コンデンサ本体の前記第6面の前記第2窄み面に入り込む部分を有している、
    積層セラミックコンデンサ。
  2. 前記コンデンサ本体の前記第5面の前記第1窄み面と前記第2窄み面それぞれと、前記コンデンサ本体の前記第6面の前記第1窄み面と前記第2窄み面それぞれは、前記コンデンサ本体の前記第5面と前記第6面との間の最大高さ方向寸法をh1とし、前記コンデンサ本体の前記第1面と前記第2面それぞれの最大高さ方向寸法をh2とし、前記コンデンサ本体の前記第1面と前記第2面それぞれの最小高さ方向寸法をh3としたとき、h1>h2>h3の条件を満足する凸曲面となっている、
    請求項に記載の積層セラミックコンデンサ。
  3. 前記第1隙間は、前記第1外部電極の前記第3部分の外面と前記仮想平面との間に形成される長さ方向ギャップと該長さ方向ギャップと連続した2つの幅方向ギャップとを含んでおり、
    前記第2隙間は、前記第2外部電極の前記第3部分の外面と前記仮想平面との間に形成される長さ方向ギャップと該長さ方向ギャップと連続した2つの幅方向ギャップとをふくんでいる、
    請求項1又は2に記載の積層セラミックコンデンサ。
  4. 前記コンデンサ本体の前記第5面の前記第1窄み面及び前記第2窄み面を除く部分は、幅方向中央が膨らんだ凸曲面となっており、前記コンデンサ本体の前記第6面の前記第1窄み面及び前記第2窄み面を除く部分は、幅方向中央が膨らんだ凸曲面となっている、
    請求項1〜3の何れか1項に記載の積層セラミックコンデンサ。
JP2016035705A 2016-02-26 2016-02-26 積層セラミックコンデンサ Active JP6405327B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016035705A JP6405327B2 (ja) 2016-02-26 2016-02-26 積層セラミックコンデンサ
CN201710007095.3A CN107134366B (zh) 2016-02-26 2017-01-05 层叠陶瓷电容器
KR1020170019269A KR20170101117A (ko) 2016-02-26 2017-02-13 적층 세라믹 콘덴서
US15/438,610 US10734160B2 (en) 2016-02-26 2017-02-21 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016035705A JP6405327B2 (ja) 2016-02-26 2016-02-26 積層セラミックコンデンサ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018172292A Division JP6587727B2 (ja) 2018-09-14 2018-09-14 積層セラミックコンデンサおよび積層セラミックコンデンサ実装回路基板

Publications (2)

Publication Number Publication Date
JP2017152620A JP2017152620A (ja) 2017-08-31
JP6405327B2 true JP6405327B2 (ja) 2018-10-17

Family

ID=59680093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016035705A Active JP6405327B2 (ja) 2016-02-26 2016-02-26 積層セラミックコンデンサ

Country Status (4)

Country Link
US (1) US10734160B2 (ja)
JP (1) JP6405327B2 (ja)
KR (1) KR20170101117A (ja)
CN (1) CN107134366B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6348829B2 (ja) * 2014-12-09 2018-06-27 ホシデン株式会社 ケーブルアッセンブリ及びケーブルアッセンブリの製造方法
JP2017191869A (ja) * 2016-04-14 2017-10-19 株式会社村田製作所 積層セラミックコンデンサの実装構造
JP7150437B2 (ja) * 2018-01-17 2022-10-11 太陽誘電株式会社 積層セラミックコンデンサの製造方法
JP7107712B2 (ja) * 2018-03-19 2022-07-27 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7182926B2 (ja) * 2018-07-17 2022-12-05 太陽誘電株式会社 積層セラミック電子部品
KR102070234B1 (ko) * 2018-08-23 2020-01-28 삼성전기주식회사 커패시터 부품
KR102121578B1 (ko) * 2018-10-10 2020-06-10 삼성전기주식회사 적층 세라믹 전자부품
JP7178886B2 (ja) * 2018-11-27 2022-11-28 太陽誘電株式会社 積層セラミック電子部品及び実装基板
CN111383844B (zh) 2018-12-26 2022-04-08 株式会社村田制作所 电解电容器
KR102185052B1 (ko) * 2019-01-22 2020-12-01 삼성전기주식회사 커패시터 부품 및 그 제조방법
CN113316829B (zh) * 2019-01-28 2023-07-18 京瓷Avx元器件公司 具有超宽带性能的多层陶瓷电容器
US11257623B2 (en) * 2020-01-15 2022-02-22 Samsung Electro-Mechanics Co., Ltd. Multilayered electronic component and board having the same mounted thereon
US20220384114A1 (en) * 2021-05-25 2022-12-01 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same
KR20230100938A (ko) * 2021-12-29 2023-07-06 삼성전기주식회사 적층형 전자 부품 및 그 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6312120A (ja) * 1987-01-09 1988-01-19 日本電気株式会社 積層セラミツクコンデンサの製造方法
JPH04263410A (ja) 1991-02-18 1992-09-18 Taiyo Yuden Co Ltd 電子部品及び外部電極用導電性ペ―ストの付着方法
JP4409209B2 (ja) 2002-05-30 2010-02-03 パナソニック株式会社 回路部品内蔵モジュールの製造方法
JP2012004480A (ja) * 2010-06-21 2012-01-05 Tdk Corp 電子部品の製造方法及び電子部品
JP2012164966A (ja) * 2011-01-21 2012-08-30 Murata Mfg Co Ltd セラミック電子部品
KR101188032B1 (ko) * 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101843182B1 (ko) 2011-05-31 2018-03-28 삼성전기주식회사 적층 세라믹 전자부품
KR101946259B1 (ko) * 2011-05-31 2019-02-12 삼성전기 주식회사 적층 세라믹 전자부품
JP2013026392A (ja) * 2011-07-20 2013-02-04 Tdk Corp 電子部品及び電子部品の製造方法
KR102029469B1 (ko) * 2012-02-17 2019-10-07 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
JP5991337B2 (ja) * 2013-08-20 2016-09-14 株式会社村田製作所 端子板付き電子部品の製造方法及び端子板付き電子部品
JP2015026841A (ja) * 2013-10-25 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ
JP2015026837A (ja) * 2013-10-30 2015-02-05 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP6380162B2 (ja) 2014-05-09 2018-08-29 株式会社村田製作所 積層セラミック電子部品

Also Published As

Publication number Publication date
CN107134366B (zh) 2021-01-08
US10734160B2 (en) 2020-08-04
US20170250026A1 (en) 2017-08-31
CN107134366A (zh) 2017-09-05
KR20170101117A (ko) 2017-09-05
JP2017152620A (ja) 2017-08-31

Similar Documents

Publication Publication Date Title
JP6405327B2 (ja) 積層セラミックコンデンサ
KR102076145B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
JP6421137B2 (ja) 積層セラミックコンデンサ
JP5206440B2 (ja) セラミック電子部品
TWI714796B (zh) 積層陶瓷電容
KR101630029B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR102337135B1 (ko) 적층 세라믹 콘덴서
JP6309991B2 (ja) 積層セラミックコンデンサ
JP5777179B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
US10522289B2 (en) Electronic component and electronic component series including the same
JP5678919B2 (ja) 電子部品
JP2012004480A (ja) 電子部品の製造方法及び電子部品
JP2019009359A (ja) 積層セラミック電子部品及びその実装構造
TWI759540B (zh) 積層陶瓷電容器
JP5852321B2 (ja) 積層セラミックコンデンサ
JP2012099786A (ja) 積層型セラミックキャパシタ及びその製造方法
JP7103573B2 (ja) キャパシタ及びその製造方法
JP6378707B2 (ja) 積層セラミックコンデンサ
JP2004235377A (ja) セラミック電子部品
KR101574462B1 (ko) 적층 세라믹 전자 부품
JP6587727B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサ実装回路基板
JP6110927B2 (ja) 積層セラミックコンデンサ
KR20160053682A (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
KR101579703B1 (ko) 적층 세라믹 전자 부품
KR101579704B1 (ko) 적층 세라믹 전자 부품

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180914

R150 Certificate of patent or registration of utility model

Ref document number: 6405327

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250