KR101579704B1 - 적층 세라믹 전자 부품 - Google Patents

적층 세라믹 전자 부품 Download PDF

Info

Publication number
KR101579704B1
KR101579704B1 KR1020150010703A KR20150010703A KR101579704B1 KR 101579704 B1 KR101579704 B1 KR 101579704B1 KR 1020150010703 A KR1020150010703 A KR 1020150010703A KR 20150010703 A KR20150010703 A KR 20150010703A KR 101579704 B1 KR101579704 B1 KR 101579704B1
Authority
KR
South Korea
Prior art keywords
conductive resin
layer
layers
multilayer ceramic
interface
Prior art date
Application number
KR1020150010703A
Other languages
English (en)
Inventor
고따 젠자이
겐이찌 하마나까
히데따까 스기야마
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Priority to KR1020150010703A priority Critical patent/KR101579704B1/ko
Application granted granted Critical
Publication of KR101579704B1 publication Critical patent/KR101579704B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

본 발명의 과제는 도전성 수지층과 소결 금속층 사이의 밀착력이 큰 적층 세라믹 전자 부품을 제공하는 것이다. 적층 세라믹 전자 부품으로서의 적층 세라믹 콘덴서(10)는 세라믹 소체(12)를 포함한다. 세라믹 소체(12)에는 내부 전극(16a, 16b)이 매설된다. 세라믹 소체(12)의 단부면(12e, 12f)측에는, 내부 전극(16a, 16b)의 노출부(18a, 18b)와 전기적으로 접속되는 외부 전극(20a, 20b)이 형성된다. 외부 전극(20a, 20b)은 소결 금속층(22a, 22b)과, 도전성 수지층(24a, 24b)과, 도금층(26a, 26b)을 포함한다. 적층 세라믹 콘덴서(10)의 단면에 있어서의 소결 금속층과 도전성 수지층의 계면의 길이 70㎛의 범위에서, 소결 금속층에 형성되는 도전성 수지가 인입되어 있지 않은 오목부의 수가 2 이하이다.

Description

적층 세라믹 전자 부품{LAMINATED CERAMIC ELECTRONIC COMPONENT}
본 발명은 적층 세라믹 전자 부품에 관한 것으로, 특히, 내부 전극이 매설된 세라믹 소체와 내부 전극에 전기적으로 접속되도록 세라믹 소체의 단부면에 형성된 외부 전극을 갖는, 예를 들어, 적층 세라믹 콘덴서, 적층 세라믹 인덕터, 적층 세라믹 서미스터, 적층 세라믹 압전 부품 등의 적층 세라믹 전자 부품에 관한 것이다.
종래의 적층 세라믹 전자 부품으로서, 예를 들어, 특허문헌 1에 개시되어 있는 바와 같이, 내부 전극이 매설된 세라믹 소체의 표면에 있어서 내부 전극이 노출된 세라믹 소체의 양단부면에, 금속을 주성분으로서 함유하는 소결형 전극층과 소결형 전극층의 표면에 형성된 금속 입자를 함유하는 도전성 수지 전극층과 도전성 수지 전극층의 표면에 형성된 도금층을 갖는 외부 전극을 구비한 것이 알려져 있다. 이 적층 세라믹 전자 부품에서는, 소결형 전극층 및 도금층 사이에 도전성 수지 전극층이 형성되어 있으므로, 사용 시의 온도 사이클에서 세라믹 소체에 크랙이 발생하거나, 기판에 실장되어 있는 경우에 기판의 휨에 대해 강도적으로 약하다고 하는 결점이, 어느 정도 해소된다.
일본 특허 공개 평10-284343호 공보
그러나, 상술한 종래의 적층 세라믹 전자 부품에서는, 수지를 많이 포함하는 도전성 수지 전극층과 금속인 소결형 전극층 사이의 밀착력이 약하다. 그로 인해, 적층 세라믹 전자 부품이 실장된 기판의 휨이 도전성 수지 전극층에서 흡수되도록 되어 있지만, 도전성 수지 전극층과 소결형 전극층 사이의 밀착력이 약하면, 도전성 수지 전극층과 소결형 전극층이 박리되어 버린다고 하는 문제가 있다.
그러므로, 본 발명의 주된 목적은, 도전성 수지 전극층과 소결형 전극층 사이의 밀착력이 큰 적층 세라믹 전자 부품을 제공하는 것이다.
본 발명에 따른 적층 세라믹 전자 부품은, 내부 전극이 매설되고, 제1 주면과, 제1 주면에 대향하는 제2 주면과, 제1 주면 및 제2 주면에 접속하는 제1 측면과, 제1 측면에 대향하는 제2 측면과, 제1 주면, 제2 주면, 제1 측면 및 제2 측면에 접속하는 제1 단부면과, 제1 단부면에 대향하는 제2 단부면을 갖는 세라믹 소체와, 내부 전극에 전기적으로 접속되도록, 세라믹 소체의 단부면 및 적어도 제1 주면 또는 제2 주면에 형성된 외부 전극을 구비한 적층 세라믹 전자 부품으로서, 외부 전극은 세라믹 소체의 단부면 및 적어도 제1 주면 또는 제2 주면에 형성되어 있고, 외부 전극은 세라믹 소체측으로부터 순서대로, 소결 금속층, 도전성 수지층 및 도금층을 구비하고, 도전성 수지층의 열경화성 수지와 금속 입자의 혼합물로 이루어지고, 제1 주면, 제2 주면, 제1 측면 및 제2 측면 중 어느 하나의 면으로부터 소결 금속층과 도전성 수지층의 계면을 포함하는 단면을 본 경우, 계면에서의 소결 금속층은 개구 치수보다 내부 치수가 큰 형상을 한 복수의 오목부를 구비하는 것을 특징으로 하는 적층 세라믹 전자 부품이다.
본 발명에 따른 적층 세라믹 전자 부품은, 별도의 국면에서는, 내부 전극이 매설되고, 제1 주면과, 제1 주면에 대향하는 제2 주면과, 제1 주면 및 제2 주면에 접속하는 제1 측면과, 제1 측면에 대향하는 제2 측면과, 제1 주면, 제2 주면, 제1 측면 및 제2 측면에 접속하는 제1 단부면과, 제1 단부면에 대향하는 제2 단부면을 갖는 세라믹 소체와, 내부 전극에 전기적으로 접속되도록, 세라믹 소체의 단부면 및 적어도 제1 주면 또는 상기 제2 주면에 형성된 외부 전극을 구비한 적층 세라믹 전자 부품으로서, 외부 전극은 세라믹 소체의 단부면 및 적어도 제1 주면 또는 제2 주면에 형성되어 있고, 외부 전극은 세라믹 소체측으로부터 순서대로, 소결 금속층, 도전성 수지층 및 도금층을 구비하고, 금속 입자는 Cu 분말이며, 편평 형상의 편평 입자와 구형 형상의 구형 입자로 이루어지고, 편평 입자의 수에 대한 구형 입자의 수의 비율이, 3/7 내지 7/3이며, 제1 주면, 제2 주면, 제1 측면 및 제2 측면 중 어느 하나의 면으로부터 소결 금속층과 도전성 수지층의 계면을 포함하는 단면을 본 경우, 계면에서의 소결 금속층은 개구 치수보다 내부 치수가 큰 형상을 한 복수의 오목부를 구비하고, 오목부 중 어느 하나에 상기 도전성 수지가 인입되어 있고, 도전성 수지가 인입된 오목부의 수는 상기 계면의 길이 70㎛의 범위에서 2개 이상이며, 제1 주면, 제2 주면, 제1 측면 및 제2 측면 중 어느 하나의 면으로부터 도전성 수지층과 도금층의 계면을 포함하는 단면을 본 경우, 계면에서의 도금층은, 도전성 수지층을 향해, 1.0㎛ 내지 7.0㎛의 높이와 볼록부를 구비하고, 볼록부는 계면의 길이 80㎛의 범위에서, 2개 이상인 것을 특징으로 하는 적층 세라믹 전자 부품이다.
본 발명에 따른 적층 세라믹 전자 부품에서는, 도전성 수지층의 금속분은 Cu 또는 Ag은 포함하는 것이 바람직하다.
본 발명에 따른 적층 세라믹 전자 부품에서는, 소결 금속층은 Cu를 포함하는 것이 바람직하다.
본 발명에 따른 적층 세라믹 전자 부품에서는, 도금층은 Ni 도금층을 포함하는 것이 바람직하다.
적층 세라믹 전자 부품을 제작할 때에, 세라믹 소체의 단부면에 도전성 페이스트를 도포해서 베이킹함으로써, 소결 금속층이 형성된다. 이때, 소결 금속층의 표면에는, 다수의 오목부가 형성된다. 이들 오목부에 도전성 수지층을 구성하는 도전성 수지가 인입되면, 도전성 수지층과 소결 금속층 사이에 견고한 밀착력을 얻을 수 있지만, 오목부 내에 충분히 도전성 수지가 인입되지 않는 경우가 있다. 도전성 수지가 인입되지 않는 오목부가 많은 경우, 도전성 수지층과 소결 금속층 사이의 밀착력이 작아져, 도전성 수지층과 소결 금속층 사이에 박리가 발생하기 쉬워진다.
본 발명에 따른 적층 세라믹 전자 부품에서는, 도전성 수지층의 단면을 관찰하고, 도전성 수지층과 소결 금속층 사이의 계면의 길이 70㎛의 범위에서, 오목부에 도전성 수지가 인입되어 있지 않으면 도전성 수지층과 소결 금속층 사이에 만족할 수 있는 밀착력이 얻어지는 것이 발견되었다.
그리고, 본 발명에 따른 적층 세라믹 전자 부품에서는, 도전성 수지층과 소결 금속층 사이에 만족할 수 있는 밀착력을 얻을 수 있다.
본 발명에 의하면, 도전성 수지층과 소결 금속층 사이에 양호한 밀착력을 갖는 적층 세라믹 전자 부품이 얻어진다.
본 발명의 상술한 목적, 그 밖의 목적, 특징 및 이점은, 도면을 참조하여 행하는 이하의 발명을 실시하기 위한 형태의 설명으로부터 한층 명백하게 될 것이다.
도 1은 본 발명에 따른 적층 세라믹 콘덴서의 일례를 나타내는 사시도이다.
도 2는 도 1에 도시하는 적층 세라믹 콘덴서의 도 1의 선 II-II에 있어서의 단면도이다.
도 3은 오목부가 형성된 소결 금속층과 도전성 수지층의 계면을 나타내는 도해도이다.
도 4는 도 1에 도시하는 적층 세라믹 콘덴서의 폭 방향에서의 중앙 부분의 단면을 나타내는 부분 확대도이다.
도 5는 Ni 도금층으로부터 도전성 수지층을 향해 볼록부가 형성된 Ni 도금층과 도전성 수지층의 계면을 나타내는 도해도이다.
도 6은 도 5에 도시하는 볼록부의 크기를 나타내는 도해도이다.
도 7은 도 1에 도시하는 적층 세라믹 콘덴서에 있어서 외부 전극의 각 부분의 두께 T0, T1, T2, T3, T4, T5를 나타내는 도해도이다.
도 1에 도시하는 적층 세라믹 콘덴서(10)는, 예를 들어, 대략 직육면체 형상의 세라믹 소체(12)를 포함한다. 세라믹 소체(12)는, 복수의 적층된 세라믹층(14)을 포함하고, 서로 대향하는 제1 주면(12a) 및 제2 주면(12b)과, 서로 대향하는 제1 측면(12c) 및 제2 측면(12d)과, 서로 대향하는 제1 단부면(12e) 및 제2 단부면(12f)을 갖는다. 제1 측면(12c) 및 제2 측면(12d)은, 각각, 제1 주면(12a) 및 제2 주면(12b)에 접속한다. 제1 단부면(12e) 및 제2 단부면(12f)은, 각각, 제1 주면(12a), 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d)에 접속한다. 이 세라믹 소체(12)에는 코너부 및 귀퉁이부에 라운딩 처리되어 있다. 또한, 세라믹 소체(12)는, 다른 크기나 형상으로 형성되어도 좋다.
세라믹 소체(12)의 세라믹층(14)의 세라믹 재료로서는, 예를 들어, BaTiO3, CaTiO3, SrTiO3, CaZrO3 등의 주성분으로 이루어지는 유전체 세라믹을 사용할 수 있다. 또한, 이들 주성분에 Mn 화합물, Fe 화합물, Cr 화합물, Co 화합물, Ni 화합물 등의 부성분을 첨가한 것을 사용해도 좋다. 또한, 세라믹 소체(12)의 세라믹층(14)의 두께는, 예를 들어, 0.5 ㎛ 내지 10㎛로 할 수 있다.
세라믹 소체(12)의 내부에는, 도 2에 도시하는 바와 같이, 예를 들어 대략 직사각 형상의 복수의 제1 및 제2 내부 전극(16a, 16b)이, 세라믹 소체(12)의 두께 방향을 따라서 등간격으로 교대로 배치되도록 매설되어 있다.
제1 및 제2 내부 전극(16a, 16b)의 일단부에는, 세라믹 소체(12)의 제1 및 제2 단부면(12e, 12f)에 노출된 노출부(18a, 18b)를 갖는다. 구체적으로는, 제1 내부 전극(16a)의 일단부의 노출부(18a)는 세라믹 소체(12)의 제1 단부면(12e)에 노출되어 있다. 또한, 제2 내부 전극(16b)의 일단부의 노출부(18b)는 세라믹 소체(12)의 제2 단부면(12f)에 노출되어 있다.
또한, 제1 및 제2 내부 전극(16a, 16b)의 각각은, 세라믹 소체(12)의 제1 및 제2 주면(12a, 12b)과 평행하다. 또한, 제1 및 제2 내부 전극(16a, 16b)은 세라믹 소체(12)의 두께 방향에서, 세라믹층(14)을 개재하여, 서로 대향하고 있다.
제1 및 제2 내부 전극(16a, 16b)의 각각의 두께는, 예를 들어, 0.2 ㎛ 내지 2㎛로 할 수 있다. 그러나, 제1 및 제2 내부 전극(16a, 16b)의 각각의 두께도, 특별히 한정되지 않는다.
제1 및 제2 내부 전극(16a, 16b)은, 예를 들어 비금속인 Ni를 도전성 재료로서 포함하고 있다. 또한, 제1 및 제2 내부 전극(16a, 16b)은, 예를 들어, Ni, Cu, Ag, Pd, Au 등의 금속이나, 이들 금속의 1종을 포함하는 예를 들어 Ag-Pd 합금 등의 합금에 의해 구성할 수 있다.
세라믹 소체(12)의 제1 및 제2 단부면(12e, 12f)측에는, 제1 및 제2 외부 전극(20a, 20b)이 각각 형성되어 있다.
제1 외부 전극(20a)은 세라믹 소체(12)의 제1 단부면(12e)으로부터 제1 및 제2 주면(12a, 12b)과 제1 및 제2 측면(12c, 12d)에 걸쳐서 형성되어 있다. 이 경우, 제1 외부 전극(20a)은, 제1 내부 전극(16a)의 노출부(18a)와 전기적으로 접속된다.
또한, 제2 외부 전극(20b)은 세라믹 소체(12)의 제2 단부면(12f)으로부터 제1 및 제2 주면(12a, 12b)과 제1 및 제2 측면(12c, 12d)에 걸쳐서 형성되어 있다. 이 경우, 제2 외부 전극(20b)은, 제2 내부 전극(16b)의 노출부(18b)와 전기적으로 접속된다.
외부 전극(20a)은 세라믹 소체(12)측으로부터 순서대로, 소결 금속층(22a), 도전성 수지층(24a) 및 도금층(26a)을 구비한다. 마찬가지로, 외부 전극(20b)은 세라믹 소체(12)측으로부터 순서대로, 소결 금속층(22b), 도전성 수지층(24b) 및 도금층(26b)을 구비한다.
소결 금속층(22a, 22b)은, 각각, 비금속인 Cu를 주성분으로서 함유하고 있고, 세라믹 소체(12)의 외표면에, 즉 제1 및 제2 단부면(12e, 12f) 등의 위에 형성되고, 제1 및 제2 내부 전극(16a, 16b)과 물리적 또한 전기적으로 접속된다. 소결 금속층(22a, 22b)은, 각각, Cu 분말 및 유리 분말을 함유하는 도전성 페이스트를 세라믹 소체(12)의 외표면에 도포해서 베이킹함으로써 형성되어 있다. 소결 금속층(22a, 22b)의 두께는, 각각, 예를 들어, 10㎛ 내지 30㎛이다.
도전성 수지층(24a, 24b)은, 각각, 금속 입자를 도전성 재료로서 포함한다. 도전성 수지층(24a, 24b)은, 각각, 소결 금속층(22a, 22b) 상에, 소결 금속층(22a, 22b)을 덮도록 형성되어 있고, 금속 입자가 되는 Cu 또는 Ag의 제1 금속 분말과, 소정의 평균 입경을 갖는 제2 금속 분말과, 열경화성 수지의 혼합물을 가열해서 경화된 층이다.
소결 금속층(22a, 22b)은 세라믹 소체(12)의 단부면에 도전 페이스트를 도포해서 베이킹함으로써 형성되지만, 이때, 도 3에 도시하는 바와 같이, 소결 금속층(22a, 22b)의 표면에는 복수의 오목부(25)가 형성된다. 소결 금속층(22a, 22b) 상에 도전성 수지층(24a, 24b)을 형성한 경우, 소결 금속층(22a, 22b)의 표면의 오목부(25)에 도전성 수지층(24a, 24b)을 구성하는 도전성 수지가 인입되는 경우와 인입되지 않는 경우가 있다. 즉, 오목부(25)는 도전성 수지가 인입된 오목부(25a)와 도전성 수지가 인입되어 있지 않은 공극 오목부(25b)를 포함한다. 소결 금속층(22a, 22b)의 오목부(25)에 도전성 수지가 인입되면, 앵커 효과에 의해 소결 금속층(22a, 22b)과 도전성 수지층(24a, 24b)의 고착 강도를 강하게 할 수 있다. 따라서, 소결 금속층(22a, 22b)과 도전성 수지층(24a, 24b)의 박리를 방지하기 위해서는, 도전성 수지가 인입되어 있지 않은 공극 오목부(25b)를 적게 하는 것이 바람직하다.
소결 금속층(22a, 22b)의 표면의 오목부(25)의 관찰은, 적층 세라믹 콘덴서(10)의 폭 방향에서의 중앙 부분의 단면, 즉 적층 세라믹 콘덴서(10)의 길이 방향 및 두께 방향으로 이루어지는 면이며, 폭 방향의 중앙부까지 연마함으로써 노출시킨 단면이 사용된다. 이때, 연마 불균일 등이 생기지 않도록 표면 처리가 행해져, SEM을 사용해서, 배율 1000배로 소결 금속층(22a, 22b)과 도전성 수지층(24a, 24b)의 계면이 관찰된다. 오목부(25)는 소결 금속층측에 설치되어 있고, 도전성 수지층(24a, 24b)측에 개구되어 있다. 여기서 오목부(25)란, 오목부 내부의 내경 치수 d2는, 오목부의 입구 개구 치수 d1보다 큰 상태를 가리킨다. 또한, 그 내부에는 도전성 수지가 인입되어 있다. 또한, 내부 치수 d2는, 개구 치수 d1의 방향과 평행한 방향에서의, 오목부의 최대 치수라고 정의된다. 그리고, 소결 금속층(22a, 22b)과 도전성 수지층(24a, 24b) 사이에 강한 고착 강도를 얻기 위해서는, 계면의 길이 70㎛의 범위에서의 도전성 수지가 오목부(25a)의 수가 2개 이상인 것이 바람직하다. 이때, 오목부(25a)의 구경은 소결 금속층(22a, 22b)의 단면에서 볼 때, 1㎛ 내지 3㎛인 것이 바람직하다. 또한, 폭 방향 또는 두께 방향의 5개소 이상 계면에서, 오목부(25a)가 있는 것이 바람직하다.
또한, 오목부(25)의 크기로서는, 상기 계면 방향을 따라서, 구경과 깊이로 정의된다. 여기서, 오목부(25)의 깊이로서는, 3㎛ 내지 5㎛의 범위에 있는 것이 바람직하다. 이 수치 이외에서는, 앵커 효과를 얻는 것이 어렵다.
도전성 수지층(24a, 24b)에 포함되는 금속 입자는, 편평 형상의 편평 입자와 구형 형상의 구형 입자를 포함한다. 금속 입자가 편평 형상인지 구형 형상인지에 대해서는, 적층 세라믹 콘덴서(10)의 폭 방향에서의 중앙 부분의 단면이며 도전성 수지층(24a, 24b)의 단면을 관찰하고, 도전성 수지층(24a, 24b)에 포함되는 금속 입자에 있어서 짧은 변에 대한 긴 변의 비율이 5/1 이상인 금속 입자를 편평 입자로 간주하고, 짧은 변에 대한 긴 변의 비율이 5/1 미만인 금속 입자를 구형 입자로 간주하고 있다. 도전성 수지층(24a, 24b)에 포함되는 금속 입자의 편평 입자는 외부 전극(20a, 20b)에 가해지는 응력을 완화하고, 도전성 수지층(24a, 24b)에 포함되는 금속 입자의 구형 입자는 전기적 접속을 담보한다.
또한, 도전성 수지층(24a, 24b)에 포함되는 금속 입자의 편평 입자의 수에 대한 구형 입자의 수의 비율은, 3/7 내지 7/3이다. 그 비율에 대해서는, 적층 세라믹 콘덴서(10)의 폭 방향에서의 중앙 부분의 단면이며 도전성 수지층(24a, 24b)을 포함하는 단면을 관찰하고, 도전성 수지층(24a, 24b)의 단면에 있어서의 편평 입자의 수에 대한 구형상 입자의 수의 비율을, 편평 입자의 수에 대한 구형 입자의 수의 비율로 간주하고 있다.
상술한 바와 같이 관찰되는 적층 세라믹 콘덴서(10)의 폭 방향에서의 중앙 부분의 단면은, 적층 세라믹 콘덴서(10)의 길이 방향 및 두께 방향으로 이루어지는 면이며, 적층 세라믹 콘덴서(10)를 수지로 단단히 하고, 적층 세라믹 콘덴서(10)의 폭 방향에서의 중앙 부분까지 내부 전극(16a, 16b) 및 외부 전극(20a, 20b)을 포함하는 부분에서 연마함으로써 노출시킨 단면을 사용한다. 또한, 연마 불균일 등이 생기지 않도록, 단면에 표면 처리를 행하고, SEM을 사용해서, 예를 들어 배율 1000배로 도전성 수지층(24a, 24b)의 단면을 관찰한다. 도 4는, 그 단면을 나타내는 부분 확대도이다.
도전성 수지층(24a, 24b)에 포함되는 금속 입자의 편평 입자의 수에 대한 구형 입자의 수의 비율을 3/7 내지 7/3으로 하는 것은, 그 비율이 7/3보다 큰 경우, 편평 입자의 수가 적고, 구형 입자의 수가 많은 상태이며, 전기적 접속은 확보할 수 있지만, 응력 완화가 충분히 행할 수 없어, 휨 응력에 대해 세라믹 소체에 균열이 생겨 버리기 쉽기 때문이다. 한편, 그 비율이 3/7보다 작은 경우, 편평 입자의 수가 많고, 구형 입자의 수가 적은 상태이며, 응력 완화를 행할 수 있지만, 전기적 접속을 확보할 수 없어 등가 직렬 저항이 증대하게 되기 때문이다.
도전성 수지층(24a, 24b)에 포함되는 제2 금속 분말로서, 비금속의 Ni 또는 Sn이 사용되고 있다. 제2 금속 분말의 형상은, 구형상, 인편 형상 등의 어느 쪽의 형상이어도 좋고, 평균 입경이 10㎛ 내지 50㎚ 정도이고, 매우 미소하다.
도전성 수지층(24a, 24b)에 포함되는 열경화성 수지로서는 특별히 제한되지 않지만, 예를 들어, 페놀 수지, 아크릴 수지, 실리콘 수지, 에폭시 수지, 폴리이미드 수지 등을 사용할 수 있다.
외부 전극(20a)에 있어서, 소결 금속층(22a)과 도전성 수지층(24a)의 계면을 포함하는 단면을 본 경우, 그 계면에서 소결 금속층(22a)의 표면에 유리가 존재하고, 그 계면을 따른 유리의 길이를 L1로 하고, 그 계면을 따른 소결 금속층(22a)의 유리 이외의 금속 부분의 길이를 L2로 한 경우, L1/L2가 0.2 이상 1.5 이하이다. 마찬가지로, 외부 전극(20b)에 있어서, 소결 금속층(22b)과 도전성 수지층(24b)의 계면을 포함하는 단면을 본 경우, 그 계면에서 소결 금속층(22b)의 표면에 유리가 존재하고, 그 계면을 따른 유리의 길이를 L1로 하고, 그 계면을 따른 소결 금속층(22b)의 유리 이외의 금속 부분의 길이를 L2로 한 경우, L1/L2가 0.2 이상 1.5 이하이다.
이와 같이 관찰되는 적층 세라믹 콘덴서(10)의 단면은, 상술한 단면과 마찬가지로, 적층 세라믹 콘덴서(10)의 길이 방향 및 두께 방향으로 이루어지는 면이며, 적층 세라믹 콘덴서(10)를 수지로 단단히 하고, 적층 세라믹 콘덴서(10)의 폭 방향에서의 중앙 부분까지 내부 전극(16a, 16b) 및 외부 전극(20a, 20b)을 포함하는 부분에서 연마함으로써 노출시킨 단면을 사용한다. 또한, 상술한 경우와 마찬가지로, 연마 불균일 등이 생기지 않도록, 단면에 표면 처리를 행하고, SEM을 사용해서, 예를 들어 배율 1000배로 외부 전극(20a, 20b)의 단면을 관찰한다. 도 4는, 그 단면을 나타내는 부분 확대도이다.
외부 전극(20a, 20b)에 있어서, 소결 금속층(22a, 22b)과 도전성 수지층(24a, 24b)의 계면을 포함하는 단면을 본 경우, 그 계면에서 소결 금속층(22a, 22b)의 표면에 유리가 존재하고, 그 계면을 따른 유리의 길이를 L1로 하고, 그 계면을 따른 소결 금속층(22a, 22b)의 유리 이외의 금속 부분의 길이를 L2로 한 경우, L1/L2가 0.2 이상 1.5 이하인 것으로 하는 것은, L1/L2가 1.5보다 큰 경우, 그 계면에서 유리가 많아지고, 소결 금속층(22a, 22b) 및 도전성 수지층(24a, 24b) 사이의 저항값이 크게 되어 버리기 때문이다. 한편, L1/L2가 0.2 보다 작은 경우, 소결 금속층(22a, 22b) 중의 유리가 적어져, 소결 금속층(22a, 22b)과 세라믹 소체(12)의 고착 강도가 약해져 버리기 때문이다.
또한, 소결 금속층(22a, 22b)과 세라믹 소체(12)의 고착 강도를 올리기 위해서는, 일정량 이상의 유리를 소결 금속층(22a, 22b)에 포함시킬 필요가 있고, 그 경우, 세라믹 소체(12)에 소결 금속층(22a, 22b)을 베이킹했을 때, 유리가 소결 금속층(22a, 22b)의 표면에 석출된다. 즉, 소결 금속층(22a, 22b)과 도전성 수지층(24a, 24b)의 계면에 유리가 석출되어 있고, 그 계면을 따른 유리의 길이는, 10㎛ 이상 30㎛ 이하인 것이 바람직하다. 그 유리의 길이가 10㎛ 미만인 경우, 충분한 유리가 포함되어 있지 않다고 하는 것이며, 소결 금속층(22a, 22b)과 세라믹 소체(12) 사이의 고착 강도가 약해진다. 또한, 그 유리의 길이가 30㎛를 초과하는 경우, 소결 금속층(22a, 22b)의 도체와 도전성 수지층(24a, 24b)의 도체 사이의 접촉 면적을 확보할 수 없으므로, 그들 사이의 저항값이 높아져, 결과적으로, 등가 직렬 저항이 높아지는 경향이 있다.
도금층(26a)은 Ni 도금층(28a) 및 Sn 도금층(30a)을 포함한다. 마찬가지로, 도금층(26b)은 Ni 도금층(28b) 및 Sn 도금층(30b)을 포함한다.
Ni 도금층(28a, 28b)은 도전성 수지층(24a, 24b) 등의 표면을 Ni로 전해 도금 처리함으로써 형성되어 있고, 각각의 두께는, 예를 들어, 1㎛ 내지 5㎛이다. Ni 도금층(28a, 28b)은 배리어층으로서 기능한다.
여기서, 도전성 수지층(24a, 24b)은 소결 금속층(22a, 22b) 상에 도전성 수지를 도포해서 열경화시킴으로써 형성된다. 이때, 도전성 수지의 경화 조건을 조정함으로써, 도전성 수지층(24a, 24b)의 표면에 복수의 오목부를 형성할 수 있다. 또한, 도전성 수지층(24a, 24b)을 형성한 후, 샌드 블라스트 등의 물리적 외력을 가함으로써, 도전성 수지층(24a, 24b)의 표면에 오목부를 형성해도 좋다.
오목부가 형성된 도전성 수지층(24a, 24b) 상에, Ni 도금층(28a, 28b)이 형성된다. 이때, 도전성 수지층(24a, 24b)의 표면에 오목부가 형성되어 있으므로, 도 5에 도시하는 바와 같이, 오목부 내에 Ni 도금층(28a, 28b)이 인입되고, Ni 도금층(28a, 28b)으로부터 도전성 수지층(24a, 24b)측으로 연장되는 볼록부(29)가 도전성 수지층과 도금층의 계면에 형성된다. 이때, 도전성 수지층(24a, 24b)의 표면의 Ni 도금층(28a, 28b)으로부터 도전성 수지층(24a, 24b)의 오목부 내에 돌출된 볼록부(29)의 깊이는 1.0㎛ 내지 7.0㎛의 범위 내에 있는 것이 바람직하다. 볼록부(29)는 계면의 길이 80㎛의 범위에서, 2개 이상인 볼록부(29)의 깊이가 1.0㎛ 미만인 경우, Ni 도금층(28a, 28b)의 도전성 수지층(24a, 24b)에의 침투가 충분하지 않고, 충분한 앵커 효과를 얻을 수 없다. 또한, 볼록부(29)의 깊이가 7.0㎛를 초과하는 경우, Ni 도금이 도전성 수지층(24a, 24b)에 취해져 버리고, Ni 도금층(28a, 28b)의 표면이 오목해져, 적층 세라믹 콘덴서(10)의 기판에의 실장성이 나빠진다. 이와 같은 오목부를 해소하기 위해서는, Ni 도금을 충분히 두껍게 하는 것을 생각할 수 있지만, 도금 두께를 두껍게 하기 위해서는 도금 시간을 길게 할 필요가 있어, 생산 효율상 바람직하지 않다. 또한, 폭 방향 또는 두께 방향에서 본 경우, 3개소 이상의 계면에서, 볼록부(29)가 있는 것이 바람직하다.
또한, Ni 도금층(28a, 28b)으로부터 도전성 수지층(24a, 24b)측으로 연장되는 볼록부(29)는 적층 세라믹 콘덴서(10)의 단면에서 관찰된다. 단면은 적층 세라믹 콘덴서(10)의 길이 방향 및 두께 방향으로 이루어지는 면이며, 폭 방향 중앙부까지 연마함으로써 노출시킨 단면이 사용된다. 또한, 연마 불균일 등이 생기지 않도록, 표면 처리를 행하고, SEM을 사용해서, 배율 1000배로 도전성 수지층(24a, 24b)과 Ni 도금층(28a, 28b)의 계면이 관찰된다. 여기서, 볼록부(29)의 크기는, 도 6에 도시하는 바와 같이, 볼록부(29)의 양측의 Ni 도금층면으로부터 측정한 볼록부(29)의 깊이 중 큰 쪽의 값으로 한다.
또한, Sn 도금층(30a, 30b)은 Ni 도금층(28a, 28b)의 표면을 Sn으로 전해 도금 처리함으로써 형성되어 있고, 각각의 두께는, 예를 들어, 1㎛ 내지 5㎛이다. Sn 도금층(30a, 30b)은 납땜성을 향상시키도록 기능한다.
외부 전극(20a)에 있어서, 도전성 수지층(24a)과 도금층(26a)의 계면을 포함하는 단면을 본 경우, 도전성 수지층(24a)으로부터 금속 입자가 노출되어 있는 수는, 도전성 수지층(24a)과 도금층(26a)의 계면의 길이 1㎜당 50개 내지 250개이다. 마찬가지로, 외부 전극(20b)에 있어서, 도전성 수지층(24b)과 도금층(26b)의 계면을 포함하는 단면을 본 경우, 도전성 수지층(24b)으로부터 금속 입자가 노출되어 있는 수는, 도전성 수지층(24b)과 도금층(26b)의 계면의 길이 1㎜당 50개 내지 250개이다.
이와 같이 관찰되는 적층 세라믹 콘덴서(10)의 단면은, 상술한 단면과 마찬가지로, 적층 세라믹 콘덴서(10)의 길이 방향 및 두께 방향으로 이루어지는 면이며, 적층 세라믹 콘덴서(10)를 수지로 단단히 하고, 적층 세라믹 콘덴서(10)의 폭 방향에서의 중앙 부분까지 내부 전극(16a, 16b) 및 외부 전극(20a, 20b)을 포함하는 부분에서 연마함으로써 노출시킨 단면을 사용한다. 또한, 상술한 경우와 마찬가지로, 연마 불균일 등이 생기지 않도록, 단면에 표면 처리를 행하고, SEM을 사용해서, 예를 들어 배율 1000배로 도전성 수지층(24a, 24b)의 단면을 관찰한다. 도 4는, 그 단면을 나타내는 부분 확대도이다.
외부 전극(20a, 20b)에 있어서, 도전성 수지층(24a, 24b)과 도금층(26a, 26b)의 계면을 포함하는 단면을 본 경우, 도전성 수지층(24a, 24b)으로부터 금속 입자가 노출되어 있는 수를, 도전성 수지층(24a, 24b)과 도금층(26a, 26b)의 계면의 길이 1㎜당 50개 내지 250개로 하는 것은, 그 수가 50개보다 적은 경우, 노출되어 있는 적은 금속 입자에 전해 집중이 발생하고, 물이 전기 분해되고, 수소가 발생하고, 이 수소에 의해 도금층(26a, 26b)에 결손이 생겨 버리는 경우가 있기 때문이다. 한편, 그 수가 250개보다 많은 경우, 도전성 수지층(24a, 24b) 중의 수지의 양이 적어져, 적층 세라믹 콘덴서(10)가 기판에 실장되어 있는 경우에 기판의 휨에 대해 적층 세라믹 콘덴서(10)가 강도적으로 약해져 버리는 경우가 있기 때문이다.
이 적층 세라믹 콘덴서(10)는, 예를 들어, 길이 L이 1㎜, 폭 W가 0.5㎜, 두께 T가 0.15㎜의 대략 직육면체 형상으로 형성되어 있다.
또한, 이 적층 세라믹 콘덴서(10)에서는, 내부 전극(16a, 16b)은 층형상이며, 세라믹 소체(12)의 주면(12a, 12b)끼리를 연결하는 방향으로 적층되어 있다.
또한, 이 적층 세라믹 콘덴서(10)에서는, 외부 전극(20a, 20b)을, 세라믹 소체(12)의 가장 주면(12a, 12b)측에 배치된 내부 전극(16a, 16b)의 위치에서, 내부 전극(16a, 16b)의 적층 방향에서 세라믹 소체(12)의 제1 주면(12a)측으로부터 순서대로, 제1 영역, 제2 영역 및 제3 영역의 3개의 영역으로 분할한 경우, 도 7에 도시하는 바와 같이, 제1 영역 및 제3 영역에서, 세라믹 소체(12)의 주면(12a, 12b)의 위치의 외부 전극(20a, 20b)의 두께를 T0으로 하고, 세라믹 소체(12)의 가장 주면(12a, 12b)측에 배치된 내부 전극(16a, 16b)의 위치의 소결 금속층(22a, 22b)의 두께를 T1로 하고, 세라믹 소체(12)의 가장 주면(12a, 12b)측에 배치된 내부 전극(16a, 16b)의 위치의 외부 전극(20a, 20b)의 두께를 T2로 하고, 제2 영역에서, 외부 전극(20a, 20b)의 가장 두꺼운 두께를 T3으로 하고, 소결 금속층(22a, 22b)의 가장 두꺼운 두께를 T4로 하고, 세라믹 소체(12)의 제1 주면(12a) 또는 제2 주면(12b)에 형성된 부분의 두께를 T5로 한다. 그리고, 두께 T0과 두께 T2의 차를 t1로 하고, 두께 T0과 두께 T3의 차를 t2로 하면, t1>t2이며, t1 및 t2는, 각각, 10㎛ 이상 40㎛ 이하의 관계를 만족한다. 또한, 두께 T5는 두께 T3보다 두껍다. 또한, 외부 전극(20a, 20b) 등의 두께 T0, T1, T2, T3, T4는, 각각, 적층 세라믹 콘덴서(10)의 길이 방향에서의 두께이며, 외부 전극(20a, 20b)의 두께 T5는, 적층 세라믹 콘덴서(10)의 두께 방향에서의 두께이다.
이 적층 세라믹 콘덴서(10)에서는, 도전성 수지층(24a, 24b)에 포함되는 금속 입자의 편평 입자의 수에 대한 구형 입자의 수의 비율이 3/7 내지 7/3이므로, 응력의 완화와 전기적 접속의 균형이 잡힌다. 그로 인해, 이 적층 세라믹 콘덴서(10)에서는, 양호한 내성과 함께 양호한 전기적 특성이 얻어진다.
또한, 이 적층 세라믹 컨덴서(10)에서는, 적층 세라믹 콘덴서(10)의 단면에 있어서의 소결 금속층(22a, 22b)과 도전성 수지층(24a, 24b)의 계면에서, 계면의 길이 70㎛의 범위에서의 공극 오목부의 수를 6개 이하로 함으로써, 소결 금속층(22a, 22b)과 도전성 수지층(24a, 24b) 사이의 밀착성을 크게 할 수 있다.
이 적층 세라믹 콘덴서(10)에서는, L1/L2가 0.2 이상 1.5 이하이므로, 소결 금속층(24a, 24b) 및 도전성 수지층(24a, 24b) 사이의 저항값을 낮게 억제할 수 있음과 함께, 소결 금속층(24a, 24b)과 세라믹 소체(12)의 고착 강도가 충분하다. 그로 인해, 이 적층 세라믹 콘덴서(10)에서는 등가 직렬 저항을 낮게 억제할 수 있다.
또한, 이 적층 세라믹 콘덴서(10)에서는, 도전성 수지층(24a, 24b)과 도금층(26a, 26b)의 계면을 포함하는 단면을 본 경우, 그 계면의 도전성 수지층(24a, 24b) 상에 그 계면의 길이 1㎜당 금속 입자가 50개 내지 250개 존재하고 있으므로, 금속 입자에 전해 집중이 일어나지 않으므로, 수소의 발생을 억제할 수 있고, 도금층(26a, 26b)의 결손을 방지할 수 있고, 게다가, 기판에 실장되어 있는 경우에 기판의 휨에 대해 강도적으로 충분하다.
또한, 이 적층 세라믹 콘덴서(10)에서는, Ni 도금층(28a, 28b)으로부터 도전성 수지층(24a, 24b)측을 향해 볼록부가 형성되어 있으므로, 앵커 효과에 의해, 도전성 수지층(24a, 24b)과 Ni 도금층(28a, 28b) 사이에서 박리가 발생하기 어렵다. 그로 인해, 적층 세라믹 콘덴서(10)를 기판에 실장하기 위해 리플로우 납땜을 행해도, 도전성 수지층(24a, 24b)에 포함되는 수분이 분출되지 않아, 땜납의 튐을 방지할 수 있다.
이 적층 세라믹 콘덴서(10)에서는, t1>t2이며, t1 및 t2는, 각각, 10㎛ 이상 40㎛ 이하의 관계를 만족한다.
그로 인해, 이 적층 세라믹 콘덴서(10)에서는, 외부 전극(20a, 20b)은 중앙부를 향해 두껍게 부풀어 오르는 형상으로 되어 있지만, 중앙부에서의 팽창량은 외층 부근의 팽창량에 비해 완만하게 되어 있다.
따라서, 이 적층 세라믹 콘덴서(10)에서는, 외부 전극(20a, 20b)을 얇고 평탄하게 형성할 수 있으므로, 등가 직렬 저항을 낮게 억제할 수 있다.
또한, 적층 세라믹 콘덴서(10)에 있어서, 외부 전극(20a, 20b)의 팽창량이 지나치게 많아지면, 외부 전극(20a, 20b)이 두꺼워져, 등가 직렬 저항이 상승해버린다.
또한, 이 적층 세라믹 콘덴서(10)에서는, 적층 세라믹 콘덴서(10)가 실장 기판에 실장되었을 때에, 인장 응력이 세라믹 소체(12)의 양단부의 외부 전극(20a, 20b)에 가해지지만, 외부 전극(20a, 20b)이 중앙부를 향해 팽창되어 있으므로, 응력을 완화하기 쉽다.
또한, 적층 세라믹 콘덴서(10)에 있어서, 외부 전극(20a, 20b)이 완전히 평탄인 경우, 응력을 완화하기 어렵다.
또한, 이 적층 세라믹 콘덴서(10)에서는, 도전성 수지층(24a, 24b)의 금속 입자가 Cu 또는 Ag을 포함하므로, 도전성 수지층(24a, 24b)에 있어서 양호한 도전성이 확보된다.
또한, 이 적층 세라믹 콘덴서(10)에서는, 소결 금속층(22a, 22b)이 Cu를 포함하므로, 소결 금속층(22a, 22b)에 있어서 양호한 도전성이 확보된다.
또한, 이 적층 세라믹 콘덴서(10)에서는, 도금층(26a, 26b)이 Ni 도금층(28a, 28b)을 포함하므로, Ni 도금층(28a, 28b)에 의해 도금층(26a, 26b)보다도 내부의 수분 등을 가둘 수 있고, 예를 들어 리플로우에 의한 실장 시에, 도금층(26a, 26b)보다도 내부의 수분 등이 땜납과 함께 외부로 튀는 땜납의 튐이 방지된다.
이 적층 세라믹 콘덴서(10)에서는, 외부 전극(20a, 20b)에 있어서, 세라믹 소체(12)의 제1 주면(12a) 또는 제2 주면(12b)에 형성된 부분의 두께 T5가 세라믹 소체(12)의 단부면(12e, 12f)에 형성된 부분의 두께 T3보다 두꺼우므로, 적층 세라믹 콘덴서(10)가 실장 기판에 실장되었을 때에, 실장 기판측의 외부 전극(20a, 20b)의 두께가 두꺼워지므로, 적층 세라믹 콘덴서(10)에 가해지는 응력을 완화하기 쉽다.
또한, 이 적층 세라믹 전자 부품(10)에서는, 도금층(26a, 26b)이 Ni 도금층(28a, 28b)을 포함하고, Ni 도금층(28a, 28b)의 두께가 1㎛ 내지 5㎛이므로, 외부 전극(20a, 20b)이 어느 정도 평탄하지만, Ni 도금층(28a, 28b)이 두껍기 때문에, Ni 도금층(28a, 28b)에 의해 도금층(26a, 26b)보다도 내부의 수분 등을 가둘 수 있으므로, 예를 들어 리플로우에 의한 실장 시에, 도금층(26a, 26b)보다도 내부의 수분 등이 땜납과 함께 외부로 튀는 땜납의 튐이 방지된다.
또한, 이 적층 세라믹 콘덴서(10)는, 외부 전극(20a, 20b)이 세라믹 소체(12)의 제1 주면(12a) 및 제2 주면(12b)에 형성되어 있으므로, 제1 주면(12a) 및 제2 주면(12b) 중 어느 쪽의 주면을 실장면으로 해도 실장하기 쉽다.
또한, 이 적층 세라믹 콘덴서(10)에서는, 세라믹 소체(12)의 측면(12c, 12d)에도 외부 전극(20a, 20b)이 형성되어 있으므로, 내습 신뢰성을 향상시키는 효과가 있다.
다음에, 상술한 적층 세라믹 콘덴서(10)를 제조하는 방법의 일례에 대해 설명한다.
우선, 세라믹 소체(12)[세라믹층(14)]를 구성하기 위한 세라믹 재료를 포함하는 세라믹 그린 시트를 준비한다.
다음에, 그 세라믹 그린 시트 상에, 도전성 페이스트를 도포함으로써, 도전 패턴을 형성한다. 또한, 도전성 페이스트의 도포는, 예를 들어, 스크린 인쇄법 등의 각종 인쇄법에 의해 행할 수 있다. 도전성 페이스트는 도전성 미립자 외에, 공지된 바인더나 용제를 포함하고 있어도 좋다.
그리고, 도전 패턴이 형성되어 있지 않은 복수매의 세라믹 그린 시트와, 제1 또는 제2 내부 전극에 대응한 형상의 도전 패턴이 형성되어 있는 세라믹 그린 시트와, 도전 패턴이 형성되어 있지 않은 복수매의 세라믹 그린 시트를 이 순서대로 적층하고, 적층 방향으로 프레스함으로써, 마더 적층체를 제작한다.
그리고 나서, 마더 적층체 상의 가상의 컷트 라인을 따라서 마더 적층체를 컷팅함으로써, 마더 적층체로부터 복수의 미가공의 세라믹 적층체를 제작한다. 또한, 마더 적층체의 컷팅은 다이싱이나 가압 절단에 의해 행할 수 있다. 미가공의 세라믹 적층체에 대해서는, 배럴 연마 등을 실시하고, 능선부나 코너부를 둥글게 해도 좋다.
그리고, 미가공의 세라믹 적층체의 소성을 행한다. 이 소성 공정에서, 제1 및 제2 내부 전극이 소성된다. 소성 온도는, 사용하는 세라믹 재료나 도전성 페이스트의 종류에 의해 적절히 설정할 수 있다. 소성 온도는, 예를 들어, 900℃ 내지 1300℃로 할 수 있다.
그리고 나서, 딥핑 등의 방법에 의해, 소성 후의 세라믹 적층체(세라믹 소체)의 양단부에 도전성 페이스트를 도포한다.
다음에, 세라믹 적층체에 도포한 도전성 페이스트를 예로 들어 60℃ 내지 180℃ 중에서 10분간 열풍 건조한다.
그 후, 건조한 도전성 페이스트를 베이킹해서 소결 금속층을 형성한다. 이때, 소결 금속층을 얻기 위한 베이킹 온도를 바꿈으로써, 소결 금속층의 표면에 형성되는 오목부의 수를 변경할 수 있다. 그리고, 소결 금속층의 표면의 오목부의 구경 및 깊이를 조정함으로써, 오목부 내에 인입되는 도전성 수지를 조정할 수 있어, 소결 금속층과 도전성 수지층 사이에 큰 밀착성을 얻을 수 있다.
그리고, 소결 금속층 상에, 도전성 수지층의 금속 입자가 되는 Cu 또는 Ag의 제1 금속 분말과, 소정의 평균 입경을 갖는 제2 금속 분말과, 열경화성 수지의 혼합물을 가열해서 경화시킴으로써, 도전성 수지층을 형성한다.
이 경우, 도전성 수지층에 포함되는 금속 입자의 편평 입자의 수에 대한 구형 입자의 수의 비율을 3/7 내지 7/3으로 하기 위해서는, 예를 들어, 도전성 수지층의 재료에 있어서 편평 입자 및 구형 입자가 되는 재료의 비율을 조정하거나 도전성 수지층의 재료가 되는 혼합물의 가열 온도 등의 도전성 수지층 형성 조건을 조정하거나 함으로써 가능하다.
또한, 이 경우, 도전성 수지층과 도금층의 계면을 포함하는 단면을 본 경우, 도전성 수지층으로부터 금속 입자가 노출되어 있는 수를, 도전성 수지층과 도금층의 계면의 길이 1㎜당 50개 내지 250개로 하기 위해서는, 예를 들어, 도전성 수지층의 재료에 있어서 제1 금속 분말, 제2 금속 분말 및 열경화성 수지의 비율을 조정하거나 도전성 수지층의 재료가 되는 혼합물의 가열 온도 등의 도전성 수지층 형성 조건을 조정하거나 함으로써 가능하다.
마찬가지로, 도전성 수지층의 형성 조건을 조정함으로써, 도전성 수지층의 표면에 오목부를 형성할 수 있다. 또한, 샌드 블라스트 등의 물리적 외력에 의해서도, 도전성 수지층의 표면에 오목부를 형성할 수 있다.
그리고 나서, 도전성 수지층 상에 전해 도금에 의해 도금층(Ni 도금층 및 Sn 도금층)을 실시함으로써, 적층 세라믹 콘덴서(10)를 제조할 수 있다. 또한, 도전성 수지층의 표면에 오목부를 형성함으로써, 오목부 내에 Ni 도금이 인입되고, Ni 도금층으로부터 도전성 수지층측을 향해 볼록부를 형성할 수 있다.
(실험예)
우선, 실시예로서, 상술한 실시 형태에 의거한 적층 세라믹 콘덴서(10)를 20개 제작했다.
또한, 비교예로서, 적층 세라믹 콘덴서의 단면에 있어서의 소결 금속층과 도전성 수지층의 계면에 있고, 계면의 길이 70㎛의 범위에서의 공극 오목부가 2개 미만인 적층 세라믹 콘덴서를 20개 제작했다. 또한, 공극 오목부의 수 이외는, 설계상 동일한 구조의 것이다.
이들 적층 세라믹 콘덴서를 기판 상에 실장하고, 기판에 휨을 발생시켰다. 이때, 비교예의 적층 세라믹 콘덴서에서는, 20개 중 5개에 소결 금속층과 도전성 수지층 사이에 박리가 발생했지만, 실시예의 적층 세라믹 콘덴서에서는 소결 금속층과 도전성 수지층의 계면에 휨이 발생했다.
상술한 실시 형태 및 실시예에서는, 외부 전극이 세라믹 소체의 측면에도 형성되어 있지만, 외부 전극은 세라믹 소체의 측면에는 형성되지 않아도 좋다. 외부 전극은 세라믹 소체의 단부면 및 적어도 제1 주면 또는 제2 주면에 형성되어 있으면 된다. 이와 같이 적층 세라믹 전자 부품의 외부 전극을 형성하면, 외부 전극을 형성한 제1 주면 또는 제2 주면을 실장면으로서 적층 세라믹 전자 부품을 실장하기 쉽다.
또한, 상술한 실시 형태 및 실시예에서는, 도금층이 Ni 도금층 및 Sn 도금층으로 구성되어 있지만, 도금층은 1층의 도금층 또는 3층 이상의 도금층으로 구성되어도 좋다.
상술한 실시 형태 및 실시예에서는, 세라믹 소체의 재료로서 유전체 세라믹을 사용했지만, 이 발명에서는 적층 세라믹 전자 부품의 종류에 따라서는, 세라믹 소체의 재료로서, 페라이트 등의 자성체 세라믹, 스피넬계 세라믹 등의 반도체 세라믹, PZT계 세라믹 등의 압전체 세라믹을 사용할 수도 있다.
적층 세라믹 전자 부품은 세라믹 소체로서, 자성체 세라믹을 사용한 경우에는 적층 세라믹 인덕터로서 기능하고, 반도체 세라믹을 사용한 경우에는 적층 세라믹 서미스터로서 기능하고, 압전체 세라믹을 사용한 경우에는 적층 세라믹 압전 부품으로서 기능한다. 단, 적층 세라믹 전자 부품을 적층 세라믹 인덕터로서 기능시키는 경우에는, 내부 전극은 코일 형상의 도체가 된다.
상술한 실시 형태 및 실시예에서는, 특정한 구성을 갖는 적층 세라믹 콘덴서를 예로 들어 설명했지만, 본 발명에 따른 적층 세라믹 콘덴서의 구성은, 특허 청구의 범위에 의해 규정되는 구성의 범위 내에서 임의로 변경되어도 좋다.
본 발명에 따른 세라믹 전자 부품은, 특히 예를 들어, 적층 세라믹 콘덴서, 적층 세라믹 인덕터, 적층 세라믹 서미스터, 적층 세라믹 압전 부품 등으로서 적절하게 사용된다.
10 : 적층 세라믹 콘덴서
12 : 세라믹 소체
12a, 12b : 주면
12c, 12d : 측면
12e, 12f : 단부면
14 : 세라믹층
16a, 16b : 내부 전극
18a, 18b : 노출부
20a, 20b : 외부 전극
22a, 22b : 소결 금속층
24a, 24b : 도전성 수지층
25 : 오목부
26a, 26b : 도금층
28a, 28b : Ni 도금층
29 : 볼록부
30a, 30b : Sn 도금층

Claims (4)

  1. 내부 전극이 매설되고, 제1 주면과, 상기 제1 주면에 대향하는 제2 주면과, 상기 제1 주면 및 상기 제2 주면에 접속하는 제1 측면과, 상기 제1 측면에 대향하는 제2 측면과, 상기 제1 주면, 상기 제2 주면, 상기 제1 측면 및 상기 제2 측면에 접속하는 제1 단부면과, 상기 제1 단부면에 대향하는 제2 단부면을 갖는 세라믹 소체와,
    상기 내부 전극에 전기적으로 접속되도록, 상기 세라믹 소체의 단부면 및 적어도 상기 제1 주면 또는 상기 제2 주면에 형성된 외부 전극을 구비한 적층 세라믹 전자 부품으로서,
    상기 외부 전극은 세라믹 소체측으로부터 순서대로 소결 금속층, 도전성 수지층 및 도금층을 구비하고,
    상기 도전성 수지층은, 금속 입자를 포함하며,
    상기 금속 입자는 Cu 분말이며, 편평 형상의 편평 입자와 구형 형상의 구형 입자를 포함하고,
    상기 편평 입자의 수에 대한 상기 구형 입자의 수의 비율이, 3/7 내지 7/3이며,
    상기 제1 주면, 상기 제2 주면, 상기 제1 측면 및 상기 제2 측면 중 어느 하나의 면으로부터 상기 소결 금속층과 상기 도전성 수지층의 계면을 포함하는 단면을 본 경우, 상기 계면에서의 상기 소결 금속층은, 개구 치수보다 내부 치수가 큰 형상을 한 복수의 오목부를 구비하고,
    상기 오목부 중 어느 하나에 상기 도전성 수지가 인입되어 있고,
    상기 도전성 수지가 인입된 오목부의 수는 상기 계면의 길이 70㎛의 범위에서 2개 이상이며,
    상기 제1 주면, 상기 제2 주면, 상기 제1 측면 및 상기 제2 측면 중 어느 하나의 면으로부터 상기 도전성 수지층과 상기 도금층의 계면을 포함하는 단면을 본 경우, 상기 계면에서의 상기 도금층은, 상기 도전성 수지층을 향해, 1.0㎛ 내지 7.0㎛의 높이와 볼록부를 구비하고, 상기 볼록부는, 계면의 길이 80㎛의 범위에서, 2개 이상이며,
    상기 도전성 수지층과 상기 도금층의 계면을 포함하는 단면을 본 경우, 상기 도전성 수지층으로부터 상기 금속 입자가 노출되어 있는 수는, 상기 도전성 수지층과 상기 도금층의 상기 계면의 길이 1㎜당 50개 내지 250개인 것을 특징으로 하는 적층 세라믹 전자 부품.
  2. 제1항에 있어서,
    상기 도전성 수지층의 상기 금속 입자는, Cu 또는 Ag을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품.
  3. 제1항 또는 제2항에 있어서,
    상기 소결 금속층은, Cu를 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품.
  4. 제1항 또는 제2항에 있어서,
    상기 도금층은, Ni 도금층을 포함하는 것을 특징으로 하는 적층 세라믹 전자 부품.
KR1020150010703A 2015-01-22 2015-01-22 적층 세라믹 전자 부품 KR101579704B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150010703A KR101579704B1 (ko) 2015-01-22 2015-01-22 적층 세라믹 전자 부품

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150010703A KR101579704B1 (ko) 2015-01-22 2015-01-22 적층 세라믹 전자 부품

Publications (1)

Publication Number Publication Date
KR101579704B1 true KR101579704B1 (ko) 2015-12-22

Family

ID=55082002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150010703A KR101579704B1 (ko) 2015-01-22 2015-01-22 적층 세라믹 전자 부품

Country Status (1)

Country Link
KR (1) KR101579704B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200081244A (ko) * 2018-12-27 2020-07-07 티디케이가부시기가이샤 전자 컴포넌트
US11443899B2 (en) * 2020-05-26 2022-09-13 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284343A (ja) 1997-04-11 1998-10-23 Mitsubishi Materials Corp チップ型電子部品
JP2006128385A (ja) * 2004-10-28 2006-05-18 Kyocera Corp セラミック電子部品及び積層セラミックコンデンサ
JP2007234774A (ja) * 2006-02-28 2007-09-13 Tdk Corp セラミック電子部品及びその製造方法
JP2007234330A (ja) * 2006-02-28 2007-09-13 Tdk Corp 導電体ペーストおよび電子部品
KR101053329B1 (ko) * 2009-07-09 2011-08-01 삼성전기주식회사 세라믹 전자부품

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284343A (ja) 1997-04-11 1998-10-23 Mitsubishi Materials Corp チップ型電子部品
JP2006128385A (ja) * 2004-10-28 2006-05-18 Kyocera Corp セラミック電子部品及び積層セラミックコンデンサ
JP2007234774A (ja) * 2006-02-28 2007-09-13 Tdk Corp セラミック電子部品及びその製造方法
JP2007234330A (ja) * 2006-02-28 2007-09-13 Tdk Corp 導電体ペーストおよび電子部品
KR101053329B1 (ko) * 2009-07-09 2011-08-01 삼성전기주식회사 세라믹 전자부품

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200081244A (ko) * 2018-12-27 2020-07-07 티디케이가부시기가이샤 전자 컴포넌트
KR102250458B1 (ko) 2018-12-27 2021-05-12 티디케이가부시기가이샤 전자 컴포넌트
US11443899B2 (en) * 2020-05-26 2022-09-13 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US10008331B2 (en) Multilayer ceramic electronic component
US9941049B2 (en) Multilayer ceramic electronic component
KR101729295B1 (ko) 세라믹 전자부품 및 연속 테이핑 전자부품
US8988854B1 (en) Multilayer ceramic electronic component
JP2015084435A (ja) 積層セラミック電子部品
KR102067175B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JP6405327B2 (ja) 積層セラミックコンデンサ
JP5420060B2 (ja) コンデンサ
US9190213B2 (en) Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor
JP2015053495A (ja) セラミック電子部品およびその製造方法
KR102112107B1 (ko) 전자부품 및 전자부품의 제조 방법
JP2010165910A (ja) セラミック電子部品
KR101514559B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2006186316A (ja) セラミック電子部品及び積層セラミックコンデンサ
JP2018067562A (ja) 積層セラミックコンデンサおよびその実装構造体
KR20110072398A (ko) 적층 세라믹 커패시터 및 그 제조방법
JP2013118357A (ja) セラミック電子部品及びその製造方法
JP2012227197A (ja) 積層セラミックコンデンサ
KR101574462B1 (ko) 적층 세라믹 전자 부품
JP6610086B2 (ja) 積層セラミック電子部品
JP5724262B2 (ja) 電子部品
KR101579704B1 (ko) 적층 세라믹 전자 부품
KR101579703B1 (ko) 적층 세라믹 전자 부품
JP2015039037A (ja) 積層セラミック電子部品
KR20170005645A (ko) 적층 세라믹 전자부품

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191205

Year of fee payment: 5