KR101188032B1 - 적층 세라믹 커패시터 및 그 제조방법 - Google Patents

적층 세라믹 커패시터 및 그 제조방법 Download PDF

Info

Publication number
KR101188032B1
KR101188032B1 KR20110021077A KR20110021077A KR101188032B1 KR 101188032 B1 KR101188032 B1 KR 101188032B1 KR 20110021077 A KR20110021077 A KR 20110021077A KR 20110021077 A KR20110021077 A KR 20110021077A KR 101188032 B1 KR101188032 B1 KR 101188032B1
Authority
KR
South Korea
Prior art keywords
internal electrode
internal
internal electrodes
exposed
green sheet
Prior art date
Application number
KR20110021077A
Other languages
English (en)
Other versions
KR20120103057A (ko
Inventor
김형준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20110021077A priority Critical patent/KR101188032B1/ko
Priority to US13/233,549 priority patent/US9123472B2/en
Priority to JP2011206873A priority patent/JP5512625B2/ja
Priority to CN201110303300.3A priority patent/CN102683015B/zh
Publication of KR20120103057A publication Critical patent/KR20120103057A/ko
Application granted granted Critical
Publication of KR101188032B1 publication Critical patent/KR101188032B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Abstract

본 발명은 적층 세라믹 커패시터 및 그 제조방법에 관한 것으로, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 서로 대향하는 제1 및 제2 측면, 상기 제1 및 제2 측면을 연결하는 제3 및 제4 측면을 가지는 적층 본체; 상기 적층 본체 내부에 형성되며, 상기 제1 측면 및 제2 측면으로 말단이 노출되는 복수 개의 내부전극; 상기 복수 개의 내부전극의 말단을 덮도록 상기 제1 및 제2 측면에 형성되는 제1 및 제2 사이드부; 및 상기 제3 및 제4 측면에 형성되며 상기 내부전극과 전기적으로 연결되는 외부전극;을 포함하고, 상기 복수 개의 내부전극의 말단을 잇는 가상선과 상기 제1 사이드부 또는 제2 사이드부가 이루는 각이 90°(π/2)이하가 되도록 형성되어 있다.

Description

적층 세라믹 커패시터 및 그 제조방법{A multilayer ceramic capacitor and a method for manufacturing the same}
본 발명은 적층 세라믹 커패시터 및 그 제조방법에 관한 것으로, 보다 상세하게는 신뢰성이 우수한 고용량 적층 세라믹 커패시터 및 그 제조방법에 관한 것이다.
일반적으로 커패시터, 인턱터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 본체, 본체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 본체 표면에 설치된 외부전극을 구비한다.
세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.
적층 세라믹 커패시터는 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.
최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 커패시터도 크기가 작고, 용량이 큰 고용량 제품이 요구되고 있다.
일반적으로 적층 세라믹 커패시터는 다음과 같이 제조될 수 있다. 우선, 세라믹 그린시트를 제조하고, 세라믹 그린시트 상에 도전성 페이스트를 인쇄하여 내부전극을 형성한다. 내부전극이 형성된 세라믹 그린시트를 수십 내지 수백층 까지 겹쳐 쌓아 올려 그린 세라믹 적층체를 마든다. 이 후 그린 세라믹 적층체를 고온 및 고압으로 압착하여 딱딱한 그린 세라믹 적층체를 만들고, 절단 공정을 거쳐 그린 칩을 제조한다. 이후 그린 칩을 가소 및 소성하고, 이후 외부전극을 형성하여 적층 세라믹 커패시터를 완성한다.
상기와 같은 제조방법에 의하여 적층 세라믹 커패시터를 형성하는 경우, 적층 세라믹 커패시터의 모서리부의 마진부는 다른 영역의 마진부보다 두껍게 형성되어 가소 및 소성시 탄소의 제거가 용이하지 않은 문제가 있다. 또한, 외부 전극의 형성을 용이하게 하기 위하여 소성된 칩의 형상을 다듬는 연마 공정을 수행하여야 한다. 이에 따라, 연마 공정 중 칩이 깨지는 현상이 발생할 수 있다.
본 발명은 신뢰성이 우수한 고용량 적층 세라믹 커패시터 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시형태는 서로 대향하는 제1 및 제2 측면, 상기 제1 및 제2 측면을 연결하는 제3 및 제4 측면을 가지는 적층 본체; 상기 적층 본체 내부에 형성되며, 상기 제1 측면 및 제2 측면으로 말단이 노출되는 복수 개의 내부전극; 상기 복수 개의 내부전극의 말단을 덮도록 상기 제1 및 제2 측면에 형성되는 제1 및 제2 사이드부; 및 상기 제3 및 제4 측면에 형성되며 상기 내부전극과 전기적으로 연결되는 외부전극;을 포함하고, 상기 복수 개의 내부전극의 말단을 잇는 가상선과 상기 제1 사이드부 또는 제2 사이드부가 이루는 각이 90°(π/2)이하인 적층 세라믹 커패시터를 제공한다.
상기 복수 개의 내부전극의 말단을 잇는 가상선과 상기 제1 사이드부 또는 제2 사이드부가 이루는 각이 5°내지 85°일 수 있다.
상기 제1 및 제2 사이드부는 상기 제1 측면 또는 제2 측면의 전체 영역에 형성될 수 있다.
상기 제1 및 제2 사이드부의 끝단은 적층 본체의 상면 또는 하면과 상기 제1 측면 또는 제2 측면이 만나는 모서리부에 형성될 수 있다.
상기 제1 및 제2 사이드부는 상기 제1 측면 또는 제2 측면의 일부 영역에 형성될 수 있다.
상기 제1 및 제2 사이드부의 끝단은 상기 적층 본체의 상면 또는 하면과 상기 제1 측면 또는 제2 측면이 만나는 모서리부와 상기 복수 개의 내부전극 중 최외곽에 배치되는 내부전극의 말단 사이에 형성될 수 있다.
상기 제1 및 제2 사이드부는 상기 제1 및 제2 측면에서 상기 적층 본체의 상면 또는 하면으로 일부 연장되어 형성될 수 있다.
상기 제1 및 제2 사이드부의 최대 두께는 30㎛이하일 수 있다.
상기 제1 및 제2 사이드부는 곡률 반경을 갖도록 둥굴게 형성될 수 있다.
상기 적층 본체는 상기 제1 및 제2 측면 사이의 거리를 형성하는 폭을 가지는 복수 개의 유전체층이 적층되어 형성되고, 상기 내부전극은 상기 유전체층의 폭과 동일한 폭을 가질 수 있다.
상기 제1 사이드부 및 제2 사이드부는 세라믹 슬러리로 형성될 수 있다.
상기 내부전극은 일단이 상기 제3 측면으로 노출되고, 타단이 상기 제4 측면으로부터 소정의 간격을 두고 형성되는 제1 내부전극 및 일단이 제4 측면으로 노출되고, 타단이 상기 제3 측면으로부터 소정의 간격을 두고 형성되는 제2 내부전극으로 구성될 수 있다.
본 발명의 다른 실시형태는 복수 개의 스트라이프형 제1 내부전극 패턴이 소정의 간격을 두고 형성된 제1 세라믹 그린시트 및 복수 개의 스트라이프형 제2 내부전극 패턴이 소정의 간격을 두고 형성된 제2 세라믹 그린시트를 마련하는 단계; 상기 스트라이프형 제1 내부전극 패턴의 중심부와 상기 스트라이프형 제2 내부 전극 패턴 사이의 소정의 간격이 중첩되도록 상기 제1 세라믹 그린시트와 상기 제2 세라믹 그린시트를 교대로 적층하여 세라믹 그린시트 적층체를 형성하는 단계; 상기 스트라이프형 제1 내부전극 패턴 및 제2 내부전극 패턴을 가로 질러서 제1 내부전극 및 제2 내부전극이 일정 폭을 가지며, 상기 폭 방향으로 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖도록 상기 세라믹 그린시트 적층체를 절단하는 단계; 및 상기 제1 내부전극 및 제2 내부전극의 말단을 잇는 가상선과 이루는 각이 90°(π/2)이하가 되도록 상기 제1 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리로 제1 사이드부 및 제2 사이드부를 형성하는 단계;를 포함하는 적층 세라믹 커패시터의 제조방법을 제공한다.
상기 세라믹 그린시트 적층체를 절단하는 단계는
상기 세라믹 그린시트 적층체가 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖는 막대형 적층체가 되도록 수행되고, 상기 제1 및 제2 사이드부를 형성하는 단계 이후에, 상기 제1 내부전극의 중심부 및 제2 내부전극 사이의 소정의 간격을 동일한 절단선으로 절단하여 제1 내부전극 또는 제2 내부전극의 일단이 각각 노출된 제3 측면 또는 제4 측면을 갖는 적층 본체로 절단하는 단계가 수행될 수 있다.
상기 세라믹 그린시트 적층체를 절단하는 단계는
상기 세라믹 그린시트를 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖는 막대형 적층체로 절단하는 단계, 및 상기 막대형 적층체를 상기 제1 내부전극의 중심부 및 상기 제2 내부전극 사이의 소정의 간격을 동일한 절단선으로 절단하여 제1 내부전극 또는 제2 내부전극의 일단이 각각 노출된 제3 측면 또는 제4 측면을 갖는 적층 본체로 절단하는 단계로 수행되고, 상기 제1 및 제2 사이드부를 형성하는 단계는 상기 적층 본체에 대하여 수행될 수 있다.
상기 제1 및 제2 사이드부는 상기 제1 및 제2 내부전극의 말단이 노출된 측면의 전체 영역에 형성될 수 있다.
상기 제1 및 제2 사이드부는 상기 제1 및 제2 내부전극의 말단이 노출된 측면의 일부 영역에 형성될 수 있다.
상기 제1 및 제2 사이드부는 상기 제1 및 제2 내부전극의 말단이 노출된 측면에서 상기 세라믹 그린시트 적층체의 상면 또는 하면으로 일부 연장되어 형성될 수 있다.
상기 제1 및 제2 사이드부는 곡률 반경을 갖도록 둥굴게 형성될 수 있다.
상기 제1 사이드부 및 제2 사이드부를 형성하는 단계는 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리를 도포하여 수행될 수 있다.
상기 제1 사이드부 및 제2 사이드부를 형성하는 단계는 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 세라믹 슬러리에 딥핑하여 수행될 수 있다.
본 발명의 일 실시형태에 따르면 상대적으로 잔류 탄소의 제거가 어려운 모서리부의 두께는 작게 형성하여 잔류 탄소의 제거가 용이할 수 있다. 이에 따라 잔류 탄소의 농도 산포가 작아져 적층 세라믹 커패시터는 동일한 미세 구조를 유지할 수 있고, 내부전극의 연결성을 향상시킬 수 있다.
또한, 제1 및 제2 사이드부는 적층 세라믹 커패시터의 중앙부에서는 일정 두께가 확보되어 내습 특성 등이 저하되지 않고, 내부 결함이 발생하지 않으며, 외부전극 형성시 방사 크랙 발생 가능성을 줄일 수 있고, 외부 충격에 대한 기계적 강도를 확보할 수 있다.
또한, 본 발명의 일 실시형태에 따르면, 세라믹 슬러리의 양과 형상을 조절함에 따라 다양한 형태의 제1 및 제2 사이드부를 형성할 수 있다.
소성 후 별도의 연마 공정을 수행하지 않아도 원하는 형태의 사이드부를 얻을 수 있다. 이에 따라 연마 공정 시 발생할 수 있는 치핑현상(chipping)을 방지할 수 있다.
또한, 내부 전극은 다른 극성을 갖는 외부 전극과의 절연성을 유지하기 위한 최소 면적를 제외하고, 유전체층의 폭 방향에 대해서는 전체적으로 형성될 수 있다. 이에 따라, 내부전극 간의 중첩 면적을 넓힐 수 있고, 내부전극에 의한 단차의 발생을 줄일 수 있다.
도 1a은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 1b는 도 1a의 A-A'선에 따른 단면도이고, 도 1c는 적층 본체 및 제1 및 제2 사이드부를 나타내는 분해 사시도이고, 도 1d는 도 1a의 B-B'선에 따른 단면도이며, 도 1e는 도 1a에 도시된 적층 세라믹 커패시터를 구성하는 일 유전체층을 나타내는 상부 평면도이다.
도 2 및 도 3은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 단면도이다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1a은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다. 도 1b는 도 1a의 A-A'선에 따른 단면도이고, 도 1c는 적층 본체 및 제1 및 제2 사이드부를 나타내는 분해 사시도이고, 도 1d는 도 1a의 B-B'선에 따른 단면도이며, 도 1e는 도 1a에 도시된 적층 세라믹 커패시터를 구성하는 일 유전체층을 나타내는 상부 평면도이다.
도 1a 내지 도 1e를 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터는 적층 본체(111); 상기 적층 본체의 내부에 형성되는 복수 개의 내부전극(121, 122); 상기 적층 본체의 양 측면에 형성되는 제1 및 제2 사이드부(113, 114); 상기 적층 본체의 또 다른 측면에 형성되는 외부전극(131, 132)을 포함한다.
상기 적층 본체(111)는 서로 대향하는 제1 측면(1) 및 제2 측면(2)과 상기 제1 측면 및 제2 측면을 연결하는 제3 측면(3) 및 제4 측면(4)을 가질 수 있다. 상기 적층 본체(111)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 제1 내지 제4 측면을 갖는 직방체 형상일 수 있다.
본 발명의 일 실시형태에 따르면, 상기 적층 본체(111)는 복수의 유전체층(112)이 적층되어 형성될 수 있다.
상기 적층 본체(111)를 구성하는 복수의 유전체층(112)은 소결된 상태로써, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 유전체층(112)의 길이는 적층 본체(111)의 제3 측면(3) 제4 측면 사이의 거리를 형성하고, 상기 유전체층(112)의 폭은 적층 본체(111)의 제1 측면(1) 제2 측면 사이의 거리를 형성한다.
상기 적층 본체(111) 내부에는 복수 개의 내부전극(121, 122)이 형성될 수 있다. 상기 내부전극(121, 122)은 유전체층(112) 상에 형성되어 소결에 의하여 일 유전체층을 사이에 두고, 상기 적층 본체(111) 내부에 형성될 수 있다.
상기 유전체층 상에 내부전극(121, 122)이 형성될 수 있으며, 내부전극(121, 122)은 소결에 의하여 일 유전체층을 사이에 두고, 상기 세라믹 본체 내부에 형성될 수 있다.
상기 내부전극(121, 122)은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있으며, 유전체층의 적층 방향에 따라 대향 배치될 수 있다.
상기 제1 및 제2 내부전극(121, 122)의 말단은 적층 본체의 제1 측면(1) 및 제2 측면(2)으로 노출되어 있다.
도 1e를 참조하면, 일 유전체층(112)에 제1 내부전극(121)이 형성되어 있다.
상기 제1 내부전극(121)은 유전체층(112)의 폭과 동일한 폭을 가질 수 있다. 즉, 상기 제1 내부전극(121)은 유전체층(112)의 폭 방향에 대해서는 전체적으로 형성될 수 있다. 또한, 제2 내부전극도 유전체층의 폭과 동일한 폭을 가질 수 있다. 이에 따라 제1 및 제2 측면에는 제1 및 제2 내부전극의 말단 모두가 노출될 수 있다.
상기 제1 내부전극(121) 및 제2 내부전극(122)은 유전체층의 길이 방향에 대해서는 전체적으로 형성되지 않는다. 제1 내부전극(121)의 일단은 적층 본체의 제4 측면(4)으로부터 소정의 간격(d2)을 두고 형성될 수 있고, 제1 내부전극(121)의 타단은 제3 측면(3)까지 형성되어 제3 측면(3)으로 노출될 수 있다. 적층 본체의 제3 측면(3)으로 노출된 제1 내부전극(121)의 타단은 제1 외부전극(131)과 연결되 수 있다.
제2 내부전극(122)의 일단은 제3 측면(3)으로부터 소정의 간격을 두고 형성되고, 제2 내부전극(122)의 타단은 제4 측면(4)으로 노출되어 제2 외부전극(132)과 연결될 수 있다.
본 실시형태에 따르면 박막의 내부전극 및 유전체층을 사용하더라도, 내부전극이 유전체층의 폭 방향에 대하여 전체적으로 형성되기 때문에 내부전극의 중첩 면적이 커져 적층 세라믹 커패시터의 용량을 크게 할 수 있다. 또한, 내부 전극에 의한 단차를 감소시켜 절연 저항의 가속 수명이 향상되어 용량 특성이 우수하면서도 신뢰성이 우수한 적층 세라믹 커패시터를 제공할 수 있다.
본 실시형태에서, 상기 제1 및 제2 내부전극(121, 122)의 말단이 노출된 적층 본체(111)의 제1 및 제2 측면에는 각각 제1 사이드부(113) 및 제2 사이드부(114)가 형성될 수 있다.
상기 제1 및 제2 사이드부(113, 114)는 복수 개의 노출된 제1 및 제2 내부전극의 말단을 덮도록 형성될 수 있다. 이에 따라, 내부전극 간의 단락을 방지할 수 있고, 내습 특성 등의 내부결함을 방지할 수 있다.
도 1d를 참조하면, 상기 제1 및 제2 측면으로 노출된 복수 개의 내부전극(121, 122)의 말단을 잇는 가상선과 상기 제1 및 제2 사이드부(113, 114)가 이루는 각(θ)은 90°(π/2)이하가 되도록 형성될 수 있다. 상기 각(θ)은 복수 개의 내부전극의 말단을 잇는 가상선과 상기 제1 및 제2 사이드부가 만나는 점에서 측정될 수 있다.
보다 바람직하게는 상기 복수 개의 내부전극의 말단을 잇는 가상선과 상기 제1 사이드부(113) 또는 제2 사이드부(114)가 이루는 각은 5°내지 85°일 수 있고, 보다 바람직하게는 20 내지 60°일 수 있다.
또한, 상기 제1 및 제2 사이드부(113, 114)는 곡률 반경을 갖도록 형성될 수 있다.
이에 제한되는 것은 아니나, 상기와 같은 제1 및 제2 사이드 부의 특징은 적층 본체의 제1 및 제2 측면 중 외부전극이 형성되지 않은 영역에서 나타날 수 있다.
도시된 바와 같이, 상기 제1 및 제2 사이드부(113, 114)는 적층 본체의 제1 및 제2 측면 전체 영역에 형성될 수 있다. 제1 및 제2 측면으로 노출되는 복수 개의 내부전극의 말단을 모두 덮을 수 있다.
상기 제1 및 제2 사이드부(113, 114)의 끝단은 적층 본체의 상면 또는 하면과 상기 제1 측면 또는 제2 측면이 만나는 모서리부에 형성될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 사이드부(113) 및 제2 사이드부(114)는 세라믹 슬러리로 형성될 수 있다. 상기 세라믹 슬러리의 양 및 형상을 조절하여 상기 제1 사이드부(113) 및 제2 사이드부(114)의 폭(두께)과 형상을 조절할 수 있다.
본 발명의 일 실시형태에 따르면 복수 개의 내부전극의 말단을 잇는 가상선과 상기 제1 사이드부 또는 제2 사이드부가 이루는 각은 연마 공정없이 90°(π/2)이하가 되도록 형성될 수 있다.
본 발명의 일 실시형태에 따르면 제1 사이드부 또는 제2 사이드부는 곡률 반경을 갖도록 형성되는 것으로, 상대적으로 잔류 탄소의 제거가 어려운 모서리부는 매우 작게 형성하여 잔류 탄소의 제거가 용이하게 수행될 수 있다. 이에 따라 잔류 탄소의 농도 산포가 작아져 적층 세라믹 커패시터는 동일한 미세 구조를 유지할 수 있고, 내부전극의 연결성을 향상시킬 수 있다.
또한, 제1 및 제2 사이드부는 적층 세라믹 커패시터의 중앙부에서는 일정 두께가 확보되어 내습 특성 등이 저하되지 않고, 내부 결함이 발생하지 않으며, 외부전극 형성시 방사 크랙 발생 가능성을 줄일 수 있다.
이에 제한되는 것은 아니나, 상기 제1 및 제2 사이드부의 최대 두께(d1)는 30㎛이하일 수 있다. 또한, 상기 최대 두께(d1)는 10㎛이상일 수 있다.
상기 최대두께(d1)가 30㎛를 초과하면 적층 본체의 가소 또는 소성과정에서 잔류 탄소의 제거가 어려울 수 있고, 이로 인하여 내부전극의 연결성이 저하될 우려가 있다. 또한, 상기 최대두께(d1)가 30㎛를 초과하면 상대적으로 내부전극의 중첩 면적이 감소하여 적층 세라믹 커패시터의 고용량을 확보하기 어려울 수 있다.
상기 최대 두께(d1)가 10㎛ 미만이면 적층 세라믹 커패시터의 내습특성이 저하될 우려가 있고, 외부전극 형성시 방사 크랙이 발생한 우려가 있다. 또한 외부 충격에 대한 기계적 강도가 저하될 우려가 있다.
본 실시형태에 의하면, 적층 세라믹 커패시터의 용량을 최대화함과 동시에 내습성, 절연 저항 특성이 향상되어 신뢰성이 우수한 특징을 나타낼 수 있다.
도 2 및 도 3은 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터를 나타내는 단면도이다. 상술한 실시예와 다른 구성요소를 중심으로 설명하며, 동일한 구성요소에 대한 자세한 설명은 생략한다.
도 2를 참조하면, 적층 본체의 제1 및 제2 측면으로 노출된 복수 개의 내부전극(121, 122)의 말단을 잇는 가상선과 상기 제1 및 제2 사이드부(113, 114)가 이루는 각이 90°(π/2)이하가 되도록 형성될 수 있다. 또한, 제1 및 제2 사이드부(113, 114)는 상기 제1 측면 또는 제2 측면의 일부 영역에 형성될 수 있다.
상기 제1 및 제2 사이드부의 끝단은 상기 적층 본체의 상면 또는 하면과 상기 제1 측면 또는 제2 측면이 만나는 모서리부와 상기 복수 개의 내부전극 중 최외곽에 배치되는 내부전극의 말단 사이에 형성될 수 있다. 즉, 적층 본체의 제1 및 제2 측면의 일부가 노출될 수 있다.
이에 따라, 상대적으로 잔류 탄소의 제거가 어려운 모서리부에서 잔류 탄소의 제거가 보다 용이하게 수행될 수 있다.
도 3을 참조하면, 상기 제1 및 제2 사이드부(113, 114)는 상기 제1 및 제2 측면에서 상기 적층 본체의 상면 또는 하면으로 일부 연장되어 형성될 수 있다.
상기 제1 및 제2 측면으로 노출된 복수 개의 내부전극(121, 122)의 말단을 잇는 가상선과 상기 제1 및 제2 사이드부(113, 114)가 이루는 각이 90°(π/2)이하가 되도록 형성될 수 있다.
상기 제1 및 제2 사이드부는 적층 본체의 모서리부에 작은 두께로 형성되나, 적층 본체의 상면 또는 하면으로 일부 연장되어 형성됨에 따라 외부전극 형성시 방사 크랙이 발생할 가능성이 적고, 외부 충격에 대한 기계적 강도가 향상될 수 있다.
이하, 본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 제조방법을 설명한다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
우선, 도 4a에 도시된 바와 같이 세라믹 그린시트(212a) 위에 소정의 간격(d4)을 두고 복수 개의 스트라이프형 제1 내부전극 패턴(221a)을 형성할 수 있다. 상기 복수 개의 스트라이트형 제1 내부전극 패턴(221a)은 서로 평행하게 형성될 수 있다.
상기 소정의 간격(d3)은 내부전극이 서로 다른 극성을 갖는 외부전극과 절연되기 위한 거리로써, 도 1e에 도시된 d2×2의 거리로 이해될 수 있다.
상기 세라믹 그린시트(212a)는 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 페이스트로 형성될 수 있다.
상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO3)계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있으며, 바람직하게는 티탄산바륨(BaTiO3) 파우더가 사용될 수 있다. 상기 세라믹 그린시트(212a)가 소성되면 세라믹 본체를 구성하는 유전체층이 될 수 있다.
상기 스트라이프형 제1 내부전극 패턴(221a)은 도전성 금속을 포함하는 내부전극 페이스트에 의하여 형성될 수 있다. 상기 도전성 금속은 이에 제한되는 것은 아니나, Ni, Cu, Pd, 또는 이들의 합금일 수 있다.
상기 세라믹 그린시트(221a) 상에 스트라이프형 제1 내부전극 패턴(221a)을 형성하는 방법은 특별히 제한되지 않으나, 예를 들면 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통해 형성될 수 있다.
또한, 도시되지 않았으나, 또 다른 세라믹 그린시트(212a) 위에 소정의 간격을 두고 복수 개의 스트라이프형 제2 내부전극 패턴(222a)을 형성할 수 있다.
이하, 제1 내부전극 패턴(221a)이 형성된 세라믹 그린시트는 제1 세라믹 그린시트로 지칭될 수 있고, 제2 내부전극 패턴(222a)이 형성된 세라믹 그린시트는 제2 세라믹 그린시트로 지칭될 수 있다.
다음으로, 도 4b에 도시된 바와 같이, 스트라이프형 제1 내부전극 패턴(221a)과 스트라이프형 제2 내부전극 패턴(222a)이 교차 적층되도록 제1 및 제2 세라믹 그린시트를 번갈아가며 적층할 수 있다.
이후, 상기 스트라이프형 제1 내부전극 패턴(221a)은 제1 내부전극(221)을 형성할 수 있고, 스트라이프형 제2 내부전극 패턴(222a)은 제2 내부전극(222)을 형성할 수 있다.
도 4c는 본 발명의 일 실시예에 따라 제1 및 제2 세라믹 그린시트가 적층된 세라믹 그린시트 적층체(210)를 나타내는 단면도이고, 도 4d는 제1 및 제2 세라믹 그린시트가 적층된 세라믹 그린시트 적층체(210)를 나타내는 사시도이다.
도 4c 및 도 4d를 참조하면, 복수 개의 평행한 스트라이프형 제1 내부전극 패턴(221a)이 인쇄된 제1 세라믹 그린시트와 복수 개의 평행한 스트라이프형 제2 내부전극 패턴(222a)이 인쇄된 제2 세라믹 그린시트는 서로 번갈아가며 적층되어 있다.
보다 구체적으로, 제1 세라믹 그린시트에 인쇄된 스트라이프형 제1 내부 전극 패턴(221a)의 중심부와 제2 세라믹 그린시트에 인쇄된 스트라이프형 제2 내부전극 패턴(222a) 사이의 간격(d3)이 중첩되도록 적층될 수 있다.
다음으로, 도 4d에 도시된 바와 같이, 상기 세라믹 그린시트 적층체(210)는 복수개의 스트라이프형 제1 내부전극 패턴(221a) 및 스트라이프형 제2 내부전극 패턴(222a)을 가로지르도록 절단될 수 있다. 상기 세라믹 그린시트 적층체(210)는 C1-C1 절단선을 따라 막대형 적층체(220)로 절단될 수 있다.
보다 구체적으로, 스트라이프형 제1 내부전극 패턴(221a) 및 스트라이프형 제2 내부전극 패턴(122a)은 길이 방향으로 절단되어 일정한 폭을 갖는 복수 개의 내부전극으로 분할될 수 있다. 이때, 적층된 세라믹 그린시트도 내부전극 패턴과 함께 절단된다. 이에 따라 내부전극의 폭은 유전체층과 동일한 폭을 갖도록 형성될 수 있다.
상기 막대형 적층체(220)의 절단면으로 제1 및 제2 내부전극의 폭 방향의 말단이 노출될 수 있다. 상기 막대형 적층체의 절단면은 각각 막대형 적층체의 제1 측면 및 제2 측면으로 지칭될 수 있다.
다음으로, 도 4e에 도시된 바와 같이, 상기 막대형 적층체(220)의 제1 및 제2 측면 각각에 제1 사이드 부(213a) 및 제2 사이드부(214a)를 형성할 수 있다. 제2 사이드부(214a)는 명확하게 도시하지 않고, 점섬으로 그 윤곽을 도시하였다.
상기 막대형 적층체(220)의 제1 및 제2 측면은 도 1c에 도시한 적층 본체(111)의 제1 측면 및 제2 측면에 대응하는 것으로 이해될 수 있다.
상기 제1 및 제2 사이드부(213a, 214a)는 막대형 적층체(220)에 세라믹 분말을 포함하는 세라믹 슬러리로 형성될 수 있다. 상기 세라믹 슬러리는 세라믹 파우더, 유기 바인더 및 유기 용제를 포함할 수 있다.
상기 제1 및 제2 사이드부(213a, 214a)는 상기 막대형 적층체의 제1 및 제2 측면으로 노출되는 제1 내부전극 및 제2 내부전극의 말단을 잇는 가상선과 이루는 각이 90°(π/2)이하가 되도록 형성될 수 있다. 보다 바람직하게는 상기 복수 개의 내부전극의 말단을 잇는 가상선과 상기 제1 및 제2 사이드부(213a, 214a)가 이루는 각은 5°내지 85°일 수 있다. 또한, 상기 제1 및 제2 사이드부(213a, 214a)는 곡률 반경을 갖도록 형성될 수 있다.
상기 제1 및 제2 사이드부(213a, 214a)가 원하는 두께(또는 폭)로 형성되도록 세라믹 슬러리의 양을 조절할 수 있다. 또한, 세라믹 슬러리의 형상과 세라믹 슬러리의 형성 위치를 조절하여 다양한 형태의 제1 및 제2 사이드부를 형성할 수 있다.
상기 막대형 적층체(220)의 제1 및 제2 측면에 세라믹 슬러리를 도포하여 제1 및 제2 사이드부(213a, 214a)를 형성할 수 있다. 상기 세라믹 슬러리의 도포 방법은 특별히 제한되지 않으며, 예를 들면 스프레이 방식으로 분사하거나, 롤러를 이용하여 도포될 수 있다.
또한, 상기 세라믹 슬러리는 막대형 적층체(220)의 제1 및 제2 측면 전체에 형성되거나, 일부에만 형성될 수 있다. 또한, 막대형 적층체의 제1 및 제2 측면에서 상면 또는 하면의 일부까지 연장하여 세라믹 슬러리를 도포할 수 있다.
또한, 상기 막대형 적층체를 세라믹 슬리리에 딥핑(dipping)하여 막대형 적층체의 제1 및 제2 측면에 제1 및 제2 사이드부(213a, 214a)를 형성할 수 있다.
막대형 적층체의 제1 및 제2 측면에 형성된 세라믹 슬러리의 형상을 다듬어 원하는 형태의 제1 및 제2 사이부를 형성할 수 있다.
다음으로, 도 4e 및 도 4f에 도시된 바와 같이, 제1 및 제2 사이드 부(213a, 214a)가 형성된 상기 막대형 적층체(220)를 C2-C2 절단선을 따라 개별적인 칩 사이즈에 맞게 절단할 수 있다. 도 4c는 상기 C2-C2 절단선의 위치를 파악하는데 참조될 수 있다.
막대형 적층체(220)를 칩 사이즈로 절단함에 따라, 양 측면에 제1 및 제2 사이드부(213, 214)가 형성된 적층 본체(211)가 형성될 수 있다.
보다 구체적으로, 상기 막대형 적층체(220)를 C2-C2 절단선을 따라 절단함에 따라 중첩된 제1 내부전극의 중심부와 제2 내부전극 간에 형성된 소정의 간격(d3)이 동일한 절단선에 의하여 절단될 수 있다. 다른 관점에서는 제2 내부전극의 중심부와 제1 내부전극 간에 형성된 소정의 간격이 동일한 절단선에 의하여 절단될 수 있다.
이에 따라, 제1 내부전극 및 제2 내부전극의 일단은 C2-C2 절단선에 따른 절단면에 교대로 노출될 수 있다. 상기 제1 내부전극(221)이 노출된 면은 도 1a에 도시된 적층 본체의 제3 측면(3)으로 이해되고, 상기 제2 내부전극(222)이 노출된 면은 도 1a에 도시된 적층 본체의 제4 측면(4)으로 이해될 수 있다.
상기 막대형 적층체(220)를 C2-C2 절단선을 따라 절단함에 따라 스트라이프형 제1 내부전극 패턴(221a)간의 소정의 간격(d3)은 반으로 절단되어, 제1 내부전극(221)의 일단이 제4 측면으로부터 소정의 간격을 형성하도록 해준다. 또한, 제2 내부전극(222)의 일단이 제3 측면으로부터 소정의 간격을 형성하도록 해준다.
이후, 양 측면에 제1 및 제2 사이드부(213, 214)가 형성된 적층 본체(211)를 가소 및 소성할 수 있다.
상술한 바와 같이, 세라믹 슬러리의 양과 형상을 조절함에 따라 제1 및 제2 사이드부는 제1 및 제2 측면과 소정의 각도를 가지며, 곡률 반경을 갖도록 형성될 수 있다. 소성 후 별도의 연마 공정을 수행하지 않아도 원하는 형태를 얻을 수 있다. 이에 따라 연마 공정 시 발생할 수 있는 치핑현상(chipping)을 방지할 수 있다.
다음으로, 도시되지 않았으나, 상기 제1 및 제2 내부전극의 일단과 연결되도록 상기 제3 측면 및 제4 측면 각각에 외부전극을 형성할 수 있다.
또한, 막대형 적층체의 양 측면에 제1 및 제2 사이드부를 형성한 후 가소 및 소성할 수 있고, 이후 상기 막대형 적층체를 적층 본체 형태로 절단할 수 있다. 이후, 적층 본체에 외부전극을 형성하는 공정을 수행할 수 있다.
본 실시형태와 같이, 막대형 적층체(220)에 제1 및 제2 사이드부(213a, 214a)를 형성하고, 칩 사이즈로 절단하는 경우 한번의 공정으로 복수 개의 적층 본체에 사이드부를 형성할 수 있다.
또한, 도시되지 않았으나, 제1 사이드부 및 제2 사이드부를 형성하기 전에 막대형 적층체를 칩 사이즈로 절단하여 복수 개의 적층 본체를 형성할 수 있다.
즉, 막대형 적층체를 중첩된 제1 내부전극의 중심부와 제2 내부전극 간에 형성된 소정의 간격이 동일한 절단선에 의하여 절단되도록 절단할 수 있다. 이에 따라, 제1 내부전극 및 제2 내부전극의 일단은 절단면에 교대로 노출될 수 있다.
이후, 상기 적층 본체의 제1 및 제2 측면에 제1 사이드부 및 제2 사이드부를 형성할 수 있다. 제1 및 제2 사이드부의 형성방법은 상술한 바와 같다. 양 측면에 제1 및 제2 사이드부가 형성된 적층 본체를 가소 및 소성할 수 있다.
이후, 상기 제1 내부전극이 노출된 적층 본체의 제3 측면과 상기 제2 내부전극이 노출된 적층 본체의 제4 측면에 각각 외부전극을 형성할 수 있다.
본 발명의 일 실시형태에 따르면 상대적으로 잔류 탄소의 제거가 어려운 모서리부는 세라믹 슬러리에 의하여 작은 두께로 형성될 수 있다. 이에 따라, 적층 본체의 가소 및 소성 공정에서 잔류 탄소의 제거가 용이하게 수행될 수 있다.
또한, 소성 후 별도의 연마 공정을 수행하지 않아도 원하는 형태의 사이드부를 얻을 수 있다. 이에 따라 연마 공정 시 발생할 수 있는 치핑현상(chipping)을 방지할 수 있다.
또한, 적층 세라믹 커패시터의 중앙부에 위치하는 사이드부의 폭은 일정두께로 확보하여 내습 특성을 확보할 수 있고, 이에 따른 내부 결함이 발생되지 않을 수 있다. 또한, 외부전극 형성시 방사 크랙 발생을 방지할 수 있고, 외부 충격에 대한 기계적 강도를 확보할 수 있다.
또한, 내부 전극은 다른 극성을 갖는 외부 전극과의 절연성을 유지하기 위한 최소 면적를 제외하고, 유전체층의 폭 방향에 대해서는 전체적으로 형성될 수 있다. 이에 따라, 내부전극 간의 중첩 면적을 넓힐 수 있고, 내부전극에 의한 단차의 발생을 줄일 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
111: 적층 본체 112: 유전체층
113, 114: 제1 및 제2 사이드부 121, 122: 제1 및 제2 내부전극
131, 132: 제1 및 제2 외부전극 212a: 세라믹 그린시트
221a, 222a: 스트라이프형 제1 및 제2 내부전극 패턴
221, 222: 제1 및 제2 내부전극 213a, 214a: 제1 및 제2 사이드부
210: 세라믹 그린시트 적층체 220: 막대형 적층체

Claims (21)

  1. 서로 대향하는 제1 및 제2 측면, 상기 제1 및 제2 측면을 연결하는 제3 및 제4 측면을 가지는 적층 본체;
    상기 적층 본체 내부에 형성되며, 상기 제1 측면 및 제2 측면으로 말단이 노출되는 복수 개의 내부전극;
    상기 복수 개의 내부전극의 말단을 덮도록 상기 제1 및 제2 측면에 형성되는 제1 및 제2 사이드부; 및
    상기 제3 및 제4 측면에 형성되며 상기 내부전극과 전기적으로 연결되는 외부전극; 을 포함하고,
    상기 복수 개의 내부전극의 말단을 잇는 가상선과 상기 제1 사이드부 또는 제2 사이드부가 이루는 각이 90°(π/2)이하이며,
    상기 제1 및 제2 사이드부의 끝단은 상기 적층 본체의 상면 또는 하면과 상기 제1 측면 또는 제2 측면이 만나는 모서리부와 상기 복수 개의 내부전극 중 최외곽에 배치되는 내부전극의 말단 사이에 형성되는 적층 세라믹 커패시터.
  2. 제1항에 있어서,
    상기 복수 개의 내부전극의 말단을 잇는 가상선과 상기 제1 사이드부 또는 제2 사이드부가 이루는 각이 5°내지 85°인 적층 세라믹 커패시터.
  3. 제1항에 있어서,
    상기 제1 및 제2 사이드부는 상기 제1 측면 또는 제2 측면의 전체 영역에 형성되는 적층 세라믹 커패시터.
  4. 제1항에 있어서,
    상기 제1 및 제2 사이드부의 끝단은 적층 본체의 상면 또는 하면과 상기 제1 측면 또는 제2 측면이 만나는 모서리부에 형성되는 적층 세라믹 커패시터.
  5. 제1항에 있어서,
    상기 제1 및 제2 사이드부는 상기 제1 측면 또는 제2 측면의 일부 영역에 형성되는 적층 세라믹 커패시터.
  6. 삭제
  7. 제1항에 있어서,
    상기 제1 및 제2 사이드부는 상기 제1 및 제2 측면에서 상기 적층 본체의 상면 또는 하면으로 일부 연장되어 형성되는 적층 세라믹 커패시터.
  8. 서로 대향하는 제1 및 제2 측면, 상기 제1 및 제2 측면을 연결하는 제3 및 제4 측면을 가지는 적층 본체;
    상기 적층 본체 내부에 형성되며, 상기 제1 측면 및 제2 측면으로 말단이 노출되는 복수 개의 내부전극;
    상기 복수 개의 내부전극의 말단을 덮도록 상기 제1 및 제2 측면에 형성되는 제1 및 제2 사이드부; 및
    상기 제3 및 제4 측면에 형성되며 상기 내부전극과 전기적으로 연결되는 외부전극; 을 포함하고,
    상기 복수 개의 내부전극의 말단을 잇는 가상선과 상기 제1 사이드부 또는 제2 사이드부가 이루는 각이 90°(π/2)이하이며,
    상기 제1 및 제2 사이드부의 최대 두께는 30㎛이하인 적층 세라믹 커패시터.
  9. 제1항에 있어서,
    상기 제1 및 제2 사이드부는 곡률 반경을 갖도록 형성되는 적층 세라믹 커패시터.
  10. 서로 대향하는 제1 및 제2 측면, 상기 제1 및 제2 측면을 연결하는 제3 및 제4 측면을 가지는 적층 본체;
    상기 적층 본체 내부에 형성되며, 상기 제1 측면 및 제2 측면으로 말단이 노출되는 복수 개의 내부전극;
    상기 복수 개의 내부전극의 말단을 덮도록 상기 제1 및 제2 측면에 형성되는 제1 및 제2 사이드부; 및
    상기 제3 및 제4 측면에 형성되며 상기 내부전극과 전기적으로 연결되는 외부전극; 을 포함하고,
    상기 복수 개의 내부전극의 말단을 잇는 가상선과 상기 제1 사이드부 또는 제2 사이드부가 이루는 각이 90°(π/2)이하이며,
    상기 적층 본체는 상기 제1 및 제2 측면 사이의 거리를 형성하는 폭을 가지는 복수 개의 유전체층이 적층되어 형성되고, 상기 내부전극은 상기 유전체층의 폭과 동일한 폭을 가지는 적층 세라믹 커패시터.
  11. 제1항에 있어서,
    상기 제1 사이드부 및 제2 사이드부는 세라믹 슬러리로 형성되는 적층 세라믹 커패시터.
  12. 서로 대향하는 제1 및 제2 측면, 상기 제1 및 제2 측면을 연결하는 제3 및 제4 측면을 가지는 적층 본체;
    상기 적층 본체 내부에 형성되며, 상기 제1 측면 및 제2 측면으로 말단이 노출되는 복수 개의 내부전극;
    상기 복수 개의 내부전극의 말단을 덮도록 상기 제1 및 제2 측면에 형성되는 제1 및 제2 사이드부; 및
    상기 제3 및 제4 측면에 형성되며 상기 내부전극과 전기적으로 연결되는 외부전극; 을 포함하고,
    상기 복수 개의 내부전극의 말단을 잇는 가상선과 상기 제1 사이드부 또는 제2 사이드부가 이루는 각이 90°(π/2)이하이며,
    상기 내부전극은 일단이 상기 제3 측면으로 노출되고, 타단이 상기 제4 측면으로부터 소정의 간격을 두고 형성되는 제1 내부전극 및 일단이 제4 측면으로 노출되고, 타단이 상기 제3 측면으로부터 소정의 간격을 두고 형성되는 제2 내부전극으로 구성되는 적층 세라믹 커패시터.
  13. 복수 개의 스트라이프형 제1 내부전극 패턴이 소정의 간격을 두고 형성된 제1 세라믹 그린시트 및 복수 개의 스트라이프형 제2 내부전극 패턴이 소정의 간격을 두고 형성된 제2 세라믹 그린시트를 마련하는 단계;
    상기 스트라이프형 제1 내부전극 패턴의 중심부와 상기 스트라이프형 제2 내부 전극 패턴 사이의 소정의 간격이 중첩되도록 상기 제1 세라믹 그린시트와 상기 제2 세라믹 그린시트를 교대로 적층하여 세라믹 그린시트 적층체를 형성하는 단계;
    상기 스트라이프형 제1 내부전극 패턴 및 제2 내부전극 패턴을 가로 질러서 제1 내부전극 및 제2 내부전극이 일정 폭을 가지며, 상기 폭 방향으로 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖도록 상기 세라믹 그린시트 적층체를 절단하는 단계; 및
    상기 제1 내부전극 및 제2 내부전극의 말단을 잇는 가상선과 이루는 각이 90°(π/2)이하가 되도록 상기 제1 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리로 제1 사이드부 및 제2 사이드부를 형성하는 단계;
    를 포함하며,
    상기 세라믹 그린시트 적층체를 절단하는 단계는
    상기 세라믹 그린시트 적층체가 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖는 막대형 적층체가 되도록 수행되고,
    상기 제1 및 제2 사이드부를 형성하는 단계 이후에, 상기 제1 내부전극의 중심부 및 제2 내부전극 사이의 소정의 간격을 동일한 절단선으로 절단하여 제1 내부전극 또는 제2 내부전극의 일단이 각각 노출된 제3 측면 또는 제4 측면을 갖는 적층 본체로 절단하는 단계가 수행되는 적층 세라믹 커패시터의 제조방법.
  14. 삭제
  15. 복수 개의 스트라이프형 제1 내부전극 패턴이 소정의 간격을 두고 형성된 제1 세라믹 그린시트 및 복수 개의 스트라이프형 제2 내부전극 패턴이 소정의 간격을 두고 형성된 제2 세라믹 그린시트를 마련하는 단계;
    상기 스트라이프형 제1 내부전극 패턴의 중심부와 상기 스트라이프형 제2 내부 전극 패턴 사이의 소정의 간격이 중첩되도록 상기 제1 세라믹 그린시트와 상기 제2 세라믹 그린시트를 교대로 적층하여 세라믹 그린시트 적층체를 형성하는 단계;
    상기 스트라이프형 제1 내부전극 패턴 및 제2 내부전극 패턴을 가로 질러서 제1 내부전극 및 제2 내부전극이 일정 폭을 가지며, 상기 폭 방향으로 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖도록 상기 세라믹 그린시트 적층체를 절단하는 단계; 및
    상기 제1 내부전극 및 제2 내부전극의 말단을 잇는 가상선과 이루는 각이 90°(π/2)이하가 되도록 상기 제1 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리로 제1 사이드부 및 제2 사이드부를 형성하는 단계;
    를 포함하며,
    상기 세라믹 그린시트 적층체를 절단하는 단계는
    상기 세라믹 그린시트를 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖는 막대형 적층체로 절단하는 단계, 및 상기 막대형 적층체를 상기 제1 내부전극의 중심부 및 상기 제2 내부전극 사이의 소정의 간격을 동일한 절단선으로 절단하여 제1 내부전극 또는 제2 내부전극의 일단이 각각 노출된 제3 측면 또는 제4 측면을 갖는 적층 본체로 절단하는 단계로 수행되고,
    상기 제1 및 제2 사이드부를 형성하는 단계는 상기 적층 본체에 대하여 수행되는 적층 세라믹 커패시터의 제조방법.
  16. 제13항 또는 제15항에 있어서,
    상기 제1 및 제2 사이드부는 상기 제1 및 제2 내부전극의 말단이 노출된 측면의 전체 영역에 형성되는 적층 세라믹 커패시터의 제조방법.
  17. 제13항 또는 제15항에 있어서,
    상기 제1 및 제2 사이드부는 상기 제1 및 제2 내부전극의 말단이 노출된 측면의 일부 영역에 형성되는 적층 세라믹 커패시터의 제조방법.
  18. 제13항 또는 제15항에 있어서,
    상기 제1 및 제2 사이드부는 상기 제1 및 제2 내부전극의 말단이 노출된 측면에서 상기 세라믹 그린시트 적층체의 상면 또는 하면으로 일부 연장되어 형성되는 적층 세라믹 커패시터의 제조방법.
  19. 제13항 또는 제15항에 있어서,
    상기 제1 및 제2 사이드부는 곡률 반경을 갖도록 형성되는 적층 세라믹 커패시터의 제조방법.
  20. 제13항 또는 제15항에 있어서,
    상기 제1 사이드부 및 제2 사이드부를 형성하는 단계는 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리를 도포하여 수행되는 적층 세라믹 커패시터의 제조방법.
  21. 제13항 또는 제15항에 있어서,
    상기 제1 사이드부 및 제2 사이드부를 형성하는 단계는 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 세라믹 슬러리에 딥핑하여 수행되는 적층 세라믹 커패시터의 제조방법.
KR20110021077A 2011-03-09 2011-03-09 적층 세라믹 커패시터 및 그 제조방법 KR101188032B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR20110021077A KR101188032B1 (ko) 2011-03-09 2011-03-09 적층 세라믹 커패시터 및 그 제조방법
US13/233,549 US9123472B2 (en) 2011-03-09 2011-09-15 High capacity multilayer ceramic capacitor and method of manufacturing the same
JP2011206873A JP5512625B2 (ja) 2011-03-09 2011-09-22 積層セラミックキャパシタ及びその製造方法
CN201110303300.3A CN102683015B (zh) 2011-03-09 2011-09-29 多层陶瓷电容器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20110021077A KR101188032B1 (ko) 2011-03-09 2011-03-09 적층 세라믹 커패시터 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120048492A Division KR101240804B1 (ko) 2012-05-08 2012-05-08 적층 세라믹 커패시터

Publications (2)

Publication Number Publication Date
KR20120103057A KR20120103057A (ko) 2012-09-19
KR101188032B1 true KR101188032B1 (ko) 2012-10-08

Family

ID=46795376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20110021077A KR101188032B1 (ko) 2011-03-09 2011-03-09 적층 세라믹 커패시터 및 그 제조방법

Country Status (4)

Country Link
US (1) US9123472B2 (ko)
JP (1) JP5512625B2 (ko)
KR (1) KR101188032B1 (ko)
CN (1) CN102683015B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5712970B2 (ja) * 2011-08-09 2015-05-07 株式会社村田製作所 サーミスタ
KR102004761B1 (ko) * 2012-09-26 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101514504B1 (ko) 2012-12-31 2015-04-22 삼성전기주식회사 전자부품 및 전자부품 제조방법
KR101462758B1 (ko) * 2013-01-29 2014-11-20 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판
KR101462757B1 (ko) * 2013-01-29 2014-11-17 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판
KR101514512B1 (ko) * 2013-04-08 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101504002B1 (ko) 2013-05-21 2015-03-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR101548859B1 (ko) * 2014-02-26 2015-08-31 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR101548879B1 (ko) * 2014-09-18 2015-08-31 삼성전기주식회사 칩 부품 및 이의 실장 기판
JP6724321B2 (ja) 2015-09-15 2020-07-15 Tdk株式会社 積層電子部品
US9978521B2 (en) * 2015-09-15 2018-05-22 Tdk Corporation Multilayer electronic component
JP6711192B2 (ja) * 2015-09-15 2020-06-17 Tdk株式会社 積層電子部品
KR20170078136A (ko) * 2015-12-29 2017-07-07 삼성전기주식회사 적층 전자 부품 및 그 제조 방법
KR20170078164A (ko) 2015-12-29 2017-07-07 삼성전기주식회사 적층 전자 부품 및 그 제조방법
JP6405327B2 (ja) * 2016-02-26 2018-10-17 太陽誘電株式会社 積層セラミックコンデンサ
JP6490024B2 (ja) * 2016-03-30 2019-03-27 太陽誘電株式会社 積層セラミック電子部品の製造方法
KR101813366B1 (ko) * 2016-04-01 2018-01-30 삼성전기주식회사 적층 전자부품 및 그 제조방법
JP6496270B2 (ja) * 2016-04-14 2019-04-03 太陽誘電株式会社 セラミック電子部品及びその製造方法
JP6745700B2 (ja) 2016-10-17 2020-08-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6835561B2 (ja) 2016-12-13 2021-02-24 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2018110185A (ja) * 2017-01-04 2018-07-12 株式会社村田製作所 積層セラミックコンデンサの製造方法、セラミック積層体及び積層セラミックコンデンサ
KR101939083B1 (ko) 2017-03-29 2019-01-16 삼성전기 주식회사 적층형 커패시터 및 그 제조방법
JP7044534B2 (ja) * 2017-12-11 2022-03-30 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7347919B2 (ja) * 2017-12-15 2023-09-20 太陽誘電株式会社 積層セラミックコンデンサ
JP7356207B2 (ja) * 2017-12-22 2023-10-04 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品実装基板及び積層セラミック電子部品包装体
JP7266969B2 (ja) * 2018-05-21 2023-05-01 太陽誘電株式会社 積層セラミック電子部品の製造方法
KR20190121141A (ko) * 2018-08-09 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
CN109215906A (zh) * 2018-08-24 2019-01-15 东莞市仙桥电子科技有限公司 新型贴片式ntc及其制造方法
KR102101933B1 (ko) * 2018-09-06 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
JP7103904B2 (ja) * 2018-09-26 2022-07-20 太陽誘電株式会社 積層セラミック電子部品
KR102057904B1 (ko) * 2018-10-17 2019-12-20 삼성전기주식회사 커패시터 부품
KR102144765B1 (ko) * 2018-11-08 2020-08-14 삼성전기주식회사 적층형 커패시터
KR102632357B1 (ko) 2018-12-21 2024-02-02 삼성전기주식회사 커패시터 부품
KR20210067334A (ko) * 2019-11-29 2021-06-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP7234951B2 (ja) * 2020-01-17 2023-03-08 株式会社村田製作所 積層セラミックコンデンサ
JP2021174822A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
KR20220058118A (ko) * 2020-10-30 2022-05-09 삼성전기주식회사 적층형 전자 부품

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085682A1 (en) 2008-10-03 2010-04-08 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing the same
JP2011003846A (ja) 2009-06-22 2011-01-06 Murata Mfg Co Ltd セラミック電子部品の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248413A (ja) * 1985-04-25 1986-11-05 株式会社村田製作所 積層セラミツクコンデンサの製造方法
US4771520A (en) * 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
JPH03108306A (ja) * 1989-09-21 1991-05-08 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH06349669A (ja) 1993-06-14 1994-12-22 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH09260206A (ja) 1996-03-26 1997-10-03 Taiyo Yuden Co Ltd 積層コンデンサ
JP3460669B2 (ja) 2000-03-29 2003-10-27 株式会社村田製作所 積層セラミック電子部品
JP2005136132A (ja) 2003-10-30 2005-05-26 Tdk Corp 積層コンデンサ
JP2005259772A (ja) * 2004-03-09 2005-09-22 Tdk Corp 積層セラミックコンデンサ
US20070202036A1 (en) * 2004-04-07 2007-08-30 Nathalie Jongen Production Of Barium Titanate Compounds
KR100587006B1 (ko) * 2004-12-23 2006-06-08 삼성전기주식회사 적층형 칩 커패시터 및 그 제조 방법
JP4591537B2 (ja) * 2007-06-08 2010-12-01 株式会社村田製作所 積層セラミック電子部品
US7859823B2 (en) * 2007-06-08 2010-12-28 Murata Manufacturing Co., Ltd. Multi-layered ceramic electronic component
JP2009176771A (ja) * 2008-01-21 2009-08-06 Tdk Corp 積層セラミック電子部品、積層セラミック電子部品の製造方法、及びセラミック素体の不良選別方法
JP5304159B2 (ja) * 2008-10-08 2013-10-02 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP5429067B2 (ja) * 2010-06-17 2014-02-26 株式会社村田製作所 セラミック電子部品およびその製造方法
KR101141342B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085682A1 (en) 2008-10-03 2010-04-08 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing the same
JP2011003846A (ja) 2009-06-22 2011-01-06 Murata Mfg Co Ltd セラミック電子部品の製造方法

Also Published As

Publication number Publication date
JP5512625B2 (ja) 2014-06-04
CN102683015A (zh) 2012-09-19
JP2012191159A (ja) 2012-10-04
US9123472B2 (en) 2015-09-01
KR20120103057A (ko) 2012-09-19
US20120229949A1 (en) 2012-09-13
CN102683015B (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
KR101188032B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101187939B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101141402B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101141342B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP5632046B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5551296B1 (ja) 積層セラミックキャパシタ及びその製造方法
KR101548797B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101681358B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR20140040547A (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101240804B1 (ko) 적층 세라믹 커패시터
KR101565725B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101240738B1 (ko) 적층 세라믹 커패시터
KR102609156B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102202485B1 (ko) 적층 세라믹 커패시터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 8