JP2009176771A

JP2009176771A - 積層セラミック電子部品、積層セラミック電子部品の製造方法、及びセラミック素体の不良選別方法

Info

Publication number: JP2009176771A
Application number: JP2008010726A
Authority: JP
Inventors: Yasutaka Amaya; 康孝天谷; Tatsuya Kojima; 達也小島; Atsushi Masuda; 淳増田
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2008-01-21
Filing date: 2008-01-21
Publication date: 2009-08-06

Abstract

【課題】セラミック素体の外観不良を色に基づいてより精度よく選別可能な積層セラミック電子部品を提供する。
【解決手段】積層セラミック電子部品１のセラミック素体５は、略直方体形状で、内部に互いに対向するように配置された複数の第１及び第２の内部電極層７，８を有する。第１及び第２の内部電極層７，８は、主面が略矩形状で、互いに対向する一対の長端面７ｅ，７ｆ，８ｅ，８ｆを有する。この長端面７ｅ，８ｅ同士及び長短面７ｆ，８ｆ同士がセラミック素体５の上面５ｃと下面５ｄとの対向方向に揃うように配置されている。セラミック素体５の上面５ｃ、下面５ｄ、及び側面５ｅ，５ｆにおいて隣り合う２つの素体面のうち、複数の第１及び第２の内部電極層７，８の中で最も近くに配置された内部電極層との間の距離が小さい方の素体面の表面粗さは、その距離が大きい方の素体面の表面粗さより大きい。
【選択図】図３

Description

本発明は、積層セラミック電子部品、積層セラミック電子部品の製造方法、及びセラミック素体の不良選別方法に関する。

積層セラミック電子部品として、内部電極が内部に設けられた略直方体形状のセラミック素体と、セラミック素体の両端部に外部電極が形成されたものがある。このセラミック素体の表面にクラックや傷等が形成されたものを取り除くために、セラミック素体の外観を検査する技術が知られている。例えば、下記特許文献１には、セラミック素体に光を照射し、反射光を画像処理することにより得た輝度値に基づいて、電子部品の外観の良否を判定する技術が記載されている。
特開２００３−９８１２０号公報

上記特許文献１の技術では、電子部品のクラックや傷等の部分に反射した光の輝度値は、無傷の表面に反射した光の輝度値より低くなることを利用して、反射光の輝度値に基づいて電子部品のクラックや傷の有無を検出している。

ところで、内部電極がセラミック素体の表面近くに位置すると、黒い内部電極層の色が透けて、セラミック素体自体の実際の色よりセラミック素体の表面が黒く見える。このような積層セラミック電子部品のセラミック素体について、上記特許文献１に記載された技術を適用して外観検査をすると、内部電極の色がセラミック素体の表面に透けた部分に反射した光は輝度値が低くなる。よって、無傷の正常な電子部品であっても、内部電極の色が透けた部分をクラック又は傷等があると判断してしまう場合がある。このため、外観不良の誤選別が発生するので問題がある。

そこで本発明は、セラミック素体の外観不良を色に基づいてより精度よく選別可能な積層セラミック電子部品、その積層セラミック電子部品の製造方法、セラミック素体の不良選別方法を提供することを目的とする。

本発明の積層セラミック電子部品は、略直方体形状で、互いに対向する第１及び第２の素体面と互いに対向する第３及び第４の素体面と互いに対向する第５及び第６の素体面とを有し、内部に互いに対向するように配置された複数の第１及び第２の内部電極層を有するセラミック素体と、セラミック素体の第１の素体面に形成された第１の外部電極と、セラミック素体の第２の素体面に形成された第２の外部電極と、を備え、複数の第１及び複数の第２の内部電極層は、主面が略矩形状で、互いに対向する第１及び第２の電極端面と互いに対向する第３及び第４の電極端面とを有し、主面が第３及び第４の素体面と平行で、第１及び第２の電極端面が第５及び第６の素体面と平行に配置され、複数の第１の内部電極層は、第３の電極端面が第１の素体面に露出して配置されると共に第１の外部電極と電気的に接続され、複数の第２の内部電極層は、第４の電極端面が第２の素体面に露出して配置されると共に第２の外部電極と電気的に接続され、複数の第１及び第２の内部電極層の第１の電極端面同士及び第２の電極端面同士は、第３及び第４の素体面の対向方向に揃うように配置され、セラミック素体が有する第３〜第６の素体面において隣り合う２つの素体面のうち、複数の第１及び第２の内部電極層の中で最も近くに配置された内部電極層との間の距離が小さい方の素体面の表面粗さは、距離が大きい方の素体面の表面粗さより大きいことを特徴とする。

本発明の積層セラミック電子部品では、セラミック素体の第１及び第２の素体面には第１及び第２の外部電極がそれぞれ形成されている。そして、第３〜第６の素体面が、セラミック素体において露出する表面である。この第３〜第６の素体面において互いに隣り合う２つの素体面のうち、複数の第１及び第２の内部電極層の中で最も近くに配置された内部電極層との距離が小さい方の素体面は、その距離が大きい方の素体面より内部電極層の黒い色が表面に透けることにより、明度が低くなる。そして、上記距離が小さい方の素体面の表面粗さは、上記距離が大きい方の素体面の表面粗さより大きいので、この表面粗さが大きいことに起因して明度が高くなる。すなわち、表面粗さの差によって、隣り合う素体面の明度の差が小さくなるように補正されている。これにより、第３〜第６の素体面においてクラック又は傷等が形成されることにより明度が低くなった部分を精度よく検出することができる。従って、セラミック素体の外観不良を色に基づいてより精度よく選別することができる。

好ましくは、セラミック素体における第５及び第６の素体面の距離は、第３及び第４の素体面の距離より小さく、第５及び第６の素体面の表面粗さは、第３及び第４の素体面の表面粗さより大きい。この場合、第５及び第６の素体面は、内部電極層の黒い色が第３及び第４の素体面より透けることにより明度が低くなるが、第５及び第６の素体面の表面粗さがそれぞれ第３及び第４の素対面の表面粗さより大きいので、第５及び第６の素体面の明度が高くなるように補正することができる。すなわち、第５及び第６の素体面の明度を第３及び第４の素体面の明度に近づけることができる。従って、セラミック素体の外観不良を色に基づいてより精度よく選別することができる。

好ましくは、第３〜第６の素体面の明度は、同程度である。この場合、正常なセラミック素体における第３〜第６の素体面の明度が同程度なので、クラック又は傷等の不良箇所を色に基づいて更に精度よく選別することができる。

本発明の積層セラミック電子部品の製造方法では、略直方体形状で、互いに対向する第１及び第２の素体面と互いに対向する第３及び第４の素体面と互いに対向する第５及び第６の素体面とを有し、内部に互いに対向するように配置された複数の第１及び第２の内部電極層を有するセラミック素体であって、複数の第１及び複数の第２の内部電極層は、主面が略矩形状で、互いに対向する第１及び第２の電極端面と互いに対向する第３及び第４の電極端面とを有し、主面が第３及び第４の素体面と平行で、第１及び第２の電極端面が第５及び第６の素体面と平行に配置され、複数の第１の内部電極層は、第３の電極端面が第１の素体面に露出して配置され、複数の第２の内部電極層は、第４の電極端面が第２の素体面に露出して配置され、複数の第１及び第２の内部電極層の第１の電極端面同士及び第２の電極端面同士は、第３及び第４の素体面の対向方向に揃うように配置されたセラミック素体を形成する素体形成工程と、セラミック素体が有する第３〜第６の素体面において隣り合う２つの素体面のうち、複数の第１及び第２の内部電極層の中で最も近くに配置された内部電極層との間の距離が小さい方の素体面の表面粗さを距離が大きい方の素体面の表面粗さより大きくする調整工程と、セラミック素体の第１の素体面に第１の外部電極を形成し、第２の素体面に第２の外部電極を形成する外部電極形成工程と、を含むことを特徴とする。

本発明の積層セラミック電子部品の製造方法では、セラミック素体を形成し、セラミック素体の第１及び第２の素体面に第１及び第２の外部電極をそれぞれ形成する。そして、セラミック素体の第３〜第６の素体面が、セラミック素体において露出する表面となる。素体形成工程において形成されるセラミック素体は、この第３〜第６の素体面において互いに隣り合う２つの素体面のうち、複数の第１及び第２の内部電極層の中で最も近くに配置された内部電極層との距離が小さい方の素体面は、その距離が大きい方の素体面より内部電極層の黒い色が表面に透けることにより、明度が低い。そして、調整工程において、上記距離が小さい方の素体面の表面粗さを、上記距離が大きい方の素体面の表面粗さより大きくするので、表面粗さを大きくすることに起因して、上記距離が小さい方の素体面明度が高くなる。すなわち、表面粗さの差によって、隣り合う素体面の明度の差が小さくなるように補正することができる。このように製造した積層セラミック電子部品の第３〜第６の素体面においてクラック又は傷等が形成されることにより明度が低くなった部分を精度よく検出することができる。従って、セラミック素体の外観不良を色に基づいてより精度よく選別することができる。

好ましくは、調整工程では、距離が小さい方の素体面を研磨することにより、距離が小さい方の素体面の表面粗さを大きくする。距離が小さい方の素体面を研磨することにより、表面粗さを大きくし、明度を高くすることができる。

好ましくは、素体形成工程では、第５及び第６の素体面の距離が第３及び第４の素体面の距離より小さいセラミック素体を形成し、調整工程では、第５及び第６の素体面の表面粗さを第３及び第４の素体面の表面粗さより大きくする。この場合、素体形成工程において形成されたセラミック素体の第５及び第６の素体面は、内部電極層の黒い色が第３及び第４の素体面より透けることにより明度が低いが、調整工程において、第５及び第６の素体面の表面粗さをそれぞれ第３及び第４の素対面の表面粗さより大きくするので、第５及び第６の素体面の明度が高くなるように補正することができる。すなわち、第５及び第６の素体面の明度を第３及び第４の素体面の明度に近づけることができる。従って、セラミック素体の外観不良を色に基づいてより精度よく選別することができる。

好ましくは、調整工程では、距離が小さい方の素体面の表面粗さを大きくすることにより、第３〜第６の素体面の明度を同程度とする。この場合、正常なセラミック素体における第３〜第６の素体面の明度が同程度となるので、クラック又は傷等の不良箇所を色に基づいて更に精度よく選別することができる。

本発明に係るセラミック素体の不良選別方法は、略直方体形状で、互いに対向する第１及び第２の素体面と互いに対向する第３及び第４の素体面と互いに対向する第５及び第６の素体面とを有し、内部に互いに対向するように配置された複数の第１及び第２の内部電極層を有するセラミック素体であって、複数の第１及び複数の第２の内部電極層は、主面が略矩形状で、互いに対向する第１及び第２の電極端面と互いに対向する第３及び第４の電極端面とを有し、主面が第３及び第４の素体面と平行で、第１及び第２の電極端面が第５及び第６の素体面と平行に配置され、複数の第１の内部電極層は、第３の電極端面が第１の素体面に露出して配置され、複数の第２の内部電極層は、第４の電極端面が第２の素体面に露出して配置され、複数の第１及び第２の内部電極層の第１の電極端面同士及び第２の電極端面同士は、第３及び第４の素体面の対向方向に揃うように配置され、セラミック素体が有する第３〜第６の素体面において隣り合う２つの素体面のうち、複数の第１及び第２の内部電極層の中で最も近くに配置された内部電極層との間の距離が小さい方の素体面の表面粗さは、距離が大きい方の素体面の表面粗さより大きいセラミック素体を準備する準備工程と、第３〜第６の素体面における色に基づいて、第３〜第６の素体面において外観不良を有するセラミック素体を選別する不良選別工程と、を含むことを特徴とする。

本発明に係るセラミック素体の不良選別方法では、セラミック素体の第３〜第６の素体面において隣り合う２つの素体面のうち、複数の第１及び第２の内部電極層の中で最も近くに配置された内部電極層との間の距離が小さい方の素体面は、その距離が大きい方の素体面と比較して、内部電極層の黒い色が表面に透けることが原因で明度が低いが、表面粗さが粗いことにより明度が高くなるように補正されている。すなわち、表面粗さの差によって、第３〜第６の素体面において隣り合う素体面の明度の差が小さくなるように補正されている。これにより、第３〜第６の素体面においてクラック又は傷等が形成されることにより明度が低くなった部分を精度よく検出することができる。従って、セラミック素体の外観不良を色に基づいてより精度よく選別することができる。

好ましくは、不良選別工程では、第３〜第６の素体面における色の明度に基づいて、第３〜第６の素体面において外観不良を有するセラミック素体を選別することを特徴とする請求項８に記載のセラミック素体の不良選別方法。この場合、明度に基づいて積層セラミック電子部品の外観不良を更に精度よく選別することができる。

本発明によれば、セラミック素体の外観不良を色に基づいてより精度よく選別することができる。

以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。

図１は、本実施形態に係る積層セラミック電子部品の斜視図である。本実施形態に係る積層セラミック電子部品１は、積層型のチップコンデンサである。積層セラミック電子部品１は、略直方体形状で、高さ０.５ｍｍ程度、幅０.５ｍｍ程度、奥行１.０ｍｍ程度の大きさである。積層セラミック電子部品１は、セラミック素体５と、第１及び第２の外部電極（一対の外部電極）３ａ，３ｂと、を備える。

セラミック素体５は、略直方体形状である。セラミック素体５は、端面（第１及び第２の素体面）５ａ，５ｂ、上面（第３の素体面）５ｃ及び下面（第４の素体面）５ｄ、及び側面（第５及び第６の素体面）５ｅ，５ｆを備える。端面５ａと端面５ｂとは、互いに対向する面である。上面５ｃと下面５ｄとは、端面５ａ，５ｂに垂直で互いに対向する面である。側面５ｅと側面５ｆとは、端面５ａ，５ｂ、上面５ｃ及び下面５ｄに垂直で、互いに対向する面である。実際のセラミック素体５の８つの角部は、Ｒ形状をなしている。

第１の外部電極３ａは、セラミック素体５の端面５ａに形成されている。第１の外部電極３ａは、端面５ａの全面を覆い、上面５ｃ、下面５ｄ、及び側面５ｅ，５ｆにおける端面５ａ側の一部まで覆っている。第２の外部電極３ｂは、セラミック素体５の端面５ｂに形成されている。第２の外部電極３ｂは、端面５ｂの全面を覆い、上面５ｃ、下面５ｄ、及び側面５ｅ，５ｆにおける端面５ｂ側の一部まで覆っている。

図２〜４を参照して、セラミック素体５についてより詳細に説明する。図２は、本実施形態に係る積層セラミック電子部品の断面図である。図２に示す断面図は、積層セラミック電子部品１の側面５ｅ，５ｆと平行な断面である。図３は、本実施形態に係る積層セラミック電子部品が備えるセラミック素体の平面図である。図４は、本実施形態に係る積層セラミック電子部品が備えるセラミック素体の断面図である。

セラミック素体５は、誘電体として機能するセラミックで形成されている。セラミック素体５を形成するセラミックの材料は、例えば、BaTiO₃を主成分とし、MgO、Y₂O₃、MnO、V₂O₅、及びBaSiO₃又はCaSiO₃等の添加物を加えて構成される。このセラミック素体５は、内部に互いに対向するように配置された第１の内部電極層７及び第２の内部電極層８を有する。図４に示す断面図は、セラミック素体５の上面５ｃと平行で第２の内部電極層８を含む面の断面図である。

第１及び第２の内部電極層７，８は、間にセラミック素体５に含まれる誘電体層を挟んで、交互に積層されている。この第１及び第２の内部電極層７，８の積層方向は、セラミック素体５の上面５ｃと下面５ｄとの対向方向と平行である。第１及び第２の内部電極層７，８は、互いに同形状で、主面７ｓ，８ｓが矩形状である。主面７ｓ，８ｓがセラミック素体５の上面５ｃ及び下面５ｄと平行となるように、第１及び第２の内部電極層７，８は配置されている。

第１の内部電極層７は、互いに対向する一対の短端面（第３及び第４の電極端面）７ａ，７ｂと一対の長端面（第１及び第２の電極端面）７ｆ，７ｅとを有する。第１の内部電極層７は、第２の内部電極層８よりセラミック素体５の端面５ａ側にずれて、この端面５ａに第１の内部電極層７の一方の短端面７ａが露出している。これにより、セラミック素体の端面５ａに形成された第１の外部電極３ａと第１の内部電極層７の短端面７ａとが機械的且つ電気的に接続される。

他方の短端面７ｂは、セラミック素体５の内側に位置し、セラミック素体５の端面５ｂと平行に配置されている。一方の長端面７ｅは、セラミック素体５の内側に位置し、側面５ｅ側に側面５ｅと平行に配置されている。他方の長端面７ｆは、セラミック素体５の内側に位置し、側面５ｆ側に側面５ｆと平行に配置されている。第１の内部電極層７は、短端面７ａ，７ｂと長端面７ｆ，７ｅとの各端面が互いに、セラミック素体５の上面５ｃと下面５ｄとの対向方向に、揃うように配置されている。

第２の内部電極層８は、互いに対向する一対の短端面８ａ，８ｂと一対の長端面８ｆ，８ｅとを有する。第２の内部電極層８は、第１の内部電極層７よりセラミック素体５の端面５ｂ側にずれて、この端面５ｂに第２の内部電極層８の一方の短端面８ｂが露出している。これにより、セラミック素体の端面５ｂに形成された第２の外部電極３ｂと第２の内部電極層８の短端面８ｂとが機械的且つ電気的に接続される。

他方の短端面８ａは、セラミック素体５の内側に位置し、セラミック素体５の端面５ａと平行に配置されている。一方の長端面８ｅは、セラミック素体５の内側に位置し、側面５ｅ側に側面５ｅと平行に配置されている。他方の長端面８ｆは、セラミック素体５の内側に位置し、側面５ｆ側に側面５ｆと平行に配置されている。第２の内部電極層８は、短端面８ａ，８ｂと長端面８ｆ，８ｅとの各端面が互いに、セラミック素体５の上面５ｃと下面５ｄとの対向方向に、揃うように配置されている。

第１の内部電極層７の長端面７ｅと第２の内部電極層８の長端面８ｅとは、セラミック素体５の上面５ｃと下面５ｄとの対向方向に、互いに揃うように配置されている。第１の内部電極層７の長端面７ｆと第２の内部電極層８の長端面８ｆとは、セラミック素体５の上面５ｃと下面５ｄとの対向方向に、互いに揃うように配置されている。

第１及び第２の内部電極層７，８のうち最もセラミック素体５の上面５ｃ側の内部電極層とセラミック素体５の上面５ｃとの間の距離Ｔと、第１及び第２の内部電極層７，８のうち最もセラミック素体５の下面５ｄ側の内部電極層とセラミック素体５の下面５ｄとの間の距離は、同程度である。また、第１及び第２の内部電極層７，８の長端面７ｆ，８ｆとセラミック素体５の側面５ｆとの間の距離Ｗは、第１及び第２の内部電極層７，８の長端面７ｅ，８ｅとセラミック素体の側面５ｅとの間の距離と同程度である。

そして、本実施形態では、距離Ｗは、距離Ｔより小さい。これは、セラミック素体５を小型化し、所定の距離Ｔを確保した状態で、コンデンサとしての容量を大きくするために、第１及び第２の内部電極層７，８の面積を大きくしたからである。距離Ｗは、例えば、
２０〜８０μｍ程度であり、距離Ｔは、３０〜４０μｍ程度である。

セラミック素体５の上面５ｃ及び下面５ｄとの表面粗さは同程度である。セラミック素体５の側面５ｅと側面５ｆとの表面粗さは同程度である。そして、セラミック素体５の側面５ｅ，５ｆと上面５ｃ及び下面５ｄとの明度を同程度とするために、セラミック素体５の側面５ｅ，５ｆの表面粗さは、上面５ｃ及び下面５ｄの表面粗さより大きい。すなわち、上面５ｃ、下面５ｄ、及び側面５ｅ，５ｆにおいて互いに隣り合うセラミック素体５の面のうち、第１及び第２の内部電極層７，８の中で最も近くに配置された内部電極層との距離が小さい方の面の表面粗さは、その距離が大きい方の面の表面粗さより大きい。

距離Ｗが距離Ｔより小さいので、セラミック素体５の側面５ｅ，５ｆは、上面５ｃ及び下面５ｄより、第１及び第２の内部電極層７，８の黒い色が透けて見えやすい。第１及び第２の内部電極層７，８の色が透けて見えることにより側面５ｅ，５ｆの明度が低くなる分を補正するために、側面５ｅ，５ｆの表面粗さは、上面５ｃ及び下面５ｄの表面粗さより大きい。表面粗さが大きくなることにより、表面に照射する光が乱反射し、明度が明るくなる。このため、本実施形態に係るセラミック素体５の上面５ｃ，下面５ｄ，及び側面５ｅ，５ｆの明度は、同程度である。例えば、セラミック素体５の側面５ｅ，５ｆの表面粗さＲａは、０.０７〜０.１０程度であり、上面５ｃ及び下面５ｄの表面粗さＲａは、０.０１〜０.０３程度である。そして、セラミック素体５の上面５ｃ、下面５ｄ、及び側面５ｅ，５ｆの明度は、３５〜４０程度である。

以上説明した本実施形態に係る積層セラミック電子部品１では、セラミック素体５の上面５ｃ，下面５ｄ、及び側面５ｅ，５ｆにおいて、第１及び第２の内部電極層７，８との間の距離が小さい側面５ｅ，５ｆは、その距離が大きい上面５ｃ及び下面５ｄより第１及び第２の内部電極層７，８の黒い色が表面に透ける。一方、側面５ｅ，５ｆの表面粗さが上面５ｃ及び下面５ｄの表面の粗さより大きいことにより、明度が高くなり、側面５ｅ，５ｆと上面５ｃ及び下面５ｄとの明度の差が小さくなるように補正されている。これにより、側面５ｅ，５ｆと上面５ｃ及び下面５ｄとにおいてクラック又は傷等が形成されることにより明度が低くなった部分を精度よく検出することができる。従って、セラミック素体５の外観不良を色に基づいて精度よく選別することができる。

本実施形態に係る積層セラミック電子部品１では、セラミック素体５の上面５ｃ、下面５ｄ、及び側面５ｅ，５ｆの明度が同程度である。これにより、上面５ｃ，下面５ｄ、及び側面５ｅ，５ｆにおいてクラック又は傷等が形成されることにより明度が低くなった部分を更に精度よく検出することができる。

引き続いて、本実施形態に係る積層セラミック電子部品１の製造方法及びセラミック素体の不良選別方法について説明する。図５は、本実施形態に係るセラミック電子部品の製造方法及び不良選別方法の手順を示すフロー図である。本実施形態に係るセラミック電子部品の製造方法は、グリーン素体形成工程Ｓ１、セラミック素体形成工程（素体形成工程）Ｓ２、明度調整工程Ｓ３，及び外部電極形成工程Ｓ４を含む。この工程Ｓ１〜Ｓ４により上述した積層セラミック電子部品１が複数形成される。各工程について説明する。

グリーン素体形成工程Ｓ１では、図６及び図７に示すグリーン素体５１を形成する。図６は、本実施形態に係る積層セラミック電子部品の製造方法において形成される積層体を示す断面図である。図７は、本実施形態に係る積層セラミック電子部品の製造方法において形成されるグリーン素体の斜視図である。

グリーン素体形成工程Ｓ１では、グリーン素体５１を形成する。まず、ＰＥＴフィルム（図示せず）上にセラミックグリーンシート５２を形成する。セラミックグリーンシート５２は、セラミック素体５の誘電体部分となるグリーンシートである。セラミックグリーンシート５２は、主成分に添加物を加え、バインダ樹脂（例えば有機バインダ樹脂等）、溶剤、可塑剤等を更に加えて混合分散することにより得られたセラミックスラリーをＰＥＴフィルム上に塗布後、乾燥することによって形成される。例えば、セラミックグリーンシート５２の主成分は、BaTiO₃であり、添加物はMgO、Y₂O₃、MnO、V₂O₅、BaSiO₃、及びCaSiO₃等である。

次に、セラミックグリーンシート５２の上面に複数の電極パターン８０を形成する。電極パターン８０は、第１及び第２の内部電極層７，８となるものである。従って、電極パターン８０は、矩形状である。そして、電極パターン８０は、縦横に配列して形成される。電極パターン８０は、セラミックグリーンシート５２の上面に電極ペーストを印刷後、乾燥することにより形成される。電極ペーストは、例えばＮｉ、Ａｇ、Ｐｄなどの金属粉末にバインダ樹脂や溶剤等を混合したペースト状の組成物である。印刷手段として、例えばスクリーン印刷などを用いる。

この電極パターン８０が形成されたセラミックグリーンシート５２を複数積層する。この積層されたセラミックグリーンシート５２を挟んで、電極パターン８０が形成されていない複数のセラミックグリーンシート５２を上下にそれぞれ積層する。これにより、積層体５０が形成される。

この積層体５０を切断して複数のグリーン素体５１を形成する。積層体５０の積層方向に対向する上面５０ｃ及び下面５０ｄの垂直方向に切断する。切断面は、互いに直交する２方向となる。切断面Ｌは、互いに隣り合う電極パターン８０の一方の電極パターン８０の長手方向の端面と他方の電極パターン８０の長手方向の端面との間に位置する。そして、切断面Ｌと一方の電極パターン８０の長手方向の端面との間の距離Ｗａは、切断面Ｌと他方の電極パターン８０の長手方向の端面との間の距離と同程度である。

図７に示すように、グリーン素体５１は、略直方体形状で、端面５１ａ，５１ｂ、上面５１ｃ及び下面５１ｄ、側面５１ｅ，５１ｆを有する。上面５１ｃは、積層体５０の上面５０ｃの一部であり、下面５１ｄは、積層体５０の下面４０ｄの一部である。側面５１ｅ５１ｆは、切断面Ｌである。グリーン素体５１は、内部に互いに対向するように配置された複数の電極パターン８１を有する。電極パターン８１は、主面が略矩形状で、この主面が、グリーン素体５１の上面５１ｃ及び下面５１ｄと平行に配置されている。

電極パターン８１は、互いに対向する一対の短端面と一対の長端面とを有する。一方の長端面は、グリーン素体５１の側面５１ｅと平行である。他方の長端面は、グリーン素体５１の側面５１ｆと平行である。各電極パターン８１の一対の長端面それぞれは、グリーン素体５１の上面５１ｃ及び下面５１ｄの対向方向に揃うように配置されている。電極パターン８１の一対の短端面は、グリーン素体５１の端面５１ａ，５１ｂと平行に配置されている。各電極パターン８１は、いずれか一方の短端面がグリーン素体の端面５１ａ，５１ｂの一方の端面に露出している。

電極パターン８１のうち最もグリーン素体５１の上面５１ｃ側の電極パターン８１とグリーン素体５１の上面５１ｃとの間の距離Ｔａと、電極パターン８１のうち最もグリーン素体５１の下面５１ｄ側の電極パターン８１とグリーン素体５１の下面５１ｄとの間の距離は、同程度である。また、電極パターン８１とグリーン素体５１の側面５１ｆとの間の距離Ｗａは、電極パターン８１とグリーン素体５１の側面５１ｅとの間の距離と同程度である。そして、本実施形態では、距離Ｗａは、距離Ｔａより小さい。

次に、セラミック素体形成工程Ｓ２において、グリーン素体５１を焼成してセラミック素体５とする。電極パターン８１は、第１又は第２の内部電極層７，８となる。このセラミック素体５では、上面５ｃ、下面５ｄ、及び側面５ｅ，５ｆにおいて互いに隣り合う面のうち、第１及び第２の内部電極層７，８の中で最も近くに配置された内部電極層との距離が小さい方の面の表面粗さは、その距離が大きい方の面の表面粗さより大きい。

セラミック素体５の側面５ｅ，５ｆは、上面５ｃ及び下面５ｄより明度が低い。これは、側面５ｅ，５ｆは、上面５ｃ及び下面５ｄより第１及び第２の内部電極層７，８との距離が近いので、第１及び第２の内部電極層７，８の黒い色がより透けて見えるためである。セラミック素体５の側面５ｅ，５ｆの明度は、例えば、２０〜３０程度であり、上面５ｃ及び下面５ｄの明度は、例えば、３５〜４０程度である。

参考のために、図８のグラフを示す。図８は、距離Ｗと明度Ｌ＊との関係を示すグラフである。距離Ｗとは、上述したように、セラミック素体５における第１及び第２の内部電極層７，８と側面５ｅ，５ｆとの間の距離を示す。図８に示されるように、側面５ｅ，５ｆは、第１及び第２の内部電極層７，８との距離Ｗが小さくなるほど、明度Ｌ＊が小さくなる。

セラミック素体５には、バレル研磨が施され、８つの角部がＲ形状となる。

続いて、明度調整工程Ｓ３において、側面５ｅ，５ｆの表面粗さを上面５ｃ及び下面５ｄの表面粗さより大きくする。側面５ｅ，５ｆと上面５ｃ及び下面５ｄとの明度が同程度となるように、側面５ｅ，５ｆの表面粗さを大きくする。例えば、側面５ｅ，５ｆを研磨することにより、側面５ｅ，５ｆの表面粗さを大きくする。具体的には、側面５ｅ，５ｆにサンドブラスト加工を施すことにより、側面５ｅ，５ｆの表面粗さを大きくする。

参考のために、図９を示す。図９は、セラミック素体の表面粗さＲａと明度Ｌ＊との関係を示す図である。図９に示されるように、セラミック素体５の側面５ｅ，５ｆの表面粗さＲａが大きくなるほど、明度Ｌ＊が大きくなる。このため、側面５ｅ，５ｆの明度が低くても、表面粗さを大きくすることにより、明度を高くすることができる。

次に、外部電極形成工程Ｓ４において、セラミック素体５の両端面５ａ，５ｂに、第１の外部電極３ａと第２の外部電極３ｂとをそれぞれ形成する。これにより、第１及び第２の内部電極層７，８が第１の外部電極３ａ又は第２の外部電極３ｂに電気的に接続される。以上説明した各工程によって、複数の積層セラミック電子部品１が完成する。

引き続いて、本実施形態に係るセラミック電子部品の不良選別方法について説明する。上述した工程Ｓ１〜Ｓ４を実施することにより複数の積層セラミック電子部品１を準備する（準備工程）。その後、セラミック素体５の不良を選別する不良選別工程Ｓ５を実施する。

不良選別工程Ｓ５では、セラミック素体５の露出した表面の外観不良の検査を行い、外観不良を有する積層セラミック電子部品１を取り除く。外観不良とは、セラミック素体５の上面５ｃ，下面５ｄ、及び側面５ｅ，５ｆにおけるクラックや傷等の不良部分である。外観不良は、上面５ｃ，下面５ｄ、及び側面５ｅ，５ｆの色に基づいて、検出する。

不良部分Ｆは、正常なセラミック素体５の表面より明度が低いので、この明度の差を利用して検出することができる。明度として、例えば、Ｌ＊ａ＊ｂ＊表色系（JIS Z8729）の明度Ｌ＊を用いることができる。

図１０に示すように、セラミック素体５の上面５ｃ，下面５ｄ、及び側面５ｅ，５ｆの画像をカメラ１００により取り込む。取り込んだ画像をグレースケールに変換し、更に、２５６色調に変換して、上面５ｃ，下面５ｄ、及び側面５ｅ，５ｆの複数の測定点の明度を測定する。予め定めた閾値より小さい明度が検出された場合、不良部分Ｆが形成されているとみなし、その積層セラミック電子部品１を取り除く。上面５ｃ，下面５ｄ、及び側面５ｅ，５ｆの明度が２〜２５程度である場合に、閾値は、例えば、１５〜２０程度に設定される。

本実施形態に係る積層セラミック電子部品の製造方法のセラミック素体形成工程Ｓ２で形成されるセラミック素体は、側面５ｅ，５ｆは、上面５ｃ及び下面５ｄより第１及び第２の内部電極層７，８との距離が近いので、第１及び第２の内部電極層７，８の黒い色が表面に透けて明度が低い。続く明度調整工程Ｓ３において、側面５ｅ，５ｆの表面粗さを、上面５ｃ及び下面５ｄの表面粗さより大きくするので、明度が高くなる。すなわち、表面粗さの差をつけることにより、側面５ｅ，５ｆの明度と上面５ｃ及び下面５ｄの明度との差を小さくすることができる。

特に、明度調整工程Ｓ３において、側面５ｅ，５ｆの表面粗さを調整することにより、側面５ｅ，５ｆの明度と上面５ｃ及び下面５ｄの明度とを同程度とすることができる。

そして、本実施形態に係るセラミック素体の不良選別方法では、積層セラミック素体１の上面５ｃ、下面５ｄ、及び側面５ｅ，５ｆの外観検査を色の明度に基づいて行うので、精度よく不良部分Ｆを検出し、精度よく不良選別を行うことができる。

本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施形態では、セラミック素体５の側面５ｅ，５ｆの表面粗さを大きくすることとしたが、これに限られない。上面５ｃ及び下面５ｄが側面５ｅ，５ｆより第１及び第２の内部電極層７，８との間の距離が小さい場合は、上面５ｃ及び下面５ｄの表面粗さを大きくすればよい。

上記実施形態では、積層セラミック電子部品１を完成させた後に、不良選別工程Ｓ５を行った。これに限られず、第１及び第２の外部電極３ａ，３ｂを形成する前に、セラミック素体５について不良選別工程Ｓ５を行っても良い。

上記実施形態では、不良選別工程Ｓ５において、明度に基づいて不良部分Ｆを検出することとしたが、色差ΔＥを用いてもよい。色差ΔＥは、分光色差計により測定したＬ＊ａ＊ｂ＊表色系におけるＬ＊、ａ＊、ｂ＊の各値を用いて式（１）のように表すことができる。

また、上記実施形態では、チップコンデンサを積層セラミック電子部品としたが、バリスタ等の積層セラミック電子部品であってもよい。

本実施形態に係る積層セラミック電子部品の斜視図である。本実施形態に係る積層セラミック電子部品の断面図である。本実施形態に係る積層セラミック電子部品が備えるセラミック素体の平面図である。本実施形態に係る積層セラミック電子部品が備えるセラミック素体の断面図である。本実施形態に係るセラミック電子部品の製造方法及び不良選別方法の手順を示すフロー図である。本実施形態に係る積層セラミック電子部品の製造方法において形成される積層体を示す断面図である。本実施形態に係る積層セラミック電子部品の製造方法において形成されるグリーン素体の斜視図である。距離Ｗと明度Ｌ＊との関係を示すグラフである。セラミック素体の表面粗さＲａと明度Ｌ＊との関係を示す図である。本実施形態に係るセラミック素体の不良選別方法を示す図である。

符号の説明

１…積層セラミック電子部品、３ａ…第１の外部電極、３ｂ…第２の外部電極、５…セラミック素体、５ａ…端面（第１の素体面），５ｂ…端面（第２の素体面）、５ｃ…上面（第３の素体面），５ｄ…下面（第４の素体面）、５ｅ…側面（第５の素体面），５ｆ…側面（第６の素体面）、７…第１の内部電極層、７ａ，８ａ…短端面（第３の電極端面），７ｂ，８ｂ…短端面（第４の電極端面）、７ｅ，８ｅ…長端面（第１の電極端面）、７ｆ，８ｆ…長端面（第２の電極端面）、７ｓ，８ｓ…主面、８…第２の内部電極層。

Claims

略直方体形状で、互いに対向する第１及び第２の素体面と互いに対向する第３及び第４の素体面と互いに対向する第５及び第６の素体面とを有し、内部に互いに対向するように配置された複数の第１及び第２の内部電極層を有するセラミック素体と、
前記セラミック素体の前記第１の素体面に形成された第１の外部電極と、
前記セラミック素体の前記第２の素体面に形成された第２の外部電極と、
を備え、
前記複数の第１及び前記複数の第２の内部電極層は、主面が略矩形状で、互いに対向する第１及び第２の電極端面と互いに対向する第３及び第４の電極端面とを有し、前記主面が前記第３及び前記第４の素体面と平行で、前記第１及び前記第２の電極端面が前記第５及び前記第６の素体面と平行に配置され、
前記複数の第１の内部電極層は、前記第３の電極端面が前記第１の素体面に露出して配置されると共に前記第１の外部電極と電気的に接続され、
前記複数の第２の内部電極層は、前記第４の電極端面が前記第２の素体面に露出して配置されると共に前記第２の外部電極と電気的に接続され、
前記複数の第１及び第２の内部電極層の前記第１の電極端面同士及び前記第２の電極端面同士は、前記第３及び前記第４の素体面の対向方向に揃うように配置され、
前記セラミック素体が有する前記第３〜第６の素体面において隣り合う２つの素体面のうち、前記複数の第１及び第２の内部電極層の中で最も近くに配置された内部電極層との間の距離が小さい方の素体面の表面粗さは、前記距離が大きい方の素体面の表面粗さより大きいことを特徴とする積層セラミック電子部品。
前記セラミック素体における前記第５及び前記第６の素体面の前記距離は、前記第３及び前記第４の素体面の前記距離より小さく、
前記第５及び前記第６の素体面の表面粗さは、前記第３及び前記第４の素体面の表面粗さより大きいことを特徴とする請求項１に記載の積層セラミック電子部品。
前記第３〜前記第６の素体面の明度は、同程度であることを特徴とする請求項１又は２に記載の積層セラミック電子部品。
略直方体形状で、互いに対向する第１及び第２の素体面と互いに対向する第３及び第４の素体面と互いに対向する第５及び第６の素体面とを有し、内部に互いに対向するように配置された複数の第１及び第２の内部電極層を有するセラミック素体であって、前記複数の第１及び前記複数の第２の内部電極層は、主面が略矩形状で、互いに対向する第１及び第２の電極端面と互いに対向する第３及び第４の電極端面とを有し、前記主面が前記第３及び前記第４の素体面と平行で、前記第１及び前記第２の電極端面が前記第５及び前記第６の素体面と平行に配置され、前記複数の第１の内部電極層は、前記第３の電極端面が前記第１の素体面に露出して配置され、前記複数の第２の内部電極層は、前記第４の電極端面が前記第２の素体面に露出して配置され、前記複数の第１及び第２の内部電極層の前記第１の電極端面同士及び前記第２の電極端面同士は、前記第３及び前記第４の素体面の対向方向に揃うように配置された前記セラミック素体を形成する素体形成工程と、
前記セラミック素体が有する前記第３〜第６の素体面において隣り合う２つの素体面のうち、前記複数の第１及び第２の内部電極層の中で最も近くに配置された内部電極層との間の距離が小さい方の素体面の表面粗さを前記距離が大きい方の素体面の表面粗さより大きくする調整工程と、
前記セラミック素体の前記第１の素体面に第１の外部電極を形成し、前記第２の素体面に前記第２の外部電極を形成する外部電極形成工程と、
を含むことを特徴とする積層セラミック電子部品の製造方法。
前記調整工程では、前記距離が小さい方の素体面を研磨することにより、前記距離が小さい方の前記素体面の表面粗さを大きくすることを特徴とする請求項４に記載の積層セラミック電子部品の製造方法。
前記素体形成工程では、前記第５及び前記第６の素体面の前記距離が前記第３及び前記第４の素体面の前記距離より小さい前記セラミック素体を形成し、
前記調整工程では、前記第５及び前記第６の素体面の表面粗さを前記第３及び前記第４の素体面の表面粗さより大きくすることを特徴とする請求項４又は５に記載の積層セラミック電子部品の製造方法。
前記調整工程では、前記距離が小さい方の素体面の表面粗さを大きくすることにより、前記第３〜第６の素体面の明度を同程度とすることを特徴とする請求項４〜６のいずれか１項に記載の積層セラミック電子部品の製造方法。
略直方体形状で、互いに対向する第１及び第２の素体面と互いに対向する第３及び第４の素体面と互いに対向する第５及び第６の素体面とを有し、内部に互いに対向するように配置された複数の第１及び第２の内部電極層を有するセラミック素体であって、前記複数の第１及び前記複数の第２の内部電極層は、主面が略矩形状で、互いに対向する第１及び第２の電極端面と互いに対向する第３及び第４の電極端面とを有し、前記主面が前記第３及び前記第４の素体面と平行で、前記第１及び前記第２の電極端面が前記第５及び前記第６の素体面と平行に配置され、前記複数の第１の内部電極層は、前記第３の電極端面が前記第１の素体面に露出して配置され、前記複数の第２の内部電極層は、前記第４の電極端面が前記第２の素体面に露出して配置され、前記複数の第１及び第２の内部電極層の前記第１の電極端面同士及び前記第２の電極端面同士は、前記第３及び前記第４の素体面の対向方向に揃うように配置され、前記セラミック素体が有する前記第３〜第６の素体面において隣り合う２つの素体面のうち、前記複数の第１及び第２の内部電極層の中で最も近くに配置された内部電極層との間の距離が小さい方の素体面の表面粗さは、前記距離が大きい方の素体面の表面粗さより大きい前記セラミック素体を準備する準備工程と、
前記第３〜前記第６の素体面における色に基づいて、前記第３〜前記第６の素体面において外観不良を有する前記セラミック素体を選別する不良選別工程と、
を含むことを特徴とするセラミック素体の不良選別方法。
前記不良選別工程では、前記第３〜前記第６の素体面における色の明度に基づいて、前記第３〜前記第６の素体面において外観不良を有する前記セラミック素体を選別することを特徴とする請求項８に記載のセラミック素体の不良選別方法。