JP2015026864A - 積層セラミックコンデンサ - Google Patents

Abstract

【課題】積層体の焼成時に、外層部において異常な粒成長が発生しても、内部電極間のショート不良が発生しにくい積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサ１０は、直方体状のセラミック本体１２を含む。セラミック本体１２の内部においては、セラミック層を挟んで第１および第２の内部電極が配置される。セラミック本体１２の第１の端面１８ａにおいて第１の内部電極に接続される第１の外部電極２４ａが形成される。また、セラミック本体１２の第２の端面１８ｂにおいて第２の内部電極に接続される第２の外部電極２４ｂが形成される。少なくとも第１の内部電極と第２の内部電極との間のセラミック層のうちの最外層の厚みが、内層部のセラミック層の厚みより大きく設定される。【選択図】図１

Description

この発明は、積層セラミックコンデンサに関し、特にたとえば、誘電体層を介して内部電極が積層された基体を有する積層セラミックコンデンサに関する。

図９は、従来の積層セラミックコンデンサの一例を示す斜視図である。この積層セラミックコンデンサ１は、セラミック本体２を含み、セラミック本体２内において、セラミック層を介して複数の内部電極が積層されている。セラミック本体２は、対向する主面と、対向する主面と直交する位置において互いに対向する側面と、主面および側面と直交する位置において互いに対向する端面とを含む直方体状に形成される。

隣接する内部電極は、セラミック本体２の対向する端面に引き出される。したがって、セラミック本体２の対向する２つの端面には、複数の内部電極が交互に引き出される。セラミック積層体２の対向する端面には、それぞれ外部電極３ａ，３ｂが形成され、セラミック本体２の端面に引き出された内部電極が外部電極３ａ，３ｂに接続される。このように、２つの外部電極３ａ，３ｂに、交互に内部電極が接続されることにより、外部電極３ａ，３ｂ間に静電容量が形成される。

ここで、２つの外部電極３ａ，３ｂを結ぶ方向を長さ方向（Ｌ方向）、内部電極が積層された方向を厚さ方向（Ｔ方向）、長さ方向と厚さ方向に直交する方向を幅方向（Ｗ方向）としたとき、Ｌ方向の長さがＷ方向の長さより小さくなるように形成されることにより、電流の経路を小さくすることができ、電流ループが減少して積層セラミックコンデンサに発生するインダクタンスを小さくすることができる（特許文献１参照）。

特開２０１３−１７２１４８号公報

セラミック本体は、導電性ペーストで内部電極パターンを印刷したセラミックグリーンシートを積層し、得られた積層体を焼成することにより形成される。このとき、積層体の外層付近において、異常粒成長が発生しやすい。異常粒成長が発生すると、図１０に示すように、粒の配置によりセラミック層の厚みにバラツキが生じる場合がある。異常粒成長によってセラミック層の厚みが薄くなった部分（ａ）では、電界の集中が発生し、セラミック層の両側の内部電極間でショート不良が発生しやすい。

それゆえに、この発明の主たる目的は、積層体の焼成時に、外層部において異常な粒成長が発生しても、内部電極間のショート不良が発生しにくい積層セラミックコンデンサを提供することである。

この発明は、互いに対向する第１および第２の主面、第１および第２の主面と直交する第１および第２の端面、および第１および第２の主面と直交しかつ第１および第２の端面と直交する第１および第２の側面を有するセラミック本体と、セラミック本体の内部においてセラミック層を挟んで配置される第１および第２の内部電極と、セラミック本体の第１の端面において第１の内部電極に接続され、第１および第２の主面の一部と第１および第２の側面の一部を覆う第１の外部電極と、セラミック本体の第２の端面において第２の内部電極に接続され、第１および第２の主面の一部と第１および第２の側面の一部を覆う第２の外部電極とを含み、少なくとも第１の内部電極と第２の内部電極との間のセラミック層のうちの最外層の厚みを内層部のセラミック層の厚みより大きくした、積層セラミックコンデンサである。
外層部においてセラミック層の厚みを大きくすることにより、外層部におけるセラミック層に異常な粒成長が発生して、薄い部分が生じたとしても、そのセラミック層の両側の内部電極のショート不良にまでは発展しない。第１の内部電極と第２の内部電極との間のセラミック層の最外層のみでなく、それに隣接して内側に存在するセラミック層にも異常な粒成長が発生する恐れがある場合には、２つの層あるいは３つの層の厚みを大きくしてもよい。

このような積層セラミックコンデンサにおいて、セラミック本体の第１および第２の側面が対向する方向の長さがセラミック本体の第１および第２の端面が対向する方向の長さより長くなるようにすることができる。
また、セラミック層の積層数が２００枚以上であってもよい。
外部電極が形成された第１および第２の端面の間の長さを短くすることにより、電流の経路を短くして不要なインダクタンスの発生を抑制することができる。特に、セラミック層の積層数が２００枚以上の場合に、不要なインダクタンスが発生しやすいため、インダクタンスの発生の抑制効果が高くなる。このようなインダクタンスの発生を抑制することができるような積層セラミックコンデンサについても、上述のような構造を適用することにより、ショート不良の発生を抑制することができる。

また、この発明は、互いに対向する第１および第２の主面、第１および第２の主面と直交する第１および第２の端面、および第１および第２の主面と直交しかつ第１および第２の端面と直交する第１および第２の側面を有するセラミック本体と、セラミック本体の内部においてセラミック層を挟んで配置される第１および第２の内部電極と、セラミック本体の第１の端面において第１の内部電極に接続され、第１および第２の主面の一部と第１および第２の側面の一部を覆う第１の外部電極と、セラミック本体の第２の端面において第１の内部電極に接続され、第１および第２の主面の一部と第１および第２の側面の一部を覆う第２の外部電極と、セラミック本体の第１の側面において第２の内部電極に接続され、第１および第２の主面の一部を覆う第３の外部電極と、セラミック本体の第２の側面において第２の内部電極に接続され、第１および第２の主面の一部を覆う第４の外部電極とを含み、少なくとも第１の内部電極と第２の内部電極との間のセラミック層のうちの最外層の厚みを内層部のセラミック層の厚みより大きくした、積層セラミックコンデンサである。
このような積層セラミックコンデンサは、第１の外部電極と第２の外部電極とが導通し、この導通路と第３の外部電極との間、または導通路の第４の外部電極との間に静電容量が形成された回路を有するものである。このような構成の積層セラミックコンデンサにおいても、積層体の焼成時に外層部で異常な粒成長が発生しやすいため、異常な粒成長が発生しても、内部電極間のショート不良が生じにくい積層セラミックコンデンサを得ることができる。

さらに、この発明は、互いに対向する第１および第２の主面、第１および第２の主面と直交する第１および第２の端面、および第１および第２の主面と直交しかつ第１および第２の端面と直交する第１および第２の側面を有するセラミック本体と、セラミック本体の内部においてセラミック層を挟んで配置される第１および第２の内部電極と、セラミック本体の第１の端面において第１の内部電極に接続され、第１および第２の主面の一部と第１および第２の側面の一部を覆う第１の外部電極と、セラミック本体の第２の端面において第２の内部電極に接続され、第１および第２の主面の一部と第１および第２の側面の一部を覆う第２の外部電極とを含み、セラミック本体の第１および第２の側面が対向する方向の長さがセラミック本体の第１および第２の端面が対向する方向の長さより長く、少なくとも第１の内部電極と第２の内部電極との間のセラミック層のうちの最外層の厚みが内層部のセラミック層の厚みの１．０６〜１．１４倍である、積層セラミックコンデンサである。

また、この発明は、互いに対向する第１および第２の主面、第１および第２の主面と直交する第１および第２の端面、および第１および第２の主面と直交しかつ第１および第２の端面と直交する第１および第２の側面を有するセラミック本体と、セラミック本体の内部においてセラミック層を挟んで配置される第１および第２の内部電極からなる内層部と、内層部の上層と下層に設けられるＳｉを含むセラミックからなる外層部と、セラミック本体の第１の端面において第１の内部電極に接続され、第１および第２の主面の一部と第１および第２の側面の一部を覆う第１の外部電極と、セラミック本体の第２の端面において第２の内部電極に接続され、第１および第２の主面の一部と第１および第２の側面の一部を覆う第２の外部電極とを含み、外層部にはセラミック部を介して少なくとも２つの内部電極が設けられており、外層部において２つの内部電極が対向する長さは、内層部において２つの内部電極が対向する長さより長い、積層セラミックコンデンサである。
セラミック本体の外層部にＳｉが含まれる場合、Ｓｉが第１の内部電極と第２の内部電極とで挟まれたセラミック層のうちの最外層部に拡散して、偏析し、最外層部のセラミック層を挟む内部電極間でショート不良が発生する場合がある。ここで、外層部において、２つの内部電極が長い領域で対向することにより、最外層部のセラミック層を挟む内部電極間へのＳｉの拡散が抑制され、内部電極間でショート不良が発生しにくい積層セラミックコンデンサを得ることができる。

さらに、この発明は、互いに対向する第１および第２の主面、第１および第２の主面と直交する第１および第２の端面、および第１および第２の主面と直交しかつ第１および第２の端面と直交する第１および第２の側面を有するセラミック本体と、セラミック本体の内部においてセラミック層を挟んで配置される第１および第２の内部電極からなる内層部と、内層部の上層と下層に設けられるＳｉを含むセラミックからなる外層部と、セラミック本体の第１の端面において第１の内部電極に接続され、第１および第２の主面の一部と第１および第２の側面の一部を覆う第１の外部電極と、セラミック本体の第２の端面において第２の内部電極に接続され、第１および第２の主面の一部と第１および第２の側面の一部を覆う第２の外部電極とを含み、外層部にはセラミック部を介して少なくとも２つの内部電極が設けられており、外層部において２つの内部電極が対向する長さは、内層部において２つの内部電極が対向する長さより長く、外層部において２つの内部電極が対向する領域のＳｉ量が内層部において２つの内部電極が対向する領域のＳｉ量より多い、積層セラミックコンデンサである。
セラミック本体の内層部および外層部の両方にＳｉが含まれる場合、内層部においてＳｉ量が少なければ、内層部においてＳｉの偏析が生じる可能性は少ない。そして、外層部においてＳｉ量が多い場合においても、上述のように、２つの内部電極が長い領域で対向することにより、最外層部のセラミック層を挟む内部電極間へのＳｉの拡散が抑制され、内部電極間でショート不良が発生しにくい積層セラミックコンデンサを得ることができる。

この発明によれば、積層体を焼成してセラミック本体を形成する際に、外層部において異常な粒成長が発生しても、内部電極間のショート不良を抑制することができる積層セラミックコンデンサを得ることができる。

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

この発明の積層セラミックコンデンサの一例を示す斜視図である。 図１に示す積層セラミックコンデンサに使用されるセラミック本体の一例を示す分解斜視図である。 図１に示す積層セラミックコンデンサに使用されるセラミック本体の他の例を示す分解斜視図である。 図１に示す積層セラミックコンデンサの変形例を示す斜視図である。 図４に示す積層セラミックコンデンサに使用されるセラミック本体を示す分解斜視図である。 この発明の積層セラミックコンデンサの他の例を示す斜視図である。 図６に示す積層セラミックコンデンサに使用されるセラミック本体を示す分解斜視図である。 図６に示す積層セラミックコンデンサの等価回路図である。 従来の積層セラミックコンデンサの一例を示す斜視図である。 セラミックグリーンシートが焼成されるときに生じる異常な粒成長を示す図解図である。

図１は、この発明の実施の形態を示す斜視図である。積層セラミックコンデンサ１０は、例えば、直方体状のセラミック本体１２を含む。セラミック本体１２は、互いに対向する第１の主面１４ａと第２の主面１４ｂ、互いに対向する第１の側面１６ａと第２の側面１６ｂ、および互いに対向する第１の端面１８ａと第２の端面１８ｂを含む。第１および第２の主面１４ａ，１４ｂと第１および第２の側面１６ａ，１６ｂは直交するように配置され、第１および第２の端面１８ａ，１８ｂは第１および第２の主面１４ａ，１４ｂおよび第１および第２の側面と直交するように配置される。

セラミック本体１２の角部や稜線部は、面取り状に形成されてもよいし、丸められた形状に形成されてもよい。また、第１および第２の主面１４ａ，１４ｂや第１および第２の側面１６ａ，１６ｂには、凹凸が形成されてもよい。

この積層セラミックコンデンサ１０においては、第１および第２の主面１４ａ，１４ｂと第１および第２の側面１６ａ，１６ｂとの間の稜線部分に沿った方向、つまり対向する第１および第２の端面１８ａ，１８ｂ間を結ぶ方向きが長さ方向（Ｌ方向）とされる。また、第１および第２の主面１４ａ，１４ｂと第１および第２の端面１８ａ，１８ｂとの間の稜線部分に沿った方向、つまり対向する第１および第２の側面１６ａ，１６ｂ間を結ぶ方向が幅方向（Ｗ方向）とされる。さらに、第１および第２の側面１６ａ，１６ｂと第１および第２の端面１８ａ，１８ｂとの間の稜線部分に沿った方向、つまり対向する第１および第２の主面１４ａ，１４ｂ間を結ぶ方向が厚み方向（Ｔ方向）とされる。

セラミック本体１２の寸法は、例えば、長さ方向の寸法が０．５〜０．７ｍｍ、厚み方向の寸法が０．３〜０．５ｍｍ、幅方向の寸法が０．９５〜１．０５ｍｍであることが好ましい。

セラミック本体１２は、例えば、誘電体セラミックにより形成することができる。誘電体セラミックの具体例としては、例えば、ＢａＴｉＯ₃，ＣａＴｉＯ₃，ＳｒＴｉＯ₃，ＣａＺｒＯ₃などを挙げることができる。セラミック本体１２には、積層セラミックコンデンサ１０に要求される特性に応じて、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、Ａｌ化合物、Ｖ化合物、希土類化合物などの副成分が適宜添加されてもよい。

これらの材料を用いたセラミック層２０が、図２に示すように、セラミック本体１２の幅方向に沿って積層される。さらに、セラミック本体１２の内部には、第１の内部電極２２ａおよび第２の内部電極２２ｂが形成される。第１の内部電極２２ａと第２の内部電極２２ｂとは、セラミック層２０を介して互いに隣接するように配置される。したがって、第１の内部電極２２ａおよび第２の内部電極２２ｂは、それぞれ、セラミック本体１２の長さ方向および厚み方向に沿って延びる平面状に形成される。第１の内部電極２２ａおよび第２の内部電極２２ｂは、例えば、Ｎｉ，Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ａｇ−Ｐｄ合金などの金属等によって形成されることができる。ここで、セラミック層２０の積層枚数は２００枚以上であることが好ましい。

第１の内部電極２２ａはセラミック本体１２の第１の端面１８ａに引き出され、第２の内部電極２２ｂはセラミック本体１２の第２の端面１８ｂに引き出される。したがって、互いに隣接する第１の内部電極２２ａと第２の内部電極２２ｂとは、交互に第１の端面１８ａと第２の端面１８ｂに引き出される。

ここで、第１の内部電極２２ａと第２の内部電極２２ｂとで挟まれたセラミック層２０のうちの最外層部の厚みが、それより内層部のセラミック層２０の厚みより厚くなるように形成される。また、セラミック層２０のうちの最外層の厚みは、内層部のセラミック層の厚みの１．０６〜１．１４倍である。なお、セラミック本体１２の作製方法に応じて、第１の内部電極２２ａと第２の内部電極とで挟まれたセラミック層２０のうちの最外層部を含む外側の２〜３層が、それより内層部のセラミック層２０の厚みより厚くなるように形成されてもよい。
なお、最外層部の厚みと内層部の厚みは、第１の側面１６ａまたは第２の側面１６ｂを幅方向の中央部まで研磨することによって露出する断面を走査型電子顕微鏡にて３０μｍの視野で投影し、最外層部のセラミック層の厚みと最外層から５層以上離れた任意のセラミック層の厚みをそれぞれ１０点ずつ測定することによって確認できる。

セラミック本体１２の第１の端面１８ａには第１の外部電極２４ａが形成され、第２の端面１８ｂには第２の外部電極２４ｂが形成される。第１および第２の外部電極２４ａ，２４ｂは、セラミック本体１２の端面１８ａ，１８ｂから、第１および第２の主面１４ａ，１４ｂおよび第１および第２の側面１６ａ，１６ｂの一部に回り込むように形成される。第１および第２の外部電極２４ａ，２４ｂは、例えば、セラミック本体１２の第１および第２の端面１８ａ，１８ｂに形成されるＣｕを含む焼結金属層と、焼結金属層上に形成されるめっき層とで形成される。めっき層は、例えば、焼結金属層上に形成されるＮｉめっき層と、Ｎｉめっき層上に形成されるＳｎめっき層とで形成される。

セラミック本体１２の第１の端面１８ａにおいては、第１の外部電極２４ａの焼結金属層が第１の内部電極２２ａに接続され、第２の端面１８ｂにおいては、第２の外部電極２４ｂの焼結金属層が第２の内部電極２２ｂに接続される。また、Ｎｉめっき層はバリア層として機能し、Ｓｎめっき層ははんだ付け性を向上させるように機能する。

このように、セラミック本体１２の第１の端面１８ａおよび第２の端面１８ｂに交互に引き出された第１の内部電極２２ａおよび第２の内部電極２２ｂが、それぞれ、第１の外部電極２４ａおよび第２の外部電極２４ｂに接続されることにより、第１の外部電極２４ａと第２の外部電極２４ｂとの間に静電容量が形成される。

このような積層セラミックコンデンサ１０を作製するために、上述のような誘電体材料を用いて、セラミックグリーンシートが形成される。次に、セラミックグリーンシート上に、導電性ペーストを塗布することによって、第１および第２の内部電極２２ａ，２２ｂに対応する内部電極パターンが形成される。なお、導電性ペーストの塗布は、例えば、スクリーン印刷法などの各種印刷法によって行うことができる。導電性ペーストは、Ｎｉなどの導電性微粒子を含み、さらに公知のバインダや溶剤を含んでいてもよい。

そして、内部電極パターンが形成されていない複数枚のセラミックグリーンシートと、第１の内部電極２２ａに対応した形状の内部電極パターンが形成されたセラミックグリーンシートと、第２の内部電極２２ｂに対応した形状の内部電極パターンが形成されたセラミックグリーンシートと、内部電極パターンが形成されていない複数枚のセラミックグリーンシートとをこの順番で積層し、プレスすることによって、マザー積層体が作製される。

次に、マザー積層体をカットすることによって、生のセラミック積層体が作製される。なお、マザー積層体のカットは、ダイシングや押切りなどによって行うことができる。生のセラミック積層体に対しては、バレル研磨などを施し、稜線部や角部を丸めてもよい。

そして、生のセラミック積層体が焼成されることにより、セラミック層２０、第１の内部電極２２ａおよび第２の内部電極２２ｂが形成されたセラミック本体１２を得ることができる。生のセラミック積層体を焼成するときに、外層部のセラミック層２０において、異常な粒成長が発生しやすく、図１０に示すように、成長した粒が重なっていない部分の厚みが薄くなる可能性がある。そこで、第１の内部電極２２ａおよび第２の内部電極２２ｂに対応する内部電極パターンで挟まれたセラミックグリーンシートのうちの最外層の厚みが、それより内層部のセラミックグリーンシートの厚みより厚く設定される。それにより、第１の内部電極２２ａと第２の内部電極２２ｂとで挟まれたセラミック層２０のうちの最外層部に異常な粒成長が発生したとしても、粒が重ならない部分の発生を少なくすることができ、全体としてある程度の厚みを有するセラミック層２０を得ることができる。

なお、セラミックグリーンシシートの材料や焼成温度などの影響により、第１の内部電極２２ａと第２の内部電極２２ｂとで挟まれたセラミック層２０のうちの最外層から内側に向かって２〜３層目まで異常な粒成長が発生する場合には、内部電極パターンで挟まれたセラミックグリーンシートのうちの最外層部から複数のセラミックグリーンシート厚みを内層部のセラミックグリーンシートより厚くしてもよい。
なお、外層部のセラミック層にＳｉが含まれる場合、Ｓｉが第１の内部電極２２ａと第２の内部電極２２ｂとで挟まれたセラミック層２０のうちの最外層部に拡散して、偏析し、最外層部のセラミック層２０をはさむ内部電極間でショート不良が発生することがある。
ここで、本発明のように外層部に内部電極を設けることで、Ｓｉの拡散が外層部に設けられた内部電極によって阻まれ、最外層部のセラミック層２０をはさむ内部電極間への拡散を抑制し、最外層部のセラミック層２０をはさむ内部電極間でショート不良が発生することを防止できる。
なお、最外層部のセラミック層へのＳｉの分散状態は、積層セラミックコンデンサ１０の第１の側面１６ａまたは第２の側面１６ｂを研磨して露出するセラミック層を、８０μｍ×８０μｍの視野角にて、ＷＤＸ（波長分散型Ｘ線分析）によって、Ｓｉの含有量を定量することで確認できる。

このようにして得られたセラミック本体１２の第１および第２の端面１８ａ，１８ｂに、ディッピングなどの方法によって導電性ペーストが塗布され、焼き付けることによって焼結金属層が形成される。さらに、焼結金増層上にＮｉめっき層およびＳｎめっき層を形成することにより、第１および第２の外部電極２４ａ，２４ｂが形成される。

この積層セラミックコンデンサ１０は、セラミック本体１２の長さ方向の寸法が幅方向の寸法より短いため、第１および第２の外部電極２４ａ，２４ｂ間で電流の流れる長さが短くなり、不要なインダクタンスの発生を抑制することができる。特に、セラミック層２０の積層数が２００枚以上になると、インダクタンスが発生しやすくなるが、第１および第２の外部電極２４ａ，２４ｂ間の間隔が短いため、積層枚数が多くなっても、インダクタンスが発生しにくい。

このような積層セラミックコンデンサ１０において、第１および第２の内部電極２２ａ，２２ｂで挟まれたセラミック層２０のうちの最外層部に異常な粒成長が発生しても、ある程度以上の厚みを確保することができるため、電界の集中による第１の内部電極２２ａと第２の内部電極２２ｂとの間のショート不良の発生が抑制される。

もちろん、図３に示すように、第１および第２の内部電極２２ａ，２２ｂがセラミック本体１２の長さ方向および幅方向に延びるように配置されたセラミック層２０を有するセラミック本体１２を用いた積層セラミックコンデンサ１０や、図４に示すように、セラミック本体１２の長さ方向の長さが幅方向の長さより長い積層セラミックコンデンサ１０についても、第１および第２の内部電極２２ａ，２２ｂで挟まれたセラミック層２０のうちの最外層部に異常な粒成長が発生しても、第１および第２の内部電極２２ａ，２２ｂ間のショート不良を抑制することができる。なお、図４に示す積層セラミックコンデンサ１０も、図５に示すように、第１および第２の内部電極２２ａ，２２ｂは、セラミック本体１２の長さ方向および幅方向に延びるように形成されている。

さらに、図６に示すような特別な積層セラミックコンデンサ１０についても、この発明を適用することができる。この積層セラミックコンデンサ１０では、図１に示す積層セラミックコンデンサと同様に、セラミック本体１２の長さ方向の長さが幅方向の長さより短く、第１および第２の端面１８ａ，１８ｂに、それぞれ第１および第２の外部電極２４ａ，２４ｂが形成される。さらに、セラミック本体１２の第１の側面１６ａから両主面１４ａ，１４ｂに回り込むようにして第３の外部電極２４ｃが形成され、セラミック本体１２の第２の側面１６ｂから両主面１４ａ，１４ｂに回り込むようにして第４の外部電極２４ｄが形成される。

図６に示す積層セラミックコンデンサ１０のセラミック本体１２は、図７に示すように、セラミック本体１２の厚み方向にセラミック層２０が積層され、セラミック本体１２の長さ方向の両端に引き出される第１の内部電極２２ａと、セラミック本体１２の幅方向の両端に引き出される第２の内部電極２２ｂとが交互に積層されている。そして、第１の内部電極２２ａが第１および第２の外部電極２４ａ，２４ｂに接続され、第２の内部電極２２ｂが第３および第４の外部電極２４ｃ，２４ｄに接続される。このような積層セラミックコンデンサ１０では、図８に示すように、第１の外部電極２４ａと第２の外部電極２４ｂとが接続され、これらの外部電極２４ａ，２４ｂと第３および第４の外部電極２４ｃ，２４ｄとの間に静電容量が形成される。

このような積層セラミックコンデンサ１０においても、第１および第２の内部電極２２ａ，２２ｂで挟まれたセラミック層２０のうちの最外層部に異常な粒成長が発生しても、第１および第２の内部電極２２ａ，２２ｂ間のショート不良を抑制することができる。

図１および図２に示す構成を有する積層セラミックコンデンサを作製した。評価チップの長さ方向の寸法は０．６００ｍｍ、幅方向の寸法は１．０３５ｍｍ、厚み方向の寸法は０．４２５ｍｍである。積層セラミックコンデンサの定格電圧は４Ｖであり、静電容量は４．３μＦである。また、セラミック本体におけるセラミック層の積層枚数は２３０枚である。第１の内部電極と第２の内部電極とで挟まれたセラミック層の厚みについては、セラミック積層体の焼成前の数値と焼成後の数値を表１に示す。

セラミック層の厚みの測定を行うために、積層セラミックコンデンサまたはセラミック積層体が、側面から幅方向の中央に向かって研磨し、内部電極（内部電極パターン）とセラミック層（セラミックグリーンシート）の断面を露出した。研磨後に研磨だれを除去し、ＳＥＭにて９０００倍で内部電極（内部電極パターン）とセラミック層（セラミックグリーンシート）の断面を投影し、内部電極（内部電極パターン）で挟まれたセラミック層（セラミックグリーンシート）のうちの最上層と最下層と中央層の厚みを測定した。

異なるセラミック層の厚みを有する積層セラミックコンデンサをそれぞれ１００個ずつ準備し、ＩＲ測定機（Ｒ８３４０）による電圧印加（低圧：２．５Ｖ、高圧：３５Ｖ）の後、テスターによりショート不良の有無をチェックした。そして、その結果を表１に示した。

表１の実施例１および実施例２からわかるように、外層部のセラミック層の厚みを厚くすることにより、ショート不良が発生した積層セラミックコンデンサはなかったが、比較例１からわかるように、外層部と内層部のセラミック層の厚みが同じである場合、１００個中の３０個にショート不良が発生した。

なお、比較例１において、セラミック積層体の焼成前および焼成後のセラミック層の厚みについて、外層部と内層部とで差は見られないが、外層部においては異常な粒成長が発生したために、部分的に厚みの薄い部分が形成され、その部分でショート不良が発生したものと考えられる。

１０ 積層セラミックコンデンサ
１２ セラミック本体
１４ａ，１４ｂ 第１および第２の主面
１６ａ，１６ｂ 第１および第２の側面
１８ａ，１８ｂ 第１および第２の端面
２０ セラミック層
２２ａ，２２ｂ 第１および第２の内部電極
２４ａ，２４ｂ 第１および第２の外部電極
２４ｃ，２４ｄ 第３および第４の外部電極

Claims (7)

1. 互いに対向する第１および第２の主面、前記第１および第２の主面と直交する第１および第２の端面、および前記第１および第２の主面と直交しかつ前記第１および第２の端面と直交する第１および第２の側面を有するセラミック本体、
   前記セラミック本体の内部においてセラミック層を挟んで配置される第１および第２の内部電極、
   前記セラミック本体の前記第１の端面において前記第１の内部電極に接続され、前記第１および第２の主面の一部と前記第１および第２の側面の一部を覆う第１の外部電極、および
   前記セラミック本体の前記第２の端面において前記第２の内部電極に接続され、前記第１および第２の主面の一部と前記第１および第２の側面の一部を覆う第２の外部電極を含み、
   少なくとも前記第１の内部電極と前記第２の内部電極との間の前記セラミック層のうちの最外層の厚みを内層部のセラミック層の厚みより大きくした、積層セラミックコンデンサ。
2. 前記セラミック本体の前記第１および第２の側面が対向する方向の長さが前記セラミック本体の前記第１および第２の端面が対向する方向の長さより長い、請求項１に記載の積層セラミックコンデンサ。
3. 前記セラミック層の積層数が２００枚以上である、請求項１または請求項２に記載の積層セラミックコンデンサ。
4. 互いに対向する第１および第２の主面、前記第１および第２の主面と直交する第１および第２の端面、および前記第１および第２の主面と直交しかつ前記第１および第２の端面と直交する第１および第２の側面を有するセラミック本体、
   前記セラミック本体の内部においてセラミック層を挟んで配置される第１および第２の内部電極、
   前記セラミック本体の前記第１の端面において前記第１の内部電極に接続され、前記第１および第２の主面の一部と前記第１および第２の側面の一部を覆う第１の外部電極、
   前記セラミック本体の前記第２の端面において前記第１の内部電極に接続され、前記第１および第２の主面の一部と前記第１および第２の側面の一部を覆う第２の外部電極、
   前記セラミック本体の前記第１の側面において前記第２の内部電極に接続され、前記第１および第２の主面の一部を覆う第３の外部電極、および
   前記セラミック本体の前記第２の側面において前記第２の内部電極に接続され、前記第１および第２の主面の一部を覆う第４の外部電極を含み、
   少なくとも前記第１の内部電極と前記第２の内部電極との間の前記セラミック層のうちの最外層の厚みを内層部のセラミック層の厚みより大きくした、積層セラミックコンデンサ。
5. 互いに対向する第１および第２の主面、前記第１および第２の主面と直交する第１および第２の端面、および前記第１および第２の主面と直交しかつ前記第１および第２の端面と直交する第１および第２の側面を有するセラミック本体、
   前記セラミック本体の内部においてセラミック層を挟んで配置される第１および第２の内部電極、
   前記セラミック本体の前記第１の端面において前記第１の内部電極に接続され、前記第１および第２の主面の一部と前記第１および第２の側面の一部を覆う第１の外部電極、および
   前記セラミック本体の前記第２の端面において前記第２の内部電極に接続され、前記第１および第２の主面の一部と前記第１および第２の側面の一部を覆う第２の外部電極を含み、
   前記セラミック本体の前記第１および第２の側面が対向する方向の長さが前記セラミック本体の前記第１および第２の端面が対向する方向の長さより長く、
   少なくとも前記第１の内部電極と前記第２の内部電極との間の前記セラミック層のうちの最外層の厚みが内層部のセラミック層の厚みの１．０６〜１．１４倍である、積層セラミックコンデンサ。
6. 互いに対向する第１および第２の主面、前記第１および第２の主面と直交する第１および第２の端面、および前記第１および第２の主面と直交しかつ前記第１および第２の端面と直交する第１および第２の側面を有するセラミック本体、
   前記セラミック本体の内部においてセラミック層を挟んで配置される第１および第２の内部電極からなる内層部、
   前記内層部の上層と下層に設けられるＳｉを含むセラミックからなる外層部、
   前記セラミック本体の前記第１の端面において前記第１の内部電極に接続され、前記第１および第２の主面の一部と前記第１および第２の側面の一部を覆う第１の外部電極、および
   前記セラミック本体の前記第２の端面において前記第２の内部電極に接続され、前記第１および第２の主面の一部と前記第１および第２の側面の一部を覆う第２の外部電極を含み、
   前記外層部にはセラミック部を介して少なくとも２つの内部電極が設けられており、前記外層部において２つの内部電極が対向する長さは、前記内層部において２つの内部電極が対向する長さより長い、積層セラミックコンデンサ。
7. 互いに対向する第１および第２の主面、前記第１および第２の主面と直交する第１および第２の端面、および前記第１および第２の主面と直交しかつ前記第１および第２の端面と直交する第１および第２の側面を有するセラミック本体、
   前記セラミック本体の内部においてセラミック層を挟んで配置される第１および第２の内部電極からなる内層部、
   前記内層部の上層と下層に設けられるＳｉを含むセラミックからなる外層部、
   前記セラミック本体の前記第１の端面において前記第１の内部電極に接続され、前記第１および第２の主面の一部と前記第１および第２の側面の一部を覆う第１の外部電極、および
   前記セラミック本体の前記第２の端面において前記第２の内部電極に接続され、前記第１および第２の主面の一部と前記第１および第２の側面の一部を覆う第２の外部電極を含み、
   前記外層部にはセラミック部を介して少なくとも２つの内部電極が設けられており、前記外層部において２つの内部電極が対向する長さは、前記内層部において２つの内部電極が対向する長さより長く、前記外層部において２つの内部電極が対向する領域のＳｉ量が前記内層部において２つの内部電極が対向する領域のＳｉ量より多い、積層セラミックコンデンサ。