JPWO2016133090A1 - チップ型電子部品およびモジュール - Google Patents

Abstract

【課題】 クラックが生じ難いチップ型電子部品を提供する。【解決手段】 内部導体層７を有する電子部品本体１と、該電子部品本体１に設けられた外部電極３とを備えており、該外部電極３は、電子部品本体１に設けられた下地電極１４と、該下地電極１４に設けられためっき膜１５とを有しているとともに、、該めっき膜１５が気孔１７を有している。また、気孔１７は、下地電極１４側の方が表面１６側よりも平均径が小さい。また、下地電極１４側に位置する気孔１７は平均径が０．１０μｍ以下である。【選択図】 図２

Description

本開示は、例えば、各種電子回路を構成する際に使用されるチップ型電子部品およびこれを実装したモジュールに関する。

従来より、電子部品本体（以下、本体という場合がある。）と、この本体の両端部に設けられた外部電極とを有する、例えば、積層セラミックコンデンサ（以下、コンデンサという。）等のチップ型電子部品が知られている。

コンデンサの本体は、誘電性を示すセラミック層と内部導体層とを交互に積層して構成されている。本体の両端部にはそれぞれ外部電極が設けられている。これらの外部電極には内部導体層が交互に接続されている。

近年、コンデンサは、携帯情報機器の小型化および高性能化に伴い、ますます小型化および高容量化が求められている。

この目的のために、コンデンサは、本体を構成するセラミック層の薄層化および誘電体材料の高誘電率化が検討されている。この他に、本体の体積比率を大きくするために、本体の外周部分であるマージン部を薄くすることが試みられている（例えば、特許文献１を参照）。

特開２０１１−１２９８４１号公報

本開示のチップ型電子部品は、内部導体層を有する電子部品本体と、該電子部品本体に設けられた外部電極とを備えており、該外部電極は、前記電子部品本体に設けられた下地電極と、該下地電極に設けられためっき膜とを有しているとともに、該めっき膜が気孔を有している。

本開示のモジュールは、配線基板の表面上にチップ型電子部品が実装されたモジュールであって、前記チップ型電子部品が上記のチップ型電子部品である。

チップ型電子部品の一実施形態を示す概略断面図である。 図１における外部電極のめっき膜およびその近傍を拡大して示す断面図である。 チップ型電子部品の他の態様として、下地電極の表面にめっき膜およびカバーめっき膜が設けられた状態を部分的に拡大して示す断面模式図であり、（ａ）はカバーめっき膜が１層の場合、（ｂ）はカバーめっき膜が２層の場合である。 （ａ）は、めっき膜中に、一方が尖った形状の気孔が存在していることを示す断面模式図であり、（ｂ）は、（ａ）における気孔の拡大図である。 配線基板の表面上にチップ型電子部品が実装されたモジュールの一部分を模式的に示す斜視図である。

以下に、チップ型電子部品の一実施形態として、コンデンサを例にして説明する。なお、本発明はコンデンサに限らず、アクチュエータ、フィルタ、インダクタなど、セラミック層と内部導体層とが多層に積層されたチップ型の電子部品に幅広く適用できることは言うまでもない。

図１はチップ型電子部品の一実施形態を示す概略断面図である。図２は、図１における外部電極のめっき膜およびその近傍を拡大して示す断面図である。

本実施形態のチップ型電子部品は、電子部品本体（以下、本体ということがある。）１の対向する両端部１ｃに外部電極３を有している。本体１は、セラミック層５と内部導体層７とが交互に多層に積層された積層部９を有している。また、この本体１は積層部９の積層方向の両方の端面（上下面）にそれぞれ設けられたセラミック製のカバー層１１を有している。内部導体層７は、交互に本体１の両端面１ａ、１ｂに露出し、それぞれの外部電極３と接続している。

セラミック層５およびカバー層１１の材料としては、例えば、チタン酸バリウム、チタンジルコン酸鉛を主成分とするものである。なお、アクチュエータ、インダクタ、フィルタなどのチップ型電子部品に適用されるセラミック材料としては、例えば、フェライト、マグネシア，カルシア，五酸化ニオブおよび二酸化チタン等から選ばれる少なくとも２種の金属酸化物により構成される複合酸化物などが適している。

上述したチップ型電子部品としては、セラミック層５の平均厚みが０．５〜３０μｍ、内部導体層７の平均厚みが０．５〜２０μｍ、積層部９における内部導体層７の積層数が１００層以上、カバー層１１の厚みが積層部９の積層方向の厚みを１としたときに０．０２以上のものが好適である。

外部電極３は、本体１の両端面１ａ、１ｂに設けられた下地電極１４と、該下地電極１４の表面に設けられためっき膜１５とを有している。下地電極１４は、例えば、Ｃｕを含有するペーストの焼き付け膜であり、その厚みは、１０〜５０μｍである。一方、めっき膜１５としては、例えば、Ｎｉのめっき膜１５が設けられる。その厚みｔは１０μｍ以下、好ましくは８μｍ以下、特には、１〜８μｍである。

めっき膜１５の厚みｔを薄くすることは、チップ型電子部品の小型化にとって有効な手段となる。

なお、めっき膜１５の厚みｔは、図１に示すように、本体１の端面１ａ、１ｂにおける厚みである。下地電極１４の厚みも同様である。

そして、本実施形態のチップ型電子部品では、図２に示すように、めっき膜１５が気孔１７を有している。

例えば、コンデンサはサイズが小さくなってくると、それ自体の機械的強度が低下してくる。このため、コンデンサは、急激に加熱あるいは冷却されるような温度変化を受けたときに、外部電極３が設けられた本体１の端部１ｃにクラックが生じることがある。

また、図１に示すように、表面が丸くなった下地電極１４の表面に、これに沿うように緻密質のめっき膜１５が形成されると、めっき膜１５を含めた外部電極３には、本体１の端部１ｃを締め付けるように応力がはたらく場合がある。これにより本体１の端部１ｃにクラックが生じることがある。

これに対し、本実施形態のチップ型電子部品は、めっき膜１５が気孔１７を有している。このため、このめっき膜１５は、下地電極１４を介して本体１に及ぼす応力を小さくすることができる。これにより本体１の１ｃにクラックが発生する確率を低下させることができる。

ここで、応力とは、まずは、めっき膜１５が下地電極１４上に析出するときに発生する応力を挙げることができる。これに、チップ型電子部品が温度変化を受けたときに、セラミック層５と内部導体層７との間の熱膨張係数の違いに起因して発生する応力が加わる場合がある。

また、この実施形態のチップ型電子部品において、例えば、めっき膜１５を厚み方向に２等分して、メッキ膜１５の表面側を表面側部１５ａ、下地電極１４側を下地電極側部１５ｂとする。

図２には、気孔１７の直径の違いを符号Ｄ１、Ｄ２で示している。このように、めっき膜１５中に存在する気孔１７の平均径が下地電極側部１５ｂ側に比べて表面側部１５ａの方が小さいときには、めっき膜１５の表面側から水分が浸入するのを抑制することができる。これによりチップ型電子部品の耐湿性を高めることができる。

このとき、めっき膜１５の下地電極側部１５ｂ側に位置する気孔の平均径は０．１０μｍ以下であるのが良い。特には、下地電極側部１５ｂにおける気孔１７の平均径は０．０９μｍ以下が適している。

また、表面側部１５ａと下地電極側部１５ｂにおける気孔１７の平均径の差は０．０２μｍ以上であるのが良い。このような場合には、めっき膜１５の表面側部１５ａに存在する気孔径Ｄがより小さくなり、下地電極側部１５ｂに存在する気孔１７がより大きくなる。これによりめっき膜１５の下地電極側部１５ｂにおける気孔率が高くなるため、
本体１の端部１ｃにクラックが発生する確率をさらに低くすることができる。

また、めっき膜１５に形成されている気孔１７は閉気孔であるのが良い。気孔１７が閉気孔の状態であると、気孔１７同士がつながった、いわゆる連通気孔が形成されにくい。その結果、本体１の耐湿性をさらに高めることができる。この場合、気孔１７が閉気孔となっている割合としては個数比で９０％以上であるのが良い。

ここで、気孔１７の平均径Ｄは、めっき膜１５の断面を電子顕微鏡を用いて観察し、撮影した写真から、インターセプト法により求める。具体的には、めっき膜１５の上面から集束イオンビーム（ＦＩＢ）加工により断面を作成し、その断面の走査イオン顕微鏡（ＳＩＭ像：×２万倍）を観察する。ＳＩＭ像の暗部が、ＦＩＢ観察面を傾けても変わらず、Ｎｉ結晶のチャネリングコントラストによるものでなく、気孔１７であることを確認し、写真撮影する。めっき膜１５の深さ方向に、露出した表面から１μｍもしくは２μｍ、下地電極１４側の表面から１μｍの位置でのめっき膜１５の気孔１７のサイズを、インターセプト法により測定する。

表面側部１５ａにおける気孔１７の平均径は、めっき膜１５の表面から１μｍの位置での気孔径Ｄの平均値とする。下地電極側部１５ｂにおける気孔１７の平均径は、めっき膜１５の下地電極１４側の表面から１μｍの位置での気孔径の平均値とする。この場合、めっき膜１５の両表面に接線を引き、その接線に平行な線（接線と１μｍの間隔：図２の一点鎖線）を引いて気孔径を求める。

なお、めっき膜１５の全体における気孔１７の平均径も０．１０μｍ以下であるのが良い。この場合の気孔１７の平均径は、めっき膜１５の表面から２μｍの場所にて測定した値の平均値とする。金属粒子の粒径も同様の場所にて測定を行う。

また、この実施形態において、めっき膜１５が金属粒子の焼結体であるときには、めっき膜１５の機械的強度およびこれによって生じる応力を変化させることができる。

めっき膜１５を構成する金属粒子の平均粒径が、下地電極側部１５ｂの方よりも表面側部１５ａの方が小さいときには、めっき膜１５の下地電極１４側とは反対側の表面側の結晶組織をより緻密にすることができる。これによりめっき膜１５の表面の強度が高くなり、めっき膜１５に外傷性の欠陥が形成される確率を小さくすることができる。

この場合、下地電極側部１５ｂにおける金属粒子の平均粒径は、０．５μｍ以下、特に０．４５μｍ以下、さらには０．３μｍ以下であるのが良い。

図３は、チップ型電子部品の他の態様として、下地電極の表面にめっき膜およびカバーめっき膜が設けられた状態を部分的に拡大して示す断面模式図であり、（ａ）はカバーめっき膜が１層の場合、（ｂ）はカバーめっき膜が２層の場合である。

本実施形態のチップ型電子部品は、下地電極１４の表面にめっき膜１５が１層設けられた構造に限らず、そのめっき膜１５の表面に、成分の異なるめっき膜がカバーめっき膜１８としてさらに１層以上設けられた構造にも適用される。ここで、カバーめっき膜１８を複数有する構造を積層膜という場合がある。また、カバーめっき膜１８が図３（ｂ）に示す２層以上の積層膜である場合には、めっき膜１５側を第１カバーめっき膜１８Ａとし、表面側を第２カバーめっき膜１８Ｂとする。

下地電極１４の表面には、図３（ａ）に示すように、例えば、Ｎｉめっき膜がめっき膜１５として設けられている。また、このＮｉめっき膜であるめっき膜１５の表面には、さらにＳｎめっき膜がカバーめっき膜１８として設けられている。

めっき膜１５にカバーめっき膜１８が設けられている場合にも、下地電極１４および本体１の端部１ｃを締め付けるように応力が発生する。このような場合に、めっき膜１５が気孔１７を有するものであると、本体１の端部１ｃに発生する応力を小さくすることができる。その結果、本体１にクラックが発生する確率を低くすることができる。この場合、下地電極１４の表面に設けられているめっき膜１５およびカバーめっき膜１８の両層に気孔１７を有しているのが良い。なお、カバーめっき膜１８が図３（ｂ）に示すような２層の構造である場合には、２層全てに気孔１７を有しているのが良い。

ここで、下地電極１４の表面にめっき膜１５とともにカバーめっき膜１８が形成されている場合に、カバーめっき膜１８中の気孔１７の平均径を下地電極１４側のめっき膜１５中の気孔１７の平均径に比べて小さくすると、めっき膜１５内に水などが浸入するのを抑えることができる。

この場合、カバーめっき膜１８に存在する気孔１７の平均径は、下地電極１４とは反対側のカバーめっき膜１８の表面から１μｍの位置での気孔径Ｄの平均値とする。

カバーめっき膜１８が２層以上である場合には、めっき膜１５側に位置する第１カバーめっき膜１８Ａ中に存在する気孔１７の平均径が下地電極１４側のめっき膜１５中の気孔１７の平均径よりも小さければ同様に耐湿性を維持することができる。めっき膜１５側に位置する第１カバーめっき膜１８Ａ中に存在する気孔１７の平均径が下地電極１４側のめっき膜１５中の気孔１７の平均径よりも小さいときには、第２カバーめっき膜１５Ｂ中に存在する気孔１７の平均径はめっき膜１５中に存在する気孔１７の平均径と同等かもしくはそれ以上であってもよい。第２カバーめっき膜１５Ｂ中に存在する気孔１７の平均径が大きいと、第２カバーめっき膜１５Ｂに起因する応力を小さくすることができるため、コンデンサの耐熱衝撃性を高めることができる。

ここで、めっき膜１５およびカバーめっき膜１８の構成としては、上記した２層構造のＮｉめっき膜−Ｓｎめっき膜の他に、Ｎｉめっき膜−Ａｕめっき膜またはＣｕめっき膜−Ｎｉめっき膜−Ｓｎめっき膜を挙げることができる。なお、Ｃｕめっき膜−Ｎｉめっき膜−Ｓｎめっき膜の場合、Ｃｕめっき膜がめっき膜１５となり、Ｎｉめっき膜−Ｓｎめっき膜がカバーめっき膜１８となる。

また、めっき膜１５およびカバーめっき膜１８に気孔１７が複数存在している場合に、図３（ｂ）に示すように、めっき膜１５またはカバーめっき膜１８を厚み方向に見たときに、その複数の気孔１７が、例えば、符号１７ａ、１７ｂ、１７ｃとして示されるように、異なる位置に存在していると、複数の気孔１７がつながりにくくなるため、耐湿性が劣化する可能性をさらに小さくすることができる。この場合、気孔１７がめっき膜１５からカバーめっき膜１８に至る全層において異なる位置に存在する状態である場合には、耐湿性をさらに高めることができる。

図４（ａ）は、めっき膜中に、一方が尖った形状の気孔が存在していることを示す断面模式図であり、（ｂ）は、（ａ）における気孔の拡大図である。

図４（ａ）に示すめっき膜１５の例は、めっき膜１５中に存在する気孔１７の厚み方向における断面の輪郭形状が単純な円形ではなく、一方が尖った形状である。ここで、一方が尖った形状の気孔１７とは、言い換えると、図４（ｂ）に示すように、気孔１７について、その両端から一定の位置（同じ距離）における幅ｗ１、ｗ２を測定したときに、ｗ１＞ｗ２であるような、一方の幅が大きい形状のことを言う。このような輪郭形状を有する気孔１７の尖った方を下地電極１４側に向けた状態にすると、その反対側は気孔１７の開口した幅が下地電極１４側よりも大きいものとなる。つまり、一方が尖った形状の気孔１７が、図４（ａ）に示すような向きであると、めっき膜１５の表面１６側が下地電極１４側に比べて金属量が少ない状態である。めっき膜１５が加熱あるいは冷却されたときに、めっき膜１５の表面１６側は金属量が少ない分だけ応力を小さくすることができる。その結果、チップ型電子部品の耐熱衝撃性をさらに高めることができる。このような形状の気孔１７は、めっき膜１５またはカバーめっき膜１８を形成する際に、後述するパルスめっきにおいて、オンタイムの時間を徐々に短くしていくことによって形成される。

図５は、配線基板の表面上にチップ型電子部品が実装されたモジュールの一部分を模式的に示す斜視図である。

図５では、配線基板２１の表面に、単に１個のチップ型電子部品２０が接合部材２３を介して接合された構成しか示していないが、本発明はこれに限られるものではない。配線基板２１の表面上に複数のチップ型電子部品２０が実装されていても良い。あるいは、配線基板２１の表面上にチップ型電子部品２０とともに、半導体素子やＬＣ回路用部品などの各種の電子部品が搭載されていても良い。

こうしたモジュールは、通常、配線基板２１の表面上にチップ型電子部品２０を半田ペーストなどで仮付けした後、リフロー処理を行う方法を用いて製造される。

リフロー処理において、チップ型電子部品２０は、配線基板２１とともに、半田ペーストが溶融する温度まで急激に加熱され、その後、短時間の間に室温まで冷却される。

このような工程において、チップ型電子部品２０は、外部電極３が膨張し、収縮する。外部電極３の中で、めっき膜１５は下地電極１４とは異なり、緻密質であり、しかも最表面に設けられていながら、電子部品本体１を構成しているセラミック層５とは材質が大きく異なる。つまり、めっき膜１５の成分はほとんどが金属である。このため、めっき膜１５と電子部品本体１とは熱膨張係数およびヤング率が大きく異なることから、熱衝撃を受けたときなどに応力が大きくなる傾向にある。

このような場合に、上記したチップ型電子部品２０は、めっき膜１５が気孔１７を有する構成であることから、めっき膜１５と電子部品本体１との間に生じる応力を小さくすることができる。このため、本実施形態のチップ型電子部品２０は配線基板２１の表面上に実装された状態となってもクラックが発生し難い。このモジュールは高い実装信頼性を有する。

次に、本実施形態のチップ型電子部品およびモジュールを製造する方法について、積層型のコンデンサを例にして説明する。まず、セラミック層５の材料として、誘電体粉末を準備し、これに有機ビヒクルを加えてセラミックスラリを調製し、次いで、ドクターブレード法またはダイコータ法などのシート成形法を用いてセラミックグリーンシートを作製する。

次に、ニッケル粉末を主成分とする導体ペーストを調製する。この場合、ニッケル粉末としては、ニッケル粉末中に平均粒径が０．１０μｍ以下の微粒のニッケル粉末を含んでいるものを用いることが望ましい。

次に、導体ペーストを用いてセラミックグリーンシートの主面上に矩形状の内部導体パターンの形成されたパターンシートを形成する。

次に、パターンシートを複数層重ねてコア積層体を形成する。このコア積層体の上下面に導体パターンを形成していないセラミックグリーンシートを所定の枚数だけ重ね、加圧加熱処理を行って本体１となる積層体を複数個有する母体積層体を形成する。次に、この母体積層体を切断することにより積層体にする。次に、作製した積層体を所定の条件にて焼成することにより本体１を作製する。

次に焼成により得られた本体１の内部導体層７が露出した端面１ａ、１ｂを含む端部１ｃに、例えば、例えば、Ｃｕを含有するペーストを塗布し、焼き付けて下地電極１４を形成し、この下地電極１４の表面に、めっき膜１５を形成する。

めっき膜１５は、バレルめっきによって形成される。バレル装置に、金属メディアと下地電極１４が形成された本体１とを投入し、回転させながら通電することにより、金属メディアを介して本体１の下地電極１４に電流が流れ、Ｎｉが析出してめっき膜１５が形成される。Ｎｉめっきには、例えば、パルスめっき法、さらに、時間スケジュール（デューティサイクル）を可変できパルスめっき法を用いる。

直流電界を通電するめっきでは、イオンの放電速度がその拡散速度よりも早いため、下地電極の表面へのイオンの供給が遅れ、結晶粒径の大きなめっき膜となりやすい。ここで、放電速度とは、負極側に置かれた金属板から溶解するイオンの供給速度のことである。拡散速度とは、溶解したイオンが還元されて析出する速度のことである。

これに対して、パルス電流を用いるパルスめっきは、イオンの放電速度と拡散速度から適度なオンタイムとオフタイムを設定できる。これによりめっき膜１５を形成する金属結晶の成長速度を制御することができる。その結果、めっき膜中に気孔１７を形成することができる。

パルスめっきにおいては、オンタイムを短く、オフタイムを長くすることにより、イオンの拡散を助け、拡散層の厚さを薄くできる。これにより金属結晶のサイズおよび気孔１７のサイズを制御することができる。

さらに、パルスめっきでは、直流電界でめっきを行う場合に比べ、本体１側あるいは下地電極１４側の表面のイオン濃度を高く保つことができる。こうして高い電流において結晶粒の小さいめっき膜を得ることができる。その結果、めっき膜１５中に径の小さい気孔１７を得ることができる。さらに、オンタイムの時間をめっき進行中に可変して設定することにより結晶粒の調整、気孔のサイズに加えて気孔１７の形状を調整することが可能となる。なお、直流電界を通電するめっきにおいても、めっき膜を形成する試料に所定の周期の振動を与えることによって、気孔１７を有するめっき膜１５を形成できる場合がある。

以上はコンデンサを例に説明したが、アクチュエータ、インダクタおよびフィルタの場合もそれぞれに適用されるセラミック層５用の材料および内部導体層７用の材料に応じて本開示のチップ型電子部品を作製することができる。

次に、本実施形態のモジュールを製造する際の一例を紹介する。まず、ガラスエポキシまたはセラミックスを基材とする配線基板２１を用意する。次に、配線基板２１の所定の位置にチップ型電子部品２０を載置する。次いで、半田ペーストなどの接合部材２３を用いてリフロー処理を行う。こうしてチップ型電子部品２０が配線基板２１の表面上に実装されたモジュールが得られる。

モジュールを製造する場合、配線基板２１の表面上にチップ型電子部品２０とともに、半導体素子およびＬＣ回路部品などを実装する際には、チップ型電子部品２０と同時にリフロー処理を行うことも可能であるが、各電子部品を交換するためにリペアを行うことを想定した場合には、電子部品の種類によって、リフロー温度を変化させる必要がある。こうした場合に、チップ型電子部品２０は複数回にわたって加熱、冷却という温度変化による負荷を受けることになる。本実施形態のチップ型電子部品２０は、こうした方法によって製造されるモジュールに適したものとなる。

以下、積層型のコンデンサを作製して本発明の効果を確認した。まず、セラミック層用の材料として誘電体粉末を調製した。誘電体粉末の原料粉末として、チタン酸バリウム粉末を用い、導体ペーストとしてＮｉを用い、交互に積層して、本体となる積層体を複数個有する母体積層体を形成した。この後、この母体積層体を、所定の寸法に切断して積層体を形成した。積層体における内部導体層の積層数は１４７層とした。

次に、作製した積層体を大気中にて脱脂した後、水素−窒素の混合ガス雰囲気にて酸素分圧が１０^−８Ｐａの条件にて１１４０℃で２時間の焼成を行い、本体を作製した。作製した本体のサイズは０６０３型で容量が２．２μＦに相当するものであった。マージン部の平均の厚みは２０μｍであった。ここで、マージン部とは、図１における端部１ｃを含む領域のことを言い、本体の積層方向の上面側および下面側のセラミック層の部分である。なお、チップ型電子部品の内部導体層の配置や形状によっては、下地電極が形成される本体の端面において静電容量を発現しない部分を含む場合がある。

次に、作製した本体に窒素雰囲気中（酸素分圧：１０^−６Ｐａ）、９００〜１０００℃で５時間の熱処理を行った。

次に、作製した本体にバレル研磨処理を行い、本体の端面に内部導体層の端を露出させた。

次に、バレル研磨した本体の端部に銅ペーストを塗布し、約８００℃、酸素分圧を１Ｐａ、最高温度の保持時間を０．２時間とする条件で加熱して下地電極を形成した。

次に、この下地電極の表面に、バレルめっき法により、表１の条件にて、表２に示すめっき膜およびカバーめっき膜（以下、めっき膜という。）を順に形成して積層型のコンデンサを作製した。なお、めっき膜の厚み（平均厚み）は、Ｎｉめっき膜およびＣｕめっき膜が４μｍになるようにめっきの時間を調整した。Ｓｎメッキ膜およびＡｕめっき膜については、それぞれ６μｍになるようにめっきの時間を調整した。

ここで、表１は、めっき条件を示したものである。表１における条件Ｂは通電するときに、同時にめっき槽に振動を与えるようにしたものである。この場合、振動はめっき槽の外側に接着したアクチュエータによって発生させた。表２は、試料毎のめっき膜の構成を示したものである。表３〜７は、表２に従って作製しためっき膜の性状（金属粒子の平均粒径、気孔の有無および平均径）を示すものである。表８は、作製したコンデンサについての特性を示すものである。

次に、作製した積層型のコンデンサのめっき膜について以下の評価を行った。

めっき膜中の気孔は電子顕微鏡を用いた観察により確認した。具体的には、まず、外部電極の表面に形成されためっき膜の上面から集束イオンビーム（ＦＩＢ）を照射して断面を露出させた。次に、その断面の顕微鏡写真（ＳＩＭ像：（×２万倍）を撮影した。気孔の有無を判定する場所としては、めっき膜の厚み方向および幅方向の中央部分とした。その面積は３０〜５０μｍ^２とした。気孔は、めっき膜の断面において、金属光沢が無く、黒く映っていた。

めっき膜の金属粒子の平均粒径、気孔の平均径は、インターセプト法により測定した。試料Ｎｏ．１〜４についての測定は、めっき膜の最表面から１μｍ（表面側部）、２μｍ、下地電極側の表面から１μｍ（下地電極側部）の位置において行った。この場合、めっき膜の最表面から２μｍの位置の値をめっき膜全体における気孔の平均径とした。金属粒子の平均粒径は、Ｎｉめっき膜について測定した。試料Ｎｏ．５〜４９の気孔の平均径は、めっき膜またはカバーめっき膜の最表面（下地電極とは反対側）から２μｍの位置にて測定した。

作製したコンデンサについて、まず、耐熱衝撃試験を行った。耐熱衝撃試験は、室温（２５℃）からの温度が３００℃（半田槽の温度：３２５℃設定）の場合、および３２５℃（半田槽の温度：３５０℃）の場合の２つの条件で行った。コンデンサは加温した半田槽中に、約１秒間浸漬させる条件とした。この後に外観を検査することによってクラックの有無を確認した。試料数はそれぞれ１００個とした。

また、コンデンサを、ガラスエポキシ製の配線基板に半田付けし、プレッシャークッカー試験（ＰＣＴ）装置に投入して１２５℃、８５％ＲＨの環境下で、２Ｖｄｃの直流電圧を印加しての湿中負荷試験を行った。７２時間後および１４４時間後に取り出し、コンデンサの抵抗値を測定し、１ＭΩ以下になった場合、故障と判定し、３００個中における故障数を評価した。

表８の結果から明らかなように、積層しためっき膜のうち、気孔を有するめっき膜を付与した外部電極を備えた試料（試料Ｎｏ．２〜４９）は、ΔＴ＝３００℃の条件での熱衝撃試験における不良が１００個中８個以下であったが、気孔を有しないめっき膜を付与した外部電極を備えた試料（試料Ｎｏ．１）では、ΔＴ＝３００℃の条件での熱衝撃試験における不良が１００個中１２個であった。

例えば、連続したバレルめっきで作製した試料Ｎｏ．２では、下地電極側の気孔の平均径が０．１６μｍであり、表面側部の気孔径が大きく、連通気孔が生成され、湿中負荷試験における故障が発生していたが、下地電極側部の気孔の平均径が０．１０μｍ以下である試料Ｎｏ．３、４では、下地電極側から表面側に向けて、金属粒子の平均径が小さくなり、これに伴い、気孔の平均径が下地電極側から表面側に向けて小さくなり、連通気孔の形成が抑制され、湿中負荷試験における故障が無かった。また、試料Ｎｏ．５〜４９についても湿中負荷試験での不良は確認されなかった。

また、試料Ｎｏ．２〜１１に示しているように、めっき膜を形成する際に、めっき膜およびカバーめっき膜の全てにパルスめっき方式または可変パルスめっき方式を適用した試料（試料Ｎｏ．８〜１１）は、少なくとも１層のめっき膜の形成に直流、連続方式の条件を適用した試料（試料Ｎｏ．２〜７）に比べて、熱衝撃試験での不良数が少なかった。この傾向は、試料Ｎｏ．１２〜４９においても同様の傾向を示した。作製した試料の中で、可変パルスめっき方式により形成しためっき膜は、最表面側から３μｍまでの範囲において、気孔が厚み方向に異なる位置に存在していた。また、試料Ｎｏ．４７〜４９におけるめっき膜に形成された気孔の形状は下地電極側が尖った形状を有しているものであった。

１・・・・・電子部品本体（本体）
１ｃ・・・・（本体の）端部
３・・・・・外部電極
５・・・・・セラミック絶縁体層
７・・・・・内部導体層
９・・・・・積層部
１１・・・・カバー層
１４・・・・下地電極
１５・・・・めっき膜
１５ａ・・・表面側部
１５ｂ・・・下地電極側部
１７・・・・気孔
１８・・・・カバーめっき膜
１８Ａ・・・第１カバーめっき膜
１８Ｂ・・・第２カバーめっき膜
２０・・・・チップ型電子部品
２１・・・・配線基板

Claims (13)

1. 内部導体層を有する電子部品本体と、該電子部品本体に設けられた外部電極とを備えており、該外部電極は、前記電子部品本体に設けられた下地電極と、該下地電極に設けられためっき膜とを有しているとともに、該めっき膜が気孔を有していることを特徴とするチップ型電子部品。
2. 前記めっき膜の気孔は、前記下地電極側の方が表面側よりも平均径が小さいことを特徴とする請求項１に記載のチップ型電子部品。
3. 前記下地電極側に位置する前記めっき膜の気孔は、平均径が０．１０μｍ以下であることを特徴とする請求項１または２に記載のチップ型電子部品。
4. 前記めっき膜は、平均厚みが１０μｍ以下であることを特徴とする請求項１乃至３のうちいずれかに記載のチップ型電子部品。
5. 前記めっき膜が、金属粒子の焼結体であるとともに、前記金属粒子の平均粒径は、前記表面側の方が前記下地電極側よりも小さいことを特徴とする請求項２乃至４のうちいずれかに記載のチップ型電子部品。
6. 前記下地電極側における前記金属粒子の平均粒径が、０．５μｍ以下であることを特徴とする請求項５に記載のチップ型電子部品。
7. 前記めっき膜の表面に、該めっき膜とは成分の異なるめっき膜をカバーめっき膜としてさらに１層以上有していることを特徴とする請求項１乃至６のうちいずれかに記載のチップ型電子部品。
8. 前記カバーめっき膜が気孔を有していることを特徴とする請求項７に記載のチップ型電子部品。
9. 前記カバーめっき膜が成分の異なる多層膜であり、該多層膜の全層に気孔を有していることを特徴とする請求項７または８に記載のチップ型電子部品。
10. 前記気孔は、前記めっき膜を厚み方向に見たときに、異なる位置に存在していることを特徴とする請求項１乃至９のうちいずれかに記載のチップ型電子部品。
11. 前記気孔は、前記下地電極側が尖った形状を有していることを特徴とする請求項１乃至１０のうちいずれかに記載のチップ型電子部品。
12. 前記めっき膜および前記カバーめっき膜が、Ｎｉめっき膜−Ｓｎめっき膜、Ｃｕめっき膜−Ｎｉめっき膜−Ｓｎめっき膜およびＮｉめっき膜−Ａｕめっき膜のうちのいずれかであることを特徴とする請求項７乃至１１のうちいずれかに記載のチップ型電子部品。
13. 配線基板の表面上にチップ型電子部品が実装されたモジュールであって、前記チップ型電子部品が請求項１乃至１２のうちいずれかに記載のチップ型電子部品であることを特徴とするモジュール。