JP5835357B2 - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP5835357B2
JP5835357B2 JP2013555214A JP2013555214A JP5835357B2 JP 5835357 B2 JP5835357 B2 JP 5835357B2 JP 2013555214 A JP2013555214 A JP 2013555214A JP 2013555214 A JP2013555214 A JP 2013555214A JP 5835357 B2 JP5835357 B2 JP 5835357B2
Authority
JP
Japan
Prior art keywords
plating film
plating
alloy particles
flaky
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013555214A
Other languages
English (en)
Other versions
JPWO2013111625A1 (ja
Inventor
斎藤 彰
彰 斎藤
小川 誠
誠 小川
章博 元木
章博 元木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013555214A priority Critical patent/JP5835357B2/ja
Publication of JPWO2013111625A1 publication Critical patent/JPWO2013111625A1/ja
Application granted granted Critical
Publication of JP5835357B2 publication Critical patent/JP5835357B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/615Microstructure of the layers, e.g. mixed structure
    • C25D5/617Crystalline layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/16Apparatus for electrolytic coating of small objects in bulk
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/12Electroplating: Baths therefor from solutions of nickel or cobalt
    • C25D3/14Electroplating: Baths therefor from solutions of nickel or cobalt from baths containing acetylenic or heterocyclic compounds
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/30Electroplating: Baths therefor from solutions of tin
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • C25D5/50After-treatment of electroplated surfaces by heat-treatment
    • C25D5/505After-treatment of electroplated surfaces by heat-treatment of electroplated tin coatings, e.g. by melting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/252Terminals the terminals being coated on the capacitive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Chemically Coating (AREA)

Description

この発明は、電子部品に関し、特に、Snめっき皮膜を有するたとえば積層セラミックコンデンサなどの電子部品及び該電子部品の製造方法に関する。
この発明の背景となる技術として、Snを主成分とする皮膜が形成された部材、皮膜形成方法およびはんだ処理方法が、たとえば国際公開第2006/134665号に開示されている(特許文献1参照)。
近年、環境保護の観点から、コネクタ用端子、半導体集積回路用のリードフレームなどに、従来施されていたSn−Pbはんだめっきに代わって、Pbを含まないSnを主成分とする金属めっきによって皮膜を形成することが検討されている。このようなPbを含まない皮膜は、ウィスカと呼ばれるSnのひげ状結晶が発生しやすくなる。ウィスカの長さは数μmから数十mmにおよび、隣接する電極間で電気的な短絡障害を起こすことがある。また、ウィスカが、皮膜から脱離して飛散すると、飛散したウィスカは、装置内外で短絡を引き起こす原因になる。
特許文献1に開示されている技術では、このようなウィスカの発生を抑制することができる皮膜を有する部材を提供することを目的として、特に、Snを主成分とする皮膜において、Snの結晶粒界に、SnとNiとの合金粒子を形成している。このようなSn−Ni合金粒子を形成すると、ウィスカの成長を抑制することができる。
国際公開第2006/134665号
ところが、特許文献1に開示されている皮膜では、業界の標準とされるJEDEC規格で定められている熱衝撃試験などを行った場合に、ウィスカの成長を十分に抑制することができないことが分かった。
そのため、Snめっき皮膜を有するたとえば積層セラミックコンデンサなどの電子部品において、ウィスカ抑制能を飛躍的に高めることが望まれる。
それゆえに、この発明の主たる目的は、ウィスカ抑制能を飛躍的に高めた電子部品及びその製造方法を提供することである。
この発明は、外部電極が形成された電子部品素子、外部電極上に形成されたNiめっき皮膜、およびNiめっき皮膜を覆うように形成されたSnめっき皮膜を有する電子部品において、Snめっき皮膜中にフレーク状のSn−Ni合金粒子が形成されており、フレーク状のSn−Ni合金粒子は、Niめっき皮膜側におけるSnめっき皮膜の面から、Snめっき皮膜の厚みの50%以下の範囲に存在し、かつ、Snめっき皮膜からSnを除去してフレーク状のSn−Ni合金粒子のみを残して、Snを除去して現れたフレーク状のSn−Ni合金粒子を有する面を平面視して観察した場合に、フレーク状のSn−Ni合金粒子の占める領域は、観察される面領域の15%〜60%の範囲にあることを特徴とする電子部品である。このような電子部品において、さらに、Ni3Sn4からなる金属間化合物層を有していてもよい。
さらに、この発明は、電子部品を製造するための方法であって、外部電極が形成された電子部品素子を準備する工程と、外部電極上にNiめっき皮膜を形成する工程と、Niめっき皮膜上に第1のSnめっき皮膜を形成する工程と、第1のSnめっき皮膜中にフレーク状のSn−Ni合金粒子を形成する工程と、フレーク状のSn−Ni合金粒子を有する第1のSnめっき皮膜上に第2のSnめっき皮膜を形成して、フレーク状のSn−Ni合金粒子を有する第1のSnめっき皮膜の厚みが、フレーク状のSn−Ni合金粒子を有する第1のSnめっき皮膜および第2のSnめっき皮膜から構成された全体のSnめっき皮膜の厚みの50%以下の範囲となるようにする工程とを含み、フレーク状のSn−Ni合金粒子を形成する工程において、第1のSnめっき皮膜からSnを除去してフレーク状のSn−Ni合金粒子のみを残して、Snを除去して現れたフレーク状のSn−Ni合金粒子を有する面を平面視して観察した場合に、フレーク状のSn−Ni合金粒子の占める領域が、観察される面領域の15%〜60%の範囲となるようにフレーク状のSn−Ni合金粒子が形成されることを特徴とする電子部品の製造方法である。このような電子部品の製造方法において、第2のSnめっき皮膜を形成する工程の後に、Niめっき皮膜と第1のSnめっき皮膜の間にNi3Sn4からなる金属間化合物層を形成する工程を含んでいてもよい。
この発明によれば、特にウィスカの生成長さの点において、ウィスカ抑制能が改善された電子部品を得ることができる。また、この説明の方法によれば、上記のウィスカ抑制能が改善された電子部品を製造することができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明にかかる電子部品の一例としての積層セラミックコンデンサを示す断面図解図である。 この発明にかかる電子部品の製造方法におけるめっき皮膜を施す工程の一例を示す。 実施例1の積層セラミックコンデンサにおいてSnめっき皮膜中のSnを溶解して剥離した後のめっき皮膜の表面の電子顕微鏡写真像である。 比較例1の積層セラミックコンデンサにおいてSnめっき皮膜中のSnを溶解して剥離した後のめっき皮膜の表面の電子顕微鏡写真像である。 比較例2の積層セラミックコンデンサにおいてSnめっき皮膜中のSnを溶解して剥離した後のめっき皮膜の表面の電子顕微鏡写真像である。 比較例3の積層セラミックコンデンサにおいてSnめっき皮膜中のSnを溶解して剥離した後のめっき皮膜の表面の電子顕微鏡写真像である。
図1は、この発明にかかる電子部品の一例としての積層セラミックコンデンサを示す断面図解図である。図1に示す積層セラミックコンデンサ10は、電子部品素子として、直方体状のセラミック素子12を含む。セラミック素子12は、誘電体としてたとえばチタン酸バリウム系の誘電体セラミックからなる多数のセラミック層14を含む。これらのセラミック層14は積層され、セラミック層14間には、たとえばNiからなる内部電極16aおよび16bが交互に形成される。この場合、内部電極16aは、一端部がセラミック素子12の一端部に延びて形成される。また、内部電極16bは、一端部がセラミック素子12の他端部に延びて形成される。さらに、内部電極16aおよび16bは、中間部および他端部がセラミック層14を介して重なり合うように形成される。したがって、このセラミック素子12は、内部にセラミック層14を介して複数の内部電極16aおよび16bが設けられた積層構造を有する。
セラミック素子12の一端面には、端子電極18aが内部電極16aに接続されるように形成される。同様に、セラミック素子12の他端面には、端子電極18bが内部電極16bに接続されるように形成される。これらの端子電極18a、18bは、積層セラミックコンデンサを回路基板などに取り付ける際に、はんだ付けに必要な最小限の厚みとなるように形成されることが好ましい。
端子電極18aは、たとえばCuからなる外部電極20aを含む。外部電極20aは、内部電極16aに接続されるように、セラミック素子12の一端面に形成される。同様に、端子電極18bは、たとえばCuからなる外部電極20bを含む。外部電極20bは、内部電極16bに接続されるように、セラミック素子12の他端面に形成される。
また、外部電極20aおよび20bの表面には、はんだ食われを防止するためにNiめっき皮膜22aおよび22bがそれぞれ形成される。
さらに、Niめっき皮膜22aおよび22bを覆うようにして、最外層となる皮膜として、はんだ付け性をよくするためにSnめっき皮膜24aおよび24bがそれぞれ形成される。これらのSnめっき皮膜24aおよび24bは、それぞれ、Sn多結晶構造を有し、Sn結晶粒界にSn−Ni合金粒子25がそれぞれ形成されている。この場合、Sn−Ni合金粒子25は、フレーク状の形状をなしている。フレーク状のSn−Ni合金粒子は、例えば合金中にSnが75〜85atm%含まれるものが挙げられる。さらに、Snめっき皮膜24aおよび24bにおいて、Sn結晶粒内にSn−Ni合金粒子25が形成されていてもよい。簡単のため、図1では、Sn−Ni合金粒子25は省略している。また、Niめっき皮膜22a、22bとSnめっき皮膜24a、24bとの界面には、Ni3Sn4からなる金属間化合物層26aおよび26bが形成される。ただし、金属間化合物層26aおよび26bは、必ずしも形成される必要はない。
ここで、上記フレーク状のSn−Ni合金粒子25が、Niめっき皮膜側におけるSnめっき皮膜24a、24bの面から、Snめっき皮膜24a、24bの厚みの何%の範囲まで存在するかを示す指標を「Sn−Ni合金粒子到達率(%)」と定義し、Snめっき皮膜からSnを除去してSn−Ni合金粒子25だけを残して、Snを除去して現れたフレーク状のSn−Ni合金粒子を有する面を平面視して観察した場合に、上記Sn−Ni合金粒子25の占める領域が、観察される面領域の何%であるかを示す指標を「Sn−Ni合金粒子被覆率(%)」と定義する。このとき、この発明に係る電子部品のSnめっき皮膜24a、24bは、Sn−Ni合金粒子到達率が50%以下であって、また、Sn−Ni合金粒子被覆率が15%〜60%の範囲内にあることを特徴とする。
図1に示す積層セラミックコンデンサ10は、上述のような構成である。
この発明は、上記フレーク状のSn−Ni合金粒子25のSnめっき皮膜における存在範囲、および、端子電極を平面視したときに上記フレーク状のSn−Ni合金粒子25が存在する割合が、ウィスカ抑制能に影響を及ぼすという発見に基づく。この積層セラミックコンデンサ10では、Snめっき皮膜24aおよび24bにおいて、Niめっき皮膜22aおよび22b側におけるSnめっき皮膜24aおよび24bの面からの上記フレーク状のSn−Ni合金粒子25の到達高さの、Snめっき皮膜24aおよび24bの厚みに対する割合、すなわち、Sn−Ni合金粒子到達率が、50%以下の範囲に限定される。また、Snめっき皮膜24aおよび24bにおいて、Snめっき皮膜からSnを除去してSn−Ni合金粒子25だけを残して、Snを除去して現れたフレーク状のSn−Ni合金粒子25を有する面を平面視して観察した場合に、上記フレーク状のSn−Ni合金粒子25が占める領域の観察される面領域に対する割合、すなわち、Sn−Ni合金粒子被覆率が、15%〜60%の範囲に限定される。このように、Sn−Ni合金粒子到達率、および、Sn−Ni合金粒子被覆率を限定することにより、ウィスカの生成長さの点において、ウィスカ抑制能は改善される。
また、図1に示す積層セラミックコンデンサ10では、最外層としてのSnめっき皮膜24aおよび24bが、それぞれ、Sn多結晶構造を有するとともに、Sn結晶粒界にフレーク状のSn−Ni合金粒子25が形成されているので、Sn結晶粒からSn結晶粒界へのSn原子の移動が妨げられ、ウィスカが発生したとしても、その成長が抑制される。特に、Sn結晶粒界だけでなく、Sn結晶粒内にもフレーク状のSn−Ni合金粒子25を形成されている場合、Snめっき皮膜中の圧縮応力が緩和され、ウィスカの発生する起点が分散され、ウィスカ発生のためのエネルギーが小さくなり、ウィスカ抑制能は、より一層高まる。
また、図1に示す積層セラミックコンデンサ10では、最外層であるSnめっき皮膜24aおよび24bがそれぞれSnで形成されているので、はんだ付け性が良好である。
さらに、図1に示す積層セラミックコンデンサ10では、上記フレーク状のSn−Ni合金粒子25が、Niめっき皮膜側におけるSnめっき皮膜の面から、Snめっき皮膜24aおよび24bの厚みの50%までの範囲にしか存在しないため、最外層であるSnめっき皮膜表面に酸化Niが生成されることはなく、このことは、はんだ濡れ性を良好に保つことにつながっている。
さらに、図1に示す積層セラミックコンデンサ10では、Niめっき皮膜22aおよび22bがそれぞれNiで形成されているので、はんだ食われを防止することができる。
さらに、図1に示す積層セラミックコンデンサ10では、Niめっき皮膜22a、22bおよびSnめっき皮膜24a、24bなどにPbが用いられていないので、環境保護の観点においても優れている。
次に、図1に示す積層セラミックコンデンサ10を製造するための積層セラミックコンデンサの製造方法の一例について説明する。
まず、セラミックグリーンシート、内部電極用導電性ペーストおよび外部電極用導電性ペーストを準備する。セラミックグリーンシートや各種導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
次に、セラミックグリーンシート上に、たとえば、スクリーン印刷などにより所定のパターンで内部電極用導電性ペーストを印刷し、内部電極パターンを形成する。
そして、内部電極パターンが印刷されていない外層用セラミックグリーンシートを所定枚数積層し、その上に内部電極パターンが印刷されたセラミックグリーンシートを順次積層し、その上に外層用セラミックグリーンシートを所定枚数積層することによって、マザー積層体を作製する。
それから、マザー積層体を静水圧プレスなどの手段により積層方向にプレスする。
そして、プレスしたマザー積層体を所定のサイズにカットし、生のセラミック積層体を切り出す。なお、このとき、バレル研磨などにより生のセラミック積層体の角部や稜部に丸みをつけてもよい。
それから、生のセラミック積層体を焼成する。この場合、焼成温度は、セラミック層14や内部電極16a、16bの材料にもよるが、900℃〜1300℃であることが好ましい。焼成後のセラミック積層体は、積層セラミックコンデンサ10のセラミック層14および内部電極16a、16bからなるセラミック素子12となる。
そして、焼成後のセラミック積層体の両端面に外部電極用導電性ペーストを塗布し、焼き付けることによって、端子電極18aおよび18bの外部電極20aおよび20bを形成する。
以上までは、積層セラミックコンデンサの製造方法における、積層セラミックコンデンサにめっきを施す前の一般的な製造工程の一例である。以下では、積層セラミックコンデンサの製造方法における外部電極にめっきを施す工程の一例に関して、図2を参照として説明する。ここで、以下の説明では、上述されたSnめっき皮膜24aおよび24bが、Niめっき皮膜上に形成された後述するフレーク状のSn−Ni合金粒子を有する第1のSnめっき皮膜28’aおよび28’bと、フレーク状のSn−Ni合金粒子を有する第1のSnめっき皮膜28’aおよび28’b上に形成された後述する第2のSnめっき皮膜30aおよび30bとから構成されることに留意されたい。
まず、図2(a)に示すように、第1の外部電極20aの表面および第2の外部電極20bの表面には、それぞれ、Niめっきを施すことによって、Niめっき皮膜22aおよび22bを形成する。
そして、図2(b)に示すように、Niめっき皮膜22aおよび22bの表面には、それぞれ、Snからなる金属めっきを施すことによって、第1のSnめっき皮膜28aおよび28bを形成する。
さらに、比較的低温で長時間熱処理を行うことによって、図2(c)に示すように、第1のSnめっき皮膜28aおよび28b中にフレーク状のSn−Ni合金粒子25を形成することによって、フレーク状のSn−Ni合金粒子を有する第1のSnめっき皮膜28’aおよび28’bを形成する。フレーク状のSn−Ni合金粒子を有する第1のSnめっき皮膜28’aおよび28’bの厚みは、フレーク状のSn−Ni合金粒子を有する第1のSnめっき皮膜28’aおよび28’bと、後述する第2のSnめっき皮膜30aおよび30bとから構成される全体のSnめっき皮膜24aおよび24bの狙いの厚みの50%以下となるようにする。
さらに、図2(d)に示すように、フレーク状のSn−Ni合金粒子を有する第1のSnめっき皮膜28’aおよび28’bの表面には、それぞれ、Snからなる金属めっきを施すことによって、第2のSnめっき皮膜30aおよび30bを形成する。この第2のSnめっき皮膜30aおよび30bには、フレーク状のSn−Ni合金粒子25が形成されない。
ここで、第1のSnめっき皮膜および第2のSnめっき皮膜は、それぞれ複数回のSnめっき処理によって形成されてもよい。この場合、複数回のSnめっき処理により、第1のSnめっき皮膜28aおよび28bを形成した後に、フレーク状のSn−Ni合金粒子25が形成される。
任意で、図2(e)に示すように、Niめっき皮膜22a、22bおよびSnめっき皮膜24a、24bが形成されたセラミック素子12を比較的高温で短時間熱処理することにより、Niめっき皮膜22a、22bとSnめっき皮膜24a、24bとの界面にNi3Sn4からなる金属間化合物層26aおよび26bを形成する。
上述のようにして、図1に示す積層セラミックコンデンサ10が製造される。
図2を参照にして説明された上述の方法では、上述されたSnめっき皮膜24aおよび24bを、フレーク状のSn−Ni合金粒子を有する第1のSnめっき皮膜28’aおよび28’bを形成する工程と、フレーク状のSn−Ni合金粒子25を有さない第2のSnめっき皮膜30aおよび30bを形成する工程に分けて形成している。そのことにより、フレーク状のSn−Ni合金粒子25が存在するSnめっき皮膜の厚み方向の範囲を調整することが可能である。特に、Sn−Ni合金粒子を有する第1のSnめっき皮膜28’aおよび28’bの厚みを全体のSnめっき皮膜24aおよび24bの厚みの50%以下となるようにすることで、図1に示す積層セラミックコンデンサ10が有する目的のSnめっき皮膜が形成できる。
(実験例)
実験例では、以下に示す実施例1、比較例1、比較例2および比較例3の積層セラミックコンデンサを製造し、それらの積層セラミックコンデンサのめっき皮膜におけるウィスカを評価した。
(実施例1)
実施例1では、上述の方法で図1に示す積層セラミックコンデンサ10を製造した。積層セラミックコンデンサの製造方法における外部電極にめっきを施す工程は、具体的には、以下の工程とした。
1.被めっき物の準備
2.電解Niめっき処理(Niめっき皮膜22a、22bの形成)
3.電解Snめっき処理(第1のSnめっき皮膜28a、28bの形成)
4.乾燥
5.フレーク状のSn−Ni合金粒子25の形成(フレーク状のSn−Ni合金粒子を有する第1のSnめっき皮膜28’a、28’bの形成)
6.電解Snめっき処理(第2のSnめっき皮膜30a、30bの形成)
7.乾燥
8.Ni3Sn4からなる金属間化合物層26a、26bの形成(任意)
以下、各工程について説明する。
(工程1:被めっき物の準備)
被めっき物である積層セラミックコンデンサの外形寸法は、長さ2.0mm、幅1.25mm、高さ1.25mmとした。また、セラミック層14(誘電体セラミック)として、チタン酸バリウム系誘電体セラミックを用いた。さらに、内部電極16a、16bの材料としてNiを用いた。さらに、外部電極20a、20bの材料としてCuを用いた。
(工程2:電解Niめっき処理(Niめっき皮膜22a、22bの形成))
工程2では、電解Niめっき処理により、Niめっき皮膜22a、22bを形成した(図2(a)参照)。めっき装置として、回転バレルを用いた。Niめっき浴には、硫酸ニッケル240g/L、塩化ニッケル45g/L、ホウ酸30g/L、1,5−ナフタレン・ジスルホン酸ナトリウム8g/L、ゼラチン0.008g/L、pHを4.8、温度を55℃としたものを用いた。電流密度Dkは、3.0A/dm2とした。Niめっき皮膜の厚みは、3.0μmとなるように時間を制御して、Niめっきを施した。
(工程3:電解Snめっき処理(第1のSnめっき皮膜28a、28bの形成))
工程3では、電解Snめっき処理により、Niめっき皮膜22a、22b上に第1のSnめっき皮膜28a、28bを形成した(図2(b)参照)。めっき装置として、工程2と同様、回転バレルを用いた。Snめっき浴には、金属塩として硫酸錫、錯化剤としてクエン酸、光沢剤として4級アンモニウム塩またはアルキルベタインを含む界面活性剤のいずれかまたは双方、を添加した弱酸性のSnめっき浴(クエン酸系弱酸性浴)を用いた。電流密度Dkは、0.5A/dm2とした。第1のSnめっき皮膜28a、28bの厚みは、全体のSnめっき皮膜24a、24bが狙いとする厚み4.0μmの50%以下である1.5μmとなるように時間を制御して、Snめっきを施した。
(工程4:乾燥)
工程4では、80℃、15分間空気中にて乾燥させた。
(工程5:フレーク状のSn−Ni合金粒子25の形成(フレーク状のSn−Ni合金粒子を有する第1のSnめっき皮膜28’a、28’bの形成))
次に、第1のSnめっき皮膜28a、28b中にフレーク状のSn−Ni合金粒子25を形成するために、90℃で12時間熱処理を施した。熱処理は、大気雰囲気中で行なったが、窒素雰囲気中あるいは真空雰囲気中で行なってもよい。この処理により、第1のSnめっき皮膜28a、28bは、フレーク状のSn−Ni合金粒子を有する第1のSnめっき皮膜28’a、28’bとなった(図2(c)参照)。
(工程6:電解Snめっき処理(第2のSnめっき皮膜30a、30bの形成))
工程6では、電解Snめっき処理により、フレーク状のSn−Ni合金粒子を有する第1のSnめっき皮膜28’a、28’b上に第2のSnめっき皮膜30a、30bを形成した(図2(d)参照)。めっき装置として、工程2および工程3と同様、回転バレルを用いた。Snめっき浴には、工程3と同様のSnめっき浴(クエン酸系弱酸性浴)を用いた。電流密度Dkも、工程3と同様の0.5A/dm2とした。第2のSnめっき皮膜30a、30bの厚みは、全体のSnめっき皮膜24a、24bが狙いとする厚み4.0μmの50%以上である2.5μmとなるように時間を制御して、Snめっきを施した。
(工程7:乾燥)
工程7では、工程4と同様、80℃、15分間空気中にて乾燥させた。
(工程8:Ni3Sn4からなる金属間化合物層26a、26bの形成)
最後に、150℃で10分間熱処理を行い、Niめっき皮膜22a、22bとフレーク状のSn−Ni合金粒子を有する第1のSnめっき皮膜28’a、28’bとの界面に、Ni3Sn4からなる金属間化合物層26aおよび26bを形成した(図2(e)参照)。なお、各めっき処理後には、純水による洗浄を行った。
(比較例1)
比較例1は、上記工程6及び工程7がない点で実施例1とは大きく異なる。すなわち、比較例1では、第2のSnめっき皮膜30a、30bを形成する工程がなく、フレーク状のSn−Ni合金粒子を有する第1のSnめっき皮膜28’a、28’bのみが存在するようにした。また、比較例1は、工程3において、第1のSnめっき皮膜28a、28bの厚みが1.5μmではなく、4.0μmとなるように時間を制御して、Snめっきを施している点でも、実施例1と異なる。なお、比較例1のSnめっき皮膜の狙いの厚みは、実施例1の全体のSnめっき皮膜24aおよび24bの狙いの厚みと同じである4.0μmである。これらの点以外は、実施例1と同様の工程とした。
(比較例2)
比較例2では、比較例1と同様の工程でめっき皮膜が形成されたが、比較例1とは、工程5でのフレーク状のSn−Ni合金粒子25を形成するための熱処理の時間が異なる。比較例1での工程5での熱処理時間は、実施例1と同様、12時間であったが、比較例2では、6時間とした。他の工程は、比較例1と同じとした。
(比較例3)
比較例3もまた、比較例2と同様、工程5でのフレーク状のSn−Ni合金粒子25を形成するための熱処理の時間において、実施例1及び比較例1と異なる。比較例3での工程5での熱処理時間は、90時間とした。他の工程は、比較例1と同じとした。
次に、実施例1、比較例1、比較例2および比較例3の各積層セラミックコンデンサについて、以下に示すJEDEC規格に準拠して皮膜中のウィスカをウィスカ長さに関して評価した。
・試料数(n数):3ロット×6個/ロット=18個
・試験条件:最低温度として−55℃(+0/−10)、最高温度として85℃(+10/−0)、各温度で10分間保持し、気相式で、1500サイクルの熱衝撃を与える。
・観察方法:走査型電子顕微鏡(SEM)を用いて1000倍の電子顕微鏡写真像で行う。
図3〜図6には、それぞれ、実施例1、比較例1、比較例2および比較例3の積層セラミックコンデンサにおいてSnめっき皮膜中のSnを溶解して剥離した後のめっき皮膜の表面の電子顕微鏡写真像を示した。また、実施例1、比較例1、比較例2および比較例3に関して得られたSn−Ni合金粒子被覆率、Sn−Ni合金粒子到達率およびウィスカの最大長さを表1に示した。ここで、たとえば図3におけるSn−Ni合金粒子被覆率は、図3の写真像で観察された面領域に対する、フレーク状のSn−Ni合金粒子25が占める領域の割合である。
Figure 0005835357
その結果、Sn−Ni合金粒子被覆率は、実施例1のみが15%〜60%の範囲にあり、Sn−Ni合金粒子到達率は、実施例1、比較例2および比較例3において、50%以下であった。ウィスカの最大長さを比較すると、比較例1、比較例2および比較例3が20μm以上であるのに対して、実施例1は5μmと最も良好であった。
このように、実施例1と比較例1の結果から、Sn−Ni合金粒子25を形成するための熱処理の時間が同じであるが、Sn−Ni合金粒子25のSnめっき皮膜24a、24bにおける存在範囲が異なることが分かり、本発明に係る製造方法によって、Sn−Ni合金粒子到達率を50%以下に保ちながら、Sn−Ni合金粒子被覆率が15%〜60%の範囲になることを可能にしていることが分かる。また、各ウィスカの最大長さを比較すると、Sn−Ni合金粒子到達率が50%以下であって、かつ、Sn−Ni合金粒子被覆率が15%〜60%の範囲にある実施例1では、ウィスカ長さの点でウィスカ抑制能が改善されていることが確認される。
なお、Niめっき皮膜22a、22bのそれぞれの厚さについては、下地の外部電極20a、20bを被覆できていれば、ウィスカへの影響はないことが確認されており、1μm以上の厚みであれば適用可能である。
上述の実施形態では、誘電体としてチタン酸バリウム系の誘電体セラミックが用いられているが、その代わりにたとえばチタン酸カルシウム系、チタン酸ストロンチウム系、ジルコン酸カルシウム系の誘電体セラミックが用いられてもよい。また、セラミック層14のセラミック材料としては、たとえばMn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、希土類化合物などの副成分が添加されたものが用いられてもよい。
上述の実施形態では、内部電極としてNiが用いられているが、その代わりにたとえばCu、Ag、Pd、Ag−Pd合金、Auなどが用いられてもよい。
上述の実施形態では、外部電極としてCuが用いられているが、その代わりにたとえばAg、Ag/Pdからなる群から選ばれる1種の金属、または、当該金属を含む合金が用いられてもよい。
この発明にかかる電子部品は、特に、たとえば高密度実装される積層セラミックコンデンサなどの電子部品に好適に用いられる。
10 積層セラミックコンデンサ
12 セラミック素子
14 セラミック層
16a、16b 内部電極
18a、18b 端子電極
20a、20b 外部電極
22a、22b Niめっき皮膜
24a、24b Snめっき皮膜
25 フレーク状のSn−Ni合金粒子
26a、26b 金属間化合物層
28a、28b 第1のSnめっき皮膜
28’a、28’b フレーク状のSn−Ni合金粒子を有する第1のSnめっき皮膜
30a、30b 第2のSnめっき皮膜

Claims (4)

  1. 外部電極が形成された電子部品素子、前記外部電極上に形成されたNiめっき皮膜、および前記Niめっき皮膜を覆うように形成されたSnめっき皮膜を有する電子部品において、
    前記Snめっき皮膜中にフレーク状のSn−Ni合金粒子が形成されており、
    前記フレーク状のSn−Ni合金粒子は、前記Niめっき皮膜側における前記Snめっき皮膜の面から、前記Snめっき皮膜の厚みの50%以下の範囲に存在し、かつ、
    前記Snめっき皮膜からSnを除去して前記フレーク状のSn−Ni合金粒子のみを残して、Snを除去して現れた前記フレーク状のSn−Ni合金粒子を有する面を平面視して観察した場合に、前記フレーク状のSn−Ni合金粒子の占める領域は、観察される面領域の15%〜60%の範囲にあること、を特徴とする、電子部品。
  2. さらに、前記Niめっき皮膜と前記Snめっき皮膜との間に形成されるNi3Sn4からなる金属間化合物層を含む、請求項1に記載の電子部品。
  3. 電子部品を製造するための方法であって、
    外部電極が形成された電子部品素子を準備する工程と、
    前記外部電極上にNiめっき皮膜を形成する工程と、
    前記Niめっき皮膜上に第1のSnめっき皮膜を形成する工程と、
    前記第1のSnめっき皮膜中にフレーク状のSn−Ni合金粒子を形成する工程と、
    前記フレーク状のSn−Ni合金粒子を有する前記第1のSnめっき皮膜上に第2のSnめっき皮膜を形成して、前記フレーク状のSn−Ni合金粒子を有する前記第1のSnめっき皮膜の厚みが、前記フレーク状のSn−Ni合金粒子を有する前記第1のSnめっき皮膜および前記第2のSnめっき皮膜から構成された全体のSnめっき皮膜の厚みの50%以下の範囲となるようにする工程とを含み、
    前記フレーク状のSn−Ni合金粒子を形成する工程において、
    前記第1のSnめっき皮膜からSnを除去して前記フレーク状のSn−Ni合金粒子のみを残して、Snを除去して現れた前記フレーク状のSn−Ni合金粒子を有する面を平面視して観察した場合に、前記フレーク状のSn−Ni合金粒子の占める領域が、観察される面領域の15%〜60%の範囲となるように前記フレーク状のSn−Ni合金粒子が形成されることを特徴とする、電子部品の製造方法。
  4. 前記第2のSnめっき皮膜を形成する工程の後に、前記Niめっき皮膜と前記第1のSnめっき皮膜の間にNi3Sn4からなる金属間化合物層を形成する工程を含む、請求項3に記載の電子部品の製造方法。
JP2013555214A 2012-01-23 2013-01-11 電子部品及びその製造方法 Active JP5835357B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013555214A JP5835357B2 (ja) 2012-01-23 2013-01-11 電子部品及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012010761 2012-01-23
JP2012010761 2012-01-23
JP2013555214A JP5835357B2 (ja) 2012-01-23 2013-01-11 電子部品及びその製造方法
PCT/JP2013/050388 WO2013111625A1 (ja) 2012-01-23 2013-01-11 電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2013111625A1 JPWO2013111625A1 (ja) 2015-05-11
JP5835357B2 true JP5835357B2 (ja) 2015-12-24

Family

ID=48873347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013555214A Active JP5835357B2 (ja) 2012-01-23 2013-01-11 電子部品及びその製造方法

Country Status (5)

Country Link
US (1) US9437365B2 (ja)
JP (1) JP5835357B2 (ja)
KR (1) KR101635133B1 (ja)
CN (1) CN104093888B (ja)
WO (1) WO2013111625A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102538893B1 (ko) * 2018-09-06 2023-06-01 삼성전기주식회사 적층 세라믹 커패시터

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6201900B2 (ja) * 2013-08-20 2017-09-27 株式会社村田製作所 セラミック電子部品
JP6524734B2 (ja) 2015-03-19 2019-06-05 株式会社村田製作所 電子部品およびこれを備えた電子部品連
JP6705641B2 (ja) * 2015-11-10 2020-06-03 ローム株式会社 固体電解コンデンサ
JP6809865B2 (ja) 2016-10-17 2021-01-06 太陽誘電株式会社 セラミック電子部品及びその製造方法
CN112908693B (zh) * 2016-12-01 2022-10-21 株式会社村田制作所 芯片型电子部件
KR101922879B1 (ko) * 2017-04-04 2018-11-29 삼성전기 주식회사 적층형 커패시터
US10770230B2 (en) * 2017-07-04 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
KR101912291B1 (ko) * 2017-10-25 2018-10-29 삼성전기 주식회사 인덕터
KR102142519B1 (ko) 2018-06-29 2020-08-07 삼성전기주식회사 적층 세라믹 커패시터
KR102105057B1 (ko) * 2018-08-16 2020-04-27 삼성전기주식회사 적층 세라믹 전자부품
JP7437871B2 (ja) * 2018-08-23 2024-02-26 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102166129B1 (ko) * 2018-09-06 2020-10-15 삼성전기주식회사 적층 세라믹 커패시터
KR102099775B1 (ko) * 2018-09-06 2020-04-10 삼성전기주식회사 적층 세라믹 커패시터
KR20190121210A (ko) * 2018-10-17 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP7196732B2 (ja) * 2019-03-28 2022-12-27 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2020174110A (ja) * 2019-04-10 2020-10-22 太陽誘電株式会社 積層セラミック電子部品及び回路基板
JP7270968B2 (ja) * 2019-05-21 2023-05-11 オリエンタル鍍金株式会社 めっき積層体の製造方法及びめっき積層体
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7188356B2 (ja) 2019-10-25 2022-12-13 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法
JP7380291B2 (ja) * 2020-02-13 2023-11-15 Tdk株式会社 電子部品
JP7230867B2 (ja) * 2020-03-02 2023-03-01 株式会社村田製作所 セラミック電子部品の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5472468A (en) * 1977-11-21 1979-06-09 Nitto Electric Ind Co Printing circuit substrate with resistance
JPH0766075A (ja) * 1993-08-30 1995-03-10 Mitsubishi Materials Corp チップ型電子部品
JP3630056B2 (ja) * 2000-01-26 2005-03-16 株式会社村田製作所 チップ型電子部品及びチップ型コンデンサ
JP2001230151A (ja) * 2000-02-16 2001-08-24 Matsushita Electric Ind Co Ltd リードレスチップ部品
JP3475910B2 (ja) * 2000-05-24 2003-12-10 株式会社村田製作所 電子部品、電子部品の製造方法および回路基板
JP4649847B2 (ja) * 2004-02-25 2011-03-16 株式会社村田製作所 チップ型電子部品
JP4544896B2 (ja) * 2004-04-01 2010-09-15 京セラ株式会社 電子部品
JP5101798B2 (ja) * 2005-02-14 2012-12-19 東洋鋼鈑株式会社 表面処理Al板
JP5059292B2 (ja) * 2005-03-08 2012-10-24 株式会社神戸製鋼所 ウイスカー発生抑制に優れたSn合金めっき
CN101203627B (zh) 2005-06-17 2010-09-08 富士通株式会社 形成有以锡作为主成分的被膜的构件、被膜形成方法以及锡焊处理方法
CN1844479A (zh) * 2006-03-21 2006-10-11 无锡新大中钢铁有限公司 一种二次合金化电镀镍锡钢板、带及其制造方法
WO2008072418A1 (ja) * 2006-12-13 2008-06-19 Nikko Fuji Electronics Co., Ltd. オス端子及びその製造方法
JP5025387B2 (ja) * 2007-08-24 2012-09-12 株式会社神戸製鋼所 接続部品用導電材料及びその製造方法
JP2009141292A (ja) * 2007-12-11 2009-06-25 Taiyo Kagaku Kogyo Kk 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法
JP5897247B2 (ja) * 2009-10-22 2016-03-30 Tdk株式会社 電子部品及び電子部品の製造方法
CN102115899B (zh) * 2010-01-05 2015-06-03 北京中科三环高技术股份有限公司 用于锡镍合金镀液和采用该镀液对钕铁硼永磁材料进行电镀的方法
JP2012237033A (ja) * 2011-05-11 2012-12-06 Murata Mfg Co Ltd 電子部品
JP5516501B2 (ja) * 2011-05-13 2014-06-11 株式会社村田製作所 電子部品
JP2012253292A (ja) * 2011-06-07 2012-12-20 Murata Mfg Co Ltd 電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102538893B1 (ko) * 2018-09-06 2023-06-01 삼성전기주식회사 적층 세라믹 커패시터

Also Published As

Publication number Publication date
KR101635133B1 (ko) 2016-06-30
KR20140106733A (ko) 2014-09-03
JPWO2013111625A1 (ja) 2015-05-11
CN104093888A (zh) 2014-10-08
WO2013111625A1 (ja) 2013-08-01
US9437365B2 (en) 2016-09-06
US20140321025A1 (en) 2014-10-30
CN104093888B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
JP5835357B2 (ja) 電子部品及びその製造方法
JP5516501B2 (ja) 電子部品
USRE49747E1 (en) Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component embedded therein
US9773611B2 (en) Chip electronic component and manufacturing method thereof
JP2012237033A (ja) 電子部品
JP6015779B2 (ja) セラミック電子部品およびその製造方法
US8520362B2 (en) Laminated ceramic electronic component and manufacturing method therefor
JP2012253292A (ja) 電子部品
JP6274044B2 (ja) セラミック電子部品
JP6020503B2 (ja) 積層セラミック電子部品
JP6252393B2 (ja) セラミック電子部品およびその製造方法
JP2006339536A (ja) 電子部品および電子部品の製造方法
JP2022008697A (ja) 積層セラミック電子部品及びその実装基板
JP2011108966A (ja) 積層電子部品
JP2009295602A (ja) 積層型電子部品、および積層型電子部品の製造方法。
JP2006186316A (ja) セラミック電子部品及び積層セラミックコンデンサ
JP5471686B2 (ja) 積層型セラミック電子部品の製造方法
JP5245611B2 (ja) 積層セラミック電子部品およびその製造方法
JP6746321B2 (ja) Ni粉末、Ni粉末の製造方法、内部電極ペースト及び電子部品
JP4548471B2 (ja) コンデンサアレイおよびその製造方法
US8630082B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2013149886A (ja) 電子部品の製造方法
JP2006332572A (ja) 積層セラミックコンデンサの製法および積層セラミックコンデンサ
JP2015048531A (ja) 金属粉末の製造方法及び積層セラミック電子部品

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151019

R150 Certificate of patent or registration of utility model

Ref document number: 5835357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150