WO2013111625A1 - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
WO2013111625A1
WO2013111625A1 PCT/JP2013/050388 JP2013050388W WO2013111625A1 WO 2013111625 A1 WO2013111625 A1 WO 2013111625A1 JP 2013050388 W JP2013050388 W JP 2013050388W WO 2013111625 A1 WO2013111625 A1 WO 2013111625A1
Authority
WO
WIPO (PCT)
Prior art keywords
plating film
plating
alloy particles
flaky
electronic component
Prior art date
Application number
PCT/JP2013/050388
Other languages
English (en)
French (fr)
Inventor
斎藤　彰
小川　誠
章博 元木
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201380006391.1A priority Critical patent/CN104093888B/zh
Priority to JP2013555214A priority patent/JP5835357B2/ja
Priority to KR1020147020491A priority patent/KR101635133B1/ko
Publication of WO2013111625A1 publication Critical patent/WO2013111625A1/ja
Priority to US14/324,325 priority patent/US9437365B2/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/16—Apparatus for electrolytic coating of small objects in bulk
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C25D3/14—Electroplating: Baths therefor from solutions of nickel or cobalt from baths containing acetylenic or heterocyclic compounds
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/30—Electroplating: Baths therefor from solutions of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C25D5/505—After-treatment of electroplated surfaces by heat-treatment of electroplated tin coatings, e.g. by melting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to an electronic component, and more particularly to an electronic component having a Sn plating film, such as a multilayer ceramic capacitor, and a method for manufacturing the electronic component.
  • a member on which a film mainly composed of Sn, a film forming method, and a soldering method are disclosed in, for example, International Publication No. 2006/134665 (see Patent Document 1). .
  • the film is formed by metal plating mainly containing Sn containing no Pb. Is being considered.
  • Such a film containing no Pb is liable to generate Sn whisker crystals called whiskers.
  • the length of the whisker ranges from several ⁇ m to several tens of mm, and an electrical short circuit failure may occur between adjacent electrodes.
  • Patent Document 1 shows that whisker growth cannot be sufficiently suppressed when a thermal shock test or the like defined in the JEDEC standard, which is an industry standard, is performed. It was.
  • a main object of the present invention is to provide an electronic component having a greatly improved whisker suppressing ability and a manufacturing method thereof.
  • the present invention relates to an electronic component element having an external electrode formed thereon, an Ni plating film formed on the external electrode, and an electronic component having an Sn plating film formed so as to cover the Ni plating film. Flaked Sn-Ni alloy particles are formed, and the flake-shaped Sn-Ni alloy particles are present in the range of 50% or less of the thickness of the Sn plating film from the surface of the Sn plating film on the Ni plating film side. In addition, Sn was removed from the Sn plating film, leaving only the flaky Sn—Ni alloy particles, and the surface having the flaky Sn—Ni alloy particles appeared after removing Sn was observed in plan view.
  • the area occupied by the flaky Sn—Ni alloy particles is an electronic component characterized in that it is in the range of 15% to 60% of the observed surface area.
  • Such an electronic component may further include an intermetallic compound layer made of Ni 3 Sn 4 .
  • the present invention is a method for manufacturing an electronic component, the step of preparing an electronic component element on which an external electrode is formed, the step of forming a Ni plating film on the external electrode, and the Ni plating film A step of forming a first Sn plating film, a step of forming flaky Sn—Ni alloy particles in the first Sn plating film, and a first Sn plating having flaky Sn—Ni alloy particles.
  • a second Sn plating film is formed on the film, and the first Sn plating film having flaky Sn—Ni alloy particles has a thickness of the first Sn plating film having flaky Sn—Ni alloy particles.
  • a step of forming an intermetallic compound layer made of Ni 3 Sn 4 between the Ni plating film and the first Sn plating film. May be included.
  • the present invention it is possible to obtain an electronic component with improved whisker suppression ability, particularly in terms of whisker generation length. Moreover, according to the method of this description, the electronic component with which the said whisker suppression ability was improved can be manufactured.
  • FIG. 1 is a cross-sectional view showing a multilayer ceramic capacitor as an example of an electronic component according to the present invention. An example of the process of giving the plating film in the manufacturing method of the electronic component concerning this invention is shown.
  • 4 is an electron micrograph image of the surface of the plating film after dissolving and peeling Sn in the Sn plating film in the multilayer ceramic capacitor of Example 1.
  • FIG. 4 is an electron micrograph image of the surface of a plating film after dissolving and peeling Sn in the Sn plating film in the multilayer ceramic capacitor of Comparative Example 1.
  • FIG. It is an electron micrograph image of the surface of the plating film after dissolving and peeling Sn in the Sn plating film in the multilayer ceramic capacitor of Comparative Example 2.
  • It is an electron micrograph image of the surface of the plating film after dissolving and peeling Sn in the Sn plating film in the multilayer ceramic capacitor of Comparative Example 3.
  • FIG. 1 is a schematic cross-sectional view showing a multilayer ceramic capacitor as an example of an electronic component according to the present invention.
  • a multilayer ceramic capacitor 10 shown in FIG. 1 includes a rectangular parallelepiped ceramic element 12 as an electronic component element.
  • the ceramic element 12 includes a number of ceramic layers 14 made of, for example, a barium titanate dielectric ceramic as a dielectric. These ceramic layers 14 are laminated, and internal electrodes 16 a and 16 b made of, for example, Ni are alternately formed between the ceramic layers 14.
  • the internal electrode 16 a is formed with one end extending to one end of the ceramic element 12.
  • the internal electrode 16b is formed with one end extending to the other end of the ceramic element 12.
  • the internal electrodes 16 a and 16 b are formed so that the intermediate portion and the other end portion overlap with each other via the ceramic layer 14. Therefore, the ceramic element 12 has a laminated structure in which a plurality of internal electrodes 16 a and 16 b are provided via the ceramic layer 14.
  • the terminal electrode 18a is formed on one end face of the ceramic element 12 so as to be connected to the internal electrode 16a.
  • the terminal electrode 18b is formed on the other end surface of the ceramic element 12 so as to be connected to the internal electrode 16b.
  • These terminal electrodes 18a and 18b are preferably formed to have a minimum thickness necessary for soldering when the multilayer ceramic capacitor is attached to a circuit board or the like.
  • the terminal electrode 18a includes an external electrode 20a made of Cu, for example.
  • the external electrode 20a is formed on one end surface of the ceramic element 12 so as to be connected to the internal electrode 16a.
  • terminal electrode 18b includes an external electrode 20b made of Cu, for example.
  • the external electrode 20b is formed on the other end surface of the ceramic element 12 so as to be connected to the internal electrode 16b.
  • Ni plating films 22a and 22b are formed on the surfaces of the external electrodes 20a and 20b, respectively, in order to prevent solder erosion.
  • Sn plating films 24a and 24b are respectively formed so as to cover the Ni plating films 22a and 22b and improve the solderability as the outermost film.
  • Each of these Sn plating films 24a and 24b has a Sn polycrystalline structure, and Sn—Ni alloy particles 25 are formed at Sn crystal grain boundaries.
  • the Sn—Ni alloy particles 25 have a flake shape. Examples of the flaky Sn—Ni alloy particles include those containing 75 to 85 atm% of Sn in the alloy.
  • Sn—Ni alloy particles 25 may be formed in the Sn crystal grains. For simplicity, the Sn—Ni alloy particles 25 are omitted in FIG.
  • intermetallic compound layers 26a and 26b made of Ni 3 Sn 4 are formed at the interfaces between the Ni plating films 22a and 22b and the Sn plating films 24a and 24b.
  • the intermetallic compound layers 26a and 26b are not necessarily formed.
  • an index showing how many percent of the thickness of the Sn plating films 24a and 24b is present from the surface of the Sn plating films 24a and 24b on the Ni plating film side. Is defined as “Sn—Ni alloy particle arrival rate (%)”, Sn is removed from the Sn plating film, leaving only the Sn—Ni alloy particles 25, and flaky Sn—Ni appearing by removing Sn.
  • Sn—Ni alloy particle coverage is “Sn—Ni alloy particle coverage”. (%) ”.
  • the Sn plating films 24a and 24b of the electronic component according to the present invention have a Sn—Ni alloy particle reach rate of 50% or less and a Sn—Ni alloy particle coverage of 15% to 60%. It is characterized by being inside.
  • the multilayer ceramic capacitor 10 shown in FIG. 1 is configured as described above.
  • the presence range of the flaky Sn—Ni alloy particles 25 in the Sn plating film and the ratio of the flaky Sn—Ni alloy particles 25 when the terminal electrode is viewed in plan are suppressed by whisker. Based on the discovery that it affects performance.
  • the Sn plating films 24a and 24b have Sn reaching the height of the flake-shaped Sn—Ni alloy particles 25 from the surfaces of the Sn plating films 24a and 24b on the Ni plating films 22a and 22b side.
  • the ratio of the plating films 24a and 24b to the thickness, that is, the reach rate of the Sn—Ni alloy particles is limited to a range of 50% or less.
  • the surface having the flaky Sn—Ni alloy particles 25 appearing by removing Sn is obtained by removing Sn from the Sn plating film and leaving only the Sn—Ni alloy particles 25.
  • the ratio of the area occupied by the flaky Sn—Ni alloy particles 25 to the observed surface area, that is, the Sn—Ni alloy particle coverage is in the range of 15% to 60%. Limited.
  • whisker suppression ability is improved in terms of whisker generation length.
  • Sn plating films 24a and 24b as outermost layers each have a Sn polycrystalline structure, and flaky Sn—Ni alloy particles 25 are formed at Sn crystal grain boundaries. Therefore, the movement of Sn atoms from the Sn crystal grain to the Sn crystal grain boundary is prevented, and even if whiskers are generated, the growth is suppressed.
  • the flaky Sn—Ni alloy particles 25 are formed not only in the Sn crystal grain boundaries but also in the Sn crystal grains, the compressive stress in the Sn plating film is alleviated, and the starting point where whiskers are generated is dispersed. Thus, the energy for generating whiskers is reduced, and the whisker suppressing ability is further enhanced.
  • the solderability is good.
  • the flaky Sn—Ni alloy particles 25 are within a range from the surface of the Sn plating film on the Ni plating film side to 50% of the thickness of the Sn plating films 24a and 24b. Therefore, oxidized Ni is not generated on the surface of the Sn plating film, which is the outermost layer, and this leads to maintaining good solder wettability.
  • the Ni plating films 22a and 22b are each formed of Ni, it is possible to prevent the corrosion of the solder.
  • a ceramic green sheet, a conductive paste for internal electrodes, and a conductive paste for external electrodes are prepared.
  • the ceramic green sheet and various conductive pastes include a binder and a solvent, and a known organic binder or organic solvent can be used.
  • an internal electrode pattern is formed on the ceramic green sheet by printing the internal electrode conductive paste in a predetermined pattern, for example, by screen printing or the like.
  • the mother laminate is pressed in the lamination direction by means such as isostatic pressing.
  • the pressed mother laminate is cut into a predetermined size, and a raw ceramic laminate is cut out.
  • the corners and ridges of the raw ceramic laminate may be rounded by barrel polishing or the like.
  • the raw ceramic laminate is fired.
  • the firing temperature is preferably 900 ° C. to 1300 ° C., although it depends on the materials of the ceramic layer 14 and the internal electrodes 16a and 16b.
  • the fired ceramic laminate becomes the ceramic element 12 including the ceramic layer 14 of the multilayer ceramic capacitor 10 and the internal electrodes 16a and 16b.
  • the external electrodes 20a and 20b of the terminal electrodes 18a and 18b are formed by applying and baking external electrode conductive paste on both end faces of the fired ceramic laminate.
  • the above is an example of a general manufacturing process before plating the multilayer ceramic capacitor in the multilayer ceramic capacitor manufacturing method.
  • the above-described Sn plating films 24a and 24b have first Sn plating films 28'a and 28 having flaky Sn-Ni alloy particles described later formed on the Ni plating film.
  • Ni plating films 22a and 22b are formed on the surface of the first external electrode 20a and the surface of the second external electrode 20b by applying Ni plating, respectively. .
  • first Sn plating films 28a and 28b are formed on the surfaces of the Ni plating films 22a and 22b by performing metal plating made of Sn, respectively.
  • the surfaces of the first Sn plating films 28'a and 28'b having flaky Sn-Ni alloy particles are respectively plated with Sn.
  • second Sn plating films 30a and 30b Flaked Sn—Ni alloy particles 25 are not formed on the second Sn plating films 30a and 30b.
  • each of the first Sn plating film and the second Sn plating film may be formed by a plurality of Sn plating processes.
  • flaky Sn—Ni alloy particles 25 are formed after the first Sn plating films 28a and 28b are formed by a plurality of Sn plating processes.
  • the ceramic element 12 on which the Ni plating films 22a and 22b and the Sn plating films 24a and 24b are formed to heat treatment at a relatively high temperature for a short time, the Ni plating film 22a, Intermetallic compound layers 26a and 26b made of Ni 3 Sn 4 are formed at the interface between 22b and the Sn plating films 24a and 24b.
  • the multilayer ceramic capacitor 10 shown in FIG. 1 is manufactured as described above.
  • the Sn plating films 24a and 24b described above are formed into the first Sn plating films 28'a and 28'b having flaky Sn-Ni alloy particles. And a step of forming second Sn plating films 30a and 30b that do not have the flaky Sn—Ni alloy particles 25. As a result, it is possible to adjust the range in the thickness direction of the Sn plating film in which the flaky Sn—Ni alloy particles 25 are present. In particular, by making the thickness of the first Sn plating films 28'a and 28'b having Sn-Ni alloy particles 50% or less of the total thickness of the Sn plating films 24a and 24b, FIG. The intended Sn plating film of the multilayer ceramic capacitor 10 shown can be formed.
  • Example 1 In the experimental examples, the multilayer ceramic capacitors of Example 1, Comparative Example 1, Comparative Example 2, and Comparative Example 3 shown below were manufactured, and whiskers in the plating films of these multilayer ceramic capacitors were evaluated.
  • Example 1 the multilayer ceramic capacitor 10 shown in FIG. 1 was manufactured by the method described above. Specifically, the step of plating the external electrode in the method for manufacturing a multilayer ceramic capacitor was the following step. 1. 1. Preparation of workpiece Electrolytic Ni plating treatment (formation of Ni plating films 22a and 22b) 3. Electrolytic Sn plating treatment (formation of first Sn plating films 28a and 28b) 4). Dry 5. Formation of flaky Sn—Ni alloy particles 25 (formation of first Sn plating films 28′a and 28′b having flaky Sn—Ni alloy particles) 6). Electrolytic Sn plating treatment (formation of second Sn plating films 30a and 30b) 7). Drying 8. Formation of intermetallic compound layers 26a and 26b made of Ni 3 Sn 4 (optional) Hereinafter, each step will be described.
  • Step 1 Preparation of workpiece
  • the outer dimensions of the multilayer ceramic capacitor to be plated were a length of 2.0 mm, a width of 1.25 mm, and a height of 1.25 mm.
  • a barium titanate dielectric ceramic was used as the ceramic layer 14 (dielectric ceramic).
  • Ni was used as a material for the internal electrodes 16a and 16b.
  • Cu was used as a material for the external electrodes 20a and 20b.
  • Step 2 Electrolytic Ni plating treatment (formation of Ni plating films 22a and 22b))
  • Ni plating films 22a and 22b were formed by electrolytic Ni plating treatment (see FIG. 2A).
  • a rotating barrel was used as the plating apparatus.
  • nickel sulfate 240 g / L, nickel chloride 45 g / L, boric acid 30 g / L, 1,5-naphthalene sodium disulfonate 8 g / L, gelatin 0.008 g / L, pH 4.8, A temperature of 55 ° C. was used.
  • Current density Dk was a 3.0A / dm 2.
  • the Ni plating film was subjected to Ni plating while controlling the time so that the thickness of the Ni plating film was 3.0 ⁇ m.
  • Step 3 Electrolytic Sn plating treatment (formation of first Sn plating films 28a and 28b))
  • first Sn plating films 28a and 28b were formed on the Ni plating films 22a and 22b by electrolytic Sn plating treatment (see FIG. 2B).
  • a rotating barrel was used as the plating apparatus in the same manner as in Step 2.
  • the Sn plating bath is a weakly acidic Sn plating bath containing tin sulfate as a metal salt, citric acid as a complexing agent, and either or both of a surfactant containing a quaternary ammonium salt or alkylbetaine as a brightening agent ( Citric acid weak acid bath) was used.
  • step 4 it was dried in air at 80 ° C. for 15 minutes.
  • Step 5 Formation of Flaked Sn—Ni Alloy Particles 25 (Formation of First Sn Plating Films 28′a and 28′b Having Flaked Sn—Ni Alloy Particles)
  • heat treatment was performed at 90 ° C. for 12 hours. The heat treatment is performed in an air atmosphere, but may be performed in a nitrogen atmosphere or a vacuum atmosphere. By this treatment, the first Sn plating films 28a and 28b became the first Sn plating films 28′a and 28′b having flaky Sn—Ni alloy particles (see FIG. 2C).
  • Step 6 electrolytic Sn plating treatment (formation of second Sn plating films 30a and 30b))
  • second Sn plating films 30a and 30b are formed on the first Sn plating films 28'a and 28'b having flaky Sn-Ni alloy particles by electrolytic Sn plating (FIG. 2).
  • a plating apparatus a rotating barrel was used as in Step 2 and Step 3.
  • the Sn plating bath the same Sn plating bath (citric acid weak acid bath) as in Step 3 was used.
  • the current density Dk was also set to 0.5 A / dm 2 as in Step 3.
  • the thickness of the second Sn plating film 30a, 30b is Sn plating by controlling the time so that the entire Sn plating film 24a, 24b is 2.5 ⁇ m, which is 50% or more of the target thickness of 4.0 ⁇ m. Was given.
  • Step 7 Drying
  • step 7 as in step 4, it was dried in air at 80 ° C. for 15 minutes.
  • Step 8 Formation of intermetallic compound layers 26a and 26b made of Ni 3 Sn 4
  • heat treatment is performed at 150 ° C. for 10 minutes, and Ni 3 Sn is formed at the interface between the Ni plating films 22a and 22b and the first Sn plating films 28′a and 28′b having flaky Sn—Ni alloy particles. 4 formed intermetallic compound layers 26a and 26b (see FIG. 2E).
  • washing cleaning with a pure water was performed after each plating process.
  • Comparative Example 1 is significantly different from Example 1 in that Step 6 and Step 7 are not provided. That is, in Comparative Example 1, there is no step of forming the second Sn plating films 30a and 30b, and only the first Sn plating films 28'a and 28'b having flaky Sn-Ni alloy particles exist. I did it. Moreover, the comparative example 1 also has the point which is performing Sn plating by controlling time so that the thickness of the 1st Sn plating film 28a, 28b may be 4.0 micrometers instead of 1.5 micrometers in the process 3. This is different from the first embodiment.
  • the target thickness of the Sn plating film of Comparative Example 1 is 4.0 ⁇ m, which is the same as the target thickness of the entire Sn plating films 24a and 24b of Example 1. Except for these points, the steps were the same as those in Example 1.
  • Comparative Example 2 In Comparative Example 2, the plating film was formed in the same process as in Comparative Example 1, but the time for the heat treatment for forming the flaky Sn—Ni alloy particles 25 in Step 5 was different from that in Comparative Example 1. .
  • the heat treatment time in Step 5 in Comparative Example 1 was 12 hours as in Example 1, but in Comparative Example 2, it was 6 hours. Other steps were the same as those in Comparative Example 1.
  • Comparative Example 3 is different from Example 1 and Comparative Example 1 in the heat treatment time for forming the flaky Sn—Ni alloy particles 25 in Step 5.
  • the heat treatment time in Step 5 in Comparative Example 3 was 90 hours. Other steps were the same as those in Comparative Example 1.
  • Sn—Ni alloy particle coverage in FIG. 3 is the ratio of the area occupied by the flaky Sn—Ni alloy particles 25 to the surface area observed in the photographic image of FIG.
  • the Sn—Ni alloy particle coverage was 15% to 60% only in Example 1, and the Sn—Ni alloy particle coverage was 50% in Example 1, Comparative Example 2 and Comparative Example 3. % Or less. Comparing the maximum lengths of whiskers, Comparative Example 1, Comparative Example 2 and Comparative Example 3 were 20 ⁇ m or more, while Example 1 was the best at 5 ⁇ m.
  • Example 1 the heat treatment time for forming the Sn—Ni alloy particles 25 is the same, but the presence of the Sn—Ni alloy particles 25 in the Sn plating films 24a and 24b. It can be seen that the range is different, and the manufacturing method according to the present invention allows the Sn—Ni alloy particle coverage to be in the range of 15% to 60% while keeping the Sn—Ni alloy particle reach rate below 50%. You can see that Further, when the maximum lengths of the respective whiskers are compared, in Example 1 in which the Sn—Ni alloy particle reach is 50% or less and the Sn—Ni alloy particle coverage is in the range of 15% to 60%. It is confirmed that whisker suppressing ability is improved in terms of whisker length. The thickness of each of the Ni plating films 22a and 22b is confirmed to have no effect on the whisker as long as the underlying external electrodes 20a and 20b can be covered. Applicable.
  • a barium titanate-based dielectric ceramic is used as the dielectric, but instead, for example, a calcium titanate-based, strontium titanate-based, or calcium zirconate-based dielectric ceramic is used. Also good.
  • a material added with subcomponents such as a Mn compound, Mg compound, Si compound, Co compound, Ni compound, rare earth compound may be used.
  • Ni is used as the internal electrode, but Cu, Ag, Pd, an Ag—Pd alloy, Au, or the like may be used instead.
  • Cu is used as the external electrode.
  • one kind of metal selected from the group consisting of Ag and Ag / Pd, or an alloy containing the metal may be used. .
  • the electronic component according to the present invention is particularly suitably used for an electronic component such as a multilayer ceramic capacitor that is mounted at a high density.
  • SYMBOLS 10 Multilayer ceramic capacitor 12 Ceramic element 14 Ceramic layer 16a, 16b Internal electrode 18a, 18b Terminal electrode 20a, 20b External electrode 22a, 22b Ni plating film 24a, 24b Sn plating film 25 Flaked Sn-Ni alloy particle 26a, 26b Metal Intermetallic layer 28a, 28b First Sn plating film 28'a, 28'b First Sn plating film 30a, 30b second Sn plating film having flaky Sn-Ni alloy particles

Abstract

　ウィスカの長さの点において、ウィスカ抑制能を飛躍的に高めた電子部品およびその製造方法を提供する。　外部電極が形成された電子部品素子、外部電極上に形成されたＮｉめっき皮膜、およびＮｉめっき皮膜を覆うように形成されたＳｎめっき皮膜を有する電子部品において、Ｓｎめっき皮膜中にフレーク状のＳｎ－Ｎｉ合金粒子が形成されており、フレーク状のＳｎ－Ｎｉ合金粒子は、Ｎｉめっき皮膜側におけるＳｎめっき皮膜の面から、Ｓｎめっき皮膜の厚みの５０％以下の範囲に存在し、かつ、Ｓｎめっき皮膜からＳｎを除去してフレーク状のＳｎ－Ｎｉ合金粒子のみを残して、Ｓｎを除去して現れたフレーク状のＳｎ－Ｎｉ合金粒子を有する面を平面視して観察した場合に、フレーク状のＳｎ－Ｎｉ合金粒子の占める領域は、観察される面領域の１５％～６０％の範囲にあることを特徴とする電子部品。

Description

電子部品及びその製造方法
　この発明は、電子部品に関し、特に、Ｓｎめっき皮膜を有するたとえば積層セラミックコンデンサなどの電子部品及び該電子部品の製造方法に関する。
　この発明の背景となる技術として、Ｓｎを主成分とする皮膜が形成された部材、皮膜形成方法およびはんだ処理方法が、たとえば国際公開第２００６／１３４６６５号に開示されている（特許文献１参照）。
　近年、環境保護の観点から、コネクタ用端子、半導体集積回路用のリードフレームなどに、従来施されていたＳｎ－Ｐｂはんだめっきに代わって、Ｐｂを含まないＳｎを主成分とする金属めっきによって皮膜を形成することが検討されている。このようなＰｂを含まない皮膜は、ウィスカと呼ばれるＳｎのひげ状結晶が発生しやすくなる。ウィスカの長さは数μｍから数十ｍｍにおよび、隣接する電極間で電気的な短絡障害を起こすことがある。また、ウィスカが、皮膜から脱離して飛散すると、飛散したウィスカは、装置内外で短絡を引き起こす原因になる。
　特許文献１に開示されている技術では、このようなウィスカの発生を抑制することができる皮膜を有する部材を提供することを目的として、特に、Ｓｎを主成分とする皮膜において、Ｓｎの結晶粒界に、ＳｎとＮｉとの合金粒子を形成している。このようなＳｎ－Ｎｉ合金粒子を形成すると、ウィスカの成長を抑制することができる。
国際公開第２００６／１３４６６５号
　ところが、特許文献１に開示されている皮膜では、業界の標準とされるＪＥＤＥＣ規格で定められている熱衝撃試験などを行った場合に、ウィスカの成長を十分に抑制することができないことが分かった。
　そのため、Ｓｎめっき皮膜を有するたとえば積層セラミックコンデンサなどの電子部品において、ウィスカ抑制能を飛躍的に高めることが望まれる。
　それゆえに、この発明の主たる目的は、ウィスカ抑制能を飛躍的に高めた電子部品及びその製造方法を提供することである。
　この発明は、外部電極が形成された電子部品素子、外部電極上に形成されたＮｉめっき皮膜、およびＮｉめっき皮膜を覆うように形成されたＳｎめっき皮膜を有する電子部品において、Ｓｎめっき皮膜中にフレーク状のＳｎ－Ｎｉ合金粒子が形成されており、フレーク状のＳｎ－Ｎｉ合金粒子は、Ｎｉめっき皮膜側におけるＳｎめっき皮膜の面から、Ｓｎめっき皮膜の厚みの５０％以下の範囲に存在し、かつ、Ｓｎめっき皮膜からＳｎを除去してフレーク状のＳｎ－Ｎｉ合金粒子のみを残して、Ｓｎを除去して現れたフレーク状のＳｎ－Ｎｉ合金粒子を有する面を平面視して観察した場合に、フレーク状のＳｎ－Ｎｉ合金粒子の占める領域は、観察される面領域の１５％～６０％の範囲にあることを特徴とする電子部品である。このような電子部品において、さらに、Ｎｉ3Ｓｎ4からなる金属間化合物層を有していてもよい。
　さらに、この発明は、電子部品を製造するための方法であって、外部電極が形成された電子部品素子を準備する工程と、外部電極上にＮｉめっき皮膜を形成する工程と、Ｎｉめっき皮膜上に第１のＳｎめっき皮膜を形成する工程と、第１のＳｎめっき皮膜中にフレーク状のＳｎ－Ｎｉ合金粒子を形成する工程と、フレーク状のＳｎ－Ｎｉ合金粒子を有する第１のＳｎめっき皮膜上に第２のＳｎめっき皮膜を形成して、フレーク状のＳｎ－Ｎｉ合金粒子を有する第１のＳｎめっき皮膜の厚みが、フレーク状のＳｎ－Ｎｉ合金粒子を有する第１のＳｎめっき皮膜および第２のＳｎめっき皮膜から構成された全体のＳｎめっき皮膜の厚みの５０％以下の範囲となるようにする工程とを含むことを特徴とする電子部品の製造方法である。このような電子部品の製造方法において、第２のＳｎめっき皮膜を形成する工程の後に、Ｎｉめっき皮膜と第１のＳｎめっき皮膜の間にＮｉ3Ｓｎ4からなる金属間化合物層を形成する工程を含んでいてもよい。
　この発明によれば、特にウィスカの生成長さの点において、ウィスカ抑制能が改善された電子部品を得ることができる。また、この説明の方法によれば、上記のウィスカ抑制能が改善された電子部品を製造することができる。
　この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明にかかる電子部品の一例としての積層セラミックコンデンサを示す断面図解図である。 この発明にかかる電子部品の製造方法におけるめっき皮膜を施す工程の一例を示す。 実施例１の積層セラミックコンデンサにおいてＳｎめっき皮膜中のＳｎを溶解して剥離した後のめっき皮膜の表面の電子顕微鏡写真像である。 比較例１の積層セラミックコンデンサにおいてＳｎめっき皮膜中のＳｎを溶解して剥離した後のめっき皮膜の表面の電子顕微鏡写真像である。 比較例２の積層セラミックコンデンサにおいてＳｎめっき皮膜中のＳｎを溶解して剥離した後のめっき皮膜の表面の電子顕微鏡写真像である。 比較例３の積層セラミックコンデンサにおいてＳｎめっき皮膜中のＳｎを溶解して剥離した後のめっき皮膜の表面の電子顕微鏡写真像である。
　図１は、この発明にかかる電子部品の一例としての積層セラミックコンデンサを示す断面図解図である。図１に示す積層セラミックコンデンサ１０は、電子部品素子として、直方体状のセラミック素子１２を含む。セラミック素子１２は、誘電体としてたとえばチタン酸バリウム系の誘電体セラミックからなる多数のセラミック層１４を含む。これらのセラミック層１４は積層され、セラミック層１４間には、たとえばＮｉからなる内部電極１６ａおよび１６ｂが交互に形成される。この場合、内部電極１６ａは、一端部がセラミック素子１２の一端部に延びて形成される。また、内部電極１６ｂは、一端部がセラミック素子１２の他端部に延びて形成される。さらに、内部電極１６ａおよび１６ｂは、中間部および他端部がセラミック層１４を介して重なり合うように形成される。したがって、このセラミック素子１２は、内部にセラミック層１４を介して複数の内部電極１６ａおよび１６ｂが設けられた積層構造を有する。
　セラミック素子１２の一端面には、端子電極１８ａが内部電極１６ａに接続されるように形成される。同様に、セラミック素子１２の他端面には、端子電極１８ｂが内部電極１６ｂに接続されるように形成される。これらの端子電極１８ａ、１８ｂは、積層セラミックコンデンサを回路基板などに取り付ける際に、はんだ付けに必要な最小限の厚みとなるように形成されることが好ましい。
　端子電極１８ａは、たとえばＣｕからなる外部電極２０ａを含む。外部電極２０ａは、内部電極１６ａに接続されるように、セラミック素子１２の一端面に形成される。同様に、端子電極１８ｂは、たとえばＣｕからなる外部電極２０ｂを含む。外部電極２０ｂは、内部電極１６ｂに接続されるように、セラミック素子１２の他端面に形成される。
　また、外部電極２０ａおよび２０ｂの表面には、はんだ食われを防止するためにＮｉめっき皮膜２２ａおよび２２ｂがそれぞれ形成される。
　さらに、Ｎｉめっき皮膜２２ａおよび２２ｂを覆うようにして、最外層となる皮膜として、はんだ付け性をよくするためにＳｎめっき皮膜２４ａおよび２４ｂがそれぞれ形成される。これらのＳｎめっき皮膜２４ａおよび２４ｂは、それぞれ、Ｓｎ多結晶構造を有し、Ｓｎ結晶粒界にＳｎ－Ｎｉ合金粒子２５がそれぞれ形成されている。この場合、Ｓｎ－Ｎｉ合金粒子２５は、フレーク状の形状をなしている。フレーク状のＳｎ－Ｎｉ合金粒子は、例えば合金中にＳｎが７５～８５ａｔｍ％含まれるものが挙げられる。さらに、Ｓｎめっき皮膜２４ａおよび２４ｂにおいて、Ｓｎ結晶粒内にＳｎ－Ｎｉ合金粒子２５が形成されていてもよい。簡単のため、図１では、Ｓｎ－Ｎｉ合金粒子２５は省略している。また、Ｎｉめっき皮膜２２ａ、２２ｂとＳｎめっき皮膜２４ａ、２４ｂとの界面には、Ｎｉ3Ｓｎ4からなる金属間化合物層２６ａおよび２６ｂが形成される。ただし、金属間化合物層２６ａおよび２６ｂは、必ずしも形成される必要はない。
　ここで、上記フレーク状のＳｎ－Ｎｉ合金粒子２５が、Ｎｉめっき皮膜側におけるＳｎめっき皮膜２４ａ、２４ｂの面から、Ｓｎめっき皮膜２４ａ、２４ｂの厚みの何％の範囲まで存在するかを示す指標を「Ｓｎ－Ｎｉ合金粒子到達率（％）」と定義し、Ｓｎめっき皮膜からＳｎを除去してＳｎ－Ｎｉ合金粒子２５だけを残して、Ｓｎを除去して現れたフレーク状のＳｎ－Ｎｉ合金粒子を有する面を平面視して観察した場合に、上記Ｓｎ－Ｎｉ合金粒子２５の占める領域が、観察される面領域の何％であるかを示す指標を「Ｓｎ－Ｎｉ合金粒子被覆率（％）」と定義する。このとき、この発明に係る電子部品のＳｎめっき皮膜２４ａ、２４ｂは、Ｓｎ－Ｎｉ合金粒子到達率が５０％以下であって、また、Ｓｎ－Ｎｉ合金粒子被覆率が１５％～６０％の範囲内にあることを特徴とする。
　図１に示す積層セラミックコンデンサ１０は、上述のような構成である。
　この発明は、上記フレーク状のＳｎ－Ｎｉ合金粒子２５のＳｎめっき皮膜における存在範囲、および、端子電極を平面視したときに上記フレーク状のＳｎ－Ｎｉ合金粒子２５が存在する割合が、ウィスカ抑制能に影響を及ぼすという発見に基づく。この積層セラミックコンデンサ１０では、Ｓｎめっき皮膜２４ａおよび２４ｂにおいて、Ｎｉめっき皮膜２２ａおよび２２ｂ側におけるＳｎめっき皮膜２４ａおよび２４ｂの面からの上記フレーク状のＳｎ－Ｎｉ合金粒子２５の到達高さの、Ｓｎめっき皮膜２４ａおよび２４ｂの厚みに対する割合、すなわち、Ｓｎ－Ｎｉ合金粒子到達率が、５０％以下の範囲に限定される。また、Ｓｎめっき皮膜２４ａおよび２４ｂにおいて、Ｓｎめっき皮膜からＳｎを除去してＳｎ－Ｎｉ合金粒子２５だけを残して、Ｓｎを除去して現れたフレーク状のＳｎ－Ｎｉ合金粒子２５を有する面を平面視して観察した場合に、上記フレーク状のＳｎ－Ｎｉ合金粒子２５が占める領域の観察される面領域に対する割合、すなわち、Ｓｎ－Ｎｉ合金粒子被覆率が、１５％～６０％の範囲に限定される。このように、Ｓｎ－Ｎｉ合金粒子到達率、および、Ｓｎ－Ｎｉ合金粒子被覆率を限定することにより、ウィスカの生成長さの点において、ウィスカ抑制能は改善される。
　また、図１に示す積層セラミックコンデンサ１０では、最外層としてのＳｎめっき皮膜２４ａおよび２４ｂが、それぞれ、Ｓｎ多結晶構造を有するとともに、Ｓｎ結晶粒界にフレーク状のＳｎ－Ｎｉ合金粒子２５が形成されているので、Ｓｎ結晶粒からＳｎ結晶粒界へのＳｎ原子の移動が妨げられ、ウィスカが発生したとしても、その成長が抑制される。特に、Ｓｎ結晶粒界だけでなく、Ｓｎ結晶粒内にもフレーク状のＳｎ－Ｎｉ合金粒子２５を形成されている場合、Ｓｎめっき皮膜中の圧縮応力が緩和され、ウィスカの発生する起点が分散され、ウィスカ発生のためのエネルギーが小さくなり、ウィスカ抑制能は、より一層高まる。
　また、図１に示す積層セラミックコンデンサ１０では、最外層であるＳｎめっき皮膜２４ａおよび２４ｂがそれぞれＳｎで形成されているので、はんだ付け性が良好である。
　さらに、図１に示す積層セラミックコンデンサ１０では、上記フレーク状のＳｎ－Ｎｉ合金粒子２５が、Ｎｉめっき皮膜側におけるＳｎめっき皮膜の面から、Ｓｎめっき皮膜２４ａおよび２４ｂの厚みの５０％までの範囲にしか存在しないため、最外層であるＳｎめっき皮膜表面に酸化Ｎｉが生成されることはなく、このことは、はんだ濡れ性を良好に保つことにつながっている。
　さらに、図１に示す積層セラミックコンデンサ１０では、Ｎｉめっき皮膜２２ａおよび２２ｂがそれぞれＮｉで形成されているので、はんだ食われを防止することができる。
　さらに、図１に示す積層セラミックコンデンサ１０では、Ｎｉめっき皮膜２２ａ、２２ｂおよびＳｎめっき皮膜２４ａ、２４ｂなどにＰｂが用いられていないので、環境保護の観点においても優れている。
　次に、図１に示す積層セラミックコンデンサ１０を製造するための積層セラミックコンデンサの製造方法の一例について説明する。
　まず、セラミックグリーンシート、内部電極用導電性ペーストおよび外部電極用導電性ペーストを準備する。セラミックグリーンシートや各種導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
　次に、セラミックグリーンシート上に、たとえば、スクリーン印刷などにより所定のパターンで内部電極用導電性ペーストを印刷し、内部電極パターンを形成する。
　そして、内部電極パターンが印刷されていない外層用セラミックグリーンシートを所定枚数積層し、その上に内部電極パターンが印刷されたセラミックグリーンシートを順次積層し、その上に外層用セラミックグリーンシートを所定枚数積層することによって、マザー積層体を作製する。
　それから、マザー積層体を静水圧プレスなどの手段により積層方向にプレスする。
　そして、プレスしたマザー積層体を所定のサイズにカットし、生のセラミック積層体を切り出す。なお、このとき、バレル研磨などにより生のセラミック積層体の角部や稜部に丸みをつけてもよい。
　それから、生のセラミック積層体を焼成する。この場合、焼成温度は、セラミック層１４や内部電極１６ａ、１６ｂの材料にもよるが、９００℃～１３００℃であることが好ましい。焼成後のセラミック積層体は、積層セラミックコンデンサ１０のセラミック層１４および内部電極１６ａ、１６ｂからなるセラミック素子１２となる。
　そして、焼成後のセラミック積層体の両端面に外部電極用導電性ペーストを塗布し、焼き付けることによって、端子電極１８ａおよび１８ｂの外部電極２０ａおよび２０ｂを形成する。
　以上までは、積層セラミックコンデンサの製造方法における、積層セラミックコンデンサにめっきを施す前の一般的な製造工程の一例である。以下では、積層セラミックコンデンサの製造方法における外部電極にめっきを施す工程の一例に関して、図２を参照として説明する。ここで、以下の説明では、上述されたＳｎめっき皮膜２４ａおよび２４ｂが、Ｎｉめっき皮膜上に形成された後述するフレーク状のＳｎ－Ｎｉ合金粒子を有する第１のＳｎめっき皮膜２８’ａおよび２８’ｂと、フレーク状のＳｎ－Ｎｉ合金粒子を有する第１のＳｎめっき皮膜２８’ａおよび２８’ｂ上に形成された後述する第２のＳｎめっき皮膜３０ａおよび３０ｂとから構成されることに留意されたい。
　まず、図２（ａ）に示すように、第１の外部電極２０ａの表面および第２の外部電極２０ｂの表面には、それぞれ、Ｎｉめっきを施すことによって、Ｎｉめっき皮膜２２ａおよび２２ｂを形成する。
　そして、図２（ｂ）に示すように、Ｎｉめっき皮膜２２ａおよび２２ｂの表面には、それぞれ、Ｓｎからなる金属めっきを施すことによって、第１のＳｎめっき皮膜２８ａおよび２８ｂを形成する。
　さらに、比較的低温で長時間熱処理を行うことによって、図２（ｃ）に示すように、第１のＳｎめっき皮膜２８ａおよび２８ｂ中にフレーク状のＳｎ－Ｎｉ合金粒子２５を形成することによって、フレーク状のＳｎ－Ｎｉ合金粒子を有する第１のＳｎめっき皮膜２８’ａおよび２８’ｂを形成する。フレーク状のＳｎ－Ｎｉ合金粒子を有する第１のＳｎめっき皮膜２８’ａおよび２８’ｂの厚みは、フレーク状のＳｎ－Ｎｉ合金粒子を有する第１のＳｎめっき皮膜２８’ａおよび２８’ｂと、後述する第２のＳｎめっき皮膜３０ａおよび３０ｂとから構成される全体のＳｎめっき皮膜２４ａおよび２４ｂの狙いの厚みの５０％以下となるようにする。
　さらに、図２（ｄ）に示すように、フレーク状のＳｎ－Ｎｉ合金粒子を有する第１のＳｎめっき皮膜２８’ａおよび２８’ｂの表面には、それぞれ、Ｓｎからなる金属めっきを施すことによって、第２のＳｎめっき皮膜３０ａおよび３０ｂを形成する。この第２のＳｎめっき皮膜３０ａおよび３０ｂには、フレーク状のＳｎ－Ｎｉ合金粒子２５が形成されない。
　ここで、第１のＳｎめっき皮膜および第２のＳｎめっき皮膜は、それぞれ複数回のＳｎめっき処理によって形成されてもよい。この場合、複数回のＳｎめっき処理により、第１のＳｎめっき皮膜２８ａおよび２８ｂを形成した後に、フレーク状のＳｎ－Ｎｉ合金粒子２５が形成される。
　任意で、図２（ｅ）に示すように、Ｎｉめっき皮膜２２ａ、２２ｂおよびＳｎめっき皮膜２４ａ、２４ｂが形成されたセラミック素子１２を比較的高温で短時間熱処理することにより、Ｎｉめっき皮膜２２ａ、２２ｂとＳｎめっき皮膜２４ａ、２４ｂとの界面にＮｉ3Ｓｎ4からなる金属間化合物層２６ａおよび２６ｂを形成する。
　上述のようにして、図１に示す積層セラミックコンデンサ１０が製造される。
　図２を参照にして説明された上述の方法では、上述されたＳｎめっき皮膜２４ａおよび２４ｂを、フレーク状のＳｎ－Ｎｉ合金粒子を有する第１のＳｎめっき皮膜２８’ａおよび２８’ｂを形成する工程と、フレーク状のＳｎ－Ｎｉ合金粒子２５を有さない第２のＳｎめっき皮膜３０ａおよび３０ｂを形成する工程に分けて形成している。そのことにより、フレーク状のＳｎ－Ｎｉ合金粒子２５が存在するＳｎめっき皮膜の厚み方向の範囲を調整することが可能である。特に、Ｓｎ－Ｎｉ合金粒子を有する第１のＳｎめっき皮膜２８’ａおよび２８’ｂの厚みを全体のＳｎめっき皮膜２４ａおよび２４ｂの厚みの５０％以下となるようにすることで、図１に示す積層セラミックコンデンサ１０が有する目的のＳｎめっき皮膜が形成できる。
（実験例）
　実験例では、以下に示す実施例１、比較例１、比較例２および比較例３の積層セラミックコンデンサを製造し、それらの積層セラミックコンデンサのめっき皮膜におけるウィスカを評価した。
（実施例１）
　実施例１では、上述の方法で図１に示す積層セラミックコンデンサ１０を製造した。積層セラミックコンデンサの製造方法における外部電極にめっきを施す工程は、具体的には、以下の工程とした。
１．被めっき物の準備
２．電解Ｎｉめっき処理（Ｎｉめっき皮膜２２ａ、２２ｂの形成）
３．電解Ｓｎめっき処理（第１のＳｎめっき皮膜２８ａ、２８ｂの形成）
４．乾燥
５．フレーク状のＳｎ－Ｎｉ合金粒子２５の形成（フレーク状のＳｎ－Ｎｉ合金粒子を有する第１のＳｎめっき皮膜２８’ａ、２８’ｂの形成）
６．電解Ｓｎめっき処理（第２のＳｎめっき皮膜３０ａ、３０ｂの形成）
７．乾燥
８．Ｎｉ3Ｓｎ4からなる金属間化合物層２６ａ、２６ｂの形成（任意）
以下、各工程について説明する。
（工程１：被めっき物の準備）
　被めっき物である積層セラミックコンデンサの外形寸法は、長さ２．０ｍｍ、幅１．２５ｍｍ、高さ１．２５ｍｍとした。また、セラミック層１４（誘電体セラミック）として、チタン酸バリウム系誘電体セラミックを用いた。さらに、内部電極１６ａ、１６ｂの材料としてＮｉを用いた。さらに、外部電極２０ａ、２０ｂの材料としてＣｕを用いた。
（工程２：電解Ｎｉめっき処理（Ｎｉめっき皮膜２２ａ、２２ｂの形成））
　工程２では、電解Ｎｉめっき処理により、Ｎｉめっき皮膜２２ａ、２２ｂを形成した（図２（ａ）参照）。めっき装置として、回転バレルを用いた。Ｎｉめっき浴には、硫酸ニッケル２４０ｇ／Ｌ、塩化ニッケル４５ｇ／Ｌ、ホウ酸３０ｇ／Ｌ、１，５－ナフタレン・ジスルホン酸ナトリウム８ｇ／Ｌ、ゼラチン０．００８ｇ／Ｌ、ｐＨを４．８、温度を５５℃としたものを用いた。電流密度Ｄｋは、３．０Ａ／ｄｍ2とした。Ｎｉめっき皮膜の厚みは、３．０μｍとなるように時間を制御して、Ｎｉめっきを施した。
（工程３：電解Ｓｎめっき処理（第１のＳｎめっき皮膜２８ａ、２８ｂの形成））
　工程３では、電解Ｓｎめっき処理により、Ｎｉめっき皮膜２２ａ、２２ｂ上に第１のＳｎめっき皮膜２８ａ、２８ｂを形成した（図２（ｂ）参照）。めっき装置として、工程２と同様、回転バレルを用いた。Ｓｎめっき浴には、金属塩として硫酸錫、錯化剤としてクエン酸、光沢剤として４級アンモニウム塩またはアルキルベタインを含む界面活性剤のいずれかまたは双方、を添加した弱酸性のＳｎめっき浴（クエン酸系弱酸性浴）を用いた。電流密度Ｄｋは、０．５Ａ／ｄｍ2とした。第１のＳｎめっき皮膜２８ａ、２８ｂの厚みは、全体のＳｎめっき皮膜２４ａ、２４ｂが狙いとする厚み４．０μｍの５０％以下である１．５μｍとなるように時間を制御して、Ｓｎめっきを施した。
（工程４：乾燥）
　工程４では、８０℃、１５分間空気中にて乾燥させた。
（工程５：フレーク状のＳｎ－Ｎｉ合金粒子２５の形成（フレーク状のＳｎ－Ｎｉ合金粒子を有する第１のＳｎめっき皮膜２８’ａ、２８’ｂの形成））
　次に、第１のＳｎめっき皮膜２８ａ、２８ｂ中にフレーク状のＳｎ－Ｎｉ合金粒子２５を形成するために、９０℃で１２時間熱処理を施した。熱処理は、大気雰囲気中で行なったが、窒素雰囲気中あるいは真空雰囲気中で行なってもよい。この処理により、第１のＳｎめっき皮膜２８ａ、２８ｂは、フレーク状のＳｎ－Ｎｉ合金粒子を有する第１のＳｎめっき皮膜２８’ａ、２８’ｂとなった（図２（ｃ）参照）。
（工程６：電解Ｓｎめっき処理（第２のＳｎめっき皮膜３０ａ、３０ｂの形成））
　工程６では、電解Ｓｎめっき処理により、フレーク状のＳｎ－Ｎｉ合金粒子を有する第１のＳｎめっき皮膜２８’ａ、２８’ｂ上に第２のＳｎめっき皮膜３０ａ、３０ｂを形成した（図２（ｄ）参照）。めっき装置として、工程２および工程３と同様、回転バレルを用いた。Ｓｎめっき浴には、工程３と同様のＳｎめっき浴（クエン酸系弱酸性浴）を用いた。電流密度Ｄｋも、工程３と同様の０．５Ａ／ｄｍ2とした。第２のＳｎめっき皮膜３０ａ、３０ｂの厚みは、全体のＳｎめっき皮膜２４ａ、２４ｂが狙いとする厚み４．０μｍの５０％以上である２．５μｍとなるように時間を制御して、Ｓｎめっきを施した。
（工程７：乾燥）
　工程７では、工程４と同様、８０℃、１５分間空気中にて乾燥させた。
（工程８：Ｎｉ3Ｓｎ4からなる金属間化合物層２６ａ、２６ｂの形成）
　最後に、１５０℃で１０分間熱処理を行い、Ｎｉめっき皮膜２２ａ、２２ｂとフレーク状のＳｎ－Ｎｉ合金粒子を有する第１のＳｎめっき皮膜２８’ａ、２８’ｂとの界面に、Ｎｉ3Ｓｎ4からなる金属間化合物層２６ａおよび２６ｂを形成した（図２（ｅ）参照）。なお、各めっき処理後には、純水による洗浄を行った。
（比較例１）
　比較例１は、上記工程６及び工程７がない点で実施例１とは大きく異なる。すなわち、比較例１では、第２のＳｎめっき皮膜３０ａ、３０ｂを形成する工程がなく、フレーク状のＳｎ－Ｎｉ合金粒子を有する第１のＳｎめっき皮膜２８’ａ、２８’ｂのみが存在するようにした。また、比較例１は、工程３において、第１のＳｎめっき皮膜２８ａ、２８ｂの厚みが１．５μｍではなく、４．０μｍとなるように時間を制御して、Ｓｎめっきを施している点でも、実施例１と異なる。なお、比較例１のＳｎめっき皮膜の狙いの厚みは、実施例１の全体のＳｎめっき皮膜２４ａおよび２４ｂの狙いの厚みと同じである４．０μｍである。これらの点以外は、実施例１と同様の工程とした。
（比較例２）
　比較例２では、比較例１と同様の工程でめっき皮膜が形成されたが、比較例１とは、工程５でのフレーク状のＳｎ－Ｎｉ合金粒子２５を形成するための熱処理の時間が異なる。比較例１での工程５での熱処理時間は、実施例１と同様、１２時間であったが、比較例２では、６時間とした。他の工程は、比較例１と同じとした。
（比較例３）
　比較例３もまた、比較例２と同様、工程５でのフレーク状のＳｎ－Ｎｉ合金粒子２５を形成するための熱処理の時間において、実施例１及び比較例１と異なる。比較例３での工程５での熱処理時間は、９０時間とした。他の工程は、比較例１と同じとした。
　次に、実施例１、比較例１、比較例２および比較例３の各積層セラミックコンデンサについて、以下に示すＪＥＤＥＣ規格に準拠して皮膜中のウィスカをウィスカ長さに関して評価した。
・試料数（ｎ数）：３ロット×６個／ロット＝１８個
・試験条件：最低温度として－５５℃（＋０／－１０）、最高温度として８５℃（＋１０／－０）、各温度で１０分間保持し、気相式で、１５００サイクルの熱衝撃を与える。
・観察方法：走査型電子顕微鏡（ＳＥＭ）を用いて１０００倍の電子顕微鏡写真像で行う。
　図３～図６には、それぞれ、実施例１、比較例１、比較例２および比較例３の積層セラミックコンデンサにおいてＳｎめっき皮膜中のＳｎを溶解して剥離した後のめっき皮膜の表面の電子顕微鏡写真像を示した。また、実施例１、比較例１、比較例２および比較例３に関して得られたＳｎ－Ｎｉ合金粒子被覆率、Ｓｎ－Ｎｉ合金粒子到達率およびウィスカの最大長さを表１に示した。ここで、たとえば図３におけるＳｎ－Ｎｉ合金粒子被覆率は、図３の写真像で観察された面領域に対する、フレーク状のＳｎ－Ｎｉ合金粒子２５が占める領域の割合である。
Figure JPOXMLDOC01-appb-T000001
　その結果、Ｓｎ－Ｎｉ合金粒子被覆率は、実施例１のみが１５％～６０％の範囲にあり、Ｓｎ－Ｎｉ合金粒子到達率は、実施例１、比較例２および比較例３において、５０％以下であった。ウィスカの最大長さを比較すると、比較例１、比較例２および比較例３が２０μｍ以上であるのに対して、実施例１は５μｍと最も良好であった。
　このように、実施例１と比較例１の結果から、Ｓｎ－Ｎｉ合金粒子２５を形成するための熱処理の時間が同じであるが、Ｓｎ－Ｎｉ合金粒子２５のＳｎめっき皮膜２４ａ、２４ｂにおける存在範囲が異なることが分かり、本発明に係る製造方法によって、Ｓｎ－Ｎｉ合金粒子到達率を５０％以下に保ちながら、Ｓｎ－Ｎｉ合金粒子被覆率が１５％～６０％の範囲になることを可能にしていることが分かる。また、各ウィスカの最大長さを比較すると、Ｓｎ－Ｎｉ合金粒子到達率が５０％以下であって、かつ、Ｓｎ－Ｎｉ合金粒子被覆率が１５％～６０％の範囲にある実施例１では、ウィスカ長さの点でウィスカ抑制能が改善されていることが確認される。
　なお、Ｎｉめっき皮膜２２ａ、２２ｂのそれぞれの厚さについては、下地の外部電極２０ａ、２０ｂを被覆できていれば、ウィスカへの影響はないことが確認されており、１μｍ以上の厚みであれば適用可能である。
　上述の実施形態では、誘電体としてチタン酸バリウム系の誘電体セラミックが用いられているが、その代わりにたとえばチタン酸カルシウム系、チタン酸ストロンチウム系、ジルコン酸カルシウム系の誘電体セラミックが用いられてもよい。また、セラミック層１４のセラミック材料としては、たとえばＭｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分が添加されたものが用いられてもよい。
　上述の実施形態では、内部電極としてＮｉが用いられているが、その代わりにたとえばＣｕ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕなどが用いられてもよい。
　上述の実施形態では、外部電極としてＣｕが用いられているが、その代わりにたとえばＡｇ、Ａｇ／Ｐｄからなる群から選ばれる１種の金属、または、当該金属を含む合金が用いられてもよい。
　この発明にかかる電子部品は、特に、たとえば高密度実装される積層セラミックコンデンサなどの電子部品に好適に用いられる。
　１０　積層セラミックコンデンサ
　１２　セラミック素子
　１４　セラミック層
　１６ａ、１６ｂ　内部電極
　１８ａ、１８ｂ　端子電極
　２０ａ、２０ｂ　外部電極
　２２ａ、２２ｂ　Ｎｉめっき皮膜
　２４ａ、２４ｂ　Ｓｎめっき皮膜
　２５　フレーク状のＳｎ－Ｎｉ合金粒子
　２６ａ、２６ｂ　金属間化合物層
　２８ａ、２８ｂ　第１のＳｎめっき皮膜
　２８’ａ、２８’ｂ　フレーク状のＳｎ－Ｎｉ合金粒子を有する第１のＳｎめっき皮膜
　３０ａ、３０ｂ　第２のＳｎめっき皮膜

Claims (4)

  1. 　外部電極が形成された電子部品素子、前記外部電極上に形成されたＮｉめっき皮膜、および前記Ｎｉめっき皮膜を覆うように形成されたＳｎめっき皮膜を有する電子部品において、
    　前記Ｓｎめっき皮膜中にフレーク状のＳｎ－Ｎｉ合金粒子が形成されており、
    　前記フレーク状のＳｎ－Ｎｉ合金粒子は、前記Ｎｉめっき皮膜側における前記Ｓｎめっき皮膜の面から、前記Ｓｎめっき皮膜の厚みの５０％以下の範囲に存在し、かつ、
    　前記Ｓｎめっき皮膜からＳｎを除去して前記フレーク状のＳｎ－Ｎｉ合金粒子のみを残して、Ｓｎを除去して現れた前記フレーク状のＳｎ－Ｎｉ合金粒子を有する面を平面視して観察した場合に、前記フレーク状のＳｎ－Ｎｉ合金粒子の占める領域は、観察される面領域の１５％～６０％の範囲にあること、を特徴とする、電子部品。
  2. 　さらに、前記Ｎｉめっき皮膜と前記Ｓｎめっき皮膜との間に形成されるＮｉ3Ｓｎ4からなる金属間化合物層を含む、請求項１に記載の電子部品。
  3. 　電子部品を製造するための方法であって、
    　外部電極が形成された電子部品素子を準備する工程と、
    　前記外部電極上にＮｉめっき皮膜を形成する工程と、
    　前記Ｎｉめっき皮膜上に第１のＳｎめっき皮膜を形成する工程と、
    　前記第１のＳｎめっき皮膜中にフレーク状のＳｎ－Ｎｉ合金粒子を形成する工程と、
    　前記フレーク状のＳｎ－Ｎｉ合金粒子を有する前記第１のＳｎめっき皮膜上に第２のＳｎめっき皮膜を形成して、前記フレーク状のＳｎ－Ｎｉ合金粒子を有する前記第１のＳｎめっき皮膜の厚みが、前記フレーク状のＳｎ－Ｎｉ合金粒子を有する前記第１のＳｎめっき皮膜および前記第２のＳｎめっき皮膜から構成された全体のＳｎめっき皮膜の厚みの５０％以下の範囲となるようにする工程とを含むことを特徴とする、電子部品の製造方法。
  4. 　前記第２のＳｎめっき皮膜を形成する工程の後に、前記Ｎｉめっき皮膜と前記第１のＳｎめっき皮膜の間にＮｉ3Ｓｎ4からなる金属間化合物層を形成する工程を含む、請求項３に記載の電子部品の製造方法。
PCT/JP2013/050388 2012-01-23 2013-01-11 電子部品及びその製造方法 WO2013111625A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201380006391.1A CN104093888B (zh) 2012-01-23 2013-01-11 电子部件及其制造方法
JP2013555214A JP5835357B2 (ja) 2012-01-23 2013-01-11 電子部品及びその製造方法
KR1020147020491A KR101635133B1 (ko) 2012-01-23 2013-01-11 전자부품 및 그 제조방법
US14/324,325 US9437365B2 (en) 2012-01-23 2014-07-07 Electronic component and manufacturing method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012010761 2012-01-23
JP2012-010761 2012-01-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/324,325 Continuation US9437365B2 (en) 2012-01-23 2014-07-07 Electronic component and manufacturing method therefor

Publications (1)

Publication Number Publication Date
WO2013111625A1 true WO2013111625A1 (ja) 2013-08-01

Family

ID=48873347

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/050388 WO2013111625A1 (ja) 2012-01-23 2013-01-11 電子部品及びその製造方法

Country Status (5)

Country Link
US (1) US9437365B2 (ja)
JP (1) JP5835357B2 (ja)
KR (1) KR101635133B1 (ja)
CN (1) CN104093888B (ja)
WO (1) WO2013111625A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180042126A (ko) 2016-10-17 2018-04-25 다이요 유덴 가부시키가이샤 세라믹 전자 부품 및 그 제조 방법
JP2020190007A (ja) * 2019-05-21 2020-11-26 オリエンタル鍍金株式会社 めっき積層体の製造方法及びめっき積層体
JP2021141124A (ja) * 2020-03-02 2021-09-16 株式会社村田製作所 セラミック電子部品の製造方法およびセラミック電子部品

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6201900B2 (ja) * 2013-08-20 2017-09-27 株式会社村田製作所 セラミック電子部品
JP6524734B2 (ja) * 2015-03-19 2019-06-05 株式会社村田製作所 電子部品およびこれを備えた電子部品連
JP6705641B2 (ja) * 2015-11-10 2020-06-03 ローム株式会社 固体電解コンデンサ
KR102408016B1 (ko) * 2016-12-01 2022-06-13 가부시키가이샤 무라타 세이사쿠쇼 칩형 전자 부품
KR101922879B1 (ko) * 2017-04-04 2018-11-29 삼성전기 주식회사 적층형 커패시터
US10770230B2 (en) * 2017-07-04 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
KR101912291B1 (ko) * 2017-10-25 2018-10-29 삼성전기 주식회사 인덕터
KR102142519B1 (ko) 2018-06-29 2020-08-07 삼성전기주식회사 적층 세라믹 커패시터
KR102105057B1 (ko) * 2018-08-16 2020-04-27 삼성전기주식회사 적층 세라믹 전자부품
JP7437871B2 (ja) * 2018-08-23 2024-02-26 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102166129B1 (ko) * 2018-09-06 2020-10-15 삼성전기주식회사 적층 세라믹 커패시터
KR102538893B1 (ko) * 2018-09-06 2023-06-01 삼성전기주식회사 적층 세라믹 커패시터
KR102099775B1 (ko) * 2018-09-06 2020-04-10 삼성전기주식회사 적층 세라믹 커패시터
KR20190121210A (ko) * 2018-10-17 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP7196732B2 (ja) * 2019-03-28 2022-12-27 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2020174110A (ja) * 2019-04-10 2020-10-22 太陽誘電株式会社 積層セラミック電子部品及び回路基板
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7188356B2 (ja) * 2019-10-25 2022-12-13 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法
JP7380291B2 (ja) * 2020-02-13 2023-11-15 Tdk株式会社 電子部品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001335987A (ja) * 2000-05-24 2001-12-07 Murata Mfg Co Ltd 電子部品、電子部品の製造方法および回路基板
JP2006249460A (ja) * 2005-03-08 2006-09-21 Kobe Steel Ltd ウイスカー発生抑制に優れたＳｎめっきまたはＳｎ合金めっき
WO2006134665A1 (ja) * 2005-06-17 2006-12-21 Fujitsu Limited 錫を主成分とする皮膜が形成された部材、皮膜形成方法、及びはんだ処理方法
JP2009052076A (ja) * 2007-08-24 2009-03-12 Kobe Steel Ltd 接続部品用導電材料及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5472468A (en) * 1977-11-21 1979-06-09 Nitto Electric Ind Co Printing circuit substrate with resistance
JPH0766075A (ja) * 1993-08-30 1995-03-10 Mitsubishi Materials Corp チップ型電子部品
JP3630056B2 (ja) * 2000-01-26 2005-03-16 株式会社村田製作所 チップ型電子部品及びチップ型コンデンサ
JP2001230151A (ja) * 2000-02-16 2001-08-24 Matsushita Electric Ind Co Ltd リードレスチップ部品
JP4649847B2 (ja) * 2004-02-25 2011-03-16 株式会社村田製作所 チップ型電子部品
JP4544896B2 (ja) * 2004-04-01 2010-09-15 京セラ株式会社 電子部品
JP5101798B2 (ja) * 2005-02-14 2012-12-19 東洋鋼鈑株式会社 表面処理Ａｌ板
CN1844479A (zh) * 2006-03-21 2006-10-11 无锡新大中钢铁有限公司 一种二次合金化电镀镍锡钢板、带及其制造方法
WO2008072418A1 (ja) * 2006-12-13 2008-06-19 Nikko Fuji Electronics Co., Ltd. オス端子及びその製造方法
JP2009141292A (ja) * 2007-12-11 2009-06-25 Taiyo Kagaku Kogyo Kk 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法
JP5897247B2 (ja) * 2009-10-22 2016-03-30 Tdk株式会社 電子部品及び電子部品の製造方法
CN102115899B (zh) * 2010-01-05 2015-06-03 北京中科三环高技术股份有限公司 用于锡镍合金镀液和采用该镀液对钕铁硼永磁材料进行电镀的方法
JP2012237033A (ja) * 2011-05-11 2012-12-06 Murata Mfg Co Ltd 電子部品
JP5516501B2 (ja) * 2011-05-13 2014-06-11 株式会社村田製作所 電子部品
JP2012253292A (ja) * 2011-06-07 2012-12-20 Murata Mfg Co Ltd 電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001335987A (ja) * 2000-05-24 2001-12-07 Murata Mfg Co Ltd 電子部品、電子部品の製造方法および回路基板
JP2006249460A (ja) * 2005-03-08 2006-09-21 Kobe Steel Ltd ウイスカー発生抑制に優れたＳｎめっきまたはＳｎ合金めっき
WO2006134665A1 (ja) * 2005-06-17 2006-12-21 Fujitsu Limited 錫を主成分とする皮膜が形成された部材、皮膜形成方法、及びはんだ処理方法
JP2009052076A (ja) * 2007-08-24 2009-03-12 Kobe Steel Ltd 接続部品用導電材料及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180042126A (ko) 2016-10-17 2018-04-25 다이요 유덴 가부시키가이샤 세라믹 전자 부품 및 그 제조 방법
US10468188B2 (en) 2016-10-17 2019-11-05 Taiyo Yuden Co., Ltd. Ceramic electronic component and method of producing the same
JP2020190007A (ja) * 2019-05-21 2020-11-26 オリエンタル鍍金株式会社 めっき積層体の製造方法及びめっき積層体
JP7270968B2 (ja) 2019-05-21 2023-05-11 オリエンタル鍍金株式会社 めっき積層体の製造方法及びめっき積層体
JP2021141124A (ja) * 2020-03-02 2021-09-16 株式会社村田製作所 セラミック電子部品の製造方法およびセラミック電子部品
JP7230867B2 (ja) 2020-03-02 2023-03-01 株式会社村田製作所 セラミック電子部品の製造方法

Also Published As

Publication number Publication date
KR101635133B1 (ko) 2016-06-30
CN104093888A (zh) 2014-10-08
JP5835357B2 (ja) 2015-12-24
US9437365B2 (en) 2016-09-06
US20140321025A1 (en) 2014-10-30
JPWO2013111625A1 (ja) 2015-05-11
KR20140106733A (ko) 2014-09-03
CN104093888B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
JP5835357B2 (ja) 電子部品及びその製造方法
JP5516501B2 (ja) 電子部品
JP2012237033A (ja) 電子部品
US9773611B2 (en) Chip electronic component and manufacturing method thereof
JP3918851B2 (ja) 積層型電子部品および積層型電子部品の製造方法
JP6015779B2 (ja) セラミック電子部品およびその製造方法
JP2012253292A (ja) 電子部品
JP6274044B2 (ja) セラミック電子部品
US20150083475A1 (en) Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component embedded therein
JP6252393B2 (ja) セラミック電子部品およびその製造方法
US20210166880A1 (en) Multilayer ceramic electronic component
US9424989B2 (en) Embedded multilayer ceramic electronic component and printed circuit board having the same
JP6060945B2 (ja) セラミック電子部品およびその製造方法
JP2022008697A (ja) 積層セラミック電子部品及びその実装基板
JP2006186316A (ja) セラミック電子部品及び積層セラミックコンデンサ
JP2011108966A (ja) 積層電子部品
US20140318843A1 (en) Multilayer ceramic electronic component and mounting board therefor
JP6746321B2 (ja) Ｎｉ粉末、Ｎｉ粉末の製造方法、内部電極ペースト及び電子部品
JP5245611B2 (ja) 積層セラミック電子部品およびその製造方法
JP2017011142A (ja) セラミック電子部品
JP2005159121A (ja) 積層セラミック電子部品
US8630082B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2013149886A (ja) 電子部品の製造方法
JP2006332572A (ja) 積層セラミックコンデンサの製法および積層セラミックコンデンサ
JP2006342390A (ja) バレルめっき方法、および電子部品の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13740524

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013555214

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20147020491

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13740524

Country of ref document: EP

Kind code of ref document: A1