JP7230867B2 - セラミック電子部品の製造方法 - Google Patents

セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP7230867B2
JP7230867B2 JP2020035398A JP2020035398A JP7230867B2 JP 7230867 B2 JP7230867 B2 JP 7230867B2 JP 2020035398 A JP2020035398 A JP 2020035398A JP 2020035398 A JP2020035398 A JP 2020035398A JP 7230867 B2 JP7230867 B2 JP 7230867B2
Authority
JP
Japan
Prior art keywords
ceramic body
ceramic
plating layer
layer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020035398A
Other languages
English (en)
Other versions
JP2021141124A (ja
Inventor
賢一 林
真人 猿喰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020035398A priority Critical patent/JP7230867B2/ja
Publication of JP2021141124A publication Critical patent/JP2021141124A/ja
Application granted granted Critical
Publication of JP7230867B2 publication Critical patent/JP7230867B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、セラミック電子部品の製造方法、および、セラミック電子部品に関する。
積層セラミックコンデンサなどのセラミック電子部品が、電子機器に広く使用されている。たとえば、特許文献1(特開2002-170733号公報)に、一般的な構造を備えた積層セラミックコンデンサが開示されている。
特許文献1に開示された積層セラミックコンデンサは、導電性ペーストを塗布し、焼付けて形成した下地電極層と、下地電極層の外側に形成されたNiめっき層と、Niめっき層の外側に形成されたSnめっき層を備えている。Niめっき層は、主に、はんだ耐熱性を向上させ、かつ、接合性を向上させるために設けられている。Snめっき層は、主に、はんだ濡れ性を向上させるために設けられている。
特開2002-170733号公報
セラミック電子部品において、外部電極のめっき層の応力に起因する、セラミック素体のクラックが問題になっている。
具体的には、外部電極のめっき層が大きな引張応力をもつと、完成したセラミック電子部品をリフローはんだによって基板に実装する際に、外部電極の縁部近傍を起点にして、セラミック素体にクラックが発生する場合がある。リフローはんだにおいては、熱によって基板が伸縮するが、外部電極のめっき層が大きな引張応力をもっていると、基板の伸縮を外部電極で十分に吸収することができず、セラミック素体にクラックが発生するものと考えられる。
また、外部電極のめっき層が大きな引張応力をもつと、完成したセラミック電子部品を基板に実装した後に、基板にたわみが発生したときに、外部電極の縁部近傍を起点にして、セラミック素体にクラックが発生する場合がある。この場合も、外部電極のめっき層が大きな引張応力をもっていることにより、基板のたわみを外部電極で十分に吸収することができず、セラミック素体にクラックが発生するものと考えられる。
なお、外部電極が下地電極層とNiめっき層とSnめっき層とで構成される場合、めっき層の応力に起因するセラミック素体のクラックの問題においては、特に、Niめっき層の応力が問題となる。Snめっき層は、もともと軟らかく、また、はんだ実装においては溶融するため、セラミック素体にクラックを発生させる要因になりにくいからである。
そこで、特許文献1の積層セラミックコンデンサでは、Niめっき層を形成するNiめっき浴に応力緩和剤を添加し、Niめっき層に応力緩和剤を添加している。この結果、特許文献1の積層セラミックコンデンサは、Niめっき層の引張応力が緩和され、リフローはんだの際や、実装した基板がたわんだ際に、セラミック素体にクラックが発生することが抑制されている。
しかしながら、特許文献1の積層セラミックコンデンサには、Niめっき浴に応力緩和剤を添加したことによって、外部電極のはんだ濡れ性が低下し、良好なはんだ実装が妨げられるという新たな課題が発生している。以下に、簡単に説明する。
特許文献1の積層セラミックコンデンサの外部電極のように、めっき層として、Niめっき層と、その外側のSnめっき層とを備えている場合、通常、Niめっき層とSnめっき層との間に、Ni-Sn合金層が形成される。Ni-Sn合金層は、Niめっき層とSnめっき層との間において、熱と時間の経過とによって、NiとSnとが相互拡散して合金化したものであり、Snめっき層を形成した後の熱処理の際の熱によって成長し形成される。
Niめっき層とSnめっき層との間に形成される、均一な厚みを備えたNi-Sn合金層は、外部電極が良好なはんだ濡れ性を発現するためには、必須のものである。すなわち、セラミック電子部品を基板にはんだ実装(リフローはんだによるはんだ実装)をする際に、はんだや、はんだとSnめっき層のSnとで形成された、はんだ-Sn合金は、Ni-Sn合金層が形成された部分に対しては優れた濡れ性を示すが、Ni-Sn合金層が形成されなかった部分(Niめっき層の外側に形成された後述するNi酸化物の影響などによってNi-Sn合金層が形成されなかった部分)に対しては良好な濡れ性を示さない。したがって、Niめっき層とSnめっき層との間に、均一な厚みを備えたNi-Sn合金層が形成されないと、その部分において、はんだや、はんだ-Sn合金が、良好に濡れ広がらない。そして、良好なはんだフィレットが形成されず、セラミック電子部品の基板へのはんだによる接合が不良となる虞がある。
特許文献1の積層セラミックコンデンサは、Niめっき層を形成するNiめっき浴に応力緩和剤を添加したことによって、Niめっき層とSnめっき層との間に、均一な厚みを備えたNi-Sn合金層が形成されない場合があった。すなわち、Niめっき浴に応力緩和剤を添加すると、Niめっき浴から引き上げたNiめっき層の外側に、大きな厚みを備えたNi酸化物(通常、水酸化Niである)が略全面にわたって形成される。Ni酸化物は、次の(a)~(d)の要因が重なることによって形成されると考えられる。(a)応力緩和剤を添加したNiめっき層は、結晶粒が小さく、結晶粒界の存在が多い、(b)Niめっき浴から引き上げたNiめっき層の外側に、Niめっき液が付着している、(c)Niめっき浴が高温であることによって、Niめっき層、および、Niめっき層に付着したNiめっき液が、高温になっている、(d)Niめっき浴から引き上げたNiめっき層が、大気中の酸素に曝される。
従来のように、Niめっき浴に応力緩和剤を添加しない場合、(a)の要因を欠くため、Niめっき層の外側に、若干のNi酸化物が形成されることはあっても、問題となるような量のNi酸化物が形成されることはなかった。これに対し、特許文献1の積層セラミックコンデンサは、Niめっき層を形成するNiめっき浴に応力緩和剤を添加したことによって、(a)~(d)の4つの要因が重なり、Niめっき層の外側に、厚みの大きなNi酸化物が略全面にわたって短時間で形成されるものと考えられる。
そして、特許文献1の積層セラミックコンデンサは、Niめっき層の外側に厚みの大きなNi酸化物が略全面にわたって形成されるため、Niめっき層の外側にSnめっき層を形成しても、Ni酸化物が障害となって、Niめっき層とSnめっき層との間に均一な厚みを備えたNi-Sn合金層が形成されないという問題があった。すなわち、Niめっき層を形成するNiめっき浴に応力緩和剤を添加したことによって、Niめっき層の外側に厚みの大きなNi酸化物がほぼ全面にわたって形成され、Niめっき層とSnめっき層との間に均一な厚みを備えたNi-Sn合金層が形成されず、はんだ実装の際に、はんだ(はんだ-Sn合金)が良好に濡れ広がらず、セラミック電子部品の基板へのはんだによる接合が不良になる虞があった。
そこで本発明は、Niめっき浴に応力緩和剤を添加しているにもかかわらず、外部電極が良好なはんだ濡れ性を備え、基板に良好にはんだ実装できる、セラミック電子部品の製造方法を提供することを目的とする。また、本発明は、Niめっき層が応力緩和剤を含むことによって引張応力が緩和されるとともに、外部電極が良好なはんだ濡れ性を備え、基板に良好にはんだ実装できるセラミック電子部品を提供することを目的とする。
本発明の一実施態様にかかるセラミック電子部品の製造方法は、上記課題を解決するために、内部に内部電極を備えたセラミック素体を作製する工程と、セラミック素体の外側に外部電極を形成する工程と、を備え、外部電極を形成する工程が、セラミック素体の外側に、下地電極層を形成する工程と、セラミック素体をNiめっき浴に浸漬し、電解めっきによって下地電極層の外側にNiめっき層を形成する工程と、セラミック素体を洗浄槽に浸漬し、セラミック素体およびNiめっき層の表面を洗浄する工程と、洗浄後のセラミック素体をSnめっき浴に浸漬し、電解めっきによってNiめっき層の外側にSnめっき層を形成する工程と、を備え、Niめっき層を形成する工程は、セラミック素体を、応力緩和剤が添加された、温度が40℃以上のNiめっき浴に浸漬して実施し、セラミック素体を洗浄する工程は、セラミック素体を、少なくとも2回以上、洗浄槽に浸漬して実施し、第1回目の洗浄における洗浄槽の中において、セラミック素体の温度を30℃以下にまで冷却し、セラミック素体をNiめっき浴から取り出した後、第1回目の洗浄のためにセラミック素体を洗浄槽に浸漬するまでに、セラミック素体が大気に曝される時間が60秒以下であり、セラミック素体をNiめっき浴から取り出した後、複数回の洗浄を経て、セラミック素体をSnめっき浴に浸漬するまでに、セラミック素体が大気に曝される総時間が600秒以下であるものとする。
また、本発明にとって参考となるセラミック電子部品は、上記課題を解決するために、内部に内部電極を備えたセラミック素体と、セラミック素体の外側に形成された外部電極と、を備え、外部電極が、セラミック素体の外側に形成された下地電極層と、下地電極層の外側に形成されたNiめっき層と、Niめっき層の外側に形成されたNi-Sn合金層と、Ni-Sn合金層の外側に形成されたSnめっき層を備え、Niめっき層が応力緩和剤を含み、Niめっき層とNi-Sn合金層との間にNi酸化物が存在し、Ni酸化物の厚みが、最大部分において6nm以下であり、Ni-Sn合金層のカバレッジが100%であるものとする。
本発明のセラミック電子部品の製造方法によれば、Niめっき浴に応力緩和剤が添加されているにもかかわらず、外部電極が良好なはんだ濡れ性を備え、基板に良好にはんだ実装できるセラミック電子部品を製造することができる。
また、本発明のセラミック電子部品の製造方法によって製造されたセラミック電子部品は、Niめっき層に応力緩和剤が含まれているにもかかわらず、外部電極が良好なはんだ濡れ性を備え、基板に良好にはんだ実装できる。また、本発明のセラミック電子部品の製造方法によって製造されたセラミック電子部品は、Niめっき層に応力緩和剤が含まれているため、応力がかかってもクラックが発生しにくい。
実施形態にかかるセラミック電子部品である積層セラミックコンデンサ100を示す断面図である。 積層セラミックコンデンサ100の要部断面図である。 図3(A)~(C)は、それぞれ、積層セラミックコンデンサ100の製造方法の一例において実施する工程を示す説明図である。 図4(D)、(E)は、図3(C)の続きであり、それぞれ、積層セラミックコンデンサ100の製造方法の一例において実施する工程を示す説明図である。 積層セラミックコンデンサ100の製造方法の一例における、Niめっき後の洗浄工程を示す説明図である。
以下、図面とともに、本発明を実施するための形態について説明する。
なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
実施形態においては、セラミック電子部品として積層セラミックコンデンサを例に挙げて説明する。ただし、本願発明のセラミック電子部品の種類は任意であり、積層セラミックコンデンサには限られない。
[積層セラミックコンデンサ(セラミック電子部品)100]
図1、図2に、実施形態にかかるセラミック電子部品として、積層セラミックコンデンサ100を示す。ただし、図1は、積層セラミックコンデンサ100の断面図である。図2は、積層セラミックコンデンサ100の要部断面図であり、積層セラミックコンデンサ100の外部電極4、5を拡大して示している。
積層セラミックコンデンサ100は、複数のセラミック層1aと複数の内部電極2、3が積層された、セラミック素体1を備えている。セラミック素体1は、直方体形状からなる。
セラミック素体1(セラミック層1a)の材質は任意であり、たとえば、BaTiOを主成分とする誘電体セラミックスを使用することができる。ただし、BaTiOに代えて、CaTiO、SrTiO、CaZrOなど、他の材質を主成分とする誘電体セラミックスを使用してもよい。セラミック層1aの厚みは任意であるが、たとえば、0.3μm~3.0μm程度であることが好ましい。
内部電極2、3の主成分である金属の種類は任意であり、たとえば、Niを使用することができる。ただし、Niに代えて、Cu、Ag、Pd、Auなど、他の金属を使用してもよい。また、NiやCu、Ag、Pd、Auなどは、他の金属との合金であってもよい。内部電極2、3の厚みは任意であるが、たとえば、0.1μm~2.0μm程度であることが好ましい。内部電極2、3に、セラミック素体1(セラミック層1a)と同一組成のセラミックスが添加されることも好ましい。
複数の内部電極2が、セラミック素体1の一方の端面に引出されている。複数の内部電極3が、セラミック素体1の他方の端面に引出されている。
セラミック素体1の一方の端面に、外部電極4が形成されている。セラミック素体1の他方の端面に、外部電極5が形成されている。外部電極4、5は、端面から、1対の主面および1対の側面に延出して形成されていてもよい。
複数の内部電極2が、外部電極4に接続されている。複数の内部電極3が、外部電極5に接続されている。
外部電極4、5は、それぞれ、セラミック素体1の外側に形成された下地電極層6と、下地電極層6の外側に形成されたNiめっき層7と、Niめっき層7の外側に形成されたNi-Sn合金層9と、Ni-Sn合金層9の外側に形成されたSnめっき層10と、Niめっき層7とNi-Sn合金層9との間に形成されたNi酸化物8とを備えている。
下地電極層6は、外部電極4、5の基礎となる電極層である。
下地電極層6の主成分である金属の種類は任意であるが、たとえば、Cuを使用することができる。ただし、Cuに代えて、Ni、Ag、Pd、Auなど、他の金属を使用してもよい。また、CuやNi、Ag、Pd、Auなどは、他の金属との合金であってもよい。
下地電極層6の厚みは任意であるが、厚みの小さな部分において、たとえば、5μm~30μm程度であることが好ましい。
下地電極層6は、ガラスを含んでいることが好ましい。ガラスを含んでいると、セラミック素体1と外部電極4、5との接合強度を向上させることができるからである。
本実施形態においては、下地電極層6を、後述するように、導電性ペーストを塗布し、焼付けて形成している。ただし、下地電極層6の形成方法、材質、構造などは任意であり、セラミック素体1の焼成の際に同時に形成されたものでもよく、無電解めっき、電解めっき、スパッタリングなど、他の方法によって形成されたものであってもよい。また、複数の形成方法を組み合わせてもよく、たとえば、1層目を、導電性ペーストを塗布し、焼付けて形成し、2層目を、電解めっきによって形成してもよい。
下地電極層6の外側に、Niめっき層7が形成されている。Niめっき層7は、主に、はんだ耐熱性を向上させ、かつ、接合性を向上させるために設けられている。Niめっき層7には、応力緩和剤が添加されている。
Niめっき層7の厚みは任意であるが、たとえば、1.0μm~5.0μm程度とすることが好ましい。1.0μmよりも小さいと、十分に、はんだ耐熱性を向上させ、かつ、接合性を向上させることができないからである。また、5.0μmよりも大きいと、必要以上にNiめっき層7の厚みが大きくなってしまうからである。
本実施形態においては、Niめっき層7の外側に、部分的に、Ni酸化物8が形成されている。Ni酸化物8は、通常、水酸化Niである。ただし、Ni酸化物8は、Ni-Sn合金層9の形成を妨げるため、形成されないことが最も好ましい。また、Niめっき層7の外側にNi酸化物8が形成されるとしても、全面ではなく、部分的であることが好ましい。Ni酸化物8が形成されるとしても、全面ではなく、部分的であれば、Niめっき層7からNiが供給され、Snと合金化して、Ni-Sn合金層9が形成されるからである。
Ni酸化物8の厚みは、できる限り小さいことが好ましい。本実施形態においては、最大部分においても、6nm以下に抑えられている。Ni酸化物8の厚みは、6nm以下であることが好ましい。Ni酸化物8の厚みが6nmよりも大きいと、良好なNi-Sn合金層9の形成を妨げる虞があるからである。
Niめっき層7の外側に、Ni酸化物8を間に挟んで、Ni-Sn合金層9が形成されている。Ni-Sn合金層9は、Snめっき層10を形成する際の熱や、Snめっき層10を形成した後の熱処理の熱、あるいは、その後の工程における熱によって、合金化して形成されたものである。Ni-Sn合金層9を形成したことによって、はんだ実装の際に、はんだ濡れ性が向上する。すなわち、均一な厚みを備えたNi-Sn合金層9が形成されていないということは、はんだや、はんだ-Sn合金や、Snを除いた、外部電極4、5の表面に、多くの酸化物が生成されている(酸化物の厚みが大きい)ということであり、はんだ実装の際に、十分に、はんだや、はんだ-Sn合金や、Snが濡れ広がらず、良好なはんだフィレットが形成されないため、はんだ接合が不良になる虞があるといえる。
Ni-Sn合金層9のカバレッジは、100%であることが好ましい。この場合には、外部電極が優れたはんだ濡れ性を発現するからである。
Ni-Sn合金層9の厚みは任意であるが、たとえば、0.1μm以上、0.3μm以下とすることが好ましい。0.1μmよりも小さいと、十分にはんだ濡れ性を向上させることができないからである。また、0.3μmよりも大きいと、必要以上にNi-Sn合金層9の厚みが大きくなってしまうからである。
Ni-Sn合金層9の外側に、Snめっき層10が形成されている。Snめっき層10は、主に、Niめっき層7と合金化してNi-Sn合金層9を形成し、かつ、はんだ実装の際に、Snを供給するために設けられている。はんだ実装の際には、Snめっき層10から供給されたSnが、はんだと混合して、あるいは、はんだと合金化することによって、はんだ-Sn合金を形成して、外部電極4、5を基板などの電極に接合する。
Snめっき層10の厚みは任意であるが、たとえば、1.0μm以上、5.0μm以下とすることが好ましい。1.0μmよりも小さいと、Ni-Sn合金層9の形成の際や、はんだ接合の際に、十分な量のSnを供給することができないからである。また、5.0μmよりも大きいと、必要以上にSnめっき層10の厚みが大きくなってしまうからである。
本実施形態にかかる積層セラミックコンデンサ100は、外部電極4、5のNiめっき層7の外側に生成される酸化物(Ni酸化物8)の量が少なく(より好ましくは酸化物が生成されず)、Niめっき層7とSnめっき層10との間に均一な厚みを備えた良好な品質のNi-Sn合金層9が形成されているため、優れたはんだ濡れ性を備えている。したがって、積層セラミックコンデンサ100は、はんだ実装において、外部電極4、5に良好なはんだフィレットが形成され、外部電極4、5が基板などの電極に良好に接合される。
また、本実施形態にかかる積層セラミックコンデンサ100は、外部電極4、5のNiめっき層7に、応力緩和剤が添加されているため、はんだ実装(リフローはんだ実装)の際や、実装した基板がたわんだ際に、セラミック素体1にクラックが発生しにくい。
[積層セラミックコンデンサ(セラミック電子部品)100の製造方法の一例]
以上の構造からなる、本実施形態にかかる積層セラミックコンデンサ100(セラミック電子部品)は、たとえば、図3(A)~図4(E)、図5に示す製造方法で製造することができる。
まず、図3(A)に示す、セラミック素体1を作製する。セラミック素体1は、図1、図2に示すように、内部に内部電極2、3を備えている。
図示は省略するが、まず、誘電体セラミックスの粉末、バインダー樹脂、溶剤などを用意し、これらを湿式混合してセラミックスラリーを作製する。
次に、キャリアフィルム上に、セラミックスラリーをダイコータ、グラビアコーター、マイクログラビアコーターなどを用いてシート状に塗布し、乾燥させて、セラミックグリーンシートを作製する。なお、セラミックグリーンシートの作製には、コーターに代えて、ドクターブレードなどを使用してもよい。
次に、所定のセラミックグリーンシートの主面に、内部電極2、3を形成するために、予め用意した導電性ペーストを所望のパターン形状に塗布(たとえば印刷)する。なお、外層となるセラミックグリーンシートには、導電性ペーストは塗布しない。なお、導電性ペーストには、たとえば、溶剤、バインダー樹脂、金属粉末(たとえばNi粉末)などを混合したものを使用することができる。
次に、セラミックグリーンシートを所定の順番に積層し、加熱圧着して一体化させ、未焼成セラミック素体を作製する。なお、作製された未焼成セラミック素体が、複数の未焼成セラミック素体を含んだマザー未焼成セラミック素体である場合は、この段階で、マザー未焼成セラミック素体を個々の未焼成セラミック素体に分割することも好ましい。
次に、未焼成セラミック素体を、所定のプロファイルで焼成して、セラミック素体1を完成させる。焼成に先立ち、脱バインダー処理を施し、未焼成セラミック素体に含まれるバインダー樹脂を消失あるいは減少させることも好ましい。未焼成セラミック素体を焼成することにより、セラミックグリーンシートが焼成されてセラミック層1aになり、セラミックグリーンシートの主面に塗布された導電性ペーストが同時に焼成されて内部電極2、3になる。
次に、図3(B)に示すように、セラミック素体1の外側に、下地電極層6を形成する。具体的には、まず、導電性ペーストを塗布する。塗布する導電性ペーストには、溶剤、バインダー樹脂、金属粉末(たとえばCu粉末)、ガラスフリットなどが混合されている。次に、導電性ペーストを、所定の温度まで加熱して、セラミック素体1の外側に焼付けて、下地電極層6を形成する。
次に、図3(C)に示すように、下地電極層6の外側に、電解めっきによって、Niめっき層7を形成する。Niめっき層7を形成するためのNiめっき浴には、Niめっき層7の応力を緩和するために、応力緩和剤が添加されている。なお、この応力緩和剤は、上述したとおり、Niめっき層7の外側にNi酸化物8を形成させる要因になる。
本実施形態においては、Niめっき層7を形成するためのNiめっき浴の温度を、約60℃に設定する。Niめっき浴の温度を約60℃の高温にするのは、めっき形成効率を高め、短時間でNiめっき層7を形成するためである。なお、めっき形成効率を高め、短時間でNiめっき層7を形成するためには、Niめっき浴の温度は40℃以上であることが求められる。
一方、応力緩和剤の種類は任意であり、応力緩和剤として一般的に使用されている物質を使用することができる。
なお、図3(C)に示すように、下地電極層6の外側にNiめっき層7を形成した時点(まだNiめっき浴の中にある時点)においては、Niめっき層7の外側にNi酸化物8は形成されていない。
次に、Niめっき層7が形成されたセラミック素体1を洗浄し、セラミック素体1およびNiめっき層7の表面からNiめっき液を除去する。この洗浄工程において、図4(D)に示すように、Niめっき層7の外側にNi酸化物8が形成される。ただし、本実施形態においては、Niめっき層7が形成されたセラミック素体1を洗浄する工程を厳格に管理することにより、Niめっき層7の外側に形成されるNi酸化物8の量を抑制する。
Niめっき層7の外側に形成されるNi酸化物8の量が非常に少なく、積層セラミックコンデンサ(セラミック電子部品)100が完成した時点において、Niめっき層7とNi-Sn合金層9との間に、Ni酸化物8が存在しない(検出されない)ことが最も好ましい。また、Niめっき層7とNi-Sn合金層9との間に、Ni酸化物8が存在する(検出される)としても、Niめっき層7の外側の全面ではなく、部分的であることが好ましい。全面ではなく、部分的であれば、Niめっき層7からNiが供給され、Snと合金化して、Ni-Sn合金層9が形成されるからである。また、Ni酸化物8の厚みは、最大部分においても6nm以下であることが好ましい。Ni酸化物8の厚みが6nmよりも大きいと、良好なNi-Sn合金層9の形成を妨げる虞があるからである。
Niめっき層7が形成されたセラミック素体1を洗浄し、セラミック素体1およびNiめっき層7の表面からNiめっき液を除去する工程の詳細については、別途、後述する。
次に、図4(E)に示すように、Niめっき層7およびNi酸化物8の外側に、電解めっきによって、Snめっき層10を形成する。本実施形態においては、Snめっき層10を形成するためのSnめっき浴の温度を、約60℃に設定する。この結果、Niめっき層7の外側にSnめっき層10が形成されるとともに、Niめっき層7(Niめっき層7およびNi酸化物8)とSnめっき層10との間に、Ni-Sn合金層9が形成される。
Ni-Sn合金層9は、Snめっき層10を形成したときの熱、および/または、形成した後の熱と時間の経過とによって、Niめっき層7とSnめっき層10との間において、NiとSnとが相互拡散して合金化して形成されたものである。本実施形態においては、Niめっき層7の外側にNi酸化物8が形成されているが、部分的であり、厚みが小さく、かつ、総量が少ないため、Niめっき層7とSnめっき層10との間において良好なNiとSnとの相互拡散が起こり、Niめっき層7(Niめっき層7およびNi酸化物8)とSnめっき層10との間に、均一な厚みを備えた良好な品質のNi-Sn合金層9が形成される。また、Ni-Sn合金層9の外表面には、Ni-Sn合金層9の形成に使用されなかったSnが、Snめっき層10として残存する。
以上により、本実施形態にかかる積層セラミックコンデンサ(セラミック電子部品)100が完成する。なお、Snめっき層10を形成した後に、更に熱処理をおこなってもよい。この場合には、熱処理の熱によって、Ni-Sn合金層9が、更に成長する場合がある。
次に、Niめっき層7を形成したのち、セラミック素体1を洗浄し、セラミック素体1およびNiめっき層7の表面からNiめっき液を除去する工程について、改めて、詳しく説明する。
図5に、セラミック素体1の外部電極4、5にNiめっき層7を形成する工程、Niめっき層7を形成したセラミック素体1を洗浄する工程、Niめっき層7の外側にSnめっき層10を形成する工程を示す。ただし、図5は、これらの工程を示す説明図である。
図5には、Niめっき浴51と、8つの洗浄槽52a~52hと、Snめっき浴53が示されている。ただし、洗浄槽52a~52hは、洗浄液を入れ替えれば、同一の槽を使用することも可能である。
Niめっき浴51において、セラミック素体1に形成された下地電極層6の外側に、Niめっき層7を形成する。具体的には、下地電極層6が形成された複数個のセラミック素体1をバレル54に収容し、バレル54をNiめっき浴51に浸漬し、バレル54をNiめっき浴の中で回転させながら、電解めっきによって、下地電極層6の外側にNiめっき層7を形成する。なお、このとき、本実施形態においては、上述したとおり、めっき形成効率を高めるために、Niめっき浴51の温度を40℃以上にする。Niめっき浴51の温度が40℃未満であると、Niめっき層7の形成に長い時間がかかってしまうからである。
次に、下地電極層6の外側にNiめっき層7を形成したセラミック素体1を、バレル54に入れたまま、移動M1として、Niめっき浴51から第1回目の洗浄を実施する洗浄槽52aに移動させる。
移動M1において、セラミック素体1が大気に曝される時間は、60秒以下に制御する。60秒を超えると、移動M1において、Niめっき層7の外側に形成されるNi酸化物8の量が多くなるからである。なお、移動M1において、セラミック素体1が大気に曝される時間は、40秒以下であることが好ましい。40秒以下であると、移動M1において、Niめっき層7の外側に形成されるNi酸化物8の量をより少なくすることができるからである。
次に、洗浄槽52aにおいて、セラミック素体1およびNiめっき層7の表面を洗浄し、セラミック素体1およびNiめっき層7の表面から、不要なNiめっき液を除去する。洗浄液の種類、洗浄の時間、洗浄方法などは任意であり、従来から広く実施されている方法に依ることができる。
本実施形態においては、洗浄槽52aにおいて、セラミック素体1の温度を、30℃以下にまで冷却する。また、より好ましくは、セラミック素体1の温度を、20℃以下にまで冷却する。
セラミック素体1の温度を30℃以下にまで冷却すると、その後、Niめっき層7の外側に形成されるNi酸化物8の量を抑制できるからである。また、セラミック素体1の温度を20℃以下にまで冷却すると、その後、Niめっき層7の外側に形成されるNi酸化物8の量を更に抑制できるからである。
次に、第1回目の洗浄を終えたセラミック素体1を、バレル54に入れたまま、移動M2として、洗浄槽52aから第2回目の洗浄を実施する洗浄槽52bに移動させる。そして、洗浄槽52bにおいて、第2回目の洗浄を実施する。第2回目の洗浄においても、洗浄液の種類、洗浄の時間、洗浄方法などは任意である(第3回目以降の洗浄においても同様)。
同様に、移動M3として、洗浄槽52bから第3回目の洗浄を実施する洗浄槽52cに移動させる。そして、洗浄槽52cにおいて、第3回目の洗浄を実施する。続いて、移動M4として、洗浄槽52cから第4回目の洗浄を実施する洗浄槽52dに移動させる。そして、洗浄槽52dにおいて、第4回目の洗浄を実施する。続いて、移動M5として、洗浄槽52dから第5回目の洗浄を実施する洗浄槽52eに移動させる。そして、洗浄槽52eにおいて、第5回目の洗浄を実施する。続いて、移動M6として、洗浄槽52eから第6回目の洗浄を実施する洗浄槽52fに移動させる。そして、洗浄槽52fにおいて、第6回目の洗浄を実施する。続いて、移動M7として、洗浄槽52fから第7回目の洗浄を実施する洗浄槽52gに移動させる。そして、洗浄槽52gにおいて、第7回目の洗浄を実施する。続いて、移動M8として、洗浄槽52gから第8回目の洗浄を実施する洗浄槽52hに移動させる。そして、洗浄槽52hにおいて、第8回目の洗浄を実施する。
次に、第8回目の洗浄を終えたセラミック素体1を、バレル54に入れたまま、移動M9として、洗浄槽52hからSnめっきを実施するSnめっき浴53に移動させる。そして、Snめっき浴53において、Niめっき層7の外側にSnめっき層10を形成する。
以上のように、本実施形態においては、Niめっき層7を形成した後に、セラミック素体1およびNiめっき層7の表面を、8回、洗浄し、不要なNiめっき液を除去している。ただし、洗浄の回数は任意であり、8回から増減させることができる。
本実施形態においては、移動M1~移動M8において、セラミック素体1が大気に曝される総時間を600秒以下に制御する。総時間が600秒を超えると、移動M1~移動M8において、セラミック素体1をNiめっき層7の外側に形成されるNi酸化物8の量が多くなるからである。なお、移動M1~移動M8において、セラミック素体1が大気に曝される総時間は、400秒以下であることが好ましい。400秒以下であると、移動M1~移動M8において、Niめっき層7の外側に形成されるNi酸化物8の量をより少なくすることができるからである。
本実施形態においては、(イ)移動M1においてセラミック素体1が大気に曝される時間を60秒以下に制御している、(ロ)第1回目の洗浄においてセラミック素体1の温度を30℃以下にまで冷却している、(ハ)移動M1~移動M8においてセラミック素体1が大気に曝される総時間を600秒以下に制御しているため、Niめっき層7の外側にNi酸化物8はわずかな量しか形成されない。したがって、本実施形態においては、Ni酸化物8がNi-Sn合金層9の形成を妨げにくいため、Niめっき層7とSnめっき層10との間に、均一な厚みを備えたNi-Sn合金層9が形成される。
以上のように、本実施形態においては、Niめっき浴51に応力緩和剤を添加しているにもかかわらず、積層セラミックコンデンサ100の外部電極4、5のNiめっき層7とSnめっき層10との間に、均一な厚みを備えたNi-Sn合金層9が形成される。したがって、本実施形態において製造された積層セラミックコンデンサ100は、Niめっき層7に応力緩和剤が含まれているにもかかわらず、外部電極4、5が良好なはんだ濡れ性を備え、基板に良好にはんだ実装できる。また、積層セラミックコンデンサ100は、Niめっき層7に応力緩和剤が含まれているため、応力がかかってもクラックが発生しにくい。
[実験]
本発明の有効性を確認するため、次の実験を実施した。
上述した製造方法に依って、複数の積層セラミックコンデンサ100を作製し、試料1~13とした。ただし、試料1~13は、(イ)移動M1においてセラミック素体1が大気に曝される時間、(ロ)第1回目の洗浄におけるセラミック素体1の冷却温度、(ハ)移動M1~移動M8においてセラミック素体1が大気に曝される総時間の少なくとも1つを異ならせている。ただし、試料3、7、11は、(イ)~(ハ)が全て同じであり、重複して記載されている。
試料1~4は、(ロ)第1回目の洗浄におけるセラミック素体1の冷却温度を30℃に固定し、(ハ)移動M1~移動M8においてセラミック素体1が大気に曝される総時間を600秒に固定したうえで、(イ)移動M1においてセラミック素体1が大気に曝される時間を、100秒、80秒、60秒、40秒に変化させた。
試料5~8は、(イ)移動M1においてセラミック素体1が大気に曝される時間を60秒に固定し、(ロ)第1回目の洗浄におけるセラミック素体1の冷却温度を30℃に固定したうえで、(ハ)移動M1~移動M8においてセラミック素体1が大気に曝される総時間を、1000秒、800秒、600秒、400秒に変化させた。
試料9~13は、(イ)移動M1においてセラミック素体1が大気に曝される時間を60秒に固定し、(ハ)移動M1~移動M8においてセラミック素体1が大気に曝される総時間を600秒に固定したうえで、(ロ)第1回目の洗浄におけるセラミック素体1の冷却温度を、50℃、40℃、30℃、20℃、10℃に変化させた。
そして、製造された試料1~13にかかる積層セラミックコンデンサ100につき、Niめっき層7の外側に形成されたNi酸化物8の最大厚み(nm)と、はんだ濡れ性を調べた。はんだ濡れ性は、各試料を標準的なリフローはんだによって基板に形成された実装電極に接合し、良好なはんだフィレットが形成されたものを良好Gとし、良好なはんだフィレットが形成されなかったものを不良NGとした。表1に、各試料のNi酸化物8の最大厚み(nm)と、はんだ濡れ性を示す。
Figure 0007230867000001
試料1~4から分かるように、(ロ)を30℃に固定し、(ハ)を600秒に固定したとき、試料3、4のように、(イ)移動M1においてセラミック素体1が大気に曝される時間を60秒以下にすれば、Ni酸化物8の最大厚みが6nm以下になり、良好なはんだ濡れ性が得られることが分かった。
また、試料5~8から分かるように、(イ)を60秒に固定し、(ロ)を30℃に固定したとき、試料7、8のように、(ハ)移動M1~移動M8においてセラミック素体1が大気に曝される総時間を600秒以下にすれば、Ni酸化物8の最大厚みが6nm以下になり、良好なはんだ濡れ性が得られることが分かった。
また、試料9~13から分かるように、(イ)を60秒に固定し、(ハ)を600秒に固定したとき、試料11~13のように、(ロ)第1回目の洗浄におけるセラミック素体1の冷却温度を30℃以下にすれば、Ni酸化物8の最大厚みが6nm以下になり、良好なはんだ濡れ性が得られることが分かった。
以上より、(イ)Niめっきから第1回目の洗浄までにセラミック素体1が大気に曝される時間を60秒以下にし、(ロ)第1回目の洗浄におけるセラミック素体1の冷却温度を30℃以下にし、(ハ)洗浄工程においてセラミック素体1が大気に曝される総時間を600秒以下にする本発明のセラミック電子部品の製造方法によれば、Niめっき浴に応力緩和剤を添加しても、Niめっき層7の外側に形成されるNi酸化物8の厚みを抑制し、外部電極4、5のはんだ濡れ性を向上させ得ることが分かった。
以上、実施形態にかかる積層セラミックコンデンサ100(セラミック電子部品)、および、積層セラミックコンデンサ100の製造方法の一例について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って種々の変更をなすことができる。
たとえば、実施形態においては、セラミック電子部品として積層セラミックコンデンサ100を例に挙げて説明したが、本願発明のセラミック電子部品の種類は任意であり、積層セラミックコンデンサには限られない。本願発明のセラミック電子部品は、たとえば、セラミックインダクタ、セラミックLC複合部品、セラミックサーミスタなど、他の種類のセラミック電子部品であってもよい。また、本願発明のセラミック電子部品は、セラミック素体を備えていればよく、セラミック素体が積層構造である必要はない。また、セラミック電子部品がセラミックコンデンサである場合は、2つの外部電極を備えたセラミックコンデンサには限られず、3つ以上の外部電極を備えたセラミックコンデンサであってもよい。
また、実施形態にかかるセラミック電子部品の外部電極4、5の構造、材質などは一例であり、たとえば、更に電極層が追加されるなどしてもよい。また、実施形態においては、下地電極層6を、導電性ペーストを塗布し、焼付けて形成したが、下地電極層6は、他の方法によって形成されたものであってもよい。
また、実施形態のセラミック電子部品の製造方法においては、Ni酸化物8がNiめっき層7の外側に部分的に形成されたが、Ni酸化物8がNiめっき層7の外側の全面に形成される場合(膜状に形成される場合)や、Ni酸化物8がNiめっき層7の外側に全く形成されない場合もある。
本発明の一実施態様にかかるセラミック電子部品の製造方法は、「課題を解決するための手段」の欄に記載したとおりである。
このセラミック電子部品の製造方法において、下地電極を形成する工程が、セラミック素体の外側に導電性ペーストを塗布し、導電性ペーストをセラミック素体の外側に焼付けるものであってもよい。あるいは、セラミック素体を作製する工程が、セラミックグリーンシートを作製する工程と、複数のセラミックグリーンシートを積層し、一体化させて、未焼成セラミック素体を作製する工程と、未焼成セラミック素体を焼成し、セラミック素体を作製する工程とを備え、下地電極を形成する工程が、未焼成セラミック素体の外側に導電性ペーストを塗布し、塗布された導電性ペーストを未焼成セラミック素体とともに同時焼成するものであってもよい。
また、第1回目の洗浄における洗浄槽の中において、セラミック素体の温度を20℃以下にまで冷却するものであることも好ましい。この場合には、その後、Niめっき層の外側に形成されるNi酸化物の量を更に抑制できるからである。
また、セラミック素体をNiめっき浴から取り出した後、第1回目の洗浄のためにセラミック素体を洗浄槽に浸漬するまでに、セラミック素体が大気に曝される時間が40秒以下であることも好ましい。この場合には、Niめっき浴第1回目の洗浄の洗浄槽までの移動において、Niめっき層の外側に形成されるNi酸化物の量をより少なくすることができるからである。
また、セラミック素体をNiめっき浴から取り出した後、複数回の洗浄を経て、セラミック素体をSnめっき浴に浸漬するまでに、セラミック素体が大気に曝される総時間が400秒以下であることも好ましい。この場合には、Niめっき後の洗浄工程において、Niめっき層の外側に形成されるNi酸化物の量をより少なくすることができるからである。
また、下地電極を形成する工程が、Cuを主成分とする下地電極層を形成するものであってもよい。この場合には、外部電極が良好な導電性を備えるからである。
また、Snめっき層を形成する工程、および/または、その後の工程において、Niめっき層とSnめっき層との間に、Ni-Sn合金層が形成されることも好ましい。この場合には、外部電極のはんだ濡れ性が向上するからである。
この場合において、Ni-Sn合金層が、100%のカバレッジで形成されることも好ましい。この場合には、外部電極のはんだ濡れ性が更に向上するからである。
また、本発明の一実施態様にかかるセラミック電子部品は、「課題を解決するための手段」の欄に記載したとおりである。
このセラミック電子部品において、Ni酸化物が、Niめっき層とNi-Sn合金層との間に部分的に存在することも好ましい。Ni-Sn合金層が部分的であれば、Niめっき層からNiが供給され、Snと合金化してNi-Sn合金層が形成されるからである。
また、Ni-Sn合金層の厚みが0.1μm以上であることも好ましい。Ni-Sn合金層の厚みが0.1μmよりも小さいと、十分にはんだ濡れ性を向上させることができないからである。
下地電極がCuを主成分とすることも好ましい。この場合には、外部電極が良好な導電性を備えるからである。
1・・・セラミック素体
2、3・・・内部電極
4、5・・・外部電極
6・・・下地電極層
7・・・Niめっき層
8・・・Ni酸化物
9・・・Ni-Sn合金層
10・・・Snめっき層
51・・・Niめっき浴
52a~52h・・・洗浄槽
53・・・Snめっき浴

Claims (9)

  1. 内部に内部電極を備えたセラミック素体を作製する工程と、
    前記セラミック素体の外側に外部電極を形成する工程と、を備えたセラミック電子部品の製造方法であって、
    前記外部電極を形成する工程が、
    前記セラミック素体の外側に、下地電極層を形成する工程と、
    前記セラミック素体をNiめっき浴に浸漬し、電解めっきによって前記下地電極層の外側にNiめっき層を形成する工程と、
    前記セラミック素体を洗浄槽に浸漬し、前記セラミック素体および前記Niめっき層の表面を洗浄する工程と、
    前記洗浄後の前記セラミック素体をSnめっき浴に浸漬し、電解めっきによって前記Niめっき層の外側にSnめっき層を形成する工程と、を備え、
    前記Niめっき層を形成する工程は、前記セラミック素体を、応力緩和剤が添加された、温度が40℃以上の前記Niめっき浴に浸漬して実施し、
    前記セラミック素体を洗浄する工程は、前記セラミック素体を、少なくとも2回以上、前記洗浄槽に浸漬して実施し、
    第1回目の前記洗浄における前記洗浄槽の中において、前記セラミック素体の温度を30℃以下にまで冷却し、
    前記セラミック素体を前記Niめっき浴から取り出した後、第1回目の前記洗浄のために前記セラミック素体を前記洗浄槽に浸漬するまでに、前記セラミック素体が大気に曝される時間が60秒以下であり、
    前記セラミック素体を前記Niめっき浴から取り出した後、複数回の前記洗浄を経て、前記セラミック素体を前記Snめっき浴に浸漬するまでに、前記セラミック素体が大気に曝される総時間が600秒以下である、
    セラミック電子部品の製造方法。
  2. 前記下地電極を形成する工程が、
    前記セラミック素体の外側に導電性ペーストを塗布し、前記導電性ペーストを前記セラミック素体の外側に焼付けるものである、
    請求項1に記載されたセラミック電子部品の製造方法。
  3. セラミック素体を作製する工程が、
    セラミックグリーンシートを作製する工程と、
    複数の前記セラミックグリーンシートを積層し、一体化させて、未焼成セラミック素体を作製する工程と、
    前記未焼成セラミック素体を焼成し、前記セラミック素体を作製する工程とを備え、
    前記下地電極を形成する工程が、
    前記未焼成セラミック素体の外側に導電性ペーストを塗布し、塗布された前記導電性ペーストを前記未焼成セラミック素体とともに同時焼成するものである、
    請求項1に記載されたセラミック電子部品の製造方法。
  4. 第1回目の前記洗浄における前記洗浄槽の中において、前記セラミック素体の温度を20℃以下にまで冷却する、
    請求項1ないし3のいずれか1項に記載されたセラミック電子部品の製造方法。
  5. 前記セラミック素体を前記Niめっき浴から取り出した後、第1回目の前記洗浄のために前記セラミック素体を前記洗浄槽に浸漬するまでに、前記セラミック素体が大気に曝される時間が40秒以下である、
    請求項1ないし4のいずれか1項に記載されたセラミック電子部品の製造方法。
  6. 前記セラミック素体を前記Niめっき浴から取り出した後、複数回の前記洗浄を経て、前記セラミック素体を前記Snめっき浴に浸漬するまでに、前記セラミック素体が大気に曝される総時間が400秒以下である、
    請求項1ないし5のいずれか1項に記載されたセラミック電子部品の製造方法。
  7. 前記下地電極を形成する工程が、
    Cuを主成分とする下地電極層を形成するものである、
    請求項1ないし6のいずれか1項に記載されたセラミック電子部品の製造方法。
  8. 前記Snめっき層を形成する工程、および/または、その後の工程において、
    前記Niめっき層と前記Snめっき層との間に、Ni-Sn合金層が形成される、
    請求項1ないし7のいずれか1項に記載されたセラミック電子部品の製造方法。
  9. 前記Ni-Sn合金層が、100%のカバレッジで形成される、
    請求項8に記載されたセラミック電子部品の製造方法。
JP2020035398A 2020-03-02 2020-03-02 セラミック電子部品の製造方法 Active JP7230867B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020035398A JP7230867B2 (ja) 2020-03-02 2020-03-02 セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020035398A JP7230867B2 (ja) 2020-03-02 2020-03-02 セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2021141124A JP2021141124A (ja) 2021-09-16
JP7230867B2 true JP7230867B2 (ja) 2023-03-01

Family

ID=77669019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020035398A Active JP7230867B2 (ja) 2020-03-02 2020-03-02 セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP7230867B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002004098A (ja) 2000-06-19 2002-01-09 Ngk Spark Plug Co Ltd 基板の製造方法及びメッキ装置
JP2013104119A (ja) 2011-11-16 2013-05-30 Ebara Corp 無電解めっき装置及び無電解めっき方法
WO2013111625A1 (ja) 2012-01-23 2013-08-01 株式会社村田製作所 電子部品及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809030B2 (ja) * 1993-02-24 1998-10-08 三菱電機株式会社 半田付け部材の表面構造および半田付け部材の表面処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002004098A (ja) 2000-06-19 2002-01-09 Ngk Spark Plug Co Ltd 基板の製造方法及びメッキ装置
JP2013104119A (ja) 2011-11-16 2013-05-30 Ebara Corp 無電解めっき装置及び無電解めっき方法
WO2013111625A1 (ja) 2012-01-23 2013-08-01 株式会社村田製作所 電子部品及びその製造方法

Also Published As

Publication number Publication date
JP2021141124A (ja) 2021-09-16

Similar Documents

Publication Publication Date Title
JP7188356B2 (ja) セラミック電子部品およびセラミック電子部品の製造方法
US10418191B2 (en) Electronic component with outer electrode including sintered layers, glass layer, and metal layers and method for producing the same
JP3918851B2 (ja) 積層型電子部品および積層型電子部品の製造方法
JP4957394B2 (ja) セラミック電子部品及びその製造方法
US7206187B2 (en) Ceramic electronic component and its manufacturing method
TWI592960B (zh) A method of forming a bonded structure of an electronic component, an electronic component, and an object to be bonded
CN100511507C (zh) 陶瓷电子零件及其制造方法
US10854388B2 (en) Ceramic electronic component, method of producing the same, and electronic component mounting substrate
WO2012053313A1 (ja) チップ型セラミック電子部品およびその製造方法
JP7243487B2 (ja) 積層セラミックコンデンサの製造方法
JP2006186316A (ja) セラミック電子部品及び積層セラミックコンデンサ
JP2011109065A (ja) 電子部品及び電子部品の製造方法
US20130155573A1 (en) Electronic component and manufacturing method thereof
JPH04171912A (ja) セラミックコンデンサ
JPS63300507A (ja) 積層型セラミック電子部品の電極形成方法
JP7230867B2 (ja) セラミック電子部品の製造方法
JPH0897075A (ja) セラミック電子部品の製造方法
JP7396191B2 (ja) セラミック電子部品およびセラミック電子部品の製造方法
JP2003243245A (ja) セラミック電子部品およびその製造方法
JP4556337B2 (ja) 積層セラミック電子部品の製造方法
JPH0878279A (ja) チップ型電子部品の外部電極形成方法
US20230260710A1 (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
WO2020218218A1 (ja) 電子部品および実装構造体
JP4936210B2 (ja) 電子部品の製造方法
JP2023106310A (ja) 積層型電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230130

R150 Certificate of patent or registration of utility model

Ref document number: 7230867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150