KR102202485B1 - 적층 세라믹 커패시터 및 그 제조방법 - Google Patents
적층 세라믹 커패시터 및 그 제조방법 Download PDFInfo
- Publication number
- KR102202485B1 KR102202485B1 KR1020150120424A KR20150120424A KR102202485B1 KR 102202485 B1 KR102202485 B1 KR 102202485B1 KR 1020150120424 A KR1020150120424 A KR 1020150120424A KR 20150120424 A KR20150120424 A KR 20150120424A KR 102202485 B1 KR102202485 B1 KR 102202485B1
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic
- green sheet
- ceramic green
- internal electrode
- margin portion
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 18
- 239000000919 ceramic Substances 0.000 claims abstract description 98
- 239000002002 slurry Substances 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 3
- 238000007790 scraping Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 239000000843 powder Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- LLZRNZOLAXHGLL-UHFFFAOYSA-J titanic acid Chemical compound O[Ti](O)(O)O LLZRNZOLAXHGLL-UHFFFAOYSA-J 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
본 발명의 일 실시형태는 유전체층과 내부전극이 제1 방향으로 번갈아 배치된 적층바디; 및 상기 적층바디의 제2 방향으로 대향하는 제1면 및 제2면에 배치되는 사이드 마진부; 를 포함하며, 상기 사이드 마진부의 상부 및 하부는 상기 사이드 마진부의 중앙부보다 상기 제2 방향의 폭이 더 큰 적층 세라믹 전자부품을 제공한다.
Description
본 발명은 적층 세라믹 커패시터 및 그 제조방법에 관한 것으로, 보다 상세하게는 신뢰성이 우수한 고용량 적층 세라믹 커패시터 및 그 제조방법에 관한 것이다.
세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.
일반적으로 적층 세라믹 커패시터는 다음과 같이 제조될 수 있다. 우선, 세라믹 그린시트를 제조하고, 세라믹 그린시트 상에 도전성 페이스트를 인쇄하여 내부전극을 형성한다. 내부전극이 형성된 세라믹 그린시트를 수십 내지 수백층 까지 겹쳐 쌓아 올려 그린 세라믹 적층체를 마든다. 이 후 그린 세라믹 적층체를 고온 및 고압으로 압착하여 딱딱한 그린 세라믹 적층체를 만들고, 절단 공정을 거쳐 그린 칩을 제조한다. 이후 그린 칩을 가소 및 소성하고, 이후 외부전극을 형성하여 적층 세라믹 커패시터를 완성한다.
상기와 같은 제조방법에 의하여 적층 세라믹 커패시터를 형성하는 경우, 세라믹 그린시트에서 내부전극이 인쇄된 영역과 인쇄되지 않은 영역에 의해 단차가 발생할 수 있어 절연 저항 특성이 저하될 수 있다.
본 발명은 내습특성이 우수한 고용량 적층 세라믹 커패시터 및 그 제조방법을 제공하고자 한다.
본 발명의 일 실시형태는 적층 바디와 상기 적층 바디의 양 측면에 배치되는 사이드 마진부를 포함하며, 세라믹 바디의 내습특성 향상을 위하여, 상기 사이드 마진부의 상부 및 하부는 상기 사이드 마진부의 중앙부보다 더 큰 폭으로 형성된 적층 세라믹 커패시터를 제공한다.
또한 본 발명의 다른 일 실시형태는 복수 개의 스트라이프형 내부전극 패턴이 소정의 간격을 두고 형성된 세라믹 그린시트를 마련하는 단계, 상기 세라믹 그린시트를 제1 방향으로 적층하여 세라믹 그린시트 적층체를 형성하는 단계, 상기 스트라이프형 내부전극이 제2 방향으로 일정 폭을 가지며, 상기 내부전극의 상기 제2 방향 양쪽 말단이 노출된 측면을 갖도록 상기 세라믹 그린시트 적층체를 절단하는 단계 및 상기 내부전극의 말단이 노출된 상기 세라믹 그린시트 적층체의 측면에 사이드 마진부를 형성하는 단계를 포함하고, 상기 사이드 마진부의 상부 및 하부는 상기 사이드 마진부의 중앙부보다 상기 제2 방향의 폭이 더 크게 형성하여 내습특성이 향상된 적층 세라믹 커패시터의 제조방법을 제공한다.
본 발명의 일 실시형태에 따르면 내부전극이 유전체층의 폭 방향에 대하여 전체적으로 형성되기 때문에 내부전극의 중첩 면적이 커져 적층 세라믹 커패시터의 용량을 크게 할 수 있다. 또한, 내부 전극에 의한 단차를 감소시켜 절연 저항의 가속 수명이 향상되어 용량 특성이 우수하면서도 신뢰성이 우수한 적층 세라믹 커패시터를 제공할 수 있다.
나아가 사이드 마진부의 상부 및 하부의 두께를 두껍게 하여 적층 세라믹 전자부품의 내습특성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2는 도 1의 A-A'선에 따른 단면도이다.
도 3은 본 발명의 적층 바디 및 사이드 마진부를 포함하는 세라믹 바디의 개략 분해 사시도이다.
도 4는 도 1에서 세라믹 바디에 대한 B-B' 선에 따른 단면도이다.
도 5a 내지 도 5h는 본 발명의 일 실시예에 따른 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
도 2는 도 1의 A-A'선에 따른 단면도이다.
도 3은 본 발명의 적층 바디 및 사이드 마진부를 포함하는 세라믹 바디의 개략 분해 사시도이다.
도 4는 도 1에서 세라믹 바디에 대한 B-B' 선에 따른 단면도이다.
도 5a 내지 도 5h는 본 발명의 일 실시예에 따른 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
본 발명의 실시 예들을 명확하게 설명하기 위해 방향을 정의하면, 도면에 표시된 DR1, DR2 및 DR3는 각각 제1 방향, 제2 방향 및 제3 방향을 나타낸다. 여기서 제1 방향은 내부전극과 유전체층이 적층되는 방향으로 사용될 수 있다.
또한, 상기 제1 방향, 제2 방향 및 제3 방향은 각각 세라믹 바디의 두께 방향, 폭 방향 및 길이 방향을 나타낼 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다. 도 2는 도 1의 A-A'선에 따른 단면도이고, 도 3은 본 발명의 적층 바디 및 사이드 마진부를 포함하는 세라믹 바디의 개략 분해 사시도이다.
도 1을 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터는 세라믹 바디(110) 및 상기 세라믹 바디의 외부면에 배치되는 외부전극(131, 132)를 포함한다. 도 1은 세라믹 바디(110)의 형상을 대략적으로 나타냈으나, 본 발명의 일 실시형태에 따른 세라믹 바디의 형상은 도 3에 보다 자세히 도시되어 있다.
도 2 및 도 3을 참조하면, 상기 세라믹 바디(110)는 내부전극(121, 122)과 유전체층(11)이 제1 방향(DR1)으로 적층된 적층 바디(111) 적층 바디(111)의 제1 면 및 제2 면에 배치되는 사이드 마진부(112, 113)를 포함한다. 적층 바디(111)의 제1 몇 제2 면은 제2 방향(DR2)으로 대향하는 면이다.
상기 적층 바디(111)의 형상에 특별히 제한은 없지만, 제2 방향(DR2)으로 대향하는 제1 면 및 제2 면과 상기 제1 면 및 제2 면을 연결하는 제3 면 및 제4 면을 가질 수 있으며, 이에 제한되는 것은 아니나 대략적인 육면체 형상을 가질 수 있다.
본 발명의 일 실시형태에 따르면, 상기 적층 바디(111)에 포함된 복수의 유전체층(11)은 소결된 상태로써, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 유전체층(11)의 길이는 적층 바디(111)의 제3 면 및 제4 면 사이의 거리를 형성하고, 상기 유전체층(11)의 폭은 적층 바디(111)의 제1 면 및 제2 면 사이의 거리를 형성한다.
상기 적층 바디(111) 내부에는 복수 개의 내부전극(121, 122)이 배치될 수 있다. 상기 내부전극(121, 122)은 유전체층(11) 상에 형성되어 일 유전체층을 사이에 두고, 상기 적층 바디(111) 내부에 형성될 수 있다.
상기 내부전극(121, 122)은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 포함할 수 있으며, 유전체층의 적층 방향에 따라 대향 배치될 수 있다.
본 발명의 일 실시형태에 의하면, 도 3에 도시된 바와 같이 상기 제1 내부전극(121) 및 제2 내부전극(122)의 말단은 적층 바디(111)의 제1 면 및 제2 면으로 노출되어 있다. 또한 상기 제1 및 제2 내부전극(121, 122)은 유전체층(11)의 폭과 동일한 폭을 가질 수 있다. 상기 제1 및 제2 내부전극(121, 122)은 유전체층(11)의 폭 방향에 대해서는 전체적으로 형성될 수 있다. 이에 따라 적층바디(111)의 제1 면 및 제2 면으로 제1 및 제2 내부전극(121, 122)의 말단이 노출된다.
상기 제1 내부전극(121) 및 제2 내부전극(122)은 유전체층(11)의 길이 방향에 대해서는 전체적으로 형성되지 않을 수 있다. 제1 내부전극(121)의 일단은 적층 바디의 제4 면으로부터 소정의 간격을 두고 형성될 수 있고, 제1 내부전극(121)의 타단은 제3 면까지 형성되어 제3 면으로 노출될 수 있다. 적층 바디의 제3 면으로 노출된 제1 내부전극(121)의 타단은 제1 외부전극(131)과 연결될 수 있다.
제2 내부전극(122)의 일단은 제3 면으로부터 소정의 간격을 두고 형성되고, 제2 내부전극(122)의 타단은 제4 면으로 노출되어 제2 외부전극(132)과 연결될 수 있다.
본 발명의 일 실시형태에 따르면 내부전극이 유전체층의 폭 방향에 대하여 전체적으로 형성되기 때문에 내부전극의 중첩 면적이 커져 적층 세라믹 커패시터의 용량을 크게 할 수 있다. 또한, 내부 전극에 의한 단차를 감소시켜 절연 저항의 가속 수명이 향상되어 용량 특성이 우수하면서도 신뢰성이 우수한 적층 세라믹 커패시터를 제공할 수 있다.
본 발명의 일 실시형태에 의하면 도 3에 도시된 바와 같이, 상기 제1 및 제2 내부전극(121, 122)의 말단이 노출된 적층 바디(111)의 제1 및 제2 면에는 각각 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)가 형성된다..
상기 제1 및 제2 사이드 마진부(112, 113)는 복수 개의 노출된 제1 및 제2 내부전극의 말단을 덮도록 형성된다. 이에 따라, 내부전극 간의 단락을 방지할 수 있고, 내습 특성 등의 내부결함을 방지할 수 있다.
도 4는, 도 1에서 세라믹 바디(110)에 대한 B-B' 선에 따른 단면도이다.
도 3 및 도 4를 참조하면, 본 발명의 일 실시형태에 따른 상기 사이드 마진부(112, 113)는 상기 사이드 마진부(112, 113)의 제1 방향(DR1) 중앙부보다 제1 방향(DR1)의 상부 및 하부에서 제2 방향(DR2)으로 측정한 폭이 더 크게 형성된다.
동일한 폭의 유전체층과 내부전극을 포함하는 적층 바디에서 내부전극이 노출된 면에 내부전극의 보호를 위하여 사이드 마진부를 형성하는 경우, 적층 바디의 모서리에서 내습특성의 열화가 쉽게 발생할 수 있다.
또한, 세라믹 슬러리를 도포하여 상기 사이드 마진부를 형성하는 경우, 유동성을 갖는 페이스트의 특징에 따라 적층 바디의 모서리와 인접한 사이드 마진부의 상부 및 하부는 얇게 형성될 수 있으며, 이 경우 내습특성에 더욱 취약할 수 있다.
하지만 본 발명의 일 실시형태와 같이 상기 사이드 마진부의 상부 및 하부의 두께를 두껍게 하는 경우, 적층바디의 내부전극이 노출된 면에 사이드 마진부를 별도로 형성하는 공법으로 세라믹 바디를 형성하더라도 내습특성을 향상시킬 수 있다. 다시 말해 사이드 마진부의 제2 방향(DR2)의 폭을 중심부보다 상부 및 하부에서 더 크게 함으로써 세라믹 바디(110) 나아가 적층 세라믹 전자부품의 내습특성을 향상시킬 수 있다.
상기 사이드 마진부(112, 113)의 상부 및 하부 표면은 상기 사이드 마진부 중앙부의 표면보다 볼록한 형상을 가질 수 있다.
도시된 바와 같이, 상기 제1 및 제2 사이드 마진부(112, 113)는 적층 바디의 제1 및 제2 면 전체 영역에 형성될 수 있다. 상기 적층 바디(111)의 제1 및 제2 면으로 노출되는 복수 개의 내부전극의 말단을 모두 덮을 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)는 사이드 마진부 형성을 위한 세라믹 슬러리로 형성될 수 있다. 후술할 제조방법에서 상세히 설명하겠으나, 상기 세라믹 슬러리의 양 및 점도를 조절하여 상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)의 폭(두께)과 형상을 조절할 수 있다. 상기 세라믹 슬러리는 유전체층을 형성하는 재료와 동일한 재료를 포함할 수 있으나, 상기 유전체층과 다른 조성의 재료로 형성될 수 있다.
상기 세라믹 슬러리는 유전체층을 형성한 재료와 다른 조성의 재료로 형성되어 소성 후의 세라믹 바디에서 서로 구분될 수 있다.
이하, 본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 제조방법을 설명한다.
도 5a 내지 도 5h는 본 발명의 일 실시예에 따른 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
우선, 도 5a에 도시된 바와 같이 세라믹 그린시트(212a) 위에 소정의 간격(d3)을 두고 복수 개의 스트라이프형 제1 내부전극 패턴(221a)을 형성할 수 있다. 상기 복수 개의 스트라이트형 제1 내부전극 패턴(221a)은 서로 평행하게 형성될 수 있다.
상기 소정의 간격(d3)은 내부전극이 서로 다른 극성을 갖는 외부전극과 절연되기 위한 거리로써, 내부전극이 다른 극성의 외부전극과 이격된 거리×2의 거리로 이해될 수 있다.
상기 세라믹 그린시트(212a)는 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 페이스트로 형성될 수 있다.
상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO3)계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있으며, 바람직하게는 티탄산바륨(BaTiO3) 파우더가 사용될 수 있다. 상기 세라믹 그린시트(212a)가 소성되면 유전체층이 될 수 있다.
상기 스트라이프형 제1 내부전극 패턴(221a)은 도전성 금속을 포함하는 내부전극 페이스트에 의하여 형성될 수 있다. 상기 도전성 금속은 이에 제한되는 것은 아니나, Ni, Cu, Pd, 또는 이들의 합금일 수 있다.
상기 세라믹 그린시트(221a) 상에 스트라이프형 제1 내부전극 패턴(221a)을 형성하는 방법은 특별히 제한되지 않으나, 예를 들면 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통해 형성될 수 있다.
또한, 도시되지 않았으나, 또 다른 세라믹 그린시트(212a) 위에 소정의 간격을 두고 복수 개의 스트라이프형 제2 내부전극 패턴(222a)을 형성할 수 있다.
이하, 제1 내부전극 패턴(221a)이 형성된 세라믹 그린시트는 제1 세라믹 그린시트로 지칭될 수 있고, 제2 내부전극 패턴(222a)이 형성된 세라믹 그린시트는 제2 세라믹 그린시트로 지칭될 수 있다.
다음으로, 도 5b에 도시된 바와 같이, 스트라이프형 제1 내부전극 패턴(221a)과 스트라이프형 제2 내부전극 패턴(222a)이 교차 적층되도록 제1 및 제2 세라믹 그린시트를 번갈아가며 적층할 수 있다.
이후, 상기 스트라이프형 제1 내부전극 패턴(221a)은 제1 내부전극(221)을 형성할 수 있고, 스트라이프형 제2 내부전극 패턴(222a)은 제2 내부전극(222)을 형성할 수 있다.
도 5c는 본 발명의 일 실시예에 따라 제1 및 제2 세라믹 그린시트가 적층된 세라믹 그린시트 적층체(210)를 나타내는 단면도이고, 도 5d는 제1 및 제2 세라믹 그린시트가 적층된 세라믹 그린시트 적층체(210)를 나타내는 사시도이다.
도 5c 및 도 5d를 참조하면, 복수 개의 평행한 스트라이프형 제1 내부전극 패턴(221a)이 인쇄된 제1 세라믹 그린시트와 복수 개의 평행한 스트라이프형 제2 내부전극 패턴(222a)이 인쇄된 제2 세라믹 그린시트는 서로 번갈아가며 적층되어 있다.
보다 구체적으로, 제1 세라믹 그린시트에 인쇄된 스트라이프형 제1 내부 전극 패턴(221a)의 중심부와 제2 세라믹 그린시트에 인쇄된 스트라이프형 제2 내부전극 패턴(222a) 사이의 간격(d3)이 중첩되도록 적층될 수 있다.
다음으로, 도 5d에 도시된 바와 같이, 상기 세라믹 그린시트 적층체(210)는 복수개의 스트라이프형 제1 내부전극 패턴(221a) 및 스트라이프형 제2 내부전극 패턴(222a)을 가로지르도록 절단될 수 있다. 상기 세라믹 그린시트 적층체(210)는 C1-C1 절단선을 따라 막대형 적층체(220)로 절단될 수 있다.
예를 들어, 스트라이프형 제1 내부전극 패턴(221a) 및 스트라이프형 제2 내부전극 패턴(122a)은 길이 방향으로 절단되어 일정한 폭을 갖는 복수 개의 내부전극으로 분할될 수 있다. 이때, 적층된 세라믹 그린시트도 내부전극 패턴과 함께 절단된다. 이에 따라 내부전극의 폭은 유전체층과 동일한 폭을 갖도록 형성될 수 있다.
상기 막대형 적층체(220)의 절단면으로 제1 및 제2 내부전극의 폭 방향의 말단이 노출된다. 상기 막대형 적층체의 절단면은 각각 막대형 적층체의 제1 측면 및 제2 측면으로 지칭될 수 있다. 상기 막대형 적층체(220)의 제1 및 제2 측면은 도 1c에 도시한 적층 바디(111)의 제1 면 및 제2 면에 대응하는 것으로 이해될 수 있다.
다음으로, 상기 막대형 적층체(220)의 제1 및 제2 측면 각각에 제1 사이드 부 및 제2 사이드 마진부를 형성할 수 있다.
상기 제1 및 제2 사이드 마진부는 이에 제한되는 것은 아니나 도 5e 내지 도 5h에 나타난 방법으로 제조될 수 있다.
먼저, 도 5e에 도시된 바와 같이, 상기 막대형 적층체(220)의 제1 및 제2 측면과 상면 및 하면에 사이드부 형성을 위한 세라믹 슬러리(250)를 도포한다. 도 5e에서, 세라믹 슬러리(250)는 막대형 적층체(220)의 상면 및 하면 전체에 도포되었으나, 반드시 전체적으로 도포될 필요는 없으며, 상면의 일부 영역과 하면의 일부 영역에 도포될 수 있다. 또한, 상기 세라믹 슬러리(250)는 상기 막대형 적층체(220)의 제1 및 제2 측면의 일부에 도포될 수 있으며, 이에 제한되는 것은 상기 막대형 적층체(220) 제1 및 제2 측면에는 전체적으로 도포되는 것이 바람직하다.
상기 세라믹 슬러리는 세라믹 파우더, 유기 바인더 및 유기 용제를 포함할 수 있다. 제1 및 제2 사이드 마진부가 원하는 두께(또는 폭)로 형성되도록 세라믹 슬러리의 양을 조절할 수 있다. 또한, 세라믹 슬러리의 점도를 조절하여 다양한 형태의 제1 및 제2 사이드 마진부를 형성할 수 있다. 상기 세라믹 슬러리의 도포 방법은 특별히 제한되지 않으며, 예를 들면 스프레이 방식으로 분사하거나, 롤러를 이용하여 도포될 수 있다. 또는 상기 막대형 적층체를 세라믹 슬리리에 딥핑(dipping)하여 세라믹 슬러리를 도포할 수 있다.
이후, 도 5f에 도시된 바와 같이, 상기 막대형 적층체(220)의 상면 및 하면에 도포된 세라믹 슬러리를 상기 막대형 적층체(220)의 측면으로 이동시킨다. 상기 세라믹 슬러리의 이동은 상기 막대형 적층체(220)의 상면 및 하면에 도포된 세라믹 슬러리를 스퀴지 또는 스크라이퍼(260) 등의 도구를 사용하여 긁어내는 것으로 수행될 수 있다.
막대형 적층체(220)의 상면 및 하면에 도포된 세라믹 슬러리를 긁어내는 것으로 인하여 막대형 적층체(220)의 상면 및 하면에 도포되었던 세라믹 슬러리는 막대형 적층체(220)의 측면으로 이동할 수 있다. 이때, 세라믹 슬러리의 점도 등을 조절하여 막대형 적층체(220)의 측면 중 상부 및 하부에서 세라믹 슬러리가 두껍게 형성되도록 할 수 있다.
상술한 바와 같이 막대형 적층체(220)의 상면 및 하면에 도포된 세라믹 슬러리를 이동시켜 막대형 적층체(220)의 측면 중 상부 및 하부에서 세라믹 슬러리가 두껍게 형성되는 경우, 사이드 마진부의 상부 및 하부 두께를 증가시킬 수 있어 적층 세라믹 전자부품의 내습 특성을 향상시킬 수 있다.
또한, 막대형 적층체(220)의 상면 및 하면에 도포된 세라믹 슬러리로 인하여 세라믹 바디의 두께가 불필요하게 증가하는 것을 방지할 수 있다.
도 5g는 막대형 적층체(220)의 상면 및 하면에 도포된 세라믹 슬러리를 막대형 적층체(220)의 측면으로 이동시켜 측면에 제1 및 제2 사이드 마진부(212a, 213a)가 형성된 막대형 적층체를 도시한다.
도 5g에 도시된바와 같이, 제1 및 제2 사이드 마진부(212a, 213a)가 형성된 상기 막대형 적층체(220)를 C2-C2 절단선을 따라 개별적인 칩 사이즈에 맞게 절단할 수 있다. 도 5c는 상기 C2-C2 절단선의 위치를 파악하는데 참조될 수 있다.
막대형 적층체(220)를 칩 사이즈로 절단함에 따라, 도 5h에 도시된 바와 같이 제2 방향으로 대향하는 제1 면 및 제2 면에 제1 및 제2 사이드 마진부(212, 213)가 형성된 적층 바디(211)가 형성될 수 있다.
이에 따라, 제1 내부전극 및 제2 내부전극의 일단은 C2-C2 절단선에 따른 절단면으로 교대로 노출될 수 있다. 상기 제1 내부전극(221)이 노출된 면은 도 3에 도시된 적층 바디의 제3 면으로 이해되고, 상기 제2 내부전극(222)이 노출된 면은 도 3에 도시된 적층 바디의 제4 면으로 이해될 수 있다.
이후, 양 측면에 제1 및 제2 사이드 마진부(213, 214)가 형성된 적층 바디(211)를 가소 및 소성할 수 있다.
다음으로, 도시되지 않았으나, 상기 제1 및 제2 내부전극의 일단과 연결되도록 상기 제3 측면 및 제4 측면 각각에 외부전극을 형성할 수 있다.
또한, 막대형 적층체의 양 측면에 제1 및 제2 사이드 마진부를 형성한 후 가소 및 소성할 수 있고, 이후 상기 막대형 적층체를 적층 바디 형태로 절단할 수 있다. 이후, 적층 바디에 외부전극을 형성하는 공정을 수행할 수 있다.
본 실시형태와 같이, 막대형 적층체(220)에 제1 및 제2 사이드 마진부(212a, 213a)를 형성하고, 칩 사이즈로 절단하는 경우 한번의 공정으로 복수 개의 적층 바디에 사이드 마진부를 형성할 수 있다.
또한, 도시되지 않았으나, 제1 사이드 마진부 및 제2 사이드 마진부를 형성하기 전에 막대형 적층체를 칩 사이즈로 절단하여 복수 개의 적층 바디를 형성할 수 있다. 예를 들어, 막대형 적층체를 중첩된 제1 내부전극의 중심부와 제2 내부전극 간에 형성된 소정의 간격이 동일한 절단선에 의하여 절단되도록 절단할 수 있다. 이에 따라, 제1 내부전극 및 제2 내부전극의 일단은 절단면에 교대로 노출될 수 있다.
이후, 상기 적층 바디의 제1 및 제2 면에 제1 사이드 마진부 및 제2 사이드 마진부를 형성할 수 있다. 제1 및 제2 사이드 마진부의 형성방법은 상술한 바와 같다. 제1 및 제2 사이드 마진부가 형성된 적층 바디를 가소 및 소성할 수 있다.
이후, 상기 제1 내부전극이 노출된 적층 바디의 제3 면과 상기 제2 내부전극이 노출된 적층 바디의 제4 면에 각각 외부전극을 형성할 수 있다.
본 발명의 일 실시형태에 의하면 사이드 마진부의 상부 및 하부의 두께를 두껍게 하여 적층 세라믹 전자부품의 내습특성을 향상시킬 수 있다.
특히, 사이드 마진부를 별도로 형성하는 공법으로 세라믹 바디를 형성하더라도 내습특성을 향상시킬 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
110 : 세라믹 바디 111: 적층 바디
11: 유전체층
112, 113: 제1 및 제2 사이드 마진부
121, 122: 제1 및 제2 내부전극 131, 132: 제1 및 제2 외부전극
212a: 세라믹 그린시트
221a, 222a: 스트라이프형 제1 및 제2 내부전극 패턴
221, 222: 제1 및 제2 내부전극 212a, 213a: 제1 및 제2 사이드부
210: 세라믹 그린시트 적층체 220: 막대형 적층체
11: 유전체층
112, 113: 제1 및 제2 사이드 마진부
121, 122: 제1 및 제2 내부전극 131, 132: 제1 및 제2 외부전극
212a: 세라믹 그린시트
221a, 222a: 스트라이프형 제1 및 제2 내부전극 패턴
221, 222: 제1 및 제2 내부전극 212a, 213a: 제1 및 제2 사이드부
210: 세라믹 그린시트 적층체 220: 막대형 적층체
Claims (9)
- 유전체층과 내부전극이 제1 방향으로 번갈아 배치된 적층바디; 및
상기 적층바디의 제2 방향으로 대향하는 제1면 및 제2면에 배치되는 사이드 마진부; 를 포함하며,
상기 사이드 마진부의 상기 제1 방향 상부 및 하부는 상기 사이드 마진부의 상기 제1 방향 중앙부보다 상기 제2 방향의 폭이 더 크고,
상기 사이드 마진부의 상기 제1 방향 상부 및 하부의 표면은 상기 사이드 마진부의 상기 제1 방향 중앙부의 표면보다 볼록한 형상을 갖는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 적층 바디는 상기 제1 면 및 제2 면 사이의 거리를 형성하는 폭을 가지는 복수 개의 유전체층이 적층되어 형성되고, 상기 내부전극은 상기 유전체층의 폭과 동일한 폭을 가지는 적층 세라믹 커패시터.
- 삭제
- 제1항에 있어서,
상기 사이드 마진부는 상기 유전체층과 구분되는 적층 세라믹 커패시터.
- 제4항에 있어서,
상기 사이드 마진부는 상기 유전체층과 다른 조성의 재료로 형성되는 적층 세라믹 커패시터.
- 복수 개의 스트라이프형 내부전극 패턴이 소정의 간격을 두고 형성된 세라믹 그린시트를 마련하는 단계;
상기 세라믹 그린시트를 제1 방향으로 적층하여 세라믹 그린시트 적층체를 형성하는 단계;
상기 스트라이프형 내부전극이 제2 방향으로 일정 폭을 가지며, 상기 내부전극의 상기 제2 방향 양쪽 말단이 노출된 측면을 갖도록 상기 세라믹 그린시트 적층체를 절단하는 단계; 및
상기 내부전극의 말단이 노출된 상기 세라믹 그린시트 적층체의 측면에 사이드 마진부를 형성하는 단계; 를 포함하고,
상기 사이드 마진부의 상기 제1 방향 상부 및 하부는 상기 사이드 마진부의 상기 제1 방향 중앙부보다 상기 제2 방향의 폭이 더 크고,
상기 사이드 마진부의 상기 제1 방향 상부 및 하부의 표면은 상기 사이드 마진부의 상기 제1 방향 중앙부의 표면보다 볼록한 형상을 갖는 세라믹 커패시터의 제조방법.
- 제6항에 있어서,
상기 사이드 마진부를 형성하는 단계는,
상기 내부전극의 말단이 노출된 상기 세라믹 그린시트 적층체의 측면과 상기 세라믹 그린시트 적층체의 상면 및 하면에 사이드 마진부 형성을 위한 슬러리를 도포하는 단계; 및
상기 세라믹 그린시트 적층체의 상면 및 하면에 도포된 슬러리를 상기 세라믹 그린시트 적층체의 측면으로 이동시키는 슬러리 이동 단계; 를 포함하는 적층 세라믹 커패시터의 제조방법.
- 제7항에 있어서,
상기 슬러리 이동 단계는 스퀴지 또는 스크라이퍼를 이용하여 상기 세라믹 그린시트 적층체의 상면 및 하면에 도포된 슬러리를 긁어 내는 것으로 수행되는 적층 세라믹 커패시터의 제조방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150120424A KR102202485B1 (ko) | 2015-08-26 | 2015-08-26 | 적층 세라믹 커패시터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150120424A KR102202485B1 (ko) | 2015-08-26 | 2015-08-26 | 적층 세라믹 커패시터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170024870A KR20170024870A (ko) | 2017-03-08 |
| KR102202485B1 true KR102202485B1 (ko) | 2021-01-13 |
Family
ID=58403414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150120424A KR102202485B1 (ko) | 2015-08-26 | 2015-08-26 | 적층 세라믹 커패시터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102202485B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101141361B1 (ko) * | 2011-03-14 | 2012-05-03 | 삼성전기주식회사 | 적층형 세라믹 콘덴서 및 그 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260192A (ja) * | 1996-03-25 | 1997-10-03 | Taiyo Yuden Co Ltd | 積層コンデンサ |
| KR101141342B1 (ko) | 2011-03-09 | 2012-05-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
-
2015
- 2015-08-26 KR KR1020150120424A patent/KR102202485B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101141361B1 (ko) * | 2011-03-14 | 2012-05-03 | 삼성전기주식회사 | 적층형 세라믹 콘덴서 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170024870A (ko) | 2017-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7315138B2 (ja) | 積層セラミックキャパシタ | |
| KR101141402B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101514512B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101565640B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101187939B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101188032B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| JP5420619B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| KR101762032B1 (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
| KR101548797B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| US9418789B2 (en) | Multilayer ceramic electronic component | |
| KR20140121727A (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101240804B1 (ko) | 적층 세라믹 커패시터 | |
| KR20170078317A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법 | |
| KR101565725B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR20150096909A (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| KR102202485B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101240738B1 (ko) | 적층 세라믹 커패시터 | |
| KR101761945B1 (ko) | 적층 커패시터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |