KR101548797B1 - 적층 세라믹 커패시터 및 그 제조방법 - Google Patents

적층 세라믹 커패시터 및 그 제조방법 Download PDF

Info

Publication number
KR101548797B1
KR101548797B1 KR1020130038322A KR20130038322A KR101548797B1 KR 101548797 B1 KR101548797 B1 KR 101548797B1 KR 1020130038322 A KR1020130038322 A KR 1020130038322A KR 20130038322 A KR20130038322 A KR 20130038322A KR 101548797 B1 KR101548797 B1 KR 101548797B1
Authority
KR
South Korea
Prior art keywords
internal electrode
margin
ceramic
internal
laminate
Prior art date
Application number
KR1020130038322A
Other languages
English (en)
Other versions
KR20140121728A (ko
Inventor
김형준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130038322A priority Critical patent/KR101548797B1/ko
Publication of KR20140121728A publication Critical patent/KR20140121728A/ko
Application granted granted Critical
Publication of KR101548797B1 publication Critical patent/KR101548797B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Abstract

본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 서로 대향하는 제1 측면 및 제2 측면, 상기 제1 측면 및 제2 측면을 연결하는 제3 단면 및 제4 단면을 가지는 세라믹 본체; 상기 세라믹 본체의 내부에 형성되며, 상기 제3 단면 또는 제4 단면으로 일단이 노출되는 복수 개의 내부전극; 및 상기 제1 측면 및 제2 측면에서 상기 내부전극의 단부까지 형성된 제1 사이드 마진부 및 제2 사이드 마진부;를 포함하며, 상기 세라믹 본체의 폭 방향에 있어서, 상기 내부전극의 양 단부는 산화 영역을 포함하며, 상기 내부전극 중 최상 및 최하 내부전극을 제외한 용량 형성에 기여하는 내부전극의 상기 산화 영역 중 최대 길이(Lmax)가 3 μm 이하이며, 길이의 표준 편차가 1 μm 이하일 수 있다.

Description

적층 세라믹 커패시터 및 그 제조방법{A multilayer ceramic capacitor and a method for manufactuaring the same}

본 발명은 적층 세라믹 커패시터 및 그 제조방법에 관한 것으로, 보다 상세하게는 유전 특성이 우수한 고용량 적층 세라믹 커패시터 및 그 제조방법에 관한 것이다.

일반적으로 커패시터, 인턱터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 본체, 본체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 본체 표면에 설치된 외부전극을 구비한다.

세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.

적층 세라믹 커패시터는 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.

최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 커패시터도 크기가 작고, 용량이 큰 고용량 제품이 요구되고 있다.

일반적으로 적층 세라믹 커패시터는 다음과 같이 제조될 수 있다. 우선, 세라믹 그린시트를 제조하고, 세라믹 그린시트 상에 도전성 페이스트를 인쇄하여 내부전극을 형성한다. 내부전극이 형성된 세라믹 그린시트를 수십 내지 수백층 까지 겹쳐 쌓아 올려 그린 세라믹 적층체를 만든다. 이 후 그린 세라믹 적층체를 고온 및 고압으로 압착하여 딱딱한 그린 세라믹 적층체를 만들고, 절단 공정을 거쳐 그린 칩을 제조한다. 이후 그린 칩을 가소 및 소성하고, 이후 외부전극을 형성하여 적층 세라믹 커패시터를 완성한다.

상기와 같은 제조방법에 의하여 적층 세라믹 커패시터를 형성하는 경우, 내부전극 끝단의 산화층의 길이가 불규칙적으로 형성됨에 따라 유전 특성이 저하되는 현상이 현저한 문제가 있다.

아래 선행기술문헌은 세라믹 전자부품의 절연 저항의 열화를 억제하기 위하여 내부전극의 양단부의 길이 및 높이 방향에서 금속 산화물이 고용되어 이루어지는 이상 영역의 점유율이 85% 이상인 것을 개시하고 있으나, 내부전극의 폭 방향 양 단부에 있어서 산화층의 길이를 조절하지 않아 유전 특성 저하의 문제는 여전히 해결하지 못한다.

한국공개특허공보 2010-0136917

본 발명은 유전 특성이 우수한 고용량 적층 세라믹 커패시터 및 그 제조방법을 제공하는 것을 목적으로 한다.

본 발명의 일 실시형태는 서로 대향하는 제1 측면 및 제2 측면, 상기 제1 측면 및 제2 측면을 연결하는 제3 단면 및 제4 단면을 가지는 세라믹 본체; 상기 세라믹 본체의 내부에 형성되며, 상기 제3 단면 또는 제4 단면으로 일단이 노출되는 복수 개의 내부전극; 및 상기 제1 측면 및 제2 측면에서 상기 내부전극의 단부까지 형성된 제1 사이드 마진부 및 제2 사이드 마진부;를 포함하며, 상기 세라믹 본체의 폭 방향에 있어서, 상기 내부전극의 양 단부는 산화 영역을 포함하며, 상기 내부전극 중 최상 및 최하 내부전극을 제외한 용량 형성에 기여하는 내부전극의 상기 산화 영역은 최대 길이(Lmax)가 3 μm 이하이며, 길이의 표준 편차가 1 μm 이하인 적층 세라믹 커패시터를 제공한다.

상기 제1 사이드 마진부 및 제2 사이드 마진부는 평균 두께가 18μm 이하일 수 있다.

상기 제1 사이드 마진부 및 제2 사이드 마진부는 세라믹 슬러리로 형성될 수 있다.

상기 내부전극은 일단이 상기 제3 단면으로 노출되고, 타단이 상기 제4 단면으로부터 소정의 간격을 두고 형성되는 제1 내부전극 및 일단이 제4 단면으로 노출되고, 타단이 상기 제3 단면으로부터 소정의 간격을 두고 형성되는 제2 내부전극으로 구성될 수 있다.

본 발명의 다른 실시형태는 복수 개의 스트라이프형 제1 내부전극 패턴이 소정의 간격을 두고 형성된 제1 세라믹 그린시트 및 복수 개의 스트라이프형 제2 내부전극 패턴이 소정의 간격을 두고 형성된 제2 세라믹 그린시트를 마련하는 단계;

상기 스트라이프형 제1 내부전극 패턴과 상기 스트라이프형 제2 내부 전극 패턴이 교차되도록 상기 제1 세라믹 그린시트와 상기 제2 세라믹 그린시트를 적층하여 세라믹 그린시트 적층체를 형성하는 단계; 상기 스트라이프형 제1 내부전극 패턴 및 제2 내부전극 패턴을 가로 질러서 제1 내부전극 및 제2 내부전극이 일정 폭을 가지며, 상기 폭 방향으로 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖도록 상기 세라믹 그린시트 적층체를 절단하는 단계; 및 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리로 제1 사이드 마진부 및 제2 사이드 마진부를 형성하는 단계;를 포함하며, 상기 세라믹 본체의 폭 방향에 있어서, 상기 내부전극의 양 단부는 산화 영역을 포함하며, 상기 내부전극 중 최상 및 최하 내부전극을 제외한 용량 형성에 기여하는 내부전극의 상기 산화 영역은 최대 길이(Lmax)가 3 μm 이하이며, 길이의 표준 편차가 1 μm 이하인 적층 세라믹 커패시터의 제조방법을 제공한다.

상기 세라믹 그린시트 적층체를 형성하는 단계는

상기 스트라이프형 제1 내부 전극 패턴의 중심부와 상기 스트라이프형 제2 내부전극 패턴 사이의 소정의 간격이 중첩되도록 적층될 수 있다.

상기 세라믹 그린시트 적층체를 절단하는 단계는

상기 세라믹 그린시트 적층체가 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖는 막대형 적층체가 되도록 수행되고,

상기 제1 및 제2 사이드 마진부를 형성하는 단계 이후에, 상기 제1 내부전극의 중심부 및 제2 내부전극 사이의 소정의 간격을 동일한 절단선으로 절단하여 제1 내부전극 또는 제2 내부전극의 일단이 각각 노출된 제3 단면 또는 제4 단면을 갖는 적층체로 절단하는 단계가 수행될 수 있다.

상기 세라믹 그린시트 적층체를 절단하는 단계는

상기 세라믹 그린시트를 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖는 막대형 적층체로 절단하는 단계, 및 상기 막대형 적층체를 상기 제1 내부전극의 중심부 및 상기 제2 내부전극 사이의 소정의 간격을 동일한 절단선으로 절단하여 제1 내부전극 또는 제2 내부전극의 일단이 각각 노출된 제3 단면 또는 제4 단면을 갖는 적층체로 절단하는 단계로 수행되고,

상기 제1 및 제2 사이드 마진부를 형성하는 단계는 상기 적층체에 대하여 수행될 수 있다.

상기 제1 사이드 마진부 및 제2 사이드 마진부를 형성하는 단계는 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리를 도포하여 수행될 수 있다.

상기 제1 사이드 마진부 및 제2 사이드 마진부를 형성하는 단계는 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 세라믹 슬러리에 딥핑하여 수행될 수 있다.

상기 제1 사이드 마진부 및 제2 사이드 마진부는 평균 두께가 18μm 이하일 수 있다.

본 발명의 일 실시형태에 의하면, 적층 세라믹 커패시터에 있어서 내부전극 끝단의 산화 영역 길이를 조절하고, 분포를 균일하게 함으로써 유전 특성이 우수한 고용량 적층 세라믹 커패시터를 구현할 수 있다.

또한, 적층 세라믹 커패시터에 있어서 내부전극 말단에서 제1 측면 또는 제2 측면까지의 거리는 작게 형성될 수 있다. 이에 따라 상대적으로 세라믹 본체 내에 형성되는 내부전극의 중첩 면적을 넓게 형성할 수 있다.

또한, 상대적으로 잔류 탄소의 제거가 어려운 모서리부인 최외곽에 배치되는 내부전극 말단에서 제1 측면 또는 제2 측면까지의 거리가 매우 작게 형성되어 잔류 탄소의 제거가 용이하게 수행될 수 있다. 이에 따라 잔류 탄소의 농도 산포가 작아져 동일한 미세 구조를 유지할 수 있고, 내부전극의 연결성을 향상시킬 수 있다.

또한, 최외곽에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단 거리를 일정 두께로 확보하여 내습 특성을 확보하고, 내부 결함을 줄일 수 있다. 또한, 외부전극 형성시 방사 크랙 발생 가능성을 줄이고, 외부 충격에 대한 기계적 강도를 확보할 수 있다.

본 발명의 일 실시예에 의하면, 적층된 복수 개의 제1 및 제2 내부전극, 세라믹 그린시트는 동시에 절단되어 상기 내부전극의 말단은 일 직선상에 놓일 수 있다. 이후, 내부전극의 말단이 노출되는 면에 제1 및 제2 사이드 마진부가 형성될 수 있다. 상기 사이드 마진부의 두께는 세라믹 슬러리의 양에 따라 용이하게 조절될 수 있다.

상기 내부 전극은 유전체층의 폭 방향에 대해서는 전체적으로 형성될 수 있어 내부전극 간의 중첩 면적을 형성하기 용이하고, 내부전극에 의한 단차의 발생을 줄일 수 있다.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2는 도 1의 B-B'선에 따른 단면도이다.
도 3은 도 2의 Q 영역 확대도이다.
도 4는 도 1의 A-A'선에 따른 단면도이고, 도 5는 도 1에 도시된 적층 세라믹 커패시터를 구성하는 일 유전체층을 나타내는 상부 평면도이다.
도 6a 내지 도 6f는 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.

도 2는 도 1의 B-B'선에 따른 단면도이다.

도 3은 도 2의 Q 영역 확대도이다.

도 4는 도 1의 A-A'선에 따른 단면도이고, 도 5는 도 1에 도시된 적층 세라믹 커패시터를 구성하는 일 유전체층을 나타내는 상부 평면도이다.


도 1 내지 도 5를 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터는 세라믹 본체(110); 상기 세라믹 본체의 내부에 형성되는 복수 개의 내부전극(121, 122); 상기 세라믹 본체의 외표면에 형성되는 외부전극(131, 132)을 포함한다.

상기 세라믹 본체(110)는 서로 대향하는 제1 측면(1) 및 제2 측면(2)과 상기 제1 측면 및 제2 측면을 연결하는 제3 단면(3) 및 제4 단면(4)을 가질 수 있다.

상기 세라믹 본체(110)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 직방체 형상일 수 있다.

상기 세라믹 본체(110) 내부에 형성된 복수 개의 내부전극(121, 122)은 세라믹 본체의 제3 단면(3) 또는 제4 단면(4)으로 일단이 노출된다.

상기 내부전극(121, 122)은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있다. 제1 내부전극(121)의 일단은 제3 단면(3)으로 노출되고, 제2 내부전극(122)의 일단은 제4 단면(4)으로 노출될 수 있다. 상기 제1 내부전극(121) 및 제2 내부전극(122)의 타단은 제3 단면(3) 또는 제4 단면(4)으로부터 일정 간격을 두고 형성된다. 이에 대한 보다 구체적인 사항은 후술하도록 한다.

상기 세라믹 본체의 제3 단면(3) 및 제4 단면(4)에는 제1 및 제2 외부전극(131, 132)이 형성되어 상기 내부전극과 전기적으로 연결될 수 있다.

상기 세라믹 본체의 내부에는 복수 개의 내부전극이 형성되어 있으며, 상기 복수 개의 내부전극의 각 말단에서 상기 제1 측면 또는 제2 측면까지의 거리(d1)는 18㎛이하일 수 있다. 이는 복수 개의 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 평균 거리(d1)가 평균 18㎛이하임을 의미할 수 있다.

상기 내부전극의 말단은 상기 세라믹 본체의 제1 측면(1) 또는 제2 측면(2)으로 향하고 있는 내부전극의 일 영역을 의미한다. 상기 내부전극의 말단에서 제1 측면 또는 제2 측면까지의 영역은 제1 사이드 마진부(113) 또는 제2 사이드 마진부(114)로 지칭될 수 있다.

내부전극 말단으로부터 제1 측면(1) 또는 제2 측면(2)까지의 거리(d1)는 복수 개의 내부전극 간에 있어서, 다소 차이가 있을 수 있으나, 본 발명의 일 실시형태에 따르면, 그 편차가 없거나 작은 특징을 갖는다. 이러한 특징은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 제조방법에 의하여 보다 명확하게 이해될 수 있다.

본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(110)는 복수의 유전체층(112)이 적층된 적층체(111)와 상기 적층체의 양 측면에 형성되는 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)로 구성될 수 있다. 이의 경우, 상기 복수 개의 내부전극의 각 말단에서 상기 제1 측면 또는 제2 측면까지의 거리(d1)는 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)에 의하여 형성되는 것으로, 이는 상기 제1 사이드 마진부(113) 또는 제2 사이드 마진부(114)의 두께에 해당하게 된다.

상기 적층체(111)를 구성하는 복수의 유전체층(112)은 소결된 상태로써, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.

상기 적층체(111)의 길이는 상기 세라믹 본체(110)의 길이에 해당하며, 상기 세라믹 본체(110)의 길이는 세라믹 본체의 제3 단면(3)에서 제4 단면(4)까지의 거리에 해당한다. 즉, 세라믹 본체(110)의 제3 및 제4 단면은 적층체(111)의 제3 단면 및 제4 단면으로 이해될 수 있다.

상기 적층체(111)는 복수의 유전체층(112)의 적층에 의하여 형성되는 것으로, 상기 유전체층(112)의 길이는 세라믹 본체의 제3 단면(3)과 제4 단면(4) 사이의 거리를 형성한다.

이에 제한되는 것은 아니나, 본 발명의 일 실시형태에 따르면 세라믹 본체의 길이는 400 내지 1400㎛일 수 있다. 보다 구체적으로, 세라믹 본체의 길이는 400 내지 800㎛이거나, 600 내지 1400㎛일 수 있다.

상기 유전체층 상에 내부전극(121, 122)이 형성될 수 있으며, 내부전극(121, 122)은 소결에 의하여 일 유전체층을 사이에 두고, 상기 세라믹 본체 내부에 형성될 수 있다.

본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(110)의 폭 방향에 있어서, 상기 내부전극(121, 122)의 양 단부는 산화 영역(O)을 포함하며, 상기 내부전극(121, 122) 중 최상 및 최하 내부전극을 제외한 용량 형성에 기여하는 내부전극의 상기 산화 영역은 최대 길이(Lmax)가 3 μm 이하이며, 길이의 표준 편차가 1 μm 이하일 수 있다.

상기 산화 영역(O)은 상기 세라믹 본체(110)의 소성 과정 또는 열처리 공정시 유전체층(112)의 세라믹에 포함되는 금속 산화물과 상기 내부전극(121, 122)을 구성하는 금속이 반응하여 형성될 수 있다.

상기 산화 영역(O)은 금속 산화물을 포함하며, 상기 금속 산화물은 특별히 제한되지 않으나, 예를 들어 마그네슘(Mg), 망간(Mn), 니켈(Ni), 리튬(Li), 규소(Si), 티타늄(Ti) 및 바륨(Ba)으로 구성된 군으로부터 선택된 하나 이상의 산화물일 수 있다.

상기 산화 영역(O)은 전자 현미경에 의해 관찰될 수 있으며, 내부전극과 다른 색채를 띠게 되어 상기 내부전극과 구별할 수 있다.

도 2, 3 및 5에서는 상기 산화 영역(O)을 내부전극(121, 122)과 구별하기 위해 다른 선으로 표시하였다.

상기 산화 영역(O)은 최대 길이(Lmax)가 3 μm 이하이며, 길이의 표준 편차가 1 μm 이하일 수 있다.

본 발명의 일 실시형태에 따르면, 상기 산화 영역(O)의 최대 길이(Lmax)가 3 μm 이하이며, 길이의 표준 편차가 1 μm 이하로 조절함으로써, 상기 산화 영역(O)의 불규칙한 형성을 막아 유전 특성 저하의 문제를 막을 수 있다.

즉, 상기 산화 영역 길이를 조절하고, 분포를 균일하게 함으로써 유전 특성이 우수한 고용량 적층 세라믹 커패시터를 구현할 수 있다.

상기 산화 영역(O)의 최대 길이(Lmax)가 3 μm를 초과하는 경우에는 적층 세라믹 커패시터의 정전 용량이 저하되는 문제가 발생할 수 있고, 내부전극 단부와 제1 사이드 마진부(113) 또는 제2 사이드 마진부(114)가 접하는 접합부에 크랙이 발생할 수 있다.

또한, 상기 산화 영역(O)의 길이의 표준 편차가 1 μm를 초과하는 경우에는 상기 산화 영역이 불규칙적으로 형성됨에 따라 유전 특성이 저하되는 문제가 발생할 수 있다.

본 발명의 일 실시형태에 따르면, 상기 산화 영역(O)의 최대 길이(Lmax)가 3 μm 이하이며, 길이의 표준 편차가 1 μm 이하로 조절하는 방법은 특별히 제한되지 않으나, 예를 들어 세라믹 본체의 소성시 산소 분압을 조절함으로써 구현할 수 있다.

상기 산화 영역(O)의 최대 길이(Lmax) 및 길이의 표준 편차 측정시에는 상기 내부전극(121, 122) 중 최상 및 최하 내부전극을 제외한 용량 형성에 기여하는 내부전극의 상기 산화 영역에 대하여만 수행될 수 있다.

상기 산화 영역(O)은 상기 세라믹 본체(110)의 폭 방향에 있어서, 상기 내부전극(121, 122)의 양 단부에 형성될 수 있으나, 상기 내부전극(121, 122) 중 최상 및 최하 내부전극의 경우에는 상기 내부전극 전체에 산화 영역이 형성될 수도 있다.

이 경우, 상기 내부전극(121, 122) 중 최상 및 최하 내부전극은 상기 산화 영역으로 인하여 적층 세라믹 커패시터의 용량 형성에 기여할 수 없게 된다.

즉, 상기 내부전극(121, 122) 중 최상 및 최하 내부전극은 전체에 산화 영역이 형성될 수 있어 상기 산화 영역(O)의 최대 길이(Lmax) 및 길이의 표준 편차 측정시 제외하는 것이다.

상기 산화 영역(O)의 최대 길이(Lmax) 및 길이의 표준 편차는 도 2와 같이 세라믹 본체(110)의 폭 방향 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다.

예를 들어, 도 2와 같이 세라믹 본체(110)의 폭 및 두께 방향(W-T) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 스캔한 이미지에서 상기 내부전극(121, 122) 중 최상 및 최하 내부전극을 제외한 용량 형성에 기여하는 내부전극의 상기 산화 영역의 길이를 측정하여 최대 길이(Lmax) 및 길이의 표준 편차를 얻을 수 있다.

도 5를 참조하면, 유전체층(112)에 제1 내부전극(121)이 형성되어 있다. 상기 제1 내부전극(121)은 유전체층의 길이 방향에 대해서는 전체적으로 형성되지 않는다. 즉, 제1 내부전극(121)의 일단은 세라믹 본체의 제4 단면(4)으로부터 소정의 간격(d2)을 두고 형성될 수 있고, 제1 내부전극(121)의 타단은 제3 단면(3)까지 형성되어 제3 단면(3)으로 노출될 수 있다.

적층체의 제3 단면(3)으로 노출된 제1 내부전극의 타단은 제1 외부전극(131)과 연결된다.

제1 내부전극과 반대로 제2 내부전극(122)의 일단은 제3 단면(3)으로부터 소정의 간격을 두고 형성되고, 제2 내부전극(122)의 타단은 제4 단면(4)으로 노출되어 제2 외부전극(132)과 연결된다.

상기 유전체층(112)은 제1 내부전극(121)의 폭과 동일한 폭을 가질 수 있다. 즉, 상기 제1 내부전극(121)은 유전체층(112)의 폭 방향에 대해서는 전체적으로 형성될 수 있다. 유전체층의 폭 및 내부전극의 폭은 세라믹 본체의 제1 측면 및 제2 측면을 기준으로 한다.

이에 제한되는 것은 아니나, 본 발명의 일 실시형태에 따르면 유전체층의 폭 및 내부전극의 폭은 100 내지 900㎛일 수 있다. 보다 구체적으로, 유전체층의 폭 및 내부전극의 폭은 100 내지 500㎛이거나, 100 내지 900㎛일 수 있다.

세라믹 본체가 소형화될수록 사이드 마진부의 두께가 적층 세라믹 커패시터의 전기적 특성에 영향을 미칠 수 있다. 본 발명의 일 실시형태에 따르면 사이드 마진부의 두께가 18㎛ 이하로 형성되어 소형화된 적층 세라믹 커패시터의 특성을 향상시킬 수 있다.

본 발명의 일 실시형태에서 내부전극과 유전체층은 동시에 절단되어 형성되는 것으로, 내부전극의 폭과 유전체층의 폭은 동일하게 형성될 수 있다. 이에 대한 보다 구체적인 사항은 후술하도록 한다.

본 실시형태에서, 유전체층의 폭은 내부전극의 폭과 동일하게 적층체의 제1 및 제2 측면으로 내부전극의 말단이 노출될 수 있다. 상기 내부전극의 말단이 노출된 적층체의 양 측면에는 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)가 형성될 수 있다.

상술한 바와 같이, 상기 복수 개의 내부전극의 각 말단에서 상기 제1 측면 또는 제2 측면까지의 거리(d1)는 상기 제1 사이드 마진부(113) 또는 제2 사이드 마진부(114)의 두께에 해당하게 된다.

상기 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 두께는 18㎛이하일 수 있다. 상기 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 두께가 작을수록 상대적으로 세라믹 본체 내에 형성되는 내부전극의 중첩 면적이 넓어질 수 있다.

상기 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 두께는 적층 본체(111)의 측면으로 노출되는 내부전극의 쇼트를 방지할 수 있는 두께를 가지면 특별히 제한되지 않으나, 예를 들면 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 두께는 2㎛이상일 수 있다.

상기 제1 및 제2 사이드 마진부의 두께가 2㎛ 미만이면 외부 충격에 대한 기계적 강도가 저하될 우려가 있고, 상기 제1 및 제2 사이드 마진부의 두께가 18㎛ 를 초과하면 상대적으로 내부전극의 중첩 면적이 감소하여 적층 세라믹 커패시터의 고용량을 확보하기 어려울 수 있다.

본 발명의 일 실시형태에 따르면, 상기 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)는 세라믹 슬러리로 형성될 수 있다. 상기 세라믹 슬러리의 양을 조절함에 따라, 상기 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 두께의 조절이 용이하며 18㎛이하로 얇게 형성될 수 있다.

상기 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 두께는 상기 마진부 각각의 평균 두께를 의미할 수 있다.

상기 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 평균 두께는 도 2와 같이 세라믹 본체(110)의 폭 방향 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다.

예를 들어, 도 2와 같이 세라믹 본체(110)의 폭 및 두께 방향(W-T) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 스캔한 이미지에서 추출된 임의의 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)에 대해서, 세라믹 본체의 두께 방향으로 상, 중, 하 임의의 3개 지점의 두께를 측정하여 평균값을 얻을 수 있다.

적층 세라믹 커패시터의 용량을 극대화하기 위해서 유전체층을 박막화하는 방법, 박막화된 유전체층을 고적층화하는 방법, 내부전극의 커버리지를 향상시키는 방법 등이 고려되고 있다. 또한, 용량을 형성하는 내부전극의 중첩 면적을 향상시키는 방법이 고려되고 있다. 내부전극의 중첩 면적을 늘리기 위해서는 내부전극이 형성되지 않은 마진부 영역이 최소화되어야 한다. 특히, 적층 세라믹 커패시터가 소형화될수록 내부전극의 중첩 영역을 늘리기 위해서는 마진부 영역이 최소화되어야 한다.

본 실시형태에 따르면, 유전체층의 폭 방향 전체에 내부전극이 형성되고, 사이드 마진부의 두께가 18㎛이하로 설정되어 내부전극의 중첩 면적이 넓은 특징을 갖는다.

일반적으로, 유전체층이 고적층화 될수록 유전체층 및 내부 전극의 두께는 얇아지게 된다. 따라서 내부 전극이 쇼트되는 현상이 빈번하게 발생할 수 있다. 또한, 유전체층 일부에만 내부전극이 형성되는 경우 내부전극에 의한 단차가 발생하여 절연 저항의 가속 수명이나 신뢰성이 저하될 수 있다.

그러나, 본 실시형태에 따르면 박막의 내부전극 및 유전체층을 형성하더라도, 내부전극이 유전체층의 폭방향에 대하여 전체적으로 형성되기 때문에 내부전극의 중첩 면적이 커져 적층 세라믹 커패시터의 용량을 크게 할 수 있다.

또한, 내부 전극에 의한 단차를 감소시켜 절연 저항의 가속 수명이 향상되어 용량 특성이 우수하면서도 신뢰성이 우수한 적층 세라믹 커패시터를 제공할 수 있다.

이하, 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 설명한다.

도 6a 내지 도 6f는 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.

도 6a에 도시된 바와 같이, 세라믹 그린시트(212a) 위에 소정의 간격(d4)을 두고 복수 개의 스트라이프형 제1 내부전극 패턴(221a)을 형성한다. 상기 복수 개의 스트라이트형 제1 내부전극 패턴(221a)은 서로 평행하게 형성될 수 있다.

상기 소정의 간격(d4)은 내부전극이 서로 다른 극성을 갖는 외부전극과 절연되기 위한 거리로써, 도 5에 도시된 d2×2의 거리로 이해될 수 있다.

상기 세라믹 그린시트(212a)는 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 페이스트로 형성될 수 있다.

상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO3)계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있으며, 바람직하게는 티탄산바륨(BaTiO3) 파우더가 사용될 수 있다. 상기 세라믹 그린시트(212a)가 소성되면 세라믹 본체를 구성하는 유전체층(112)이 된다.

스트라이프형 제1 내부전극 패턴(221a)은 도전성 금속을 포함하는 내부전극 페이스트에 의하여 형성될 수 있다. 상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있다.

상기 세라믹 그린시트(212a) 상에 스트라이프형 제1 내부전극 패턴(221a)을 형성하는 방법은 특별히 제한되지 않으나, 예를 들면 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통해 형성될 수 있다.

또한, 도시되지 않았으나, 또 다른 세라믹 그린시트(212a) 위에 소정의 간격을 두고 복수 개의 스트라이프형 제2 내부전극 패턴(222a)을 형성할 수 있다.

이하, 제1 내부전극 패턴(221a)이 형성된 세라믹 그린시트는 제1 세라믹 그린시트로 지칭될 수 있고, 제2 내부전극 패턴(222a)이 형성된 세라믹 그린시트는 제2 세라믹 그린시트로 지칭될 수 있다.

다음으로, 도 6b에 도시된 바와 같이, 스트라이프형 제1 내부전극 패턴(221a)과 스트라이프형 제2 내부전극 패턴(222a)이 교차 적층되도록 제1 및 제2 세라믹 그린시트를 번갈아가며 적층할 수 있다.

이후, 상기 스트라이프형 제1 내부전극 패턴(221a)은 제1 내부전극(121)을 형성할 수 있고, 스트라이프형 제2 내부전극 패턴(222a)은 제2 내부전극(122)을 형성할 수 있다.

도 6c는 본 발명의 일 실시예에 따라 제1 및 제2 세라믹 그린 시트가 적층된 세라믹 그린시트 적층체(210)를 도시하는 단면도이고, 도 6d는 제1 및 제2 세라믹 그린 시트가 적층된 세라믹 그린시트 적층체(210)를 도시하는 사시도이다.

도 6c 및 도 6d를 참조하면, 복수 개의 평행한 스트라이프형 제1 내부전극 패턴(221a)이 인쇄된 제1 세라믹 그린시트와 복수 개의 평행한 스트라이프형 제2 내부전극 패턴(222a)이 인쇄된 제2 세라믹 그린시트는 서로 번갈아가며 적층되어 있다.

보다 구체적으로, 제1 세라믹 그린시트에 인쇄된 스트라이프형 제1 내부 전극 패턴(221a)의 중앙부와 제2 세라믹 그린시트에 인쇄된 스트라이프형 제2 내부전극 패턴(222a) 사이의 간격(d4)이 중첩되도록 적층될 수 있다.

다음으로, 도 6d에 도시된 바와 같이, 상기 세라믹 그린시트 적층체(210)는 복수개의 스트라이프형 제1 내부전극 패턴(221a) 및 스트라이프형 제2 내부전극 패턴(222a)을 가로지르도록 절단될 수 있다. 즉, 상기 세라믹 그린시트 적층체(210)는 C1-C1 절단선을 따라 막대형 적층체(220)로 절단될 수 있다.

보다 구체적으로, 스트라이프형 제1 내부전극 패턴(221a) 및 스트라이프형 제2 내부전극 패턴(222a)은 길이 방향으로 절단되어 일정한 폭을 갖는 복수 개의 내부전극으로 분할될 수 있다. 이때, 적층된 세라믹 그린시트도 내부전극 패턴과 함께 절단된다. 이에 따라 유전체층은 내부전극의 폭과 동일한 폭을 갖도록 형성될 수 있다.

상기 막대형 적층체(220)의 절단면으로 제1 및 제2 내부전극의 말단이 노출될 수 있다. 상기 막대형 적층체의 절단면은 각각 막대형 적층체의 제1 측면 및 제2 측면으로 지칭될 수 있다.

상기 세라믹 그린시트 적층체를 소성한 이후에 막대형 적층체로 절단될 수 있다. 또한, 상기 세라믹 그린시트를 막대형 적층체로 절단한 이후에 소성을 수행할 수 있다. 이에 제한되는 것은 아니나, 상기 소성은 1100℃ 내지 1300℃의 N2-H2 분위기에서 수행될 수 있다.

다음으로, 도 6e에 도시된 바와 같이, 상기 막대형 적층체(220)의 제1 및 제2 측면 각각에 제1 사이드 부(213a) 및 제2 사이드 마진부(214a)를 형성할 수 있다. 제2 사이드 마진부(214a)는 명확하게 도시되지 않고, 점섬으로 그 윤곽을 도시하였다.

상기 막대형 적층체(220)의 제1 및 제2 측면은 도 2에 도시한 적층 본체(111)의 제1 측면(1) 및 제2 측면(2)에 대응하는 것으로 이해될 수 있다.

상기 제1 및 제2 사이드 마진부(213a, 214a)는 막대형 적층체(220)에 세라믹 분말을 포함하는 세라믹 슬러리로 형성될 수 있다.

상기 세라믹 슬러리는 세라믹 파우더, 유기 바인더 및 유기 용제를 포함하는 것으로, 제1 및 제2 사이드 마진부(213a, 214a)가 원하는 두께를 갖도록 세라믹 슬러리의 양을 조절할 수 있다.

상기 막대형 적층체(220)의 제1 및 제2 측면에 세라믹 슬러리를 도포하여 제1 및 제2 사이드 마진부(213a, 214a)를 형성할 수 있다. 상기 세라믹 슬러리의 도포 방법은 특별히 제한되지 않으며, 예를 들면 스프레이 방식으로 분사하거나, 롤러를 이용하여 도포될 수 있다.

또한, 상기 막대형 적층체를 세라믹 슬리리에 딥핑(dipping)하여 막대형 적층체의 제1 및 제2 측면에 제1 및 제2 사이드 마진부(113a, 114a)를 형성할 수 있다.

상술한 바와 같이, 상기 제1 및 제2 사이드 마진부의 두께는 18㎛이하로 형성될 수 있다. 상기 제1 및 제2 사이드 마진부의 두께는 상기 내부전극의 말단이 노출되는 막대형 적층체의 제1 측면 또는 제2 측면으로부터 정의될 수 있다.

다음으로, 도 6e 및 도 6f에 도시된 바와 같이, 제1 및 제2 사이드 마진부(113a, 114a)가 형성된 상기 막대형 적층체(220)를 C2-C2 절단선을 따라 개별적인 칩 사이즈에 맞게 절단할 수 있다. 도 6c는 상기 C2-C2 절단선의 위치를 파악하는데 참조될 수 있다.

막대형 적층체(220)를 칩 사이즈로 절단함에 따라, 적층 본체(111)와 적층 본체의 양 측면에 형성된 제1 및 제2 사이드 마진부(113, 114)를 갖는 세라믹 본체가 형성될 수 있다.

상기 막대형 적층체(220)를 C2-C2 절단선을 따라 절단함에 따라 중첩된 제1 내부전극의 중앙부와 제2 내부전극 간에 형성된 소정의 간격(d4)이 동일한 절단선에 의하여 절단될 수 있다. 다른 관점에서는 제2 내부전극의 중앙부와 제1 내부전극 간에 형성된 소정의 간격이 동일한 절단선에 의하여 절단될 수 있다.

이에 따라, 제1 내부전극 및 제2 내부전극의 일단은 C2-C2 절단선에 따른 절단면에 교대로 노출될 수 있다. 상기 제1 내부전극이 노출된 면은 도 5에 도시된 적층체의 제3 단면(3)으로 이해되고, 상기 제2 내부전극이 노출된 면은 도 5에 도시된 적층체의 제4 단면(4)으로 이해될 수 있다.

상기 막대형 적층체(220)를 C2-C2 절단선을 따라 절단함에 따라 스프라이트형 제1 내부전극 패턴(221a)간의 소정의 간격(d4)은 반으로 절단되어, 제1 내부전극(121)의 일단이 제4 단면으로부터 소정의 간격(d2)을 형성하도록 해준다. 또한, 제2 내부전극(122)이 제3 단면으로부터 소정의 간격을 형성하도록 해준다.

이후, 상기 제1 및 제2 내부전극의 일단과 연결되도록 상기 제3 단면 및 제4 단면 각각에 외부전극을 형성할 수 있다.

본 실시형태와 같이, 막대형 적층체(220)에 제1 및 제2 사이드 마진부를 형성하고, 칩 사이즈로 절단하는 경우 한번의 공정을 통하여 복수 개의 적층 본체(211)에 사이드 마진부를 형성할 수 있다.

또한, 도시되지 않았으나, 제1 사이드 마진부 및 제2 사이드 마진부를 형성하기 전에 막대형 적층체를 칩 사이즈로 절단하여 복수 개의 적층체를 형성할 수 있다.

즉, 막대형 적층체를 중첩된 제1 내부전극의 중앙부와 제2 내부전극 간에 형성된 소정의 간격이 동일한 절단선에 의하여 절단되도록 절단할 수 있다. 이에 따라, 제1 내부전극 및 제2 내부전극의 일단은 절단면에 교대로 노출될 수 있다.

이후, 상기 적층 본체의 제1 및 제2 측면에 제1 사이드 마진부 및 제2 사이드 마진부를 형성할 수 있다. 제1 및 제2 사이드 마진부의 형성방법은 상술한 바와 같다.

또한, 상기 제1 내부전극이 노출된 적층 본체의 제3 단면과 상기 제2 내부전극이 노출된 적층 본체의 제4 단면에 각각 외부전극을 형성할 수 있다.

본 발명의 다른 실시형태에 따르면, 적층체의 제1 및 제2 측면을 통하여 제1 및 제2 내부전극의 말단이 노출된다. 적층된 복수 개의 제1 및 제2 내부전극은 동시에 절단되어 상기 내부전극의 말단은 일 직선상에 놓일 수 있다. 이후, 상기 적층체의 제1 및 제2 측면에 제1 및 제2 사이드 마진부가 일괄적으로 형성된다. 상기 적층체 및 상기 제1 및 제2 사이드 마진부에 의하여 세라믹 본체가 형성된다. 즉, 상기 제1 및 제2 사이드 마진부는 세라믹 본체의 제1 및 제2 측면을 형성하게 된다.

이에 따라, 본 실시형태에 의하면, 상기 복수 개의 내부전극 말단으로부터 세라믹 본체의 제1 및 제2 측면까지의 거리는 일정하게 형성될 수 있다. 또한, 상기 제1 및 제2 사이드 마진부는 세라믹 페이스트에 의하여 형성되는 것으로, 두께는 얇게 형성될 수 있다.

또한, 상기 세라믹 본체를 소성하는 과정에서 산소 분압을 조절함으로써, 상기 내부전극 중 최상 및 최하 내부전극을 제외한 용량 형성에 기여하는 내부전극의 상기 산화 영역의 최대 길이(Lmax)가 3 μm 이하이며, 길이의 표준 편차가 1 μm 이하가 되도록 조절할 수 있다.

이로 인하여, 본 발명의 일 실시형태에 따르면 내부전극 끝단의 산화 영역 길이를 조절하고, 분포를 균일하게 함으로써 유전 특성이 우수한 고용량 적층 세라믹 커패시터를 구현할 수 있다.

아래의 표 1은 적층 세라믹 커패시터의 내부전극의 상기 산화 영역의 최대 길이(Lmax) 및 길이의 표준 편차에 따른 정전 용량(유전 특성) 및 신뢰성을 비교한 표이다.

Sample
No.
사이드 마진부의 평균 두께
(μm)
산화 영역의 최대 길이(Lmax)
(μm)
산화 영역의 길이의 표준 편차 유전특성 평가
신뢰성 평가
(크랙 발생 개수/전체 개수)
1 18 2.4 0.5 O 0/200 2 18 2.6 0.3 O 0/200 3 18 2.1 0.2 O 0/200 *4 18 2.8 1.2 X 2/200 *5 18 2.9 1.1 X 1/200 *6 18 2.5 1.2 X 2/200 7 18 1.5 0.3 O 0/200 8 18 1.2 0.2 O 0/200 9 18 1.2 0.3 O 0/200 *10 16 5.2 0.6 X 1/200 *11 16 5.9 0.7 X 3/200 *12 16 5.3 0.3 X 3/200 13 16 2.5 0.6 O 0/200 14 16 1.3 0.2 O 0/200 15 16 2.8 0.9 O 0/200 *16 14 12 3.2 X 5/200 *17 14 15 4.3 X 3/200 *18 14 10 5.1 X 3/200 19 14 0.8 0.1 O 0/200 20 14 1.3 0.2 O 0/200

표 1에서 유전 특성 평가는 1kHz, 0.5V에서 수행한 것이며, 신뢰성 평가는 칩을 연마후 파괴분석시 크랙이 발생하는지 여부로서 평가하였으며, 구체적으로 320℃ 납조에 2초 동안 침지시킨 후 열충격 크랙 발생 여부 시험으로 진행되었다.

상기의 표 1을 통해서 알 수 있듯이, 상기 산화 영역의 최대 길이(Lmax)가 3 μm 이하이며, 길이의 표준 편차가 1 μm 이하를 만족하는 경우 유전 특성이 향상되어 고용량 적층 세라믹 커패시터를 구현할 수 있으며, 신뢰성도 향상됨을 알 수 있다.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

110: 세라믹 본체 111: 적층체
112: 유전체층 113, 114: 제1 및 제2 사이드 마진부
121, 122: 제1 및 제2 내부전극 131, 132: 제1 및 제2 외부전극
212a: 세라믹 그린시트
221a, 222a: 스트라이프형 제1 및 제2 내부전극 패턴
210: 세라믹 그린시트 적층체 220: 막대형 적층체
O: 산화 영역
Lmax: 산화 영역 중 최대 길이

Claims (11)

  1. 서로 대향하는 폭 방향 제1 측면 및 제2 측면, 상기 제1 측면 및 제2 측면을 연결하는 길이 방향 제3 단면 및 제4 단면을 가지는 세라믹 본체;
    상기 세라믹 본체의 내부에 형성되며, 상기 제3 단면 또는 제4 단면으로 일단이 노출되는 복수 개의 내부전극; 및
    상기 제1 측면 및 제2 측면에서 상기 내부전극의 단부까지 형성된 제1 사이드 마진부 및 제2 사이드 마진부;를 포함하며,
    상기 세라믹 본체의 폭 방향에 있어서, 상기 내부전극의 양 단부는 산화 영역을 포함하며, 상기 내부전극 중 최상 및 최하 내부전극을 제외한 용량 형성에 기여하는 내부전극의 상기 산화 영역은 최대 길이(Lmax)가 3 μm 이하이며, 길이의 표준 편차가 1 μm 이하이고, 상기 최상 및 최하 내부전극은 상기 세라믹 본체의 폭 방향에서 내부 전극 전체에 산화 영역이 형성된 적층 세라믹 커패시터.
  2. 제1항에 있어서,
    상기 제1 사이드 마진부 및 제2 사이드 마진부는 평균 두께가 18μm 이하인 적층 세라믹 커패시터.
  3. 제1항에 있어서,
    상기 제1 사이드 마진부 및 제2 사이드 마진부는 세라믹 슬러리로 형성되는 적층 세라믹 커패시터.
  4. 제1항에 있어서,
    상기 내부전극은 일단이 상기 제3 단면으로 노출되고, 타단이 상기 제4 단면으로부터 소정의 간격을 두고 형성되는 제1 내부전극 및 일단이 제4 단면으로 노출되고, 타단이 상기 제3 단면으로부터 소정의 간격을 두고 형성되는 제2 내부전극으로 구성되는 적층 세라믹 커패시터.
  5. 복수 개의 스트라이프형 제1 내부전극 패턴이 소정의 간격을 두고 형성된 제1 세라믹 그린시트 및 복수 개의 스트라이프형 제2 내부전극 패턴이 소정의 간격을 두고 형성된 제2 세라믹 그린시트를 마련하는 단계;
    상기 스트라이프형 제1 내부전극 패턴과 상기 스트라이프형 제2 내부 전극 패턴이 교차되도록 상기 제1 세라믹 그린시트와 상기 제2 세라믹 그린시트를 적층하여 세라믹 그린시트 적층체를 형성하는 단계;
    상기 스트라이프형 제1 내부전극 패턴 및 제2 내부전극 패턴을 가로 질러서 제1 내부전극 및 제2 내부전극이 일정 폭을 가지며, 상기 폭 방향으로 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖도록 상기 세라믹 그린시트 적층체를 절단하는 단계; 및
    상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리로 제1 사이드 마진부 및 제2 사이드 마진부를 형성하는 단계;를 포함하며, 상기 세라믹 본체의 폭 방향에 있어서, 상기 내부전극의 양 단부는 산화 영역을 포함하며, 상기 내부전극 중 최상 및 최하 내부전극을 제외한 용량 형성에 기여하는 내부전극의 상기 산화 영역은 최대 길이(Lmax)가 3 μm 이하이며, 길이의 표준 편차가 1 μm 이하이고, 상기 최상 및 최하 내부전극은 상기 세라믹 본체의 폭 방향에서 내부 전극 전체에 산화 영역이 형성된 적층 세라믹 커패시터의 제조방법.
  6. 제5항에 있어서,
    상기 세라믹 그린시트 적층체를 형성하는 단계는
    상기 스트라이프형 제1 내부 전극 패턴의 중심부와 상기 스트라이프형 제2 내부전극 패턴 사이의 소정의 간격이 중첩되도록 적층되는 적층 세라믹 커패시터의 제조방법.
  7. 제5항에 있어서,
    상기 세라믹 그린시트 적층체를 절단하는 단계는
    상기 세라믹 그린시트 적층체가 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖는 막대형 적층체가 되도록 수행되고,
    상기 제1 및 제2 사이드 마진부를 형성하는 단계 이후에, 상기 제1 내부전극의 중심부 및 제2 내부전극 사이의 소정의 간격을 동일한 절단선으로 절단하여 제1 내부전극 또는 제2 내부전극의 일단이 각각 노출된 제3 단면 또는 제4 단면을 갖는 적층체로 절단하는 단계가 수행되는 적층 세라믹 커패시터의 제조방법.
  8. 제5항에 있어서,
    상기 세라믹 그린시트 적층체를 절단하는 단계는
    상기 세라믹 그린시트를 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖는 막대형 적층체로 절단하는 단계, 및 상기 막대형 적층체를 상기 제1 내부전극의 중심부 및 상기 제2 내부전극 사이의 소정의 간격을 동일한 절단선으로 절단하여 제1 내부전극 또는 제2 내부전극의 일단이 각각 노출된 제3 단면 또는 제4 단면을 갖는 적층체로 절단하는 단계로 수행되고,
    상기 제1 및 제2 사이드 마진부를 형성하는 단계는 상기 적층체에 대하여 수행되는 적층 세라믹 커패시터의 제조방법.
  9. 제5항에 있어서,
    상기 제1 사이드 마진부 및 제2 사이드 마진부를 형성하는 단계는 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리를 도포하여 수행되는 적층 세라믹 커패시터의 제조방법.
  10. 제5항에 있어서,
    상기 제1 사이드 마진부 및 제2 사이드 마진부를 형성하는 단계는 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 세라믹 슬러리에 딥핑하여 수행되는 적층 세라믹 커패시터의 제조방법.
  11. 제5항에 있어서,
    상기 제1 사이드 마진부 및 제2 사이드 마진부는 평균 두께가 18μm 이하인 적층 세라믹 커패시터의 제조방법.
KR1020130038322A 2013-04-08 2013-04-08 적층 세라믹 커패시터 및 그 제조방법 KR101548797B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130038322A KR101548797B1 (ko) 2013-04-08 2013-04-08 적층 세라믹 커패시터 및 그 제조방법

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020130038322A KR101548797B1 (ko) 2013-04-08 2013-04-08 적층 세라믹 커패시터 및 그 제조방법
JP2013122443A JP2014204113A (ja) 2013-04-08 2013-06-11 積層セラミックキャパシタ及びその製造方法
US13/924,474 US9384897B2 (en) 2013-04-08 2013-06-21 Multilayer ceramic capacitor and method of manufacturing the same
CN201310278662.0A CN104103422B (zh) 2013-04-08 2013-07-04 多层陶瓷电容器及其制造方法
CN201710724730.XA CN107578919B (zh) 2013-04-08 2013-07-04 多层陶瓷电容器及其制造方法

Publications (2)

Publication Number Publication Date
KR20140121728A KR20140121728A (ko) 2014-10-16
KR101548797B1 true KR101548797B1 (ko) 2015-08-31

Family

ID=51654281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130038322A KR101548797B1 (ko) 2013-04-08 2013-04-08 적층 세라믹 커패시터 및 그 제조방법

Country Status (4)

Country Link
US (1) US9384897B2 (ko)
JP (1) JP2014204113A (ko)
KR (1) KR101548797B1 (ko)
CN (2) CN104103422B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101854519B1 (ko) * 2015-05-29 2018-05-03 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
US9997297B2 (en) * 2015-09-15 2018-06-12 Tdk Corporation Multilayer electronic component
JP2017059815A (ja) * 2015-09-15 2017-03-23 Tdk株式会社 Laminated electronic components
JP6515758B2 (ja) * 2015-09-15 2019-05-22 Tdk株式会社 積層電子部品
US10510487B2 (en) * 2015-12-25 2019-12-17 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component and method of producing the same
KR101813366B1 (ko) * 2016-04-01 2018-01-30 삼성전기주식회사 적층 전자부품 및 그 제조방법
JP2017204560A (ja) 2016-05-11 2017-11-16 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法
JP2018037492A (ja) * 2016-08-30 2018-03-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6745700B2 (ja) 2016-10-17 2020-08-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2018098385A (ja) * 2016-12-14 2018-06-21 Tdk株式会社 積層電子部品
JP2018182016A (ja) * 2017-04-11 2018-11-15 太陽誘電株式会社 積層セラミックコンデンサ
KR20190121139A (ko) * 2018-08-09 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190121144A (ko) * 2018-08-10 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190121160A (ko) * 2018-08-29 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217055A (ja) 2001-01-19 2002-08-02 Murata Mfg Co Ltd Multilayer ceramic electronic component and method of manufacturing the same
KR101120004B1 (ko) * 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
KR101141342B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03284813A (en) * 1990-03-14 1991-12-16 Fujikin Sofuto Kk Capacitor
JP2002231570A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 積層型電子部品およびその製法
JP2005045094A (ja) 2003-07-24 2005-02-17 Matsushita Electric Ind Co Ltd 積層形コンデンサ及びその製造方法
JP2007035850A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2007042743A (ja) * 2005-08-01 2007-02-15 Tdk Corp 積層電子部品
JP2011023707A (ja) * 2009-06-19 2011-02-03 Murata Mfg Co Ltd セラミック電子部品
WO2011071144A1 (ja) 2009-12-11 2011-06-16 株式会社村田製作所 積層型セラミック電子部品
JP5527405B2 (ja) 2010-03-16 2014-06-18 株式会社村田製作所 積層セラミック電子部品
KR101187939B1 (ko) * 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217055A (ja) 2001-01-19 2002-08-02 Murata Mfg Co Ltd Multilayer ceramic electronic component and method of manufacturing the same
KR101120004B1 (ko) * 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
KR101141342B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Also Published As

Publication number Publication date
CN104103422B (zh) 2017-12-12
CN107578919B (zh) 2019-06-04
JP2014204113A (ja) 2014-10-27
CN104103422A (zh) 2014-10-15
KR20140121728A (ko) 2014-10-16
US20140301014A1 (en) 2014-10-09
CN107578919A (zh) 2018-01-12
US9384897B2 (en) 2016-07-05

Similar Documents

Publication Publication Date Title
CN108288543B (zh) 多层陶瓷电容器和具有该多层陶瓷电容器的板
JP2018139312A (ja) 積層セラミックキャパシタ及びその製造方法
US9812259B2 (en) Multilayer ceramic capacitor, method of manufacturing the same, and board having the same
US9129752B2 (en) Ceramic electronic component and method of manufacturing the same
CN102683015B (zh) 多层陶瓷电容器及其制造方法
KR102018307B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9013858B2 (en) Multilayer ceramic electronic component
US20180190432A1 (en) Method for manufacturing multilayer ceramic capacitor
CN104103422B (zh) 多层陶瓷电容器及其制造方法
US10629376B2 (en) Multilayer ceramic capacitor having side members
US8456799B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US9036328B2 (en) Multilayer ceramic electronic component
TWI270092B (en) Stack capacitor and the manufacturing method thereof
JP5654102B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP6371365B2 (ja) 積層セラミックコンデンサ
KR102018306B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP6103744B2 (ja) 積層セラミックコンデンサ
KR101197921B1 (ko) 적층 세라믹 전자 부품
US9281120B2 (en) Multilayer ceramic electronic component and board having the same mounted thereon
EP1536438B1 (en) Multilayer ceramic capacitor
KR101120004B1 (ko) 세라믹 전자부품
KR20140038915A (ko) 적층 세라믹 커패시터 및 그 실장 기판
CN104103419B (zh) 多层陶瓷电容器及其制造方法
KR20130006798A (ko) 적층 세라믹 커패시터
US10176924B2 (en) Multilayer ceramic capacitor and board for mounting of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150122

Effective date: 20150609

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 5