KR101141361B1 - 적층형 세라믹 콘덴서 및 그 제조방법 - Google Patents

적층형 세라믹 콘덴서 및 그 제조방법 Download PDF

Info

Publication number
KR101141361B1
KR101141361B1 KR1020110022179A KR20110022179A KR101141361B1 KR 101141361 B1 KR101141361 B1 KR 101141361B1 KR 1020110022179 A KR1020110022179 A KR 1020110022179A KR 20110022179 A KR20110022179 A KR 20110022179A KR 101141361 B1 KR101141361 B1 KR 101141361B1
Authority
KR
South Korea
Prior art keywords
binder
internal electrode
electrode pattern
solvent
ceramic capacitor
Prior art date
Application number
KR1020110022179A
Other languages
English (en)
Inventor
김형준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110022179A priority Critical patent/KR101141361B1/ko
Priority to US13/229,014 priority patent/US20120236460A1/en
Priority to JP2011210488A priority patent/JP5730732B2/ja
Application granted granted Critical
Publication of KR101141361B1 publication Critical patent/KR101141361B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Abstract

본 발명은 적층 세라믹 콘덴서 및 그 제조방법에 관한 것으로서, 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서 제조방법은 제1 세라믹 파우더 및 제1 바인더를 포함하는 복수개의 유전체층을 마련하는 단계; 복수개의 유전체층에 도전성 파우더 및 제2 바인더를 포함하는 전극 페이스트를 도포하여 서로 다른 면으로 인출되는 복수개의 제1 내부 전극 패턴 및 제2 내부 전극 패턴을 형성하는 단계; 복수개의 유전체층을 적층하여 적층 본체를 형성하는 단계; 및 적층 본체의 적어도 한 면에 제2 세라믹 파우더, 제1 바인더 또는 제2 바인더와 상용성이 없는 용제를 포함하는 세라믹 슬러리를 도포하여 마진(margin)부를 형성하는 단계;를 포함한다.

Description

적층형 세라믹 콘덴서 및 그 제조방법{MULTI-LAYER CERAMIC CONDENSER AND FABRICATING METHOD THEREOF}
본 발명은 적층 세라믹 콘덴서 및 그 제조방법에 관한 것으로, 보다 구체적으로는 내부 전극 패턴이 쇼트 또는 단락되는 것을 방지하여 신뢰도 높은 적층 세라믹 콘덴서를 제조하는 방법 및 그 제조방법에 의한 적층 세라믹 콘덴서에 관한 것이다.
콘덴서는 전기를 저장할 수 있는 소자로서, 기본적으로 2개의 전극을 대향시켜, 전압을 걸면 각 전극에 전기가 축적되는 것이다. 직류 전압을 인가한 경우에는 전기가 축적되면서 콘덴서 내부에 전류가 흐르지만, 축적이 완료되면 전류가 흐르지 않게 된다. 한편, 교류를 인가한 경우 전극의 극성이 교변하면서 교류 전류가 계속 흐르게 된다.
이러한 콘덴서는 전극간에 구비되는 절연체의 종류에 따라서, 알루미늄으로 전극을 구성하고 상기 알루미늄 전극 사이에 얇은 산화막을 구비하는 알루미늄 전해 콘덴서, 전극 재료로 탄탈륨을 사용하는 탄탈륨 콘덴서, 전극 사이에 티타튬 바륨과 같은 고유전율 유전체를 사용하는 세라믹 콘덴서, 전극 사이에 구비되는 유전체로 고유전율계 세라믹을 다층 구조로 사용하는 적층 세라믹 콘덴서(Multi Layer Ceramic Condenser, MLCC) 전극 사이의 유전체로 폴리스티렌 필름을 사용하는 필름 콘덴서 등 여러 종류로 구분될 수 있다.
이 중에서 적층 세라믹 콘덴서는 온도 특성 및 주파수 특성이 우수하고 소형으로 구현 가능하다는 장점이 있어 최근 고주파 회로 등 다양한 분야에서 많이 응용되고 있다.
종래 기술에 따른 적층 세라믹 콘덴서는 복수개의 유전체 시트가 적층되어 적층체를 형성하며, 상기 적층체 외부에 서로 다른 극성을 갖는 외부 전극이 형성되고, 상기 적층체의 내부에 교대로 적층된 내부 전극이 상기 각각의 외부 전극에 전기적으로 연결될 수 있다.
최근 전자 제품의 소형화 및 고집적화에 따라 적층 세라믹 콘덴서의 경우에도 소형화 고집적화를 위한 연구가 많이 이루어지고 있다. 특히 적층 세라믹 콘덴서의 경우 고용량화 및 소형화를 위하여 유전체층을 박층화하여 고적층화하면서 내부 전극의 연결성을 향상시키고자 하는 다양한 시도가 이루어지고 있다.
특히, 용량을 높이기 위하여 유전체층 내부의 내부 전극 패턴의 면적을 확보하기 위한 다양한 시도가 이루어지고 있다. 내부 전극 패턴이 유전체층에서 차지하는 면적이 넓어질수록 칩의 용량을 확보하는 측면에서는 유리하지만, 마진(margin) 부의 두께가 얇아져 내부 전극 패턴이 쇼트 또는 단락되는 많은 문제점이 발생하고 있다.
본 발명의 목적은 내부 전극 패턴에서 용량을 확보할 수 있는 최대한의 유효 면적(coverage)을 확보하면서, 내부 전극 패턴의 쇼트 또는 단락을 방지할 수 있는 적층 세라믹 콘덴서 및 그 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 적층 세라믹 콘덴서 제조방법은 제1 세라믹 파우더 및 제1 바인더를 포함하는 복수개의 유전체층을 마련하는 단계; 복수개의 유전체층에 도전성 파우더 및 제2 바인더를 포함하는 전극 페이스트를 도포하여 서로 다른 면으로 인출되는 복수개의 제1 내부 전극 패턴 및 제2 내부 전극 패턴을 형성하는 단계; 복수개의 유전체층을 적층하여 적층 본체를 형성하는 단계; 및 적층 본체의 적어도 한 면에 제2 세라믹 파우더, 상기 제1 바인더 또는 상기 제2 바인더와 상용성이 없는 용제를 포함하는 세라믹 슬러리를 도포하여 마진(margin)부를 형성하는 단계;를 포함한다.
상기 제1 내부 전극 패턴 또는 제2 내부 전극 패턴은 유전체층의 적어도 한 면을 덮도록 형성되어 마진부와 접하도록 형성될 수 있다.
상기 마진(margin)부는 상기 제1 내부 전극 패턴 및 제2 내부 전극 패턴이 모두 노출되는 면을 덮도록 형성될 수 있다.
상기 제1 바인더 또는 상기 제2 바인더는 극성 바인더일 수 있다.
상기 제1 바인더 또는 상기 제2 바인더는 에틸셀룰로오스 및 폴리 비닐 부티랄로 이루어진 군 중에서 선택된 하나 이상일 수 있다.
상기 용제는 무극성 용제일 수 있다.
상기 용제는 파라핀(paraffin)계 탄화수소를 포함할 수 있다.
상기 제1 내부 전극 패턴 및 제2 내부 전극 패턴 중 어느 하나가 인출된 면에 각각 제1 외부 전극 및 제2 외부 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 적층 세라믹 콘덴서는 제1 세라믹 파우더 및 제1 바인더를 포함하는 복수개의 유전체층이 적층된 적층 본체; 복수개의 유전체층에 도전성 파우더 및 제2 바인더를 포함하며, 각각 서로 다른 면으로 인출되도록 형성된 복수개의 제1 내부 전극 패턴 및 제2 내부 전극 패턴; 및 적층 본체의 적어도 한 면에 형성되며, 제2 세라믹 파우더, 상기 제1 바인더 또는 상기 제2 바인더와 상용성이 없는 용제를 포함하는 마진(margin)부;를 포함한다.
상기 마진(margin)부는 제2 세라믹 파우더 및 용제를 포함하는 세라믹 슬러리가 도포되어 형성될 수 있다.
상기 제1 내부 전극 패턴 또는 상기 제2 내부 전극 패턴은 유전체층의 적어도 한 면을 덮도록 도포되어 마진부와 접하도록 형성될 수 있다.
상기 마진(margin)부는 서로 면으로 인출되는 제1 내부 전극 패턴 및 제2 내부 전극 패턴 모두 노출되는 면을 덮도록 형성될 수 있다.
상기 제1 바인더 또는 상기 제2 바인더는 극성 바인더일 수 있다.
상기 제1 바인더 또는 상기 제2 바인더는 에틸셀룰로오스 및 폴리 비닐 부티랄로 이루어진 군 중에서 선택된 하나 이상일 수 있다.
상기 용제는 무극성 용제일 수 있다.
상기 용제는 파라핀(paraffin)계 탄화수소를 포함할 수 있다.
본 발명의 일 실시예에 따르면 적층 세라믹 콘덴서의 내부 전극 패턴과 마진(margin)부를 형성함에 있어, 서로 반응성이 낮은 물질을 사용하여 시트 어택(sheet attack) 현상을 제거할 수 있다.
그리고, 내부 전극 패턴이 마진(margin)부와 접하는 면에서 단락되는 현상을 방지할 수 있어, 적층 세라믹 콘덴서의 불량률을 낮출 수 있어 제품의 신뢰도를 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서의 사시도이다.
도 2는 도 1의 A-A' 방향 단면도이다.
도 3은 도 1의 B-B' 방향 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다.
또한, 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서에 대하여 알아보자.
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서의 사시도이고, 도 2는 도 1의 A-A' 방향 단면도이며, 도 3은 도 1의 B-B' 방향 단면도이다.
본 발명의 일 실시예에 따른 적층 세라믹 콘덴서는 복수개의 유전체층이 적층된 적층 본체(20), 상기 적층 본체의 양 측면에 형성된 제1 외부 전극(10a) 및 제2 외부 전극(10b)을 포함한다.
도 2를 참조하면, 상기 적층 본체(20)는 복수개의 유전체층(100)과 상기 유전체층 내부에 형성된 복수개의 제1 내부 전극 패턴(201, 203, 205) 및 제2 내부 전극 패턴(202, 204, 206)을 포함한다.
상기 복수개의 유전체층은 고유전율을 갖는 세라믹 그린시트로 형성될 수 있으며, 이 후 적층 및 소성 과정을 거쳐 복수개의 유전체층이 적층된 적층 본체를 형성할 수 있다.
상기 복수개의 유전체층은 제1 세라믹 파우더 및 제1 바인더를 포함하는 것으로서, 이에 제한되는 것은 아니나 기재 위에 세라믹 슬러리를 도포하여 형성될 수 있다.
제1 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO3)계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있으며, 바람직하게는 티탄산바륨(BaTiO3) 파우더가 사용될 수 있다.
상기 제1 바인더는 제1 세라믹 파우더를 세라믹 슬러리에 분산시키기 위한 것으로서, 제1 세라믹 파우더를 세라믹 슬러리에 분산시켜 시트 형태로 도포하여 유전체층을 형성할 수 있다.
상기 제1 외부 전극(10a) 및 제2 외부 전극(10b)은 전기 전도성이 우수한 물질로 형성될 수 있으며, 적층 세라믹 콘덴서 내부에 형성된 제1 내부 전극 패턴(201, 203, 205) 및 제2 내부 전극 패턴(202, 204, 206) 또는 본 발명의 다른 실시예에 따른 다양한 패턴과 외부 소자를 전기적으로 연결하는 역할을 할 수 있다.
상기 제1 외부 전극(10a)과 제2 외부 전극(10b)은 서로 다른 극으로 대전될 수 있으며, 그에 따라 제1 외부 전극(10a)에 연결되는 제1 내부 전극 패턴(201, 203, 205)과 제2 외부 전극(10b)에 연결되는 제2 내부 전극 패턴(202, 204, 206)은 서로 다른 극으로 대전될 수 있다.
상기 제1 외부 전극(10a), 제2 외부 전극(10b)은 이에 제한되는 것은 아니나 도전성 물질로 형성될 수 있으며, Ni, Ag 또는 Pd와 같은 도전성 금속으로 이루어질 수 있다.
상기 제1 내부 전극 패턴(201, 203, 205)과 제2 내부 전극 패턴(202, 204, 206)은 서로 마주보도록 형성되고, 서로 다른 극으로 대전되어 콘덴서의 용량을 구현할 수 있다.
특히, 제1 내부 전극 패턴(201, 203, 205)과 제2 내부 전극 패턴(202, 204, 206)의 오버랩(overlap) 면적을 넓게 하여 고용량 콘덴서를 구현할 수 있다.
도 2 및 도 3에서, 본 발명의 일 실시예에 따른 제1 내부 전극 패턴(201, 203, 205) 및 제2 내부 전극 패턴(202, 204, 206)을 각각 3개 층으로 도시하였으나, 이에 제한되는 것은 아니고 고용량을 구현하기 위하여는 일 예로 유전체층을 500층 이상으로 고적층하여 고용량 적층 세라믹 콘덴서를 구현할 수 있다.
본 발명의 일 실시예에 따르면 제1 내부 전극 패턴(201, 203, 205)과 제2 내부 전극 패턴(202, 204, 206)은 오버랩(overlap) 면적을 최대한으로 확보하기 위하여, 유전체층의 한 면 이상을 덮도록 형성될 수 있다.
도 2 및 도 3을 참조하면, 제1 내부 전극 패턴(201, 203, 205)은 각각의 유전체층(100)의 제1 외부 전극(10a)과 접하는 면을 덮도록 형성되며, 상기 제1 외부 전극이 형성되는 면에 인접한 양 측면의 일부를 덮도록 형성될 수 있다.
또한, 제2 내부 전극 패턴(202, 204, 206) 또한 제2 외부 전극(10b) 패턴과 접하는 면을 덮도록 형성되며, 상기 제2 외부 전극(10b)이 형성되는 면에 인접한 양 측면의 일부를 덮도록 형성될 수 있다.
그에 따라 제1 내부 전극 패턴(201, 203, 205)은 반대되는 극성을 갖는 제2 외부 전극(10b)과의 절연성을 유지하기 위한 소정의 거리만큼 이격된 영역을 제외한 모든 영역을 덮도록 형성될 수 있다.
마찬가지로, 제2 내부 전극 패턴(202, 204, 206) 또한 반대되는 극성을 갖는 제1 외부 전극(10b)과의 절연성을 유지하기 위한 소정의 거리만큼 이격된 영역을 제외한 모든 영역을 덮도록 형성될 수 있다.
그에 따라, 본 발명의 일 실시예에 다르면 제1 내부 전극 패턴(201, 203, 205) 및 제2 내부 전극 패턴(202, 204, 206)은 유전체층에서 최대한의 면적을 확보할 수 있고, 제1 내부 전극 패턴(201, 203, 205)과 제2 내부 전극 패턴(202, 204, 206)의 최대한의 오버랩 면적을 확보할 수 있다.
본 발명의 일 실시예에 따르면 상기 제1 내부 전극 패턴(201, 203, 205) 및 제2 내부 전극 패턴(202, 204, 206)은 도전성 파우더 및 제2 바인더를 포함하는 내부 전극 페이스트를 유전체층에 도포하여 형성될 수 있다.
도전성 파우더는 내부 전극 패턴의 전기 전도성을 부여하기 위한 것으로, 전기 전도성이 우수한 물질로 형성될 수 있으며, 이에 제한되는 것은 아니나 Ni, Ag 및 Pd로 이루어진 군 중에서 선택된 하나 이상이 사용될 수 있다.
상기 제1 바인더 및 제2 바인더는 내부 전극 페이스트 내부에서 도전성 파우더를 분산시키기 위한 것이다. 상기 내부 전극 페이스트는 이에 제한되는 것은 아니나 스크린 인쇄법과 같은 인쇄법으로 유전체층 위에 인쇄될 수 있다.
본 발명의 일 실시예에 따르면 상기 제1 바인더 및 제2 바인더는 극성 바인더가 사용될 수 있으며, 이에 제한되는 것은 아니나 에틸 셀룰로오스, 폴리비닐부티랄 및 이들의 혼합물이 사용될 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 제1 내부 전극 패턴(201, 203, 205)과 제2 내부 전극 패턴(202, 204, 206)이 모두 노출되는 제1 외부 전극 및 제2 외부 전극에 인접한 양쪽 측면에는 마진(margin)부(150a, 150b)가 형성될 수 있다.
상기 마진(margin)부(150a, 150b)는 제1 내부 전극 패턴(201, 203, 205)과 제2 내부 전극 패턴(202, 204, 206)이 모두 노출되는 측면에 형성되며, 복수개의 내부 전극 패턴들이 외부에 노출되어 파괴되거나 손상되는 것을 방지할 수 있다.
본 발명의 일 실시예에 따르면 상기 마진(margin)부(150a, 150b)는 제2 세라믹 파우더와 용제를 포함할 수 있다.
상기 제2 세라믹 파우더는 제1 세라믹 파우더와 유사한 물질일 수 있으며, 높은 유전율을 갖는 물질이 사용된다. 이에 제한되는 것은 아니나 상기 제2 세라믹 파우더로 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산시트론튬계 재료 등을 사용할 수 있으며, 바람직하게는 티탄산바륨 파우더가 사용될 수 있다.
상기 용제는 제2 세라믹 파우더를 분산시키기 위한 것으로서, 본 발명의 일 실시예에 따르면 제2 세라믹 파우더 및 용제를 포함하는 세라믹 슬러리 상태로 제작하여 마진부를 형성하고자 하는 측면에 도포하여 마진부를 형성할 수 있다.
본 발명의 일 실시예에 따르면 용제는 슬러리 내부에 세라믹 파우더를 분산시키기 위한 것으로서, 무극성 용제가 사용될 수 있다.
본 발명의 일 실시예에 따르면 용제로서 제1 바인더 또는 제2 바인더와 상용성이 없는 물질을 사용할 수 있다. 제1 바인더 또는 제2 바인더는 극성 바인더를 사용하는 반면, 상기 용제는 무극성 용제를 사용할 수 있다.
그에 따라 제1 바인더를 포함하는 유전체층 및 제2 바인더를 포함하는 내부 전극 패턴과 마진부가 반응하는 것을 방지할 수 있다.
상기 용제와 제1 바인더 또는 제2 바인더의 상용성이 있는 경우 마진부와 유전체층 및 내부 전극 패턴 사이의 시트 어택(sheet attack) 현상을 방지할 수 있다.
상기 제1 바인더와 상기 용제 사이에 상용성이 있는 경우, 유전체층에 포함된 제1 바인더와 상기 용제가 반응하여, 제1 바인더와 함께 세라믹 파우더가 흘러나와 내부 전극 패턴을 쇼트(short) 시키는 현상이 발생할 수 있다.
그리고, 제2 바인더와 상기 용제간의 상용성이 있는 경우, 내부 전극 패턴에 포함된 제2 바인더와 마진부에 포함된 상기 용제가 반응하여, 내부 전극 패턴에 포함된 도전성 입자가 제2 바인더와 같이 마진부로 흘러나와 인접한 내부 전극 패턴과 단락되는 현상이 발생할 수 있다.
그러나, 본 발명의 일 실시예에 따르면 마진부에 포함된 용제와 내부 전극 패턴 또는 유전체층에 포함되는 제1 바인더 또는 제2 바인더는 서로 상용성이 없는 물질로 구성되므로, 내부 전극 패턴 또는 유전체층과 마진부가 반응하여 입자가 빠져나오는 현상을 방지할 수 있다. 그에 따라, 내부 전극 패턴이 쇼트되거나 단락되는 시트 어택 현상을 방지할 수 있다.
본 발명의 일 실시예에 따르면 상기 용제는 파라핀(paraffin)계 탄화수소를 포함하는 물질로 이루어질 수 있다. 이에 제한되는 것은 아니며 제1 바인더 또는 제2 바인더와 상용성이 작은 다양한 물질이 사용될 수 있다.
본 발명의 일 실시예에 따르면 내부 전극 패턴의 최대한의 오버랩 면적을 확보하여 고용량 적층 세라믹 콘덴서를 구현하면서도, 내구성이 강하고 적층 본체에 영향을 미치지 않는 마진부를 형성하여 내부 전극 패턴의 시트 어택 현상을 방지하여 신뢰성 높은 적층 세라믹 콘덴서를 제조할 수 있다.
이하, 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서 제조방법에 대하여 알아보자.
본 발명의 일 실시예에 따른 적층 세라믹 콘덴서 제조방법은 제1 세라믹 파우더 및 제1 바인더를 포함하는 복수개의 유전체층을 마련하는 단계; 복수개의 유전체층에 도전성 파우더 및 제2 바인더를 포함하는 전극 페이스트를 도포하여 서로 다른 면으로 인출되는 복수개의 제1 내부 전극 패턴 및 제2 내부 전극 패턴을 형성하는 단계; 복수개의 유전체층을 적층하여 적층 본체를 형성하는 단계; 및 적층 본체의 적어도 한 면에 제2 세라믹 파우더, 제1 바인더 또는 제2 바인더와 상용성이 없는 용제를 포함하는 세라믹 슬러리를 도포하여 마진(margin)부를 형성하는 단계;를 포함한다.
적층 세라믹 콘덴서를 제조하기 위하여 복수개의 유전체층을 마련한다.
상기 복수개의 유전체층은 제1 세라믹 파우더 및 제1 바인더를 포함하는 물질을 포함하는 제1 세라믹 슬러리를 도포하여 형성될 수 있다.
상기 제1 세라믹 슬러리는 세라믹 그린시트 형상으로 도포될 수 있으며, 복수개의 세라믹 그린시트를 적층 및 소성하여 복수개의 유전체층이 적층된 적층 본체를 형성할 수 있다.
상기 복수개의 유전체층에 도전성 파우더 및 제2 바인더를 포함하는 전극 페이스트를 도포하여 내부 전극 패턴을 형성할 수 있다. 상기 내부 전극 패턴은 유전체층의 서로 다른 면으로 인출되도록 형성될 수 있으며, 본 발명의 일 실시예에 따르면 적층 본체의 대향하는 면으로 인출된 제1 내부 전극 패턴 및 제2 내부 전극 패턴을 포함할 수 있다.
상기 제1 내부 전극 패턴 및 제2 내부 전극 패턴이 인쇄된 복수개의 유전체층을 제1 내부 전극 패턴과 제2 내부 전극 패턴이 서로 엇갈리도록 적층하여 적층 본체를 형성할 수 있다.
본 발명의 일 실시예에 따르면 적층 본체의 적어도 한 면에 제2 세라믹 파우더, 제1 바인더 또는 제2 바인더와 상용성이 없는 용제를 포함하는 제2 세라믹 슬러리를 도포하여 마진(margin)부를 형성할 수 있다.
마진(margin)부는 제2 세라믹 파우더, 제1 바인더 또는 제2 바인더와 상용성이 없는 용제를 포함하는 제2 세라믹 슬러리를 도포하여 형성될 수 있다.
도포되는 세라믹 슬러리의 양 또는 횟수에 따라 마진(margin)부의 두께를 조절할 수 있다.
본 발명의 일 실시예에 따르면 상기 용제는 제1 바인더 또는 제2 바인더와 상용성이 없는 물질을 사용할 수 있다. 그에 따라 마진(margin)부와 유전체층 또는 내부 전극 패턴과 서로 반응하여 제1 세라믹 파우더 또는 도전성 물질이 제1 바인더 또는 제2 바인더와 함께 마진부로 유출되는 현상을 방지할 수 있다.
즉, 제1 세라믹 파우더와 제1 바인더가 마진(margin)부의 용제와 반응하여 제1 세라믹 파우더가 마진(margin)부로 유출되어 내부 전극 패턴이 쇼트되는 현상을 방지할 수 있다. 그리고, 도전성 물질과 제2 바인더가 마진(margin)부의 용제와 반응하여 도전성 물질이 마진(margin)부로 유출되어 인접한 내부 전극 패턴이 단락되는 현상을 방지할 수 있다.
그에 따라, 박층화된 내부 전극 패턴이 단락 또는 쇼트되는 현상을 방지할 수 있으며, 적층 세라믹 콘덴서의 불량을 방지할 수 있고 신뢰도를 높일 수 있다.
본 발명의 일 실시예에 따르면 제1 내부 전극 패턴 또는 제2 내부 전극 패턴은 유전체층의 적어도 한 면을 덮도록 도포되어 마진부와 접하도록 형성될 수 있다.
제1 내부 전극 패턴 또는 제2 내부 전극 패턴은 유전체층의 적어도 한 면을 덮도록 형성될 수 있으며, 반대되는 극성을 갖는 외부 전극과 절연성을 유지하기 위한 반대되는 극성을 갖는 외부 전극으로부터 소정의 절연 거리만큼 이격되는 거리를 제외한 모든 영역을 덮도록 형성될 수 있다.
그에 따라, 유전체층 내부에서 내부 전극 패턴의 최대한의 면적을 확보할 수 있고, 제1 내부 전극 패턴과 제2 내부 전극 패턴 사이의 오버랩 면적을 최대한 확보하여 고용량을 구현할 수 있다.
본 발명의 일 실시예에 따르면 상기와 같이 유전체층의 한 면 이상을 덮도록 형성하더라도 서로 다른 극성을 갖는 제1 내부 전극 패턴과 제2 내부 전극 패턴이 모두 노출되는 면을 덮도록 마진(margin)부를 형성할 수 있다.
그에 따라, 최대한의 내부 전극 패턴의 면적을 확보하면서도 내부 전극 패턴이 외부로 노출되어 손상 및 파괴되는 것을 방지할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 바인더 또는 제2 바인더는 극성 바인더를 사용할 수 있고, 상기 용제는 무극성 용제를 사용할 수 있다.
그에 따라 제1 바인더 또는 제2 바인더와 용제가 서로 반응하는 현상을 방지할 수 있다.
더욱 구체적으로는, 제1 바인더 또는 제2 바인더는 에틸셀룰로오스(ethyl cellulose) 및 폴리 비닐 부티랄(polyvinyl butyral)로 이루어진 군 중에서 선택된 하나 이상이 사용될 수 있으며, 이에 제한되는 것은 아니고 당 업계에서 공지된 다양한 극성 바인더가 사용될 수 있다.
또한, 용제는 파라핀(paraffin)계 탄화수소를 포함할 수 있다. 이에 제한되는 것은 아니며 당업계에서 공지된 다양한 무극성 용제가 사용될 수 있다.
본 발명의 일 실시예에 따르면 제1 바인더 또는 제2 바인더를 포함하는 유전체층과 내부 전극 패턴이 용제를 포함하는 마진부와 반응하는 것을 방지하여 내부 전극 패턴이 단락 또는 쇼트되는 현상을 방지할 수 있다.
적층 본체에 마진부를 형성한 뒤, 적층 본체의 제1 내부 전극 패턴 및 제2 내부 전극 패턴 중 어느 하나가 인출된 면에 각각 제1 외부 전극 및 제2 외부 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 적층 세라믹 콘덴서 제조방법에 따르면 내부 전극 패턴의 연결성을 확보하고, 내부 전극 패턴이 쇼트되는 현상을 방지하여 신뢰성 높은 적층 세라믹 콘덴서를 제조할 수 있다.
또한, 안정적인 마진부를 형성함으로써 제1 내부 전극 패턴과 제2 내부 전극 패턴 사이의 오버랩 면적을 최대한 확보하여 신뢰도가 높으면서도 고용량을 갖는 적층 세라믹 콘덴서를 제공할 수 있다.

Claims (16)

  1. 제1 세라믹 파우더 및 제1 바인더를 포함하는 복수개의 유전체층을 마련하는 단계;
    상기 복수개의 유전체층에 도전성 파우더 및 제2 바인더를 포함하는 전극 페이스트를 도포하여 서로 다른 면으로 인출되는 복수개의 제1 내부 전극 패턴 및 제2 내부 전극 패턴을 형성하는 단계;
    상기 복수개의 유전체층을 적층하여 적층 본체를 형성하는 단계; 및
    상기 적층 본체의 적어도 한 면에 제2 세라믹 파우더, 상기 제1 바인더 또는 상기 제2 바인더와 상용성이 없는 용제를 포함하는 세라믹 슬러리를 도포하여 마진(margin)부를 형성하는 단계;
    를 포함하는 적층 세라믹 콘덴서 제조방법.
  2. 제1항에 있어서,
    상기 제1 내부 전극 패턴 또는 상기 제2 내부 전극 패턴은 유전체층의 적어도 한 면을 덮도록 도포되어 마진부와 접하도록 형성된 세라믹 콘덴서 제조방법.
  3. 제1항에 있어서,
    상기 마진(margin)부는 상기 제1 내부 전극 패턴 및 제2 내부 전극 패턴이 모두 노출되는 면을 덮도록 형성된 적층 세라믹 콘덴서 제조방법.
  4. 제1항에 있어서,
    상기 제1 바인더 또는 상기 제2 바인더는 극성 바인더인 적층 세라믹 콘덴서 제조방법.
  5. 제1항에 있어서,
    상기 제1 바인더 또는 상기 제2 바인더는 에틸셀룰로오스 및 폴리 비닐 부티랄로 이루어진 군 중에서 선택된 하나 이상인 적층 세라믹 콘덴서 제조방법.
  6. 제1항에 있어서,
    상기 용제는 무극성 용제인 적층 세라믹 콘덴서 제조방법.
  7. 제1항에 있어서,
    상기 용제는 파라핀(paraffin)계 탄화수소를 포함하는 적층 세라믹 콘덴서 제조방법.
  8. 제1항에 있어서,
    상기 제1 내부 전극 패턴 및 제2 내부 전극 패턴 중 어느 하나가 인출된 면에 제1 외부 전극 또는 제2 외부 전극을 형성하는 단계를 더 포함하는 적층 세라믹 콘덴서 제조방법.
  9. 제1 세라믹 파우더 및 제1 바인더를 포함하는 복수개의 유전체층이 적층된 적층 본체;
    상기 복수개의 유전체층에 도전성 파우더 및 제2 바인더를 포함하며, 각각 서로 다른 면으로 인출되도록 형성된 복수개의 제1 내부 전극 패턴 및 제2 내부 전극 패턴; 및
    상기 적층 본체의 적어도 한 면에 형성되며, 제2 세라믹 파우더 및 상기 제1 바인더 또는 상기 제2 바인더와 상용성이 없는 용제를 포함하는 마진(margin)부;
    를 포함하는 적층 세라믹 콘덴서.
  10. 제9항에 있어서,
    상기 마진(margin)부는 제2 세라믹 파우더 및 용제를 포함하는 세라믹 슬러리가 도포되어 형성된 적층 세라믹 콘덴서.
  11. 제9항에 있어서,
    상기 제1 내부 전극 패턴 또는 상기 제2 내부 전극 패턴은 유전체층의 적어도 한 면을 덮도록 도포되어 마진부와 접하도록 형성된 세라믹 콘덴서.
  12. 제9항에 있어서,
    상기 마진(margin)부는 상기 제1 내부 전극 패턴 및 제2 내부 전극 패턴이 모두 노출되는 면을 덮도록 형성된 적층 세라믹 콘덴서.
  13. 제9항에 있어서,
    상기 제1 바인더 또는 상기 제2 바인더는 극성 바인더인 적층 세라믹 콘덴서.
  14. 제9항에 있어서,
    상기 제1 바인더 또는 상기 제2 바인더는 에틸셀룰로오스 및 폴리 비닐 부티랄로 이루어진 군 중에서 선택된 하나 이상인 적층 세라믹 콘덴서.
  15. 제9항에 있어서,
    상기 용제는 무극성 용제인 적층 세라믹 콘덴서.
  16. 제9항에 있어서,
    상기 용제는 파라핀(paraffin)계 탄화수소를 포함하는 적층 세라믹 콘덴서.
KR1020110022179A 2011-03-14 2011-03-14 적층형 세라믹 콘덴서 및 그 제조방법 KR101141361B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110022179A KR101141361B1 (ko) 2011-03-14 2011-03-14 적층형 세라믹 콘덴서 및 그 제조방법
US13/229,014 US20120236460A1 (en) 2011-03-14 2011-09-09 Multilayer ceramic capacitor and method of manufacturing the same
JP2011210488A JP5730732B2 (ja) 2011-03-14 2011-09-27 積層セラミックコンデンサー及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110022179A KR101141361B1 (ko) 2011-03-14 2011-03-14 적층형 세라믹 콘덴서 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101141361B1 true KR101141361B1 (ko) 2012-05-03

Family

ID=46271334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110022179A KR101141361B1 (ko) 2011-03-14 2011-03-14 적층형 세라믹 콘덴서 및 그 제조방법

Country Status (3)

Country Link
US (1) US20120236460A1 (ko)
JP (1) JP5730732B2 (ko)
KR (1) KR101141361B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101548879B1 (ko) 2014-09-18 2015-08-31 삼성전기주식회사 칩 부품 및 이의 실장 기판
KR20170024870A (ko) * 2015-08-26 2017-03-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101462759B1 (ko) * 2013-01-29 2014-12-01 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101496815B1 (ko) * 2013-04-30 2015-02-27 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR101499726B1 (ko) * 2014-01-24 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP2016181597A (ja) 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6632808B2 (ja) 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6436921B2 (ja) 2015-03-30 2018-12-12 太陽誘電株式会社 積層セラミックコンデンサ
KR101884392B1 (ko) 2015-03-30 2018-08-02 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP6496271B2 (ja) * 2016-04-14 2019-04-03 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US11094462B2 (en) * 2018-10-22 2021-08-17 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771520A (en) 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
JP2003119079A (ja) 2001-10-11 2003-04-23 Hitachi Metals Ltd セラミックスラリー、セラミックグリーンシート及びそれを用いた積層型電子部品
JP2008277766A (ja) 2007-03-30 2008-11-13 Tdk Corp 積層セラミック電子部品の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108306A (ja) * 1989-09-21 1991-05-08 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH05205967A (ja) * 1992-01-24 1993-08-13 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JPH07240340A (ja) * 1994-02-28 1995-09-12 Sumitomo Metal Mining Co Ltd 積層セラミックコンデンサー内部電極用ペースト
JP4238575B2 (ja) * 2002-12-19 2009-03-18 住友金属鉱山株式会社 積層セラミックコンデンサ内部電極用導電性ペースト
KR100587006B1 (ko) * 2004-12-23 2006-06-08 삼성전기주식회사 적층형 칩 커패시터 및 그 제조 방법
US7329976B2 (en) * 2005-04-27 2008-02-12 Kyocera Corporation Laminated electronic component
JP4650794B2 (ja) * 2005-07-01 2011-03-16 昭栄化学工業株式会社 積層電子部品用導体ペーストおよびそれを用いた積層電子部品
JP4746526B2 (ja) * 2006-12-05 2011-08-10 積水化学工業株式会社 導電ペースト
DE102007007113A1 (de) * 2007-02-13 2008-08-28 Epcos Ag Vielschicht-Bauelement
JP5332475B2 (ja) * 2008-10-03 2013-11-06 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5304159B2 (ja) * 2008-10-08 2013-10-02 株式会社村田製作所 積層セラミックコンデンサの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771520A (en) 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
JP2003119079A (ja) 2001-10-11 2003-04-23 Hitachi Metals Ltd セラミックスラリー、セラミックグリーンシート及びそれを用いた積層型電子部品
JP2008277766A (ja) 2007-03-30 2008-11-13 Tdk Corp 積層セラミック電子部品の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101548879B1 (ko) 2014-09-18 2015-08-31 삼성전기주식회사 칩 부품 및 이의 실장 기판
KR20170024870A (ko) * 2015-08-26 2017-03-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR102202485B1 (ko) * 2015-08-26 2021-01-13 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Also Published As

Publication number Publication date
US20120236460A1 (en) 2012-09-20
JP5730732B2 (ja) 2015-06-10
JP2012195555A (ja) 2012-10-11

Similar Documents

Publication Publication Date Title
KR101141361B1 (ko) 적층형 세라믹 콘덴서 및 그 제조방법
JP7315138B2 (ja) 積層セラミックキャパシタ
US9679697B2 (en) Method for manufacturing multilayer ceramic condenser
CN103971930B (zh) 多层陶瓷电容器及其制造方法
JP5420619B2 (ja) 積層セラミックコンデンサ及びその製造方法
US8508915B2 (en) Multilayer ceramic condenser and method of manufacturing the same
TWI375240B (en) Multilayer electronic component
US10468190B2 (en) Capacitor component
KR101922864B1 (ko) 적층 세라믹 전자 부품 및 이의 제조방법
KR20190116119A (ko) 적층 세라믹 커패시터 및 그 제조 방법
CN108695065B (zh) 多层电容器及其制造方法
JP2020027928A (ja) 積層セラミックキャパシタ及びその製造方法
JP2020027929A (ja) 積層セラミックキャパシタ及びその製造方法
CN113035569A (zh) 多层陶瓷电容器及其制造方法
JP2020027931A (ja) 積層セラミックキャパシタ及びその製造方法
JP2020035992A (ja) 積層セラミックキャパシタ及びその製造方法
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR20180026932A (ko) 커패시터 부품
US9595392B2 (en) Multilayer ceramic condenser and method of manufacturing the same
KR20200027864A (ko) 적층형 커패시터
KR102126415B1 (ko) 적층형 커패시터
KR20190006060A (ko) 적층형 커패시터
KR20200025973A (ko) 적층형 커패시터
KR20200027865A (ko) 적층형 커패시터
CN107305812A (zh) 电容器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8