JP5512625B2 - 積層セラミックキャパシタ及びその製造方法 - Google Patents

積層セラミックキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP5512625B2
JP5512625B2 JP2011206873A JP2011206873A JP5512625B2 JP 5512625 B2 JP5512625 B2 JP 5512625B2 JP 2011206873 A JP2011206873 A JP 2011206873A JP 2011206873 A JP2011206873 A JP 2011206873A JP 5512625 B2 JP5512625 B2 JP 5512625B2
Authority
JP
Japan
Prior art keywords
internal electrode
exposed
internal
ceramic capacitor
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011206873A
Other languages
English (en)
Other versions
JP2012191159A (ja
Inventor
キム・ヒュン・ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2012191159A publication Critical patent/JP2012191159A/ja
Application granted granted Critical
Publication of JP5512625B2 publication Critical patent/JP5512625B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は積層セラミックキャパシタ及びその製造方法に関し、より詳細には、信頼性に優れた高容量積層セラミックキャパシタ及びその製造方法に関する。
一般的にキャパシタ、インダクタ、圧電体素子、バリスタまたはサーミスタなどのセラミック材料を使用する電子部品はセラミック材料からなるセラミック本体、本体の内部に形成された内部電極及び上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極を備える。
セラミック電子部品のうち積層セラミックキャパシタは積層された複数の誘電体層、一誘電体層を介して対向配置される内部電極、上記内部電極に電気的に接続された外部電極を含む。
積層セラミックキャパシタは小型ながらも高容量が保障され、実装が容易であるという長所により、コンピューター、PDA、携帯電話などの移動通信装置の部品として広く用いられている。
最近では、電子製品が小型化及び多機能化されるにつれ、チップ部品も小型化及び高機能化される傾向であるため、積層セラミックキャパシタもサイズは小さく、容量の大きい高容量製品が求められている。
一般的に積層セラミックキャパシタは次のように製造されることができる。先ず、セラミックグリーンシートを製造し、セラミックグリーンシート上に導電性ペーストを印刷して内部電極を形成する。内部電極が形成されたセラミックグリーンシートを数十〜数百層まで重積してグリーンセラミック積層体を作る。その後、グリーンセラミック積層体を高温及び高圧で圧着して強硬なグリーンセラミック積層体を作り、切断工程を経てグリーンチップを製造する。その後、グリーンチップを仮焼及び焼成してから外部電極を形成し積層セラミックキャパシタを完成する。
上記のような製造方法により積層セラミックキャパシタを形成する場合、積層セラミックキャパシタの角部のマージン部は異なる領域のマージン部より厚く形成され、仮焼及び焼成時炭素の除去が困難であるという問題がある。また、外部電極の形成を容易にするため、焼成されたチップの形状を整える研磨工程を行わなければならない。これにより、研磨工程中にチップの割れる現象が発生し得る。
本発明は、信頼性に優れた高容量積層セラミックキャパシタ及びその製造方法を提供することを目的とする。
本発明の一実施形態は対向する第1及び第2側面、上記第1及び第2側面を連結する第3及び第4側面を有する積層本体と、上記積層本体の内部に形成され、上記第1側面及び第2側面に末端が露出する複数個の内部電極と、上記複数個の内部電極の末端を覆うように上記第1及び第2側面に形成される第1及び第2サイド部と、上記第3及び第4側面に形成され、上記内部電極と電気的に連結される外部電極とを含み、上記複数個の内部電極の末端を連結する仮想線と上記第1サイド部または第2サイド部の成す角度が90゜(π/2)以下である積層セラミックキャパシタを提供する。
上記複数個の内部電極の末端を連結する仮想線と上記第1サイド部または第2サイド部の成す角度は5゜〜85゜であることができる。
上記第1及び第2サイド部は、上記第1側面または第2側面の全領域に形成されることができる。
上記第1及び第2サイド部の端は、積層本体の上面または下面と上記第1側面または第2側面が接する角部に形成されることができる。
上記第1及び第2サイド部は、上記第1側面または第2側面の一部領域に形成されることができる。
上記第1及び第2サイド部の端は、上記積層本体の上面または下面と上記第1側面または第2側面が接する角部と、上記複数個の内部電極のうち最外郭に配置される内部電極の末端との間に形成されることができる。
上記第1及び第2サイド部は、上記第1及び第2側面から上記積層本体の上面または下面に一部延長して形成されることができる。
上記第1及び第2サイド部の最大厚さは30μmであることができる。
上記第1及び第2サイド部は、曲率半径を有するように丸く形成されることができる。
上記積層本体は上記第1及び第2側面間の距離を形成する幅を有する複数個の誘電体層が積層されて形成され、上記内部電極は上記誘電体層の幅と同じ幅を有することができる。
上記第1サイド部及び第2サイド部は、セラミックスラリーで形成されることができる。
上記内部電極は一端が上記第3側面に露出し、他端が上記第4側面から所定の間隔を置いて形成される第1内部電極と、一端が第4側面に露出し、他端が上記第3側面から所定の間隔を置いて形成される第2内部電極で構成されることができる。
本発明の他の実施形態は、複数個のストライプ型第1内部電極パターンが所定の間隔を置いて形成された第1セラミックグリーンシート及び複数個のストライプ型第2内部電極パターンが所定の間隔を置いて形成された第2セラミックグリーンシートを設ける段階と、上記ストライプ型第1内部電極パターンの中心部と上記ストライプ型第2内部電極パターン間の所定の間隔とが重なるように上記第1セラミックグリーンシートと上記第2セラミックグリーンシートを交互に積層してセラミックグリーンシート積層体を形成する段階と、第1内部電極及び第2内部電極が一定幅を有し、上記幅方向に上記第1内部電極及び第2内部電極の末端が露出した側面を有するように上記ストライプ型第1内部電極パターン及び第2内部電極パターンを横切って上記セラミックグリーンシート積層体を切断する段階と、上記第1内部電極及び第2内部電極の末端を連結する仮想線と成す角度が90゜(π/2)以下となるように上記第1及び第2内部電極の末端が露出した側面にセラミックスラリーで第1サイド部及び第2サイド部を形成する段階とを含む積層セラミックキャパシタの製造方法を提供する。
上記セラミックグリーンシート積層体を切断する段階は、上記セラミックグリーンシート積層体が上記第1内部電極及び第2内部電極の末端が露出した側面を有する棒型積層体となるよう行われ、上記第1及び第2サイド部を形成する段階後に、上記第1内部電極の中心部及び第2内部電極間の所定の間隔を同じ切断線により切断して第1内部電極または第2内部電極の一端がそれぞれ露出した第3側面または第4側面を有する積層本体に切断する段階が行われることができる。
上記セラミックグリーンシート積層体を切断する段階は、上記セラミックグリーンシートを上記第1内部電極及び第2内部電極の末端が露出した側面を有する棒型積層体に切断する段階と、上記棒型積層体を上記第1内部電極の中心部及び上記第2内部電極間の所定の間隔を同じ切断線により切断して第1内部電極または第2内部電極の一端がそれぞれ露出した第3側面または第4側面を有する積層本体に切断する段階とで行われ、上記第1及び第2サイド部を形成する段階は上記積層本体に対して行われることができる。
上記第1及び第2サイド部は、上記第1及び第2内部電極の末端が露出した側面の全領域に形成されることができる。
上記第1及び第2サイド部は、上記第1及び第2内部電極の末端が露出した側面の一部領域に形成されることができる。
上記第1及び第2サイド部は、上記第1及び第2内部電極の末端が露出した側面から上記セラミックグリーンシート積層体の上面または下面に一部延長して形成されることができる。
上記第1及び第2サイド部は、曲率半径を有するように丸く形成されることができる。
上記第1サイド部及び第2サイド部を形成する段階は、上記第1内部電極及び第2内部電極の末端が露出した側面にセラミックスラリーを塗布することで行われることができる。
上記第1サイド部及び第2サイド部を形成する段階は、上記第1内部電極及び第2内部電極の末端が露出した側面をセラミックスラリーにディッピングすることで行われることができる。
本発明の一実施形態によると、相対的に残留炭素を除去することが困難な角部を薄く形成し、残留炭素の除去を容易にすることができる。これにより、残留炭素の濃度ばらつきが小さくなり、積層セラミックキャパシタは同じ微細構造を保持することができ、内部電極の連結性を向上させることができる。
また、第1及び第2サイド部は積層セラミックキャパシタの中央部では一定厚さが確保されて耐湿特性などが低下せず、内部欠陥が発生せず、外部電極形成時、放射クラックの発生可能性を減らすことができ、外部衝撃に対する機械的強度を確保することができる。
また、本発明の一実施形態によると、セラミックスラリーの量と形状を調節することで、多様な形態の第1及び第2サイド部を形成することができる。
焼成後、別途の研磨工程を行わなくても所望する形態のサイド部が得られる。これにより、研磨工程時に発生し得るチッピング現象(chipping)を防止することができる。
また、内部電極は異なる極性を有する外部電極との絶縁性を保持するための最小面積を除き、誘電体層の幅方向に対しては全体的に形成されることができる。これにより、内部電極間の重畳面積を広げ、内部電極による段差の発生を減らすことができる。
本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。 図1aのA−A’線による断面図である。 積層本体及び第1及び第2サイド部を示す分解斜視図である。 図1aのB−B’線による断面図である。 図1aに示された積層セラミックキャパシタを構成する一誘電体層に沿った断面図である。 本発明の一実施形態による積層セラミックキャパシタを示す断面図である。 本発明の一実施形態による積層セラミックキャパシタを示す断面図である。 本発明の一実施例による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の一実施例による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の一実施例による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の一実施例による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。 本発明の一実施例による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。 本発明の一実施例による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。
以下では、添付の図面を参照して本発明の好ましい実施形態を説明する。但し、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさなどは、より明確な説明のために誇張されることがあり、図面上に同じ符号で示される要素は同じ要素である。
図1aは本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。図1bは図1aのA−A’線における断面図であり、図1cは積層本体及び第1及び第2サイド部を示す分解斜視図であり、図1dは図1aのB−B’線における断面図であり、図1eは図1aに示された積層セラミックキャパシタを構成する一誘電体層における断面図である。
図1a〜図1eを参照すると、本実施形態による積層セラミックキャパシタは積層本体111と、上記積層本体の内部に形成される複数個の内部電極121、122と、上記積層本体の両側面に形成される第1及び第2サイド部113、114と、上記積層本体の異なる側面に形成される外部電極131、132を含む。
上記積層本体111は、対向する第1側面1及び第2側面2と、上記第1側面及び第2側面を連結する第3側面3及び第4側面4とを有することができる。上記積層本体111の形状は特に制限されないが、図示されたように第1〜第4側面を有する直方体形状であることができる。
本発明の一実施形態によると、上記積層本体111は複数の誘電体層112が積層されて形成されることができる。
上記積層本体111を構成する複数の誘電体層112は焼結された状態で、隣接する誘電体層同士の境界は確認できないほど一体化されることができる。
上記誘電体層112の長さは積層本体111の第3側面3と第4側面間の距離を形成し、上記誘電体層112の幅は積層本体111の第1側面1と第2側面間の距離を形成する。
上記積層本体111の内部には複数個の内部電極121、122が形成されることができる。上記内部電極121、122は誘電体層112上に形成され、焼結により一誘電体層を介して上記積層本体111の内部に形成されることができる。
上記誘電体層上に内部電極121、122が形成されることができ、内部電極121、122は焼結により一誘電体層を介して上記積層本体の内部に形成されることができる。
上記内部電極121、122は異なる極性を有する第1内部電極121及び第2内部電極122を一対にすることができ、誘電体層の積層方向によって対向配置されることができる。
上記第1及び第2内部電極121、122の末端は積層本体の第1側面1及び第2側面2に露出している。
図1eを参照すると、一誘電体層112に第1内部電極121が形成されている。
上記第1内部電極121は誘電体層112の幅と同じ幅を有することができる。即ち、上記第1内部電極121は誘電体層112の幅方向に対しては全体的に形成されることができる。また、第2内部電極も誘電体層の幅と同じ幅を有することができる。これにより、第1及び第2側面には第1及び第2内部電極の末端の全てが露出することができる。
上記第1内部電極121及び第2内部電極122は誘電体層の長さ方向に対しては全体的に形成されない。第1内部電極121の一端は積層本体の第4側面4から所定の間隔d2を置いて形成されることができ、第1内部電極121の他端は第3側面3まで形成されて第3側面3に露出することができる。積層本体の第3側面3に露出した第1内部電極121の他端は第1外部電極131と連結されることができる。
第2内部電極122の一端は第3側面3から所定の間隔を置いて形成され、第2内部電極122の他端は第4側面4に露出して第2外部電極132と連結されることができる。
本実施形態によると、薄膜の内部電極及び誘電体層を使用しても、内部電極が誘電体層の幅方向に対し全体的に形成されるため、内部電極の重畳面積が大きくなって積層セラミックキャパシタの容量を大きくすることができる。また、内部電極による段差を減少させ、絶縁抵抗の加速寿命が向上し、容量特性と信頼性に優れる積層セラミックキャパシタを提供することができる。
本実施形態において、上記第1及び第2内部電極121、122の末端が露出した積層本体111の第1及び第2側面にはそれぞれ第1サイド部113及び第2サイド部114が形成されることができる。
上記第1及び第2サイド部113、114は複数個の露出した第1及び第2内部電極の末端を覆うように形成されることができる。これにより、内部電極間の短絡を防止することができ、耐湿特性などの内部欠陥を防止することができる。
図1dを参照すると、上記第1及び第2側面に露出した複数個の内部電極121、122の末端を連結する仮想線と上記第1及び第2サイド部113、114の成す角度θが90゜(π/2)以下になるよう形成されることができる。上記角度θは複数個の内部電極の末端を連結する仮想線と上記第1及び第2サイド部が接する点で測定されることができる。
上記複数個の内部電極の末端を連結する仮想線と上記第1サイド部113または第2サイド部114の成す角度は5゜〜85゜であることが好ましく、20゜〜60゜であることがより好ましい。
また、上記第1及び第2サイド部113、114は曲率半径を有するように形成されることができる。
これに制限されないが、上記のような第1及び第2サイド部の特徴は積層本体の第1及び第2側面のうち外部電極が形成されない領域で現われることができる。
図示されたように、上記第1及び第2サイド部113、114は積層本体の第1及び第2側面の全領域に形成されることができ、第1及び第2側面に露出する複数個の内部電極の末端を全て覆うことができる。
上記第1及び第2サイド部113、114の端は、積層本体の上面または下面と上記第1側面または第2側面が接する角部に形成されることができる。
本発明の一実施形態によると、上記第1サイド部113及び第2サイド部114はセラミックスラリーで形成されることができる。上記セラミックスラリーの量及び形状を調節して上記第1サイド部113及び第2サイド部114の幅(厚さ)と形状を調節することができる。
本発明の一実施形態によると、複数個の内部電極の末端を連結する仮想線と上記第1サイド部または第2サイド部の成す角度は、研磨工程なしに、90゜(π/2)以下になるよう形成されることができる。
本発明の一実施形態によると、第1サイド部または第2サイド部は曲率半径を有するように形成され、相対的に残留炭素の除去が困難な角部を非常に小さく形成し、残留炭素の除去を容易にすることができる。これにより、残留炭素の濃度ばらつきが小さくなり、積層セラミックキャパシタは同じ微細構造を保持することができ、内部電極の連結性を向上させることができる。
また、第1及び第2サイド部は、積層セラミックキャパシタの中央部では一定厚さが確保されて耐湿特性などが低下せず、内部欠陥が発生せず、外部電極形成時、放射クラックの発生可能性を減らすことができる。
これに制限されないが、上記第1及び第2サイド部の最大厚さd1は30μm以下であることができる。また、上記最大厚さd1は10μm以上であることができる。
上記最大厚さd1が30μmを超えると、積層本体の仮焼または焼成過程で残留炭素を除去することが困難で、これにより、内部電極の連結性が低下する恐れがあり、また、相対的に内部電極の重畳面積が減少して積層セラミックキャパシタの高容量を確保し難いことがある。
上記最大厚さd1が10μm未満では積層セラミックキャパシタの耐湿特性が低下する恐れと、外部電極の形成時、放射クラックが発生する恐れがある。また、外部衝撃に対する機械的強度が低下する恐れがある。
本実施形態によると、積層セラミックキャパシタの容量を最大化するとともに、耐湿性、絶縁抵抗特性が向上し、信頼性に優れた特徴を示すことができる。
図2及び図3は本発明の他の実施形態による積層セラミックキャパシタを示す断面図である。上述した実施例とは異なる構成要素を中心に説明し、同じ構成要素に対する詳しい説明は省略する。
図2を参照すると、積層本体の第1及び第2側面に露出した複数個の内部電極121、122の末端を連結する仮想線と上記第1及び第2サイド部113、114の成す角度が90゜(π/2)以下になるよう形成されることができる。また、第1及び第2サイド部113、114は上記第1側面または第2側面の一部領域に形成されることができる。
上記第1及び第2サイド部の端は、上記積層本体の上面または下面と上記第1側面または第2側面が接する角部と上記複数個の内部電極のうち最外郭に配置される内部電極の末端との間に形成されることができる。即ち、積層本体の第1及び第2側面の一部が露出されることができる。
これにより、相対的に残留炭素の除去が困難な角部における残留炭素の除去がより容易に行われることができる。
図3を参照すると、上記第1及び第2サイド部113、114は上記第1及び第2側面から上記積層本体の上面または下面に一部延長して形成されることができる。
上記第1及び第2側面に露出した複数個の内部電極121、122の末端を連結する仮想線と上記第1及び第2サイド部113、114の成す角度が90゜(π/2)以下になるよう形成されることができる。
上記第1及び第2サイド部は積層本体の角部に薄く形成されるが、積層本体の上面または下面に一部延長して形成されることで、外部電極の形成時、放射クラックが発生する可能性が少なく、外部衝撃に対する機械的強度を向上させることができる。
以下、本発明の一実施例による積層セラミックキャパシタの製造方法を説明する。
図4a〜図4fは、本発明の一実施例によるセラミックキャパシタの製造方法を概略的に示す断面図及び斜視図である。
先ず、図4aに示されたようにセラミックグリーンシート212a上に所定の間隔d3を置いて複数個のストライプ型第1内部電極パターン221aを形成することができる。上記複数個のストライプ型第1内部電極パターン221aは相互平行に形成されることができる。
上記所定の間隔d3は、内部電極が異なる極性を有する外部電極と絶縁されるための距離で、図1eに示されたd2×2の距離と理解することができる。
上記セラミックグリーンシート212aはセラミックパウダー、有機溶剤及び有機バインダーを含むセラミックペーストで形成されることができる。
上記セラミックパウダーは高い誘電率を有する物質で、これに制限されないが、チタン酸バリウム(BaTiO)系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム(SrTiO)系材料などを使用することができ、チタン酸バリウム(BaTiO)パウダーを使用することが好ましい。上記セラミックグリーンシート212aが焼成されてセラミック本体を構成する誘電体層となる。
上記ストライプ型第1内部電極パターン221aは、導電性金属を含む内部電極ペーストで形成されることができる。上記導電性金属はこれに制限されないが、Ni、Cu、Pd、またはこれらの合金であることができる。
上記セラミックグリーンシート212a上にストライプ型第1内部電極パターン221aを形成する方法は特に制限されないが、例えば、スクリーン印刷法またはグラビア印刷法のような印刷法により形成することができる。
また、図示しなかったが、異なるセラミックグリーンシート212a上に所定の間隔を置いて複数個のストライプ型第2内部電極パターン222aを形成することができる。
以下、第1内部電極パターン221aが形成されたセラミックグリーンシートは第1セラミックグリーンシートと、第2内部電極パターン222aが形成されたセラミックグリーンシートは第2セラミックグリーンシートということができる。
次に、図4bに示されたように、ストライプ型第1内部電極パターン221aとストライプ型第2内部電極パターン222aが交差積層されるように第1及び第2セラミックグリーンシートを交互に積層することができる。
その後、上記ストライプ型第1内部電極パターン221aは第1内部電極221を形成することができ、ストライプ型第2内部電極パターン222aは第2内部電極222を形成することができる。
図4cは本発明の一実施例により第1及び第2セラミックグリーンシートが積層されたセラミックグリーンシート積層体210を示す断面図であり、図4dは第1及び第2セラミックグリーンシートが積層されたセラミックグリーンシート積層体210を示す斜視図である。
図4c及び図4dを参照すると、複数個の平行なストライプ型第1内部電極パターン221aが印刷された第1セラミックグリーンシートと複数個の平行なストライプ型第2内部電極パターン222aが印刷された第2セラミックグリーンシートとが交互に積層されている。
より具体的には、第1セラミックグリーンシートに印刷されたストライプ型第1内部電極パターン221aの中心部と第2セラミックグリーンシートに印刷されたストライプ型第2内部電極パターン222a間の間隔d3とが重なるように積層されることができる。
次に、図4dに示されたように、上記セラミックグリーンシート積層体210は複数個のストライプ型第1内部電極パターン221a及びストライプ型第2内部電極パターン222aを横切るように切断されることができる。上記セラミックグリーンシート積層体210はC1−C1切断線に沿って棒型積層体220に切断されることができる。
より具体的には、ストライプ型第1内部電極パターン221a及びストライプ型第2内部電極パターン222aは長さ方向に切断されて一定の幅を有する複数個の内部電極に分割されることができる。このとき、積層されたセラミックグリーンシートも内部電極パターンとともに切断される。これにより、内部電極の幅は誘電体層と同じ幅を有するように形成されることができる。
上記棒型積層体220の切断面に第1及び第2内部電極の幅方向の末端が露出することができる。上記棒型積層体の切断面はそれぞれ棒型積層体の第1側面及び第2側面ということができる
次に、図4eに示されたように、上記棒型積層体220の第1及び第2側面それぞれに第1サイド部213a及び第2サイド部214aを形成することができる。第2サイド部214aは明確に示さず、点線でその輪郭を示した。
上記棒型積層体220の第1及び第2側面は、図1cに示した積層本体111の第1側面及び第2側面に対応すると理解することができる。
上記第1及び第2サイド部213a、214aは、棒型積層体220にセラミック粉末を含むセラミックスラリーで形成されることができる。上記セラミックスラリーはセラミックパウダー、有機バインダー及び有機溶剤を含むことができる。
上記第1及び第2サイド部213a、214aは上記棒型積層体の第1及び第2側面に露出する第1内部電極及び第2内部電極の末端を連結する仮想線と成す角度が90゜(π/2)以下になるよう形成されることができる。上記複数個の内部電極の末端を連結する仮想線と上記第1及び第2サイド部213a、214aの成す角度は5゜〜85゜であることがより好ましい。また、上記第1及び第2サイド部213a、214aは曲率半径を有するように形成されることができる。
上記第1及び第2サイド部213a、214aが所望する厚さ(または幅)で形成されるようにセラミックスラリーの量を調節することができる。また、セラミックスラリーの形状とセラミックスラリーの形成位置を調節して多様な形態の第1及び第2サイド部を形成することができる。
上記棒型積層体220の第1及び第2側面にセラミックスラリーを塗布して第1及び第2サイド部213a、214aを形成することができる。上記セラミックスラリーの塗布方法は特に制限されず、例えば、スプレー方式で噴射したり、ローラーを利用して塗布することができる。
また、上記セラミックスラリーは棒型積層体220の第1及び第2側面の全体に形成されるか、それとも一部のみに形成されることができる。また、棒型積層体の第1及び第2側面から上面または下面の一部まで延長してセラミックスラリーを塗布することができる。
また、上記棒型積層体をセラミックスラリーにディッピング(dipping)して棒型積層体の第1及び第2側面に第1及び第2サイド部213a、214aを形成することができる。
棒型積層体の第1及び第2側面に形成されたセラミックスラリーの形状を整えて所望する形態の第1及び第2間部を形成することができる。
次に、図4e及び図4fに示されたように、第1及び第2サイド部213a、214aが形成された上記棒型積層体220をC2−C2切断線に沿って個別のチップサイズに合わせて切断することができる。図4cは上記C2−C2切断線の位置の把握に参照することができる。
棒型積層体220をチップサイズに切断することにより、両側面に第1及び第2サイド部213、214が形成された積層本体211が形成されることができる。
より具体的には、上記棒型積層体220をC2−C2切断線に沿って切断することで、重畳された第1内部電極の中心部と第2内部電極間に形成された所定の間隔d3を同じ切断線により切断することができる。他の観点では、第2内部電極の中心部と第1内部電極間に形成された所定の間隔を同じ切断線により切断することができる。
これにより、第1内部電極及び第2内部電極の一端はC2−C2切断線による切断面に交互に露出することができる。上記第1内部電極221が露出した面は図1aに示された積層本体の第3側面3と、上記第2内部電極222が露出した面は図1aに示された積層本体の第4側面4と理解することができる。
上記棒型積層体220をC2−C2切断線に沿って切断することにより、ストライプ型第1内部電極パターン221a間の所定の間隔d3は半分に切断され、第1内部電極221の一端が第4側面から所定の間隔を持たせ、また、第2内部電極222の一端が第3側面から所定の間隔を持たせる。
その後、両側面に第1及び第2サイド部213、214が形成された積層本体211を仮焼及び焼成することができる。
上述したように、セラミックスラリーの量と形状を調節することにより、第1及び第2サイド部は第1及び第2側面と所定の角度を有し、曲率半径を有するように形成されることができる。焼成後に別途の研磨工程を行わなくとも所望する形態が得られる。これにより、研磨工程時、発生し得るチッピング現象(chipping)を防止することができる。
次に、図示しなかったが、上記第1及び第2内部電極の一端と連結されるように上記第3側面及び第4側面のそれぞれに外部電極を形成することができる。
また、棒型積層体の両側面に第1及び第2サイド部を形成した後、仮焼及び焼成することができ、その後、上記棒型積層体を積層本体の形態に切断することができる。次に、積層本体に外部電極を形成する工程を行うことができる。
本実施形態のように、棒型積層体220に第1及び第2サイド部213a、214aを形成してチップサイズに切断すると、一度の工程で複数個の積層本体にサイド部を形成することができる。
また、図示しなかったが、第1サイド部及び第2サイド部を形成する前に棒型積層体をチップサイズに切断して複数個の積層本体を形成することができる。
即ち、重畳された第1内部電極の中心部と第2内部電極間に形成された所定の間隔とが同じ切断線により切断されるように棒型積層体を切断することができる。これにより、第1内部電極及び第2内部電極の一端は切断面に交互に露出することができる。
次に、上記積層本体の第1及び第2側面に第1サイド部及び第2サイド部を形成することができる。第1及び第2サイド部の形成方法は上述と同様である。両側面に第1及び第2サイド部が形成された積層本体を仮焼及び焼成することができる。
その後、上記第1内部電極が露出された積層本体の第3側面と上記第2内部電極が露出された積層本体の第4側面にそれぞれ外部電極を形成することができる。
本発明の一実施形態によると、相対的に残留炭素の除去が困難な角部はセラミックスラリーにより薄く形成されることができる。これにより、積層本体の仮焼及び焼成工程で残留炭素の除去が容易に行われることができる。
また、焼成後に別途の研磨工程を行わなくとも所望する形態のサイド部が得られる。これにより、研磨工程時に発生し得るチッピング現象(chipping)を防止することができる。
また、積層セラミックキャパシタの中央部に位置するサイド部の幅を一定厚さで確保し耐湿特性を確保することができ、これによって内部欠陥が発生しないこともできる。また、外部電極の形成時、放射クラックの発生を防止することができ、外部衝撃に対する機械的強度を確保することができる。
また、内部電極は異なる極性を有する外部電極との絶縁性を保持するための最小面積を除き、誘電体層の幅方向に対しては全体的に形成されることができる。これにより、内部電極間の重畳面積を広げ、内部電極による段差の発生を減らすことができる。
本発明は上述した実施形態及び添付の図面により限定されるものではなく、添付の請求範囲により限定される。従って、請求の範囲に記載された本発明の技術的思想から外れない範囲内で当技術分野の通常の知識を有する者により多様な形態の置換、変形及び変更が可能で、これも本発明の範囲に属する。
111、211 積層本体
112 誘電体層
113、114 第1及び第2サイド部
121、122 第1及び第2内部電極
131、132 第1及び第2外部電極
212a セラミックグリーンシート
221a、222a ストライプ型第1及び第2内部電極パターン
221、222 第1及び第2内部電極
213a、214a 第1及び第2サイド部
210 セラミックグリーンシート積層体
220 棒型積層体

Claims (16)

  1. 対向する第1及び第2側面、前記第1及び第2側面を連結する第3及び第4側面を有する積層本体と、
    前記積層本体の内部に形成され、前記第1側面及び第2側面に末端が露出する複数個の内部電極と、
    前記複数個の内部電極の末端を覆うように前記第1及び第2側面に形成される第1及び第2サイド部と、
    前記第3及び第4側面に形成され、前記内部電極と電気的に連結される外部電極とを含み、
    前記複数個の内部電極の末端を連結する仮想線と前記第1サイド部または第2サイド部の端の曲面における接線が成す角度が90゜(π/2)未満であり、
    前記第1及び第2サイド部の端は前記積層本体の上面または下面と前記第1側面または第2側面が接する角部と前記複数個の内部電極のうち最外郭に配置される内部電極の末端との間に形成され、
    前記第1及び第2サイド部の最大厚さは10μm超過30μm以下である、積層セラミックキャパシタ。
  2. 対向する第1及び第2側面、前記第1及び第2側面を連結する第3及び第4側面を有する積層本体と、
    前記積層本体の内部に形成され、前記第1側面及び第2側面に末端が露出する複数個の内部電極と、
    前記複数個の内部電極の末端を覆うように前記第1及び第2側面に形成される第1及び第2サイド部と、
    前記第3及び第4側面に形成され、前記内部電極と電気的に連結される外部電極とを含み、
    前記複数個の内部電極の末端を連結する仮想線と前記第1側面上に位置する前記第1サイド部または前記第2側面上に位置する前記第2サイド部の端の曲面における接線が成す角度が90゜(π/2)未満であり、
    前記第1及び第2サイド部は前記第1及び第2側面から前記積層本体の上面または下面に一部延長して形成され、
    前記第1及び第2サイド部の最大厚さは10μm超過30μm以下である、積層セラミックキャパシタ。
  3. 前記複数個の内部電極の末端を連結する仮想線と前記第1サイド部または第2サイド部の成す角度が5゜〜85゜である、請求項1または2に記載の積層セラミックキャパシタ。
  4. 前記第1及び第2サイド部は前記第1側面または第2側面の一部領域に形成される、請求項1に記載の積層セラミックキャパシタ。
  5. 前記第1及び第2サイド部は曲率半径を有するように形成される、請求項1または2に記載の積層セラミックキャパシタ。
  6. 前記積層本体は前記第1及び第2側面間の距離を形成する幅を有する複数個の誘電体層が積層されて形成され、前記内部電極は前記誘電体層の幅と同じ幅を有する、請求項1または2に記載の積層セラミックキャパシタ。
  7. 前記第1サイド部及び第2サイド部はセラミックスラリーで形成される、請求項1または2に記載の積層セラミックキャパシタ。
  8. 前記内部電極は一端が前記第3側面に露出し、他端が前記第4側面から所定の間隔を置いて形成される第1内部電極と、一端が第4側面に露出し、他端が前記第3側面から所定の間隔を置いて形成される第2内部電極とで構成される、請求項1または2に記載の積層セラミックキャパシタ。
  9. 複数個のストライプ型第1内部電極パターンが所定の間隔を置いて形成された第1セラミックグリーンシート及び複数個のストライプ型第2内部電極パターンが所定の間隔を置いて形成された第2セラミックグリーンシートを設ける段階と、
    前記ストライプ型第1内部電極パターンの中心部と前記ストライプ型第2内部電極パターン間の所定の間隔とが重なるように前記第1セラミックグリーンシートと前記第2セラミックグリーンシートを交互に積層してセラミックグリーンシート積層体を形成する段階と、
    第1内部電極及び第2内部電極が一定幅を有し、前記幅方向に前記第1内部電極及び第2内部電極の末端が露出した側面を有するように前記ストライプ型第1内部電極パターン及び第2内部電極パターンを横切って前記セラミックグリーンシート積層体を切断する段階と、
    前記第1内部電極及び第2内部電極の末端を連結する仮想線と第1サイド部または第2サイド部の端の曲面における接線が成す角度が90゜(π/2)未満になるよう前記第1及び第2内部電極の末端が露出した側面にセラミックスラリーで第1サイド部及び第2サイド部を形成する段階と、
    を含み、
    前記第1及び第2サイド部の端は前記積層本体の上面または下面と前記第1側面または第2側面が接する角部と前記複数個の内部電極のうち最外郭に配置される内部電極の末端との間に形成され、
    前記第1及び第2サイド部の最大厚さは10μm超過30μm以下である、積層セラミックキャパシタの製造方法。
  10. 複数個のストライプ型第1内部電極パターンが所定の間隔を置いて形成された第1セラミックグリーンシート及び複数個のストライプ型第2内部電極パターンが所定の間隔を置いて形成された第2セラミックグリーンシートを設ける段階と、
    前記ストライプ型第1内部電極パターンの中心部と前記ストライプ型第2内部電極パターン間の所定の間隔とが重なるように前記第1セラミックグリーンシートと前記第2セラミックグリーンシートを交互に積層してセラミックグリーンシート積層体を形成する段階と、
    第1内部電極及び第2内部電極が一定幅を有し、前記幅方向に前記第1内部電極及び第2内部電極の末端が露出した側面を有するように前記ストライプ型第1内部電極パターン及び第2内部電極パターンを横切って前記セラミックグリーンシート積層体を切断する段階と、
    前記第1内部電極及び第2内部電極の末端を連結する仮想線と前記側面上に位置する第1サイド部または前記側面上に位置する第2サイド部の端の曲面における接線が成す角度が90゜(π/2)未満になるよう前記第1及び第2内部電極の末端が露出した側面にセラミックスラリーで第1サイド部及び第2サイド部を形成する段階と、
    を含み、
    前記第1及び第2サイド部は、前記第1及び第2内部電極の末端が露出した側面から前記セラミックグリーンシート積層体の上面または下面に一部延長して形成され、
    前記第1及び第2サイド部の最大厚さは10μm超過30μm以下である、積層セラミックキャパシタの製造方法。
  11. 前記セラミックグリーンシート積層体を切断する段階は、
    前記セラミックグリーンシート積層体が前記第1内部電極及び第2内部電極の末端が露出した側面を有する棒型積層体になるよう行われ、
    前記第1及び第2サイド部を形成する段階後に、前記第1内部電極の中心部及び第2内部電極間の所定の間隔を同じ切断線により切断して第1内部電極または第2内部電極の一端がそれぞれ露出した第3側面または第4側面を有する積層本体に切断する段階が行われる、請求項または10に記載の積層セラミックキャパシタの製造方法。
  12. 前記セラミックグリーンシート積層体を切断する段階は、
    前記セラミックグリーンシートを前記第1内部電極及び第2内部電極の末端が露出した側面を有する棒型積層体に切断する段階と、前記棒型積層体を前記第1内部電極の中心部及び前記第2内部電極間の所定の間隔を同じ切断線により切断して第1内部電極または第2内部電極の一端がそれぞれ露出した第3側面または第4側面を有する積層本体に切断する段階とで行われ、
    前記第1及び第2サイド部を形成する段階は前記積層本体に対して行われる、請求項または10に記載の積層セラミックキャパシタの製造方法。
  13. 前記第1及び第2サイド部は前記第1及び第2内部電極の末端が露出した側面の一部領域に形成される、請求項に記載の積層セラミックキャパシタの製造方法。
  14. 前記第1及び第2サイド部は曲率半径を有するように形成される、請求項または10に記載の積層セラミックキャパシタの製造方法。
  15. 前記第1サイド部及び第2サイド部を形成する段階は、前記第1内部電極及び第2内部電極の末端が露出した側面にセラミックスラリーを塗布することで行われる、請求項または10に記載の積層セラミックキャパシタの製造方法。
  16. 前記第1サイド部及び第2サイド部を形成する段階は、前記第1内部電極及び第2内部電極の末端が露出した側面をセラミックスラリーにディッピングすることで行われる、請求項または10に記載の積層セラミックキャパシタの製造方法。
JP2011206873A 2011-03-09 2011-09-22 積層セラミックキャパシタ及びその製造方法 Active JP5512625B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0021077 2011-03-09
KR20110021077A KR101188032B1 (ko) 2011-03-09 2011-03-09 적층 세라믹 커패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2012191159A JP2012191159A (ja) 2012-10-04
JP5512625B2 true JP5512625B2 (ja) 2014-06-04

Family

ID=46795376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011206873A Active JP5512625B2 (ja) 2011-03-09 2011-09-22 積層セラミックキャパシタ及びその製造方法

Country Status (4)

Country Link
US (1) US9123472B2 (ja)
JP (1) JP5512625B2 (ja)
KR (1) KR101188032B1 (ja)
CN (1) CN102683015B (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5712970B2 (ja) * 2011-08-09 2015-05-07 株式会社村田製作所 サーミスタ
KR102004761B1 (ko) * 2012-09-26 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101514504B1 (ko) * 2012-12-31 2015-04-22 삼성전기주식회사 전자부품 및 전자부품 제조방법
KR101462757B1 (ko) * 2013-01-29 2014-11-17 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판
KR101462758B1 (ko) 2013-01-29 2014-11-20 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판
KR101514512B1 (ko) * 2013-04-08 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101504002B1 (ko) * 2013-05-21 2015-03-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR101548859B1 (ko) * 2014-02-26 2015-08-31 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR101548879B1 (ko) * 2014-09-18 2015-08-31 삼성전기주식회사 칩 부품 및 이의 실장 기판
JP6711192B2 (ja) * 2015-09-15 2020-06-17 Tdk株式会社 積層電子部品
JP6724321B2 (ja) 2015-09-15 2020-07-15 Tdk株式会社 積層電子部品
US9978521B2 (en) * 2015-09-15 2018-05-22 Tdk Corporation Multilayer electronic component
KR20170078136A (ko) * 2015-12-29 2017-07-07 삼성전기주식회사 적층 전자 부품 및 그 제조 방법
KR20170078164A (ko) * 2015-12-29 2017-07-07 삼성전기주식회사 적층 전자 부품 및 그 제조방법
JP6405327B2 (ja) * 2016-02-26 2018-10-17 太陽誘電株式会社 積層セラミックコンデンサ
JP6490024B2 (ja) * 2016-03-30 2019-03-27 太陽誘電株式会社 積層セラミック電子部品の製造方法
KR101813366B1 (ko) * 2016-04-01 2018-01-30 삼성전기주식회사 적층 전자부품 및 그 제조방법
JP6496270B2 (ja) * 2016-04-14 2019-04-03 太陽誘電株式会社 セラミック電子部品及びその製造方法
JP6745700B2 (ja) 2016-10-17 2020-08-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6835561B2 (ja) 2016-12-13 2021-02-24 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2018110185A (ja) * 2017-01-04 2018-07-12 株式会社村田製作所 積層セラミックコンデンサの製造方法、セラミック積層体及び積層セラミックコンデンサ
KR101939083B1 (ko) * 2017-03-29 2019-01-16 삼성전기 주식회사 적층형 커패시터 및 그 제조방법
JP7044534B2 (ja) * 2017-12-11 2022-03-30 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7347919B2 (ja) 2017-12-15 2023-09-20 太陽誘電株式会社 積層セラミックコンデンサ
JP7356207B2 (ja) * 2017-12-22 2023-10-04 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品実装基板及び積層セラミック電子部品包装体
JP7266969B2 (ja) * 2018-05-21 2023-05-01 太陽誘電株式会社 積層セラミック電子部品の製造方法
KR20190121141A (ko) * 2018-08-09 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
CN109215906A (zh) * 2018-08-24 2019-01-15 东莞市仙桥电子科技有限公司 新型贴片式ntc及其制造方法
KR102101933B1 (ko) * 2018-09-06 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
JP7103904B2 (ja) * 2018-09-26 2022-07-20 太陽誘電株式会社 積層セラミック電子部品
KR102057904B1 (ko) * 2018-10-17 2019-12-20 삼성전기주식회사 커패시터 부품
KR102144765B1 (ko) * 2018-11-08 2020-08-14 삼성전기주식회사 적층형 커패시터
KR102632357B1 (ko) 2018-12-21 2024-02-02 삼성전기주식회사 커패시터 부품
JP2020167199A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
JP7172927B2 (ja) * 2019-09-19 2022-11-16 株式会社村田製作所 積層セラミック電子部品、およびその製造方法
KR20210067334A (ko) * 2019-11-29 2021-06-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP7234951B2 (ja) * 2020-01-17 2023-03-08 株式会社村田製作所 積層セラミックコンデンサ
JP2021174822A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
KR20220058118A (ko) * 2020-10-30 2022-05-09 삼성전기주식회사 적층형 전자 부품

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771520A (en) * 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
JPS61248413A (ja) * 1985-04-25 1986-11-05 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JPH03108306A (ja) * 1989-09-21 1991-05-08 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH06349669A (ja) 1993-06-14 1994-12-22 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH09260206A (ja) 1996-03-26 1997-10-03 Taiyo Yuden Co Ltd 積層コンデンサ
JP3460669B2 (ja) 2000-03-29 2003-10-27 株式会社村田製作所 積層セラミック電子部品
JP2005136132A (ja) 2003-10-30 2005-05-26 Tdk Corp 積層コンデンサ
JP2005259772A (ja) * 2004-03-09 2005-09-22 Tdk Corp 積層セラミックコンデンサ
WO2005097705A1 (en) * 2004-04-07 2005-10-20 Techpowder S.A. Ultrafine metal oxide production
KR100587006B1 (ko) * 2004-12-23 2006-06-08 삼성전기주식회사 적층형 칩 커패시터 및 그 제조 방법
JP4591537B2 (ja) * 2007-06-08 2010-12-01 株式会社村田製作所 積層セラミック電子部品
US7859823B2 (en) * 2007-06-08 2010-12-28 Murata Manufacturing Co., Ltd. Multi-layered ceramic electronic component
JP2009176771A (ja) * 2008-01-21 2009-08-06 Tdk Corp 積層セラミック電子部品、積層セラミック電子部品の製造方法、及びセラミック素体の不良選別方法
JP5332475B2 (ja) 2008-10-03 2013-11-06 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5304159B2 (ja) * 2008-10-08 2013-10-02 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP2011003846A (ja) 2009-06-22 2011-01-06 Murata Mfg Co Ltd セラミック電子部品の製造方法
JP5429067B2 (ja) * 2010-06-17 2014-02-26 株式会社村田製作所 セラミック電子部品およびその製造方法
KR101141342B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Also Published As

Publication number Publication date
US9123472B2 (en) 2015-09-01
JP2012191159A (ja) 2012-10-04
CN102683015A (zh) 2012-09-19
KR101188032B1 (ko) 2012-10-08
KR20120103057A (ko) 2012-09-19
US20120229949A1 (en) 2012-09-13
CN102683015B (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
JP5512625B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5653886B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP7315138B2 (ja) 積層セラミックキャパシタ
JP5654102B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5420619B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP5632046B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5551296B1 (ja) 積層セラミックキャパシタ及びその製造方法
JP6852253B2 (ja) 積層セラミック電子部品及びその製造方法
JP6834091B2 (ja) 積層セラミック電子部品及びその製造方法
JP2014204113A (ja) 積層セラミックキャパシタ及びその製造方法
JP2015146454A (ja) 積層セラミックキャパシタ及びその製造方法
JP2020027931A (ja) 積層セラミックキャパシタ及びその製造方法
JP2020035992A (ja) 積層セラミックキャパシタ及びその製造方法
KR101240804B1 (ko) 적층 세라믹 커패시터
JP2020027927A (ja) 積層セラミックキャパシタ及びその製造方法
KR101240738B1 (ko) 적층 세라믹 커패시터
KR101761945B1 (ko) 적층 커패시터

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130904

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140326

R150 Certificate of patent or registration of utility model

Ref document number: 5512625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250