CN113316829B - 具有超宽带性能的多层陶瓷电容器 - Google Patents

具有超宽带性能的多层陶瓷电容器 Download PDF

Info

Publication number
CN113316829B
CN113316829B CN202080010347.8A CN202080010347A CN113316829B CN 113316829 B CN113316829 B CN 113316829B CN 202080010347 A CN202080010347 A CN 202080010347A CN 113316829 B CN113316829 B CN 113316829B
Authority
CN
China
Prior art keywords
capacitor
electrode
external terminal
multilayer ceramic
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080010347.8A
Other languages
English (en)
Other versions
CN113316829A (zh
Inventor
玛丽安·贝罗里尼
杰弗里·A·霍恩
理查德·C·凡纳斯汀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Co ltd
Original Assignee
Kyocera Avx Components Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Avx Components Co ltd filed Critical Kyocera Avx Components Co ltd
Publication of CN113316829A publication Critical patent/CN113316829A/zh
Application granted granted Critical
Publication of CN113316829B publication Critical patent/CN113316829B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/22—Electrostatic or magnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

多层电容器可以包括单片主体，该单片主体包括多个介电层。可以沿第一端设置第一外部端子，并且可以沿电容器的第二端设置第二外部端子。外部端子可以包括沿电容器的底表面延伸的相应底部部分。外部端子的底部部分可以以底部外部端子间隔距离间隔开。底部屏蔽电极可以布置在电容器的多个有源电极与底表面之间的单片主体内。底部屏蔽电极可以与电容器的底表面以底部屏蔽到底部的距离间隔开，该底部屏蔽到底部的距离可以在约3微米到约100微米的范围内。电容器的长度与底部外部端子间隔距离的比率可以小于约4。

Description

具有超宽带性能的多层陶瓷电容器
相关申请的交叉引用
本申请要求申请日为2019年1月28日的美国临时专利申请序列号62/797,542的申请权益，该美国临时专利申请的全部内容通过引用合并于此。
技术领域
本发明涉及具有超宽带性能的多层陶瓷电容器。
背景技术
现代技术应用的多样性产生了对高效电子元件和用于其中的集成电路的需求。电容器是用于滤波、耦合、旁路和此类现代应用的其他方面的基本元件，这些现代应用可包括无线通信、警报系统、雷达系统、电路切换、匹配网络和许多其他应用。集成电路的速度和封装密度的急剧增加尤其需要耦合电容器技术的进步。当高电容耦合电容器受到许多当前应用的高频影响时，性能特性变得越来越重要。由于电容器是如此广泛的应用的基础，因此电容器的精度和效率是必要的。因此，电容器设计的许多特定方面已是改进电容器的性能特征的重点。
发明内容
根据本发明的一个实施方案，宽带多层陶瓷电容器(broadband multilayerceramic capacitor)可以具有第一端和第二端，所述第二端在纵向方向上与所述第一端间隔开。所述纵向方向可以垂直于横向方向，并且所述横向方向和所述纵向方向可以各自垂直于Z方向。所述电容器可以包括顶表面和底表面，所述底表面在所述Z方向上与所述顶表面相反。所述宽带多层陶瓷电容器可以包括单片主体，所述单片主体包括在所述Z方向上堆叠的多个介电层。多个有源电极可以布置在所述单片主体内。可以沿所述第一端设置第一外部端子。所述第一外部端子可以包括沿所述电容器的所述底表面延伸的底部部分。可以沿所述第二端设置第二外部端子。所述第二外部端子可以包括沿所述电容器的所述底表面延伸的底部部分。所述第一外部端子的所述底部部分和所述第二外部端子的所述底部部分可以在所述纵向方向上以底部外部端子间隔距离(bottom external terminal spacingdistance)间隔开。所述电容器可以包括布置在所述电容器的所述多个有源电极与所述底表面之间的所述单片主体内的底部屏蔽电极。所述底部屏蔽电极可以与所述电容器的所述底表面以底部屏蔽到底部的距离(bottom-shield-to-bottom distance)间隔开。所述底部屏蔽到底部的距离可以在从约3微米到约100微米的范围内。所述电容器可以在所述电容器的所述第一端与所述第二端之间、在所述纵向方向上具有电容器长度。所述电容器长度与所述底部外部端子间隔距离的比率可以小于约4。
根据本发明的另一实施方案，公开了一种用于形成宽带多层陶瓷电容器的方法。所述电容器可以具有第一端和第二端，所述第二端在垂直于横向方向的纵向方向上与所述第一端间隔开。所述横向方向和所述纵向方向可以各自垂直于Z方向。所述电容器可以具有顶表面和底表面，所述底表面在所述Z方向上与所述顶表面相反。所述方法可以包括：在多个有源电极层上形成多个有源电极；在屏蔽电极层上形成底部屏蔽电极；堆叠所述多个有源电极层、所述屏蔽电极层以及多个介电层以形成单片主体；在所述单片主体的第一端上形成第一外部端子，所述第一外部端子包括沿所述电容器的所述底表面延伸的底部部分；以及在所述单片主体的第二端上形成第二外部端子。所述第二外部端子可以包括沿所述电容器的所述底表面延伸的底部部分。所述第一外部端子的所述底部部分和所述第二外部端子的所述底部部分可以在所述纵向方向上以底部外部端子间隔距离间隔开。所述电容器可以包括布置在所述电容器的所述多个有源电极与所述底表面之间的所述单片主体内的底部屏蔽电极。所述底部屏蔽电极可以与所述电容器的所述底表面以底部屏蔽到底部的距离间隔开。所述底部屏蔽到底部的距离可以在从约3微米到约100微米的范围内。所述电容器可以在所述电容器的所述第一端与所述第二端之间、在所述纵向方向上具有电容器长度。所述电容器长度与所述底部外部端子间隔距离的比率可以小于约4。
附图说明
本发明的完整且可行的公开(包括其对本领域技术人员而言的最佳模式)在说明书的其余部分(包括参照附图)更具体地阐述，在附图中：
图1A示出了根据本公开的方面的有源电极层的一个实施方案的俯视图；
图1B示出了根据本公开的方面的如图1A所示配置的交替电极层的透视图；
图1C示出了根据本公开的方面的图1A的有源电极层的实施方案的自顶向下视图，在有源电极层中形成多个电容区；
图1D示出了根据本公开的方面的屏蔽电极层的实施方案的自顶向下视图，在屏蔽电极层中形成多个电容区；
图1E示出了根据本公开的方面的包括多个区的电容器的一个实施方案的侧截面图，其中有源电极层如图1A至图1C所示配置，并且屏蔽电极层如图1C所示配置；
图2A示出了根据本公开的方面的有源电极层的另一实施方案的俯视图；
图2B示出了根据本公开的方面的图2A的有源电极层的实施方案的自顶向下视图，在有源电极层中形成多个电容区；
图2C示出了根据本公开的方面的如图2A所示配置的交替电极层的透视图；
图3A是根据本公开的方面的包括多个区的电容器的另一实施方案的侧截面图，其中有源电极层如图2A至图2C所示配置，并且屏蔽电极层如图1D所示配置；
图3B示出了根据本公开的方面的电容器的另一实施方案。
图4描绘了具有多个电容区的、图1A至图1E中所示的电容器的实施方案的电路示意图；
图5描绘了具有多个电容区的、图2A到图2C中所示的电容器的实施方案的电路示意图；
图6示出了本发明的电容器的一个实施方案的侧截面图；
图7A至图7D示出了根据本发明的一个实施方案的图6的电容器的锚定电极、屏蔽电极和有源电极的俯视图；
图8A至图8D示出了根据本发明的某些实施方案的有源电极层的附加实施方案的俯视图；
图9示出了在第二取向上的图1E的电容器；以及
图10描绘了针对制造的八个多层陶瓷电容器中的一个多层陶瓷测量的插入损耗响应曲线。
具体实施方式
本领域普通技术人员应当理解，本讨论仅是对示例性实施方案的描述，而不旨在限制本发明的更广泛的方面。
一般而言，本发明涉及一种多层陶瓷电容器。电容器在单个单片主体内包含交替的介电层和电极层。电容器包括：沿电容器的第一端设置的第一外部端子；和沿电容器的第二端设置的第二外部端子。第一外部端子包括沿电容器的底表面延伸的底部部分，并且第二外部端子包括沿电容器的底表面延伸的底部部分。第一外部端子的底部部分和第二外部端子的底部部分在纵向方向上以底部外部端子间隔距离间隔开。第一端与第二端之间的电容器长度与底部外部端子间隔距离的比率可以小于约3，在一些实施方案中小于约2.75，在一些实施方案中小于约2.5，在一些实施方案中小于约2.25，在一些实施方案中小于约2，在一些实施方案中小于约1.75，在一些实施方案中小于约1.5，以及在一些实施方案中小于约1.25。
电容器可以包括底部屏蔽电极。底部屏蔽电极可以位于电容器的多个有源电极与底表面之间。底部屏蔽到底部的距离可以被定义为电容器的屏蔽电极与底表面之间的距离。如果包括多个屏蔽电极层，则底部屏蔽到底部的距离可以被定义为屏蔽电极层中的最低一个与底表面之间的距离。底部屏蔽到底部的距离的范围可以从约3微米到约100微米，在一些实施方案中从约4微米到约75微米，在一些实施方案中从约5微米到约60微米，以及在一些实施方案中从约8微米到约30微米。
本发明人已经发现，这种配置可以提供在宽的频率范围内具有低插入损耗的多层陶瓷电容器。通常，插入损耗是通过电容器的功率损耗，并且可以使用本领域通常已知的任何方法测量。
屏蔽电极可以以可表现出不同插入损耗特性的多种配置布置在单片主体内。例如，在一个实施方案中，屏蔽电极可以位于电容器的有源电极区与底表面之间。没有屏蔽电极的介电区可以位于电容器的有源电极区与顶表面之间，例如如下面参照图1E所描述的。在这些实施方案中，电容器可以从约1GHz到约40GHz表现出大于约-0.5dB的插入损耗，在一些实施方案中表现出大于约-0.4dB的插入损耗，在一些实施方案中表现出大于约-0.35dB的插入损耗，以及在一些实施方案中表现出大于约-0.3dB的插入损耗。在一些实施方案中，电容器可以在约10GHz下表现出大于约-0.4dB的插入损耗，在一些实施方案中在约10GHz下表现出大于约-0.35dB的插入损耗，在一些实施方案中表现出大于约-0.3dB的插入损耗，以及在一些实施方案中在约10GHz下大于约-0.25dB的插入损耗。电容器可以在约20GHz下表现出大于约-0.4dB的插入损耗，在一些实施方案中在约20GHz下表现出大于约-0.35dB的插入损耗，以及在一些实施方案中在约20GHz下表现出大于约-0.3dB的插入损耗。电容器可以在约30GHz下表现出大于约-0.4dB的插入损耗，在一些实施方案中在约30GHz下表现出大于约-0.35dB的插入损耗，在一些实施方案中在约30GHz下表现出大于约-0.3dB的插入损耗，以及在一些实施方案中在约30GHz下表现出大于约-0.25dB的插入损耗。电容器可以在约40GHz下表现出大于约-0.4dB的插入损耗，在一些实施方案中在约40GHz下表现出大于约-0.35dB的插入损耗，在一些实施方案中在约40GHz下表现出大于约-0.3dB的插入损耗，以及在一些实施方案中在约40GHz下表现出大于约-0.25dB的插入损耗。
在一些实施方案中，宽带多层陶瓷电容器可以从约5GHz到约20GHz表现出范围从约-0.05dB到约-0.4dB的插入损耗，在一些实施方案中从约10GHz到约20GHz表现出从约-0.05dB到约-0.3dB的插入损耗，在一些实施方案中从约20GHz到约30GHz表现出从约-0.05dB到约-0.3dB的插入损耗，以及在一些实施方案中从约30GHz到约40GHz表现出从约-0.05dB到约-0.3dB的插入损耗。
在另一实施方案中，一个或多个底部屏蔽电极可以布置在电容器的有源电极区与底表面之间。一个或多个顶部屏蔽电极可以布置在电容器的有源电极区与顶表面之间，例如如下面参照图3B所描述的。在这些实施方案中，当在从4GHz到10GHz的频率范围内测量时，插入损耗可以是约-0.3dB或更多，例如约-0.28dB或更大，例如约-0.25dB或更多，例如约-0.23dB或更多。
在这些实施方案中，当在从13GHz到20GHz的频率范围内测量时，插入损耗可以是约-0.4dB或更多，例如约-0.38dB或更多，例如约-0.35dB或更多，例如约-0.34dB或更多。
在这些实施方案中，当在从23GHz到30GHz的频率范围内测量时，插入损耗可以是约-0.45dB或更多，例如约-0.4dB或更多，例如约-0.38dB或更多，例如约-0.35dB或更多，例如约-0.32dB或更多。
在这些实施方案中，当在从33GHz到40GHz的频率范围内测量时，插入损耗可以是约-0.55dB或更多，例如约-0.5dB或更多，例如约-0.48dB或更多，例如约-0.45dB或更多，例如约-0.43dB或更多。
在一些实施方案中，电容器厚度与底部屏蔽到底部的距离的比率可以大于约3，在一些实施方案中大于约5，在一些实施方案中，在一些实施方案中大于约10，在一些实施方案中大于约15，在一些实施方案中大于约20，以及在一些实施方案中大于约40。电容器厚度与底部屏蔽到底部的距离的比率的范围可以从约10到约100，在一些实施方案中从约20到约80，在一些实施方案中从约30到约50。
第一外部端子与第二外部端子之间也可以形成顶部外部端子间隔距离。更具体地，第一外部端子可以包括沿电容器的顶表面延伸的顶部部分。第二外部端子可以包括沿电容器的顶表面延伸的顶部部分。第一外部端子的顶部部分和第二外部端子的顶部部分可以在纵向方向上以顶部外部端子间隔距离间隔开。顶部外部端子间隔距离可以大致等于底部外部端子间隔距离。在一些实施方案中，第一端和第二端之间的电容器长度与顶部外部端子间隔距离的比率可以小于约4，在一些实施方案中小于约3.5，在一些实施方案中小于约3.25，在一些实施方案中小于约3，在一些实施方案中小于约2.75，在一些实施方案中小于约2.5，在一些实施方案中小于约2.25，在一些实施方案中小于约2，在一些实施方案中小于约1.75，在一些实施方案中小于约1.5，在一些实施方案中小于约1.25，以及在一些实施方案中小于约1.1。
电容器的单片主体可以包括沿电容器的底表面暴露在第一外部端子的底部部分与第二外部端子的底部部分之间的介电材料。
在一些实施方案中，电容器可以包括位于电容器的多个有源电极与顶表面之间的顶部屏蔽电极。顶部屏蔽电极可以与电容器的顶表面以顶部屏蔽到顶部的距离间隔开。顶部屏蔽到顶部的距离与底部屏蔽到底部的距离的比率介于约0.8与约1.2之间，在一些实施方案中从约0.9到约1.1，在一些实施方案中从约0.95到约1.05，以及在一些实施方案中从约0.98到约1.02。
电容器厚度与底部屏蔽到底部的距离的比率可以大于约2，在一些实施方案中大于约3，在一些实施方案中大于约5，在一些实施方案中，在一些实施方案中大于约10，在一些实施方案中大于约15，在一些实施方案中大于约20，以及在一些实施方案中大于约40。
附加底部屏蔽电极可以在Z方向上与底部屏蔽电极大致对齐。底部屏蔽电极可以与第一外部端子连接，并且附加底部屏蔽电极可以与第二外部端子连接。
屏蔽电极可以具有多种形状。例如，在一些实施方案中，底部屏蔽电极可以限定两个纵向边缘之间的台阶特征。底部屏蔽电极可以具有第一纵向边缘和第二纵向边缘，第一纵向边缘和第二纵向边缘各自与横向方向对齐并背离第一外部端子。第二纵向边缘可以在纵向方向上从第一纵向边缘以屏蔽电极偏移距离偏移。然而，在一些实施方案中，屏蔽电极中的一个或多个可以是没有任何台阶特征的矩形。附加地，屏蔽电极中的一个或多个(例如，(一个或多个)底部屏蔽电极和/或(一个或多个)顶部屏蔽电极)可以在横向方向上关于在纵向方向上延伸的纵向中心线对称。
可以与第二外部端子连接并且在Z方向上与底部屏蔽电极大致对齐的附加底部屏蔽电极可以类似地具有台阶特征。更具体地，第一纵向边缘可以与横向方向对齐并背离第二外部端子，而第二纵向边缘与横向方向对齐并背离第二外部端子。第二纵向边缘可以在纵向方向上从第一纵向边缘以大约屏蔽电极偏移距离偏移。
可以在底部屏蔽电极的第一纵向边缘与附加底部屏蔽电极的第一纵向边缘之间、在纵向方向上形成第一屏蔽间隙距离。电容器可以在电容器的第一端与第二端之间、在纵向方向上具有电容器长度。电容器长度与第一屏蔽间隙距离的比率可以大于约2，在一些实施方案中大于约3，在一些实施方案中大于约4，在一些实施方案中大于约5，在一些实施方案中大于约10，在一些实施方案中大于约15，在一些实施方案中大于约20，以及且在一些实施方案中大于约50。
可以在底部屏蔽电极的第二纵向边缘与附加底部屏蔽电极的第二纵向边缘之间、在纵向方向上形成第二屏蔽间隙距离。电容器长度与第二屏蔽间隙距离的比率可以大于约2，在一些实施方案中大于约3，在一些实施方案中大于约4，在一些实施方案中大于约5，在一些实施方案中大于约10，在一些实施方案中大于约15，在一些实施方案中大于约20，以及在一些实施方案中大于约50。
第一屏蔽间隙距离和/或第二屏蔽间隙距离的范围可以从约10微米到约200微米，在一些实施方案中从约20微米到约150微米，以及在一些实施方案中从约30微米到约80微米。
屏蔽电极偏移距离的范围可以从约75微米到约300微米，在一些实施方案中从约100微米到约250微米，以及在一些实施方案中从约125微米到约175微米。
宽带多层陶瓷电容器可以在顶表面与底表面之间、在Z方向上具有电容器厚度。电容器厚度与顶部屏蔽电极区在Z方向上的厚度的比率的范围可以从约2.1到约20，在一些实施方案中从约2.2到约10，在一些实施方案中从约2.5到约7，在一些实施方案中从约2.7到约6，以及在一些实施方案中从约3到约5。电容器厚度与底部屏蔽电极区在Z方向上的厚度的比率的范围可以从约2.1到约20，在一些实施方案中从约2.2到约10，在一些实施方案中从约2.5到约7，在一些实施方案中从约2.7到约6，以及在一些实施方案中从约3到约5。
电容器厚度与有源电极区厚度的比率的范围可以从约1.1到约20，在一些实施方案中从约1.5到约15，在一些实施方案中从约1.7到约12，在一些实施方案中从约2到约10，以及在一些实施方案中从约3到约7。
电容器可以包括在竖直Z方向上堆叠的多个电极区。多个电极区可以包括介电区、有源电极区和屏蔽电极区。有源电极区可以包括多个有源电极层。屏蔽电极区可以包括至少一个屏蔽电极。有源电极区可以在Z方向上位于介电区与屏蔽电极区之间。
介电区可以从有源电极区延伸到宽带多层陶瓷电容器的顶表面。介电区可以没有有源电极和/或屏蔽电极。例如，介电区可以没有电极层，该电极层从电容器的端部之一延伸多于电容器长度的25％、在一些实施方案中多于电容器长度的20％、在一些实施方案中多于电容器长度的15％、在一些实施方案中多于电容器长度的10％、在一些实施方案中多于电容器长度的5％、以及在一些实施方案中多于电容器长度的2％。例如，在一些实施方案中，介电区可以包括一个或多个浮动电极和/或虚拟电极片。然而，在其他实施方案中，介电区可以没有所有电极层。在一些实施方案中，宽带多层陶瓷电容器可以在Z方向上在多个有源电极层上方没有屏蔽电极。在一些实施方案中，宽带多层陶瓷电容器可以在Z方向上在多个有源电极层中的最低电极层上方没有屏蔽电极。
宽带多层陶瓷电容器可以在顶表面与底表面之间、在Z方向上具有电容器厚度。介电区可以在Z方向上具有介电区厚度。电容器厚度与介电区厚度的比率的范围可以从约1.1到约20，在一些实施方案中从约1.5到约10，在一些实施方案中从约1.7到约5。
本公开的方面涉及一种表现出取向敏感的插入损耗特性的宽带多层电容器。例如，电容器可以在大于约2GHz的测试频率下在第一取向上表现出第一插入损耗值，以及在大约该测试频率下在第二取向上表现出第二插入损耗值，第二插入损耗值与第一插入损耗相差至少约0.3dB，在一些实施方案中至少约0.4dB，在一些实施方案中至少约0.5dB。在第二取向中，电容器可以相对于第一取向绕纵向方向旋转90度或更多。例如，在一些实施方案中，在第二取向中，电容器可以相对于第一取向绕纵向方向旋转180度。在其他实施方案中，在第二取向中，电容器可以相对于第一取向绕纵向方向旋转90度。
测试频率的范围可以从约10GHz到约20GHz，在一些实施方案中从约10GHz到约30GHz，以及在一些实施方案中从约10GHz到约40GHz。
I.示例性实施方案
转向图1A至图1E，公开了多层陶瓷电容器100的一个实施方案。图1E是安装到安装表面101的多层电容器100的简化侧面正视图，安装表面101例如印刷电路板或基板。多层电容器100可以包括在Z方向136上堆叠的多个电极区10。多个电极区10可以包括介电区12、有源电极区14和屏蔽电极区16。有源电极区14可以在Z方向136上位于介电区12与屏蔽电极区16之间。介电区12可以从有源电极区14延伸到宽带多层陶瓷电容器100的顶表面18。电容器100可以包括底表面20，底表面20在Z方向136上与顶表面18相反。
电极区10可以包括多个介电层。一些介电层可以包括形成在其上的电极层。通常，介电层和电极层的厚度不受限制，并且可以根据电容器的性能特性根据需要为任意厚度。例如，电极层的厚度可以是但不限于约500nm或更大，例如约1μm或更大，例如约2μm或更大，例如约3μm或更大，例如约4μm或更大到约10μm或更小，例如约5μm或更小，例如约4μm或更小，例如约3μm或更小，例如约2μm或更小。例如，电极层可以具有从约1μm到约2μm的厚度。此外，在一实施方案中，介电层的厚度可以根据电极层的上述厚度来定义。另外，应当理解，当存在和如本文所定义时，介电层的这类厚度也可以应用于任何有源电极层之间的层、和/或屏蔽电极层。
通常，本发明提供具有独特电极布置和配置的多层电容器，这提供各种益处和优点。在这点上，应当理解，在构造电容器中采用的材料可以不受限制，并且可以是本领域中通常采用的任何材料且可以使用本领域中通常采用的任何方法形成。
通常，介电层典型地由具有相对高的介电常数(K)的材料形成，该介电常数例如从约10到约40,000，在一些实施方案中从约50到约30,000，以及在一些实施方案中从约100到约20,000。
在这点上，介电材料可以是陶瓷。陶瓷可以以多种形式提供，例如晶片(例如，预烧)或在装置本身内共烧的介电材料。
高介电材料类型的特定实施例包括例如NPO(COG)(高达约100)、X7R(从约3,000到约7,000)、X7S、Z5U和/或Y5V材料。应当理解，上述材料是通过其行业公认的定义来描述的，其中一些是由电子工业联盟(EIA)建立的标准分类，因此应当可以被本领域的普通技术人员识别。例如，该材料可以包括陶瓷。此类材料可以包括钙钛矿，例如钛酸钡和相关固溶体(例如，钛酸锶钡、钛酸钡钙、锆钛酸钡、锆钛酸锶钡、锆钛酸钡钙等)、钛酸铅和相关固溶体(例如，锆钛酸铅、锆钛酸铅镧)和钛酸铋钠等。在一个特定实施方案中，例如，可以采用式为BaxSr1-xTiO3的钛酸锶钡(“BSTO”)，其中x为从0到1，在一些实施方案中从约0.15到约0.65，以及在一些实施方案中从约0.25到约0.6。其他合适的钙钛矿可以包括例如：BaxCa1-xTiO3，其中x为从约0.2到约0.8，以及在一些实施方案中从约0.4到约0.6；PbxZr1-xTiO3(“PZT”)，其中x在约0.05到约0.4的范围内；锆钛酸铅镧(lead lanthanum zirconium titanate，“PLZT”)；钛酸铅(PbTiO3)；锆钛酸钙钡(BaCaZrTiO3)；硝酸钠(NaNO3)；KNbO3；LiNbO3；LiTaO3；PbNb2O6；PbTa2O6；KSr(NbO3)和NaBa2(NbO3)5KHb2PO4。再额外的复杂钙钛矿可以包括A[B11/3B22/3]O3材料，其中A为BaxSr1-x(x可以是从0到1的值)；B1为MgyZn1-y(y可以是从0到1的值)；B2为TazNb1-z(z可以是从0到1的值)。在一个特定实施方案中，介电层可以包括钛酸盐。
电极层可以由本领域已知的多种不同金属中的任一种形成。电极层可以由金属(例如导电金属)制成。材料可以包括贵金属(例如，银、金、钯、铂等)、和贱金属(例如，铜、锡、镍、铬、钛、钨等)等等，及其各种组合。溅射的钛/钨(Ti/W)合金以及铬、镍和金的相应溅射层也可以是合适的。电极也可以由低电阻材料(例如银、铜、金、铝、钯等)制成。在一个特定实施方案中，电极层可以包含镍或其合金。
再次参照图1E，在一些实施方案中，介电区12可以没有从电容器100的第一端119或第二端120延伸多于电容器100的长度21的25％的电极层。例如，在这类实施方案中，介电区12可以包括一个或多个浮动电极和/或虚拟电极片。然而，在其他实施方案中，介电区12可以没有所有电极层。在一些实施方案中，宽带多层陶瓷电容器100可以在Z方向136上的多个有源电极层102、104上方没有屏蔽电极22、24。在一些实施方案中，宽带多层陶瓷电容器100可以在Z方向136上的多个有源电极层102、104中的最低电极层19上方没有屏蔽电极22、24。
多个有源电极层102、104可以布置在有源电极区14内。各有源电极层102、104可以包括一个或多个有源电极，例如如下面参照图1A到图1C所描述的。例如，在一些实施方案中，各有源电极层102、104可以包括第一电极106和第二电极108。
屏蔽电极区16可以包括一个或多个屏蔽电极，例如如下面参照图1D所描述的。例如，屏蔽电极区16可以包括布置在电容器100的单片主体内的第一屏蔽电极22。第一屏蔽电极22可以与纵向方向132平行。第一屏蔽电极22可以与第一外部端子118连接。屏蔽电极区16可以包括第二屏蔽电极24，第二屏蔽电极24可以与第二外部端子120连接。第二屏蔽电极24可以在Z方向136上与第一屏蔽电极22大致对齐。
第一外部端子118可以连接到第一电极层102的第一电极106和第二电极层104的第二(反)电极108。第二外部端子120可以连接到第二电极层104的第一电极106和第一电极层102的第二(反)电极108。
第一外部端子118可以具有沿电容器100的底表面20延伸的底部部分138。第二外部端子120可以具有沿电容器100的底表面20延伸的底部部分140。第一外部端子118的底部部分138和第二外部端子120的底部部分140可以在纵向方向132上以底部外部端子间隔距离142间隔开。电容器长度21与底部外部端子间隔距离142的比率可以小于约4。
第一外部端子118可以包括沿电容器100的顶表面18延伸的顶部部分144。第二外部端子120可以包括沿电容器100的顶表面18延伸的顶部部分146。第一外部端子118的顶部部分144可以在纵向方向132上以顶部外部端子间隔距离148间隔开，顶部外部端子间隔距离148大致等于底部外部端子间隔距离142。
电容器100的单片主体的介电材料可以沿电容器100的底表面20暴露在第一外部端子118的底部部分138与第二外部端子120的底部部分140之间。类似地，电容器100的单片主体的介电材料可以暴露在第一外部端子118的顶部部分144与第二外部端子120的顶部部分146之间。
通常，关于本文中讨论的实施方案，外部端子可以由本领域已知的多种不同金属中的任一种形成。外部端子可以由本领域已知的多种不同金属中的任一种形成。外部端子可以由金属(例如导电金属)制成。材料可以包括贵金属(例如，银、金、钯、铂等)、和贱金属(例如，铜、锡、镍、铬、钛、钨等)等等，及其各种组合。在一个特定实施方案中，外部端子可以包含铜或其合金。
可以使用本领域通常已知的任何方法形成外部端子。可以使用诸如溅射、涂装、印刷、化学镀或纯铜端接(FCT)、电镀、等离子沉积和推进剂喷涂/空气刷涂等技术来形成外部端子。
在一个实施方案中，外部端子可以形成为使得外部端子相对厚。例如，可以通过将金属的厚膜条带施加到电极层的暴露部分(例如，通过将电容器浸入液体外部端子材料中)来形成这类端子。这种金属可以是在玻璃基质中的，并且可以包括银或铜。作为一实施例，可以将这种条带印刷并烧制到电容器上。此后，可以在端接条带上形成附加的金属(例如，镍、锡、焊料等)镀层，使得电容器可焊接到基板。可以使用本领域通常已知的任何方法(例如，通过用于在暴露的电极层上转移载有金属的糊剂的端接机和印刷轮)来进行这种厚膜条带的施加。
厚镀的外部端子具有的平均厚度可以约150μm或更小，例如约125μm或更小，例如约100μm或更小，例如约80μm或更小。厚镀的外部端子具有的平均厚度可以约25μm或更大，例如约35μm或更大，例如约50μm或更大，例如约75μm或更大。例如，厚镀的外部端子具有的平均厚度可以从约25μm到约150μm，例如从约35μm到约125μm，例如从约50μm到约100μm。
在另一实施方案中，外部端子可以形成为使得外部端子是金属的薄膜镀层。这种薄膜镀层可以通过在电极层的暴露部分上沉积诸如导电金属的导电材料来形成。例如，电极层的前缘可以是暴露的，使得前缘可以允许镀覆端子(plated termination)的形成。
薄镀的外部端子具有的平均厚度可以约50μm或更小，例如约40μm或更小，例如约30μm或更小，例如约25μm或更小。薄镀的外部端子具有的平均厚度可以约5μm或更大，例如约10μm或更大，例如约15μm或更大。例如，外部端子具有的平均厚度可以从约5μm到约50μm，例如从约10μm到约40μm，例如从约15μm到约30μm，例如从约15μm到约25μm。
通常，外部端子可以包括镀覆端子。例如，外部端子可以包括电镀端子、化学镀(无电镀，electroless plated)端子或其组合。例如，电镀端子可以通过电解镀形成。化学镀端子可以通过化学镀形成。
当多层构成外部端子时，外部端子可以包括电镀端子和化学镀端子。例如，可以首先采用化学镀来沉积初始材料层。然后可以将镀技术切换到电化学镀系统，这可以允许材料的更快堆积。
当使用任一镀方法形成镀覆端子时，从电容器的主体暴露的电极层的引线片的前缘经受镀液。在一个实施方案中，通过经受，电容器可以被浸入镀液中。
镀液包含导电材料，例如导电金属，用于形成镀覆端子。这种导电材料可以是上述材料中的任一种或本领域通常已知的任何材料。例如，镀液可以是氨基磺酸镍浴液或其他镍溶液，使得镀层和外部端子包含镍。可替代地，镀液可以是铜酸浴或其他合适的铜溶液，使得镀层和外部端子包含铜。
另外，应当理解，镀液可以包含本领域通常已知的其他添加剂。例如，添加剂可以包括可有助于镀覆工艺的其他有机添加剂和介质。另外，可以采用添加剂以在所需pH下采用镀液。在一个实施方案中，可以在溶液中采用降低电阻的添加剂以帮助完整镀层覆盖并将镀覆材料结合到电容器和引线片的暴露前缘。
电容器可以暴露、浸没或浸入镀液中预定时间量。该暴露时间不一定受到限制，但可以是足够长的时间以允许足够的镀覆材料沉积以形成镀覆端子。在这点上，时间应该足以允许在一组交替的介电层和电极层内的各个电极层的给定极性的引线片的所需暴露的相邻前缘之间形成连续连接。
通常，电解镀与化学镀的区别在于电解镀采用电偏压，例如通过使用外部电源。电解镀液典型地可以经受高电流密度范围，例如十到十五amp/ft2(额定电压为9.4伏)。可以通过与需要形成镀覆端子的电容器的负连接以及与相同镀液中的固体材料(例如，铜镀液中的铜)的正连接来形成连接。也就是说，电容器被偏向与镀液的极性相反的极性。使用该方法，镀液的导电材料被吸引到电极层的引线片的暴露前缘的金属。
在将电容器浸入或经受镀液之前，可以采用各种预处理步骤。这些步骤可以出于多种目的进行，包括催化、加速和/或改进镀覆材料对引线片前缘的粘附。
另外，在镀覆或任何其他预处理步骤之前，可以采用初始清洁步骤。可以采用该步骤来去除形成在电极层的暴露引线片上的任何氧化物堆积。当内部电极或其他导电元件由镍形成时，该清洁步骤可以特别有助于帮助去除镍氧化物的任何堆积。组件清洁可以通过完全浸入预清洁浴(例如包括酸性清洁剂的浴)中来实现。在一个实施方案中，暴露可以持续预定时间，例如约10分钟的数量级。清洁也可以替代地通过化学抛光或磨光步骤来实现。
此外，可以执行激活电极层的引线片的暴露金属前缘的步骤以促进导电材料的沉积。活化可以通过浸入钯盐中、光图案化钯有机金属前体(通过掩模或激光)、丝网印刷或喷墨沉积钯化合物或电泳钯沉积来实现。应当理解，基于钯的活化目前仅作为活化溶液的实施例公开，该基于钯的活化通常与由镍或其合金形成的暴露片部分的活化一起很好地工作。然而，应当理解，也可以利用其他活化溶液。
此外，作为上述活化步骤的替代或除了上述活化步骤，可以在形成电容器的电极层时将活化掺杂剂引入到导电材料中。例如，当电极层包含镍并且活化掺杂剂包含钯时，钯掺杂剂可以被引入到形成电极层的镍墨水或组合物中。这样做可以消除钯活化步骤。还应当理解，以上活化方法中的一些，例如有机金属前体，也有助于玻璃形成物的共沉积，以增加对电容器的一般陶瓷体的粘附。当如上所述采取活化步骤时，在端接镀覆之前和之后，微量活化剂材料可能经常保留在暴露的导电部分处。
附加地，还可以采用镀覆后的后处理步骤。此类步骤可以出于多种目的而进行，包括增强和/或改进材料的粘附。例如，可以在执行镀覆步骤之后采用加热(或退火)步骤。该加热可以通过烘烤、激光照射、紫外线(UV)暴露、微波暴露、电弧焊等进行。
如本文所述，外部端子可以包括至少一个镀层。在一个实施方案中，外部端子可以仅包括一个镀层。然而，应当理解，外部端子可以包括多个镀层。例如，外部端子可以包括第一镀层和第二镀层。此外，外部端子还可以包括第三镀层。这些镀层的材料可以是上述和本领域通常已知的任何一种。
例如，一个镀层，例如第一镀层，可以包含铜或其合金。另一镀层，例如第二镀层，可以包含镍或其合金。再一镀层，例如第三镀层，可以包括锡、铅、金或组合，例如合金。可替代地，初始镀层可以包含镍，然后是锡或金的镀层。在另一实施方案中，可以形成铜的初始镀层，然后是镍层。
在一个实施方案中，初始或第一镀层可以是导电金属(例如，铜)。然后该区域可以用包含电阻聚合材料的第二层来覆盖以用于密封。然后可以将该区域抛光以选择性地去除电阻聚合材料，然后再次镀上包含导电金属材料(例如，铜)的第三层。
初始镀层上方的上述第二层可以对应于焊料阻挡层，例如镍焊料阻挡层。在一些实施方案中，上述层可以通过在初始化学镀或电解镀层(例如，镀铜)的顶部上电镀附加的金属层(例如，镍)来形成。形成上述焊料阻挡层的其他示例性材料包含镍-磷、金和银。在一些实施方案中，上述焊料阻挡层上的第三层可以对应于导电层，例如镀的Ni、Ni/Cr、Ag、Pd、Sn、Pb/Sn或其他合适的镀的焊料。
此外，可以形成一层金属镀层，然后进行电镀步骤，以在该金属镀层上提供电阻合金或更高电阻的金属合金涂层，例如化学镀Ni-P合金。然而，应当理解，可以包括任何金属涂层，如本领域普通技术人员从本文的完整公开中所理解的那样。
应当理解，任何上述步骤都可以作为整体工艺进行，例如滚镀、流化床镀和/或流通式镀端接工艺，所有这些在本领域中是通常已知的。这些整体工艺能够同时处理多个组件，从而提供高效快捷的端接工艺。相对于传统端接方法(例如需要单独组件处理的厚膜端子的印刷)而言，这是一个特别的优势。
如本文所述，外部端子的形成通常由电极层的引线片的暴露前缘的位置引导。这种现象可以被称为“自决定性”，因为外部镀覆端子的形成是由电极层的暴露导电金属在电容器上的选定外围位置处的配置决定的。在一些实施方案中，电容器可以包括“虚拟片”以沿电容器的单片主体的不包括其他电极(例如，有源电极或屏蔽电极)的部分提供暴露的导电金属。
应当理解，用于形成电容器端子的附加技术也可以在本技术的范围内。示例性的替代方案包括但不限于通过镀、磁性、掩蔽、电泳/静电、溅射、真空沉积、印刷或用于形成厚膜或薄膜导电层的其他技术的端子的形成。
图1A示出了根据本公开的方面的用于有源电极区14中的一个或多个电极的有源电极配置的一个实施方案的俯视图。更具体地，有源电极区14可以包括交替布置的第一电极层102和第二电极层104，例如如下面参照图1B所描述的。参照图1A，各电极层102、104可以包括第一电极106和第二电极108。第一电极106可以具有在横向方向134上沿第一电极106的纵向边缘延伸的基部部分114。第一电极106可以具有在纵向方向132上从基部部分114延伸的成对的电极臂110。第二电极108可以具有在横向方向134上沿第二电极层108的纵向边缘延伸的基部部分114。第二电极10可以具有在纵向方向132上从基部部分114延伸的成对的电极臂110。
第一电极106的电极臂110可以与第二电极108的相应电极臂110大致纵向对齐。可以在第一电极106和第二电极108的对齐的电极臂110之间、在纵向方向132上限定臂间隙226。
可以在第一电极的中心部分122与第二电极臂110之间、在横向方向134上限定中心边缘间隙距离23。可以在第一电极106的中心部分122与第二电极108的基部部分114之间、在纵向方向132上限定中心端部间隙距离24。在一些实施方案中，中心边缘间隙距离23可以大致等于中心端部间隙距离24。
第一电极106的中心部分112可以在第一位置处具有第一宽度27，并且在第二位置处具有第二宽度29，第二宽度29大于第一宽度27。第一宽度27的第一位置可以在纵向方向132上从第二宽度的第二位置偏移。这种配置可以允许在不改变中心边缘间隙距离23的情况下调整Z方向136上相邻电极的中心部分112之间的重叠区域。
参照图1B，多个第一电极层102和多个第二电极层104可以以交替的镜像配置来布置。如图所示，各个电极层的中心部分112至少部分地重叠。图1B示出了总共四个电极层；然而，应当理解，可以采用任意数量的电极层来获得用于所需应用的所需电容。
参照图1C，可以在第一电极106与第二电极108之间形成数个电容区。例如，在一些实施方案中，可以在第一电极106的中心部分112与第二电极108的基部部分114和/或臂128之间形成中心电容区122。在一些实施方案中，可以在第一电极106的电极臂110与第二电极108的电极臂110之间的臂间隙240内形成臂间隙电容区124。
图1D示出了屏蔽电极层26，其可以被包括在电容器100的单片主体内的屏蔽电极区16(图1E中所示)内。如上所述，第一屏蔽电极22可以与纵向方向132平行(例如，与图1E中所示的顶表面18和底表面20平行)。第一屏蔽电极22可以具有第一纵向边缘28，第一纵向边缘28与横向方向134对齐并且背离第一外部端子118(图1E中所示)和第一端119。第一屏蔽电极22可以具有第二纵向边缘30，第二纵向边缘30与横向方向134对齐并且背离第一外部端子(图1E中所示)和第一端119。第二纵向边缘30可以在纵向方向132上从第一纵向边缘28以屏蔽电极偏移距离32偏移。
第二屏蔽电极24可以与第二外部端子120(如图1E所示)和第二端121连接。第二屏蔽电极24可以在Z方向136上与第一屏蔽电极22大致对齐(图1E中所示)。第二屏蔽电极24可以具有与第一屏蔽电极22类似的配置。例如，第二屏蔽电极24可以具有第一纵向边缘28，第一纵向边缘28与横向方向134对齐并且背离第二外部端子120(图1E中示出)和第二端121。第二屏蔽电极24可以具有第二纵向边缘30，第二纵向边缘30与横向方向134对齐并且背离第二外部端子120(图1E中所示)和第二端121。第二屏蔽电极24的第二纵向边缘30可以在纵向方向132上从第二屏蔽电极24的第一纵向边缘28以屏蔽电极偏移距离32偏移。
可以在第一屏蔽电极119的第一纵向边缘28与第二屏蔽电极121的第一纵向边缘28之间形成第一屏蔽电容区34。可以在第一屏蔽电极119的第二纵向边缘30与第二屏蔽电极121的第二纵向边缘30之间形成第二屏蔽电容区36。在一些实施方案中，第一纵向边缘28在横向方向134上的宽度38可以小于第一屏蔽电极22在横向方向134上的宽度40。
可以在第一屏蔽电极22的第一纵向边缘28与第二屏蔽电极24的第一纵向边缘28之间、在纵向方向132上形成第一屏蔽间隙距离42。可以在第一屏蔽电极22的第二横向边缘30与第二屏蔽电极22的第二横向边缘30之间、在纵向方向132上形成第二屏蔽间隙距离44。
在一些实施方案中，可以在第一屏蔽电极22的第三纵向边缘48与第二屏蔽电极24的第三纵向边缘48之间形成第三屏蔽间隙距离46。可以在第一屏蔽电极119的第三纵向边缘48与第二屏蔽电极121的第三纵向边缘48之间形成第三屏蔽电容区51。在一些实施方案中，第三屏蔽间隙距离46可以大致等于第二屏蔽间隙距离44，使得第三屏蔽电容区51可以在尺寸和形状上与第二屏蔽电容区36基本相似。例如，在一些实施方案中，第一屏蔽电极22和/或第二屏蔽电极24可以关于在纵向方向132上延伸的纵向中心线50对称。
然而，在其他实施方案中，第三屏蔽间隙距离46可以大于或小于第二屏蔽间隙距离44，使得第三电容区51的尺寸和/或形状被设置为与第二电容区36的不同，并产生与第二电容区不同的电容。
应当理解，在一些实施方案中，屏蔽电极22、24中的一个或多个可以是矩形的。换言之，屏蔽电极偏移距离32可以为零或大致为零，使得第一纵向边缘28和第二纵向边缘30对齐或大致对齐。
图2A和图2B示出了第一电极层102和第二电极层104的另一实施方案。更具体地，各电极层102、104可以包括第一电极106和第二电极108。第一电极106可以具有基部部分114。成对的电极臂110和至少一个中心部分112可以从基部部分114延伸。第二电极108可以具有沿第二电极层108的纵向边缘延伸的基部部分114。第二电极106可以具有从基部部分114延伸的成对的电极臂110。电极区12、14、16通常可以是不重叠的。
参照图1E，在一些实施方案中，宽带多层陶瓷电容器100可以在顶表面18与底表面20之间在Z方向136上具有电容器厚度56。
介电区12可以在Z方向136上具有介电区厚度58。在一些实施方案中，电容器厚度56与介电区厚度58的比率可以小于约10。
有源电极区14在Z方向136上可以是有源电极区厚度59。有源电极区14可以没有屏蔽电极22、24，和/或可以仅包括重叠电极。有源电极区厚度59可以限定在最低有源电极层19与最高电极层65之间。电容器厚度56与有源电极区厚度59的比率可以在从约1.1到约20的范围内。
屏蔽电极区16可以在Z方向136上具有屏蔽电极区厚度61。屏蔽电极区厚度61可以限定在电容器100的底表面20与多个有源电极的最低电极层19之间。电容器厚度56与屏蔽电极区厚度61的比率可以在从约1.1到约20的范围内。
在一些实施方案中，屏蔽到底表面的距离63可以被定义为屏蔽电极22、24与电容器100的底表面20之间的距离。如果包括多个屏蔽电极层，则屏蔽到底表面的距离63可以被定义为屏蔽电极层的最低一个与底表面20之间的距离。电容器厚度56与屏蔽到底表面的距离63的比率可以大于约2。
在一些实施方案中，屏蔽电极22、24可以与有源电极106、108以第一屏蔽到有源的距离(first shield-to-active distance)67间隔开。第一屏蔽到有源的距离67与屏蔽到底表面距离63的比率可以在从约1到约20的范围内。
此外，图2A示出了包括主部分128和台阶部分130的电极臂110。更具体地，第一电极106的电极臂110可以包括第一纵向边缘60，第一纵向边缘60在横向方向134上延伸并且可以限定台阶部分130的边缘。第二纵向边缘62可以在横向方向134上延伸并且可以限定臂110的主部分128的边缘。第一纵向边缘60可以在纵向方向132上从第二纵向边缘62以臂偏移距离64偏移。第一电极106和/或第二电极108中的一个或两个电极臂110可以包括相应的主部分128和台阶部分130。例如，两个电极106、108的两个臂110可以包括相应的主部分128和台阶部分130，例如如图2A所示。可以在对齐的臂110的台阶部分130之间形成主臂间隙240。可以在对齐的臂110的主部分128之间形成台阶臂间隙242。
参照图2B，可以在图2A的电极配置的第一电极106与第二电极108之间形成数个电容区。例如，在一些实施方案中，可以在第一电极106的中心部分112与第二电极108的基部部分114和/或臂110之间形成中心电容区122。在一些实施方案中，可以在主臂间隙240内形成主臂间隙电容区125，并且可以在台阶臂间隙242内形成台阶间隙电容区126。
参照图3A，在一些实施方案中，介电区12可以包括与第一端子连接的第一虚拟片电极52和/或与第二端子120连接的第二虚拟片电极54。更具体地，虚拟片电极52、54可用于形成(例如，沉积)端子118、120，例如使用纯铜端接工艺。虚拟片电极52、54可以从第一端119或第二端121延伸小于电容器长度21的25％。
本文中描述的电极配置可以允许在相邻电极层102、104的中心部分112之间的初级电容元件(即平行板电容)，以及附加的次级电容元件，例如上面参照图1C、图1D和图2B所描述的。这些配置示意性地描绘在图4A和图4B中。
在一些实施方案中，电容器100可以包括一个或多个浮动电极111。浮动电极111可以定位在介电区12中。然而，在其他实施方案中，浮动电极111可以定位在有源电极区14和/或屏蔽电极区16中。通常，这类浮动电极111不直接连接到外部端子118、120。
然而，在一些实施方案中，浮动电极可以是包含电连接到外部端子的至少一个电极的浮动电极层的一部分；然而，这种浮动电极层包含不直接接触这种电极或外部端子的至少一个浮动电极。
可以根据本领域已知的任何方法来定位和配置浮动电极。例如，浮动电极可以被提供为使得其与有源电极层的第一有源电极和/或第二有源电极的至少一部分、例如中心部分重叠。在这点上，浮动电极层可以与第一电极层和第二内电极层层叠并交替设置；在这点上，这些层可以被介电层分开。
此外，这些浮动电极可以具有如本领域通常已知的任何形状。例如，在一个实施方案中，浮动电极层可以包括具有匕首状(dagger like)配置的至少一个浮动电极。例如，这种配置可以类似于本文中描述的第一电极的配置和形状。然而，应当理解，这种第一电极可以包含或可以不包含具有台阶部分的电极臂。
此外，在一个实施方案中，浮动电极层可以包含至少一个浮动电极，其中浮动电极的端部邻近至少一个外部端子但不接触该外部端子。在这点上，这种间隙可以被称为纵向方向上的浮动电极间隙。该浮动电极间隙在纵向方向上可以大于电容器长度的0％，例如约3％或更多，例如约5％或更多到约50％或更少，例如约40％或更少，例如约30％或更少，例如约20％或更少，例如约10％或更少。
图3B示出了根据本公开的方面的电容器160的另一实施方案。电容器160可以包括多个介电区162。多个介电区162可以包括有源电极区14、底部屏蔽电极区164和顶部屏蔽电极区166。有源电极区14可以位于底部屏蔽电极区164与顶部屏蔽电极区166之间。
在一些实施方案中，电容器160或其一部分可以关于在纵向方向上延伸的纵向中心线167对称。例如，底部屏蔽电极区164的屏蔽电极22、24可以相对于顶部电极区166的屏蔽电极22、24关于纵向中心线167对称。换言之，屏蔽到底表面的距离63可以大致等于屏蔽到顶表面的距离168，屏蔽到顶表面的距离168可以被限定在顶部屏蔽电极区166的屏蔽电极22、24与电容器160的顶表面18之间。例如，在一些实施方案中，屏蔽到底表面的距离63与屏蔽到顶表面的距离168的比率可以在从约0.8到约1.2的范围内，在一些实施方案中从约0.9到约1.1，在一些实施方案中从约0.95到约1.05，以及在一些实施方案中从约0.98到约1.02。
顶部屏蔽电极区166的屏蔽电极22、24可以与有源电极106、108以第二屏蔽到有源的距离169。第二屏蔽到有源的距离169与屏蔽到顶表面的距离168的比率可以在从约1到约20的范围内。另外，第一屏蔽到有源的距离67与第二屏蔽到有源的距离169的比率可以在从约0.8到约1.2的范围内。
电容器160可以在第一取向(如图所示)上表现出与第三取向可比较的插入损耗特性，在第三取向上电容器160绕纵向方向132旋转180度(如图所示看起来基本相似)。然而，电容器160的第二取向可以通过绕纵向方向132旋转90度而相对于第一取向限定，使得屏蔽电极22、24垂直于安装表面101。
在第一取向上，电容器160可以在大于约2GHz的测试频率下表现出第一插入损耗值。电容器160可以在相对于安装表面的第二取向上、在大约测试频率下表现出第二插入损耗值，第二插入损耗值与第一插入损耗值相差至少约0.3dB。
图4示意性地示出了图1C的电极配置的三个电容元件：相邻电极层之间的初级电容元件112'、中心电容元件122'和臂间隙电容元件124'。电容元件112'、122'和124'分别对应于图1C的中心区域112、中心电容区122和臂间隙电容区124。此外，外部端子在图4中用118和128描绘。
图5示意性地示出了图2B的电极配置的四个电容元件，其中电容元件112'、122'和125'以及126'分别对应于图2B的中心区域112、电容区122、主臂间隙电容区125和台阶间隙电容区126。应当理解，可以选择性地设计各种间隙的尺寸来实现图4和图5中所示的电容元件的所需的相应电容值。更具体地，可以选择电容器的配置和各种参数，例如电极层的数量、电极对的重叠中心部分的表面积、分隔电极的距离、介电材料的介电常数等，以达到所需的电容值。然而，如本文中所公开的电容器可以包括组合的串联和并联电容器的阵列以提供有效的宽带性能。
在一个示例性的超宽带电容器实施方案中，初级电容器112'通常对应于一个相对大的电容，该电容适用于在通常较低的频率范围(例如在约几千赫兹(kHz)到约200兆赫兹(MHz)之间的数量级)内操作，而次级电容器122'、124'、125'和/或126'通常可以对应于被配置为在相对较高的频率范围(例如在约200兆赫(MHz)到数千兆赫(GHz)之间的数量级)内操作的相对较小值的电容器。
参照图6，在一些实施方案中，多层电容器300可以包括沿第一端119设置的第一外部端子118、以及沿第二端121设置的第二外部端子120，第二端121在纵向方向132上与第一端119相对。多层电容器300可以包括多个介电层和多个电极层，其中电极层与位于各相邻电极层之间的介电层以相对且间隔开的关系交错。
此外，如上所述，多层电容器可以包括屏蔽电极。例如，如图6所示，多层电容器300可以包括第一屏蔽区210和第二屏蔽区212，并且屏蔽区210、212中的每一个可以包括一个或多个屏蔽电极层214。屏蔽区210、212可以通过介电区(例如不包含任何电极层的介电区)与有源电极区216间隔开。
屏蔽电极层214可以具有第一屏蔽电极配置，其中各屏蔽电极220通常是矩形的。在其他实施方案中，屏蔽电极层214可以具有第二屏蔽电极配置，其中屏蔽电极222包括台阶224，例如如以上参照图1D的电极所解释的。
在一些实施方案中，有源电极218区可以设置在第一屏蔽区210与第二屏蔽区212之间。例如，如参照图2A至图2D所解释的，有源电极区216可以包括多个交替的有源电极层218。另外，可以沿电容器300的顶表面和/或底表面设置成对的陶瓷盖227。陶瓷盖227可以包括与多个介电层的介电材料相同或相似的介电材料。
参照图6，在一些实施方案中，多层电容器300还可以包括锚定电极区302、304、316和/或318。例如，多层电容器300可以包括在有源电极区216的顶部上的第一锚定电极区304。此外，包含屏蔽电极层214的屏蔽电极区210可以位于第一锚定电极区304的上方，例如顶部上。另外，第二锚定电极区302可以位于屏蔽电极区210的顶部的上方，例如顶部上。类似地，多层电容器300可以包括在有源电极区216下方、例如紧接在其下方的第三锚定电极区316。此外，包含屏蔽电极层214的屏蔽电极区210可以位于第三锚定电极区316的下方，例如紧接在其下方。另外，第四锚定电极区318可以位于屏蔽电极区210的下方，例如紧接在其下方。在这点上，例如，有源电极区216可以设置在第一锚定电极区304与第三锚定电极区316之间。有源电极区216可以如上文参照图1A到图1C、图2A到图2C所述，或如以下参照图8A到图8D所述来配置。
参照图7A，锚定电极区302、304、316和/或318可以包括多个锚定电极层310，每个锚定电极层都具有成对的锚定电极312。锚定电极312可以包括成对的电极臂314。锚定电极312的各电极臂314可以包括主部分328和台阶部分330，例如，以与上文参照图1A和图2的电极所描述的类似的方式。
参照图7B到图7D，锚定电极312可以具有各种配置。例如，参照图7B，在一些实施方案中，锚定电极312的电极臂314可以不包括台阶。例如，这类电极可以呈现为没有台阶的C形配置。参照图7C，在一些实施方案中，锚定电极312的电极臂314可以包括从锚定电极312的外侧边缘322向内偏移的台阶部分320。参照图7D，在其他实施方案中，台阶部分320可以从锚定电极312的臂314的内侧边缘324偏移。其他配置也是可能的。例如，在一些实施方案中，台阶部分320可以从外侧边缘322和内侧边缘324两者偏移。
参照图8A到图8C，在一些实施方案中，有源电极106、108可以具有各种其他配置。例如，参照图8A，在一些实施方案中，第一电极106和第二电极108中的每一个可以包括单个臂110，而不是如上面关于图1A所述的成对的臂110、202。在这点上，这类电极可以包括一个电极，该电极包含从基部部分延伸的中心部分和也从基部部分延伸的一个电极臂；同时，反电极可以包括基部部分和从该第二电极的基部部分延伸的仅一个电极臂。
参照图8B，在一些实施方案中，第一电极106和第二电极108中的每一个可以包括中心部分112。例如，除了从相应的基部部分延伸的至少一个电极臂110、202，例如两个电极臂110、202之外，各电极106、108可以包括从相应的基部部分延伸的中心部分112。
参照图8C，在一些实施方案中，电极106、108的电极臂110、202可以具有台阶部分130，该台阶部分130从电极层的电极106、108的至少之一的远离横向中心线236的电极臂的主部分的内侧边缘324向外偏移。最后，参照图8D，在一些实施方案中，电极106、108的电极臂110可以具有从电极臂110、202的外侧边缘322和内侧边缘324两者偏移的台阶部分130。
II.插入损耗
本公开的方面涉及表现出取向敏感的插入损耗特性的宽带多层电容器。宽带多层电容器可以在第一取向上在测试频率下表现出插入损耗，该插入损耗与第二取向上的测试频率下的插入损耗相比变化大于约0.3dB。在第一取向上，多层陶瓷电容器100的纵向方向132可以与安装表面101平行(例如如图1E所示)。在第一取向上，电极(例如，有源电极106、108和屏蔽电极22、24)可以与安装表面101大致平行。另外，屏蔽电极区1(包括屏蔽电极22、24)可以位于有源电极区14(包括多个有源电极106、108)与安装表面101之间，例如如图1E所示，在第一取向上。
参照图9，在第二取向上，多层陶瓷电容器100可以相对于第一取向绕纵向方向136旋转180度(图1E中所示)。因此，在第二取向上，介电区16可以相对于Z方向136位于有源电极区14与安装表面101之间。
电容器可以在第一取向上在大于约2GHz的测试频率下表现出第一插入损耗值，并且在第二取向上在测试频率下表现出第二插入损耗值。在一些实施方案中，测试频率可以在从约10GHz到约30GHz或更高的范围内。第二插入损耗值可以与第一插入损耗值相差至少约0.3dB。
III.测试方法
可以使用测试组件来测试根据本公开的方面的电容器的性能特性，例如插入损耗和回波损耗。例如，电容器可以安装到测试板。输入线与输出线可以各自与测试板连接。测试板可以包括微带线或测试迹线，将输入线和输出线与电容器的相应外部端子电连接。测试迹线可以间隔开约0.432mm(0.017in)或约0.610mm(0.024in)。
输入信号可以使用源信号发生器(例如，1806Keithley 2400系列源测量单元(SMU)，例如，Keithley 2410-C SMU)被施加到输入线，并且可以在输出线处(例如，使用源信号发生器)测量所得的电容器的输出信号。对于具有相同设计和标称尺寸的多个电容器，可以重复该测试方法。可以在第一取向和第二取向上测量插入损耗结果。这些插入损耗结果之间的差异可以进行计算并取平均，以针对电容器组确定标称插入损耗灵敏度值。
针对本文中描述的电容器的各种配置，可以重复该过程。
实施例
具有以上用图1A到图1E描述的配置的八个多层陶瓷电容器被制造并且针对第一取向和第二取向上的插入损耗响应特性进行测试。多层陶瓷电容器具有以下尺寸，对应于图1A到图1E的标注尺寸。
因此，电容器21的长度与底部外部端子间隔距离142的比率为约2.6。
针对具有相同设计和标称尺寸(在制造公差范围内)的八个多层陶瓷电容器测量了插入损耗响应特性。在第一取向和第二取向上，针对八个多层陶瓷电容器中的每一个，在30GHz和40GHz下对插入损耗值进行采样。针对每个电容器，计算在30GHz和40GHz下第一取向和第二取向的插入损耗值的差异。在30GHz和40GHz下所得的插入损耗增量(insertionloss delta)值被平均以确定分别在30GHz和40GHz下、在第一取向与第二取向之间的以下平均插入损耗增量值：
测试频率(GHz) 平均插入损耗增量(dB) 插入损耗的标准偏差
30 0.332 0.041
40 0.324 0.051
如上表所示，制造的多层陶瓷电容器的平均插入损耗在30GHz和40GHz下均大于0.3dB，标准偏差在30GHz和40GHz下分别为0.041和0.05。八个多层陶瓷电容器组在30GHz和40GHz下的平均插入损耗增量值的标准偏差也如上表所示计算。
图10描绘了多层陶瓷电容器之一的插入损耗响应曲线，这些电容器表现出与以上平均值非常接近的插入损耗值。根据图10的插入损耗响应曲线，第一取向上的插入损耗与第二取向上的插入损耗之间的差异如下：
测试频率(GHz) 插入损耗(dB)
30 0.330
40 0.325
此外，电容器在第一取向上可以表现出优异的插入损耗特性。参照图10，第一取向上的插入损耗302在约10GHz下、在约20GHz下、在约30GHz下、在约40GHz下、在约50GHz下以及在约60GHz下大于约-0.8dB。第一取向上的插入损耗302在约10GHz下、在约20GHz下、在约30GHz下以及在约40GHz下大于约-0.5dB。
本领域普通技术人员可以在不脱离本发明的精神和范围的情况下实施本发明的这些和其他修改和变化。此外，应当理解，各个实施方案的方面可以全部或部分互换。此外，本领域普通技术人员将理解，前述描述仅作为示例，并不旨在限制本发明，因此在所附权利要求书中进一步描述。

Claims (20)

1.一种宽带多层陶瓷电容器，其具有第一端和第二端，所述第二端在与横向方向垂直的纵向方向上与所述第一端间隔开，所述横向方向和所述纵向方向各自垂直于Z方向，并且其中，所述电容器包括顶表面和底表面，所述底表面在所述Z方向上与所述顶表面相反，所述宽带多层陶瓷电容器包括：
单片主体，其包括在所述Z方向上堆叠的多个介电层；
多个有源电极，其布置在所述单片主体内；
第一外部端子，其沿所述第一端设置，所述第一外部端子包括沿所述电容器的所述底表面延伸的底部部分；
第二外部端子，其沿所述第二端设置，所述第二外部端子包括沿所述电容器的所述底表面延伸的底部部分，所述第一外部端子的所述底部部分和所述第二外部端子的所述底部部分在所述纵向方向上以底部外部端子间隔距离间隔开；
底部屏蔽电极，其布置在所述电容器的所述多个有源电极与所述底表面之间的所述单片主体内，所述底部屏蔽电极与所述电容器的所述底表面以底部屏蔽到底部的距离间隔开；
其中：
所述底部屏蔽到底部的距离在从3微米到100微米的范围内，
所述电容器在所述电容器的所述第一端与所述第二端之间、在所述纵向方向上具有电容器长度，
所述电容器长度与所述底部外部端子间隔距离的比率小于4，
所述底部屏蔽电极与所述第一外部端子连接，
所述底部屏蔽电极具有第一纵向边缘，所述第一纵向边缘与所述横向方向对齐且背离所述第一外部端子，
所述底部屏蔽电极具有第二纵向边缘，所述第二纵向边缘与所述横向方向对齐且背离所述第一外部端子，并且
所述第二纵向边缘在所述纵向方向上从所述第一纵向边缘以屏蔽电极偏移距离偏移。
2.根据权利要求1所述的宽带多层陶瓷电容器，其中：
所述第一外部端子包括沿所述电容器的所述顶表面延伸的顶部部分；
所述第二外部端子包括沿所述电容器的所述顶表面延伸的顶部部分；并且
所述第一外部端子的所述顶部部分和所述第二外部端子的所述顶部部分在所述纵向方向上以顶部外部端子间隔距离间隔开，所述顶部外部端子间隔距离等于所述底部外部端子间隔距离。
3.根据权利要求1所述的宽带多层陶瓷电容器，其中，所述单片主体包括介电材料，并且其中，所述介电材料沿所述电容器的所述底表面暴露在所述第一外部端子的所述底部部分与所述第二外部端子的所述底部部分之间。
4.根据权利要求1所述的宽带多层陶瓷电容器，其还包括位于所述电容器的所述多个有源电极与所述顶表面之间的顶部屏蔽电极。
5.根据权利要求4所述的宽带多层陶瓷电容器，其中：
所述顶部屏蔽电极与所述电容器的所述顶表面以顶部屏蔽到顶部的距离间隔开；并且
所述顶部屏蔽到顶部的距离与所述底部屏蔽到底部的距离的比率在0.8与1.2之间。
6.根据权利要求1所述的宽带多层陶瓷电容器，其中，所述电容器的厚度与所述底部屏蔽到底部的距离的比率大于2。
7.根据权利要求1所述的宽带多层陶瓷电容器，其还包括在所述Z方向上与所述底部屏蔽电极对齐的附加底部屏蔽电极，并且所述附加底部屏蔽电极与所述第二外部端子连接。
8.根据权利要求1所述的宽带多层陶瓷电容器，其还包括附加底部屏蔽电极，所述附加底部屏蔽电极与所述第二外部端子连接并且在所述Z方向上与所述底部屏蔽电极对齐，并且其中：
所述附加底部屏蔽电极具有与所述横向方向对齐且背离所述第二外部端子的第一纵向边缘；
所述附加底部屏蔽电极具有与所述横向方向对齐且背离所述第二外部端子的第二纵向边缘；并且
所述附加底部屏蔽电极的所述第二纵向边缘在所述纵向方向上从所述附加底部屏蔽电极的所述第一纵向边缘以所述屏蔽电极偏移距离偏移。
9.根据权利要求8所述的宽带多层陶瓷电容器，其中，在所述底部屏蔽电极的所述第一纵向边缘与所述附加底部屏蔽电极的所述第一纵向边缘之间、在所述纵向方向上形成第一屏蔽间隙距离。
10.根据权利要求9所述的宽带多层陶瓷电容器，其中，所述电容器长度与所述第一屏蔽间隙距离的比率大于2。
11.根据权利要求8所述的宽带多层陶瓷电容器，其中，在所述底部屏蔽电极的所述第二纵向边缘与所述附加底部屏蔽电极的所述第二纵向边缘之间、在所述纵向方向上形成第二屏蔽间隙距离。
12.根据权利要求1所述的宽带多层陶瓷电容器，其中，所述电容器长度与所述屏蔽电极偏移距离的比率大于2。
13.根据权利要求1所述的宽带多层陶瓷电容器，其中，所述宽带多层陶瓷电容器在所述Z方向上在所述多个有源电极上方没有屏蔽电极。
14.根据权利要求1所述的宽带多层陶瓷电容器，其还包括介电区，所述介电区在所述电容器的所述多个有源电极与所述顶表面之间，所述介电区没有电极层。
15.根据权利要求1所述的宽带多层陶瓷电容器，其中，所述多个有源电极中的至少一个有源电极包括第一有源电极，所述第一有源电极包括：基部部分，所述基部部分与所述第一外部端子电连接；第一电极臂，所述第一电极臂在所述纵向方向上从所述基部部分延伸；以及中心部分，所述中心部分在所述纵向方向上从所述基部部分延伸。
16.根据权利要求1所述的宽带多层陶瓷电容器，其中，所述宽带多层陶瓷电容器在20GHz下表现出大于-0.4dB的插入损耗。
17.根据权利要求1所述的宽带多层陶瓷电容器，其中，所述宽带多层陶瓷电容器在30GHz下表现出大于-0.4dB的插入损耗。
18.根据权利要求1所述的宽带多层陶瓷电容器，其中，所述宽带多层陶瓷电容器在从5GHz到20GHz下表现出大于-0.4dB的插入损耗。
19.根据权利要求1所述的宽带多层陶瓷电容器，其中，所述宽带多层陶瓷电容器在从20GHz到40GHz下表现出大于-0.4dB的插入损耗。
20.一种形成宽带多层陶瓷电容器的方法，所述宽带多层陶瓷电容器具有第一端和第二端，所述第二端在与横向方向垂直的纵向方向上与所述第一端间隔开，所述横向方向与所述纵向方向各自垂直于Z方向，并且所述电容器具有顶表面和底表面，所述底表面在所述Z方向上与所述顶表面相反，所述方法包括：
在多个有源电极层上形成多个有源电极；
在屏蔽电极层上形成底部屏蔽电极；
堆叠所述多个有源电极层、所述屏蔽电极层和多个介电层以形成单片主体，其中，所述底部屏蔽电极与所述电容器的所述底表面以底部屏蔽到底部的距离间隔开，所述底部屏蔽到底部的距离在从3微米到100微米的范围内；
在所述单片主体的第一端上形成第一外部端子，所述第一外部端子包括沿所述电容器的所述底表面延伸的底部部分；
在所述单片主体的第二端上形成第二外部端子，所述第二外部端子包括沿所述电容器的所述底表面延伸的底部部分，所述第一外部端子的所述底部部分和所述第二外部端子的所述底部部分在所述纵向方向上以底部外部端子间隔距离间隔开，其中，所述电容器在所述电容器的所述第一端与所述第二端之间、在所述纵向方向上具有电容器长度，并且其中，所述电容器长度与所述底部外部端子间隔距离的比率小于4，
其中：
所述底部屏蔽电极与所述第一外部端子连接，
所述底部屏蔽电极具有第一纵向边缘，所述第一纵向边缘与所述横向方向对齐且背离所述第一外部端子，
所述底部屏蔽电极具有第二纵向边缘，所述第二纵向边缘与所述横向方向对齐且背离所述第一外部端子，并且
所述第二纵向边缘在所述纵向方向上从所述第一纵向边缘以屏蔽电极偏移距离偏移。
CN202080010347.8A 2019-01-28 2020-01-24 具有超宽带性能的多层陶瓷电容器 Active CN113316829B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962797542P 2019-01-28 2019-01-28
US62/797,542 2019-01-28
PCT/US2020/014895 WO2020159813A1 (en) 2019-01-28 2020-01-24 Multilayer ceramic capacitor having ultra-broadband performance

Publications (2)

Publication Number Publication Date
CN113316829A CN113316829A (zh) 2021-08-27
CN113316829B true CN113316829B (zh) 2023-07-18

Family

ID=71732671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080010347.8A Active CN113316829B (zh) 2019-01-28 2020-01-24 具有超宽带性能的多层陶瓷电容器

Country Status (6)

Country Link
US (2) US11361907B2 (zh)
JP (2) JP7252357B2 (zh)
KR (1) KR102701218B1 (zh)
CN (1) CN113316829B (zh)
DE (1) DE112020000543T5 (zh)
WO (1) WO2020159813A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270842B2 (en) 2019-01-28 2022-03-08 KYOCERA AVX Components Corporation Multilayer ceramic capacitor having ultra-broadband performance
US11211201B2 (en) 2019-01-28 2021-12-28 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance
WO2020159809A1 (en) 2019-01-28 2020-08-06 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance
JP7252357B2 (ja) 2019-01-28 2023-04-04 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 超広帯域性能を有する積層セラミックコンデンサ
US11195656B2 (en) 2019-01-28 2021-12-07 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance
US11705280B2 (en) 2019-04-25 2023-07-18 KYOCERA AVX Components Corporation Multilayer capacitor having open mode electrode configuration and flexible terminations
KR102712631B1 (ko) * 2019-12-12 2024-10-02 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조 방법
WO2021162350A1 (ko) * 2020-02-11 2021-08-19 주식회사 아모텍 광대역 커패시터
WO2022150274A1 (en) * 2021-01-07 2022-07-14 KYOCERA AVX Components Corporation Multilayer ceramic capacitor having ultra-broadband performance
US12033801B2 (en) * 2021-01-07 2024-07-09 KYOCERA AVX Components Corporation Multilayer ceramic capacitor having ultra-broadband performance
KR20230100941A (ko) * 2021-12-29 2023-07-06 주식회사 아모텍 세라믹 커패시터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045372A (ja) * 2008-08-18 2010-02-25 Avx Corp 超広帯域キャパシタ
JP2015211209A (ja) * 2014-04-30 2015-11-24 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品
JP2017076813A (ja) * 2012-11-20 2017-04-20 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ、積層セラミックキャパシタの回路基板実装構造及び積層セラミックキャパシタの包装体

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2852372B2 (ja) 1989-07-07 1999-02-03 株式会社村田製作所 積層セラミックコンデンサ
JP2890985B2 (ja) 1992-06-16 1999-05-17 株式会社村田製作所 バンドパスフィルタ
EP0917234B1 (en) 1993-08-24 2003-01-22 Matsushita Electric Industrial Co., Ltd. Laminated dielectric filter
JP3201466B2 (ja) 1997-03-31 2001-08-20 日本電気株式会社 導電性高分子端子および固体電解コンデンサ
EP0929087B1 (en) 1998-01-07 2007-05-09 TDK Corporation Ceramic capacitor
JP2002343677A (ja) 2001-05-14 2002-11-29 Murata Mfg Co Ltd コンデンサ内蔵型積層電子部品
JP3885938B2 (ja) 2002-03-07 2007-02-28 Ｔｄｋ株式会社 セラミック電子部品、ペースト塗布方法及びペースト塗布装置
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US6587327B1 (en) 2002-05-17 2003-07-01 Daniel Devoe Integrated broadband ceramic capacitor array
US6816356B2 (en) 2002-05-17 2004-11-09 Daniel Devoe Integrated broadband ceramic capacitor array
US6900708B2 (en) 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
CN1890854A (zh) 2003-12-22 2007-01-03 X2Y艾泰钮埃特有限责任公司 内屏蔽式能量调节装置
US20050248908A1 (en) 2004-05-06 2005-11-10 Gunther Dreezen Termination coating
US7334981B2 (en) 2004-10-29 2008-02-26 General Electric Company Counter-rotating gas turbine engine and method of assembling same
TWI277988B (en) 2004-11-18 2007-04-01 Tdk Corp Multilayer capacitor
JP4462194B2 (ja) 2006-01-17 2010-05-12 Ｔｄｋ株式会社 積層型貫通コンデンサアレイ
US8238075B2 (en) * 2006-02-22 2012-08-07 Vishay Sprague, Inc. High voltage capacitors
US7336475B2 (en) 2006-02-22 2008-02-26 Vishay Vitramon, Inc. High voltage capacitors
JP4374041B2 (ja) 2007-07-09 2009-12-02 Ｔｄｋ株式会社 積層コンデンサ
WO2009066507A1 (ja) 2007-11-22 2009-05-28 Murata Manufacturing Co., Ltd. 積層セラミック電子部品
US8125762B2 (en) * 2008-08-11 2012-02-28 Vishay Sprague, Inc. High voltage capacitors
JP4835686B2 (ja) * 2008-12-22 2011-12-14 Ｔｄｋ株式会社 積層コンデンサ
EP2449569B1 (en) 2009-07-01 2015-08-26 Kemet Electronics Corporation Multilayer capacitor with high capacitance and high voltage capability
KR20120068622A (ko) 2010-12-17 2012-06-27 삼성전기주식회사 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
JP5267548B2 (ja) 2010-12-24 2013-08-21 Ｔｄｋ株式会社 積層コンデンサ
JP5353911B2 (ja) 2011-01-28 2013-11-27 株式会社村田製作所 電子部品及び基板モジュール
JP2012253057A (ja) 2011-05-31 2012-12-20 Tdk Corp 貫通コンデンサ及び貫通コンデンサの製造方法
KR20130023612A (ko) * 2011-08-29 2013-03-08 삼성전기주식회사 적층 세라믹 전자부품
KR20130042924A (ko) 2011-10-19 2013-04-29 삼성전기주식회사 적층 세라믹 전자 부품
US20130107419A1 (en) 2011-10-28 2013-05-02 Kemet Electronics Corporation Multilayered ceramic capacitor with improved lead frame attachment
WO2013148567A1 (en) 2012-03-26 2013-10-03 Kemet Electronics Corporation Asymmetric high voltage capacitor
KR101525666B1 (ko) 2013-07-11 2015-06-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2015070144A (ja) 2013-09-30 2015-04-13 京セラ株式会社 積層コンデンサおよび閃光発光装置
KR101514558B1 (ko) 2013-10-28 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터
KR102089700B1 (ko) 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
US9997295B2 (en) * 2014-09-26 2018-06-12 Murata Manufacturing Co., Ltd. Electronic component
US9443656B2 (en) 2014-09-30 2016-09-13 Murata Manufacturing Co., Ltd. Tensile stress resistant multilayer ceramic capacitor
US10083795B2 (en) 2014-09-30 2018-09-25 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and mounted structure with multilayer ceramic capacitor
KR102029497B1 (ko) 2014-11-04 2019-11-08 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
KR102048098B1 (ko) 2014-11-04 2019-11-22 삼성전기주식회사 적층 칩 전자부품 및 그 실장 기판
KR101659209B1 (ko) * 2015-02-10 2016-09-22 삼성전기주식회사 적층 세라믹 전자부품 및 이를 구비한 기판
US9847173B2 (en) 2015-06-26 2017-12-19 Murata Manufacturing Co., Ltd. Mounting substrate
JP6405327B2 (ja) * 2016-02-26 2018-10-17 太陽誘電株式会社 積層セラミックコンデンサ
JP6841611B2 (ja) * 2016-07-25 2021-03-10 太陽誘電株式会社 積層セラミックコンデンサ
JP6860995B2 (ja) 2016-08-29 2021-04-21 太陽誘電株式会社 積層セラミックコンデンサ
TW201905948A (zh) * 2017-06-26 2019-02-01 以色列商以色列維夏公司 寬頻耦合電容器
JP7369703B2 (ja) * 2018-03-06 2023-10-26 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 超広帯域性能を有する積層セラミックコンデンサ
CN111886663B (zh) * 2018-03-06 2022-11-04 京瓷Avx元器件公司 具有超宽带性能的多层陶瓷电容器
US11270842B2 (en) * 2019-01-28 2022-03-08 KYOCERA AVX Components Corporation Multilayer ceramic capacitor having ultra-broadband performance
JP7252357B2 (ja) * 2019-01-28 2023-04-04 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 超広帯域性能を有する積層セラミックコンデンサ
WO2020159809A1 (en) * 2019-01-28 2020-08-06 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance
US11195656B2 (en) * 2019-01-28 2021-12-07 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance
US11211201B2 (en) * 2019-01-28 2021-12-28 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance
US11705280B2 (en) 2019-04-25 2023-07-18 KYOCERA AVX Components Corporation Multilayer capacitor having open mode electrode configuration and flexible terminations

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045372A (ja) * 2008-08-18 2010-02-25 Avx Corp 超広帯域キャパシタ
JP2017076813A (ja) * 2012-11-20 2017-04-20 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ、積層セラミックキャパシタの回路基板実装構造及び積層セラミックキャパシタの包装体
JP2015211209A (ja) * 2014-04-30 2015-11-24 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品

Also Published As

Publication number Publication date
JP2023078383A (ja) 2023-06-06
US20200243265A1 (en) 2020-07-30
KR102701218B1 (ko) 2024-08-30
US11664169B2 (en) 2023-05-30
JP7252357B2 (ja) 2023-04-04
DE112020000543T5 (de) 2021-10-07
US20220293348A1 (en) 2022-09-15
JP2022523497A (ja) 2022-04-25
KR20210098546A (ko) 2021-08-10
WO2020159813A1 (en) 2020-08-06
US11361907B2 (en) 2022-06-14
TW202109572A (zh) 2021-03-01
CN113316829A (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
CN113316829B (zh) 具有超宽带性能的多层陶瓷电容器
CN111801754B (zh) 具有超宽带性能的多层陶瓷电容器
CN113330527B (zh) 具有超宽带性能的多层陶瓷电容器
CN111886663B (zh) 具有超宽带性能的多层陶瓷电容器
CN113330526B (zh) 具有超宽带性能的多层陶瓷电容器
US11984268B2 (en) Multilayer ceramic capacitor having ultra-broadband performance
US11984262B2 (en) Multilayer ceramic capacitor having ultra-broadband performance
CN116711040B (zh) 具有超宽带性能的多层陶瓷电容器
CN116635960B (zh) 具有超宽带性能的多层陶瓷电容器
US20230368977A1 (en) Multilayer Ceramic Capacitor Having Ultra-Broadband Performance

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: south carolina

Applicant after: Kyocera AVX Components Co.,Ltd.

Address before: south carolina

Applicant before: AVX Corp.

CB02 Change of applicant information
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40057783

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant