JP2002305127A

JP2002305127A - 積層セラミック電子部品およびその製造方法

Info

Publication number: JP2002305127A
Application number: JP2001109581A
Authority: JP
Inventors: Yukie Nakano; 幸恵中野; Takako Hibi; 貴子日比
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2001-04-09
Filing date: 2001-04-09
Publication date: 2002-10-18

Abstract

(57)【要約】【課題】誘電体層の薄層化や多層化が進んでも段差を
発生せず、内部電極の短絡などの各種構造欠陥を生じに
くい積層セラミックコンデンサなどの積層セラミック電
子部品を提供すること。【解決手段】誘電体層１０と内部電極層１２，１４と
が交互に複数配置してある素子本体（４）と、前記素子
本体の端面４ａ，４ｂに形成された少なくとも一対の外
部電極６，８とを有し、前記各内部電極層１２，１４
が、前記一対の外部電極のいずれか一方の外部電極に接
続される主パターン部１２２，１４２と、この主パター
ン部に対して絶縁され、前記一対の外部電極のいずれか
他方の外部電極に接続されるダミーパターン部１２４，
１４４とを有し、これら主パターン部と前記ダミーパタ
ーン部とは途切れ部２０，２２により絶縁してある積層
セラミック電子部品（２）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層セラミックコ
ンデンサなどの積層セラミック電子部品と、その製造方
法とに関する。

【０００２】

【従来の技術】積層セラミック電子部品の一例としての
積層セラミックコンデンサは、通常、誘電体層用ペース
トと内部電極層用ペーストとを交互に複数積層して得ら
れるグリーンチップを一体同時焼成して製造される。グ
リーンチップを得る方法としては、キャリアフィルム上
に誘電体層用ペーストを用いてドクターブレード法など
により誘電体グリーンシート層を形成し、この上に内部
電極層用ペーストを所定パターンで印刷した後、これら
を１層ずつ剥離、積層していく方法（シート法）が知ら
れている。また、たとえばスクリーン印刷法を用いて、
キャリアフィルム上に誘電体層用ペーストと内部電極層
用ペーストとを交互に複数印刷した後、キャリアフィル
ムを剥離する方法（印刷法）も知られている。

【０００３】近年の電子機器の小型化に伴い、積層セラ
ミックコンデンサの小型化および大容量化が求められて
きている。積層セラミックコンデンサの小型化および大
容量化を実現するには、１層あたりの誘電体層の厚みを
できるだけ薄くし（薄層化）、所定サイズにおける誘電
体層の積層数をできるだけ増やす（多層化）ことが必要
である。

【０００４】しかしながら、誘電体層の薄層化および多
層化が進むに連れ、内部電極パターンが印刷された部分
と、内部電極パターンが印刷されていない誘電体グリー
ンシート層のみのマージン部分との間で段差が生じるよ
うになった。特に誘電体層を多層化するほど段差の発生
が顕著になった。段差が生じると、誘電体グリーンシー
ト層のマージン部分での変形が著しくなり、その応力か
らコンデンサ端部付近、特にコーナー部分にクラックが
多発する不都合を生じた。

【０００５】これに加えコンデンサの大容量化を狙っ
て、さらに１層あたりの誘電体層の厚みを内部電極の厚
み程度にまで薄くした場合、段差が生じた部分において
誘電体層が切断されやすくなり、その結果、内部電極間
の短絡などによるショート不良を生じ易く、不良率が増
大する傾向にあった。

【０００６】そこで、段差により生じる諸問題を解決す
るために種々の提案がなされている。たとえば、特開昭
５２−１３５０５０号公報および特開昭５２−１３３５
５３号公報では、内部電極層に対応する部分を空隙にし
た誘電体スペーサーシートを段差部に介挿させる方法が
開示してある。特開昭５３−４２３５３号公報では、グ
リーンシートを凹に加工して平坦化する方法が開示して
ある。特許第２６３６３０６号公報、特許第２６３６３
０７号公報および特開平９−１１５７６６号公報では、
内部電極層をまず支持体フィルム上に形成し、その上に
誘電体層を塗布することによって形成して内部電極層を
誘電体層の中に埋め込むことにより内部電極を含む面を
平坦化する方法が開示してある。

【０００７】これらの提案では、内部電極パターンが印
刷されていない誘電体グリーンシート層のみのマージン
部分に誘電体ペーストを印刷したり、マージン部分を減
らしたりすることで段差の解消を試みるものであり、い
ずれの積層セラミックコンデンサも次に示す構成を前提
としている。

【０００８】上述した提案の積層セラミックコンデンサ
は、第１内部電極層と第２内部電極層とが誘電体層の間
に交互に複数配置してある素子本体と、前記素子本体の
一方の端部外側に形成された第１外部電極と、前記素子
本体の他方の端部外側に形成された第２外部電極とを有
し、前記各第１内部電極層の一端は前記第１外部電極の
内側に対して電気的に接続され、前記各第２内部電極層
の一端は前記第２外部電極８の内側に対して電気的に接
続されている。すなわち、一の内部電極層において、そ
の一端のみが素子本体のいずれかの端面に到達して、一
方の外部電極のみと接続される構成である。一端のみを
外部電極の内側に接続することにより、コンデンサとし
ている。

【０００９】

【発明が解決しようとする課題】確かに上述した提案に
よっても段差の問題を解消しうるが、手間がかかる上
に、取得静電容量が小さいという問題があり、その改善
が望まれていた。

【００１０】本発明の目的は、誘電体層の薄層化や多層
化が進んでも段差を発生せず、内部電極の短絡などの各
種構造欠陥を生じにくい積層セラミックコンデンサなど
の積層セラミック電子部品、およびその製造方法を提供
することである。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、第１の観点に係る積層セラミック電子部品は、誘電
体層と内部電極層とが交互に複数配置してある素子本体
と、前記素子本体の端面に形成された少なくとも一対の
外部電極とを有する積層セラミック電子部品であって、
前記各内部電極層が、前記一対の外部電極と接続されて
おり、かつ途切れ部により絶縁されていることを特徴と
する。

【００１２】第２の観点に係る積層セラミック電子部品
は、誘電体層と内部電極層とが交互に複数配置してある
素子本体と、前記素子本体の端面に形成された少なくと
も一対の外部電極とを有する積層セラミック電子部品で
あって、前記各内部電極層が、前記一対の外部電極のい
ずれか一方の外部電極に接続される主パターン部と、こ
の主パターン部に対して絶縁され、前記一対の外部電極
のいずれか他方の外部電極に接続されるダミーパターン
部とを有することを特徴とする。

【００１３】第１の観点に係る積層セラミック電子部品
の製造方法は、誘電体層と内部電極層とを交互に複数配
置して得られる焼成前素子本体を焼成して素子本体を得
る工程と、前記焼成後の素子本体の端面に少なくとも一
対の外部電極を形成する工程とを有する積層セラミック
電子部品の製造方法であって、前記各内部電極層が、前
記一対の外部電極に接続されており、かつ途切れ部によ
り絶縁されていることを特徴とする。

【００１４】第２の観点に係る積層セラミック電子部品
の製造方法は、誘電体層と内部電極層とを交互に複数配
置して得られる焼成前素子本体を焼成して素子本体を得
る工程と、前記焼成後の素子本体の端面に少なくとも一
対の外部電極を形成する工程とを有する積層セラミック
電子部品の製造方法であって、前記各内部電極層が、前
記一対の外部電極のいずれか一方の外部電極に接続され
る主パターン部と、この主パターン部に対して絶縁さ
れ、前記一対の外部電極のいずれか他方の外部電極に接
続されるダミーパターン部とを有することを特徴とす
る。

【００１５】本発明において、前記ダミーパターン部
は、前記一対の外部電極のいずれか他方の外部電極に対
して完全に接続される必要はない。好ましくは、第２の
観点の積層セラミック電子部品は、前記主パターン部と
ダミーパターン部とが途切れ部により絶縁されている。
好ましくは、前記途切れ部の幅が１〜２００μｍであ
る。好ましくは、前記途切れ部が、前記内部電極層の積
層方向に対して一層おきに異なる位置に形成してある。

【００１６】好ましくは、前記途切れ部が、前記内部電
極層の積層方向に対して一層おきに反対側の外部電極の
近傍に形成してある。好ましくは、前記途切れ部が、前
記外部電極が形成される素子本体の端面に対して略平行
に延びるように形成してある。好ましくは、前記ダミー
パターン部の平均幅が５０μｍ以上である。好ましく
は、前記積層セラミック電子部品が積層セラミックコン
デンサである。

【００１７】

【作用】従来の積層セラミックコンデンサでは、コンデ
ンサ素体の両端面を含む両端部に形成された一対の外部
電極が、コンデンサ素体の各端面において、特定の内部
電極層とのみ電気的に接続されていた。

【００１８】これに対し、本発明に係る積層セラミック
電子部品では、素子本体の端面に形成された少なくとも
一対の外部電極が、素子本体の両端面において、いずれ
の内部電極層とも接続されている。この状態のままでは
コンデンサなどとして機能させることはできないので、
本発明では、内部電極層が、一対の外部電極と接続され
ており、かつ途切れ部により絶縁されている。また、本
発明では、内部電極層が、いずれか一方の外部電極に接
続される主パターン部と、この主パターン部に対して途
切れ部により絶縁され、前記一対の外部電極のいずれか
他方の外部電極に接続されるダミーパターン部とを有し
ている。これにより望まない電気的接続が防止される。

【００１９】本発明に係る積層セラミック電子部品で
は、素子本体の両端面にまで内部電極層が形成されてい
ることにより、誘電体層の薄層化や多層化が進んでも、
段差問題の解決が容易であり、その結果、内部電極の短
絡などの各種構造欠陥を生じにくい。本発明では、前記
主パターン部と前記ダミーパターン部とは途切れ部のみ
により絶縁される。このため、従来の電極パターンに比
較し、取得静電容量を増加させることができる。途切れ
部の大きさ、位置や、前記ダミーパターン部の平均幅を
適宜制御することで、取得静電容量を調整することがで
きる。

【００２０】本発明に係る積層セラミック電子部品の製
造方法では、上述した積層セラミック電子部品を簡易に
製造できる。

【００２１】積層セラミック電子部品としては、特に限
定されないが、積層セラミックコンデンサ、圧電素子、
チップバリスタ、チップサーミスタ、チップ抵抗、その
他の表面実装（ＳＭＤ）チップ型電子部品が例示され
る。

【００２２】

【発明の実施の形態】以下、本発明を、図面に示す実施
形態に基づき説明する。

【００２３】図１は本発明の一実施形態に係る積層セラ
ミックコンデンサの一部破断断面図、図２は図１のII−
II線に沿った断面図、図３（Ａ）は図２のIIIA−IIIA線
に沿った断面図、図３（Ｂ）、図４（Ａ）、図４
（Ｂ）、図５（Ａ）、図５（Ｂ）、図６（Ａ）および図
６（Ｂ）はいずれも図２のIIIA−IIIA線に沿った断面に
相当する他の態様を示す断面図である。

【００２４】本実施形態では、積層セラミック電子部品
の一例としての積層セラミックコンデンサを例示して説
明する。

【００２５】図１および図２に示すように、本実施形態
に係る積層セラミックコンデンサ２は、コンデンサ素体
４を有する。コンデンサ素体４の第１端面４ａの外側に
は第１外部電極６が形成してあり、コンデンサ素体４の
第２端面４ｂの外側には第２外部電極８が形成してあ
る。コンデンサ素体４は、誘電体層１０と、第１内部電
極層１２と、第２内部電極層１４とを有し、誘電体層１
０の間に、第１内部電極層１２と第２内部電極層１４と
が交互に複数配置してある多層構造を持つ。

【００２６】誘電体層１０は、たとえばチタン酸カルシ
ウム、チタン酸ストロンチウムおよび／またはチタン酸
バリウムなどの誘電体材料で構成でき、本発明では特に
限定されない。各誘電体層１０の厚みは、本実施形態で
は３０μｍ以下、好ましくは１０μｍ以下、より好まし
くは６μｍ以下、さらに好ましくは３μｍ以下であり、
その下限は好ましくは０．２μｍ程度である。各誘電体
層１０の積層数は、本実施形態では通常５０層以上、好
ましくは２００層以上である。

【００２７】内部電極層１２，１４に含有される導電材
は、特に限定されないが、誘電体層１０の構成材料が耐
還元性を有するため卑金属を用いることができる。導電
材として用いる卑金属としては、ニッケルまたはニッケ
ル合金が好ましい。ニッケル合金としては、マンガン、
クロム、コバルトおよびアルミニウムから選択される１
種以上の元素とニッケルとの合金が好ましく、合金中の
ニッケル含有量は９５重量％以上であることが好まし
い。なお、ニッケルまたはニッケル合金中には、リン、
鉄、マグネシウムなどの各種微量成分が０．１重量％程
度以下含まれていてもよい。内部電極層１２および１４
の厚さは、用途などに応じて適宜決定すればよいが、通
常０．２〜５μｍ、好ましくは０．５〜２μｍ程度であ
る。

【００２８】外部電極６および８の材質も特に限定され
ないが、通常、銅や銅合金、ニッケルやニッケル合金な
どが用いられるが、銀や銀とパラジウムの合金なども使
用することができる。外部電極６および８の厚みも特に
限定されないが、通常１０〜５０μｍ程度である。

【００２９】積層セラミックコンデンサ２の形状やサイ
ズは、目的や用途に応じて適宜決定すればよい。積層セ
ラミックコンデンサ２が直方体形状の場合は、通常、縦
（０．６〜５．６ｍｍ、好ましくは０．６〜３．２ｍ
ｍ）×横（０．３〜５．０ｍｍ、好ましくは０．３〜
１．６ｍｍ）×厚み（０．３〜１．９ｍｍ、好ましくは
０．３〜１．６ｍｍ）程度である。

【００３０】本実施形態では、第１内部電極層１２の第
１端部１２ａと、第２内部電極層１４の第１端部１４ａ
とが、いずれもコンデンサ素体４の第１端面４ａにまで
達しており、これにより、内部電極層１２，１４のいず
れもがコンデンサ素体４の第１端面４ａに引き出されて
いる。その結果、内部電極層１２，１４は、いずれも第
１外部電極６の内側に対して接続される。

【００３１】また、本実施形態では、第１内部電極層１
２の第２端部１２ｂと、第２内部電極層１４の第２端部
１４ｂとが、いずれもコンデンサ素体４の第２端面４ｂ
にまで達しており、これにより、内部電極層１２，１４
のいずれもがコンデンサ素体４の第２端面４ｂに引き出
されている。その結果、内部電極層１２，１４は、いず
れも第２外部電極８の内側に対して接続される。すなわ
ち本実施形態では、いずれの内部電極層１２，１４も外
部電極６，８の双方に接続されている。

【００３２】さらにコンデンサとして機能させるため
に、本実施形態では、各第１内部電極層１２は、第２外
部電極８に接続される主パターン部１２２と、第１外部
電極６に接続されるダミーパターン部１２４とで構成し
てあり、これら主パターン部１２２とダミーパターン部
１２４とは、途切れ部２０により絶縁されている。ま
た、各第２内部電極層１４は、第１外部電極６に接続さ
れる主パターン部１４２と、第２外部電極８に接続され
るダミーパターン部１４４とで構成してあり、これら主
パターン部１４２とダミーパターン部１４４とは、途切
れ部２２により絶縁されている。本実施形態では、途切
れ部２０は、コンデンサ素体４の第１端面４ａ付近のエ
ンドマージン領域５０ａに形成され、途切れ部２２は、
コンデンサ素体４の第２端面４ｂ付近のエンドマージン
領域５０ｂに形成されている。

【００３３】主パターン部１２２，１４２と、ダミーパ
ターン部１２４，１４４とを途切れ２０，２２を介して
絶縁することで、外部電極６，８との間での望まない電
気的接続が防止され、コンデンサとして機能させること
ができるとともに、ダミーパターン部が存在することに
より段差発生の諸問題が効果的に防止される。なお、本
実施形態では、段差の発生を効果的に防止しつつ、電極
有効領域を広く取るために、ダミーパターン部１２４の
第１端部１２ａを第１外部電極６に接続させてあり、ダ
ミーパターン部１４４の第２端部１４ｂを第２外部電極
８に接続させてあるが、両端部１２ａ，１４ｂともに必
ずしも完全に接続されていなくてもよい。

【００３４】途切れ部２０，２２は、各内部電極層１
２，１４毎に少なくとも１つ形成する必要がある。完全
に絶縁されていれば、ダミーパターン部１２４，１４４
の形状や大きさは問わない。また、途切れ部２０，２２
の形状も問わない。

【００３５】途切れ部２０，２２は、本実施形態では内
部電極層１２，１４毎に略同一の位置（図１および図２
参照）に形成してある。ただし、段差の問題を効果的に
防止し、コンデンサ形状の異方性をも防止する観点から
は、各内部電極層１２，１４毎に異なる位置に形成する
ことが好ましい。

【００３６】途切れ部２０，２２は、図３（Ａ）に示す
ように、電極有効面積をより広く取りうるとの観点から
は、コンデンサ素体４の端面４ａ，４ｂに対して略平行
に延びるように形成してあることが好ましいが、これに
限定されず、たとえば図４（Ａ）に示すようにコンデン
サ素体４の端面４ａ，４ｂに対する略平行方向に対して
所定の角度を持って延びていてもよい。

【００３７】図２および図３（Ａ）に示すように、途切
れ部２０，２２の幅Ｗ１は、特に限定されないが、好ま
しくは１〜２００μｍ、より好ましくは２〜５０μｍで
ある。途切れの幅があまりに短いと、その形成が困難で
あり、しかも焼成後に電極が繋がってしまうおそれがあ
る。途切れの幅があまりに長いと、段差発生の原因にな
るおそれがある。途切れ部２０，２２の幅Ｗ１は、各途
切れ部毎に同一であってもよいし、あるいは異なってい
ても良い。

【００３８】ダミーパターン部１２４，１４４の幅Ｗ２
は、０でなければよい。幅Ｗ２が０より大きければ一応
電極としての役割を果たすことができ、しかも０に近い
方が電極有効面積を大きく取ることができる点で望まし
い。しかしながら、切断時の誤差、チップ焼成後の後工
程におけるバレルによる研磨、外部電極の形成などの工
程を考慮すると、幅Ｗ２は、好ましくは２０μｍ以上、
より好ましくは５０μｍ以上であり、その上限は好まし
くはコンデンサ素体４の長さＬ１の半分未満程度であ
る。

【００３９】本実施形態に係る積層セラミックコンデン
サ２によれば、コンデンサ素体４の両端面４ａ，４ｂに
まで内部電極層１２，１４が形成されていることによ
り、誘電体層の薄層化や多層化が進んでも段差問題が解
消され、その結果、内部電極の短絡などの各種構造欠陥
を生じにくい。また、主パターン部１２２，１４２とダ
ミーパターン部１２４，１４４とを途切れ部２０，２２
のみで絶縁することで、従来の電極パターンに比較し、
取得静電容量を増加させることができる。また、前記途
切れ部２０，２２の幅Ｗ１や、ダミーパターン部１２
４，１４４の幅Ｗ２を適宜制御することで、取得静電容
量を調整することができる。

【００４０】本実施形態に係る積層セラミックコンデン
サ２は、ペーストを用いた通常の印刷法やシート法によ
りグリーンチップを作製し、これを焼成した後、外部電
極を印刷または転写して焼成することにより製造するこ
とができる。

【００４１】以下に、本実施形態に係る積層セラミック
コンデンサ２の製造方法の一例を説明する。

【００４２】まず、誘電体層用ペースト、内部電極層用
ペースト、外部電極用ペーストをそれぞれ製造する。

【００４３】誘電体層用ペーストは、誘電体原料と有機
ビヒクルとを混練した有機系の塗料であってもよく、水
系の塗料であってもよい。

【００４４】誘電体原料としては、複合酸化物や酸化物
となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化
物、有機金属化合物などから適宜選択され、混合して用
いることができる。

【００４５】有機ビヒクルとは、バインダを有機溶剤中
に溶解したものであり、有機ビヒクルに用いられるバイ
ンダは、特に限定されず、エチルセルロース、ポリビニ
ルブチラール等の通常の各種バインダから適宜選択すれ
ばよい。また、このとき用いられる有機溶剤も特に限定
されず、印刷法やシート法等利用する方法に応じてテル
ピネオール、ブチルカルビトール、アセトン、トルエン
等の有機溶剤から適宜選択すればよい。

【００４６】また、水溶系塗料とは、水に水溶性バイン
ダ、分散剤等を溶解させたものであり、水溶系バインダ
は、特に限定されず、ポリビニルアルコール、セルロー
ス、水溶性アクリル樹脂、エマルジョン等から適宜選択
すればよい。

【００４７】内部電極層用ペーストは、上述した各種導
電性金属や合金からなる導電材料あるいは焼成後に上述
した導電材料となる各種酸化物、有機金属化合物、レジ
ネート等と、上述した有機ビヒクルとを混練して調製さ
れる。また、外部電極用ペーストも、この内部電極層用
ペーストと同様にして調製される。

【００４８】上述した各ペーストの有機ビヒクルの含有
量は、特に限定されず、通常の含有量、たとえば、バイ
ンダは１〜５重量％程度、溶剤は１０〜５０重量％程度
とすればよい。また、各ペースト中には必要に応じて各
種分散剤、可塑剤、誘電体、絶縁体等から選択される添
加物が含有されても良い。

【００４９】印刷法を用いる場合は、誘電体層用ペース
ト、および所定パターン（図１、図２、図３（Ａ）、図
４（Ａ）、図５（Ａ）および図６（Ａ）参照）の内部電
極層用ペーストをポリエチレンテレフタレート等の基板
上に積層印刷し、所定形状に切断したのち基板から剥離
することでグリーンチップとする。これに対して、シー
ト法を用いる場合は、誘電体層用ペーストを用いてグリ
ーンシートを形成し、この上に内部電極層用ペーストを
所定パターン（図１、図２、図３（Ａ）、図４（Ａ）、
図５（Ａ）および図６（Ａ）参照）で印刷した後、積層
してグリーンチップとする。

【００５０】次に、このグリーンチップを脱バインダ処
理および焼成する。

【００５１】脱バインダ処理は、通常の条件で行えばよ
いが、特に内部電極層の導電材としてＮｉやＮｉ合金等
の卑金属を用いる場合には、空気雰囲気において、昇温
速度を５〜３００℃／時間、より好ましくは１０〜１０
０℃／時間、保持温度を１８０〜４００℃、より好まし
くは２００〜３００℃、温度保持時間を０．５〜２４時
間、より好ましくは５〜２０時間とする。

【００５２】グリーンチップの焼成雰囲気は、内部電極
層用ペースト中の導電材の種類に応じて適宜決定すれば
よいが、導電材としてＮｉやＮｉ合金等の卑金属を用い
る場合には、焼成雰囲気の酸素分圧を好ましくは１０
^−１０〜１０^−３Ｐａとし、より好ましくは１０
^−１０〜６×１０^−５Ｐａとする。焼成時の酸素分圧
が低すぎると内部電極の導電材が異常焼結を起こして途
切れてしまい、酸素分圧が高すぎると内部電極が酸化さ
れるおそれがある。特に酸素分圧を１０^−１０〜６×
１０^−５Ｐａに調整することにより、優れた容量温度特
性を有し、しかも絶縁抵抗の加速寿命が向上され、得ら
れる積層セラミックコンデンサ２の信頼性を高めること
ができる。

【００５３】焼成の保持温度は、１０００〜１４００
℃、より好ましくは１２００〜１３８０℃である。保持
温度が低すぎると緻密化が不充分となり、保持温度が高
すぎると内部電極の異常焼結による電極の途切れまたは
内部電極材質の拡散により容量温度特性が悪化するから
である。

【００５４】これ以外の焼成条件としては、昇温速度を
５０〜５００℃／時間、より好ましくは２００〜３００
℃／時間、温度保持時間を０．５〜８時間、より好まし
くは１〜３時間、冷却速度を５０〜５００℃／時間、よ
り好ましくは２００〜３００℃／時間とし、焼成雰囲気
は還元性雰囲気とすることが望ましく、雰囲気ガスとし
ては、たとえば、窒素ガスと水素ガスとの混合ガスを加
湿して用いることが望ましい。

【００５５】還元性雰囲気で焼成した場合は、コンデン
サチップの焼結体にアニール（熱処理）を施すことが望
ましい。アニールは誘電体層を再酸化するための処理で
あり、これにより絶縁抵抗を増加させることができる。
アニール雰囲気の酸素分圧は、好ましくは１０^−４Ｐａ
以上、より好ましくは１０^−１〜１０Ｐａである。酸素
分圧が低すぎると誘電体層２の再酸化が困難となり、酸
素分圧が高すぎると内部電極層３が酸化されるおそれが
ある。特に、本発明の誘電体磁器組成物を焼成して得ら
れる焼結体を熱処理するに際し、酸素分圧を１０^−１〜
１０Ｐａの範囲に調整することにより、初期絶縁抵抗
（ＩＲ）の不良発生率改善に一層効果的である。

【００５６】アニールの際の保持温度は、１１００℃以
下、より好ましくは５００〜１１００℃である。保持温
度が低すぎると誘電体層の再酸化が不充分となって絶縁
抵抗が悪化し、その加速寿命も短くなる傾向がある。ま
た、保持温度が高すぎると内部電極が酸化されて容量が
低下するだけでなく、誘電体素地と反応してしまい、容
量温度特性、絶縁抵抗およびその加速寿命が悪化する傾
向がある。なお、アニールは昇温行程および降温行程の
みから構成することもできる。この場合には、温度保持
時間はゼロであり、保持温度は最高温度と同義である。

【００５７】これ以外のアニール条件としては、温度保
持時間を０〜２０時間、より好ましくは６〜１０時間、
冷却速度を５０〜５００℃／時間、より好ましくは１０
０〜３００℃／時間とし、アニールの雰囲気ガスとして
は、たとえば、窒素ガスを加湿して用いることが望まし
い。

【００５８】なお、上述した焼成と同様に、前記脱バイ
ンダ処理およびアニール工程において、窒素ガスや混合
ガスを加湿するためには、たとえばウェッター等を用い
ることができ、この場合の水温は５〜７５℃とすること
が望ましい。

【００５９】また、これら脱バインダ処理、焼成および
アニールは連続して行っても互いに独立して行っても良
い。これらを連続して行う場合には、脱バインダ処理の
のち冷却することなく雰囲気を変更し、続いて焼成の際
の保持温度まで昇温して焼成を行い、続いて冷却してア
ニールの保持温度に達したら雰囲気を変更してアニール
処理を行うことがより好ましい。一方、これらを独立し
て行う場合には、焼成に関しては脱バインダ処理時の保
持温度まで窒素ガスあるいは加湿した窒素ガス雰囲気下
で昇温したのち、雰囲気を変更してさらに昇温を続ける
ことが好ましく、アニールの保持温度まで冷却したのち
は、再び窒素ガスまたは加湿した窒素ガス雰囲気に変更
して冷却を続けることが好ましい。また、アニールに関
しては窒素ガス雰囲気下で保持温度まで昇温したのち雰
囲気を変更しても良く、アニールの全工程を加湿した窒
素ガス雰囲気としても良い。

【００６０】得られたコンデンサ焼成体に、たとえば、
バレル研磨やサンドブラストにより端面研磨を施し、外
部電極用ペーストを印刷または転写して焼成し、外部電
極６，８を形成する。外部電極用ペーストの焼成条件
は、たとえば、加湿した窒素ガスと水素ガスとの混合ガ
ス中で６００〜８００℃にて１０分〜１時間程度とする
ことが好ましい。そして、必要に応じて外部電極６，８
の表面にメッキ等により被覆層（パッド層）を形成す
る。

【００６１】このようにして製造される積層セラミック
コンデンサ２は、はんだ付け等によってプリント基板上
に実装され、各種電子機器に用いられる。

【００６２】以上、本発明の実施形態について説明して
きたが、本発明はこうした実施形態に何等限定されるも
のではなく、本発明の要旨を逸脱しない範囲内において
種々なる態様で実施し得ることは勿論である。

【００６３】たとえば、上述した実施形態では、図３
（Ａ）、図４（Ａ）、図５（Ａ）および図６（Ａ）に示
すように、コンデンサ素体４の両側面４ｃ，４ｄ付近の
サイドマージン領域５２ａ，５２ｂには、各内部電極層
１２，１４が形成されていないが、図３（Ｂ）、図４
（Ｂ）、図５（Ｂ）および図６（Ｂ）に示すように、サ
イドマージン領域５２ａ，５２ｂにも各内部電極層１
２，１４が形成されていてもよい。特に、図５（Ａ）、
図５（Ｂ）、図６（Ａ）および図６（Ｂ）に示すよう
に、途切れ部側のパターンの先端部に丸みを持たせるこ
とにより、コンデンサのサーマル試験強度が向上するの
で、好ましい態様である。

【００６４】また、上述した実施形態では、本発明に係
る積層セラミック電子部品として積層セラミックコンデ
ンサを例示したが、本発明に係る積層セラミック電子部
品としては、積層セラミックコンデンサに限定されず、
誘電体層と内部電極とが交互に積層してある素体を有す
るものであれば何でも良い。

【００６５】

【実施例】以下、本発明の具体的実施例を挙げ、本発明
をさらに詳細に説明する。

【００６６】実施例１まず、誘電体層用ペーストを次に示すようにして作製し
た。粒径０．１〜１μｍのＢａＴｉＯ_３、（ＭｇＣＯ
_３）_４・Ｍｇ（ＯＨ）_２・５Ｈ_２Ｏ、ＭｎＣＯ
_３、ＢａＣＯ_３、ＣａＣＯ_３、ＳｉＯ_２、Ｙ
_２Ｏ_３等の粉末を、焼成により、ＢａＴｉＯ_３と
して１００モル％、ＭｇＯに換算して２モル％、ＭｎＯ
に換算して０．２モル％、ＢａＯに換算して３モル％、
ＣａＯに換算して３モル％、ＳｉＯ_２に換算して６モ
ル％、Ｙ_２Ｏ_３として２モル％の組成となるように
混合し、ボールミルにより１６時間湿式混合し、次い
で、スプレードライヤーで乾燥させて誘電体原料とし
た。

【００６７】この誘電体原料１００重量部と、アクリル
樹脂４．８重量部、塩化メチレン４０重量部、トリクロ
ロエタン２０重量部、ミネラルスピリット６重量部およ
びアセトン４重量部とをボールミルで混合してペースト
化した。

【００６８】次に、内部電極層用ペーストを次に示すよ
うにして作製した。平均粒径０．８μｍのＮｉ粒子１０
０重量部と、有機ビヒクル（エチルセルロース樹脂８重
量部をブチルカルビトール９２重量部に溶解したもの）
４０重量部およびブチルカルビトール１０重量部とを３
本ロールにより混練し、ペースト化した。

【００６９】次に、外部電極用ペーストを次に示すよう
にして作製した。平均粒径０．５μｍのＣｕ粒子１００
重量部と、有機ビヒクル（エチルセルロース樹脂８重量
部をブチルカルビトール９２重量部に溶解したもの）３
５重量部およびブチルカルビトール７重量部とを混練
し、ペースト化した。

【００７０】次に、上記誘電体層用ペーストを用い、キ
ャリアフィルム上に、厚さ６μｍのグリーンシートを形
成し、この上に内部電極層用ペーストを図３（Ａ）に示
すような主パターン部とダミーパターン部とを有する所
定パターンで印刷した後、キャリアフィルムからグリー
ンシートを剥離した。

【００７１】次に、これらのグリーンシートと保護用グ
リーンシート（内部電極層用ペーストを印刷しないも
の）とを積層、圧着して、最終的に図２に示すような構
造になるようにグリーンチップを得た。ただし、有効誘
電体層は３００層とした。また、非有効層の最外層厚み
（マージン分）は、各々１５０μｍとした。

【００７２】次に、グリーンチップを所定サイズに切断
し、脱バインダ処理、焼成およびアニール（熱処理）を
行って、積層セラミック焼成体を得た。脱バインダ処理
は、昇温時間１５℃／時間、保持温度２８０℃、保持時
間８時間、空気雰囲気の条件で行った。また、焼成は、
昇温速度２００℃／時間、保持温度１２００〜１３８０
℃、保持時間２時間、冷却速度３００℃／時間、加湿し
たＮ_２＋Ｈ_２混合ガス雰囲気（酸素分圧は２×１０
^−７〜５×１０^−４Ｐａ内に調節）の条件で行った。ア
ニールは、保持温度９００℃、温度保持時間９時間、冷
却速度３００℃／時間、加湿したＮ_２ガス雰囲気（酸
素分圧は３．５４×１０^−２Ｐａ）の条件で行った。な
お、焼成およびアニールの際の雰囲気ガスの加湿には、
水温を３５℃としたウェッターを用いた。

【００７３】次に、積層セラミック焼成体の端面をサン
ドブラストにて研磨したのち、外部電極用ペーストを端
面に転写し、加湿したＮ_２＋Ｈ_２雰囲気中におい
て、８００℃にて１０分間焼成して外部電極を形成し、
図１に示す構成の積層セラミックコンデンサ試料を得
た。

【００７４】得られたコンデンサ試料は、サイズが３．
２ｍｍ×１．６ｍｍ×１．６ｍｍであり、２つの内部電
極層の間に挟まれる誘電体層の数は３００、その厚さは
３．３μｍであり、内部電極層の厚さは１．５μｍであ
った。

【００７５】得られたコンデンサ試料を用い、ショート
不良率の評価を行った。

【００７６】ショート不良率は、１００個のコンデンサ
試料を用い、テスターで導通チェックを行った。そし
て、得られた抵抗値が１Ω以下のものをショート不良と
して、その不良個数を求め、全体個数に対するパーセン
テージ（％）を算出した。その結果、本実施例では、シ
ョート不良率は０％であった。また、２０個のコンデン
サ試料の内部を研磨して顕微鏡により内部観察を行った
が、構造欠陥のある試料は一つもなかった。

【００７７】比較例１内部電極層用ペーストが所定パターンで印刷されたグリ
ーンシートと、保護用グリーンシート（内部電極層用ペ
ーストを印刷しないもの）とを積層、圧着して、グリー
ンチップの各端面から内部電極層の主パターン部が交互
に引き出され、ダミーパターン部を持たない構造のグリ
ーンチップを得た。内部電極を有するグリーンシートの
積層数は３００層とした。

【００７８】その他は、実施例１と同様にしてコンデン
サ試料を得た。

【００７９】得られたコンデンサ試料は、実施例１と同
様に、サイズが３．２ｍｍ×１．６ｍｍ×１．６ｍｍで
あり、２つの内部電極層の間に挟まれる誘電体層の数は
３００、その厚さは３．３μｍであり、内部電極層の厚
さは１．５μｍであった。

【００８０】得られたコンデンサ試料を用い、ショート
不良率の評価を実施例１と同様に行った。その結果、シ
ョート率は３７％であった。また、コンデンサ試料の内
部を研磨して観察したところ、２０個中１９個に構造欠
陥が観察された。これらにより、実施例１の優位性が確
認できた。

【００８１】

【発明の効果】以上説明してきたように、本発明によれ
ば、誘電体層の薄層化や多層化が進んでも段差を発生せ
ず、内部電極の短絡などの各種構造欠陥を生じにくい積
層セラミックコンデンサなどの積層セラミック電子部
品、およびその製造方法を提供することができる。

【図面の簡単な説明】

【図１】図１は本発明の一実施形態に係る積層セラミ
ックコンデンサの一部破断断面図である。

【図２】図２は図１のII−II線に沿った断面図であ
る。

【図３】図３（Ａ）は図２のIIIA−IIIA線に沿った断
面図、図３（Ｂ）は図２のIIIA−IIIA線に沿った断面に
相当する他の態様を示す断面図である。

【図４】図４（Ａ）および図４（Ｂ）は図２のIIIA−
IIIA線に沿った断面に相当する他の態様を示す断面図で
ある。

【図５】図５（Ａ）および図５（Ｂ）は図２のIIIA−
IIIA線に沿った断面に相当する他の態様を示す断面図で
ある。

【図６】図６（Ａ）および図６（Ｂ）は図２のIIIA−
IIIA線に沿った断面に相当する他の態様を示す断面図で
ある。

【符号の説明】

２… 積層セラミックコンデンサ（積層セラミック電子
部品）４… コンデンサ素体４ａ… 第１端面４ｂ… 第２断面６… 第１外部電極８… 第２外部電極１０… 誘電体層１２… 第１内部電極層１４… 第２内部電極層２０，２２… 途切れ部

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5E001 AB03 AC07 AF06 AH09 AJ01 AJ02 AJ03 5E082 AB03 BC36 EE17 FG26 FG54 JJ03 MM24 PP09

Claims

【特許請求の範囲】

【請求項１】誘電体層と内部電極層とが交互に複数配
置してある素子本体と、前記素子本体の端面に形成された少なくとも一対の外部
電極とを有する積層セラミック電子部品であって、前記各内部電極層が、前記一対の外部電極と接続されて
おり、かつ途切れ部により絶縁されていることを特徴と
する積層セラミック電子部品。
【請求項２】誘電体層と内部電極層とが交互に複数配
置してある素子本体と、前記素子本体の端面に形成された少なくとも一対の外部
電極とを有する積層セラミック電子部品であって、前記各内部電極層が、前記一対の外部電極のいずれか一
方の外部電極に接続される主パターン部と、この主パタ
ーン部に対して絶縁され、前記一対の外部電極のいずれ
か他方の外部電極に接続されるダミーパターン部とを有
することを特徴とする積層セラミック電子部品。
【請求項３】前記主パターン部とダミーパターン部と
が途切れ部により絶縁されていることを特徴とする請求
項２に記載の積層セラミック電子部品。
【請求項４】前記途切れ部の幅が１〜２００μｍであ
る請求項１または３に記載の積層セラミック電子部品。
【請求項５】前記途切れ部が、前記内部電極層の積層
方向に対して一層おきに異なる位置に形成してある請求
項１、３、４のいずれかに記載の積層セラミック電子部
品。
【請求項６】前記途切れ部が、前記内部電極層の積層
方向に対して一層おきに反対側の外部電極の近傍に形成
してある請求項５に記載の積層セラミック電子部品。
【請求項７】前記途切れ部が、前記外部電極が形成さ
れる素子本体の端面に対して略平行に延びるように形成
してある請求項１、３〜６のいずれかに記載の積層セラ
ミック電子部品。
【請求項８】前記ダミーパターン部の平均幅が５０μ
ｍ以上である請求項２〜７のいずれかに記載の積層セラ
ミック電子部品。
【請求項９】誘電体層と内部電極層とを交互に複数配
置して得られる焼成前素子本体を焼成して素子本体を得
る工程と、前記焼成後の素子本体の端面に少なくとも一対の外部電
極を形成する工程とを有する積層セラミック電子部品の
製造方法であって、前記各内部電極層が、前記一対の外部電極に接続されて
おり、かつ途切れ部により絶縁されていることを特徴と
する積層セラミック電子部品の製造方法。
【請求項１０】誘電体層と内部電極層とを交互に複数
配置して得られる焼成前素子本体を焼成して素子本体を
得る工程と、前記焼成後の素子本体の端面に少なくとも一対の外部電
極を形成する工程とを有する積層セラミック電子部品の
製造方法であって、前記各内部電極層が、前記一対の外部電極のいずれか一
方の外部電極に接続される主パターン部と、この主パタ
ーン部に対して絶縁され、前記一対の外部電極のいずれ
か他方の外部電極に接続されるダミーパターン部とを有
することを特徴とする積層セラミック電子部品の製造方
法。
【請求項１１】前記積層セラミック電子部品が積層セ
ラミックコンデンサである請求項９または１０に記載の
積層セラミック電子部品の製造方法。