JP2012151397A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】耐湿性を向上させ得るとともに、セラミック素体に対する固着力を向上させ得る外部電極を備える、積層セラミックコンデンサのような積層セラミック電子部品を提供する。
【解決手段】セラミック素体２の内部に配置される内部電極３，４は、端面１１，１２に露出する露出端１６，１９を有する。内部電極と電気的に接続されるようにして、端面上に配置された外部電極５，６は、露出端１６，１９を覆うが、側面９，１０には回り込まないようにして、端面上に配置された第１の導電部２０，２１と、第１の導電部を覆いながら、主面７，８および側面に回り込むようにして、端面上に配置された第２の導電部２６，２７とを含む。外部電極において、第１の導電部に隣接して、突起部２２〜２５が端面上に配置されることが、第２の導電部の形成時のセラミック素体の姿勢安定のために好ましい。
【選択図】図３

Description

この発明は、積層セラミック電子部品に関するもので、特に、積層セラミック電子部品に備える外部電極の構造に関するものである。

高性能ＬＳＩが搭載された回路基板の電源回路においては、電源ラインやグラウンドに存在するインピーダンスによって、電源ラインでの電圧変動が大きくなると、駆動する回路の動作が不安定になったり、電源回路を経由して回路間の干渉が起こったり、発振を起こしたりする。

そこで、上記の問題を解決するため、通常、電源ラインとグラウンドとの間には、デカップリングコンデンサが並列接続されている。デカップリングコンデンサは、電源ラインに寄生するノイズを除去するとともに、電源電圧変動時に負荷へ素早く電荷を供給し（クイックパワーサプライ）、回路の動作を安定化させる役割を果たす。後者のクイックパワーサプライのためには、ＬＳＩの近くにＥＳＬ（等価直列インダクタンス）の低いコンデンサを配置する必要があり、たとえば、ＬＳＩパッケージ上にＥＳＬの低い積層セラミックコンデンサが配置されることが多い。

ところで、近年の積層セラミックコンデンサの小型化、大容量化に伴って、積層セラミックコンデンサの内部電極は薄くなり、内部電極の積層枚数は増加する傾向にあり、積層セラミックコンデンサのＥＳＬおよびＥＳＲ（等価直列抵抗）は低下する傾向にある。このため、たとえば、ＬＳＩパッケージ上のコンデンサのＥＳＲが低くなりすぎた結果、ＬＳＩチップ自体が有する微小容量との間に生じる並列共振（反共振）の共振点におけるインピーダンスが高くなってしまう、という問題があった。

すなわち、静電容量（自己共振周波数）が異なる複数のデカップリングコンデンサが並列接続された電源回路においては、特定のコンデンサのＥＳＲが低下しすぎると、反共振の影響により、特定の周波数帯域でデカップリング機能が低下するという問題があった。

これを受けて、たとえば、特許文献１および特許文献２では、コンデンサの端子となる外部電極において、内部電極と電気的に接続される抵抗電極層を形成することにより、ＥＳＲを増加させることが提案されている。

特許文献１および特許文献２に記載の方法では、抵抗成分を含むペーストをセラミック素体に塗布することにより抵抗電極層が形成され、抵抗電極層を被覆するように外側電極層が形成されている。また、抵抗電極層は、セラミック素体の端面から、コーナー部を経て、隣接する側面にまで回り込むようにして形成されている。

しかし、抵抗電極層が側面に回り込む場合、抵抗電極層を被覆するために、外側電極層をさらに深く側面に回り込ませる必要がある。この場合、外側電極層の回り込み部先端から抵抗電極層の回り込み部先端までの距離が短くなってしまい、外側電極層の回り込み部先端とセラミック素体との間から入り込んだ水分が抵抗電極層に浸入しやすくなるという問題があった。

なお、同様の問題に遭遇するのは、上記のようなＥＳＲ増加対策が施された抵抗電極層を備えるコンデンサに限らない。すなわち、外部電極が少なくとも２層構造とされた積層セラミック電子部品であれば、上記のような問題に遭遇し得る。

ＷＯ２００６／０２２２５８再公表特許公報 ＷＯ２００８／０３５７２７再公表特許公報

そこで、この発明の目的は、上述したような問題を解決し得る、積層セラミック電子部品を提供しようとすることである。

この発明は、互いに対向する１対の主面、互いに対向する１対の側面、および互いに対向する１対の端面を有し、主面の延びる方向に延びかつ１対の主面を結ぶ方向に積層された複数のセラミック層からなる、セラミック素体と、セラミック素体の内部に配置され、端面に露出する露出端を与える引出し部を有する、内部電極と、内部電極と電気的に接続されるようにして、端面上に配置された、外部電極と、を備える、積層セラミック電子部品に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。

外部電極は、第１の導電部とそれを覆う第２の導電部とを含む。第１の導電部は、内部電極の引出し部の露出端を覆うようにして、かつ、セラミック素体の側面には回り込まないようにして、セラミック素体の端面上に配置される。第２の導電部は、第１の導電部を覆いながら、セラミック素体の主面および側面に回り込むようにして、セラミック素体の端面上に配置される。

この発明において、外部電極は、第１の導電部に対して所定の距離を隔てて隣接するようにして、セラミック素体の端面上に配置された突起部をさらに備え、第２の導電部は、第１の導電部および突起部を覆うように形成されることが好ましい。

上記好ましい実施態様の場合、１つの端面上において、１つの第１の導電部と、複数の突起部と、を有し、複数の突起部は、第１の導電部を中心として対称となる位置に配置されていることがより好ましい。

また、上記好ましい実施態様において、１対の端面を結ぶ方向で見て、突起部の厚みは、第１の導電部の厚みと同じかまたはそれ以上であることがより好ましい。

また、上記好ましい実施態様において、突起部は、第１の導電部と同じ材料から構成されることがより好ましい。この場合、セラミック素体の内部に配置され、端面に露出しかつ突起部によって覆われる露出端を有し、内部電極と同じ材料から構成される、ダミー電極をさらに備えることがより好ましい。

この発明において、典型的な実施態様では、第１の導電部を構成する材料は抵抗成分を有する。

また、この発明は、１対の側面を結ぶ方向に沿った端面の寸法が、１対の端面を結ぶ方向に沿った側面の寸法よりも長い、積層セラミック電子部品に対して有利に適用される。

また、この発明は、セラミック素体の積層方向に配列される複数の内部電極を備え、各内部電極は、引出し部と接続されかつ互いに対向する対向部を有し、引出し部の幅寸法は、対向部の幅寸法よりも短い、積層セラミック電子部品に対して有利に適用される。

この発明によれば、外部電極の第１の導電部がセラミック素体の側面に回り込むことがないため、第１の導電部の形成面積を小さくすることができる。また、外部電極の第２の導電部は、セラミック素体の端面だけでなく、主面および側面にも回り込む。これらのことから、第２の導電部の回り込み部先端から第１の導電部の端縁に至る距離を比較的長くとることができ、よって、第２の導電部の回り込み部先端とセラミック素体との間から入り込んだ水分の、第１の導電部への浸入を抑制することができる。

また、外部電極の第２の導電部は、上述のように、セラミック素体の端面だけでなく、主面および側面にも回り込んで形成されるため、セラミック素体に対する外部電極の固着力が向上する。

この発明において、セラミック素体の端面上に、突起部が第１の導電部に隣接して配置されると、当該端面をプレートや定盤に向けて押し付けたときのセラミック素体の姿勢を安定させることができる。すなわち、突起部が配置されない場合であって、第１の導電部が端面上に部分的に形成される場合、次のような不都合を招く可能性がある。

（１）第１の導電部形成後、セラミック素体の端面を粘着プレートなどに接着させて移し替えを行なおうとする場合、部分的に形成された第１の導電部が粘着プレートに当接すると、セラミック素体が傾いてしまう。

（２）第２の導電部をディップ法により形成する場合、部分的に形成された第１の導電部が定盤に押しつけられると、セラミック素体が傾いてしまう。

（３）上記（１）および（２）の場合、第２の導電部の塗布形状が悪化するおそれがある。

これに対して、セラミック素体の端面上に、突起部が第１の導電部に隣接して配置されていると、突起部によりセラミック素体の姿勢が安定するため、上記のような不都合を招かない。

特に、１つの端面上において、複数の突起部が、第１の導電部を中心として対称となる位置に配置されていたり、１対の端面を結ぶ方向で見て、突起部の厚みが、第１の導電部の厚みと同じかまたはそれ以上であったりすると、突起部による上記の効果がより顕著に発揮され得る。

この発明の第１の実施形態による積層セラミック電子部品としての積層セラミックコンデンサの外観を示す斜視図である。 図１に示した積層セラミックコンデンサの、セラミック素体の側面に平行な面に沿う断面図である。 図１に示した積層セラミックコンデンサの、セラミック素体の主面に平行な面に沿う断面図であり、（Ａ）は第１の内部電極が通る断面を示し、（Ｂ）は第２の内部電極が通る断面を示す。 図１に示した積層セラミックコンデンサに備えるセラミック素体に第１の導電部が形成された状態を示す端面図である。 図１に示した積層セラミックコンデンサに備えるセラミック素体に第１の導電部が形成された状態を示す平面図である。 図４および図５に示した突起部がない場合の問題点を説明するためのもので、（Ａ）はセラミック素体をホルダによって保持しながら粘着プレートまたは定盤のような水平載置面に当接させた状態を示し、（Ｂ）は水平載置面上のセラミック素体をホルダから解放した後の状態を示す。 この発明の第２の実施形態による積層セラミック電子部品としての積層セラミックコンデンサを示す、図３（Ｂ）に対応する図である。 この発明の第３の実施形態による積層セラミック電子部品としての積層セラミックコンデンサに備えるセラミック素体を示す、図４に対応する図である。 この発明の第４の実施形態による積層セラミック電子部品としての積層セラミックコンデンサに備えるセラミック素体を示す、図４に対応する図である。 この発明の第５の実施形態による積層セラミック電子部品としての積層セラミックコンデンサに備えるセラミック素体を示す、図４に対応する図である。 この発明の第６の実施形態による積層セラミック電子部品としての積層セラミックコンデンサに備えるセラミック素体を示す、図４に対応する図である。 この発明の第７の実施形態による積層セラミック電子部品としての積層セラミックコンデンサに備えるセラミック素体を示す、図４に対応する図である。 この発明の第８の実施形態による積層セラミック電子部品としての積層セラミックコンデンサを示す、図３に対応する図である。 この発明の第９の実施形態による積層セラミック電子部品としての積層セラミックコンデンサを示す、図１３に対応する図である。 この発明の第１０の実施形態による積層セラミック電子部品としての積層セラミックコンデンサを示す、図３に対応する図である。 この発明の第１１の実施形態による積層セラミック電子部品としての積層セラミックコンデンサの外観を示す斜視図である。 図１６に示した積層セラミックコンデンサの、セラミック素体の側面に平行な面に沿う断面図である。 図１６に示した積層セラミックコンデンサの、セラミック素体の主面に平行な面に沿う断面図であり、（Ａ）は第１の内部電極が通る断面を示し、（Ｂ）は第２の内部電極が通る断面を示し、（Ｃ）は外層ダミー電極が通る断面を示す。 この発明の第１２の実施形態による積層セラミックコンデンサを示す、図１８に対応する図である。

以下に、この発明を実施するための形態を説明するにあたり、積層セラミック電子部品として、積層セラミックコンデンサを例示する。

［第１の実施形態］
図１ないし図６は、この発明の第１の実施形態を説明するためのものである。第１の実施形態による積層セラミックコンデンサ１はＥＳＲ制御タイプのものである。積層セラミックコンデンサ１は、セラミック素体２と、セラミック素体２の内部に配置された内部電極３および４と、セラミック素体２の外表面上に配置された外部電極５および６と、を備えている。以下、積層セラミックコンデンサ１の構造の詳細を、（１）セラミック素体、（２）内部電極、（３）外部電極に分けて説明し、その後、（４）製造方法について説明する。

（１）セラミック素体
図１ないし図５に示すように、セラミック素体２は、互いに対向する１対の主面７および８と、互いに対向する１対の側面９および１０と、互いに対向する１対の端面１１および１２とを有する、ほぼ直方体状をなしている。セラミック素体２は、コーナー部および稜部に丸みがつけられていることが好ましい。

セラミック素体２は、図２に示すように、主面７および８の方向に延びかつ１対の主面７および８を結ぶ方向に積層された複数のセラミック層１３からなる積層構造を有する。セラミック層１３の各厚みは０．５〜１０μｍであることが好ましい。セラミック層１３を構成するセラミック材料としては、たとえば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などを主成分とする誘電体セラミックを用いることができる。また、これらの主成分に、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類元素化合物などの副成分を添加したものを用いてもよい。

セラミック素体２は、１対の側面９および１０を結ぶ方向に沿った端面１１および１２の各寸法Ｗは、１対の端面１１および１２を結ぶ方向に沿った側面９および１０の各寸法Ｌよりも長い、いわゆるＬＷ逆転タイプである。このようなＬＷ逆転タイプでは、内部電極３および４の長さを短く、かつ幅を広くすることができるため、積層セラミックコンデンサ１のＥＳＬを低くすることができる。上記寸法Ｗは、上記寸法Ｌの１．５〜２．５倍とされることが好ましい。

上述のようなＬＷ逆転タイプのものでは、セラミック素体２の傾きが起こりやすくなるため、後述する突起部の存在意義が大きくなる。

（２）内部電極
内部電極は、図３（Ａ）に示した複数の第１の内部電極３および図３（Ｂ）に示した複数の第２の内部電極４を備える。複数の第１の内部電極３および複数の第２の内部電極４は、セラミック素体２の積層方向に交互に配列される。

第１の内部電極３は、これと隣り合う第２の内部電極４に対向する対向部１４と、対向部１４から第１の端面１１に引出された引出し部１５とを有する。引出し部１５は、端面１１に露出する露出端１６を与える。他方、第２の内部電極４は、これと隣り合う第１の内部電極３に対向する対向部１７と、対向部１７から第２の端面１２に引出された引出し部１８とを有する。引出し部１８は、端面１２に露出する露出端１９を与える。

引出し部１５および１８の各々の幅寸法は、対向部１４および１７の各々の幅寸法よりも短いことが好ましい。これにより、露出端１６および１９が、それぞれ、外部電極５および６の後述する第１の導電部によって、確実に覆われやすくなり、信頼性が確保される。また、上記の寸法関係を有することにより、電流経路がより狭くすることが容易になり、これによって、コンデンサのＥＳＲを高めることが可能となる。

内部電極３および４を構成する導電材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。

また、内部電極３および４の各厚みは、０．３〜２．０μｍであることが好ましい。

（３）外部電極
外部電極５および６は、ともに、第１の導電部、突起部、第２の導電部、および第３の導電部を含む。以下、各々について説明する。

（３）−１．第１の導電部
図３ないし図５に示すように、第１の導電部２０および２１は、それぞれ、内部電極３および４の引出し部１５および１８の露出端１６および１９を覆うようにして、セラミック素体２の端面１１および１２上に配置される。第１の導電部２０および２１は、主面７および８には回りこむようにして帯状に形成されるが、側面９および１０には回り込まないようにされる。

第１の導電部２０および２１の各々は、１対の側面９および１０を結ぶ方向に沿った寸法Ｗに対して、１／２Ｗ以下の幅寸法を取り得る。また、第１の導電部２０および２１は、１対の側面９および１０を結ぶ方向に関して、それぞれ、端面１１および１２の中央を通るように配置され得る。特に、このような第１の導電部２０および２１の配置は、セラミック素体２の傾きを起こりやすくするため、後で詳述する突起部の存在意義が大きくなる。第１の導電部２０および２１の各厚みは、５〜１００μｍであることが好ましい。

この実施形態では、第１の導電部２０および２１は抵抗成分を含む。これにより、積層セラミックコンデンサ１が与える容量に対して抵抗要素が直列に入ることになり、積層セラミックコンデンサ１のＥＳＲを高くすることができる。積層セラミックコンデンサ１のＥＳＲとしては、１０ｍΩ〜１５００ｍΩであることが好ましく、１００ｍΩ〜１０００ｍΩであることがさらに好ましい。また、第１の導電部２０および２１の比抵抗は、０．００１〜１．０Ω・ｃｍであることが好ましく、０．００５〜０．１Ω・ｃｍであることがさらに好ましい。

上記抵抗成分とは、一般的な外部端子電極に含まれる金属やガラスを除く比抵抗の比較的高い成分を指し、具体的には、ガラスを除く金属酸化物である。ここで、金属酸化物としては、たとえば、Ｉｎ−Ｓｎ複合酸化物（ＩＴＯ）、Ｌａ−Ｃｕ複合酸化物、Ｓｒ−Ｆｅ複合酸化物、Ｃａ−Ｓｒ−Ｒｕ複合酸化物などの複合酸化物が有利に用いられる。これらの複合酸化物は、Ｎｉとの反応性が良好であるため、これらの複合酸化物を用いる場合は、前述した内部電極３および４のための導電材料としてＮｉまたはＮｉ合金を用いることが好ましい。これによって、外部電極５および６、特に第１の導電部２０および２１と内部電極３および４との接続信頼性を高めることができる。

第１の導電層２０および２１には、抵抗成分の他に、ガラスが添加され得る。ここで、ガラスとしては、Ｂ−Ｓｉ系ガラス、Ｂ−Ｓｉ−Ｚｎ系ガラス、Ｂ−Ｓｉ−Ｚｎ−Ｂａ系ガラス、Ｂ−Ｓｉ−Ｚｎ−Ｂａ−Ｃａ−Ａｌ系ガラスなどを用いることができる。ガラスを添加する場合、抵抗成分とガラスとの体積割合は、３０：７０〜７０：３０の範囲であることが好ましい。

第１の導電層２０および２１には、さらに、Ｎｉ、Ｃｕ、Ｍｏ、Ｃｒ、Ｎｂなどの金属が添加されていてもよく、Ａｌ_２Ｏ_３、ＴｉＯ_２、ＺｒＯ_２、ＺｎＯなどの金属酸化物が添加されていてもよい。これらの物質は、第１の導電部２０および２１が与える比抵抗を調整する機能を有し、かつ、緻密性を調整する機能を有する。すなわち、上記金属を添加した場合は、比抵抗が下がり、上記金属酸化物を添加した場合は、比抵抗が上がる。また、Ｎｉ、Ｃｕ、Ａｌ_２Ｏ_３およびＴｉＯ_２は、第１の導電部２０および２１の緻密化を促進し、他方、Ｍｏ、Ｃｒ、Ｎｂ、ＺｒＯ_２およびＺｎＯは、第１の導電部２０および２１の緻密化を抑制する。なお、緻密化抑制というのは、第１の導電部２０および２１の過焼結によるブリスタ発生を防止するという意味合いがある。

図示しないが、１つの端面について、複数の第１の導電部が形成されてもよい。

（３）−２．突起部
図３および図４に示すように、突起部２２および２３ならびに突起部２４および２５が、それぞれ、第１の導電部２０および２１に対して所定の距離を隔てて隣接するようにして、端面１１および１２上に配置される。突起２２〜２５は、後で詳述する第２の導電部の形成時に、セラミック素体２が傾くのを防止するように作用する。突起部２２〜２５は、主面７および８上に回り込むようにして帯状に形成されている。突起部２２〜２５の各々は、１対の側面９および１０を結ぶ方向に沿った寸法Ｗに対して、１／４Ｗ以下の幅寸法を取り得る。

この実施形態では、一方の端面１１について、２つの突起部２２および２３が、第１の導電部２０を間に挟むようにして配置され、また、他方の端面１２について、２つの突起部２４および２５が、第１の導電部２１を間に挟むようにして配置される。これによって、セラミック素体２が傾くのを防止する効果が高められる。

また、２つの突起部２２および２３は、第１の導電部２０を中心として対称となる位置に配置される。同様に、２つの突起部２４および２５は、第１の導電部２１を中心として対称となる位置に配置される。ここで、第１の導電部２０と突起部２２および２３との間の各距離は互いに実質的に等しく、また、第１の導電部２１と突起部２４および２５との間の各距離は互いに実質的に等しい。これによって、セラミック素体２が傾くのを防止する効果がより高められる。

突起部２２〜２５は、第１の導電部２０および２１と同じ材料で構成されることが好ましい。これにより、第１の導電部２０および２１の形成と同時に、突起部２２〜２５を形成することが可能となる。なお、突起部２２〜２５は、第１の導電部２０および２１とは異なる材料で構成されていても構わない。たとえば、セラミック材料とガラス成分とを混合したものなどで構成されてもよい。

１対の端面１１および１２を結ぶ方向で見て、突起部２２〜２５の各厚みは、５〜１００μｍであることが好ましいが、突起部２２および２３の各厚みは、第１の導電部２０の厚みと実質的に同じかまたはそれ以上であることが好ましく、また、突起部２４および２５の各厚みは、第１の導電部２１の厚みと実質的に同じかまたはそれ以上であることが好ましい。このことは、セラミック素体２の傾きをより効果的に防止することに貢献する。

なお、１対の側面９および１０を結ぶ方向で見て、突起部２２および２３の各幅は、第１の導電部２０の幅と実質的に同じかそれ以下であることが好ましく、同様に、突起部２４および２５の各幅は、第１の導電部２１の幅と実質的に同じかそれ以下であることが好ましい。なお、突起部２２および２３の各幅が第１の導電部２０の幅と実質的に同じであると、突起部２２および２３の各厚みと第１の導電部２０の厚みとを揃えやすくなり、また、突起部２４および２５の各幅が第１の導電部２１の幅と実質的に同じであると、突起部２４および２５の各厚みと第１の導電部２１の厚みとを揃えやすくなる。

なお、１つの端面上において、３つ以上の突起部が形成されても、単に１つの突起部が形成されてもよい。

（３）−３．第２の導電部
第２の導電部２６は、第１の導電部２０ならびに突起部２２および２３を覆うようにして、端面１１上に形成され、同様に、第２の導電部２７は、第１の導電部２１ならびに突起部２４および２５を覆うようにして、端面１２上に形成される。また、これら第２の導電部２６および２７は、主面７および８ならびに側面９および１０に回り込むようにして形成されている。

第２の導電部２６および２７は、耐湿性を向上させるように作用する。特に、第１の導電部２０および２１が金属酸化物やガラス成分を主成分とする場合、第１の導電部２０および２１はポーラスになりやすいため、第２の導電部２６および２７の重要性はより高くなる。

後述するように、めっきにより第３の導電部を形成する場合、第２の導電部２６および２７は、めっき付き性を向上させるように作用する。

第２の導電部２６および２７に含まれる導電材料としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。また、第２の導電部２６および２７には、ガラス成分が添加されていることが好ましい。ガラス成分としては、第１の導電部２０および２１に含まれ得るガラスと同一または主成分が同じものを用いることが好ましい。

第２の導電部２６および２７を構成する材料と第１の導電部２０および２１を構成する材料ならびに突起部２２〜２５を構成する材料とは、互いに異なることが好ましい。これによって、第１の導電部２０および２１と第２の導電部２６および２７とで、互いに異なる作用を分担させることができる。

第２の導電部２６および２７の各厚みは、５〜１００μｍであることが好ましい。

（３）−４．第３の導電部
図２および図３に示すように、第３の導電部２８および２９が、必要に応じて、それぞれ、第２の導電部２６および２７を覆うように、めっきにより形成される。

積層セラミックコンデンサ１がはんだを用いて実装される場合には、第３の導電部２８および２９は、Ｎｉめっき膜およびその上のＳｎめっき膜からなる２層構造とされることが好ましい。積層セラミックコンデンサ１が導電性接着剤やワイヤボンディングを用いて実装される場合には、第３の導電部２８および２９は、Ｎｉめっき膜およびその上のＡｕめっき膜からなる２層構造とされることが好ましい。積層セラミックコンデンサ１が樹脂基板中に埋め込まれる場合には、第３の導電部２８および２９は、少なくとも最外層がＣｕめっき膜とされることが好ましい。

第３の導電部２８および２９は、上述したように２層構造である必要はなく、１層であっても、３層以上であってもよい。

第３の導電部２８および２９を構成するめっき膜の１層あたりの厚みは１〜１０μｍであることが好ましい。

第２の導電部２６および２７と第３の導電部２８および２９との各間に、応力緩和用の導電性樹脂層が形成されていてもよい。

（４）製造方法
積層セラミックコンデンサ１は、たとえば、次のようにして製造される。

（４）−１．
セラミック層１３となるべきセラミックグリーンシート、内部電極用導電性ペースト、および外部電極用導電性ペーストを準備する。セラミックグリーンシートならびに内部電極用および外部電極用の各導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。また、外部電極用導電性ペーストとして、第１の導電部２０および２１ならびに突起部２２〜２５のための導電性ペーストと、第２の導電部２６および２７のための導電性ペーストと、が用意される。

（４）−２．
セラミックグリーンシート上に、たとえばスクリーン印刷などにより所定のパターンで導電性ペーストを印刷し、内部電極パターンを形成する。

（４）−３．
内部電極パターンが印刷されていない外層用セラミックグリーンシートを所定枚数積層し、その上に内部電極パターンが印刷されたセラミックグリーンシートを順次積層し、その上に外層用セラミックグリーンシートを所定枚数積層し、マザー積層体を作製する。

（４）−４．
マザー積層体を静水圧プレスなどの手段により積層方向にプレスする。

（４）−５．
マザー積層体を所定のサイズにカットし、生のセラミック素体を切り出す。このとき、バレル研磨などにより、生のセラミック素体のコーナー部や稜部に丸みを付けてもよい。

（４）−６．
生のセラミック素体を焼成する。これによって、図示したセラミック素体２が得られる。焼成温度は、セラミックや内部電極の材料にもよるが、９００〜１３００℃であることが好ましい。

（４）−７．
焼成後のセラミック素体２の両端面１１および１２に、第１の導電部２０および２１ならびに突起部２２〜２５の各々を形成するための導電性ペーストを塗布し、焼き付けることによって、第１の導電層２０および２１ならびに突起部２２〜２５を形成する。この場合、スリットにセラミック素体２を当接させ、スリットを介して導電性ペーストを通過させて帯状に塗布するスリット法を採用することができる。これにより、第１の導電部２０と突起部２２および２３とを同時に、また、第１の導電部２１と突起部２４および２５とを同時に、それぞれ形成することができる。焼き付け温度は、７００〜９００℃であることが好ましい。また、焼き付け時の雰囲気としては、大気またはＮ_２などの雰囲気が使い分けられる。

（４）−８．
第１の導電部２０および２１上に第２の導電部２６および２７のための導電性ペーストを塗布し、焼き付けることによって、第２の導電部２６および２７を形成する。この場合、ペーストが敷かれた定盤にセラミック素体２を当接させ、セラミック素体２を引き上げるディップ法を採用することができる。焼き付け温度は、７００〜９００℃の範囲であって、上述した第１の導電部２０および２１ならびに突起部２２〜２５の焼き付け温度よりも低い温度であることが好ましい。焼き付け時の雰囲気としては、大気またはＮ_２などの雰囲気が使い分けられる。

なお、上述のように、定盤にセラミック素体２を当接させるとき、第１の導電部２０および２１だけでなく、突起部２２〜２５も定盤に当接するため、セラミック素体２が傾くことを防止することができる。このことについては、図６を参照して後述する。

（４）−９．
必要に応じて、第２の導電部２６および２７上に、めっきにより第３の導電部２８および２９を形成する。

以上のようにして、積層セラミックコンデンサ１が完成される。

次に、図６を参照して、突起部２２〜２５がない場合の問題点について説明する。

図６（Ａ）には、セラミック素体２が、ホルダ３１によって保持されている状態が示されている。ホルダ３１は、弾性体部３２を内側に設けた剛体部３３を有していて、弾性体部３２をセラミック素体２に圧接させながら、剛体部３３によって挟むことによって、セラミック素体２を保持している。図示したセラミック素体２には、第１の導電部２０および２１が形成されているが、突起部が形成されていない。

図６（Ａ）に示すように、セラミック素体２をホルダ３１によって保持しながら粘着プレートや定盤のような水平載置面３４に当接させた後、同（Ｂ）に示すように、水平載置面３４上のセラミック素体２をホルダ３１から解放すると、セラミック素体２には突起部がないため、その姿勢が安定せず、セラミック素体２が傾いてしまう。

このようにセラミック素体２が傾いてしまうと、たとえば上記「（４）−８」の工程において、第２の導電部２６および２７のための導電性ペーストの塗布形状が悪化するおそれがある。これに対して、セラミック素体２に、突起部２２〜２５が第１の導電部２０および２１に隣接して配置されていると、突起部２２〜２５によりセラミック素体２の姿勢が安定するため、上記のような不都合を招かないようにすることができる。

［第２の実施形態］
この発明の第２の実施形態が図７に示されている。図７は、図３（Ｂ）に対応する図である。図７において、図３（Ｂ）に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図７に示した積層セラミックコンデンサ１ａでは、突起部２２ａ〜２５ａが、端面１１および１２上だけでなく、少なくとも側面９および１０上にまで回りこむように形成されている。図示しないが、突起部２２ａ〜２５ａは、主面７および８上にまで回りこむように形成されてもよい。

上記のような構成によれば、突起部２２ａ〜２５ａに水分がより浸入しやすい状況がもたらされるが、たとえ突起部２２ａ〜２５ａに水分が浸入しても、それらの下には、内部電極３および４の露出端１６および１９が存在しないので、深刻な問題となることはない。

［第３の実施形態］
この発明の第３の実施形態が図８に示されている。図８は、図４に対応する図である。図８において、図４に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図８に示したセラミック素体２では、第１の導電部２０ｂならびに突起部２２ｂおよび２３ｂが端面１１上にのみ形成されている。図８に示したセラミック素体２の背面側すなわち端面１２上にある第１の導電部および突起部についても、図示しないが、端面１２上にのみ形成されている。

このような構成によれば、外部電極のＴ方向（図１および図２参照）の厚みを抑えることができるため、積層セラミック電子部品を低背化することができる。

［第４の実施形態］
この発明の第４の実施形態が図９に示されている。図９は、図４に対応する図である。図９において、図４に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図９に示したセラミック素体２では、端面１１上において、突起部３６が片側に１つのみ配置されている。図９に示したセラミック素体２の背面側すなわち端面１２上にある第１の導電部および突起部については、図示しないが、同様の形態であっても、異なる形態とされてもよい。

図９に示すような形態は、第１の導電部３７が比較的広い面積で、かつ、Ｗ方向（図１および図３参照）に偏って配置される局面において採用され得る。

［第５の実施形態］
この発明の第５の実施形態が図１０に示されている。図１０は、図４に対応する図である。図１０において、図４に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１０に示したセラミック素体２では、端面１１上において、突起部３８が枠状に配置され、突起部３８に囲まれるように第１の導電部３９が配置されている。図１０に示したセラミック素体２の背面側すなわち端面１２上にある第１の導電部および突起部については、図示しないが、同様の形態であっても、異なる形態とされてもよい。

［第６の実施形態］
この発明の第６の実施形態が図１１に示されている。図１１は、図４に対応する図である。図１１において、図４に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１１に示したセラミック素体２では、第１の導電部４０が端面１１の中央に配置されながら、４つの突起部４１〜４４が端面１１の４隅付近に配置されている。図１１に示したセラミック素体２の背面側すなわち端面１２上にある第１の導電部および突起部については、図示しないが、同様の形態であっても、異なる形態とされてもよい。

［第７の実施形態］
この発明の第７の実施形態が図１２に示されている。図１２は、図４に対応する図である。図１２において、図４に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１２に示したセラミック素体２では、第１の導電部４５が端面１１の中央に配置されながら、２つの突起部４６および４７が端面１１の対角位置に配置されている。図１２に示したセラミック素体２の背面側すなわち端面１２上にある第１の導電部および突起部については、図示しないが、同様の形態であっても、異なる形態とされてもよい。

［第８の実施形態］
この発明の第８の実施形態が図１３に示されている。図１３は、図３に対応する図である。図１３において、図３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１３に示した積層セラミックコンデンサ１ｃは、図３に示した積層セラミックコンデンサ１から突起部２２〜２５を取り除いた構造を有する。

［第９の実施形態］
この発明の第９の実施形態が図１４に示されている。図１４は、図１３に対応する図である。図１４において、図１３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１４に示した積層セラミックコンデンサ１ｄは、簡単に言えば、図３に示した積層セラミックコンデンサ１にダミー電極５４および５５を付加した構造を有する。

ダミー電極５４および５５は、セラミック素体２の端面１１または１２に露出するようにして配置される。ダミー電極５４および５５は、内部電極３および４と同じ材料により構成され得る。

ダミー電極５４および５５は、それぞれ、第１の導電部２０および２１と接続される。このようにして、ダミー電極５４および５５は、セラミック素体２に対する第１の導電部２０および２１の固着力を向上させ、応じて、外部電極５および６の固着力を向上させるように機能する。よって、ダミー電極５４および５５は、積層セラミックコンデンサ１ｄの電気的特性の発現に実質的には寄与しない。

ダミー電極５４および５５は、内部電極３および４の引出し部１５および１８の各々と同じ幅寸法（Ｗ方向に沿った寸法）を有することが好ましい。また、これらのダミー電極５４および５５の露出端は、端面１１および１２において、それぞれ、内部電極３および４の露出端１６および１９とＴ方向（図１および図２参照）に沿って整列されることが好ましい。

［第１０の実施形態］
この発明の第１０の実施形態が図１５に示されている。図１５は、図３に対応する図である。図１５において、図３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１５に示した積層セラミックコンデンサ１ｅは、簡単に言えば、図３に示した積層セラミックコンデンサ１にダミー電極４８〜５３を付加した構造を有する。

ダミー電極４８〜５３は、セラミック素体２の端面１１または１２に露出するようにして配置される。ダミー電極４８〜５３は、内部電極３および４と同じ材料により構成され得る。

ダミー電極４８〜５３のうち、ダミー電極４８および４９は、それぞれ、第１の導電部２０および２１と接続され、ダミー電極５０〜５３は、それぞれ、突起部２２〜２５と接続される。このようにして、ダミー電極４８〜５３は、セラミック素体２に対する第１の導電部２０および２１ならびに突起部２２〜２５の固着力を向上させ、応じて、外部電極５および６の固着力を向上させるように機能する。よって、ダミー電極４８〜５３は、積層セラミックコンデンサ１ｅの電気的特性の発現に実質的には寄与しない。

第１の導電部２０および２１にそれぞれ接続されるダミー電極４８および４９は、内部電極３および４の引出し部１５および１８の各々と同じ幅寸法（Ｗ方向に沿った寸法）を有することが好ましい。また、これらのダミー電極４８および４９の露出端は、端面１１および１２において、それぞれ、内部電極３および４の露出端１６および１９とＴ方向（図１および図２参照）に沿って整列されることが好ましい。

突起部２２〜２５にそれぞれ接続されるダミー電極５０〜５３の露出部についても、端面１１および１２おいて、Ｔ方向に沿って整列されることが好ましい。

［第１１の実施形態］
図１６ないし図１８は、この発明の第１１の実施形態を説明するためのものである。第１１の実施形態による積層セラミックコンデンサ６１は導電性接着剤対応のものである。積層セラミックコンデンサ６１は、セラミック素体６２と、セラミック素体６２の内部に配置された内部電極６３および６４と、セラミック素体６２の外表面上に配置された外部電極６５および６６と、を備えている。以下、積層セラミックコンデンサ６１の構造の詳細を、（１）セラミック素体、（２）内部電極、（３）外部電極に分けて説明する。

（１）セラミック素体
図１６ないし図１８に示すように、セラミック素体６２は、互いに対向する１対の主面６７および６８と、互いに対向する１対の側面６９および７０と、互いに対向する１対の端面７１および７２とを有する、ほぼ直方体状をなしている。セラミック素体６２は、コーナー部および稜部に丸みがつけられていることが好ましい。

セラミック素体６２は、図１７に示すように、主面６７および６８の方向に延びかつ１対の主面６７および６８を結ぶ方向に積層された複数のセラミック層７３からなる積層構造を有する。セラミック層７３の各厚みおよび材料については、前述した第１の実施形態の場合と同様とすることができる。

セラミック素体６２は、１対の側面６９および７０を結ぶ方向に沿った端面７１および７２の各寸法Ｗは、１対の端面７１および７２を結ぶ方向に沿った側面６９および７０の各寸法Ｌよりも短い。

（２）内部電極
内部電極は、図１８（Ａ）に示した複数の第１の内部電極６３および図１８（Ｂ）に示した複数の第２の内部電極６４を備える。複数の第１の内部電極６３および複数の第２の内部電極６４は、セラミック素体６２の積層方向に交互に配列される。

第１の内部電極６３は、これと隣り合う第２の内部電極６４に対向する対向部７４と、対向部７４から第１の端面７１に引出された引出し部７５とを有する。引出し部７５は、端面７１に露出する露出端７６を与える。他方、第２の内部電極６４は、これと隣り合う第１の内部電極６３に対向する対向部７７と、対向部７７から第２の端面７２に引出された引出し部７８とを有する。引出し部７８は、端面７２に露出する露出端７９を与える。

第１の実施形態の場合と同様の理由から、引出し部７５および７８の各々の幅寸法は、対向部７４および７７の各々の幅寸法よりも短いことが好ましい。

内部電極６３および６４の材料および各厚みについては、第１の実施形態の場合と同様とすることができる。

セラミック素体６２の内部には、上述した内部電極６３および６４に加えて、内部電極６３および６４と同じ材料からなる内層ダミー電極８０および８１ならびに外層ダミー電極８２および８３が配置されている。内層ダミー電極８０および外層ダミー電極８２は、第１の端面７１に露出し、内層ダミー電極８１および外層ダミー電極８３は、第２の端面７２に露出するように形成される。

内層ダミー電極８０および８１ならびに外層ダミー電極８２および８３の各々の露出端の幅寸法（Ｗ方向に沿った寸法）は、内部電極６３および６４の各々の引出し部７５および７８の露出端７６および７９の幅寸法と同じであることが好ましい。また、内部電極６３の露出端７６と、内層ダミー電極８０の露出端と、外層ダミー電極８２の露出端とは、端面７１においてＴ方向に沿って整列していることが好ましい。同様に、内部電極６４の露出端７９と、内層ダミー電極８１の露出端と、外層ダミー電極８３の露出端とは、端面７２においてＴ方向に沿って整列していることが好ましい。

外層ダミー電極８２および８３は、それぞれ、端面７１および７２に引き出される幅狭部８４および８５と、幅狭部８４および８５に接続される幅広部８６および８７とを有する。外層ダミー電極８２および８３は、同一面内において、幅広部８６および８７同士が対向するように配置されている。外層ダミー電極８２および８３の幅広部８６および８７は、外部電極６５および６６の、主面６７および６８ならびに側面６９および７０への回り込み部の先端と、最外層の内部電極６３および６４との間に集中する電界を緩和するシールドの効果を有する。

（３）外部電極
外部電極６５および６６は、ともに、第１の導電部および第２の導電部を含む。以下、各々について説明する。

（３）−１．第１の導電部
図１７および図１８に示すように、第１の導電部８８および８９は、それぞれ、内部電極６３および６４の露出端７６および７９を覆うようにして、かつ、内層ダミー電極８０および８１の露出端ならびに外層ダミー電極８２および８３の露出端を覆うようにして、セラミック素体６２の端面７１および７２上に配置される。第１の導電部８８および８９は、主面６７および６８にも、側面６９および７０にも回り込まないようにされる。

第１の導電部８８および８９の材料としては、Ｃｕ、Ｎｉなどの卑金属を用いることができる。また、第１の導電部８８および８９は、ガラス成分を含み得る。また、第１の導電部８８および８９は、直接めっきにより形成されていてもよい。この場合、第１の導電部８８および８９には、ガラス成分が含まれないことが多い。

（３）−２．第２の導電部
第２の導電部９０および９１は、それぞれ、第１の導電部８８および８９を覆うようにして、端面７１および７２上に形成される。また、第２の導電部９０および９１は、主面６７および６８ならびに側面６９および７０に回り込むようにして形成されている。

第２の導電部９０および９１の材料としては、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ、Ａｕ、Ｐｔなどの貴金属を用いることができる。また、第２の導電部９０および９１は、ガラス成分を含み得る。

この実施形態による積層セラミックコンデンサ６１では、第２の導電部９０および９１が外部電極６５および６６の最外層を構成する。なぜなら、この積層セラミックコンデンサ６１は、導電性接着剤による実装に適用されるものであるためである。このような場合、外部電極６５および６６の最外層は、Ｓｎめっき膜によって形成されるのではなく、貴金属により構成されている。

［第１２の実施形態］
この発明の第１２の実施形態が図１９に示されている。図１９は、図１８に対応する図である。図１９において、図１８に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１９に示した積層セラミックコンデンサ６１ａは、簡単に言えば、図１８に示した積層セラミックコンデンサ６１に突起部９２〜９５を付加した構造を有する。また、突起部９２〜９５にそれぞれ対応して、突起部９２〜９５にそれぞれ接続される内層ダミー電極９６〜９９が付加されるとともに、外層ダミー電極８２ａおよび８３ａには、引出し部１００〜１０３がさらに形成されている。内層ダミー電極９６〜９９は、内部電極６３および６４と同じ材料からなる。

より詳細には、突起部９２には、内層ダミー電極９６および引出し部１００が接続され、突起部９３には、内層ダミー電極９７および引出し部１０１が接続され、突起部９４には、内層ダミー電極９８および引出し部１０２が接続され、突起部９５には、内層ダミー電極９９および引出し部１０３が接続される。

図１９に示した構造は、第１の導電部８８および８９ならびに突起部９２〜９５を直接めっきにより形成する場合に有効である。

［他の実施形態］
この発明は、以上説明した積層セラミックコンデンサに限らず、他の積層セラミック電子部品にも適用することができる。たとえば、セラミック素体を圧電体セラミックで構成した場合は、圧電部品として機能する積層セラミック電子部品とすることができ、セラミック素体を半導体セラミックで構成した場合は、サーミスタとして機能する積層セラミック電子部品とすることができ、セラミック素体を磁性体セラミックで構成した場合は、インダクタとして機能する積層セラミック電子部品とすることができる。なお、インダクタの場合は、内部電極はコイル状の導体となる。

１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，６１，６１ａ 積層セラミックコンデンサ
２，６２ａ セラミック素体
３，４，６３，６４ 内部電極
５，６，６５，６６ 外部電極
７，８，６７，６８ 主面
９，１０，６９，７０ 側面
１１，１２，７１，７２ 端面
１３，７３ セラミック層
１４，１７，７４，７７ 対向部
１５，１８，７５，７８ 引出し部
１６，１９，７６，７９ 露出端
２０，２０ｂ、２１，３７，３９，４０，４５，８８，８９ 第１の導電部
２２〜２５，２２ａ〜２５ａ，２２ｂ，２３ｂ，３６，３８，４１〜４４，４６，４７，９２〜９５ 突起部
２６，２７，９０，９１ 第２の導電部
４８〜５３ ダミー電極

Claims (9)

1. 互いに対向する１対の主面、互いに対向する１対の側面、および互いに対向する１対の端面を有し、前記主面の延びる方向に延びかつ前記１対の主面を結ぶ方向に積層された複数のセラミック層からなる、セラミック素体と、
   前記セラミック素体の内部に配置され、前記端面に露出する露出端を与える引出し部を有する、内部電極と、
   前記内部電極と電気的に接続されるようにして、前記端面上に配置された、外部電極と、
   を備え、
   前記外部電極は、
   前記引出し部の前記露出端を覆うようにして、かつ、前記側面には回り込まないようにして、前記端面上に配置された第１の導電部と、
   前記第１の導電部を覆うようにして、かつ、前記主面および前記側面に回り込むようにして、前記端面上に配置された第２の導電部と、
   を含む、
   積層セラミック電子部品。
2. 前記外部電極は、前記第１の導電部に対して所定の距離を隔てて隣接するようにして、前記端面上に配置された突起部をさらに備え、
   前記第２の導電部は、前記第１の導電部および前記突起部を覆う、
   請求項１に記載の積層セラミック電子部品。
3. １つの前記端面上において、１つの前記第１の導電部と、複数の前記突起部と、を有し、複数の前記突起部は、前記第１の導電部を中心として対称となる位置に配置されている、
   請求項２に記載の積層セラミック電子部品。
4. 前記１対の端面を結ぶ方向で見て、前記突起部の厚みは、前記第１の導電部の厚みと同じかまたはそれ以上である、請求項２または３に記載の積層セラミック電子部品。
5. 前記突起部は、前記第１の導電部と同じ材料から構成される、請求項２ないし４のいずれかに記載の積層セラミック電子部品。
6. 前記セラミック素体の内部に配置され、前記端面に露出しかつ前記突起部によって覆われる露出端を有し、前記内部電極と同じ材料から構成される、ダミー電極をさらに備える、請求項５に記載の積層セラミック電子部品。
7. 前記第１の導電部を構成する材料は抵抗成分を有する、請求項１ないし６のいずれかに記載の積層セラミック電子部品。
8. 前記１対の側面を結ぶ方向に沿った前記端面の寸法は、前記１対の端面を結ぶ方向に沿った前記側面の寸法よりも長い、請求項１ないし７のいずれかに記載の積層セラミック電子部品。
9. 前記セラミック素体の積層方向に配列される複数の前記内部電極を備え、各前記内部電極は、前記引出し部と接続されかつ互いに対向する対向部を有し、前記引出し部の幅寸法は、前記対向部の幅寸法よりも短い、請求項１ないし８のいずれかに記載の積層セラミック電子部品。

Images