CN102610387A - 层叠陶瓷电子部件 - Google Patents
层叠陶瓷电子部件 Download PDFInfo
- Publication number
- CN102610387A CN102610387A CN2012100087330A CN201210008733A CN102610387A CN 102610387 A CN102610387 A CN 102610387A CN 2012100087330 A CN2012100087330 A CN 2012100087330A CN 201210008733 A CN201210008733 A CN 201210008733A CN 102610387 A CN102610387 A CN 102610387A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- conductive part
- face
- main body
- jut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 166
- 239000000463 material Substances 0.000 claims description 24
- 230000033228 biological regulation Effects 0.000 claims description 7
- 239000003985 ceramic capacitor Substances 0.000 description 53
- 239000011521 glass Substances 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 9
- 239000004615 ingredient Substances 0.000 description 8
- 239000002131 composite material Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000005245 sintering Methods 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 4
- 238000000280 densification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 229910001252 Pd alloy Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 239000000806 elastomer Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910006776 Si—Zn Inorganic materials 0.000 description 1
- 229910003809 Sr-Fe Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 241000278713 Theora Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000007581 slurry coating method Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明提供一种具备能使耐湿性提高,并且能使对陶瓷主体的固着力提高的外部电极的、层叠陶瓷电容器那样的层叠陶瓷电子部件。配置于陶瓷主体(2)的内部的内部电极(3、4)具有在端面(11、12)露出的露出端(16、19)。按照与内部电极电连接的方式配置于端面上的外部电极(5、6)覆盖露出端(16、19),包括:按照不卷绕到侧面(9、10)的方式配置于端面上的第1导电部(20、21)、和覆盖第1导电部并且按照卷绕到主面(7、8)以及侧面的方式配置于端面上的第2导电部(26、27)。在外部电极中,突起部(22~25)与第1导电部相邻而配置于端面上,由于形成第2导电部时的陶瓷主体的姿态稳定,因此优选。
Description
技术领域
本发明涉及层叠陶瓷电子部件,尤其涉及层叠陶瓷电子部件所具备的外部电极的结构。
背景技术
在搭载有高性能LSI的电路基板的电源电路中,如果由于存在于电源线或接地中的阻抗而电源线中的电压变动变大,则进行驱动的电路的动作变得不稳定,或者经由电源电路而引起电路间的干扰,或者引起振荡。
因此,为了解决上述问题,通常在电源线与接地之间,并联连接去耦电容器。去耦电容器实现以下作用,即除去在电源线中寄生的噪声,并且在电源电压变动时向负载迅速地供给电荷(快速供电,quick powersupply),使电路的动作稳定化。为了实现后者的快速供电,需要在LSI的附近配置ESL(等效串联电感)较低的电容器,例如在LSI封装上配置ESL较低的层叠陶瓷电容器的情况较多。
然而,随着近年来的层叠陶瓷电容器的小型化、大容量化,存在层叠陶瓷电容器的内部电极变薄,内部电极的层叠枚数增加的倾向,还存在层叠陶瓷电容器的ESL以及ESR(等效串联电阻)降低的倾向。因此,例如存在以下问题,即LSI封装上的电容器的ESR变得过低,结果在与LSI芯片自身所具有的微小电容之间所产生的并联谐振(反谐振)的谐振点上的阻抗变高。
即,在静电电容(自谐振频率)不同的多个去耦电容器并联连接的电源电路中,如果特定的电容器的ESR降低过多,则存在由于反谐振的影响而在特定的频带中去耦功能降低的问题。
与此对应,例如在专利文献1以及专利文献2中,提出以下方案:通过在成为电容器的端子的外部电极中形成与内部电极电连接的电阻电极层来增加ESR。
在专利文献1以及专利文献2中记载的方法中,通过将包含电阻成分的浆料涂敷于陶瓷主体来形成电阻电极层,按照覆盖电阻电极层的方式形成外侧电极层。此外,电阻电极层按照从陶瓷主体的端面经由拐角部而卷绕(wrap around)到相邻的侧面为止的方式被形成。
但是,在电阻电极层卷绕到侧面的情况下,为了覆盖电阻电极层,需要使外侧电极层更深地卷绕到侧面。此时,存在如下问题,即从外侧电极层的卷绕部前端到电阻电极层的卷绕部前端为止的距离变短,从外侧电极层的卷绕部前端与陶瓷主体之间进入的水分容易浸入到电阻电极层。
另外,遭遇到同样的问题的情况,不限于具备实施了上述那样的ESR增加对策的电阻电极层的电容器。即如果为外部电极至少成为2层构造的层叠陶瓷电子部件,则可能遭遇到上述那样的问题。
专利文献1:WO2006/022258再公表专利公报
专利文献2:WO2008/035727再公表专利公报
发明内容
因此,本发明的目的在于,提供一种能够解决上述那样的问题的层叠陶瓷电子部件。
本发明用于层叠陶瓷电子部件,具备:陶瓷主体,其具有互相对置的1对主面、互相对置的1对侧面、以及互相对置的1对端面,由在主面的延伸方向上延伸且在连结1对主面的方向上层叠的多个陶瓷层构成;内部电极,其配置于陶瓷主体的内部,具有提供在端面露出的露出端的引出部;和外部电极,其按照与内部电极电连接的方式配置于端面上,为了解决上述的技术课题,特征在于具有以下那样的结构。
外部电极包括第1导电部和覆盖第1导电部的第2导电部。第1导电部按照覆盖内部电极的引出部的露出端并且不卷绕到陶瓷主体的侧面的方式配置于陶瓷主体的端面上。第2导电部按照覆盖第1导电部并且卷绕到陶瓷主体的主面以及侧面的方式配置于陶瓷主体的端面上。
在本发明中,优选外部电极还具备突起部,该突起部按照相对于第1导电部隔开规定的距离而相邻的方式配置于陶瓷主体的端面上,第2导电部按照覆盖第1导电部以及突起部的方式形成。
在上述优选的实施方式的情况下,更优选在一个端面上,具有一个第1导电部和多个突起部,多个突起部被配置于以第1导电部为中心而对称的位置。
此外,在上述优选的实施方式中,更优选从连结1对端面的方向观察,突起部的厚度与第1导电部的厚度相同或者在第1导电部的厚度以上。
此外,在上述的优选实施方式中,更优选突起部由与第1导电部相同的材料构成。在该情况下,更优选还具有伪电极(dummy electrode),该伪电极配置于陶瓷主体的内部,具有在端面露出并被突起部覆盖的露出端,由与内部电极相同的材料构成。
在本发明中,在典型的实施方式中,构成第1导电部的材料具有电阻成分。
此外,本发明有利地适用于沿着连结1对侧面的方向的端面的尺寸比沿着连结1对端面的方向的侧面的尺寸长的层叠陶瓷电子部件中。
此外,本发明有利地适用于如下层叠陶瓷电子部件中:具备在陶瓷主体的层叠方向上排列的多个内部电极,各内部电极具有与引出部相连接并互相对置的对置部,引出部的宽度尺寸比对置部的宽度尺寸短。
通过本发明,由于外部电极的第1导电部不会卷绕到陶瓷主体的侧面,因此能够减小第1导电部的形成面积。此外,外部电极的第2导电部不仅卷绕于陶瓷主体的端面,而且也卷绕到主面以及侧面。根据上述内容,能够使从第2导电部的卷绕部前端到第1导电部的端缘的距离比较长,由此能够抑制从第2导电部的卷绕部前端与陶瓷主体之间进入的水分向第1导电部浸入。
此外,如上所述,外部电极的第2导电部不仅卷绕于陶瓷主体的端面,而且也卷绕到主面以及侧面而形成,因此外部电极对陶瓷主体的固着力提高。
在本发明中,在陶瓷主体的端面上,如果突起部与第1导电部相邻而配置,则能够使将该端面朝向平板或平台按压时的陶瓷主体的姿态稳定。即在没有配置突起部的情况下,在第1导电部局部地形成于端面上的情况下,存在引起以下的不良情况的可能性。
(1)第1导电部形成后,使陶瓷主体的端面与粘合平板等粘接而想要进行移动的情况下,如果局部地形成的第1导电部与粘合平板相抵接,则陶瓷主体倾斜。
(2)在通过浸渍(dip)法形成第2导电部的情况下,如果局部地形成的第1导电部被按压到平台上,则陶瓷主体倾斜。
(3)在上述(1)以及(2)的情况下,存在第2导电部的涂敷形状劣化的危险。
与此相对,在陶瓷主体的端面上,如果突起部与第1导电部相邻而配置,则由于通过突起部而使陶瓷主体的姿态稳定,因此不会引起上述的不良情况。
尤其,在一个端面上,多个突起部配置于以第1导电部为中心而对称的位置,或者从连结1对端面的方向观察,突起部的厚度与第1导电部的厚度相同或者在第1导电部的厚度以上时,能够更显著地发挥突起部所产生的上述效果。
附图说明
图1是表示作为本发明的第1实施方式的层叠陶瓷电子部件的层叠陶瓷电容器的外观的立体图。
图2为图1所示的层叠陶瓷电容器的、沿着与陶瓷主体的侧面相平行的面的截面图。
图3为图1所示的层叠陶瓷电容器的、沿着与陶瓷主体的主面相平行的面的截面图,(A)表示第1内部电极所通过的截面,(B)表示第2内部电极所通过的截面。
图4为表示在图1所示的层叠陶瓷电容器所具备的陶瓷主体上形成了第1导电部的状态的端面图。
图5为表示在图1所示的层叠陶瓷电容器所具备的陶瓷主体上形成了第1导电部的状态的平面图。
图6为用于说明图4以及图5所示的没有突起部的情况的问题点的图,(A)表示通过支架(holder)保持陶瓷主体并且使陶瓷主体与粘合平板或者平台那样的水平载置面相抵接的状态,(B)表示将水平载置面上的陶瓷主体从支架上解放后的状态。
图7表示作为本发明的第2实施方式的层叠陶瓷电子部件的层叠陶瓷电容器,是与图3(B)相对应的图。
图8表示作为本发明的第3实施方式的层叠陶瓷电子部件的层叠陶瓷电容器中所具备的陶瓷主体,是与图4相对应的图。
图9表示作为本发明的第4实施方式的层叠陶瓷电子部件的层叠陶瓷电容器中所具备的陶瓷主体,是与图4相对应的图。
图10表示作为本发明的第5实施方式的层叠陶瓷电子部件的层叠陶瓷电容器中所具备的陶瓷主体,是与图4相对应的图。
图11表示作为本发明的第6实施方式的层叠陶瓷电子部件的层叠陶瓷电容器中所具备的陶瓷主体,是与图4相对应的图。
图12表示作为本发明的第7实施方式的层叠陶瓷电子部件的层叠陶瓷电容器中所具备的陶瓷主体,是与图4相对应的图。
图13表示作为本发明的第8实施方式的层叠陶瓷电子部件的层叠陶瓷电容器,是与图3相对应的图。
图14表示作为本发明的第9实施方式的层叠陶瓷电子部件的层叠陶瓷电容器,是与图13相对应的图。
图15表示作为本发明的第10实施方式的层叠陶瓷电子部件的层叠陶瓷电容器,是与图3相对应的图。
图16是表示作为本发明的第11实施方式的层叠陶瓷电子部件的层叠陶瓷电容器的外观的立体图。
图17是图16所示的层叠陶瓷电容器的、沿着与陶瓷主体的侧面相平行的面的截面图。
图18为图16所示的层叠陶瓷电容器的、沿着与陶瓷主体的主面相平行的面的截面图,(A)表示第1内部电极所通过的截面,(B)表示第2内部电极所通过的截面,(C)表示外层伪电极所通过的截面。
图19表示本发明的第12实施方式的层叠陶瓷电容器,是与图18相对应的图。
符号说明
1、1a、1b、1c、1d、1e、61、61a层叠陶瓷电容器
2、62a陶瓷主体
3、4、63、64内部电极
5、6、65、66外部电极
7、8、67、68主面
9、10、69、70侧面
11、12、71、72端面
13、73陶瓷层
14、17、74、77对置部
15、18、75、78引出部
16、19、76、79露出端
20、20b、21、37、39、40、45、88、89第1导电部
22~25、22a~25a、22b、23b、36、38、41~44、46、47、92~95突起部
26、27、90、91第2导电部
48~53伪电极
具体实施方式
以下,每当说明用于实施本发明的方式时,例示层叠陶瓷电容器作为层叠陶瓷电子部件。
第1实施方式
图1~图6是用于说明本发明的第1实施方式的图。第1实施方式的层叠陶瓷电容器1为ESR控制型。层叠陶瓷电容器1具备陶瓷主体2、配置于陶瓷主体2的内部的内部电极3以及4、配置于陶瓷主体2的外表面上的外部电极5以及6。以下,分为(1)陶瓷主体、(2)内部电极、(3)外部电极来说明层叠陶瓷电容器1的结构的详细内容,之后,对(4)制造方法进行说明。
(1)陶瓷主体
如图1~图5所示,陶瓷主体2构成具有互相对置的1对主面7以及8、互相对置的1对侧面9以及10、互相对置的1对端面11以及12的大致长方体状。优选陶瓷主体2在拐角部以及棱部带有圆形。
如图2所示,陶瓷主体2具有由在主面7以及8的方向上延伸并且在连结1对主面7以及8的方向上层叠的多个陶瓷层13构成的层叠结构。优选陶瓷层13的各厚度为0.5~10μm。作为构成陶瓷层13的陶瓷材料,能够采用例如以BaTiO3、CaTiO3、SrTiO3、CaZrO3等作为主成分的电介质陶瓷。此外,也可以采用在这些主成分中添加Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、稀土类元素化合物等副成分的物质。
陶瓷主体2为沿着连结1对侧面9以及10的方向的端面11以及12的各尺寸W比沿着连结1对端面11以及12的方向的侧面9以及10的各尺寸L还长的所谓LW逆转型。在这种LW逆转型中,由于能够缩短内部电极3以及4的长度,并且扩大宽度,因此能够降低层叠陶瓷电容器1的ESL。优选上述尺寸W成为上述尺寸L的1.5~2.5倍。
在上述那样的LW逆转型中,由于容易引起陶瓷主体2的倾斜,从而后述的突起部的存在意义变大。
(2)内部电极
内部电极具备图3(A)所示的多个第1内部电极3以及图3(B)所示的多个第2内部电极4。多个第1内部电极3以及多个第2内部电极4在陶瓷主体2的层叠方向上交替地排列。
第1内部电极3具有与第2内部电极4相对置的对置部14、和从对置部14引出到第1端面11的引出部15,其中该第2内部电极4与第1内部电极3相邻。引出部15提供露出到端面11的露出端16。另一方面,第2内部电极4具有与第1内部电极3相对置的对置部17、和从对置部17引出到第2端面12的引出部18,其中该第1内部电极3与第2内部电极4相邻。引出部18提供露出到端面12的露出端19。
优选引出部15以及18的各自的宽度尺寸比对置部14以及17的各自的宽度尺寸窄。由此,露出端16以及19容易分别被外部电极5以及6的后述的第1导电部可靠地覆盖,可靠性得到了确保。此外,通过具有上述的尺寸关系,容易使电流路径变得更窄,由此能够提高电容器的ESR。
作为构成内部电极3以及4的导电材料,例如能够采用Ni、Cu、Ag、Pd、Ag-Pd合金、Au等。
此外,优选内部电极3以及4的各厚度为0.3~2.0μm。
(3)外部电极
外部电极5以及6均包括第1导电部、突起部、第2导电部、以及第3导电部。以下,分别进行说明。
(3)-1.第1导电部
如图3~图5所示,第1导电部20以及21分别覆盖内部电极3以及4的引出部15以及18的露出端16以及19,并配置在陶瓷主体2的端面11以及12上。第1导电部20以及21按照卷绕到主面7以及8的方式形成为带状,但并不卷绕到侧面9以及10。
相对于沿着连结1对侧面9以及10的方向上的尺寸W,第1导电部20以及21分别可以取得1/2W以下的宽度尺寸。此外,关于连结1对侧面9以及10的方向,第1导电部20以及21可以配置为分别通过端面11以及12的中央。这种第1导电部20以及21的配置尤其容易引起陶瓷主体2的倾斜,因此在后面详述的突起部的存在意义变大。优选第1导电部20以及21的各厚度为5~100μm。
在本实施方式中,第1导电部20以及21包括电阻成分。由此,电阻要素相对于层叠陶瓷电容器1所提供的电容串联插入,从而能够提高层叠陶瓷电容器1的ESR。优选层叠陶瓷电容器1的ESR为10mΩ~1500mΩ,更优选为100mΩ~1000mΩ。此外,优选第1导电部20以及21的比电阻为0.001~1.0Ω·cm,更优选为0.005~0.1Ω·cm。
上述电阻成分是指除了一般的外部端子电极中所包含的金属和玻璃之外的、比电阻较高的成分,具体地为除了玻璃之外的金属氧化物。这里,作为金属氧化物,有利地利用例如In-Sn复合氧化物(ITO)、La-Cu复合氧化物、Sr-Fe复合氧化物、Ca-Sr-Ru复合氧化物等复合氧化物。由于这些复合氧化物与Ni的反应性良好,因此在采用这些复合氧化物的情况下,优选采用Ni或者Ni合金来作为用于上述的内部电极3以及4的导电材料。由此,能够提高外部电极5以及6、尤其是第1导电部20以及21与内部电极3以及4的连接可靠性。
第1导电部20以及21中,除了电阻成分之外,还能添加玻璃。在此,作为玻璃,能够采用B-Si系玻璃、B-Si-Zn系玻璃、B-Si-Zn-Ba系玻璃、B-Si-Zn-Ba-Ca-Al系玻璃等。在对玻璃进行添加的情况下,优选电阻成分与玻璃的体积比例处于30∶70~70∶30的范围。
第1导电部20以及21中,还可添加Ni、Cu、Mo、Cr、Nb等金属,也可添加Al2O3、TiO2、ZrO2、ZnO等金属氧化物。这些物质具有对第1导电部20以及21所提供的比电阻进行调整的功能,并且具有对致密性(compactness)进行调整的功能。即,在添加了上述金属的情况下,比电阻降低,在添加了上述金属氧化物的情况下,比电阻提高。此外,Ni、Cu、Al2O3以及TiO2促进第1导电部20以及21的致密化,另一方面,Mo、Cr、Nb、ZrO2以及ZnO抑制第1导电部20以及21的致密化。另外,所谓致密化抑制具有防止第1导电部20以及21的过烧结所引起的气泡(blister)产生的含意。
虽然没有图示,但针对一个端面也可形成多个第1导电部。
(3)-2.突起部
如图3以及图4所示,突起部22以及23和突起部24以及25分别按照相对于第1导电部20以及21隔开规定的距离而相邻的方式,配置于端面11以及12上。突起22~25按照在后面详述的第2导电部的形成时,防止陶瓷主体2倾斜的方式发挥作用。突起部22~25按照卷绕到主面7以及8上的方式形成为带状。相对于沿着连结1对侧面9以及10的方向上的尺寸W,突起部22~25分别可以取得1/4W以下的宽度尺寸。
在本实施方式中,针对一个端面11,两个突起部22以及23按照将第1导电部20夹在中间的方式而配置,此外,针对另一个端面12,两个突起部24以及25按照将第1导电部21夹在中间的方式而配置。由此,能够提高防止陶瓷主体2倾斜的效果。
此外,两个突起部22以及23被配置于以第1导电部20为中心而对称的位置。同样地,两个突起部24以及25被配置于以第1导电部21为中心而对称的位置。在此,第1导电部20与突起部22以及23之间的各距离实质上彼此相等,此外,第1导电部21与突起部24以及25之间的各距离实质上彼此相等。由此,能够更加提高防止陶瓷主体2倾斜的效果。
优选突起部22~25由与第1导电部20以及21相同的材料构成。由此,能够在形成第1导电部20以及21的同时,形成突起部22~25。另外,突起部22~25也可以由与第1导电部20以及21不同的材料构成。例如,也可由将陶瓷材料与玻璃成分进行了混合后的材料等构成。
在连结1对端面11以及12的方向上观察,优选突起部22~25的各厚度为5~100μm,但优选突起部22以及23的各厚度与第1导电部20的厚度实质上相同或者在第1导电部20的厚度以上,此外,优选突起部24以及25的各厚度与第1导电部21的厚度实质上相同或者在第1导电部21的厚度以上。这一点有助于更有效地防止陶瓷主体2的倾斜。
另外,在连结1对侧面9以及10的方向上观察,优选突起部22以及23的各宽度与第1导电部20的宽度实质上相同或者在第1导电部20的宽度以下,同样地优选突起部24以及25的各宽度与第1导电部21的宽度实质上相同或者在第1导电部21的宽度以下。此外,如果突起部22以及23的各宽度与第1导电部20的宽度实质上相同,则容易使突起部22以及23的各厚度与第1导电部20的厚度一致,此外,如果突起部24以及25的各宽度与第1导电部21的宽度实质上相同,则容易使突起部24以及25的各厚度与第1导电部21的厚度一致。
此外,在一个端面上,也可以形成三个以上的突起部,还可以只形成一个突起部。
(3)-3.第2导电部
第2导电部26按照覆盖第1导电部20和突起部22以及23的方式形成于端面11上,同样,第2导电部27按照覆盖第1导电部21和突起部24以及25的方式形成于端面12上。此外,这些第2导电部26以及27按照卷绕到主面7以及8和侧面9以及10上的方式形成。
第2导电部26以及27按照使耐湿性提高的方式发挥作用。尤其,在第1导电部20以及21以金属氧化物或玻璃成分作为主成分的情况下,由于第1导电部20以及21容易变得多孔(porous),因此第2导电部26以及27的重要性变得更高。
如后所述,在通过镀敷而形成第3导电部的情况下,第2导电部26以及27按照提高镀敷贴附性的方式发挥作用。
作为第2导电部26以及27中所包含的导电材料,能够采用例如Cu、Ni、Ag、Pd、Ag-Pd合金、Au等。此外,优选在第2导电部26以及27中添加玻璃成分。作为玻璃成分,优选采用与在第1导电部20以及21中可能包含的玻璃相同或者主成分相同的材料。
优选构成第2导电部26以及27的材料、与构成第1导电部20以及21的材料和构成突起部22~25的材料互相不同。由此,能够由第1导电部20以及21和第2导电部26以及27来分担相互不同的作用。
优选第2导电部26以及27的各厚度为5~100μm。
(3)-4.第3导电部
如图2以及图3所示,第3导电部28以及29按照需要以分别覆盖第2导电部26以及27的方式通过镀敷而形成。
在层叠陶瓷电容器1采用焊锡而被安装的情况下,优选第3导电部28以及29成为由Ni镀敷膜以及Ni镀敷膜上的Sn镀敷膜构成的2层结构。在层叠陶瓷电容器1采用导电性胶粘剂或引线接合(wire bonding)而被安装的情况下,优选第3导电部28以及29成为由Ni镀敷膜以及Ni镀敷膜上的Au镀敷膜构成的2层结构。在层叠陶瓷电容器1被埋入到树脂基板中的情况下,优选第3导电部28以及29的至少最外层成为Cu镀敷膜。
第3导电部28以及29不需要如上述那样为2层结构,也可为1层,还可为3层以上。
优选构成第3导电部28以及29的镀敷膜的每1层的厚度为1~10μm。
也可在第2导电部26以及27与第3导电部28以及29各自之间,形成应力缓和用的导电性树脂层。
(4)制造方法
层叠陶瓷电容器1例如如下那样被制造。
(4)-1.
准备应成为陶瓷层13的陶瓷生片(green sheet)、内部电极用导电性浆料、以及外部电极用导电性浆料。陶瓷生片和内部电极用以及外部电极用的各导电性浆料中包含粘合剂以及溶剂,能采用公知的有机粘合剂或有机溶剂。此外,作为外部电极用导电性浆料,准备用于第1导电部20以及21和突起部22~25的导电性浆料、和用于第2导电部26以及27的导电性浆料。
(4)-2.
在陶瓷生片上通过例如丝网印刷等以规定的图案对导电性浆料进行印刷,形成内部电极图案。
(4)-3.
将没有印刷内部电极图案的外层用陶瓷生片层叠规定枚数,在其上依次层叠印刷了内部电极图案的陶瓷生片,并在其上层叠规定枚数的外层用陶瓷生片,来制作母层叠体。
(4)-4.
将母层叠体通过等静压(isostatic press)等方法在层叠方向上按压。
(4)-5.
将母层叠体切割为规定的尺寸,切割出未加工的陶瓷主体。此时,也可通过滚筒抛光(barrel polishing)等,使未加工的陶瓷主体的拐角部或棱部带有圆形。
(4)-6.
对未加工的陶瓷主体进行烧制。由此,得到图示的陶瓷主体2。烧制温度虽然也由陶瓷或内部电极的材料决定,但优选为900~1300℃。
(4)-7.
通过在烧制后的陶瓷主体2的两端面11以及12上对用于形成第1导电部20以及21和突起部22~25的每一个的导电性浆料进行涂敷并烧结,来形成第1导电层20以及21和突起部22~25。在该情况下,能够采用使陶瓷主体2与狭缝相抵接,使导电性浆料经由狭缝而通过,并涂敷为带状的狭缝法(slit method)。由此,能够同时形成第1导电部20、突起部22以及23,还能同时形成第1导电部21、突起部24以及25。优选烧结温度为700~900℃。此外,作为烧结时的气氛适当使用大气或者N2等气氛。
(4)-8.
通过在第1导电部20以及21上对用于第2导电部26以及27的导电性浆料进行涂敷并烧结,从而形成第2导电部26以及27。在这种情况下,能够采用使陶瓷主体2与铺上了浆料的平台相抵接,然后举起陶瓷主体2的浸渍法(dip method)。烧结温度处于700~900℃的范围,优选为比上述的第1导电部20以及21和突起部22~25的烧结温度低的温度。作为烧结时的气氛,适当使用大气或者N2等气氛。
另外,如上所述那样,在使陶瓷主体2与平台相抵接时,由于不仅第1导电部20以及21与平台相抵接,而且突起部22~25也与平台相抵接,因此能够防止陶瓷主体2倾斜。关于这一点,参照图6而后述。
(4)-9.
根据需要,在第2导电部26以及27上通过镀敷而形成第3导电部28以及29。
如以上那样,完成层叠陶瓷电容器1。
接下来,参照图6,对没有突起部22~25的情况下的问题点进行说明。
图6(A)中表示陶瓷主体2通过支架31而被保持的状态。支架31具有将弹性体部32设置于内侧的刚体部33,并使弹性体部32与陶瓷主体2相压接,同时通过刚体部33进行夹持来保持陶瓷主体2。在图示的陶瓷主体2上形成有第1导电部20以及21,但没有形成突起部。
如图6(A)所示,通过支架31保持陶瓷主体2,并且使陶瓷主体2抵接于粘合平板或平台那样的水平载置面34后,如该图(B)所示,将水平载置面34上的陶瓷主体2从支架31解放,由于陶瓷主体2没有突起部,因此该姿态不稳定,陶瓷主体2发生了倾斜。
如上那样陶瓷主体2倾斜时,在例如上述“(4)-8”的工序中,存在用于第2导电部26以及27的导电性浆料的涂敷形状劣化的可能性。与此相对,如果突起部22~25与第1导电部20以及21相邻地配置于陶瓷主体2,则通过突起部22~25而使陶瓷主体2的姿态稳定,因此能够使得不引起上述那样的不良情况。
第2实施方式
本发明的第2实施方式如图7所示。图7为与图3(B)相对应的图。在图7中,对与图3(B)中所示的要素相当的要素付与同样的参照符号,省略重复的说明。
在图7所示的层叠陶瓷电容器1a中,突起部22a~25a形成为不仅卷绕到端面11以及12上,而且至少卷绕到侧面9以及10上为止。虽然没有图示,但突起部22a~25a也可形成为卷绕到主面7以及8上为止。
根据上述那样的构成,虽造成水分更容易浸入到突起部22a~25a中的状况,但即使水分浸入到突起部22a~25a,由于在它们的下面不存在内部电极3以及4的露出端16以及19,因此没有严重的问题。
第3实施方式
本发明的第3实施方式在图8中表示。图8为与图4相对应的图。图8中,对与图4所示的要素相当的要素付与同样的参照符号,省略重复的说明。
在图8所示的陶瓷主体2中,第1导电部20b、突起部22b以及23b只形成于端面11上。关于位于图8所示的陶瓷主体2的背面侧即端面12上的第1导电部以及突起部,虽然没有图示,但也只形成于端面12上。
根据这种构成,能够抑制外部电极的T方向(参照图1以及图2)上的厚度,因此能够减小层叠陶瓷电子部件的厚度。
第4实施方式
本发明的第4实施方式在图9中表示。图9为与图4相对应的图。在图9中,对与图4所示的要素相当的要素付与同样的参照符号,省略重复的说明。
在图9所示的陶瓷主体2中,在端面11上只在单侧配置一个突起部36。虽然关于位于图9所示的陶瓷主体2的背面侧即端面12上的第1导电部以及突起部没有图示,但既可以为同样的形式,也可以为不同的形式。
图9所示的方式,能够在第1导电部37有比较大的面积且在W方向(参照图1以及图3)上偏向一侧配置的情况下采用。
第5实施方式
本发明的第5实施方式如图10所示。图10是与图4相对应的图。图10中,对与图4所示的要素相当的要素付与同样的参照符号,省略重复的说明。
在图10所示的陶瓷主体2中,在端面11上,突起部38配置为框状,按照被突起部38包围的方式配置第1导电部39。关于位于图10所示的陶瓷主体2的背面侧即端面12上的第1导电部以及突起部,虽然没有图示,但既可以是相同的形式,也可以是不同的形式。
第6实施方式
本发明的第6实施方式如图11所示。图11是与图4相对应的图。在图11中,对与图4所示的要素相当的要素付与同样的参照符号,省略重复的说明。
在图11所示的陶瓷主体2中,第1导电部40被配置于端面11的中央,并且四个突起部41~44被配置于端面11的4个角附近。关于位于图11所示的陶瓷主体2的背面侧即端面12上的第1导电部以及突起部,虽然没有图示,但既可以是同样的形式,也可以是不同的形式。
第7实施方式
本发明的第7实施方式如图12所示。图12是与图4相对应的图。在图12中,对与图4所示的要素相当的要素付与同样的参照符号,省略重复的说明。
在图12所示的陶瓷主体2中,第1导电部45被配置于端面11的中央,并且两个突起部46以及47被配置于端面11的对角位置。关于位于图12所示的陶瓷主体2的背面侧即端面12上的第1导电部以及突起部,虽然没有图示,但既可以是同样的形式,也可以是不同的形式。
第8实施方式
本发明的第8实施方式如图13所示。图13是与图3相对应的图。图13中,对与图3所示的要素相当的要素付与同样的参照符号,省略重复的说明。
图13所示的层叠陶瓷电容器1c具有从图3所示的层叠陶瓷电容器1中除去突起部22~25的结构。
第9实施方式
本发明的第9实施方式如图14所示。图14为与图13相对应的图。图14中,对与图13所示的要素相当的要素付与同样的参照符号,省略重复的说明。
简单地说,图14所示的层叠陶瓷电容器1d具有在图3所示的层叠陶瓷电容器1上附加伪电极54以及55的结构。
伪电极54以及55按照在陶瓷主体2的端面11或者12上露出的方式被配置。伪电极54以及55能由与内部电极3以及4相同的材料构成。
伪电极54以及55分别与第1导电部20以及21相连接。由此,伪电极54以及55按照使第1导电部20以及21对陶瓷主体2的固着力提高,相应地使外部电极5以及6的固着力提高的方式发挥功能。因此,伪电极54以及55实质上对层叠陶瓷电容器1d的电气特性的显现没有贡献。
优选伪电极54以及55具有与内部电极3以及4的引出部15以及18的每一个相同的宽度尺寸(沿W方向的尺寸)。此外,优选这些伪电极54以及55的露出端在端面11以及12上分别与内部电极3以及4的露出端16以及19沿着T方向(参照图1以及图2)排列。
第10实施方式
本发明的第10实施方式如图15所示。图15为与图3相对应的图。图15中,对与图3所示的要素相当的要素付与同样的参照符号,省略重复的说明。
简单地说,图15所示的层叠陶瓷电容器1e具有在图3所示的层叠陶瓷电容器1上附加伪电极48~53的结构。
伪电极48~53按照在陶瓷主体2的端面11或者12上露出的方式被配置。伪电极48~53能由与内部电极3以及4相同的材料构成。
伪电极48~53中,伪电极48以及49分别与第1导电部20以及21相连接,伪电极50~53分别与突起部22~25相连接。由此,伪电极48~53按照使第1导电部20以及21和突起部22~25对陶瓷主体2的固着力提高,相应地使外部电极5以及6的固着力提高的方式发挥功能。因此,伪电极48~53实质上对层叠陶瓷电容器1e的电气特性的显现没有贡献。
优选与第1导电部20以及21分别连接的伪电极48以及49具有与内部电极3以及4的引出部15以及18的每一个相同的宽度尺寸(沿W方向的尺寸)。此外,优选这些伪电极48以及49的露出端在端面11以及12上分别与内部电极3以及4的露出端16以及19沿着T方向(参照图1以及图2)排列。
关于与突起部22~25分别连接的伪电极50~53的露出部,也优选在端面11以及12上沿T方向排列。
第11实施方式
图16~图18用于说明本发明的第11实施方式。第11实施方式的层叠陶瓷电容器61与导电性胶粘剂相对应。层叠陶瓷电容器61具备陶瓷主体62、配置于陶瓷主体62的内部的内部电极63以及64、配置于陶瓷主体62的外表面上的外部电极65以及66。以下,将层叠陶瓷电容器61的详细的结构分为(1)陶瓷主体、(2)内部电极、(3)外部电极来进行说明。
(1)陶瓷主体
如图16~图18所示,陶瓷主体62构成具有互相对置的1对主面67以及68、互相对置的1对侧面69以及70、和互相对置的1对端面71以及72的大致长方体状。优选陶瓷主体62在拐角部以及棱部带有圆形。
如图17所示,陶瓷主体62具有由在主面67以及68的方向上延伸并且在连结1对主面67以及68的方向上层叠的多个陶瓷层73构成的层叠结构。关于陶瓷层73的各厚度以及材料,可以与上述的第1实施方式的情况相同。
陶瓷主体62的沿着连结1对侧面69以及70的方向的端面71以及72的各尺寸W比沿着连结1对端面71以及72的方向的侧面69以及70的各尺寸L短。
(2)内部电极
内部电极具备图18(A)所示的多个第1内部电极63以及图18(B)所示的多个第2内部电极64。多个第1内部电极63以及多个第2内部电极64在陶瓷主体62的层叠方向上交替地排列。
第1内部电极63具有与第2内部电极64相对置的对置部74、和从对置部74引出到第1端面71的引出部75,其中该第2内部电极64与第1内部电极63相邻。引出部75提供露出到端面71的露出端76。另一方面,第2内部电极64具有与第1内部电极63相对置的对置部77、和从对置部77引出到第2端面72的引出部78,其中该第1内部电极63与第2内部电极64相邻。引出部78提供露出到端面72的露出端79。
根据与第1实施方式的情况相同的理由,优选引出部75以及78的各自的宽度尺寸比对置部74以及77的各自的宽度尺寸短。
关于内部电极63以及64的材料以及各厚度,可以与第1实施方式的情况相同。
在陶瓷主体62的内部,除了上述的内部电极63以及64之外,还配置有由与内部电极63以及64相同的材料构成的内层伪电极80以及81和外层伪电极82以及83。内层伪电极80以及外层伪电极82形成为露出到第1端面71,内层伪电极81以及外层伪电极83形成为露出到第2端面72。
优选内层伪电极80以及81和外层伪电极82以及83的各自的露出端的宽度尺寸(沿W方向的尺寸)与内部电极63以及64的各自的引出部75以及78的露出端76以及79的宽度尺寸相同。此外,优选内部电极63的露出端76、内层伪电极80的露出端、和外层伪电极82的露出端在端面71上沿着T方向排列。同样地,优选内部电极64的露出端79、内层伪电极81的露出端、外层伪电极83的露出端在端面72上沿着T方向排列。
外层伪电极82以及83分别具有引出到端面71以及72的窄部84以及85、和与窄部84以及85相连接的宽部86以及87。外层伪电极82以及83按照在同一面内,宽部86以及87互相对置的方式被配置。外层伪电极82以及83的宽部86以及87具有以下效果,即对集中在外部电极65以及66的向主面67以及68和侧面69以及70的卷绕部的前端、和最外层的内部电极63以及64之间的电场进行缓和的屏蔽效果。
(3)外部电极
外部电极65以及66均包括第1导电部以及第2导电部。以下,分别对它们进行说明。
(3)-1.第1导电部
如图17以及图18所示,第1导电部88以及89分别按照覆盖内部电极63以及64的露出端76以及79的方式,并且按照覆盖内层伪电极80以及81的露出端和外层伪电极82以及83的露出端的方式,配置于陶瓷主体62的端面71以及72上。第1导电部88以及89形成为在主面67以及68上、侧面69以及70上都不卷绕。
作为第1导电部88以及89的材料,能够采用Cu、Ni等卑金属。此外,第1导电部88以及89可以包含玻璃成分。此外,第1导电部88以及89也可通过直接镀敷来形成。在这种情况下,在第1导电部88以及89中不包含玻璃成分的情况较多。
(3)-2.第2导电部
第2导电部90以及91分别按照覆盖第1导电部88以及89的方式形成于端面71以及72上。此外,第2导电部90以及91按照卷绕到主面67以及68和侧面69以及70上的方式形成。
作为第2导电部90以及91的材料,能够采用Ag、Pd、Ag-Pd、Au、Pt等贵金属。此外,第2导电部90以及91可以包含玻璃成分。
在该实施方式的层叠陶瓷电容器61中,第2导电部90以及91构成外部电极65以及66的最外层。原因是该层叠陶瓷电容器61适用于导电性胶粘剂所进行的安装的缘故。在这种情况下,外部电极65以及66的最外层不由Sn镀敷膜形成,而由贵金属构成。
第12实施方式
本发明的第12实施方式如图19所示。图19为与图18相对应的图。图19中,对与图18所示的要素相当的要素付与相同的参照符号,省略重复的说明。
简而言之,图19所示的层叠陶瓷电容器61a具有在图18所示的层叠陶瓷电容器61上附加突起部92~95的结构。此外,与突起部92~95分别相对应地附加与突起部92~95分别连接的内层伪电极96~99,并且在外层伪电极82a以及83a上还形成引出部100~103。内层伪电极96~99由与内部电极63以及64相同的材料构成。
更详细地来说,突起部92与内层伪电极96以及引出部100连接,突起部93与内层伪电极97以及引出部101连接,突起部94与内层伪电极98以及引出部102连接,突起部95与内层伪电极99以及引出部103连接。
图19所示的结构在通过直接镀敷而形成第1导电部88以及89和突起部92~95的情况下有效。
其他实施方式
本发明不限于以上说明的层叠陶瓷电容器,也能够适用于其他的层叠陶瓷电子部件。例如,在由压电体陶瓷构成陶瓷主体的情况下,可以为作为压电部件发挥功能的层叠陶瓷电子部件,在由半导体陶瓷构成陶瓷主体的情况下,可以为作为热敏电阻发挥功能的层叠陶瓷电子部件,在由磁性体陶瓷构成陶瓷主体的情况下,可以为作为电感器发挥功能的层叠陶瓷电子部件。另外,在电感器的情况下,内部电极成为线圈状的导体。
Claims (9)
1.一种层叠陶瓷电子部件,具备:
陶瓷主体,其具有互相对置的1对主面、互相对置的1对侧面以及互相对置的1对端面,由在上述主面的延伸方向上延伸并且在连结上述1对主面的方向上层叠的多个陶瓷层构成;
内部电极,其配置于上述陶瓷主体的内部,具有提供在上述端面露出的露出端的引出部;和
外部电极,其按照与上述内部电极电连接的方式配置于上述端面上,
上述外部电极包括:
第1导电部,其按照覆盖上述引出部的上述露出端并且不卷绕到上述侧面的方式配置于上述端面上;和
第2导电部,其按照覆盖上述第1导电部并且卷绕到上述主面以及上述侧面的方式配置于上述端面上。
2.根据权利要求1所述的层叠陶瓷电子部件,其中,
上述外部电极还具备突起部,该突起部按照相对于上述第1导电部隔开规定的距离而相邻的方式配置于上述端面上,
上述第2导电部覆盖上述第1导电部以及上述突起部。
3.根据权利要求2所述的层叠陶瓷电子部件,其中,
在一个上述端面上,具有一个上述第1导电部和多个上述突起部,多个上述突起部被配置于以上述第1导电部为中心而对称的位置。
4.根据权利要求2或3所述的层叠陶瓷电子部件,其中,
从连结上述1对端面的方向观察,上述突起部的厚度与上述第1导电部的厚度相同或者在上述第1导电部的厚度以上。
5.根据权利要求2~4中任一项所述的层叠陶瓷电子部件,其中,
上述突起部由与上述第1导电部相同的材料构成。
6.根据权利要求5所述的层叠陶瓷电子部件,其中,
还具有伪电极,该伪电极配置于上述陶瓷主体的内部,具有在上述端面露出并且被上述突起部覆盖的露出端,且由与上述内部电极相同的材料构成。
7.根据权利要求1~6中任一项所述的层叠陶瓷电子部件,其中,
构成上述第1导电部的材料具有电阻成分。
8.根据权利要求1~7中任一项所述的层叠陶瓷电子部件,其中,
沿着连结上述1对侧面的方向的上述端面的尺寸比沿着连结上述1对端面的方向的上述侧面的尺寸长。
9.根据权利要求1~8中任一项所述的层叠陶瓷电子部件,其中,
具备在上述陶瓷主体的层叠方向上排列的多个上述内部电极,各上述内部电极具有与上述引出部连接且互相对置的对置部,上述引出部的宽度尺寸比上述对置部的宽度尺寸短。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011-010669 | 2011-01-21 | ||
JP2011010669A JP5267583B2 (ja) | 2011-01-21 | 2011-01-21 | 積層セラミック電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102610387A true CN102610387A (zh) | 2012-07-25 |
CN102610387B CN102610387B (zh) | 2016-01-13 |
Family
ID=46527690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210008733.0A Active CN102610387B (zh) | 2011-01-21 | 2012-01-12 | 层叠陶瓷电子部件 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9111682B2 (zh) |
JP (1) | JP5267583B2 (zh) |
KR (1) | KR101321836B1 (zh) |
CN (1) | CN102610387B (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103915252A (zh) * | 2012-12-28 | 2014-07-09 | 三星电机株式会社 | 嵌入式多层陶瓷电子元件以及具有嵌入式多层陶瓷电子元件的印刷电路板 |
CN103971934A (zh) * | 2013-02-01 | 2014-08-06 | 苹果公司 | 低声学噪声电容器 |
CN104051155A (zh) * | 2013-03-14 | 2014-09-17 | 三星电机株式会社 | 嵌入式多层陶瓷电子元件和具有该电子元件的印刷电路板 |
CN104867673A (zh) * | 2014-02-26 | 2015-08-26 | 三星电机株式会社 | 多层陶瓷电子组件以及其上安装有多层陶瓷电子组件的板 |
US9287049B2 (en) | 2013-02-01 | 2016-03-15 | Apple Inc. | Low acoustic noise capacitors |
CN107452505A (zh) * | 2016-05-30 | 2017-12-08 | 太阳诱电株式会社 | 层叠陶瓷电容器 |
CN107887170A (zh) * | 2016-09-29 | 2018-04-06 | 三星电机株式会社 | 多层电容器及其制造方法 |
CN110875141A (zh) * | 2018-08-29 | 2020-03-10 | 三星电机株式会社 | 电子组件 |
JP2020161517A (ja) * | 2019-03-25 | 2020-10-01 | Tdk株式会社 | 電子部品 |
CN112003633A (zh) * | 2015-04-20 | 2020-11-27 | 阿维科斯公司 | 并联rc电路均衡器 |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5737388B2 (ja) * | 2011-03-28 | 2015-06-17 | 株式会社村田製作所 | ガラスセラミック基板およびその製造方法 |
JP2014027255A (ja) * | 2012-06-22 | 2014-02-06 | Murata Mfg Co Ltd | セラミック電子部品及びセラミック電子装置 |
KR101376839B1 (ko) * | 2012-10-12 | 2014-03-20 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
KR101422938B1 (ko) * | 2012-12-04 | 2014-07-23 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 이의 제조방법, 기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판 |
KR101462746B1 (ko) * | 2013-01-02 | 2014-11-17 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 |
KR101503996B1 (ko) * | 2013-04-24 | 2015-03-18 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
KR101499717B1 (ko) * | 2013-05-21 | 2015-03-06 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
KR101499715B1 (ko) * | 2013-07-17 | 2015-03-06 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
KR20150058869A (ko) * | 2013-11-21 | 2015-05-29 | 삼성전기주식회사 | 적층형 인덕터 |
JP6481446B2 (ja) * | 2014-06-13 | 2019-03-13 | 株式会社村田製作所 | 積層コンデンサの実装構造体 |
JP2014239259A (ja) | 2014-08-13 | 2014-12-18 | 株式会社村田製作所 | 積層コンデンサ及び積層コンデンサの実装構造体 |
KR102070232B1 (ko) | 2014-10-23 | 2020-01-28 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판 |
US9922770B2 (en) | 2014-12-26 | 2018-03-20 | Taiyo Yuden Co., Ltd. | Through-type multilayer ceramic capacitor |
JP2016127262A (ja) * | 2014-12-26 | 2016-07-11 | 太陽誘電株式会社 | 貫通型積層セラミックコンデンサ |
JP6694235B2 (ja) * | 2015-01-29 | 2020-05-13 | Tdk株式会社 | 電子部品 |
KR102236098B1 (ko) * | 2015-02-16 | 2021-04-05 | 삼성전기주식회사 | 적층 세라믹 전자 부품 |
US10033346B2 (en) | 2015-04-20 | 2018-07-24 | Avx Corporation | Wire-bond transmission line RC circuit |
US10074482B2 (en) | 2015-07-27 | 2018-09-11 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic electronic component having side face external electrode and method of producing the same |
JP2017135163A (ja) * | 2016-01-25 | 2017-08-03 | Tdk株式会社 | 電子部品 |
JP6508098B2 (ja) | 2016-03-17 | 2019-05-08 | 株式会社村田製作所 | 電子部品及び電子部品の製造方法 |
JP2018018938A (ja) * | 2016-07-27 | 2018-02-01 | 株式会社村田製作所 | 積層セラミック電子部品 |
KR102297593B1 (ko) * | 2016-09-23 | 2021-09-06 | 티디케이가부시기가이샤 | 전자 부품 및 전자 부품 장치 |
JP2018181956A (ja) | 2017-04-06 | 2018-11-15 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP7052259B2 (ja) * | 2017-08-31 | 2022-04-12 | Tdk株式会社 | 電子部品 |
JP6965638B2 (ja) * | 2017-08-31 | 2021-11-10 | Tdk株式会社 | 電子部品 |
JP7089402B2 (ja) * | 2018-05-18 | 2022-06-22 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
JP7145652B2 (ja) * | 2018-06-01 | 2022-10-03 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
JP7231340B2 (ja) * | 2018-06-05 | 2023-03-01 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
JP7446705B2 (ja) * | 2018-06-12 | 2024-03-11 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
KR102076149B1 (ko) * | 2018-06-19 | 2020-02-11 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
CN110875134B (zh) * | 2018-08-30 | 2021-11-26 | 三星电机株式会社 | 包括电容器阵列的电子组件及安装框架 |
KR20190116114A (ko) | 2019-06-24 | 2019-10-14 | 삼성전기주식회사 | 전자 부품 |
KR20220092249A (ko) * | 2020-12-24 | 2022-07-01 | 삼성전기주식회사 | 적층형 전자 부품 |
JP2023048494A (ja) * | 2021-09-28 | 2023-04-07 | Tdk株式会社 | 電子部品 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050201040A1 (en) * | 2004-03-11 | 2005-09-15 | Tdk Corporation | Laminated ceramic capacitor |
JP2007013029A (ja) * | 2005-07-04 | 2007-01-18 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法、及び積層セラミック電子部品 |
US20080080122A1 (en) * | 2006-09-28 | 2008-04-03 | Tdk Corporation | Multilayer capacitor |
US7646586B2 (en) * | 2006-03-01 | 2010-01-12 | Tdk Corporation | Multilayer capacitor and method of manufacturing same |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303066A (ja) * | 1997-04-23 | 1998-11-13 | Mitsubishi Materials Corp | Cr素子 |
JP2003051423A (ja) * | 2001-08-03 | 2003-02-21 | Tdk Corp | 電子部品 |
JP2001185449A (ja) * | 1999-12-27 | 2001-07-06 | Tokin Corp | 積層セラミックコンデンサ |
JP2001307947A (ja) * | 2000-04-25 | 2001-11-02 | Tdk Corp | 積層チップ部品及びその製造方法 |
JP2002305127A (ja) * | 2001-04-09 | 2002-10-18 | Tdk Corp | 積層セラミック電子部品およびその製造方法 |
JP2003133166A (ja) * | 2001-10-26 | 2003-05-09 | Murata Mfg Co Ltd | セラミック電子部品 |
US7152291B2 (en) * | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
JP2004265929A (ja) | 2003-02-13 | 2004-09-24 | Matsushita Electric Ind Co Ltd | 高周波多層プリント基板 |
JP3935089B2 (ja) * | 2003-02-24 | 2007-06-20 | Tdk株式会社 | 複合電子部品の製造方法 |
JP4375006B2 (ja) * | 2003-12-10 | 2009-12-02 | 株式会社村田製作所 | 積層セラミックコンデンサおよびその製造方法 |
JP4403825B2 (ja) * | 2004-02-23 | 2010-01-27 | 株式会社村田製作所 | チップ状セラミック電子部品およびその製造方法 |
WO2006022258A1 (ja) | 2004-08-27 | 2006-03-02 | Murata Manufacturing Co., Ltd. | 積層セラミックコンデンサおよびその等価直列抵抗調整方法 |
JP3904024B1 (ja) * | 2005-09-30 | 2007-04-11 | 株式会社村田製作所 | 積層電子部品 |
JP2009295602A (ja) * | 2006-08-22 | 2009-12-17 | Murata Mfg Co Ltd | 積層型電子部品、および積層型電子部品の製造方法。 |
EP2065908B1 (en) | 2006-09-22 | 2018-09-12 | Murata Manufacturing Co. Ltd. | Laminated ceramic capacitor |
JP4983381B2 (ja) * | 2007-05-09 | 2012-07-25 | 株式会社村田製作所 | 積層電子部品 |
JP4957394B2 (ja) * | 2007-06-04 | 2012-06-20 | 株式会社村田製作所 | セラミック電子部品及びその製造方法 |
JP2009088420A (ja) | 2007-10-03 | 2009-04-23 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
US8120891B2 (en) * | 2007-12-17 | 2012-02-21 | Murata Manufacturing Co., Ltd. | Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance |
JP4985485B2 (ja) * | 2008-03-10 | 2012-07-25 | Tdk株式会社 | 表面実装型電子部品及び電子部品の実装構造 |
JP5282634B2 (ja) * | 2008-06-25 | 2013-09-04 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
JP4697313B2 (ja) | 2009-01-23 | 2011-06-08 | Tdk株式会社 | 積層コンデンサ及びその製造方法 |
JP5338354B2 (ja) * | 2009-02-13 | 2013-11-13 | 株式会社村田製作所 | セラミック電子部品 |
-
2011
- 2011-01-21 JP JP2011010669A patent/JP5267583B2/ja active Active
-
2012
- 2012-01-09 KR KR1020120002392A patent/KR101321836B1/ko active IP Right Grant
- 2012-01-12 CN CN201210008733.0A patent/CN102610387B/zh active Active
- 2012-01-20 US US13/354,374 patent/US9111682B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050201040A1 (en) * | 2004-03-11 | 2005-09-15 | Tdk Corporation | Laminated ceramic capacitor |
JP2007013029A (ja) * | 2005-07-04 | 2007-01-18 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法、及び積層セラミック電子部品 |
US7646586B2 (en) * | 2006-03-01 | 2010-01-12 | Tdk Corporation | Multilayer capacitor and method of manufacturing same |
US20080080122A1 (en) * | 2006-09-28 | 2008-04-03 | Tdk Corporation | Multilayer capacitor |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103915252A (zh) * | 2012-12-28 | 2014-07-09 | 三星电机株式会社 | 嵌入式多层陶瓷电子元件以及具有嵌入式多层陶瓷电子元件的印刷电路板 |
US9370102B2 (en) | 2012-12-28 | 2016-06-14 | Samsung Electro-Mechanics Co., Ltd. | Embedded multilayer ceramic electronic component and printed circuit board having embedded multilayer ceramic electronic component |
CN103915252B (zh) * | 2012-12-28 | 2016-12-28 | 三星电机株式会社 | 嵌入式多层陶瓷电子元件以及具有嵌入式多层陶瓷电子元件的印刷电路板 |
CN103971934A (zh) * | 2013-02-01 | 2014-08-06 | 苹果公司 | 低声学噪声电容器 |
US9287049B2 (en) | 2013-02-01 | 2016-03-15 | Apple Inc. | Low acoustic noise capacitors |
CN104051155A (zh) * | 2013-03-14 | 2014-09-17 | 三星电机株式会社 | 嵌入式多层陶瓷电子元件和具有该电子元件的印刷电路板 |
CN104051155B (zh) * | 2013-03-14 | 2017-09-29 | 三星电机株式会社 | 嵌入式多层陶瓷电子元件和具有该电子元件的印刷电路板 |
CN107256797A (zh) * | 2013-03-14 | 2017-10-17 | 三星电机株式会社 | 嵌入式多层陶瓷电子元件 |
CN107256797B (zh) * | 2013-03-14 | 2019-01-22 | 三星电机株式会社 | 嵌入式多层陶瓷电子元件 |
CN104867673A (zh) * | 2014-02-26 | 2015-08-26 | 三星电机株式会社 | 多层陶瓷电子组件以及其上安装有多层陶瓷电子组件的板 |
CN112003633B (zh) * | 2015-04-20 | 2021-11-05 | 阿维科斯公司 | 并联rc电路均衡器 |
CN112003633A (zh) * | 2015-04-20 | 2020-11-27 | 阿维科斯公司 | 并联rc电路均衡器 |
CN107452505B (zh) * | 2016-05-30 | 2020-11-24 | 太阳诱电株式会社 | 层叠陶瓷电容器 |
CN107452505A (zh) * | 2016-05-30 | 2017-12-08 | 太阳诱电株式会社 | 层叠陶瓷电容器 |
CN107887170B (zh) * | 2016-09-29 | 2020-07-03 | 三星电机株式会社 | 多层电容器及其制造方法 |
CN107887170A (zh) * | 2016-09-29 | 2018-04-06 | 三星电机株式会社 | 多层电容器及其制造方法 |
CN110875141A (zh) * | 2018-08-29 | 2020-03-10 | 三星电机株式会社 | 电子组件 |
CN110875141B (zh) * | 2018-08-29 | 2021-11-26 | 三星电机株式会社 | 电子组件 |
JP2020161517A (ja) * | 2019-03-25 | 2020-10-01 | Tdk株式会社 | 電子部品 |
JP7302218B2 (ja) | 2019-03-25 | 2023-07-04 | Tdk株式会社 | 電子部品 |
Also Published As
Publication number | Publication date |
---|---|
JP5267583B2 (ja) | 2013-08-21 |
US9111682B2 (en) | 2015-08-18 |
KR101321836B1 (ko) | 2013-10-28 |
US20130020905A1 (en) | 2013-01-24 |
JP2012151397A (ja) | 2012-08-09 |
CN102610387B (zh) | 2016-01-13 |
KR20120085192A (ko) | 2012-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102610387B (zh) | 层叠陶瓷电子部件 | |
US8228663B2 (en) | Laminated ceramic electronic component | |
US8797708B2 (en) | Monolithic ceramic electronic component including outer-layer dummy electrode groups | |
KR20140048913A (ko) | 적층 세라믹 전자부품 | |
KR102552423B1 (ko) | 유전체 파우더 및 이를 이용한 적층형 세라믹 전자부품 | |
KR102653206B1 (ko) | 적층형 커패시터 | |
KR101422934B1 (ko) | 적층 세라믹 전자부품 | |
US11177072B2 (en) | Multilayer capacitor and board having the same mounted thereon | |
JP2023169178A (ja) | 集積コンデンサフィルタおよびバリスタ機能を有する集積コンデンサフィルタ | |
US11694847B2 (en) | Multilayer capacitor and board having the same mounted thereon | |
CN106710879A (zh) | 低esl表贴式电容器阵列及其制备方法 | |
CN112530699A (zh) | 多层电容器 | |
CN206363894U (zh) | 一种低esl表贴式电容器阵列 | |
US11657968B2 (en) | Multilayer capacitor and board having the same | |
CN111146000B (zh) | 多层陶瓷电容器 | |
CN108695061B (zh) | 多层电子组件 | |
KR20200138117A (ko) | 적층형 커패시터 | |
KR20180112647A (ko) | 적층형 전자 부품 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |