CN107887170B - 多层电容器及其制造方法 - Google Patents

多层电容器及其制造方法 Download PDF

Info

Publication number
CN107887170B
CN107887170B CN201710367200.4A CN201710367200A CN107887170B CN 107887170 B CN107887170 B CN 107887170B CN 201710367200 A CN201710367200 A CN 201710367200A CN 107887170 B CN107887170 B CN 107887170B
Authority
CN
China
Prior art keywords
electrode
exposed
multilayer capacitor
electrodes
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710367200.4A
Other languages
English (en)
Other versions
CN107887170A (zh
Inventor
黄美善
姜明杉
李东根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160135457A external-priority patent/KR101933413B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN107887170A publication Critical patent/CN107887170A/zh
Application granted granted Critical
Publication of CN107887170B publication Critical patent/CN107887170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/308—Stacked capacitors made by transfer techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种多层电容器及其制造方法。所述多层陶瓷电容器包括主体，主体包括介电层、第一内电极和第二内电极，第一内电极和第二内电极交替地堆叠，且介电层介于第一内电极和第二内电极之间。第一外电极和第二外电极位于主体上并分别连接到第一内电极和第二内电极。第一内电极和第二内电极是镀层。多层电容器的制造方法包括制备包括内电极、虚设电极和介电层的多个层叠片。同时堆叠多个层叠片以及位于该层叠片的上方和下方的盖，并随后使多个层叠片和盖固化，以制备固化的产品。根据电容器的尺寸切割固化的产品，以制备内电极和虚设电极部分地暴露的主体。利用镀覆法使用虚设电极作为种子在主体的外表面上形成外电极。

Description

多层电容器及其制造方法
本申请要求于2016年9月29日在韩国知识产权局提交的第10-2016-0125633号以及于2016年10月19日在韩国知识产权局提交的第10-2016-0135457号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种多层电容器及其制造方法。
背景技术
多层电容器通常具有小尺寸，高电容，并容易被安装。
多层电容器被安装在诸如成像装置(例如，液晶显示器(LCD)、等离子体显示面板(PDP)等)、计算机、智能手机、蜂窝电话等的多个电子产品的板上，并用于对其充电或从其放电。
近来，由于脉冲幅度调制(PAM)模块的集成度增大，板的安装间隔趋于减小，因此，需要小型化的多层电容器。
由于电子产品的频带增大，导致难以匹配多层电容器的阻抗，因此对具有高品质因子(Q)和小偏差的多层电容器的需求增大。
偏差在±0.1pF之内(在下文中，称为“B偏差”)的小偏差的产品占领整个市场的三分之二或更多，并且比具有一般偏差的产品昂贵。
在根据现有技术的多层电容器中，使用印刷法形成内电极。
然而，由于印刷工艺中产生的内电极的厚度偏差和印刷对齐偏差，导致难以实现电容器的电容的小偏差。
为了获得具有B偏差(±0.1pF)的产品，测量制成的多层电容器的电容，并且仅挑选具有在±0.1pF之内的电容偏差的那些电容器进行发货。如此，例如基于B偏差的0402尺寸的产品，产量可小于50％。
因此，产品的价格竞争力会降低，并且在低电容电容器中难以获得高频多层电容器中需要的0.1pF偏差。
在根据现有技术的多层电容器中，通过印刷焊料膏而形成外电极。然而，当多层电容器的尺寸减小时，例如从0402尺寸减小到0201尺寸时，更难以形成外电极，从而在应用表面安装技术(SMT)时由于焊料膏的印刷错误会发生短路问题。
发明内容
本公开的一方面可提供一种与根据现有技术的多层电容器相比能够容易地控制介电层的面积分布和厚度分布以实现具有小偏差的电容的多层电容器及其制造方法。本公开的多层电容器能够解决在应用表面安装技术(SMT)时的短路问题。
根据本公开的一方面，多层陶瓷电容器可包括主体，主体包括介电层、第一内电极和第二内电极，所述第一内电极和所述第二内电极交替地堆叠，且介电层介于所述第一内电极和所述第二内电极之间。第一外电极和第二外电极可设置在所述主体上，并分别连接到所述第一内电极和所述第二内电极。所述第一内电极和所述第二内电极可以是镀层。
所述主体可通过同时堆叠所述介电层和所述第一内电极以及所述第二内电极而形成。
所述第一外电极和所述第二外电极均可包括镀层。
所述多层电容器还可包括形成在所述主体中的多个虚设电极，所述多个虚设电极暴露于所述主体的至少一个表面，并分别连接到所述第一外电极和所述第二外电极。
所述主体可包括：有效区域，所述有效区域包括所述第一内电极和所述第二内电极；以及盖，所述盖位于所述有效区域的最外面的部分上。所述多层电容器还可包括位于所述盖中的多个虚设电极，所述虚设电极暴露于所述主体的至少一个表面，并分别连接到所述第一外电极和所述第二外电极。
所述主体可具有彼此背对的第一表面和第二表面、连接到所述第一表面和所述第二表面并彼此背对的第三表面和第四表面以及连接到所述第一表面和所述第二表面以及所述第三表面和所述第四表面并彼此背对的第五表面和第六表面。所述第一内电极和所述第二内电极可分别暴露于所述第三表面和所述第四表面。所述第一外电极可从所述第三表面延伸到所述第一表面和所述第二表面的部分以及所述第五表面和所述第六表面的部分，并连接到所述第一内电极的暴露的端部。所述第二外电极可从所述第四表面延伸到所述第一表面和所述第二表面的部分以及所述第五表面和所述第六表面的部分，并连接到所述第二内电极的暴露的端部。
所述多层电容器还可包括：第一虚设电极，位于其上设置有所述第一内电极的所述介电层上，并暴露于所述第四表面、所述第五表面和所述第六表面中的至少一个表面；第三虚设电极，位于其上设置有所述第一内电极的所述介电层上，并暴露于所述第三表面和所述第五表面中的至少一个表面；第四虚设电极，位于其上设置有所述第一内电极的所述介电层上，并暴露于所述第三表面和所述第六表面中的至少一个表面；第二虚设电极，位于其上设置有所述第二内电极的所述介电层上，并暴露于所述第三表面、所述第五表面和所述第六表面中的至少一个表面；第五虚设电极，位于其上设置有所述第二内电极的所述介电层上，并暴露于所述第四表面和所述第五表面中的至少一个表面；以及第六虚设电极，形成在其上设置有所述第二内电极的所述介电层上，并暴露于所述第四表面和所述第六表面中的至少一个表面。
所述第一外电极可从所述第三表面延伸到所述第一表面和所述第二表面的部分并连接到所述第一内电极的暴露的端部。所述第二外电极可从所述第四表面延伸到所述第一表面和所述第二表面的部分并连接到所述第二内电极的暴露的端部。
所述多层电容器还可包括：第一虚设电极，在其上设置有所述第一内电极的所述介电层上暴露于所述第四表面；以及第二虚设电极，在其上设置有所述第二内电极的所述介电层上暴露于所述第三表面。
所述第一内电极可具有暴露于所述第一表面和所述第三表面的第一引线部。所述第二内电极可具有暴露于所述第一表面和所述第四表面的第二引线部。所述第一外电极可从所述第一表面延伸到所述第三表面的部分并连接到所述第一引线部。所述第二外电极可位于所述第一表面上并与所述第一外电极分隔开，所述第二外电极从所述第一表面延伸到所述第四表面的部分，并连接到所述第二引线部。
所述多层电容器还可包括：第一虚设电极，在其上设置有所述第一内电极的介电层上暴露于所述第一表面和所述第四表面；以及第二虚设电极，在其上设置有所述第二内电极的介电层上暴露于所述第一表面和所述第三表面。
根据本公开的另一方面，一种多层电容器可包括：主体，包括多个层叠片和位于所述层叠片的上部和下部中的至少一个上的盖。第一外电极和第二外电极可位于所述主体的外表面上。所述层叠片可包括介电层和作为镀层的第一内电极或第二内电极。
所述主体可通过同时堆叠所述多个层叠片和所述盖而形成。
所述第一外电极和所述第二外电极均可包括镀层。
所述层叠片还可包括与所述第一内电极和第二内电极分隔开的多个虚设电极，在所述第一内电极和第二内电极之间设置有介电层。所述虚设电极可以是镀层，所述虚设电极暴露于所述主体的至少一个表面，并分别连接到所述第一外电极和所述第二外电极。
所述盖还可包括作为镀层的多个虚设电极。所述虚设电极暴露于所述主体的至少一个表面，并分别连接到所述第一外电极和所述第二外电极。
所述第一外电极可从所述第三表面延伸到所述第一表面和所述第二表面的部分以及所述第五表面和所述第六表面的部分，并连接到所述第一内电极的暴露的端部。所述第二外电极可从所述第四表面延伸到所述第一表面和所述第二表面的部分以及所述第五表面和所述第六表面的部分，并连接到所述第二内电极的暴露的端部。
所述多层电容器还可包括：第一虚设电极，在其上设置有所述第一内电极的所述层叠片上暴露于所述第四表面、所述第五表面和所述第六表面中的至少一个表面；第三虚设电极，在其上设置有所述第一内电极的所述层叠片上暴露于所述第三表面和所述第五表面中的至少一个；第四虚设电极，在其上设置有所述第一内电极的所述层叠片上暴露于所述第三表面和所述第六表面中的至少一个；第二虚设电极，在其上设置有所述第二内电极的所述层叠片上暴露于所述第三表面、所述第五表面和所述第六表面中的至少一个表面；第五虚设电极，在其上设置有所述第二内电极的所述层叠片上暴露于所述第四表面和所述第五表面中的至少一个；以及第六虚设电极，在其上设置有所述第二内电极的所述层叠片上暴露于所述第四表面和所述第六表面中的至少一个。
所述第一外电极可从所述第三表面延伸到所述第一表面和所述第二表面的部分并连接到所述第一内电极的暴露的端部。所述第二外电极可从所述第四表面延伸到所述第一表面和所述第二表面的部分并连接到所述第二内电极的暴露的端部。
所述多层电容器还可包括：第一虚设电极，位于其上设置有所述第一内电极的所述层叠片上，并暴露于所述第四表面；以及第二虚设电极，暴露于所述第三表面，并位于其上设置有所述第二内电极的所述层叠片上。
所述第一内电极可具有暴露于所述第一表面和第三表面的第一引线部。所述第二内电极可具有暴露于所述第一表面和第四表面的第二引线部。所述第一外电极可从所述第一表面延伸到所述第三表面的部分并连接到所述第一引线部。所述第二外电极可位于所述第一表面上，与所述第一外电极分隔开，所述第二外电极从所述第一表面延伸到所述第四表面的部分，并连接到所述第二引线部。
所述多层电容器还可包括：第一虚设电极，位于其上设置有所述第一内电极的所述层叠片上，并暴露于所述第一表面和所述第四表面；以及第二虚设电极，位于其上设置有所述第二内电极的所述层叠片上，并暴露于所述第一表面和所述第三表面。
根据本公开的另一方面，一种制造多层陶瓷电容器的方法可包括：制备包括内电极、虚设电极和介电层的多个层叠片；同时堆叠所述多个层叠片以及位于层叠片的上方和下方的盖，并随后使所述多个层叠片和所述盖固化，以制备固化的产品；根据电容器的尺寸切割所述固化的产品，以制备所述内电极和所述虚设电极部分地暴露的主体；以及利用镀覆法使用所述虚设电极作为种子在所述主体的外表面上形成外电极。
制备所述层叠片的步骤可包括：通过光刻法和镀覆法，在铜箔的表面上使所述内电极和所述虚设电极图案化；形成覆盖所述内电极和所述虚设电极的介电层；以及去除所述铜箔。
制备所述层叠片的步骤还可包括在形成所述介电层后控制所述介电层的粘度。
制备所述层叠片的步骤还可包括在去除所述铜箔之前形成覆盖所述介电层的掩膜。
根据本公开的另一方面，一种多层电容器可包括：主体，包括与介电层交替地堆叠的第一内镀层和第二内镀层，所述介电层介于所述第一内镀层和第二内镀层之间，并且所述第一内镀层和第二内镀层分别暴露于所述主体的背对的第一端表面和第二端表面；及第一外镀层和第二外镀层，分别位于所述第一端表面和所述第二端表面上，并分别连接到所述第一内镀层和所述第二内镀层。
根据本公开的另一方面，一种制造多层电容器的方法可包括：制备包括内镀层和介电层的多个层叠片；同时堆叠所述多个层叠片，使得交替地堆叠的片分别包括在堆叠方向上部分地叠置的第一内镀层和第二内镀层并分别包括第三内镀层和第四内镀层，所述第三内镀层和所述第四内镀层分别与所述第一内镀层和所述第二内镀层分开并在堆叠方向上与所述第二内镀层和所述第一内镀层部分地叠置；切割堆叠的所述片以形成主体，使得所述第一内镀层和所述第四内镀层暴露于所述主体的第一表面，所述第二内镀层和所述第三内镀层暴露于所述主体的第二表面；及分别在所述主体的第一表面和第二表面上形成第一外镀层和第二外镀层。
附图说明
通过下面结合附图进行的详细描述，将更加清楚地理解本公开的以上和其它方面、特征和优点，在附图中：
图1是示意性地示出根据本公开的示例性实施例的多层电容器的透视图；
图2A是沿着图1的I-I′线截取的截面图；
图2B是示出图2A的多层电容器中包括第五虚设电极和第六虚设电极的另一示例性实施例的截面图；
图3A至图3C是示出图1的多层电容器中的第一内电极和第二内电极以及第一虚设电极和第二虚设电极的结构的平面图；
图4A和图4B是具有根据现有技术通过丝网印刷法形成的内电极的多层电容器的截面图像；
图4C是图4A的部分A的放大图像；
图4D是图4A的部分B的放大图像；
图5A和图5B是示出根据本公开的示例性实施例的多层电容器的内电极的截面图像；
图5C是图5A的部分C的放大图像；
图5D是图5A的部分D的放大图像；
图6至图14是依次示出根据本公开的多层电容器的制造方法的截面图；
图15是示意性地示出根据本公开的另一示例性实施例的多层电容器的透视图；
图16A至图16C是示出图15的多层电容器中的第一内电极和第二内电极以及第一虚设电极和第二虚设电极的结构的平面图；
图17是示意性地示出根据本公开的另一示例性实施例的多层电容器的透视图；
图18A至图18C是示出图17的多层电容器中的第一内电极和第二内电极以及第一虚设电极和第二虚设电极的结构的平面图；
图19是示出根据本公开的示例性实施例的多层电容器安装在电路板上的板的平面图；以及
图20是示出根据本公开的另一示例性实施例的多层电容器安装在电路板上的板的平面图。
具体实施方式
在下文中，现将参照附图详细地描述本公开的示例性实施例。
将对主体110的方向进行定义，以清楚地描述本公开的示例性实施例。附图中示出的X、Y和Z分别表示主体的长度方向、主体的宽度方向和主体的厚度方向。厚度方向可与介电层和内电极堆叠的堆叠方向相同。
图1是示意性地示出根据本公开的示例性实施例的多层电容器的透视图。图2A是沿着图1的I-I′线截取的截面图。图2B是示出图2A的多层电容器中包括第五虚设电极和第六虚设电极的另一示例性实施例的截面图。图3A至图3C是示出图1的多层电容器中的第一内电极和第二内电极以及第一虚设电极和第二虚设电极的结构的平面图。
参照图1、图2A和图3A至图3C，根据本示例性实施例的多层电容器100可包括主体110以及第一外电极131和第二外电极132。
主体110可通过同时堆叠介电层111以及第一内电极121和第二内电极122而形成。主体110可包括有效区域，所述有效区域包括沿着Z方向堆叠的多个介电层111以及沿着Z方向交替地堆叠多个第一内电极121和多个第二内电极122，介电层111介于多个第一内电极121和多个第二内电极122之间。盖112和盖113可设置在有效区域上方和有效区域下方。
以上描述的主体110可通过沿着Z方向堆叠多个介电层111以及第一内电极121和第二内电极122而形成。主体110的形状没有特别限制，但可具有如附图中所示的大体上六面体的形状。
主体110可具有在Z方向上彼此背对的第一表面1和第二表面2、连接到第一表面1和第二表面2并在X方向上彼此背对的第三表面3和第四表面4以及连接到第一表面1和第二表面2与第三表面3和第四表面4且在Y方向上彼此背对的第五表面5和第六表面6。
下文中，在本示例性实施例中，将假设多层电容器100的安装表面是主体110的第一表面来提供描述。
介电层111可处于固化状态，且相邻的介电层111可彼此一体形成，使得在不使用扫描电子显微镜(SEM)的情况下它们之间的界线不容易看见。
介电层可具有3至50的介电常数(Dk)、0.01至0.001的损耗因子(Df)以及标准偏差(std)为约0.65μm的厚度分布。可基于多层电容器100的电容设计选择介电层111的厚度。
介电层111可包含具有高介电常数的陶瓷粉末颗粒(例如，钛酸钡(BaTiO3)基粉末颗粒、钛酸锶(SrTiO3)基粉末颗粒、钛酸镁、CaZrO3、(Ca,Sr)(Ti,Zr)O3、BaO-TiO2-Nd2O3、CaTiO3-MgTiO3等)和树脂。然而，介电层111的材料不限于此，只要能够获得足够的电容即可。
环氧树脂、活化酯(active ester)、氰酸酯、丙烯酸酯等可用作所述树脂。
盖112和盖113可分别设置在活性区域的Z方向上的两个最外面的部分上，作为主体110的Z方向上的边缘。
盖112和盖113可由与介电层111的材料相同的材料形成，并且它们除了不包括内电极之外，可具有与介电层111的结构相同的结构。然而，盖112和盖113的材料和结构可与介电层111的材料和结构不同。
如上所述的盖112和盖113可分别通过在主体110的两个最外面的部分上沿着Z方向堆叠一个或更多个介电层而形成，并可用于防止第一内电极121和第二内电极122受到物理应力或化学应力的损坏。
第一内电极121和第二内电极122是施加不同极性的电极，并可沿着Z方向交替地堆叠在主体110中且使介电层111介于其间，使得第一内电极121和第二内电极122彼此面对并且其端部交替地暴露在主体110的第三表面3和第四表面4。
第一内电极121和第二内电极122可通过介于其间的介电层111而彼此电绝缘。
多层电容器100的介电特性可由第一内电极121和第二内电极122之间的Z方向上的叠置区域AA形成。
在本示例性实施例中，为了使第一内电极121和第二内电极122之间的层间对准(interlayer align)在±10μm的范围内，第一内电极121可在一个方向上形成为比第二内电极122大10μm。因此，在主体110的所有的层中，层间对准可以在±10μm的范围内，从而可将多层电容器100的电容偏差控制在±1.7％的范围内。
第一内电极121和第二内电极122可由铜(Cu)形成，但第一内电极121和第二内电极122的材料不限于此。
根据本示例性实施例，第一内电极121和第二内电极122可通过使用光刻镀覆法(litho&plating method)将铜附着到介电层111上而形成。
与根据现有技术使用印刷法形成的内电极相比，可清楚地限定第一内电极121和第二内电极122的轮廓，并且基于内电极的面积分布和覆盖范围，多层电容器可具有优异的特性。
第一外电极131和第二外电极132可沿着X方向设置在主体110的第三表面和第四表面上，并分别接触第一内电极121和第二内电极122的暴露的端部，以电连接到第一内电极121和第二内电极122。
第一外电极131和第二外电极132可分别包括形成在主体110的第三表面3和第四表面4上的第一导电层131a和第二导电层132a。
可分别在第一导电层131a和第二导电层132a上形成第一镀层和第二镀层。第一镀层和第二镀层可分别包括镍(Ni)镀层131b和132b以及分别形成在镍(Ni)镀层131b和132b上的锡(Sn)镀层131c和132c。
根据本示例性实施例，第一外电极131和第二外电极132可分别包括：连接部，形成在主体110的第三表面3和第四表面4上；第一带部和第二带部，分别从各个连接部沿着Y方向延伸到主体110的第五表面5和第六表面6的部分，沿着Z方向上延伸到主体110的第一表面1和第二表面2的部分。
根据本示例性实施例，第一导电层131a和第二导电层132a可通过电镀法形成。第一导电层131a和第二导电层132a可由铜(Cu)形成，但第一导电层131a和第二导电层132a的材料不限于此。
为了使用如上所述的电镀法形成第一导电层131a和第二导电层132a，需要种子层。
根据本示例性实施例，第一虚设电极123可设置在其上设置有第一内电极121的介电层111上，第二虚设电极124可设置在其上设置有第二内电极122的介电层111上。
第一虚设电极123和第二虚设电极124可设置为与第一内电极121和第二内电极122分隔开，并设置为暴露到主体110的第四表面4和第三表面3(背对的表面)，第二内电极122和第一内电极121分别暴露到第四表面4和第三表面3。
因此，第一虚设电极123和第二虚设电极124可用作使用电镀法形成第二导电层132a和第一导电层131a的种子层。
第一虚设电极123可从主体110的第四表面4延伸到第五表面5和第六表面6的部分，第二虚设电极124可从主体110的第三表面3延伸到第五表面5和第六表面6的部分。
第一虚设电极123和第二虚设电极124可在图案化内电极时与内电极一起形成。
考虑到在电镀期间发生的镀覆扩散现象，种子层之间的距离，即，与第一虚设电极123和第二虚设电极124相邻的第一内电极121和第二内电极122之间的Z方向上的间隔可以是10μm或更小。也就是说，介电层111的厚度可以是10μm或更小。
其上设置有第一内电极121的介电层111上还可以存在一对第三虚设电极1230。这一对第三虚设电极1230可处于介电层111的宽度方向上的两个边缘中且处于第一内电极121所暴露的侧部。其上设置有第二内电极122的介电层111上还可以存在一对第四虚设电极1240。这一对第四虚设电极1240可处于介电层111的宽度方向上的两个边缘中且处于第二内电极122所暴露的侧部。
第三虚设电极1230和第四虚设电极1240可暴露到主体110的第三表面和第四表面。第三虚设电极1230和第四虚设电极1240还可暴露到主体110的第五表面5和第六表面6的部分。
如图2B中所示，在盖112和盖113中还可存在第五虚设电极125和第六虚设电极126。第五虚设电极125和第六虚设电极126可分别暴露到主体110的第三表面3和第四表面4。第五虚设电极125和第六虚设电极126可暴露到主体110的第五表面5和第六表面6的部分。
图4A和图4B是具有根据现有技术通过丝网印刷法形成的内电极的多层电容器的截面图像。图4C是图4A的部分A的放大图像。图4D是图4A的部分B的放大图像。
参照图4A至图4D，在具有根据现有技术通过丝网印刷法形成的内电极的多层电容器中，可分别在内电极和介电层中发生缺陷Df1和Df2。可在丝网印刷时通过调整膏的厚度和形状来调整内电极的厚度和形状，但是由于印刷误差和压制/烧结固定，会发生内电极的边缘扩散现象(edge spreading phenomenon)。
因此，内电极和介电层的厚度分布可具有约0.95μm的标准偏差(std)。通常，在具有通过丝网印刷法形成的内电极的多层电容器中，内电极中的缺陷的直径平均可为5.6μm，并可在最少约3.1μm到最多约9.4μm的范围内。此外，在这种情况下，内电极的粗糙度Ra可以是0.15μm或更大。
图5A和图5B是示出根据本公开的示例性实施例的多层电容器的内电极的截面图像。图5C是图5A的部分C的放大图像。图5D是图5A的部分D的放大图像。
参照图5A至图5D，由于根据本示例性实施例的多层电容器具有通过电镀法形成的内电极，因此在内电极和介电层中不存在缺陷，且不发生内电极的边缘扩散现象。
因此，内电极可在曝光装置的分辨率在±1μm的范围内的范围内形成，且内电极和介电层的厚度分布可具有约0.65μm的标准偏差(std)，从而可将多层电容器的电容偏差控制在±7％的范围内。此外，在这种情况下，内电极的粗糙度Ra可以是0.05μm或更小。可理解的是，根据本示例性实施例的内电极的表面与根据现有技术的内电极的表面相比变得平坦化。
由于根据本示例性实施例的多层电容器通过同时堆叠层中的每个层的堆叠法而一次形成，因此不存在由依次堆叠而导致的累积变形，并且无论层的数量是多少，所有层都可形成为使得在±10μm的范围内对准。
由于介电特性通过第一内电极和第二内电极之间的重叠区域而形成，因此介电特性可受到层间对准工艺能力的影响。如本示例性实施例中所示，由于对准的影响，当所有的层在±10μm的范围内对准时，多层电容器的电容偏差可控制为在至多约±1.7％的范围内。
由于内电极和对准图案标记同时以层间对准法形成，因此对准图案标记可100％对准内电极。
如本示例性实施例中所示，当外电极通过电镀法形成时，电容器的尺寸可减小。因此，电镀法在形成小尺寸电容器的外电极方面具有优势。
变型示例性实施例
虽然在本示例性实施例中描述了具有在主体的长度方向上的背对端表面上形成为盖形状的外电极的2端子多层电容器，但是多层电容器不限于此。
图15是示意性地示出根据本公开的另一示例性实施例的多层电容器的透视图。图16A至图16C是示出图15的多层电容器中的第一内电极和第二内电极以及第一虚设电极和第二虚设电极的结构的平面图。
在根据本示例性实施例的多层电容器200中，主体210通过沿着主体210的宽度方向交替地设置第一内电极221和第二内电极222且使介电层211介于第一内电极221和第二内电极222之间而形成。第一外电极231和第二外电极232可在主体210的长度方向上的两个端部上形成为“C”形状。
为了形成“C”形状的第一外电极231和第二外电极232，第一虚设电极223可位于其上形成有第一内电极221的介电层上。第一虚设电极223可与第一内电极221分隔开，并暴露到主体210的长度方向上的与一个表面(第一内电极221暴露到所述一个表面)背对的另一表面。第二虚设电极224可位于其上形成有第二内电极222的介电层上。第二虚设电极224可与第二内电极222分隔开，并暴露到主体210的长度方向上的与另一表面(第二内电极222暴露到所述另一表面)背对的一个表面。第一虚设电极223和第二虚设电极224可分别用作形成第二外电极232和第一外电极231的种子层。
根据本示例性实施例，第一内电极221和第二内电极222以及第一虚设电极223和第二虚设电极224没有暴露到主体210的宽度方向上的任一表面。
图17是示意性地示出根据本公开的另一示例性实施例的多层电容器的透视图。图18A至图18C是示出图17的多层电容器中的第一内电极和第二内电极以及第一虚设电极和第二虚设电极的结构的平面图。图19是示出根据本公开的示例性实施例的多层电容器安装在电路板上的板的平面图。图20是示出根据本公开的另一示例性实施例的多层电容器安装在电路板上的板的平面图。
参照图17至图18C，在根据本示例性实施例的多层电容器300中，第一外电极331和第二外电极332可形成为“L”形状。
“L”形状的第一外电极331可从主体310的长度方向上的一个端表面的至少一部分延伸到主体310的厚度方向上的一个端表面(即，主体310的安装表面)的至少一部分。L形状的第二外电极332可从主体310的长度方向上背对的端表面的至少一部分延伸到主体310的安装表面的至少一部分。
设置在介电层311上的第一内电极321和第二内电极322可分别具有第一引线部分321a和第二引线部分322a，第一引线部分321a和第二引线部分322a暴露到与主体310的安装表面以及主体310的长度方向上的背对的端表面相对应的拐角(corner)。
第一虚设电极323和第二虚设电极324可以以不接触相应的第一内电极321和第二内电极322的方式分别形成在于长度方向上与第一引线部分321a和第二引线部分322a背对的拐角处。
参照图19和图20，当外电极形成为如上所述的“C”形状或“L”形状时，由于外电极没有形成在主体的宽度方向上的任一侧表面上，因此可减小板的电极焊盘所占据的面积，从而可减小电容器的安装面积。因此，可减小组件之间的间隔。因此，组件可高度集成，并且可在将电容器安装到板上时，减小由于焊料的印刷错误而导致短路的发生率。其中，在图19和20中，411表示基板，421’、422’、421、422表示电极焊盘，W1和W2分别表示相邻的电容器主体之间的间隔，M是用来表示与使用以往的多层电容器的情况相比根据本发明的实施例的电容器的安装面积减小程度的附图标记。
制造多层电容器的方法
图6至图14是依次示出根据本公开的多层电容器的制造方法的截面图。
在下文中，将参照图6至图14描述根据本公开的示例性实施例的具有以上所述的结构的多层电容器的制造方法的示例。
可通过同时堆叠内电极来制造根据本示例性实施例的多层电容器。
可使用如图6中所示的铜箔图案化内电极。
铜箔10可包括树脂层11、设置在树脂层11的一个表面上的载体层12以及设置在载体层12的一个表面上的种子层13。
树脂层11可由聚丙二醇(PPG)等形成，载体层12和种子层13可由铜形成。
作为示例，载体层12的厚度可约为18μm，种子层13的厚度可约为5μm，且比载体层12薄。然而，载体层12和种子层13的厚度不限于此。
铜箔10可形成为在树脂层11的另一表面上进一步设置载体层12’和种子层13’的双铜箔结构，使得在沿着水平方向切割树脂层11后，可对内电极执行双面图案化(double-sided patterning)。
使用如上所述的双铜箔对内电极执行双面图案化，可减小引导时间(lead time)(L/T)和每单位面积的成本。
参照图7和图8，内电极的图案化可包括在种子层13上层叠感光膜14、使层叠的感光膜14曝光以形成图像、使感光膜显影、在种子层13上镀覆金属层15以及剥离感光膜14。
在根据本公开的内电极的图案化中所使用的光刻法(lithography method)中，可在曝光装置的分辨率在±1μm范围内的范围内形成内电极。因此，与根据现有技术使用印刷法的内电极相比，当使用如上所述的光刻法和镀覆法形成内电极时，可精确地限定电极的形状，并可改善印刷区域分布及覆盖范围。
可使用接触曝光装置、激光直接成像(LDI)装置、投影曝光装置、光刻机(stepper)等执行曝光。
可通过电解镀铜、非电镀铜等执行镀覆。可使用除了铜之外的金属执行镀覆。
可通过在厚度方向上设置的第一内电极和第二内电极之间的重叠区域形成多层电容器的介电特性。
根据本示例性实施例，为了使第一内电极和第二内电极的层间对准处于±10μm的范围内，第一内电极可在一个方向上形成为比第二内电极大10μm。
因此，电容器主体的所有层的层间对准可处于±10μm的范围内，从而可将多层电容器的电容偏差控制在±1.7％的范围内。
由于在本示例性实施例中虚设电极被用作形成外电极的种子，因此可根据外电极的形状改变内电极的图案化图像。
如图9中所示，可通过内电极的图案化方法在其上形成有内电极15的种子层13上层叠介电膜，从而形成介电层16。
由于内电极由在内电极的图案化中使用的金属层形成，因此使用相同的附图标号15表示内电极。
介电膜可由由树脂和磁性填料组成的复合材料形成。
可使用环氧树脂、活化酯、氰酸酯、丙烯酸酯等作为所述树脂。
可使用CaZrO3、BaTiO3、(Ca,Sr)(Ti,Zr)O3、BaO-TiO2-Nd2O3、CaTiO3-MgTiO3等作为所述填料。
介电膜可具有3至50的介电常数(Dk)和0.01至0.001的损耗因子(Df)。
可使用例如真空层叠机(vacuum laminator)来层叠如上所述的介电膜。
介电层16的厚度分布可以具有约0.65μm的标准偏差(std)。
在形成介电层16之后，可进一步对介电层16执行粘度控制。
可根据树脂的固化反应使用各种方法执行粘度控制。
例如，当介电膜包含可光固化树脂时，可执行UV-固化法，当介电膜包含热反应树脂时，可执行热固化法。
可执行UV-固化法或热固化法，使得保持104Pa·s或更大的粘度。
其粘度通过以上所述的方法进行调整的介电膜具有大约50％的固化度，且具有如上所述的固化度的介电膜的状态称为半固化状态。
当如上所述调整介电膜的粘度时，可改善通过根据现有技术进行压制/烧结固定的介电层的厚度分布，并可控制由树脂流动增加导致的介电层的厚度偏差。
在根据现有技术使用印刷法的多层电容器中，介电层的标准偏差(std)可在约0.95μm。但在根据本示例性实施例的多层电容器中，介电层的标准偏差(std)可在约0.65μm。因此，通过如上所述减小介电层的厚度偏差，可将多层电容器的电容偏差控制在±7％的范围内。
当完成内电极和介电层的形成时，可将树脂层11、载体层12和种子层13从铜箔10分离，从而将其去除，如图11A和图11B所示。
可将如上所述形成的内电极15和介电层16的组合主体称为层叠片，并且层叠片可根据产品形成为具有1μm至50μm的厚度。
当使层叠片与铜箔10分离或去除种子层时，可能会损坏层叠片。因此，如图10中所示，可预先在层叠片的介电层16上形成掩膜层17。掩膜层17可在使层叠片与铜箔10分离或从层叠片去除种子层时用来防止层叠片被损坏。
为了形成如上所述的掩膜层，可使用真空层叠机或辊式层叠机来附着背掩膜(back mask)。
可按照由例如离型膜、粘结膜和载体组成的三层结构来制造背掩膜。
离型膜可由聚对苯二甲酸乙二醇酯(PET)、双向拉伸聚丙烯(BOPP)、聚乙烯(PE)等形成。
粘结膜可由帕拉膜(para film)、乙烯-醋酸乙酸(EVA)、热塑性聚氨酯等形成。
为了去除种子层13，可使用例如过氧化氢-硫酸型湿式蚀刻法。
如图12和图13中所示，可同时堆叠多个层叠片。
虽然在图12中使用其中的每一个被去除了图11A和图11B的掩膜层的层叠片，但调整内电极和介电层的厚度以对应于图2中示出的形状。
图11A和图11B中的附图标号15可对应于图12中的附图标号121至124。图11A和图11B中的附图标号16可对应于图12中的附图标号111。
此外，还可在多层电容器的最上面的部分和最下面的部分堆叠保护内电极121和122、虚设电极123和124以及介电层111的盖112和盖113。
这些盖112和113可使用覆盖膜和真空层叠机来形成。虚设电极125和126可形成在盖中。
作为由树脂和无机填料组成的材料的覆盖膜可增强电容器主体的刚性。
盖112和113的厚度分布可与介电层111的厚度分布等同。
覆盖膜可由与介电层的材料相同的材料形成，或根据需要由与介电层的材料不同的材料形成，且覆盖膜的固化产品的模量可以是3GPa或更大。
在如上所述的同时堆叠的方法中，可执行对准堆叠以使层间对准。为了使处于半固化状态的多个层叠片20完全固化，可使用真空(V)-压机设备来执行固化。
可在真空气氛下使用V-压机设备，以去除在固化树脂时所产生的挥发性成分。可控制压力和温度以进行层间压制和完全固化。
真空水平(vacuum level)可以是50torr或更小，压强可在10kgf/cm2至150kgf/cm2的范围内，且温度通常可在100℃至300℃的范围内。然而，可根据介电层的树脂固化特性来改变温度。
由于内电极和对准图案标记以层间对准方法同时形成，因此图案标记可100％对准内电极。
对准堆叠设备的处理能力可在±5μm的范围内。考虑到层叠片的变形，可将电容器制造为使得内电极的所有层的对准可在±10μm的范围内。
电容器主体的所有层的层间对准可在如上所述的±10μm的范围内，从而可将多层电容器的电容偏差控制在±1.7％的范围内。
可根据无源组件(passive component)的尺寸对同时堆叠和固化的产品进行切割，并抛光。
由于用于切割的位置识别标记与内电极和对准图案标记同时形成，因此位置识别标记可100％对准内电极。
考虑到设备的机械误差和所压制的产品的层间对准，通过使用图案标记执行切割，可使得切割边缘在±10μm的范围内。
为了使内电极和外电极彼此平滑地接触，并防止如上所述切割的片的边缘的碎屑现象(chipping phenomenon)，可对片的表面和边缘部进一步进行抛光。
可通过与普通的多层电容器的抛光方法相同的方式来执行抛光方法。
如图14中所示，外电极131和132可形成在主体110上。
可通过电镀法形成外电极131和132，所述电镀法可以是铜(Cu)/镍(Ni)/锡(Sn)电镀法。
铜镀覆法可以是镀覆扩散法，并且在使内电极图案化时与内电极一起形成的虚设电极123和124可用作扩散镀覆的种子。
此外，考虑到扩散电镀法的处理能力，可将种子制造为使得种子之间的距离是10μm或更小。
根据本示例性实施例，由于在形成外电极时，使用了在使内电极图案化时与内电极一起形成的种子电极，因此无需形成单独的种子层，并可实现有利于形成小尺寸的电容器的小型化。
外电极可根据虚设电极(用于外电极扩散镀覆的种子)的形成位置形成为与如本示例性实施例中的2端子多层电容器相似的盖形状，或如变型示例性实施例中的“C”或“L”形状。
当外电极形成为“L”形状时，省略了位于主体的宽度方向上的背对的侧表面上的外电极，从而可减小板的焊盘的面积。因此，可减小安装面积，并可降低在封装时由焊料的印刷错误而导致的短路的风险。因此，微型组件可高度集成。
与具有根据现有技术通过印刷法形成的内电极的多层电容器相比，当通过光刻和镀覆法以及同时堆叠的方法制造多层电容器时，可容易控制介电层的面积和厚度分布。如此，可实现具有小偏差的电容，并且基于B偏差(在±0.1pF的范围内)的产量可为93％。此外，通过镀覆形成外电极可解决在应用表面安装技术(SMT)时的短路问题。
如上所述，根据本公开的示例性实施例，与其内电极是根据现有技术使用印刷法形成的多层电容器相比，可容易地控制介电层的面积分布和厚度分布，因此可实现具有小偏差的电容。此外，外电极通过镀覆形成，从而可解决应用SMT时的短路问题。
虽然以上示出并描述了示例性实施例，但对于本领域的技术人员将显而易见的是，在不脱离由所附权利要求所限定的本发明的范围的情况下，可做出变型和变化。

Claims (35)

1.一种多层电容器，所述多层电容器包括：
主体，包括介电层、第一内电极和第二内电极，所述第一内电极和所述第二内电极交替地堆叠，且介电层介于所述第一内电极和所述第二内电极之间，其中，所述第一内电极和所述第二内电极分别暴露于所述主体的在长度方向上彼此背对的第三表面和第四表面；及
第一外电极和第二外电极，所述第一外电极和所述第二外电极位于所述主体上，并分别连接到所述第一内电极和所述第二内电极，
其中，所述第一内电极和所述第二内电极是镀层，沿着所述主体的与所述长度方向垂直的宽度方向，所述第一内电极比所述第二内电极宽。
2.根据权利要求1所述的多层电容器，其中，所述主体通过同时堆叠所述介电层和所述第一内电极以及所述第二内电极而形成。
3.根据权利要求1所述的多层电容器，其中，所述第一外电极和所述第二外电极均包括镀层。
4.根据权利要求1所述的多层电容器，所述多层电容器还包括形成在所述主体中的多个虚设电极，所述多个虚设电极暴露于所述主体的至少一个表面，并分别连接到所述第一外电极和所述第二外电极。
5.根据权利要求1所述的多层电容器，其中，所述主体包括：有效区域，所述有效区域包括所述第一内电极和所述第二内电极；以及盖，所述盖位于所述有效区域的最外面的部分上，且
所述多层电容器还包括位于所述盖中的多个虚设电极，所述虚设电极暴露于所述主体的至少一个表面，并分别连接到所述第一外电极和所述第二外电极。
6.根据权利要求1所述的多层电容器，其中，所述主体还具有连接到所述第三表面和所述第四表面并且在所述主体的厚度方向上彼此背对的第一表面和第二表面以及连接到所述第一表面和所述第二表面以及所述第三表面和所述第四表面并且在所述主体的所述宽度方向上彼此背对的第五表面和第六表面，
所述第一外电极从所述第三表面延伸到所述第一表面和所述第二表面的部分以及所述第五表面和所述第六表面的部分，并连接到所述第一内电极的暴露的端部，且
所述第二外电极从所述第四表面延伸到所述第一表面和所述第二表面的部分以及所述第五表面和所述第六表面的部分，并连接到所述第二内电极的暴露的端部。
7.根据权利要求6所述的多层电容器，所述多层电容器还包括：
第一虚设电极，位于设置有所述第一内电极的所述介电层上，并暴露于所述第四表面、所述第五表面和所述第六表面中的至少一个表面；
第三虚设电极，位于其上设置有所述第一内电极的所述介电层上，并暴露于所述第三表面和所述第五表面中的至少一个表面；
第四虚设电极，位于其上设置有所述第一内电极的所述介电层上，并暴露于所述第三表面和所述第六表面中的至少一个表面；
第二虚设电极，位于其上设置有所述第二内电极的所述介电层上，并暴露于所述第三表面、所述第五表面和所述第六表面中的至少一个表面；
第五虚设电极，位于其上设置有所述第二内电极的所述介电层上，并暴露于所述第四表面和所述第五表面中的至少一个表面；及
第六虚设电极，位于其上设置有所述第二内电极的所述介电层上，并暴露于所述第四表面和所述第六表面中的至少一个表面。
8.根据权利要求1所述的多层电容器，其中，所述主体还具有连接到所述第三表面和所述第四表面并且在所述主体的厚度方向上彼此背对的第一表面和第二表面以及连接到所述第一表面和所述第二表面以及所述第三表面和所述第四表面并且在所述主体的所述宽度方向上彼此背对的第五表面和第六表面，
所述第一外电极从所述第三表面延伸到所述第一表面和所述第二表面的部分并连接到所述第一内电极的暴露的端部，且
所述第二外电极从所述第四表面延伸到所述第一表面和所述第二表面的部分并连接到所述第二内电极的暴露的端部。
9.根据权利要求8所述的多层电容器，所述多层电容器还包括：
第一虚设电极，在其上设置有所述第一内电极的所述介电层上暴露于所述第四表面；及
第二虚设电极，在其上设置有所述第二内电极的所述介电层上暴露于所述第三表面。
10.根据权利要求1所述的多层电容器，其中，所述主体还具有连接到所述第三表面和所述第四表面并且在所述主体的厚度方向上彼此背对的第一表面和第二表面以及连接到所述第一表面和所述第二表面以及所述第三表面和所述第四表面并且在所述主体的所述宽度方向上彼此背对的第五表面和第六表面，
所述第一内电极具有暴露于所述第一表面和所述第三表面的第一引线部，
所述第二内电极具有暴露于所述第一表面和所述第四表面的第二引线部，
所述第一外电极从所述第一表面延伸到所述第三表面的部分并连接到所述第一引线部，且
所述第二外电极与所述第一外电极分隔开，从所述第一表面延伸到所述第四表面的部分，并连接到所述第二引线部。
11.根据权利要求10所述的多层电容器，所述多层电容器还包括：
第一虚设电极，在设置有所述第一内电极的介电层上暴露于所述第一表面和所述第四表面；及
第二虚设电极，在设置有所述第二内电极的介电层上暴露于所述第一表面和所述第三表面。
12.根据权利要求1所述的多层电容器，其中，所述第一内电极和第二内电极均具有0.05μm或更小的粗糙度。
13.一种多层电容器，所述多层电容器包括：
主体，包括多个层叠片和位于所述层叠片的上部和下部中的至少一个上的盖；及
第一外电极和第二外电极，位于所述主体的外表面上，
其中，每个层叠片包括介电层和包含镀层的第一内电极或第二内电极，并且在所述层叠片的层叠方向上，所述第一内电极和所述第二内电极交替地设置，
其中，所述第一内电极和所述第二内电极分别暴露于所述主体的在长度方向上彼此背对的第三表面和第四表面，沿着所述主体的与所述长度方向垂直的宽度方向，所述第一内电极比所述第二内电极宽。
14.根据权利要求13所述的多层电容器，其中，所述主体通过同时堆叠所述多个层叠片和所述盖而形成。
15.根据权利要求13所述的多层电容器，其中，所述第一外电极和所述第二外电极均包括镀层。
16.根据权利要求13所述的多层电容器，其中，所述层叠片还包括与所述第一内电极和所述第二内电极分隔开的多个虚设电极，在所述第一内电极和所述第二内电极之间设置有介电层，且
其中，所述虚设电极是镀层，所述虚设电极暴露于所述主体的至少一个表面，并分别连接到所述第一外电极和所述第二外电极。
17.根据权利要求13所述的多层电容器，
其中，所述盖还包括包含镀层的多个虚设电极，且
其中，所述虚设电极暴露于所述主体的至少一个表面，并分别连接到所述第一外电极和所述第二外电极。
18.根据权利要求13所述的多层电容器，其中，所述主体还具有连接到所述第三表面和所述第四表面并且在所述主体的厚度方向上彼此背对的第一表面和第二表面以及连接到所述第一表面和所述第二表面以及所述第三表面和所述第四表面并且在所述主体的所述宽度方向上彼此背对的第五表面和第六表面，
所述第一外电极从所述第三表面延伸到所述第一表面和所述第二表面的部分以及所述第五表面和所述第六表面的部分，并连接到所述第一内电极的暴露的端部，且
所述第二外电极从所述第四表面延伸到所述第一表面和所述第二表面的部分以及所述第五表面和所述第六表面的部分，并连接到所述第二内电极的暴露的端部。
19.根据权利要求18所述的多层电容器，所述多层电容器包括：
第一虚设电极，在其上设置有所述第一内电极的所述层叠片上暴露于所述第四表面、所述第五表面和所述第六表面中的至少一个表面；
第三虚设电极，在其上设置有所述第一内电极的所述层叠片上暴露于所述第三表面和所述第五表面中的至少一个；
第四虚设电极，在其上设置有所述第一内电极的所述层叠片上暴露于所述第三表面和所述第六表面中的至少一个；
第二虚设电极，在其上设置有所述第二内电极的所述层叠片上暴露于所述第三表面、所述第五表面和所述第六表面中的至少一个表面；
第五虚设电极，在其上设置有所述第二内电极的所述层叠片上暴露于所述第四表面和所述第五表面中的至少一个；及
第六虚设电极，在其上设置有所述第二内电极的所述层叠片上暴露于所述第四表面和所述第六表面中的至少一个。
20.根据权利要求13所述的多层电容器，其中，所述主体还具有连接到所述第三表面和所述第四表面并且在所述主体的厚度方向上彼此背对的第一表面和第二表面以及连接到所述第一表面和所述第二表面以及所述第三表面和所述第四表面并且在所述主体的所述宽度方向上彼此背对的第五表面和第六表面，
所述第一外电极从所述第三表面延伸到所述第一表面和所述第二表面的部分并连接到所述第一内电极的暴露的端部，且
所述第二外电极从所述第四表面延伸到所述第一表面和所述第二表面的部分并连接到所述第二内电极的暴露的端部。
21.根据权利要求20所述的多层电容器，所述多层电容器还包括：
第一虚设电极，位于其上设置有所述第一内电极的所述层叠片上，并暴露于所述第四表面；及
第二虚设电极，位于其上设置有所述第二内电极的所述层叠片上，并暴露于所述第三表面。
22.根据权利要求13所述的多层电容器，其中，所述主体还具有连接到所述第三表面和所述第四表面并且在所述主体的厚度方向上彼此背对的第一表面和第二表面以及连接到所述第一表面和所述第二表面以及所述第三表面和所述第四表面并且在所述主体的所述宽度方向上彼此背对的第五表面和第六表面，
所述第一内电极具有暴露于所述第一表面和所述第三表面的第一引线部，
所述第二内电极具有暴露于所述第一表面和所述第四表面的第二引线部，
所述第一外电极从所述第一表面延伸到所述第三表面的部分并连接到所述第一引线部，且
所述第二外电极与所述第一外电极分隔开，从所述第一表面延伸到所述第四表面的部分，并连接到所述第二引线部。
23.根据权利要求22所述的多层电容器，所述多层电容器还包括：
第一虚设电极，位于其上设置有所述第一内电极的所述层叠片上，并暴露于所述第一表面和所述第四表面；及
第二虚设电极，位于其上设置有所述第二内电极的所述层叠片上，并暴露于所述第一表面和所述第三表面。
24.根据权利要求13所述的多层电容器，其中，所述第一内电极和所述第二内电极均具有0.05μm或更小的粗糙度。
25.一种多层陶瓷电容器的制造方法，所述制造方法包括：
制备包括内电极、虚设电极和介电层的多个层叠片；
同时堆叠所述多个层叠片以及位于所述层叠片的上方和下方的盖，并随后使所述多个层叠片和所述盖固化，以制备固化的产品；
根据电容器的尺寸切割所述固化的产品，以制备所述内电极和所述虚设电极部分地暴露的主体；及
利用镀覆法使用所述虚设电极作为种子在所述主体的外表面上形成外电极。
26.根据权利要求25所述的制造方法，其中，制备所述层叠片的步骤包括：
通过光刻法和镀覆法，在铜箔的表面上使所述内电极和所述虚设电极图案化；
形成覆盖所述内电极和所述虚设电极的介电层；及
去除所述铜箔。
27.根据权利要求26所述的制造方法，其中，制备所述层叠片的步骤还包括在形成所述介电层后控制所述介电层的粘度。
28.根据权利要求26所述的制造方法，其中，制备所述层叠片的步骤还包括在去除所述铜箔之前形成覆盖所述介电层的掩膜。
29.一种多层电容器，所述多层电容器包括：
主体，包括交替地堆叠的第一内镀层和第二内镀层，介电层介于所述第一内镀层和所述第二内镀层之间，并且所述第一内镀层和所述第二内镀层分别暴露于所述主体的在长度方向上彼此背对的第一端表面和第二端表面；及
第一外镀层和第二外镀层，分别位于所述第一端表面和所述第二端表面上，并分别连接到所述第一内镀层和所述第二内镀层，
其中，沿着所述主体的与所述长度方向垂直的宽度方向，所述第一内镀层比所述第二内镀层宽。
30.根据权利要求29所述的多层电容器，其中
所述主体还包括第三内镀层和第四内镀层，所述第三内镀层和所述第四内镀层分别位于所述主体的与具有所述第一内镀层和所述第二内镀层的层对应的层上，所述第三内镀层和所述第四内镀层分别暴露于所述第二端表面和所述第一端表面，
所述第一内镀层和所述第二内镀层在所述主体的堆叠方向上叠置，且
所述第三内镀层和所述第四内镀层分别与所述第二内镀层和所述第一内镀层叠置，并且彼此不叠置。
31.根据权利要求30所述的多层电容器，其中
所述主体还包括第五内镀层和第六内镀层，所述第五内镀层和所述第六内镀层分别位于所述主体的与具有所述第一内镀层和所述第二内镀层的层对应的层，所述第五内镀层和所述第六内镀层在堆叠方向上分别至少部分地与所述第四内镀层和所述第三内镀层叠置。
32.根据权利要求30所述的多层电容器，其中，所述主体还包括：
上覆盖层，位于堆叠的所述第一内镀层和所述第二内镀层的堆叠方向上的上方；
下覆盖层，位于堆叠的所述第一内镀层和所述第二内镀层的堆叠方向上的下方；及
第七内镀层和第八内镀层，位于所述上覆盖层和所述下覆盖层中的一个或两者中，并彼此分隔开。
33.一种多层电容器的制造方法，所述制造方法包括：
制备包括内镀层和介电层的多个层叠片；
同时堆叠所述多个层叠片，使得交替地堆叠的片分别包括在堆叠方向上部分地叠置的第一内镀层和第二内镀层并分别包括第三内镀层和第四内镀层，所述第三内镀层和所述第四内镀层分别与所述第一内镀层和所述第二内镀层分隔开并在堆叠方向上与所述第二内镀层和所述第一内镀层部分地叠置；
切割堆叠的所述片以形成主体，使得所述第一内镀层和所述第四内镀层暴露于所述主体的第一表面，所述第二内镀层和所述第三内镀层暴露于所述主体的与所述第一表面背对的第二表面；及
分别在所述主体的所述第一表面和所述第二表面上形成第一外镀层和第二外镀层。
34.根据权利要求33所述的制造方法，其中，制备所述层叠片的步骤包括：
通过光刻法和镀覆法，在铜箔的表面上使分隔开的镀层图案化；
使用介电层覆盖所述镀层；及
去除所述铜箔。
35.根据权利要求33所述的制造方法，其中
使用所述第一内镀层和所述第四内镀层的暴露的部分作为种子层，通过镀覆法形成所述第一外镀层，且
使用所述第二内镀层和所述第三内镀层的暴露的部分作为种子层，通过镀覆法形成所述第二外镀层。
CN201710367200.4A 2016-09-29 2017-05-23 多层电容器及其制造方法 Active CN107887170B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2016-0125633 2016-09-29
KR20160125633 2016-09-29
KR10-2016-0135457 2016-10-19
KR1020160135457A KR101933413B1 (ko) 2016-09-29 2016-10-19 적층형 커패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN107887170A CN107887170A (zh) 2018-04-06
CN107887170B true CN107887170B (zh) 2020-07-03

Family

ID=61686626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710367200.4A Active CN107887170B (zh) 2016-09-29 2017-05-23 多层电容器及其制造方法

Country Status (3)

Country Link
US (1) US10304628B2 (zh)
JP (1) JP2018056543A (zh)
CN (1) CN107887170B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6841036B2 (ja) * 2016-12-28 2021-03-10 Tdk株式会社 積層セラミック電子部品
CN117133545A (zh) * 2017-05-15 2023-11-28 京瓷Avx元器件公司 多层电容器和包括其的电路板
KR102101703B1 (ko) * 2018-08-01 2020-04-20 삼성전기주식회사 적층형 커패시터
JP7279894B2 (ja) * 2018-09-13 2023-05-23 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型キャパシタ
CN114566387A (zh) * 2018-12-26 2022-05-31 株式会社村田制作所 电解电容器及其制造方法
KR102620527B1 (ko) * 2019-01-21 2024-01-03 삼성전기주식회사 적층형 커패시터 및 그 제조 방법
KR20210009628A (ko) * 2019-07-17 2021-01-27 삼성전기주식회사 적층 세라믹 전자 부품
KR20190116139A (ko) 2019-07-22 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20190116146A (ko) 2019-08-02 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20190116176A (ko) * 2019-09-19 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
JP7196817B2 (ja) * 2019-10-31 2022-12-27 株式会社村田製作所 積層セラミックコンデンサの使用方法および積層セラミックコンデンサの実装方法
KR20220068567A (ko) * 2020-11-19 2022-05-26 삼성전기주식회사 적층형 전자 부품
JP2022083832A (ja) * 2020-11-25 2022-06-06 Tdk株式会社 積層電子部品
JP2023019368A (ja) * 2021-07-29 2023-02-09 株式会社村田製作所 積層セラミックコンデンサ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610387A (zh) * 2011-01-21 2012-07-25 株式会社村田制作所 层叠陶瓷电子部件

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US97821A (en) * 1869-12-14 Fire-arms
JPS5670620A (en) * 1979-11-15 1981-06-12 Matsushita Electric Ind Co Ltd Composition laminating layer capacitor and method of manufacturing same
JPH01205411A (ja) * 1988-02-10 1989-08-17 Matsushita Electric Works Ltd コンデンサ
JP2784863B2 (ja) * 1992-08-31 1998-08-06 太陽誘電株式会社 積層コンデンサ
JPH08273973A (ja) * 1995-03-29 1996-10-18 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JPH09129476A (ja) * 1995-10-30 1997-05-16 Murata Mfg Co Ltd セラミック電子部品
JP3597425B2 (ja) * 1999-02-16 2004-12-08 株式会社村田製作所 積層セラミック電子部品
JP2001023864A (ja) * 1999-07-08 2001-01-26 Matsushita Electric Ind Co Ltd 多連型電子部品
JP2001217135A (ja) * 2000-02-03 2001-08-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP4055978B2 (ja) 2000-10-02 2008-03-05 Ｔｄｋ株式会社 高周波コイルの製造方法
JP4671530B2 (ja) 2001-04-26 2011-04-20 京セラ株式会社 積層型電子部品
JP2005285801A (ja) 2004-03-26 2005-10-13 Kyocera Corp 積層型電子部品の製法
US20080030922A1 (en) * 2004-09-27 2008-02-07 Matsushita Electric Industrial Co., Ltd. Multi-Layer Capacitor and Mold Capacitor
JP5600247B2 (ja) * 2008-06-11 2014-10-01 株式会社村田製作所 積層電子部品およびその製造方法
JP2012253245A (ja) * 2011-06-03 2012-12-20 Tdk Corp 積層電子部品及び積層電子部品の製造方法
JP2013021298A (ja) * 2011-06-15 2013-01-31 Murata Mfg Co Ltd 積層セラミック電子部品
JP5890710B2 (ja) * 2012-03-15 2016-03-22 株式会社神戸製鋼所 熱間プレス成形品およびその製造方法
JP5678919B2 (ja) * 2012-05-02 2015-03-04 株式会社村田製作所 電子部品
KR102067173B1 (ko) * 2013-02-25 2020-01-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP6323017B2 (ja) 2013-04-01 2018-05-16 株式会社村田製作所 積層型セラミック電子部品
JP6234075B2 (ja) * 2013-06-14 2017-11-22 日揮触媒化成株式会社 積層セラミックコンデンサ内部電極層形成用ペーストおよび積層セラミックコンデンサ
KR101477405B1 (ko) * 2013-07-05 2014-12-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6380162B2 (ja) * 2014-05-09 2018-08-29 株式会社村田製作所 積層セラミック電子部品
JP2016171181A (ja) * 2015-03-12 2016-09-23 株式会社村田製作所 セラミック電子部品
JP2017108057A (ja) * 2015-12-11 2017-06-15 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610387A (zh) * 2011-01-21 2012-07-25 株式会社村田制作所 层叠陶瓷电子部件

Also Published As

Publication number Publication date
US10304628B2 (en) 2019-05-28
JP2018056543A (ja) 2018-04-05
CN107887170A (zh) 2018-04-06
US20180090273A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
CN107887170B (zh) 多层电容器及其制造方法
US9177724B2 (en) Multilayer ceramic electronic component and a method for manufacturing the same
US9076597B2 (en) Monolithic ceramic capacitor
US8717738B2 (en) Multilayer ceramic electronic component
US8305729B2 (en) Laminated ceramic electronic component
US9240280B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP2021153206A (ja) 積層セラミック電子部品及びその実装基板
KR20140085097A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR101434107B1 (ko) 기판 내장용 적층 세라믹 커패시터, 그 제조 방법 및 임베디드 기판의 제조 방법
JP2017098524A (ja) 積層セラミック電子部品及びその製造方法
JP2022034017A (ja) 積層セラミック電子部品の製造方法
JP2014187216A (ja) 積層セラミックコンデンサの製造方法
US7799409B2 (en) Ceramic green sheet structure and method for manufacturing laminated ceramic electronic component
US20190172648A1 (en) Capacitor component
KR101452070B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
US10553363B2 (en) Multilayer ceramic capacitor having via electrode and method of manufacturing the same
JP6261855B2 (ja) 積層セラミック電子部品及びその製造方法
JP3472193B2 (ja) 積層セラミックコンデンサの製造方法
KR20090099275A (ko) 적층형 전자부품용 그린시트 및 이를 이용한 그린칩의제조방법
CN111199827A (zh) 电容器组件以及制造该电容器组件的方法
KR101933413B1 (ko) 적층형 커패시터 및 그 제조 방법
JP2004165375A (ja) セラミック積層体の製法
JP2020120097A (ja) キャパシタ部品及びその製造方法
JP7438656B2 (ja) 集合基板
JP2004153027A (ja) 多連型コンデンサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant