JP5955903B2 - 積層セラミックキャパシタ - Google Patents

Description

本発明は、積層セラミックキャパシタに関するもので、より詳細には、優れた静電容量及び低い等価直列インダクタンスを示す積層セラミックキャパシタに関する。

一般的に、キャパシタ、インダクタ、圧電体素子、バリスタ又はサーミスタ等のセラミック材料を使用する電子部品は、セラミック材料からなるセラミック本体と、本体内部に形成された内部電極と、上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極とを具備する。

セラミック電子部品のうち積層セラミックキャパシタとは、積層された複数の誘電体層と、一誘電体層を介して対向配置される内部電極と、上記内部電極に電気的に接続された外部電極とを含む。

積層セラミックキャパシタは、小型でありながら、高容量が保障され、実装が容易であるという長所により、コンピュータ、ＰＤＡ、携帯電話等の移動通信装置の部品として、広く用いられている。

最近、電子製品の小型化及び多機能化により、チップ部品も小型化及び高機能化される傾向にあるため、積層セラミックキャパシタもサイズが小さくて容量の大きい高容量製品が求められている。

また、積層セラミックキャパシタは、ＬＳＩの電源回路内に配置されるバイパス（ｂｙｐａｓｓ）キャパシタとして有効に使用され、このようなバイパスキャパシタとして機能するためには、積層セラミックキャパシタが高周波ノイズを効果的に除去できなければならない。このようなニーズは、電子装置の高周波化傾向に伴い、さらに増加している。バイパスキャパシタとして使用される積層セラミックキャパシタは、回路基板上の実装パッド上の半田付けを通じて電気的に連結されており、上記実装パッドを、基板上の配線パターンや導電性ビアを通じて、他の外部回路と連結することができる。

積層セラミックキャパシタは、キャパシタンス成分の他に、等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）成分を共に有し、このような等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）成分は、バイパスキャパシタの機能を阻害する。特に、等価直列インダクタンス（ＥＳＬ）は、高周波においてキャパシタのインダクタンスを高め、高周波ノイズの除去特性を阻害する。

本発明は、優れた静電容量及び低い等価直列インダクタンスを示す積層セラミックキャパシタを提供することを目的とする。

本発明は、セラミック素体と、このセラミック素体の内部に形成されてセラミック素体の第１面に露出し、この第１面に露出した領域のうち一部が重畳される引出部を有する第１及び第２内部電極と、上記セラミック素体の第１面に形成され、上記引出部とそれぞれ連結される外部電極と、上記セラミック素体の第１面、この第１面と連結された第３面及び第４面にそれぞれ形成される絶縁層とを含み、上記引出部はセラミック素体の第３面又は第４面と所定の間隔をおいて形成される積層セラミックキャパシタである。

上記第１内部電極は、所定の間隔をおいて上記セラミック素体の第１面に露出する第１及び第２引出部を有し、上記第１引出部は、上記セラミック素体の第３面と所定の間隔をおいて形成され、上記第２引出部は、上記セラミック素体の第４面と所定の間隔をおいて形成することができる。

上記第２内部電極は、上記セラミック素体の第３面及び第４面と所定の間隔をおいて形成される第１引出部を有することができる。

上記第１及び第２内部電極の端部は、上記セラミック素体の第３面及び第４面に露出させることができる。

上記第１及び第２内部電極は、セラミック素体の実装面に対し、垂直に配置することができる。

上記絶縁層は、セラミックスラリーで形成することができる。

上記外部電極は、上記第１及び第２内部電極の引出部のうち重畳されない領域と連結することができる。

上記セラミック素体の第１面に形成される絶縁層は、第１及び第２内部電極の引出部のうち、重畳される領域を全部覆うように形成することができる。

上記セラミック素体の第３面又は第４面に形成される絶縁層は、上記セラミック素体の第３面又は第４面に露出する誘電体層と連結することができる。

上記セラミック素体の第１面に形成される絶縁層は、上記セラミック素体の第１面から測定される第１及び第２外部電極の高さより低く形成することができる。

上記第１及び第２内部電極は、上記セラミック素体の第１面と対向する第２面に、それぞれ露出する引出部を有することができる。

上記第１内部電極は、所定の間隔をおいて上記セラミック素体の第２面に露出する第３及び第４引出部を有することができる。上記第３引出部は、上記セラミック素体の第３面と所定の間隔をおいて形成することができ、上記第４引出部は、上記セラミック素体の第４面と所定の間隔をおいて形成することができる。

上記第２内部電極は、上記セラミック素体の第２面に露出し、上記セラミック素体の第３面及び第４面と所定の間隔をおいて形成される第２引出部を有することができる。

本発明の一実施形態によると、内部電極はセラミック素体の誘電体層に最小限のマージン部又はギャップを残して最大限の面積で形成されることができる。これにより、第１及び第２内部電極の重畳領域が拡大し、高容量の積層セラミックキャパシタを形成することができる。

本発明の一実施形態によると、第１及び第２内部電極は引出部にも重畳領域が形成され、積層セラミックキャパシタの容量が増加する。

また、外部極性が印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）を短くすることができ、これにより、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）を低くすることができる。

本発明の一実施形態によると、セラミック素体に形成される絶縁層は、セラミック素体の一面に露出した第１及び第２内部電極の端部、第１及び第２内部電極の引出部を覆い、内部電極間の短絡を防止し、耐湿特性の低下等の内部欠陥を防止することができる。

本発明の一実施形態によると、絶縁層は内部電極が形成された誘電体層の一部と連結することができ、これにより、絶縁層とセラミック素体の結合強度が向上する。

本発明の一実施形態によると、絶縁層の高さが調節でき、絶縁層の高さを第１及び第２外部電極の高さより低く形成すると、積層セラミックキャパシタを、回路基板上により安定的に実装することができる。

本発明の一実施形態によると、積層セラミックキャパシタの電流は、複数の外部電極を通じて内部電極に伝達することができ、これにより、積層セラミックキャパシタのキャパシタンス成分に直列に連結されるインダクタンス成分のサイズを、非常に小さくすることができる。

本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図である。 図１に図示されている積層セラミックキャパシタの内部電極の構造を示す断面図である。 図１に図示されている積層セラミックキャパシタの製造工程の一部を示す概略上部平面図である。 図１のＡ−Ａ’線に沿った断面図である。 本発明の他の実施形態による積層セラミックキャパシタを示す断面図である。 本発明の他の一実施形態による積層セラミックキャパシタを示す概略斜視図である。 図６に図示されている積層セラミックキャパシタの内部電極の構造を示す断面図である。 図６に図示されている積層セラミックキャパシタの製造工程の一部を示す概略上部平面図である。 図６に図示されている積層セラミックキャパシタの断面図である。

以下では、本発明の好ましい実施形態について添付の図面を参照して説明する。但し、本発明の実施形態は、他の多様な形態に変形することができ、本発明の範囲は、以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は、当業界で平均的な知識を有する者に、本発明をより完全に説明するために提供するものである。従って、図面における要素の形状及びサイズ等は、より明確な説明のために誇張されることがある。図面上に同一符号で示される要素は同一要素である。

図１は本発明の一実施形態による積層セラミックキャパシタを示す概略斜視図であり、図２は、図１に図示されている積層セラミックキャパシタの内部電極の構造を示す断面図である。図３は、図１に図示されている積層セラミックキャパシタの製造工程の一部を示す概略上部平面図である。図４は、図１のＡ−Ａ’線に沿った断面図である。

本実施形態による積層セラミックキャパシタは３端子垂直積層型キャパシタとすることができる。「垂直積層型（ｖｅｒｔｉｃａｌｌｙ ｌａｍｉｎａｔｅｄ ｏｒ ｖｅｒｔｉｃａｌ ｍｕｌｔｉｌａｙｅｒ）」とは、キャパシタ内の積層された内部電極が、回路基板の実装領域面に垂直に配置されることを意味し、「３端子（３−ｔｅｒｍｉｎａｌ）」とは、キャパシタの端子として３つの端子が回路基板に接続されることを意味する。

図１から図４を参照すると、本実施形態による積層セラミックキャパシタは、セラミック素体１１０と、上記セラミック素体の内部に形成される内部電極１２１、１２２と、上記セラミック素体の一面にそれぞれ形成される絶縁層１４１、１４２、１４３、１４４と、外部電極１３１、１３２、１３３とを含むことができる。

本実施形態において、セラミック素体１１０は、対向する第１面１及び第２面２と、上記第１面及び第２面を連結する第３面３、第４面４、第５面５、第６面６とを有することができる。上記セラミック素体１１０の形状に特に制限はないが、図示されているように第１面から第６面を有する六面体とすることができる。本発明の一実施形態によると、第３面３及び第４面４が対向し、第５面５及び第６面６が対向することができる。本発明の一実施形態によると、セラミック素体の第１面１は、回路基板の実装領域に配置される実装面になることができる。

本発明の一実施形態によると、ｘ方向は、第１及び第２外部電極が所定の間隔をおいて形成される方向であり、ｙ方向は、内部電極が誘電体層を介して積層される方向であり、ｚ方向は、内部電極が回路基板に実装される方向とすることができる。

本発明の一実施形態によると、上記セラミック素体１１０は、複数の誘電体層１１１を積層して形成することができる。上記セラミック素体１１０を構成する複数の誘電体層１１１は焼結された状態であり、隣接する誘電体層との境界は確認できないほど一体化することができる。

上記誘電体層１１１は、セラミックパウダー、有機溶剤及び有機バインダーを含むセラミックグリーンシートの焼成によって形成することができる。上記セラミックパウダーは高い誘電率を有する物質であり、これに制限されるものではないが、チタン酸バリウム（ＢａＴｉＯ_３）系材料、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系材料等を使用することができる。

本発明の一実施形態によると、セラミック素体１１０の内部には内部電極を形成することができる。

図２は、セラミック素体１１０を構成する誘電体層１１１と上記誘電体層に形成された内部電極１２１、１２２とを示す断面図である。本発明の一実施形態によると、第１極性の第１内部電極１２１と第２極性の第２内部電極１２２とを一対とすることができ、一誘電体層１１１を介して、ｙ方向に対向するように配置することができる。本発明の一実施形態によると、第１及び第２内部電極１２１、１２２は、積層セラミックキャパシタの実装面、即ち、第１面１に垂直に配置することができる。

本発明の一実施形態において、第１及び第２は互いに異なる極性を、第１及び第３は同一極性を、それぞれ備えることができる。

本発明の一実施形態によると、第１及び第２内部電極は、導電性金属を含む導電性ペーストによって形成することができる。上記導電性金属は、これに制限されるものではないが、Ｎｉ、Ｃｕ、Ｐｄ又はこれらの合金とすることができる。

誘電体層を形成するセラミックグリーンシート上に、スクリーン印刷法又はグラビア印刷法のような印刷法を通じ、導電性ペーストで内部電極層を印刷することができる。内部電極層が印刷されたセラミックグリーンシートを交互に積層して焼成し、セラミック素体を形成することができる。

図２及び図３を参照すると、第１及び第２内部電極１２１、１２２は、互いに異なる極性の外部電極と連結されるように、それぞれ引出部１２１ａ、１２１ｂ、１２２ａを有し、これらの引出部１２１ａ、１２１ｂ、１２２ａは、それぞれセラミック素体の第１面１に露出することができる。本発明の一実施形態によると、積層セラミックキャパシタは垂直積層型であり、第１内部電極の引出部及び第２内部電極の引出部は、セラミック素体の同一面に露出することができる。

本発明の一実施形態によると、内部電極の引出部は、内部電極を形成する導体パターンのうち、幅Ｗが増加してセラミック素体の一面に露出した領域を意味することができる。

本発明の一実施形態によると、第１内部電極は２つの引出部１２１ａ、１２１ｂを有することができる。上記第１内部電極の２つの引出部１２１ａ、１２１ｂは所定の間隔をおいて形成され、セラミック素体の第１面に露出することができる。

本発明の一実施形態によると、第１内部電極の第１引出部１２１ａは、セラミック素体の第３面から所定の間隔ｇ１をおいて第１面に露出することができ、第１内部電極の第２引出部１２１ｂは、セラミック素体の第４面から所定の間隔ｇ１をおいて第１面に露出することができる。

本発明の一実施形態によると、第２内部電極は、１つの引出部１２２ａを有することができる。上記第２内部電極の第１引出部１２２ａは、セラミック素体の第３面及び第４面と所定の間隔ｇ２をおいて形成され、セラミック素体の第１面に露出することができる。

上記第１内部電極の２つの引出部１２１ａ、１２１ｂは、それぞれ第２内部電極の引出部１２２ａと重畳領域を有することができる。本発明の一実施形態によると、第１内部電極の２つの引出部１２１ａ、１２１ｂと第２内部電極の引出部１２２ａは、セラミック素体の第１面に露出した領域のうち一部重畳領域を有することができる。これに対するより具体的な事項は後述する。

本発明の一実施形態によると、第１及び第２内部電極の端部は、セラミック素体の第３面及び第４面に露出することができる。上記セラミック素体の第３面及び第４面には絶縁層が形成され、内部電極間の短絡を防止することができる。

本発明の一実施形態によると、第１及び第２内部電極は、セラミック素体の第２面のみにマージン部が形成されているが、第３面及び第４面にはマージン部を形成しなくてもよい。また、第３面、第４面及び第１面には最小限のギャップｇ１、ｇ２のみが設けられ、内部電極を形成することができる。なお、第１面でも、第１内部電極の引出部及び第２内部電極の引出部を一部重畳させることができ、最大限の面積で内部電極を形成することができる。これにより、第１及び第２内部電極の重畳領域が拡大し、高容量の積層セラミックキャパシタを形成することができる。

一般的に、第１及び第２内部電極は重畳領域によって静電容量を形成し、互いに異なる極性の外部電極と連結される引出部は重畳領域を有さない。しかしながら、本発明の一実施形態によると、第１内部電極の引出部及び第２内部電極の引出部は、重畳領域を有することができる。

図３は、図１に図示されている積層セラミックキャパシタの製造工程の一部を示す概略上部平面図である。

図３を参照すると、第１及び第２内部電極を形成するため、セラミックグリーンシート１１１Ａ上に内部電極パターン１２１Ａ、１２２Ａが形成されている。上記セラミックグリーンシートは、焼成によって図２に示されている誘電体層１１１を形成することができる。

内部電極パターンが形成されたセラミックグリーンシートを積層して切断し、個別チップ単位のセラミック素体を製造することができる。工程の便宜のために、１つの内部電極パターンを形成し、この内部電極パターンの切断工程によって、図２に示されるような第１及び第２内部電極を複数形成することができる。図３には２点鎖線で切断線が示されており、その切断線に沿って切断すると、内部電極パターンのうち一部の１２１Ａは第１内部電極となり、内部電極パターンのうち一部の１２２Ａは第２内部電極となることができる。図３を参照すると、第１内部電極パターン１２１Ａと第２内部電極パターン１２２ａは、引出部を有するように形成され、引出部の間にはギャップｇ１、ｇ２を形成することができる。第１及び第２内部電極パターンの切断線は、上記ギャップｇ１、ｇ２上に設けることができる。

もし、切断線が、第１及び第２内部電極パターンの引出部上にあると、第１及び第２内部電極の引出部は重畳領域が設計通りに形成されない。第１及び第２内部電極の引出部が短絡されるか、又はセラミック素体の露出面において互いに異なる極性の外部電極と連結されるように、一部のみ重畳するように形成されなくなる。

しかしながら、本発明は、引出部の間にギャップｇ１、ｇ２が形成されており、第１及び第２内部電極パターンの切断線の誤差範囲が減少する。即ち、上記ギャップｇ１、ｇ２上に切断線が形成されると、第１及び第２内部電極が短絡したり、設計範囲から外れることがないため、切断精度を向上させることができる。

図４を参照すると、セラミック素体の一面には、内部電極と連結されるように外部電極を形成することができる。より具体的には、セラミック素体の第１面に露出した第１内部電極の第１引出部１２１Ａと連結されるように第１外部電極１３１を形成することができ、セラミック素体の第１面に露出した第１内部電極の第２引出部１２１ｂと連結されるように、第３外部電極１３３を
形成することができる。また、セラミック素体の第１面に引出された第２内部電極の第１引出部１２２ａと連結されるように、第２外部電極１３２が形成されることができる。

上記第１外部電極１３１は、第１内部電極の第１引出部１２１Ａのうち、第２内部電極の第１引出部１２２Ａと重畳されない領域と連結されることができ、第３外部電極１３３は、第１内部電極の第２引出部１２１ｂのうち、第２内部電極の第１引出部１２２Ａと重畳されない領域と連結することができる。また、第２外部電極１３２は、第２内部電極の第１引出部１２２Ａのうち、第１内部電極の第１引出部及び第２引出部１２１Ａ、１２１ｂと重畳されない領域と連結されることができる。

図４の右図は、第１内部電極の第１及び第２引出部１２１Ａ、１２１ｂと第２内部電極の引出部１２２Ａとの重畳された領域が矢印で示されており、第１内部電極の引出部１２１ａ、１２１ｂと重畳されない第２内部電極の引出部１２２ａが点線で示されている。

本発明の一実施形態によると、第１内部電極の引出部と第２内部電極の引出部は、互いに重畳される領域を有し、互いに異なる極性を示す外部電極と連結することができる。

本発明の一実施形態によると、セラミック素体の一面には絶縁層１４１、１４２、１４３、１４４をそれぞれ形成することができる。より具体的には、セラミック素体の第１面には、第１絶縁層１４１及び第２絶縁層１４２を形成することができ、セラミック素体の第３面及び第４面には、それぞれ第３絶縁層１４３及び第４絶縁層１４４を形成することができる。

セラミック素体の第１面に形成された第１絶縁層１４１は、第１及び第２外部電極１３１、１３２の間に形成することができ、第２絶縁層１４２は、第２及び第３外部電極１３２、１３３の間に形成することができる。上記第１及び第２絶縁層１４１、１４２は、第１面に露出した第１内部電極の引出部１２１ａ、１２１ｂと第２内部電極の引出部１２２ａを覆うように形成することができる。第１及び第２絶縁層１４１、１４２は、第１及第２引出部の重畳領域を全部覆い、第１内部電極の引出部及び第２内部電極の引出部の露出領域まで覆うように形成することができる。

本発明の一実施形態によると、図３に図示されているように上記第１及び第２絶縁層１４１、１４２は、第１及び第２外部電極間のセラミック素体の第１面を完全に覆うように形成することができる。

また、図示されてはいないが、本発明の一実施形態によると、第１及び第２絶縁層１４１、１４２は、第１内部電極の引出部１２１Ａ、１２１ｂと第２内部電極の引出部１２２Ａとの重畳領域のみを覆うように形成され、第１から第３外部電極１３１、１３２、１３３と所定の間隔をおいて形成することができる。

本発明の一実施形態によると、第１及び第２内部電極１２１、１２２の端部が露出したセラミック素体の第３面及び第４面には、それぞれ第３絶縁層１４３及び第４絶縁層１４４を形成することができる。

上記第３絶縁層１４３は、セラミック素体の第２面に形成されたマージン部誘電体層と連結することができる。また、図２に示されているように、第１内部電極の第１引出部１２１ａは、セラミック素体の第３面と所定の間隔ｇ１をおいて形成され、セラミック素体の第３面には誘電体層が露出している。上記第３絶縁層１４３は、セラミック素体の第３面に露出した誘電体層と連結することができる。

上記第４絶縁層１４４は、セラミック素体の第２面に形成されたマージン部誘電体層と連結することができる。また、図２に示されているように、第１内部電極の第２引出部１２１ｂは、セラミック素体の第４面と所定の間隔ｇ１をおいて形成され、セラミック素体の第４面には誘電体層が露出している。上記第４絶縁層１４４は、セラミック素体の第４面に露出した誘電体層と連結することができる。

本発明の一実施形態によると、絶縁層は、誘電体層と同一又は類似物質で形成することができ、誘電体層と連結されると、絶縁層とセラミック素体との結合強度が向上する。

本発明の一実施形態によると、絶縁層１４１、１４２、１４３、１４４は、セラミックスラリーで形成することができる。上記セラミックスラリーの量及び形状を調節して絶縁層の形成位置及び高さを調整することができる。上記絶縁層１４１、１４２、１４３、１４４は、焼成工程によってセラミック素体が形成された後、上記セラミック素体にセラミックスラリーを塗布し、焼成して形成することができる。又は、セラミック素体を形成するセラミックグリーンシート上に絶縁層を形成するセラミックスラリーを塗布して、セラミックグリーンシートと共に焼成して形成することができる。

上記セラミックスラリーの形成方法は特に制限されず、例えば、スプレー方式で噴射したり、ローラーを利用した塗布、コーティング、付着等の方法を使用することができる。

本発明の一実施形態によると、絶縁層１４１、１４２、１４３、１４４は、セラミック素体の一面に露出した第１及び第２内部電の引出部１２１ａ、１２１ｂ、１２２ａと第１及び第２内部電極１２１、１２２の端部とを覆って、内部電極間の短絡を防止し、また、耐湿特性の低下等の内部欠陥を防止することができる。

本発明の一実施形態によると、第１及び第２内部電極は引出部にも重畳領域が形成され、積層セラミックキャパシタの容量が増加する。また、外部極性が印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）を短くすることができ、これにより、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）を低くすることができる。

図５は、本発明の他の実施形態による積層セラミックキャパシタを示す断面図である。上述した実施例と異なる構成要素を中心に説明し、同一の構成要素に対する詳しい説明は省略する。

図５を参照すると、図４と同様に、セラミック素体の第１面には、第１から第３外部電極１３１、１３２、１３３を形成することができる。また、セラミック素体の第１面には、第１及び第２絶縁層１４１、１４２が形成され、その第３面には第３絶縁層１４３、第４面には第４絶縁層１４４を形成することができる。

本発明の一実施形態によると、第１絶縁層１４１は、第１及び第２外部電極１３１、１３２の間に形成され、第２絶縁層１４２は、第２及び第３外部電極１３２、１３３の間に形成することができる。

本発明の一実施形態によると、第１及び第２絶縁層１４１、１４２の高さｈ２は、第１から第３外部電極１３１、１３２、１３３の高さｈ１より低く形成することができる。上記絶縁層及び外部電極の高さは、第１面を基準として測定することができる。

本発明の一実施形態によると、上記第１及び第２絶縁層１４１、１４２の高さが第１から第２外部電極の高さより低いため、積層セラミックキャパシタを回路基板上に、より安定的に実装することができる。

また、図示されていないが、第１及び第２絶縁層の高さは互いに異なるように形成してもよい。

本発明の一実施形態によると、第３絶縁層又は第４絶縁層１４３、１４４の厚さＤ２は、第１外部電極１３１又は第３外部電極１３３の厚さＤ１よりも大きく形成することができる。上記絶縁層及び外部電極の厚さは、第３面又は第４面を基準として測定することができる。

また、図示されていないが、本発明の一実施形態によると、第３絶縁層又は第４絶縁層の厚さは、外部電極の厚さより小さく形成することができる。

図６から図９は、本発明のさらに他の実施形態による積層セラミックキャパシタを示す。図６は、本実施形態による積層セラミックキャパシタを示す概略斜視図であり、図７は、図６に図示されている積層セラミックキャパシタの内部電極の構造を示す断面図であり、図８は、図６に図示されている積層セラミックキャパシタの製造工程の一部を示す概略上部平面図である。図９は、図６に図示されている積層セラミックキャパシタの断面図である。上述した実施形態と異なる構成要素を中心に説明し、同一の構成要素に対する詳しい説明は省略する。

図６から図９を参照すると、本実施形態による積層セラミックキャパシタは、６端子垂直積層型キャパシタとすることができる。「６端子（６−ｔｅｒｍｉｎａｌ）」とは、キャパシタの端子として、６つの端子が回路基板に接続されることを意味する。

本実施形態による積層セラミックキャパシタは、セラミック素体２１０と、このセラミック素体の内部に形成される内部電極２２１、２２２と、上記セラミック素体の一面に形成される絶縁層２４１、２４２、２４３、２４４、２４５、２４６と、外部電極２３１、２３２、２３３、２３４、２３５、２３６とを含むことができる。

図７は、セラミック素体２１０を構成する誘電体層２１１と、この誘電体層に形成される内部電極２２１、２２２とを示す断面図である。本発明の一実施形態によると、第１極性の第１内部電極２２１と、第２極性の第２内部電極２２２とを一対とすることができ、一誘電体層２１１を介して、ｙ方向に対向配置することができる。本発明の一実施形態によると、第１及び第２内部電極２２１、２２２は、積層セラミックキャパシタの実装面に垂直に配置することができる。

本実施形態によると、積層セラミックキャパシタの実装面は、第１面又はこれに対向する第２面であることができる。

図７及び図９を参照すると、第１及び第２内部電極２２１、２２２は、互いに異なる極性の外部電極と連結されるようにそれぞれ引出部２２１ａ、２２１ｂ、２２１ｃ、２２１ｄ、２２２ａ、２２２ｂを有することができる。

本発明の一実施形態によると、積層セラミックキャパシタは垂直積層型であり、第１内部電極の引出部及び第２内部電極の引出部は、セラミック素体の同一面に露出することができる。

本発明の一実施形態によると、第１内部電極は、４つの引出部２２１ａ、２２１ｂ、２２１ｃ、２２１ｄを有することができる。本発明の一実施形態によると、第１内部電極の２つの引出部２２１ａ、２２１ｂは、所定の間隔をおいてセラミック素体の第１面に露出し、第１内部電極の他の２つの引出部２２１ｃ、２２１ｄは、所定の間隔をおいてセラミック素体の第１面に対向する第２面に露出することができる。

本発明の一実施形態によると、第１内部電極の第１引出部２２１ａは、セラミック素体の第３面から、所定の間隔ｇ１をおいて第１面に露出することができ、第１内部電極の第２引出部２２１ｂは、セラミック素体の第４面から、所定の間隔ｇ１をおいて第１面に露出することができる。また、同様に、第１内部電極の第３引出部２２１ｃは、セラミック素体の第３面から所定の間隔ｇ１をおいて第２面に露出することができ、第１内部電極の第４引出部２２１ｄは、セラミック素体の第４面から、所定の間隔ｇ１をおいて第２面に露出することができる。

本発明の一実施形態によると、第２内部電極は２つの引出部２２２ａ、２２２ｂを有することができる。本発明の一実施形態によると、第２内部電極の第１引出部２２２ａは、セラミック素体の第３面及び第４面と所定の間隔ｇ２をおいて形成され、セラミック素体の第１面に露出することができ、第２内部電極の第２引出部２２２ｂは、セラミック素体の第３面及び第４面と所定の間隔ｇ２をおいて形成され、セラミック素体の第１面に対向する第２面に露出することができる。

上記第１内部電極の第１及び第２引出部２２１ａ、２２１ｂは、それぞれ第２内部電極の第１引出部２２２ａと重畳する領域を有することができる。より具体的には、第１内部電極の第１及び第２引出部２２１ａ、２２１ｂと第２内部電極の第１引出部２２２ａは、セラミック素体の第１面に露出した領域のうち一部重畳領域を有することができる。

また、同様に、第１内部電極の第３及び第４引出部２２１ｃ、２２１ｄは、それぞれ第２内部電極の第２引出部２２２ｂと重畳領域を有することができる。より具体的には、第１内部電極の第３及び第４引出部２２１ｃ、２２１ｄと第２内部電極の第２引出部２２２ｂは、セラミック素体の第２面に露出した領域のうち一部重畳領域を有することができる。これに対する具体的内容は後述する。

また、本発明の一実施形態によると、第１及び第２内部電極２２１、２２２の端部は、セラミック素体の第３面及び第４面に露出することができる。上記セラミック素体の第３面及び第４面には絶縁層が形成され、第１及び第２内部電極間の短絡を防止することができる。

本発明の一実施形態によると、第１及び第２内部電極はセラミック素体の誘電体層に最小限のギャップｇ１、ｇ２のみを設けて形成することができる。また、第１内部電極の引出部及び第２内部電極の引出部は、一部領域が重畳されるように形成され、内部電極が誘電体層に最大限の面積で形成することができる。これにより、第１及び第２内部電極の重畳領域が拡大し、高容量の積層セラミックキャパシタを形成することができる。

図８は、図６に示されている積層セラミックキャパシタの製造工程のうち一部を示す概略上部平面図である。

図８を参照すると、第１及び第２内部電極を形成するために、内部電極パターン２２１Ａ、２２２Ａが、セラミックグリーンシート２１１Ａ上に形成されている。上記セラミックグリーンシートは焼成によって、図７に示されている誘電体層２１１を形成することができる。

図８には２点鎖線で切断線が示されており、切断線に沿って切断すると、内部電極パターンのうちの一部２２１Ａは第１内部電極となり、内部電極パターンのうちの一部２２２Ａは第２内部電極となることができる。

図８を参照すると、第１内部電極パターン２２１Ａと第２内部電極パターン２２２Ａは、引出部を有するように形成することができ、引出部の間にはギャップｇ１、ｇ２を設けることができる。第１及び第２内部電極パターンの切断線は上記ギャップｇ１、ｇ２上に位置することができる。

上述したように、本発明の一実施形態によると、引出部の間にギャップｇ１、ｇ２が設けられており、第１及び第２内部電極パターンの切断線の誤差範囲が減少する。即ち、上記ギャップｇ１、ｇ２上に切断線が設けられると、第１及び第２内部電極が短絡したり、設計範囲から外れないため、切断精度を向上させることができる。

図９を参照すると、セラミック素体の一面には、内部電極と連結されるように外部電極が形成することができる。より具体的には、セラミック素体の第１面に露出した第１内部電極の第１及び第２引出部２２１ａ、２２１ｂとそれぞれ連結されるように、第１及び第３外部電極２３１、２３３を形成することができ、セラミック素体の第１面に露出した第２内部電極の第１引出部２２２ａと連結されるように、第２外部電極２３２を形成することができる。

また、同様に、セラミック素体の第２面に露出した第１内部電極の第３及び第４引出部２２１ｃ、２２１ｄとそれぞれ連結されるように第４及び第６外部電極２３４、２３６を形成することができ、セラミック素体の第２面に露出した第２内部電極の第２引出部２２２ｂと連結されるように第５外部電極２３５を形成することができる。

本発明の一実施形態において、第１及び第２は互いに異なる極性を備えることができ、第１、第３、第４、第６は同一極性を、また第２及び第５も同一極性を備えることができる。

上述した実施例と同様に、上記第１、第３、第４及び第６外部電極２３１、２３３、２３４、２３６は、第１内部電極の第１から第４引出部２２１ａ、２２１ｂ、２２１ｃ、２２１ｄのうち、第２内部電極の第１及び第２引出部２２２ａ、２２２ｂと重畳しない領域と連結することができる。

図９の右図は、第１内部電極の第１から第４引出部２２１ａ、２２１ｂ、２２１ｃ、２２１ｄと第２内部電極の第１及び第２引出部２２２ａ、２２２ｂの重畳された領域が矢印で示されており、第１内部電極の第１から第４引出部２２１ａ、２２１ｂ、２２１ｃ、２２１ｄと重畳されない第２内部電極の第１及び第２引出部２２２ａ、２２２ｂが点線で示されている。

本発明の一実施形態によると、第１内部電極の引出部と第２内部電極の引出部は同一面に露出し、重畳領域を有するが、互いに異なる極性を示す外部電極と連結することができる。

本発明の一実施形態によると、セラミック素体の一面には絶縁層２４１、２４２、２４３、２４４、２４５、２４６を形成することができる。より具体的には、セラミック素体の第１面には、第１絶縁層２４１及び第２絶縁層２４２を形成することができ、セラミック素体の第３面及び第４面には、それぞれ第３絶縁層２４３及び第４絶縁層２４４を形成することができる。また、セラミック素体の第２面には、第５絶縁層２４５及び第６絶縁層２４６を形成することができる。

セラミック素体の第１面に形成された第１絶縁層２４１は、第１及び第２外部電極２３１、２３２の間に形成することができ、第２絶縁層２４２は、第２及び第３外部電極２３２、２３３の間に形成することができる。上記第１及び第２絶縁層２４１、２４２は、第１面に露出した第１内部電極の引出部２２１ａ、２２１ｂと第２内部電極の引出部２２２ａとを覆うように形成することができる。上記第１及び第２絶縁層２４１、２４２は、第１及び第２引出部の重畳領域を全部覆い、第１内部電極の引出部及び第２内部電極の引出部の露出領域までを覆うように形成することができる。

また、本発明の一実施形態によると、図９に図示されるように、上記第１及び第２絶縁層２４１、２４２は、第１及び第２外部電極間のセラミック素体の第１面を完全に覆うように形成することができる。

また、図示されていないが、本発明の一実施形態によると、第１及び第２絶縁層２４１、２４２は、第１内部電極の引出部２２１ａ、２２１ｂと第２内部電極の引出部２２２ａとの重畳領域のみを覆うように形成され、第１から第３外部電極２３１、２３２、２３３と所定の間隔をおいて形成することができる。

また、上記と同様に、セラミック素体の第２面には、第５絶縁層２４５及び第６絶縁層２４６を形成することができる。上記第５絶縁層２４５は第４及び第５外部電極２３４、２３５の間に形成することができ、第６絶縁層２４６は、第５及び第６外部電極２３５、２３６の間に形成することができる。上記第５及び第６絶縁層の形成パターンは、上述した第１及び第２絶縁層の形成パターンのように多様に変更されることができる。

本発明の一実施形態によると、第１及び第２内部電極２２１、２２２の端部が露出したセラミック素体の第３面及び第４面には、それぞれ第３絶縁層２４３及び第４絶縁層２４４を形成することができる。

図９に示されているように、第１内部電極の第１及び第３引出部２２１ａ、２２１ｃと第２内部電極の第１及び第２引出部２２２ａ、２２２ｂは、セラミック素体の第３面と所定の間隔ｇ１、ｇ２をおいて形成され、セラミック素体の第３面には誘電体層が露出している。上記第３絶縁層２４３は、セラミック素体の第３面に露出した誘電体層と連結することができる。

また、第１内部電極の第２及び第４引出部２２１ｂ、２２１ｄと第２内部電極の第１及び第２引出部２２２ａ、２２２ｂは、セラミック素体の第４面と所定の間隔ｇ１、ｇ２をおいて形成され、セラミック素体の第４面には誘電体層が露出している。上記第４絶縁層２４４は、セラミック素体の第４面に露出した誘電体層と連結することができる。

本発明の一実施形態によると、絶縁層は、誘電体層と同一又は類似物質で形成されることができ、誘電体層と連結されると、絶縁層とセラミック素体との結合強度が向上する。

また、上記絶縁層はセラミック素体の一面に露出した第１及び第２内部電極の端部と第１及び第２内部電極の引出部とを覆って、内部電極間の短絡を防止し、耐湿特性の低下等の内部欠陥を防止することができる。

本実施形態によると、第１及び第２内部電極の引出部にも重畳領域が形成され、積層セラミックキャパシタの容量が増加する。また、外部極性の印加される第１及び第２内部電極間の距離が近くなり、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）を短くすることができ、これにより、等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）を低くすることができる。

また、図示されてはいないが、第１内部電極又は第２内部電極は、２つ以上の引出部を有することができ、互いに異なる極性の引出部が重畳されるように形成することができる。また、第１内部電極又は第２内部電極に形成された引出部は、セラミック素体の同一面又は他面に露出することができる。当業者は、内部電極が有する引出部の個数、引出部の位置等を多様に変更することができる。

本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の請求の範囲により限定される。従って、請求の範囲に記載の本発明の技術的思想から外れない範囲内において当該技術分野で通常の知識を有する者による多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。

１１０ セラミック素体
１１１ 誘電体層
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
１４０〜１４４ 絶縁層

Claims (8)

1. セラミック素体と、
   前記セラミック素体の内部に形成され、前記セラミック素体の第１面、第３面及び第４面に露出し、前記第１面に露出した領域のうち一部が重畳される引出部を有する第１及び第２内部電極と、
   前記セラミック素体の第１面に形成され、前記引出部とそれぞれ連結される外部電極と、
   前記セラミック素体の第１面、前記第１面と連結された第３面及び第４面にそれぞれ形成される絶縁層と、を含み、
   前記引出部は、セラミック素体の第３面又は第４面と所定の間隔をおいて形成され、前記第１及び第２内部電極は前記セラミック素体の実装面に対して垂直に配置され、前記第１内部電極は互いに所定の間隔をおいて前記セラミック素体の第１面に露出する第１及び第２引出部を有し、前記第１引出部は、前記セラミック素体の第３面と所定の間隔をおいて形成され、前記第２引出部は、前記セラミック素体の第４面と所定の間隔をおいて形成され、前記第２内部電極は、前記セラミック素体の第３面及び第４面と所定の間隔をおいて形成される第１引出部を有し、前記外部電極は、前記セラミック素体の第１面に３つが形成され、第１及び第３外部電極は、前記第１内部電極の第１及び第２引出部と連結され、第２外部電極は、前記第２内部電極の第１引出部と連結される積層セラミックキャパシタ。
2. 前記絶縁層は、セラミックスラリーで形成される請求項１に記載の積層セラミックキャパシタ。
3. 前記外部電極は、前記第１及び第２内部電極の引出部のうち重畳されない領域と連結される請求項１に記載の積層セラミックキャパシタ。
4. 前記セラミック素体の第１面に形成される絶縁層は、第１及び第２内部電極の引出部のうち重畳される領域を全部覆うように形成される請求項１に記載の積層セラミックキャパシタ。
5. 前記セラミック素体の第１面に形成される絶縁層は、前記セラミック素体の第１面から測定される第１及び第２外部電極の高さより低く形成される請求項１に記載の積層セラミックキャパシタ。
6. 前記第１及び第２内部電極は、前記セラミック素体の第１面と対向する第２面にそれぞれ露出する引出部を有する請求項１に記載の積層セラミックキャパシタ。
7. 前記第１内部電極は、所定の間隔をおいて前記セラミック素体の第２面に露出する第３及び第４引出部を有し、前記第３引出部は、前記セラミック素体の第３面と所定の間隔をおいて形成され、前記第４引出部は、前記セラミック素体の第４面と所定の間隔をおいて形成される請求項６に記載の積層セラミックキャパシタ。
8. 前記第２内部電極は、前記セラミック素体の第２面に露出し、前記セラミック素体の第３面及び第４面と所定の間隔をおいて形成される第２引出部を有する請求項６に記載の積層セラミックキャパシタ。

Images