JP6223683B2 - 積層セラミックキャパシタ及び積層セラミックキャパシタが実装された回路基板 - Google Patents

Description

本発明は、積層セラミックキャパシタ及び積層セラミックキャパシタが実装された回路基板に関する。

一般に、キャパシタ、インダクタ、圧電素子、バリスタ、又はサーミスタなどのセラミック電子部品は、セラミック材料からなるセラミック本体と、前記セラミック本体の内部に形成された内部電極と、前記内部電極に接続されるように前記セラミック本体の表面に設けられた外部電極とを備える。

セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層と、１つの誘電体層を介して対向配置される内部電極と、前記内部電極に電気的に接続される外部電極とを含む。

積層セラミックキャパシタは、小型ながらも高容量が保証され、実装が容易であるという利点により、コンピュータ、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。

近年、電子製品が小型化及び多機能化するにつれて、チップ部品も小型化及び高機能化する傾向にあり、積層セラミックキャパシタにも小型化及び高容量化が求められている。

また、積層セラミックキャパシタは、ＬＳＩの電源回路内に配置されるバイパスキャパシタとして有用に用いられており、このようなバイパスキャパシタとして機能するために、積層セラミックキャパシタは、高周波ノイズを効果的に除去できなければならない。このような要求は電子装置の高周波化の傾向によりさらに高まっている。バイパスキャパシタとして用いられる積層セラミックキャパシタは、回路基板上の実装パッド上に半田付けにより電気的に接続され、前記実装パッドが前記回路基板上の配線パターンや導電性ビアを介して他の外部回路に接続可能になっている。

積層セラミックキャパシタは、キャパシタンス成分に加えて、等価直列抵抗（ＥＳＲ）成分及び等価直列インダクタンス（ＥＳＬ）成分を有するが、これらの等価直列抵抗（ＥＳＲ）成分及び等価直列インダクタンス（ＥＳＬ）成分はバイパスキャパシタの機能を阻害する。特に、等価直列インダクタンス（ＥＳＬ）は、高周波でキャパシタのインダクタンスを高め、高周波ノイズ除去特性を阻害する。

特開平１０−２８９８３７号公報

本発明は、静電容量と実装密度に優れた積層セラミックキャパシタ及び積層セラミックキャパシタが実装された回路基板を提供しようとするものである。

本発明の一実施形態は、互いに対向する第１、第２主面、互いに対向する第１、第２側面、及び互いに対向する第１、第２端面を有するセラミック本体と、互いに重なる領域を有し、前記重なる領域が前記セラミック本体の一面に露出する引き出し部を有する第１及び第２内部電極と、前記セラミック本体の一面に露出する引き出し部の重なる領域を覆うように形成された絶縁層と、前記絶縁層が形成される前記セラミック本体の一面に形成され、前記第１及び第２内部電極と電気的に接続される第１及び第２外部電極とを含み、前記絶縁層の前記一面からの厚さをＡ、前記第１及び第２外部電極の前記一面からの厚さをＢとするとき、１．１０≦Ｂ／Ａ≦１．３０を満たす、積層セラミックキャパシタを提供する。

前記第１外部電極は、前記第１内部電極の引き出し部のうち前記第２内部電極の引き出し部と重ならない領域に接続され、前記第２外部電極は、前記第２内部電極の引き出し部のうち前記第１内部電極の引き出し部と重ならない領域に接続されるようにしてもよい。

前記第１及び第２外部電極は、前記第１側面から前記第１、第２主面のいずれか一方の面に延びるように形成されてもよい。

前記第１及び第２外部電極は、前記第１側面から前記第１、第２主面のいずれか一方の面と前記第２側面に延びるように形成されてもよい。

前記第１及び第２外部電極は、前記第１側面から前記第１、第２主面に延びるように形成されてもよい。

前記第１及び第２外部電極は、前記第１側面から前記第１、第２主面の所定の高さまで形成されてもよい。

前記第１及び第２外部電極は、前記第１側面に形成され、前記第１側面と前記第１、第２端面とがなす角部に接するように形成されてもよい。

前記第１及び第２外部電極は、前記第１側面と前記第１、第２端面とがなす角部から所定間隔離隔して形成されてもよい。

前記絶縁層は、有機樹脂、セラミック、無機フィラー、ガラス、又はこれらの混合物を含んでもよい。

前記セラミック本体は、長手方向が幅方向よりも長く形成されてもよい。

本発明の他の実施形態は、上部に第１及び第２電極パッドを有するプリント基板と、前記プリント基板上に設けられた積層セラミックキャパシタとを含み、前記積層セラミックキャパシタは、互いに対向する第１、第２主面、互いに対向する第１、第２側面、及び互いに対向する第１、第２端面を有するセラミック本体と、互いに重なる領域を有し、前記重なる領域が前記セラミック本体の一面に露出する引き出し部を有する第１及び第２内部電極と、前記セラミック本体の一面に露出する引き出し部の重なる領域を覆うように形成された絶縁層と、前記絶縁層が形成される前記セラミック本体の一面に形成され、前記第１及び第２内部電極と電気的に接続される第１及び第２外部電極とを含み、前記絶縁層の前記一面からの厚さをＡ、前記第１及び第２外部電極の前記一面からの厚さをＢとするとき、１．１０≦Ｂ／Ａ≦１．３０を満たす、積層セラミックキャパシタが実装された回路基板を提供する。

前記第１及び第２電極パッドには前記第１及び第２外部電極を収容するための溝が備えられ、前記第１及び第２外部電極は前記溝に挿入されるようにしてもよい。

前記第１外部電極は、前記第１内部電極の引き出し部のうち前記第２内部電極の引き出し部と重ならない領域に接続され、前記第２外部電極は、前記第２内部電極の引き出し部のうち前記第１内部電極の引き出し部と重ならない領域に接続されるようにしてもよい。

前記第１及び第２外部電極は、前記第１側面に形成され、前記第１側面から前記第１、第２主面のいずれか一方の面に延びるように形成されてもよい。

前記第１及び第２外部電極は、前記第１側面から前記第１、第２主面のいずれか一方の面と前記第２側面に延びるように形成されてもよい。

前記第１及び第２外部電極は、前記第１側面から前記第１、第２主面に延びるように形成されてもよい。

前記第１及び第２外部電極は、前記第１側面から前記第１、第２主面の所定の高さまで形成されてもよい。

前記第１及び第２外部電極は、前記第１側面と前記第１、第２端面とがなす角部に接するように形成されてもよい。

前記第１及び第２外部電極は、前記第１側面と前記第１、第２端面とがなす角部から所定間隔離隔して形成されてもよい。

前記絶縁層は、有機樹脂、セラミック、無機フィラー、ガラス、又はこれらの混合物を含んでもよい。

本発明の一実施形態によれば、容量部を形成する第１及び第２内部電極の重なり領域が増加し、積層セラミックキャパシタの容量を増加させることができる。

また、本発明の一実施形態による積層セラミックキャパシタによれば、外部電極と絶縁層の寸法を制御し、セラミックキャパシタの実装密度を向上させ、実装時の固着力を強化することができる。

本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。 本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。 本発明の一実施形態による積層セラミックキャパシタのセラミック本体の分解斜視図である。 本発明の一実施形態による積層セラミックキャパシタの内部電極の構造を示す平面図である。 本発明の一実施形態による積層セラミックキャパシタのセラミック本体及び絶縁層を示すｘ−ｚ断面図である。 本発明の実施形態による積層セラミックキャパシタのｘ−ｚ断面図である。 本発明の実施形態による積層セラミックキャパシタのｘ−ｚ断面図である。 本発明の実施形態による積層セラミックキャパシタのｘ−ｚ断面図である。 本発明の実施形態により外部電極の形状を変形した積層セラミックキャパシタを概略的に示す斜視図である。 本発明の実施形態により外部電極の形状を変形した積層セラミックキャパシタを概略的に示す斜視図である。 本発明の実施形態により外部電極の形状を変形した積層セラミックキャパシタを概略的に示す斜視図である。 本発明の実施形態により外部電極の形状を変形した積層セラミックキャパシタを概略的に示す斜視図である。 本発明の実施形態により外部電極の形状を変形した積層セラミックキャパシタを概略的に示す斜視図である。 本発明の一実施形態による積層セラミックキャパシタが実装された回路基板を示す図である。 図７のＡ−Ａ’線断面図である。 実験例の曲げ強度特性の評価方法を説明するための図である。

以下、添付図面を参照して本発明の好ましい実施形態を説明する。ただし、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲が後述する実施形態に限定されるものではない。また、本発明の実施形態は、当該技術分野における通常の知識を有する者に本発明をより完全に説明するために提供されるものである。よって、図面において、構成要素の形状及び大きさなどはより明確な説明のために誇張することもあり、同一の構成要素には同一の符号を付す。

図１ａ及び図１ｂは本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。

図２は本発明の一実施形態による積層セラミックキャパシタのセラミック本体の分解斜視図である。

図３は本発明の一実施形態による積層セラミックキャパシタの内部電極の構造を示す平面図である。

図４は本発明の一実施形態による積層セラミックキャパシタのセラミック本体及び絶縁層を示すｘ−ｚ断面図である。

図５ａ〜図５ｃは本発明の実施形態による積層セラミックキャパシタのｘ−ｚ断面図である。

図６ａ〜図６ｅは本発明の実施形態により外部電極の形状を変形した積層セラミックキャパシタを概略的に示す斜視図である。

図１ａ及び図１ｂを参照すると、本実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０と、第１及び第２外部電極１３１、１３２と、絶縁層１４０とを含んでもよい。

セラミック本体１１０は、互いに対向する第１主面５及び第２主面６と、第１主面５と第２主面６とを連結する第１側面１、第２側面２、第１端面３、及び第２端面４とを有するようにしてもよい。セラミック本体１１０の形状に特に制限はないが、同図に示すように、セラミック本体１１０は六面体形状からなるようにしてもよい。チップ焼成時のセラミック粉末の焼成収縮により、セラミック本体１１０は、完全な直線を有する六面体形状ではないが、実質的に六面体形状を有する。

セラミック本体１１０の分解斜視図である図２に示すように、セラミック本体１１０は、複数の誘電体層１１１と、誘電体層１１１上に形成された第１及び第２内部電極１２１、１２２とを含み、内部電極が形成された複数の誘電体層が積層されて形成されてもよい。また、第１及び第２内部電極１２１、１２２は、１つの誘電体層１１１を介して対向するように、ｙ−方向に積層されて配置されてもよい。

本発明の一実施形態においては、ｙ−方向とは、セラミック本体の厚さ方向であって、内部電極が誘電体層を介して積層される方向をいい、ｘ−方向とは、セラミック本体の長手方向をいい、ｚ−方向とは、セラミック本体の幅方向をいう。

セラミック本体１１０は、長手方向が幅方向又は厚さ方向よりも長く形成されてもよい。

本発明の一実施形態によれば、セラミック本体１１０を構成する複数の誘電体層１１１は、焼結した状態であり、隣接する誘電体層同士の境界を確認できない程度に一体化されている。

誘電体層１１１は、セラミック粉末、有機溶剤、及び有機バインダーを含むセラミックグリーンシートの焼成により形成されてもよい。前記セラミック粉末は、高い誘電率を有する物質であって、これに限定されるものではないが、チタン酸バリウム（ＢａＴｉＯ_３）系材料、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系材料などを使用してもよい。

本発明の一実施形態によれば、第１及び第２内部電極１２１、１２２は、導電性金属を含む導電性ペーストにより形成される。前記導電性金属は、これに限定されるものではないが、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又はこれらの合金であってもよい。

さらに、これに限定されるものではないが、スクリーン印刷法又はグラビア印刷法などの印刷法により、誘電体層１１１を形成するセラミックグリーンシート上に導電性ペーストで内部電極を印刷し、内部電極が印刷されたセラミックグリーンシートを交互に積層して焼成することにより、セラミック素体を形成してもよい。

図３は誘電体層１１１と誘電体層１１１上に形成された第１及び第２内部電極１２１、１２２を示す平面図である。図３を参照すると、第１及び第２内部電極１２１、１２２は、異なる極性の外部電極との接続のために、それぞれ第１及び第２引き出し部１２１ａ、１２２ａを有し、第１及び第２引き出し部１２１ａ、１２２ａは、セラミック素体の第１側面に露出するようにしてもよい。さらに、第１及び第２引き出し部１２１ａ、１２２ａは、セラミック素体の同一面に露出するようにしてもよい。

本発明の一実施形態によれば、内部電極の引き出し部とは、内部電極を形成する導体パターンのうち、幅が増加してセラミック素体の一面に露出する領域を意味する。

一般に、第１及び第２内部電極は重なる領域により静電容量を形成し、異なる極性の外部電極に接続される第１及び第２引き出し部は重なる領域を有しない。しかし、本発明の一実施形態によれば、第１及び第２引き出し部１２１ａ、１２２ａは互いに重なる領域を有する。本発明の一実施形態によれば、第１及び第２引き出し部１２１ａ、１２２ａは、第１側面に露出し、露出する領域の一部が重なる。

本発明の一実施形態によれば、図４に示すように、セラミック素体の第１側面には、絶縁層１４０が形成される。絶縁層１４０は、第１側面に露出する第１及び第２引き出し部１２１ａ、１２２ａを覆うように形成されてもよく、第１及び第２引き出し部の重なる領域を全て覆うように形成されてもよい。

絶縁層１４０は、セラミック本体の側面及び端面に露出する第１及び第２内部電極１２１、１２２を覆うことにより、内部電極間の短絡を防止し、耐湿特性の低下などの内部欠陥を防止することができる。

本発明の一実施形態によれば、絶縁層１４０は、有機樹脂、セラミック、無機フィラー、ガラス、又はこれらの混合物を含み、これに限定されるものではないが、有機樹脂、セラミック、無機フィラー、ガラス、又はこれらの混合物を含むスラリーで形成されてもよい。前記スラリーの量及び形状を調節することにより、絶縁層の形成位置及び高さを調節することができる。絶縁層１４０は、焼成工程でセラミック本体を形成した後、前記セラミック本体にスラリーを供給して焼成することにより形成してもよい。

あるいは、セラミック本体を形成するセラミックグリーンシート上に絶縁層を形成するスラリーを供給し、セラミックグリーンシートとスラリーを共に焼成することにより形成してもよい。

前記スラリーの供給方法に特に制限はないが、例えば、スプレー方式で噴射するか、又はローラを用いて塗布してもよい。

図４に示すように、絶縁層１４０は、第１及び第２引き出し部１２１ａ、１２２ａの重なる領域の長さをＬ１、絶縁層１４０の長さをＬ２とするとき、Ｌ１≦Ｌ２となるように形成してもよい。絶縁層１４０が第１及び第２引き出し部１２１ａ、１２２ａの重なる領域を全て覆わない場合、外部電極により第１及び第２内部電極が電気的に導通したり、内部電極が外部に露出したりすることがある。内部電極が外部に露出する場合、内部電極に含まれる金属が酸化して容量が低下するという問題が生じる。

図５ａ〜図５ｃを参照すると、セラミック素体の第１側面に引き出された第１内部電極１２１の第１引き出し部１２１ａに接続されるように第１外部電極１３１が形成され、セラミック素体の第１側面に引き出された第２内部電極１２２の第２引き出し部１２２ａに接続されるように第２外部電極１３２が形成されるようにしてもよい。

第１及び第２外部電極１３１、１３２は、導電性金属を含んでもよく、前記導電性金属は、これに限定されるものではないが、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、又はこれらの合金であってもよい。

第１外部電極１３１は、第１引き出し部１２１ａのうち第２引き出し部１２２ａと重ならない領域に接続され、第２外部電極１３２は、第２引き出し部１２２ａのうち第１引き出し部１２１ａと重ならない領域に接続されるようにしてもよい。

第１外部電極１３１は、第２引き出し部１２２ａと接触しないように第１引き出し部１２１ａの一部に接続され、第２外部電極１３２は、第１引き出し部１２１ａと接触しないように第２引き出し部１２２ａの一部に接続されるようにしてもよい。

本発明の一実施形態によれば、第１及び第２引き出し部１２１ａ、１２２ａは、互いに重なる領域を有し、それぞれ異なる極性を示す第１及び第２外部電極１３１、１３２に接続される。

第１及び第２外部電極１３１、１３２は、前記第１側面において絶縁層１４０の両側に形成されてもよい。

図５ａに示すように、絶縁層１４０の前記第１側面からの厚さをＡ、第１及び第２外部電極１３１、１３２の前記第１側面からの厚さをＢとするとき、１．１０≦Ｂ／Ａ≦１．３０であってもよい。

Ｂ／Ａが１．３０を超える場合は、幅方向に外部電極が多く突出し、外部電極が曲がったり変形したりする電極の曲がり不良が発生する。電極の曲がりが発生した場合、外部電極が損傷するだけでなく、積層セラミックキャパシタを回路基板に実装する際に正常に接触しない。

また、Ｂ／Ａが１．１０未満の場合は、外部電極の露出面積が小さいため、外部電極と半田との接触面積が確保されず、積層セラミックキャパシタを回路基板上に安定して実装することが困難であり、実装後の曲げ特性（実験例で詳細に後述する）が非常に脆弱である。

従って、絶縁層１４０と第１及び第２外部電極１３１、１３２は、１．１０≦Ｂ／Ａ≦１．３０を満たすように形成されることが好ましい。

本発明の一実施形態によれば、図５ａに示すように、第１及び第２外部電極１３１、１３２は、絶縁層１４０と接しながらセラミック素体の第１側面と第１端面とがなす角部又は第１側面と第２端面とがなす角部まで形成されてもよい。

本発明の他の実施形態によれば、図５ｂに示すように、第１及び第２外部電極１３１、１３２は、セラミック素体の第１側面と第１端面とがなす角部又は第１側面と第２端面とがなす角部と接するのではなく所定間隔離隔して形成されてもよく、さらに、図５ｃに示すように、絶縁層１４０から所定間隔離隔して形成されてもよい。

第１及び第２外部電極１３１、１３２は、図１ａおよび図１ｂに示すように、第１側面に形成されてもよい。外部電極が積層セラミックキャパシタの同一面に形成された場合、実装面積が減少して回路基板の実装密度を向上させることができる。

さらに、本発明の実施形態によれば、外部電極の構造は様々に変形することができ、図６ａ〜図６ｅのように、第１側面から第１主面、第２主面、及び第２側面の少なくとも一面に延びるように形成されてもよい。

具体的には、第１及び第２外部電極１３１、１３２は、第１側面１から第１主面５に延びて形成されてもよく（図６ａ）、第１側面１から第１主面５及び第２主面６に延びて形成されてもよく（図６ｂ）、第１側面１から第１主面５及び第２主面６のいずれか一方の面と第２側面２に延びて形成されてもよい（図６ｃ）。

また、第１及び第２外部電極１３１、１３２は、第１側面１から第１主面５、第２主面６、及び第２側面２に延びて形成されてもよく、この場合、第１及び第２外部電極１３１、１３２は「ロ」字状であってもよい（図６ｄ）。

さらに、第１及び第２外部電極１３１、１３２は、第１側面１から第１主面５及び第２主面６の所定の高さまで延びて形成されてもよく（図６ｅ）、第１側面１から第１端面３及び第２端面４の所定の高さまで延びて形成されてもよい（図示せず）。

本発明の実施形態のように外部電極を延ばした場合は、回路基板実装時の半田との接触面積が大きくなり、ランディング（ｌａｎｄｉｎｇ）の安定性を確保することができ、積層セラミックキャパシタの固着強度を向上させることができる。

本発明の一実施形態によれば、第１及び第２内部電極は引き出し部にも重なり領域が形成されるため、積層セラミックキャパシタの容量を増加させることができる。また、外部極性が印加される第１及び第２内部電極間の距離が近くなるため、カレントループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）が短くなり、それにより、等価直列インダクタンス（ＥＳＬ，Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）が低くなる。

さらに、本発明の一実施形態によれば、絶縁層１４０の厚さＡが第１外部電極１３１又は第２外部電極１３２の厚さＢよりも小さく形成されるため、外部電極の露出面積を増加させることができる。これにより、外部電極と半田との接触面積が大きくなり、積層セラミックキャパシタを回路基板上にさらに安定して実装することができる。

積層セラミックキャパシタが実装された回路基板

図７及び図８を参照すると、本実施形態による積層セラミックキャパシタが実装された回路基板２００は、プリント基板２１０と、プリント基板２１０の上面に互いに離隔して形成された第１及び第２電極パッド２２１、２２２と、第１及び第２電極パッド２２１、２２２に接触するようにプリント基板２１０に実装される積層セラミックキャパシタ１００とを含む。

ここで、積層セラミックキャパシタ１００は、第１及び第２外部電極１３１、１３２がそれぞれ第１及び第２電極パッド２２１、２２２上に接触して配置された状態で、半田２３０によりプリント基板２１０に電気的に接続されるようにしてもよい。

積層セラミックキャパシタが実装された回路基板２００に関する内容のうち前述した積層セラミックキャパシタと同じ事項については、説明の重複を避けるためにここでの説明は省略する。

第１及び第２電極パッド２２１、２２２は第１及び第２外部電極１３１、１３２を収容するための溝を備え、第１及び第２外部電極１３１、１３２は前記溝に挿入されるようにしてもよい。本発明による積層セラミックキャパシタの構成要素の１つである絶縁層１４０の前記第１側面からの厚さをＡ、第１及び第２外部電極１３１、１３２の前記第１側面からの厚さをＢとするとき、１．１０≦Ｂ／Ａ≦１．３０を満たすことから、第１及び第２電極パッド２２１、２２２の溝は、絶縁層１４０より厚さと第１及び第２外部電極１３１、１３２の厚さとの差と同程度の深さで形成されてもよい。すなわち、前記溝は、約Ｂ−Ａの深さで形成されてもよい。

本発明の実施形態のように、外部電極が絶縁層より厚く形成されて露出し、露出する外部電極が第１及び第２電極パッドの溝に挿入された場合、基板の実装強度がさらに向上し、外部の衝撃などにより基板が曲がっても電気的接触性を確保することができる。

実験例

下記表１は、絶縁層１４０の厚さと第１及び第２外部電極１３１、１３２の厚さとの比（Ｂ／Ａ）による積層セラミックキャパシタの特性を把握するために、Ｂ／Ａ値を変化させて接触性、外部電極の曲げ特性、及び曲げ強度特性を評価して示す資料である。便宜上、絶縁層の厚さをＢ、外部電極の厚さをＡとする。

接触性は、積層セラミックキャパシタを回路基板に実装した後に電気的導通の有無を確認して測定し、１０００個の積層セラミックキャパシタを実装した際に、接触性が確保されないものが２０個以上の場合をＮＧ、２０個未満の場合をＯＫとした。

また、外部電極の曲げ特性は、１０００個の積層セラミックキャパシタのうち、運搬及び実装過程で外部電極が曲がったものの数が２０個以上の場合をＮＧ、２０個未満の場合をＯＫとした。

曲げ強度特性は、図９に示す方式で測定した。図９に示すように、積層セラミックキャパシタが実装された回路基板２００を、積層セラミックキャパシタ１００が紙面に向かうように配置し、当該基板の下方に２つの支持台４００を約９０ｍｍの間隔Ｗで配置する。

積層セラミックキャパシタ１００を２つの支持台４００の間の中央地点に配置し、プリント基板２１０が１ｍｍの深さｄで下方に曲がるように、積層セラミックキャパシタ１００が実装された位置の基板上面を加圧器３００で加圧して５秒間維持する。このような過程を行った後、積層セラミックキャパシタの容量を測定し、１０００個の積層セラミックキャパシタのうち、初期容量に対する容量変化率が±１２．５％以上のものの数が２０個以上の場合をＮＧ、２０個未満の場合をＯＫとした。

＊は比較例を示す。

表１によれば、絶縁層の厚さと外部電極の厚さとの比であるＢ／Ａが１．０５以下の場合、接触性が確保されず、Ｂ／Ａが１．１０未満の場合、曲げ強度特性の評価で不良が発生したことが分かる。また、Ｂ／Ａが１．３０を超える場合、外部電極が過度に露出して外部電極の曲げ特性の評価で不良が発生した。

よって、本明細書において詳述したように、絶縁層及び外部電極は、厚さの比（Ｂ／Ａ）が１．１０≦Ｂ／Ａ≦１．３０を満たすように形成しなければならないことが分かる。

本発明は、前述した実施形態及び添付された図面により限定されるものではなく、添付された請求の範囲により限定される。よって、請求の範囲に記載された本発明の技術的思想から外れない範囲内で当該技術分野における通常の知識を有する者により様々な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえるであろう。

１００ 積層セラミックキャパシタ
１１０ セラミック本体
１１１ 誘電体層
１２１ 第１内部電極
１２２ 第２内部電極
１３１ 第１外部電極
１３２ 第２外部電極
１４０ 絶縁層
２００ 積層セラミックキャパシタが実装された回路基板
２１０ プリント基板
２２１ 第１電極パッド
２２２ 第２電極パッド
２３０ 半田
３００ 加圧器
４００ 支持台

Claims (20)

1. プリント基板に実装されることができる積層セラミックキャパシタであって、
   互いに対向する第１、第２主面、互いに対向する第１、第２側面、及び互いに対向する第１、第２端面を有し、前記第１側面を実装面として含むセラミック本体と、
   互いに重なる領域を有し、前記重なる領域が前記セラミック本体の第１側面に露出する引き出し部を有し、前記第１側面に対して垂直に配列される第１及び第２内部電極と、
   前記セラミック本体の第１側面に露出する引き出し部の重なる領域を覆うように形成された絶縁層と、
   前記絶縁層が形成される前記セラミック本体の第１側面に形成され、前記第１及び第２内部電極と電気的に接続される第１及び第２外部電極とを含み、
   前記絶縁層の前記第１側面からの厚さをＡ、前記第１及び第２外部電極の前記第１側面からの厚さをＢとするとき、１．１０≦Ｂ／Ａ≦１．３０を満たす、積層セラミックキャパシタ。
2. 前記第１外部電極は、前記第１内部電極の引き出し部のうち前記第２内部電極の引き出し部と重ならない領域に接続され、前記第２外部電極は、前記第２内部電極の引き出し部のうち前記第１内部電極の引き出し部と重ならない領域に接続される、請求項１に記載の積層セラミックキャパシタ。
3. 前記第１及び第２外部電極は、前記第１側面から前記第１、第２主面のいずれか一方の面に延びるように形成される、請求項１に記載の積層セラミックキャパシタ。
4. 前記第１及び第２外部電極は、前記第１側面から前記第１、第２主面のいずれか一方の面と前記第２側面に延びるように形成される、請求項１に記載の積層セラミックキャパシタ。
5. 前記第１及び第２外部電極は、前記第１側面から前記第１、第２主面に延びるように形成される、請求項１に記載の積層セラミックキャパシタ。
6. 前記第１及び第２外部電極は、前記第１側面から前記第１、第２主面の所定の高さまで形成される、請求項１に記載の積層セラミックキャパシタ。
7. 前記第１及び第２外部電極は、前記第１側面と前記第１、第２端面とがなす角部に接するように形成される、請求項１に記載の積層セラミックキャパシタ。
8. 前記第１及び第２外部電極は、前記第１側面と前記第１、第２端面とがなす角部から所定間隔離隔して形成される、請求項１に記載の積層セラミックキャパシタ。
9. 前記絶縁層は、有機樹脂、セラミック、無機フィラー、ガラス、又はこれらの混合物を含む、請求項１に記載の積層セラミックキャパシタ。
10. 前記セラミック本体は、長手方向が幅方向よりも長く形成される、請求項１に記載の積層セラミックキャパシタ。
11. 上部に第１及び第２電極パッドを有するプリント基板と、
    前記プリント基板上に設けられた積層セラミックキャパシタとを含み、
    前記積層セラミックキャパシタは、互いに対向する第１、第２主面、互いに対向する第１、第２側面、及び互いに対向する第１、第２端面を有し、前記第１側面を実装面として含むセラミック本体と、互いに重なる領域を有し、前記重なる領域が前記セラミック本体の第１側面に露出する引き出し部を有し、前記第１側面に対して垂直に配列される第１及び第２内部電極と、前記セラミック本体の第１側面に露出する引き出し部の重なる領域を覆うように形成された絶縁層と、前記絶縁層が形成される前記セラミック本体の第１側面に形成され、前記第１及び第２内部電極と電気的に接続される第１及び第２外部電極とを含み、前記絶縁層の前記第１側面からの厚さをＡ、前記第１及び第２外部電極の前記第１側面からの厚さをＢとするとき、１．１０≦Ｂ／Ａ≦１．３０を満たす、積層セラミックキャパシタが実装された回路基板。
12. 前記第１及び第２電極パッドには前記第１及び第２外部電極を収容するための溝が備えられ、前記第１及び第２外部電極は前記溝に挿入される、請求項１１に記載の積層セラミックキャパシタが実装された回路基板。
13. 前記第１外部電極は、前記第１内部電極の引き出し部のうち前記第２内部電極の引き出し部と重ならない領域に接続され、前記第２外部電極は、前記第２内部電極の引き出し部のうち前記第１内部電極の引き出し部と重ならない領域に接続される、請求項１１に記載の積層セラミックキャパシタが実装された回路基板。
14. 前記第１及び第２外部電極は、前記第１側面から前記第１、第２主面のいずれか一方の面に延びるように形成される、請求項１１に記載の積層セラミックキャパシタが実装された回路基板。
15. 前記第１及び第２外部電極は、前記第１側面から前記第１、第２主面のいずれか一方の面と前記第２側面に延びるように形成される、請求項１１に記載の積層セラミックキャパシタが実装された回路基板。
16. 前記第１及び第２外部電極は、前記第１側面から前記第１、第２主面に延びるように形成される、請求項１１に記載の積層セラミックキャパシタが実装された回路基板。
17. 前記第１及び第２外部電極は、前記第１側面から前記第１、第２主面の所定の高さまで形成される、請求項１１に記載の積層セラミックキャパシタが実装された回路基板。
18. 前記第１及び第２外部電極は、前記第１側面と前記第１、第２端面とがなす角部に接するように形成される、請求項１１に記載の積層セラミックキャパシタが実装された回路基板。
19. 前記第１及び第２外部電極は、前記第１側面と前記第１、第２端面とがなす角部から所定間隔離隔して形成される、請求項１１に記載の積層セラミックキャパシタが実装された回路基板。
20. 前記絶縁層は、有機樹脂、セラミック、無機フィラー、ガラス、又はこれらの混合物を含む、請求項１１に記載の積層セラミックキャパシタが実装された回路基板。

Images