KR102089696B1 - 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 - Google Patents
적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 Download PDFInfo
- Publication number
- KR102089696B1 KR102089696B1 KR1020140052535A KR20140052535A KR102089696B1 KR 102089696 B1 KR102089696 B1 KR 102089696B1 KR 1020140052535 A KR1020140052535 A KR 1020140052535A KR 20140052535 A KR20140052535 A KR 20140052535A KR 102089696 B1 KR102089696 B1 KR 102089696B1
- Authority
- KR
- South Korea
- Prior art keywords
- main surface
- electronic component
- disposed
- ceramic body
- multilayer ceramic
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 162
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910000679 solder Inorganic materials 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 9
- 239000003985 ceramic capacitor Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000002003 electrode paste Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/008—Thermistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명의 일 실시형태는 폭 방향으로 마주보는 제1 측면 및 제2 측면, 길이 방향으로 마주보는 제3 측면 및 제4 측면, 두께 방향으로 마주보는 제1 주면 및 제2 주면을 가지며 폭 보다 두께가 큰 세라믹 본체, 상기 세라믹 본체 내에 배치된 내부전극, 상기 세라믹 본체의 제3 측면 및 제4 측면에 각각 배치된 제1 외부전극 및 제2 외부전극 및 상기 제1 주면 및 제2 주면 중 적어도 일면에 배치되어 기판 실장 시 상기 세라믹 본체의 위치 변화를 억제하는 지지부를 포함하는 적층 세라믹 전자부품을 제공할 수 있다.
Description
본 발명은 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판에 관한 것이다.
커패시터, 인턱터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 본체, 본체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 본체 표면에 설치된 외부전극을 구비한다.
적층 세라믹 전자부품은 기판에 실장되어 사용될 수 있으며, 기판 실장 시 회로기판 상의 실장 패드 상에 솔더링을 통하여 전기적으로 연결되며 상기 실장 패드는 기판 상의 배선 패턴이나 도전성 비아를 통해 다른 외부 회로와 연결될 수 있다.
적층 세라믹 전자부품의 기판 실장 시 적층 세라믹 전자부품의 정렬이 흐트러지는 경우 실장 불량이 발생할 수 있으며 인접한 전자부품과의 접촉으로 인한 쇼트가 발생할 수 있다.
본 발명의 일 실시예의 목적은 적층 세라믹 전자부품 및 적층 세라믹 전자부품이 실장된 기판을 제공하는 것이다.
본 발명의 일 실시형태는 내부전극과 유전체층을 구비하는 세라믹 본체 상기 세라믹 본체에 배치된 제1 및 제2 외부전극 및 상기 세라믹 본체의 주면에 배치되는 지지부를 포함하는 적층 세라믹 전자부품을 제공한다.
상기 적층 세라믹 전자부품에서 상기 세라믹 본체의 두께 치수는 세라믹 본체의 폭 치수보다 크다.
상기 지지부는 상기 제1 및 제2 외부전극 사이에 배치되어 상기 적층 세라믹 전자부품의 실장 안정성을 향상시킬 수 있다.
본 발명의 다른 일 실시형태는 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판 및 상기 인쇄회로기판 위에 배치된 적층 세라믹 전자부품을 포함하며, 상기 적층 세라믹 전자부품은 세라믹 본체, 상기 세라믹 본체에 배치된 제1 및 제2 외부전극 및 상기 세라믹 본체의 주면에 배치되는 지지부를 포함하는 적층 세라믹 전자부품의 실장 기판을 제공한다.
본 발명의 일 실시형태에 의하면 실장 안정성이 향상된 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판을 제공할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자부품을 개략적으로 도시한 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3은 도 1의 B-B' 단면도이다.
도 4는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자부품의 변형예를 나타내는 사시도이다.
도 5는 본 발명의 다른 일 실시형태에 따른 적층 세라믹 전자부품의 실장 기판을 도시한 사시도이다.
도 6은 도 5의 C-C' 단면도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3은 도 1의 B-B' 단면도이다.
도 4는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자부품의 변형예를 나타내는 사시도이다.
도 5는 본 발명의 다른 일 실시형태에 따른 적층 세라믹 전자부품의 실장 기판을 도시한 사시도이다.
도 6은 도 5의 C-C' 단면도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
적층 세라믹 전자부품
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자부품(100)을 개략적으로 도시한 사시도이고, 도 2는 도 1의 A-A' 단면도, 도 3은 도 1의 B-B' 단면도이다.
도 1 및 도 2를 참조하면 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는 세라믹 본체(110), 외부전극(131, 132) 및 지지부(150)를 포함한다.
상기 세라믹 본체(110)는 복수의 유전체층(111)을 포함하고 폭 방향으로 마주보는 제1 측면(1) 및 제2 측면(2), 길이 방향으로 마주보는 제3 측면(3) 및 제4 측면(4), 두께 방향으로 마주보는 제1 주면(5) 및 제2 주면(6)을 가진다. 상기 세라믹 본체(110)의 형상은 특별히 제한은 없다. 예를 들어, 상기 세라믹 본체(110)는 완전한 직선을 가진 육면체 형상은 아니지만 대략적인 육면체 형상으로 이루어질 수 있다.
본 발명의 일 실시형태에 따르면, 도면에 도시된 T-방향은 세라믹 본체(110)의 두께 방향, L-방향은 세라믹 본체(110)의 길이 방향이며, W-방향은 세라믹 본체(110)의 폭 방향이다.
상기 세라믹 본체(110)는 복수의 유전체층(111)과 내부전극(121, 122)을 포함한다. 상기 세라믹 본체는 내부전극이 형성된 복수의 유전체층이 적층된 액티브 영역과 상기 액티브 영역의 상측 및 하측에 배치되는 커버 영역을 포함할 수 있다.
상기 내부전극은 제1 내부전극(121) 및 제2 내부전극(122)을 포함할 수 있다. 상기 제1 및 제2 내부전극(121, 122)은 유전체층(111)을 사이에 두고 상기 유전체층 상에 번갈아 배치될 수 있다.
상기 제1 내부전극(121)은 상기 세라믹 본체의 제3 측면(3)을 통해 노출되고 상기 제2 내부전극(122)은 상기 세라믹 본체의 제4 측면(4)을 통해 노출될 수 있다.
상기 커버영역 세라믹 본체 내의 내부 전극을 외부 충격으로부터 보호하기 위해 최외측 내부전극의 외측에 배치될 수 있으며, 단일 유전체층 또는 2개 이상의 유전체층을 적층해 형성될 수 있다.
본 발명의 일 실시형태에 따르면 도 2에 도시된 바와 같이 상기 유전체층(111) 및 내부전극(121, 122)은 세라믹 본체의 두께(T) 방향으로 적층될 수 있으나 이에 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 고용량 구현을 위하여, 폭과 두께를 거의 동일한 치수로 설정한 것이 아니라 상기 세라믹 본체(110)의 폭(W) 치수에 비하여 두께(T) 치수가 더 크게 형성된다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 본체의 제1 주면(5) 또는 제2 주면(6)은 상기 적층 세라믹 전자부품을 인쇄 회로 기판에 실장할 때, 인쇄 회로 기판과 인접하여 대향하는 실장면일 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는 세라믹 본체(110) 두께 치수의 증가로 기판 실장 시 충분한 공간 확보가 가능하면서 고용량을 구현할 수 있다.
도 2 및 도 3에 도시된 바와 같이 내부전극(121, 122)을 상기 세라믹 본체(110)의 두께 방향으로 적층하고 세라믹 본체의 두께를 증가시키는 경우, 내부전극(121, 122) 적층 수를 증가시킬 수 있다. 이로 인하여 인쇄 회로 기판에 적층 세라믹 전자부품을 실장 할 때, 인쇄 회로 기판에서 적층 세라믹 전자부품이 차지하는 면적을 증가시키지 않더라도 용량을 증가시킬 수 있다.
상기 내부전극(121, 122)이 세라믹 본체(110)의 두께 방향으로 적층된 경우, 상기 제1 및 제2 내부전극(121, 122)은 상기 세라믹 본체의 제1 주면(5) 또는 제2 주면(6)에 수평으로 배치될 수 있다. 예를 들어, 상기 제1 및 제2 내부전극(121, 122)은 적층 세라믹 커패시터의 인쇄 회로 기판에 실장 시 상기 인쇄 회로 기판과 대향하는 면인 실장면에 수평으로 배치될 수 있다.
도시되지 않았으나, 상기 내부전극(121,122) 및 유전체층(111) 적층 방향은 변형될 수 있다. 예를 들어, 상기 내부전극(121, 122) 및 유전체층(111)은 세라믹 본체의 폭(W) 방향으로 적층될 수 있다.
본 발명 일 실시형태의 변형예와 같이 내부전극(121, 122)을 세라믹 본체(110)의 폭 방향으로 적층하고 세라믹 본체(110)의 두께를 증가시는 경우, 내부전극(121, 122)이 중첩되는 면적을 증가시킬 수 있다. 따라서 기판 실장 시 적층 세라믹 전자부품이 차지하는 면적이 동일하더라도 보다 고용량을 확보할 수 있다. 또한 내부전극의 적층 수를 크게 증가시키지 않더라도 중첩면적을 증가시켜 고용량을 확보할 수 있으므로 전류 경로 감소로 내부전극을 두께 방향으로 적층한 형태에 비하여 등가직렬인덕턴스(ESL,Equivalent Serial Inductance)를 감소시킬 수 있는 장점이 있다.
상기 내부전극(121, 122)이 세라믹 본체(110)의 폭 방향으로 적층된 경우, 제1 및 제2 내부전극(121, 122)은 상기 세라믹 본체의 제1 주면(5) 또는 제2 주면(6)에 수직으로 배치될 수 있다. 상기 제1 및 제2 내부전극(121, 122)은 적층 세라믹 커패시터의 기판 실장 시 기판과 대향하는 면인 실장면에 수직으로 배치될 수 있다.
상기 세라믹 본체(110)는 복수의 유전체층(111) 및 내부전극(121, 122)을 적층한 다음 소성하여 형성되며, 이러한 세라믹 본체(110)의 형상, 치수 및 유전체층(111)의 적층 수가 도면에 도시된 것으로 한정되는 것은 아니다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)의 평균 두께는 적층 세라믹 커패시터의 용량 설계에 맞추어 임의로 변경할 수 있다.
또한, 유전체층(111)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
상기 제1 및 제2 내부전극(121, 122)은 특별히 제한되지 않으며, 예를 들어, 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
한편, 상기 제1 및 제2 내부 전극(121, 122)은 유전체층(111) 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성될 수 있다.
상기 외부전극(131, 132)은 상기 세라믹 본체(110)의 외부면에 배치되어 내부전극(121, 122)과 전기적으로 연결될 수 있다. 상기 외부전극은 제1 외부전극(131) 및 제2 외부전극(132)을 포함할 수 있다. 상기 제1 외부전극(131)은 상기 세라믹 본체(110)의 제3 측면(3)에 배치되어 상기 제1 내부전극(121)과 전기적으로 연결될 수 있으며, 상기 제2 외부전극(132)은 상기 세라믹 본체(110)의 제4 측면(4)에 배치되어 상기 제2 내부전극(122)과 전기적으로 연결될 수 있다.
상기 제1 외부전극(131) 및 제2 외부전극(132)은 각각 상기 제3 측면(3) 및 제4 측면(4)에서 상기 제1 주면(5), 제2 주면(6), 제1 측면(1) 및 제2 측면(2) 중 적어도 일면으로 연장된 밴드부를 포함할 수 있다.
이에 제한되지 않으나 상기 제1 및 제2 외부전극(131, 132)은 금속 분말에 글라스 프릿을 첨가하여 마련된 외부전극용 페이스트를 도포한 후 소성함으로써 형성될 수 있다. 상기 외부전극용 페이스트는 세라믹 본체를 도전성 페이스트에 디핑(dipping)하는 방식으로 도포되거나, 세라믹 본체에 외부전극용 페이스트를 스크린 인쇄하여 도포될 수 있으며, 이에 제한되는 것은 아니다.
본 발명의 일 실시형태와 같이 세라믹 본체(110)의 두께 치수가 폭 치수보다 크게 형성되는 경우, 기판 실장 시 기판에서 적층 세라믹 전자부품이 차지하는 면적이 동일하더라도 보다 고용량을 확보할 수 있는 장점이 있으나, 적층 세라믹 전자부품의 무게 중심 상승으로 실장 시 픽업(Pick-up) 과정에서 칩이 테이핑 포켓 내에서 기울어져 있어 집어 올리지 못하는 불량이 발생하거나 장착 과정에서 칩 쓰러짐 현상이 발생하는 빈도가 증가하는 문제가 발생할 수 있다.
특히, 적층 세라믹 전자부품의 기판 실장 시 또는 기판 실장 후, 칩 쓰러짐 현상이 발생하거나 적층 세라믹 전자부품이 기판과 수직한 방향을 회전 축으로 하여 회전하는 경우가 발생하여 인접하게 배치된 전자부품과의 접촉으로 쇼트가 발생할 수 있다.
본 발명의 일 실시형태에 의하면, 상기 세라믹 본체(110)의 실장면에 지지부(150)가 배치되어 상술한 문제점을 개선할 수 있다. 도 1 내지 도 3에 도시된 바와 같이 상기 지지부(150)는 상기 세라믹 본체(110)의 제1 주면(5) 및 제2 주면(6) 중 적어도 일면에 배치될 수 있다.
상기 지지부(150)는 상기 지지부가 배치된 세라믹 본체(110)의 제1 주면(5) 또는 제2 주면(6)이 바닥면이 되도록 적층 세라믹 전자부품(100)을 배치한 경우 상기 세라믹 본체 또는 상기 적층 세라믹 전자부품의 위치가 변하는 것을 억제할 수 있다. 본 명세서에서 세라믹 본체의 위치 변화는 제1 주면(5) 또는 제2 주면(6)이 바닥면이 되도록 배치된 세라믹 본체(110)가 기울거나 쓰러지는 경우 및 세라믹 본체(110)의 두께 방향과 평행한 방향을 축으로 하여 세라믹 본체가 회전하는 경우를 포함한다.
상기 지지부(150)는 상기 세라믹 본체(110)의 제1 주면(5) 또는 제2 주면(6)이 실장면이 되도록 적층 세라믹 전자부품(100)을 인쇄 회로 기판에 실장하는 경우, 실장 과정에서 적층 세라믹 전자부품의 위치가 변화하는 문제를 개선하고 실장 안정성을 향상시킬 수 있다.
상기 지지부(150)는 외부전극(131, 132)과는 기능 및 역할이 상이하다. 따라서 적층 세라믹 전자부품 내에 포함된 내부전극(121, 122)과 전기적으로 연결되지 않고 절연된다.
상기 지지부(150)는 상기 제1 외부전극(131)과 제2 외부전극(132) 사이에 배치되며 상기 제1 외부전극 및 제2 외부전극과 이격되어 배치될 수 있다.
적층 세라믹 전자부품의 인쇄 회로 기판 실장 시 상기 지지부(150)는 외부전극에 배치되는 메인 솔더와 구별되는 더미 솔더와 연결될 수 있다. 이때 상기 지지부(150)는 더미 솔더에 일부 영역이 매설되어 적층 세라믹 전자부품의 위치를 고정하는 역할을 수행할 수 있다.
이때 지지부(150)가 제1 외부전극(131) 및 제2 외부전극(132)과 이격되어 배치되지 않는 경우, 더미 솔더에 의한 적층 세라믹 전자부품(100)의 위치 고정이 용이하지 않으며 제1 외부전극(131)과 제2 외부전극(132) 간 전기적 단락(쇼트)이 발생할 수 있다.
상기 제1 외부전극(131) 및 제2 외부전극(132)은 각각 상기 세라믹 본체의 제3 측면(3) 및 제4 측면(4)에서 세라믹 본체(110)의 제1 주면(5) 및 제2 주면(6)으로 연장된 밴드부를 포함할 수 있다.
상기 밴드부는 상기 제1 외부전극 및 제2 외부전극이 상기 세라믹 본체의 제1 측면(1) 및 제2 측면(2)으로 연장된 영역을 더 포함할 수 있다.
본 발명의 일 실시형태에 의하면, 도 2에 도시된 바와 같이 상기 제1 외부전극 밴드부 또는 제2 외부전극 밴드부의 폭을 B1, 상기 지지부(150)의 폭을 B2로 규정할 때, B2/B1은 0.8≤B2/B1≤1.2를 만족할 수 있다. 상기 B2/B1이 0.8미만으로 형성되는 경우, 세라믹 본체의 길이 방향에서 더미 솔더에 의해 고정되는 지지부(150)의 비율이 낮아 적층 세라믹 전자부품의 위치 고정이 용이하지 않으며, 특히 적층 세라믹 전자부품의 인쇄 회로 기판 실장 시 적층 세라믹 전자부품이 세라믹 본체의 두께 방향을 회전축으로 하여 회전하는 현상의 개선이 어려울 수 있다. 상기 B2/B1이 1.2를 초과하는 경우, 더미 솔더가 지지부(150)의 일부 영역을 매설하는 형태로 배치되기 어려워 적층 세라믹 전자부품의 위치 고정이 용이하지 않으며 더미 솔더가 지지부(150)의 일부 영역을 매설하도록 배치되는 경우 제1 외부전극(131) 및 제2 외부전극(132)의 전기적 단락이 발생할 수 있다.
상기 제1 외부전극(131) 및 제2 외부전극(132)은 각각 제3 측면(3) 및 제4 측면(4)에서 제1 주면(5), 제2 주면(6), 제1 측면(1) 및 제2 측면(2)으로 연장된 밴드부를 포함할 수 있다.
상기 외부전극 밴드부의 폭(B1)은 세라믹 본체의 제1 주면(5), 제2 주면(6), 제1 측면(1) 및 제2 측면(2)에 배치된 외부전극의 길이를 의미할 수 있다. 즉, 도 2 나타난 바와 같이 외부전극(131, 132)이 제3 측면(3) 또는 제4 측면(4)에서 제1 주면(5), 제2 주면(6), 제1 측면(1) 또는 제2 측면(2)으로 연장된 길이를 의미한다.
상기 지지부(150)는 상기 적층 세라믹 전자부품(100)의 제1 주면(5) 및 제2 주면(6) 중 적어도 일면에서 상기 제1 측면(1) 및 제2 측면(2)으로 연장된 연장부(150a, 150b)를 포함할 수 있다. 상기 제1 주면 및 제2 주면 중 적어도 일면에서 상기 제1 측면 및 제2 측면으로 소정 높이로 연장된 연장부(150a, 150b)로 인하여 지지부(150)가 배치된 영역에서 세라믹 본체(110)의 폭이 증가하는 것과 유사한 효과를 수반될 수 있다. 이로 인해 적층 세라믹 전자부품(100)의 칩 쓰러짐이나 회전이 억제될 수 있다. 또한 지지부(150)가 연장부(150a, 150b)를 포함하는 경우 적층 세라믹 전자부품의 기판 실장 시 더미 솔더가 세라믹 본체의 제1 주면(5) 또는 제2 주면(6)과 제1 측면(1) 및 제2 측면(2)이 만나는 코너부에 배치된 지지부(150)를 감싸는 형상을 가질 수 있어 적층 세라믹 전자부품의 위치 변형을 보다 효율적으로 억제할 수 있다.
도 4는 본 발명 일 실시형태의 변형예를 개략적으로 도시하는 사시도이다.
도 4에 도시된 바와 같이 본 발명 일 실시형태의 변형예에 의하면 상기 지지부(150)는 상기 세라믹 본체의 제1 주면(5) 및 제2 주면(6)에 형성될 수 있다. 상기 지지부(150)가 제1 주면(5) 및 제2 주면(6)에 모두 형성되는 경우, 적층 세라믹 전자부품의 기판 실장 시 상기 세라믹 본체의 제1 주면(5) 및 제2 주면(6)은 모두 실장면이 될 수 있어 제1 주면(5) 및 제2 주면(6)의 구별 없이 적층 세라믹 전자부품의 실장이 가능한 장점이 있다.
상기 지지부(150)는 상기 제1 및 제2 외부전극(131, 132) 형성에 이용되는 페이스트로 형성될 수 있으며, 반드시 이에 제한되는 것은 아니다.
이에 제한되는 것은 아니나, 상기 지지부(150)는 더미 솔더와의 접합력을 향상시키기 위해 주석(Sn)을 포함할 수 있으며, 상기 지지부가 주석(Sn)을 포함하지 않는 경우 지지부(150)의 표면에 주석층을 배치할 수 있다. 이에 제한되는 것은 아니나 상기 주석층은 도금에 의해 형성될 수 있다.
상기 지지부(150)는 세라믹 본체의 제1 주면(5) 및 제2 주면(6) 중 적어도 일면에 지지부 형성을 위한 페이스트를 도포한 후 이를 소성 또는 경화하여 형성할 수 있다.
또는 상기 지지부(150)는 표면에 음각을 구비한 롤러에 지지부 형성을 위한 페이스트를 채운 후 세라믹 본체를 상기 롤러 사이를 통과시켜 롤러의 음각에 있던 페이스트가 적층 세라믹 본체의 표면으로 전사하도록 하는 음각 전사로 형성될 수 있다.
상기 지지부의 형성방법은 상술한 방법에 한정되는 것이 아니며 본 발명의 실시형태에 따른 지지부를 형성할 수 있는 방법이라면 특별히 한정되지 않는다.
적층 세라믹 전자부품의 실장 기판(200)
도 5는 본 발명의 다른 일 실시형태에 따른 적층 세라믹 전자부품의 실장 기판(200)을 도시한 사시도이고 도 6은 도 5의 C-C' 단면도이다.
도 5 및 도 6을 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 전자부품의 실장 기판(200)은 서로 이격되어 형성된 제1 및 제2 전극 패드(221, 222)를 포함하는 인쇄회로기판(210), 적층 세라믹 전자부품(100) 및 상기 적층 세라믹 전자부품과 상기 인쇄회로기판을 연결하는 솔더부(230, 231)를 포함한다.
본 실시형태의 적층 세라믹 전자부품의 실장 기판(200)에 포함된 적층 세라믹 전자부품(100)은 상술한 본 발명의 실시 형태에 따른 적층 세라믹 전자부품으로, 폭 방향으로 마주보는 제1 측면 및 제2 측면, 길이 방향으로 마주보는 제3 측면 및 제4 측면, 두께 방향으로 마주보는 제1 주면 및 제2 주면을 가지며 폭 보다 두께가 큰 세라믹 본체(110), 상기 세라믹 본체 내에 배치된 내부전극(121, 122), 상기 세라믹 본체의 제3 측면 및 제4 측면에 각각 배치된 제1 외부전극(131) 및 제2 외부전극(132) 및 상기 제1 주면 및 제2 주면 중 적어도 일면에 배치되는 지지부(150)를 포함한다.
상기 적층 세라믹 전자부품에 관한 자세한 설명은 중복을 피하기 여기서는 생략하도록 한다.
상기 적층 세라믹 전자부품(100)은 제1 및 제2 외부 전극(131, 132)이 각각 제1 및 제2 전극 패드(221, 222) 상에 위치한 상태에서 솔더부(230, 231)에 의해 인쇄회로기판(210)과 연결될 수 있다.
상기 솔더부(230)는 상기 제1 및 제2 외부전극과 연결되는 메인 솔더(230)와 상기 제1 및 제2 외부전극과 연결되지 않는 더미 솔더(231)를 포함한다. 상기 메인 솔더(230)는 상기 적층 세라믹 전자부품(100)과 인쇄회로기판(210)을 전기적으로 연결할 수 있다.
상기 더미 솔더(231)는 상기 제1 전극 패드(221) 및 제2 전극 패드(222)와 이격되어 상기 제1 전극 패드 및 제2 전극 패드 사이에 배치될 수 있다.
상기 더미 솔더(231)는 상기 지지부(150)와 연결되어 상기 적층 세라믹 전자부품의 기판 실장 시 적층 세라믹 전자부품의 위치 이동 및 위치 변화에 따른 실장 불량을 감소시킬 수 있다.
상기 지지부(150)는 더미 솔더용 페이스트가 도포된 영역에 배치될 수 있으며 상기 더미 솔더용 페이스트는 점성을 가지므로 상기 지지부(150)의 일부 영영은 상기 더미 솔더용 페이스트에 매설될 수 있다. 이로 인해 상기 지지부(150)는 더미 솔더(231)에 일부 영역이 매설될 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능 하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100: 적층 세라믹 전자부품
110: 세라믹 본체
111: 유전체층
121, 122: 제1 및 제2 내부전극
131, 132: 제1 및 제2 외부전극
150 : 지지부
200: 적층 세라믹 커패시터의 실장 기판
210: 인쇄회로기판
221, 222: 제1 및 제2 전극 패드
230: 솔더
110: 세라믹 본체
111: 유전체층
121, 122: 제1 및 제2 내부전극
131, 132: 제1 및 제2 외부전극
150 : 지지부
200: 적층 세라믹 커패시터의 실장 기판
210: 인쇄회로기판
221, 222: 제1 및 제2 전극 패드
230: 솔더
Claims (15)
- 폭 방향으로 마주보는 제1 측면 및 제2 측면, 길이 방향으로 마주보는 제3 측면 및 제4 측면, 두께 방향으로 마주보는 제1 주면 및 제2 주면을 가지며 폭 보다 두께가 큰 세라믹 본체;
상기 세라믹 본체 내에 배치된 내부전극;
상기 세라믹 본체의 제3 측면 및 제4 측면에 각각 배치된 제1 외부전극 및 제2 외부전극; 및
상기 제1 주면 및 제2 주면 중 적어도 일면에 배치되어 기판 실장 시 상기 세라믹 본체의 위치 변화를 억제하는 지지부;를 포함하고,
상기 지지부는 상기 내부전극과 전기적으로 절연되고,
상기 제1 외부전극 및 제2 외부전극은 각각 상기 세라믹 본체의 제3 측면 또는 제4 측면에서 상기 세라믹 본체의 제1 주면 및 제2 주면으로 연장된 밴드부를 포함하며,
상기 지지부는 상기 제1 측면과 상기 제2 주면과 상기 제2 측면에 걸쳐서 배치되되 상기 제1 주면으로 연장되지 않으며,
상기 지지부에서 상기 제2 주면에 배치된 부분의 면적은 상기 제1 외부전극의 상기 제2 주면에 배치된 부분의 면적보다 크고 상기 제2 외부전극의 상기 제2 주면에 배치된 부분의 면적보다 큰 적층 세라믹 전자부품.
- 삭제
- 제1항에 있어서,
상기 지지부는 상기 제1 외부전극 및 제2 외부전극과 이격된 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 밴드부의 폭을 B1, 상기 지지부의 폭을 B2로 규정할 때,
1<B2/B1≤1.2를 만족하는 적층 세라믹 전자부품.
- 삭제
- 제1항에 있어서,
상기 세라믹 본체의 제1 주면에 형성되는 제2 지지부를 더 포함하는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 지지부는 음각을 이용한 전사로 형성되는 적층 세라믹 전자부품.
- 상부에 제1 전극 패드 및 제2 전극 패드를 갖는 인쇄회로기판;
상기 인쇄회로기판 위에 배치된 적층 세라믹 전자부품; 및
상기 인쇄회로기판과 상기 적층 세라믹 전자부품을 연결하는 솔더부; 를 포함하며,
상기 적층 세라믹 전자부품은 폭 방향으로 마주보는 제1 측면 및 제2 측면, 길이 방향으로 마주보는 제3 측면 및 제4 측면, 두께 방향으로 마주보는 제1 주면 및 제2 주면을 가지며 폭 보다 두께가 큰 세라믹 본체, 상기 세라믹 본체 내에 배치된 내부전극, 상기 세라믹 본체의 제3 측면 및 제4 측면에 각각 배치된 제1 외부전극 및 제2 외부전극 및 상기 제1 주면 및 제2 주면 중 적어도 일면에 배치되는 지지부를 포함하고,
상기 지지부는 상기 내부전극과 전기적으로 절연되고,
상기 제1 외부전극 및 제2 외부전극은 각각 상기 세라믹 본체의 제3 측면 또는 제4 측면에서 상기 세라믹 본체의 제1 주면 및 제2 주면으로 연장된 밴드부를 포함하며,
상기 지지부는 상기 제1 측면과 상기 제2 주면과 상기 제2 측면에 걸쳐서 배치되되 상기 제1 주면으로 연장되지 않으며,
상기 지지부에서 상기 제2 주면에 배치된 부분의 면적은 상기 제1 외부전극의 상기 제2 주면에 배치된 부분의 면적보다 크고 상기 제2 외부전극의 상기 제2 주면에 배치된 부분의 면적보다 크고,
상기 세라믹 본체의 제2 주면이 상기 인쇄회로기판과 인접하여 대향하도록 배치된 적층 세라믹 전자부품의 실장 기판.
- 제8항에 있어서,
상기 솔더부는 상기 지지부와 연결되는 더미 솔더를 포함하는 적층 세라믹 전자부품의 실장 기판
- 제9항에 있어서,
상기 지지부의 일부 영역은 상기 더미 솔더에 매설된 적층 세라믹 전자부품의 실장 기판.
- 제9항에 있어서,
상기 더미 솔더는 상기 제1 전극패드 및 제2 전극패드와 이격된 적층 세라믹 전자부품의 실장 기판.
- 삭제
- 제8항에 있어서,
상기 지지부는 상기 제1 외부전극 및 제2 외부전극과 이격된 적층 세라믹 전자부품의 실장 기판.
- 제8항에 있어서,
상기 밴드부의 폭을 B1, 상기 지지부의 폭을 B2로 규정할 때,
1<B2/B1≤1.2를 만족하는 적층 세라믹 전자부품의 실장 기판.
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140052535A KR102089696B1 (ko) | 2014-04-30 | 2014-04-30 | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 |
| US14/561,202 US20150318112A1 (en) | 2014-04-30 | 2014-12-04 | Multilayer ceramic electronic component and board having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140052535A KR102089696B1 (ko) | 2014-04-30 | 2014-04-30 | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150125334A KR20150125334A (ko) | 2015-11-09 |
| KR102089696B1 true KR102089696B1 (ko) | 2020-03-16 |
Family
ID=54355722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140052535A KR102089696B1 (ko) | 2014-04-30 | 2014-04-30 | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20150318112A1 (ko) |
| KR (1) | KR102089696B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7015636B2 (ja) * | 2017-01-27 | 2022-02-03 | 太陽誘電株式会社 | 積層セラミック電子部品 |
| WO2019053953A1 (ja) * | 2017-09-12 | 2019-03-21 | 株式会社村田製作所 | 積層コンデンサおよび回路モジュール |
| KR102426211B1 (ko) * | 2017-10-02 | 2022-07-28 | 삼성전기주식회사 | 적층형 전자 부품 및 그 실장 기판 |
| JP7127287B2 (ja) * | 2018-01-29 | 2022-08-30 | Tdk株式会社 | コイル部品 |
| JP7231340B2 (ja) * | 2018-06-05 | 2023-03-01 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009130147A (ja) * | 2007-11-26 | 2009-06-11 | Shinko Electric Ind Co Ltd | チップ状電子部品およびチップ状電子部品の実装方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09232184A (ja) * | 1996-02-27 | 1997-09-05 | Mitsubishi Materials Corp | チップ型電子部品 |
| JPH09260184A (ja) | 1996-03-19 | 1997-10-03 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
| US9450556B2 (en) * | 2009-10-16 | 2016-09-20 | Avx Corporation | Thin film surface mount components |
| KR102061504B1 (ko) * | 2013-04-22 | 2020-02-17 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
-
2014
- 2014-04-30 KR KR1020140052535A patent/KR102089696B1/ko active IP Right Grant
- 2014-12-04 US US14/561,202 patent/US20150318112A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009130147A (ja) * | 2007-11-26 | 2009-06-11 | Shinko Electric Ind Co Ltd | チップ状電子部品およびチップ状電子部品の実装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150318112A1 (en) | 2015-11-05 |
| KR20150125334A (ko) | 2015-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5955903B2 (ja) | 積層セラミックキャパシタ | |
| KR101548774B1 (ko) | 적층 세라믹 커패시터 | |
| JP6504722B2 (ja) | 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法及び積層セラミックキャパシタの実装基板 | |
| JP6184914B2 (ja) | 積層セラミック電子部品及び積層セラミック電子部品の実装基板 | |
| KR101659152B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP5489024B1 (ja) | 積層セラミック電子部品及びその実装基板 | |
| KR101792385B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP6223683B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタが実装された回路基板 | |
| KR20130022824A (ko) | 적층 세라믹 커패시터 | |
| JP2014116570A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JP5804569B2 (ja) | 積層セラミック電子部品 | |
| JP6879620B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| US20160268044A1 (en) | Multilayer ceramic component | |
| KR20140081360A (ko) | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 실장된 회로기판 | |
| KR102089696B1 (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 | |
| US9343235B2 (en) | Multilayer ceramic capacitor and assembly board having the same | |
| JP2014216637A (ja) | 積層セラミック電子部品及びその実装基板 | |
| KR102380836B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| JP2014204115A (ja) | 積層セラミックキャパシタ、その製造方法及び電子部品が実装された回路基板 | |
| KR101525740B1 (ko) | 적층 세라믹 커패시터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |